JP2014102225A - Physical quantity sensor and method for manufacturing the same - Google Patents

Physical quantity sensor and method for manufacturing the same Download PDF

Info

Publication number
JP2014102225A
JP2014102225A JP2012255980A JP2012255980A JP2014102225A JP 2014102225 A JP2014102225 A JP 2014102225A JP 2012255980 A JP2012255980 A JP 2012255980A JP 2012255980 A JP2012255980 A JP 2012255980A JP 2014102225 A JP2014102225 A JP 2014102225A
Authority
JP
Japan
Prior art keywords
sensor
groove
wafer
sensor chip
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012255980A
Other languages
Japanese (ja)
Inventor
Takao Iwaki
隆雄 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012255980A priority Critical patent/JP2014102225A/en
Publication of JP2014102225A publication Critical patent/JP2014102225A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reduce a stress to be applied to a sensing part.SOLUTION: As a sensor chip 20, grooves 59 and 74 are formed at both ends in a direction which is orthogonal to the protruding direction of a sensing part 21 with respect to a sealing member 40 in a portion sealed by the sealing member 40, and relaxing members 60 and 77 whose Young's modulus is lower than that of the sealing member 40 are used for a region including the grooves 59 and 74. Thus, it is possible to reduce a stress to be applied from the sealing member 40 by the relaxing members 60 and 77, and to suppress the deterioration of detection accuracy.

Description

本発明は、物理量に応じたセンサ信号を出力するセンシング部が形成されたセンサチップと、センシング部が露出するようにセンサチップの一部を封止して片持ち支持する封止部材とを備える物理量センサおよびその製造方法に関するものである。   The present invention includes a sensor chip on which a sensing unit that outputs a sensor signal corresponding to a physical quantity is formed, and a sealing member that seals a part of the sensor chip so that the sensing unit is exposed and cantilever-supports the sensor chip. The present invention relates to a physical quantity sensor and a manufacturing method thereof.

従来より、例えば、特許文献1には、物理量に応じたセンサ信号を出力するセンシング部が形成されたセンサチップと、センシング部が露出するようにセンサチップの一部を封止して片持ち支持する封止部材とを備える物理量センサが提案されている。   Conventionally, for example, Patent Document 1 discloses a sensor chip in which a sensing unit that outputs a sensor signal corresponding to a physical quantity is formed, and a part of the sensor chip is sealed and cantilevered so that the sensing unit is exposed. There has been proposed a physical quantity sensor including a sealing member.

具体的には、この物理量センサでは、センサチップは、平面形状が矩形状とされており、長手方向の一端部側に測定媒体の圧力に応じたセンサ信号を出力するセンシング部が形成されている。そして、センシング部が露出するように、一端部側と反対側の他端部側が封止部材に封止されて片持ち支持されている。   Specifically, in this physical quantity sensor, the sensor chip has a rectangular planar shape, and a sensing unit that outputs a sensor signal corresponding to the pressure of the measurement medium is formed on one end in the longitudinal direction. . And the other end part side opposite to the one end part side is sealed with a sealing member and cantilevered so that the sensing part is exposed.

このような物理量センサでは、例えば、センサチップの裏面全面を基板等の被搭載部材に固定してなる物理量センサと比較して、センサチップの長手方向の長さを適宜長くしてセンシング部を封止部材から遠ざけることにより、センサチップにおけるセンシング部と封止部材との間に位置する領域で封止部材から印加される熱応力等の応力を緩和することができる。このため、封止部材からセンシング部に応力が印加されることを抑制でき、検出精度が低下することを抑制できる。   In such a physical quantity sensor, for example, the sensor chip is sealed by appropriately increasing the length in the longitudinal direction of the sensor chip as compared with a physical quantity sensor in which the entire back surface of the sensor chip is fixed to a mounted member such as a substrate. By moving away from the stopping member, stress such as thermal stress applied from the sealing member can be relaxed in a region located between the sensing portion and the sealing member in the sensor chip. For this reason, it can suppress that stress is applied to a sensing part from a sealing member, and it can control that detection accuracy falls.

特開2012−42392号公報JP 2012-42392 A

しかしながら、上記物理量センサにおいても、封止部材からセンシング部に印加される応力を完全に無くすことは困難であり、さらにセンシング部に印加される応力を低減することが望まれている。   However, even in the physical quantity sensor, it is difficult to completely eliminate the stress applied from the sealing member to the sensing unit, and it is desired to further reduce the stress applied to the sensing unit.

なお、上記では、センシング部として応力に応じたセンサ信号を出力するものを例に挙げて説明したが、センシング部として加速度や角速度に応じたセンサ信号を出力するものにおいても同様の問題が発生する。   In the above description, the sensing unit that outputs a sensor signal corresponding to stress is described as an example. However, the same problem occurs when the sensing unit outputs a sensor signal corresponding to acceleration or angular velocity. .

本発明は上記点に鑑みて、センシング部に印加される応力を低減することができる物理量センサおよびその製造方法を提供することを目的とする。   An object of this invention is to provide the physical quantity sensor which can reduce the stress applied to a sensing part in view of the said point, and its manufacturing method.

上記目的を達成するため、請求項1に記載の発明では、一面および一面と反対側の他面を有し、物理量に応じたセンサ信号を出力するセンシング部(21)が形成されたセンサチップ(20)と、センシング部を露出させつつセンサチップの一部を封止することによってセンサチップを片持ち支持する封止部材(40)と、を備え、センサチップは、封止部材に封止される部分のうち封止部材に対するセンシング部の突出方向と直交する方向の両端に溝(59、74)が形成され、溝を含む領域に封止部材よりヤング率の低い緩和部材(60、77)が配置されていることを特徴としている。   In order to achieve the above object, in the first aspect of the present invention, a sensor chip having a sensing portion (21) having one surface and another surface opposite to the one surface and outputting a sensor signal corresponding to a physical quantity is formed. 20) and a sealing member (40) that cantilever-supports the sensor chip by sealing a part of the sensor chip while exposing the sensing portion, and the sensor chip is sealed by the sealing member Grooves (59, 74) are formed at both ends in a direction orthogonal to the protruding direction of the sensing portion with respect to the sealing member, and a relaxation member (60, 77) having a Young's modulus lower than that of the sealing member in the region including the groove. It is characterized by being arranged.

これによれば、緩和部材にて封止部材から封止される応力を緩和することができ、検出精度が低下することを抑制することができる。また、緩和部材にて封止部材から封止される応力を緩和することができるため、封止部材がセンサチップから剥離することを抑制することもできる。   According to this, the stress sealed from the sealing member by the relaxing member can be relaxed, and it is possible to suppress a decrease in detection accuracy. Moreover, since the stress sealed from the sealing member by the relaxing member can be relaxed, the sealing member can be prevented from peeling from the sensor chip.

例えば、請求項2に記載の発明のように、センサチップは、センシング部が形成されたセンサ部(50)と、センサ部に接合される接合部材(70、110)と、を有し、センサ部には溝(59)としてセンサ部用溝が形成され、接合部材には溝(74)として接合部材用溝が形成されており、緩和部材は、センサ部用溝および接合部材用溝を含む領域に配置されているものとすることができる。   For example, as in the invention described in claim 2, the sensor chip includes a sensor part (50) in which a sensing part is formed and a joining member (70, 110) joined to the sensor part. The sensor part groove is formed as the groove (59) in the part, the joint member groove is formed as the groove (74) in the joining member, and the relaxing member includes the sensor part groove and the joining member groove. It can be arranged in a region.

この場合、請求項3に記載の発明のように、センサ部用溝と接合部材用溝とが繋がっているものとすることができる。   In this case, as in the invention described in claim 3, the sensor portion groove and the bonding member groove can be connected.

これによれば、センサチップ20のうち封止部材で封止される側面全面に緩和部材が配置されるため、さらに応力を緩和することができる。   According to this, since the relaxation member is disposed on the entire side surface of the sensor chip 20 that is sealed with the sealing member, the stress can be further relaxed.

また、請求項5に記載の発明は、請求項1ないし4に記載の発明の製造方法に関する発明であり、複数のチップ形成領域を有するセンサチップ用ウェハ(100)を用意する工程と、チップ形成領域それぞれにおいて、チップ単位に分割された後に封止部材に封止される部分のうち、突出方向と直交する方向の両端に位置する部分に溝を形成する工程と、溝を形成する工程の後、チップ形成領域それぞれにおいて、緩和部材を溝を含む領域に配置する工程と、緩和部材を配置する工程の後、センサチップ用ウェハをダイシングラインに沿ってチップ単位に分割することにより、溝を含む領域に緩和部材が配置されたセンサチップを複数形成する工程と、センシング部を露出させつつ、センサチップの一部を封止部材で封止する工程と、を行うことを特徴としている。   A fifth aspect of the present invention is an invention relating to the manufacturing method of the first to fourth aspects of the present invention, comprising the steps of preparing a sensor chip wafer (100) having a plurality of chip formation regions, and chip formation. In each of the regions, after the step of forming the grooves in the portions positioned at both ends in the direction orthogonal to the projecting direction among the portions sealed by the sealing member after being divided into chip units, and after the step of forming the grooves In each of the chip formation regions, after the step of disposing the relaxing member in the region including the groove and the step of disposing the relaxing member, the sensor chip wafer is divided into chips along the dicing line to include the groove. A step of forming a plurality of sensor chips each having a relaxation member disposed in the region; and a step of sealing a part of the sensor chip with a sealing member while exposing the sensing portion. It is characterized by a door.

これによれば、緩和部材が配置されたセンサチップを同時に複数製造することができる。すなわち、例えば、チップ単位に分割した後、1チップ毎に緩和部材をそれぞれ配置する方法と比較して、製造工程を簡略化することができる。   According to this, it is possible to simultaneously manufacture a plurality of sensor chips on which relaxation members are arranged. That is, for example, after dividing into chips, the manufacturing process can be simplified as compared with the method in which the relaxation member is arranged for each chip.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第1実施形態における物理量センサの断面図である。It is sectional drawing of the physical quantity sensor in 1st Embodiment of this invention. (a)はセンサチップの表面図、(b)はセンサチップの裏面図、(c)はセンサチップの側面図である。(A) is a front view of a sensor chip, (b) is a back view of the sensor chip, and (c) is a side view of the sensor chip. 図2(a)中のIII−III線に沿った断面図である。It is sectional drawing along the III-III line in Fig.2 (a). 図2(a)中のIV−IV線に沿った断面図である。FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. 図1に示すセンサチップの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the sensor chip shown in FIG. 図5に続く製造工程を示す断面図である。FIG. 6 is a cross-sectional view showing a manufacturing process subsequent to FIG. 5. (a)は図5(b)に対応する表面図、(b)は図5(d)に対応する表面図である。FIG. 5A is a surface view corresponding to FIG. 5B, and FIG. 5B is a surface view corresponding to FIG. (a)は図6(a)に対応する裏面図、(b)は図6(b)に対応する裏面図である。(A) is a back view corresponding to FIG. 6 (a), (b) is a back view corresponding to FIG. 6 (b). 本発明の他の実施形態における物理量センサの断面図である。It is sectional drawing of the physical quantity sensor in other embodiment of this invention. 本発明の他の実施形態における物理量センサのセンサチップの断面図である。It is sectional drawing of the sensor chip of the physical quantity sensor in other embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.

(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。なお、本実施形態では、圧力を検出するセンシング部が形成されたセンサチップを備える物理量センサについて説明する。
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings. In this embodiment, a physical quantity sensor including a sensor chip in which a sensing unit that detects pressure is formed will be described.

図1に示されるように、本実施形態の物理量センサは、基板10と、基板10に搭載されるセンサチップ20と、センサチップ20と外部回路とを電気的に接続する接続端子30と、センシング部21を露出させつつ、センサチップ20の一部を封止して片持ち支持する封止部材40とを備えている。   As shown in FIG. 1, the physical quantity sensor of the present embodiment includes a substrate 10, a sensor chip 20 mounted on the substrate 10, a connection terminal 30 that electrically connects the sensor chip 20 and an external circuit, and sensing. A sealing member 40 that seals a part of the sensor chip 20 and supports it in a cantilever manner while exposing the portion 21 is provided.

基板10は、CuやFe等の板材をエッチングやプレス加工等によって形成されるアイランドや接続リード等を有するリードフレームのアイランドにて構成されるものであり、矩形板状とされている。   The substrate 10 is composed of islands of lead frames having islands formed by etching or pressing a plate material such as Cu or Fe, and connecting leads, and has a rectangular plate shape.

センサチップ20は、本実施形態では、センサ部50とキャップ部70とが接合されて構成され、一方向(図1中紙面左右方向)を長手方向とする直方体形状とされている。そして、センシング部21が基板10から突出するように一端部(図1中紙面右側の端部)側が基板10に接合されていると共に封止部材40に封止されている。   In the present embodiment, the sensor chip 20 is configured by joining the sensor unit 50 and the cap unit 70, and has a rectangular parallelepiped shape with one direction (the left-right direction in FIG. 1) as the longitudinal direction. Then, one end portion (the end portion on the right side of the paper surface in FIG. 1) is joined to the substrate 10 and sealed by the sealing member 40 so that the sensing portion 21 protrudes from the substrate 10.

本実施形態のセンサ部50は、図2(c)および図3に示されるように、支持基板51、埋込絶縁膜52、半導体層53が順に積層されてなる矩形板状とされたSOI基板54を用いて構成されている。なお、図2(c)は側面図であるが、埋込絶縁膜52および後述する絶縁膜72にハッチングを施してある。   As shown in FIGS. 2C and 3, the sensor unit 50 according to the present embodiment includes an SOI substrate having a rectangular plate shape in which a support substrate 51, a buried insulating film 52, and a semiconductor layer 53 are sequentially stacked. 54. Although FIG. 2C is a side view, the buried insulating film 52 and an insulating film 72 described later are hatched.

そして、図3に示されるように、支持基板51には、埋込絶縁膜52に達する断面が矩形状の凹部55が形成されている。これにより、凹部55の底面を構成する埋込絶縁膜52および半導体層53によって薄肉のダイヤフラム56が形成されている。   As shown in FIG. 3, the support substrate 51 is formed with a recess 55 having a rectangular cross section reaching the embedded insulating film 52. Thus, a thin diaphragm 56 is formed by the embedded insulating film 52 and the semiconductor layer 53 that form the bottom surface of the recess 55.

半導体層53のうちダイヤフラム56を構成する部分には、圧力によって抵抗値が変化する4個のゲージ抵抗57(図3中では2つのみ図示)がブリッジ回路を構成するように形成されている。すなわち、本実施形態のセンサ部50は、ダイヤフラム56に圧力が印加されるとゲージ抵抗57の抵抗値が変化してブリッジ回路の電圧が変化し、この電圧の変化に応じてセンサ信号を出力するものとされている。   In the portion of the semiconductor layer 53 that forms the diaphragm 56, four gauge resistors 57 (only two are shown in FIG. 3) whose resistance value varies with pressure are formed to form a bridge circuit. That is, when a pressure is applied to the diaphragm 56, the sensor unit 50 of the present embodiment changes the resistance value of the gauge resistor 57, changes the voltage of the bridge circuit, and outputs a sensor signal in accordance with the change of the voltage. It is supposed to be.

なお、本実施形態では、ダイヤフラム56およびゲージ抵抗57にてセンシング部21が構成されている。   In the present embodiment, the sensing unit 21 is configured by the diaphragm 56 and the gauge resistor 57.

さらに、半導体層53には、ダイヤフラム56を構成する部分よりも一端部側に配線層58が形成されており、この配線層58は、図3とは別断面において、各ゲージ抵抗57の接続点と電気的に接続されている。   Furthermore, a wiring layer 58 is formed on one end side of the semiconductor layer 53 with respect to the portion constituting the diaphragm 56. This wiring layer 58 is connected to each gauge resistor 57 in a cross section different from FIG. And are electrically connected.

また、図2(b)、図2(c)に示されるように、支持基板51のうち封止部材40に封止される一端部には、封止部材40に対するセンシング部21の突出方向(図2中紙面左右方向)と直交する方向の両端に位置する側面に埋込絶縁膜52に達する溝59が突出方向に沿って延設されている。つまり、図4に示される断面では、SOI基板54はT字状とされている。なお、本実施形態では、溝59が本発明のセンサ部用溝に相当している。   Further, as shown in FIGS. 2 (b) and 2 (c), one end portion of the support substrate 51 that is sealed by the sealing member 40 has a protruding direction of the sensing portion 21 with respect to the sealing member 40 ( Grooves 59 reaching the buried insulating film 52 are extended along the protruding direction on the side surfaces located at both ends in the direction orthogonal to the left and right direction in FIG. That is, in the cross section shown in FIG. 4, the SOI substrate 54 is T-shaped. In the present embodiment, the groove 59 corresponds to the sensor portion groove of the present invention.

そして、センサ部50には、図2(b)、図2(c)、図3、図4に示されるように、溝59から露出する埋込絶縁膜52、溝59の壁面(支持基板51の側面)、支持基板51の裏面のうち溝59で挟まれる部分に、封止部材40よりヤング率の低いPIQ(ポリイミド・イソインドロ・キナゾシリオン、登録商標)等からなる緩和部材60が配置されている。   2B, FIG. 2C, FIG. 3, and FIG. 4, the sensor unit 50 includes a buried insulating film 52 exposed from the groove 59, and a wall surface of the groove 59 (support substrate 51). ), A relaxation member 60 made of PIQ (polyimide / isoindolo / quinazosilion, registered trademark) having a Young's modulus lower than that of the sealing member 40 is disposed on the back surface of the support substrate 51 between the grooves 59. .

キャップ部70は、図2(c)、図3に示されるように、シリコン基板71の表面に絶縁膜72が配置されて構成されており、絶縁膜72がセンサ部50と接合されている。なお、以下では、シリコン基板71のうち絶縁膜72が形成される面を表面とし、この表面と反対側の面を裏面として説明する。   As shown in FIGS. 2C and 3, the cap unit 70 is configured by disposing an insulating film 72 on the surface of the silicon substrate 71, and the insulating film 72 is bonded to the sensor unit 50. In the following description, the surface of the silicon substrate 71 on which the insulating film 72 is formed is referred to as the front surface, and the surface opposite to the surface is referred to as the back surface.

シリコン基板71は、センサ部50のセンシング部21と対向する位置に窪み部73が形成されている。この窪み部73は、キャップ部70がセンサ部50に貼り合わされることにより、センサ部50(センシング部21)との間に圧力基準室80を構成するものである。   The silicon substrate 71 has a recess 73 formed at a position facing the sensing unit 21 of the sensor unit 50. The depression 73 constitutes a pressure reference chamber 80 between the cap unit 70 and the sensor unit 50 (the sensing unit 21) when the cap unit 70 is bonded to the sensor unit 50.

なお、本実施形態では、後述するように、センサ部50とキャップ部70とは、真空条件下で接合されるため、圧力基準室80は真空圧とされている。   In the present embodiment, as will be described later, since the sensor unit 50 and the cap unit 70 are bonded under vacuum conditions, the pressure reference chamber 80 is set to a vacuum pressure.

絶縁膜72は、センサ部50とシリコン基板71とを絶縁するためのものでSiO等の絶縁材料で構成されており、シリコン基板71のうちセンサ部50と対向する表面全面に形成されている。なお、もちろん窪み部73の表面にも形成されている。 The insulating film 72 is for insulating the sensor unit 50 and the silicon substrate 71 and is made of an insulating material such as SiO 2. The insulating film 72 is formed on the entire surface of the silicon substrate 71 facing the sensor unit 50. . Of course, it is also formed on the surface of the recess 73.

また、図2(a)、図2(c)に示されるように、シリコン基板71のうち封止部材40に封止される一端部には、封止部材40に封止される部分のうち突出方向と直交する方向の両端に位置する側面に絶縁膜72に達する溝74が突出方向に沿って延設されている。つまり、図4に示される断面では、シリコン基板71および絶縁膜72は逆T字状とされている。なお、本実施形態では、溝74が本発明の接合部材用溝に相当している。   Further, as shown in FIGS. 2A and 2C, one end portion of the silicon substrate 71 sealed by the sealing member 40 has a portion sealed by the sealing member 40. Grooves 74 reaching the insulating film 72 are extended along the protruding direction on the side surfaces located at both ends in the direction orthogonal to the protruding direction. That is, in the cross section shown in FIG. 4, the silicon substrate 71 and the insulating film 72 have an inverted T shape. In the present embodiment, the groove 74 corresponds to the groove for the joining member of the present invention.

さらに、キャップ部70には、図3に示されるように、封止部材40に封止される一端部であって、溝74が形成されていない領域に、キャップ部70をセンサ部50とキャップ部70との積層方向に貫通する4個の貫通電極部75が形成されている。   Further, as shown in FIG. 3, the cap portion 70 is connected to the sensor portion 50 and the cap portion in an area where the groove 74 is not formed, which is one end portion sealed by the sealing member 40. Four through electrode portions 75 penetrating in the stacking direction with the portion 70 are formed.

各貫通電極部75は、シリコン基板71および絶縁膜72を貫通し、配線層58を露出させる孔部75aと、この孔部75aの壁面からシリコン基板71の裏面に渡って形成された絶縁膜75bと、孔部75aの壁面に形成された絶縁膜75b上に配置されて孔部75aを埋め込み、一端部が配線層58に接続される貫通電極75cと、貫通電極75cの他端部に接続され、シリコン基板71の裏面側に形成された絶縁膜75b上に配置された接続部75dとにより構成されている。   Each through-electrode portion 75 penetrates the silicon substrate 71 and the insulating film 72 and exposes the wiring layer 58, and the insulating film 75b formed from the wall surface of the hole portion 75a to the back surface of the silicon substrate 71. And disposed on the insulating film 75b formed on the wall surface of the hole 75a, filling the hole 75a, and having one end connected to the wiring layer 58 and the other end of the through electrode 75c. The connection portion 75d is disposed on the insulating film 75b formed on the back surface side of the silicon substrate 71.

なお、絶縁膜75bとしては、例えば、TEOS等が用いられ、貫通電極75cおよび接続部75dとしては、例えば、Al等が用いられる。   For example, TEOS or the like is used as the insulating film 75b, and Al or the like is used as the through electrode 75c and the connection portion 75d, for example.

また、キャップ部70には、絶縁膜75bおよび接続部75dを覆うシリコン窒化膜76が形成されている。   Further, a silicon nitride film 76 is formed on the cap portion 70 so as to cover the insulating film 75b and the connection portion 75d.

さらに、キャップ部70には、図2(a)、図2(c)、図3、図4に示されるように、溝74から露出する絶縁膜72、溝74の壁面(シリコン基板71の側面)、シリコン基板71の裏面のうち溝74で挟まれる部分に、封止部材40よりヤング率の低いPIQ等からなる緩和部材77が配置されている。   Further, as shown in FIG. 2A, FIG. 2C, FIG. 3 and FIG. 4, the cap portion 70 has an insulating film 72 exposed from the groove 74 and a wall surface of the groove 74 (side surface of the silicon substrate 71). ), A relaxation member 77 made of PIQ or the like having a Young's modulus lower than that of the sealing member 40 is disposed on the back surface of the silicon substrate 71 between the grooves 74.

また、シリコン窒化膜76および緩和部材77には、接続部75dの一部を露出させるコンタクトホール76a、77aが形成されており、このコンタクトホール76a、77aを介して接続部75dと接続端子30との電気的な接続が図れるようになっている。   The silicon nitride film 76 and the relaxing member 77 are formed with contact holes 76a and 77a that expose a part of the connection portion 75d. The connection portion 75d and the connection terminal 30 are connected to the contact holes 76a and 77a. The electrical connection can be achieved.

なお、本実施形態では、センサ部50に形成される溝59と、キャップ部70に形成される溝74は同じ形状とされており、溝59と溝74は埋込絶縁膜52、半導体層53、絶縁膜72を挟んで対称とされている。   In the present embodiment, the groove 59 formed in the sensor unit 50 and the groove 74 formed in the cap unit 70 have the same shape, and the groove 59 and the groove 74 are formed of the embedded insulating film 52 and the semiconductor layer 53. The insulating film 72 is symmetrical.

以上が本実施形態におけるセンサチップ20の構成である。なお、本実施形態では、シリコン基板71のうち絶縁膜72側と反対側の面が本発明のセンサチップの一面に相当し、支持基板51のうち埋込絶縁膜52側と反対側の面が本発明のセンサチップの他面に相当している。   The above is the configuration of the sensor chip 20 in the present embodiment. In the present embodiment, the surface of the silicon substrate 71 opposite to the insulating film 72 side corresponds to one surface of the sensor chip of the present invention, and the surface of the support substrate 51 opposite to the buried insulating film 52 side. This corresponds to the other surface of the sensor chip of the present invention.

接続端子30は、図1に示されるように、基板10の端部の外側にて基板10とは分離して複数本配置されている。本実施形態では、これらの接続端子30はリードフレームの接続リードにて構成され、それぞれコンタクトホール76a、77aから露出する接続部75dとワイヤ90等を介して電気的に接続されている。   As shown in FIG. 1, a plurality of connection terminals 30 are arranged separately from the substrate 10 outside the end portion of the substrate 10. In the present embodiment, these connection terminals 30 are constituted by connection leads of a lead frame, and are electrically connected to the connection portions 75d exposed from the contact holes 76a and 77a via wires 90 and the like.

なお、特に図示しないが、センサチップ20と接続端子30との間に回路チップを接続し、センサ信号を回路チップで所定の演算をした後に接続端子30から出力するようにしてもよい。   Although not particularly illustrated, a circuit chip may be connected between the sensor chip 20 and the connection terminal 30, and a sensor signal may be output from the connection terminal 30 after a predetermined calculation is performed by the circuit chip.

封止部材40は、エポキシ樹脂等の一般的なモールド樹脂で構成され、センシング部21および接続端子30のアウターリード部を露出させつつ、センサチップ20の一端部を封止して片持ち支持している。また、本実施形態では、封止部材40は、センサチップ20における他端部側の端部が緩和部材60、77と一致するようにセンサチップ20の一端部を封止している。   The sealing member 40 is made of a general mold resin such as an epoxy resin, and seals one end of the sensor chip 20 and cantileverly supports it while exposing the outer lead portions of the sensing portion 21 and the connection terminal 30. ing. In the present embodiment, the sealing member 40 seals one end portion of the sensor chip 20 so that the end portion on the other end side of the sensor chip 20 coincides with the relaxing members 60 and 77.

以上が本実施形態における物理量センサの構成である。次に、上記物理量センサの製造方法について図5〜図8を参照しつつ説明する。   The above is the configuration of the physical quantity sensor in the present embodiment. Next, a method for manufacturing the physical quantity sensor will be described with reference to FIGS.

まず、図5(a)に示されるように、ウェハ状の支持基板51a、埋込絶縁膜52a、n型の半導体層53aが積層されて構成され、複数のチップ形成領域を有するSOIウェハ54aを用意する。そして、半導体層53aにボロン等のp型不純物をイオン注入して熱拡散することにより、各チップ形成領域にそれぞれゲージ抵抗57や配線層58を形成する。   First, as shown in FIG. 5 (a), an SOI wafer 54a having a plurality of chip formation regions is formed by laminating a wafer-like support substrate 51a, a buried insulating film 52a, and an n-type semiconductor layer 53a. prepare. Then, a p-type impurity such as boron is ion-implanted into the semiconductor layer 53a and thermally diffused, thereby forming a gauge resistor 57 and a wiring layer 58 in each chip formation region.

また、SOIウェハ54aと同じサイズであり、キャップ部70を構成するシリコン基板71aを用意する。次に、シリコン基板71aのうちセンシング部21と対向する表面の一部をエッチングすることによって窪み部73を形成する。その後、シリコン基板71aの表面に熱酸化法またはCVD法等によってSiO等で構成される絶縁膜72aを形成してキャップウェハ70aを構成する。 Also, a silicon substrate 71a having the same size as the SOI wafer 54a and constituting the cap unit 70 is prepared. Next, the depression 73 is formed by etching a part of the surface of the silicon substrate 71a that faces the sensing unit 21. Thereafter, the surface of the silicon substrate 71a by thermal oxidation method or the CVD method or the like to form an insulating film 72a made of SiO 2 or the like constituting the cap wafer 70a.

なお、本実施形態では、SOIウェハ54aが本発明のセンサ部用ウェハに相当し、キャップウェハ70aが本発明の接合部材用ウェハに相当している。また、特に限定されるものではないが、支持基板51aおよびシリコン基板71aとしては、例えば、725μm程度の厚さを有するものが用いられる。   In this embodiment, the SOI wafer 54a corresponds to the sensor unit wafer of the present invention, and the cap wafer 70a corresponds to the bonding member wafer of the present invention. Further, although not particularly limited, as the support substrate 51a and the silicon substrate 71a, for example, those having a thickness of about 725 μm are used.

そして、SOIウェハ54aとキャップウェハ70aとを貼り合わせてセンサチップ用ウェハ100を形成する。特に限定されるものではないが、SOIウェハ54aとキャップウェハ70aとの貼り合わせを次のように行うことができる。   Then, the SOI wafer 54a and the cap wafer 70a are bonded together to form the sensor chip wafer 100. Although not particularly limited, the SOI wafer 54a and the cap wafer 70a can be bonded together as follows.

すなわち、まずSOIウェハ54aとキャップウェハ70aとを真空装置内に配置する。そして、SOIウェハ54aの表面(接合面)およびキャップウェハ70aの表面(接合面)にNプラズマ、Oプラズマ、またはArイオンビームを照射し、半導体層53aおよび絶縁膜72aの各表面(接合面)を活性化させる。 That is, first, the SOI wafer 54a and the cap wafer 70a are placed in a vacuum apparatus. Then, the surface (bonding surface) of the SOI wafer 54a and the surface (bonding surface) of the cap wafer 70a are irradiated with N 2 plasma, O 2 plasma, or Ar ion beam, and each surface (bonding) of the semiconductor layer 53a and the insulating film 72a is bonded. The surface).

次に、真空装置内にて、SOIウェハ54aおよびキャップウェハ70aに設けられたアライメントマークを用いて赤外顕微鏡等によりアライメントを行い、室温〜550℃の低温でSOIウェハ54aおよびキャップウェハ70aをいわゆる直接接合により貼り合わせる。これにより、各チップ形成領域に、SOIウェハ54aをチップ単位に分割して得られるSOI基板54と窪み部73とによって封止され、圧力基準室80が真空とされたセンサチップ用ウェハ100が形成される。   Next, alignment is performed by an infrared microscope or the like using alignment marks provided on the SOI wafer 54a and the cap wafer 70a in a vacuum apparatus, and the SOI wafer 54a and the cap wafer 70a are so-called at a low temperature of room temperature to 550 ° C. Bond together by direct bonding. As a result, a sensor chip wafer 100 is formed in each chip formation region, which is sealed by the SOI substrate 54 obtained by dividing the SOI wafer 54a into chips and the recess 73, and the pressure reference chamber 80 is evacuated. Is done.

なお、図5、図6(a)、図6(b)はウェハ状態を示すものであるが、理解をし易くするために、チップ単位に分割された際にセンサ部50を構成する部分にセンサ部50の符号を付し、キャップ部70を構成する部分にキャップ部70の符号を付してある。以下では、キャップウェハ70aのうちSOIウェハ54a側と反対側の一面をキャップウェハ70aの裏面とし、SOIウェハ54aのうちキャップウェハ70a側と反対側の一面をSOIウェハ54aの裏面として説明する。   FIGS. 5, 6A, and 6B show the wafer state, but in order to make it easier to understand, the portions constituting the sensor unit 50 when divided into chips are shown. The reference numeral of the sensor unit 50 is attached, and the part of the cap part 70 is attached with the reference numeral of the cap unit 70. Hereinafter, one surface of the cap wafer 70a opposite to the SOI wafer 54a will be described as the back surface of the cap wafer 70a, and one surface of the SOI wafer 54a opposite to the cap wafer 70a will be described as the back surface of the SOI wafer 54a.

続いて、図5(b)に示されるように、キャップウェハ70aの裏面からシリコン基板71aの研削、研磨を行い、キャップウェハ70aの厚さを100μm程度まで薄くする。これは、後述する孔部75aや溝74を形成する際のエッチング量を少なくして工程時間を削減するためである。   Subsequently, as shown in FIG. 5B, the silicon substrate 71a is ground and polished from the back surface of the cap wafer 70a to reduce the thickness of the cap wafer 70a to about 100 μm. This is to reduce the process time by reducing the etching amount when forming the hole 75a and the groove 74 described later.

そして、キャップウェハ70aの裏面に所定の開口領域が形成されたマスクを配置し、ドライエッチング等を行ってSOIウェハ54aの配線層58に対応する場所のシリコン基板71aを除去することにより、複数の孔部75aを形成する。   Then, a mask in which a predetermined opening region is formed is arranged on the back surface of the cap wafer 70a, and dry etching or the like is performed to remove the silicon substrate 71a at a location corresponding to the wiring layer 58 of the SOI wafer 54a. A hole 75a is formed.

また、図7(a)に示されるように、本実施形態では、孔部75aを形成する工程と同時に、各チップ形成領域のうち、チップ単位に分割された後に封止部材40に封止される一端部のうち突出方向と直交する方向の両端に位置する部分に溝74を形成する。   Further, as shown in FIG. 7A, in this embodiment, simultaneously with the step of forming the hole 75a, each chip formation region is divided into chips and then sealed by the sealing member 40. Grooves 74 are formed in portions located at both ends in the direction orthogonal to the protruding direction in the one end portion.

なお、溝74は、孔部75aと同時に形成するため、孔部75aと同じ深さとなり、絶縁膜72aに達する深さとなる。また、図7に示す各チップ形成領域は、ダイシングライン81によって区画されている。   Since the groove 74 is formed simultaneously with the hole 75a, the groove 74 has the same depth as the hole 75a and reaches the insulating film 72a. Each chip formation region shown in FIG. 7 is partitioned by dicing lines 81.

次に、図5(c)に示されるように、キャップウェハ70aの裏面からTEOS等の絶縁膜75bを成膜する。その後、キャップウェハ70aの裏面に形成された絶縁膜75bを適宜パターニングすると共に、各孔部75aの底部に配置された絶縁膜75bおよび絶縁膜72aを除去して配線層58を各孔部75aから露出させる。   Next, as shown in FIG. 5C, an insulating film 75b such as TEOS is formed from the back surface of the cap wafer 70a. Thereafter, the insulating film 75b formed on the back surface of the cap wafer 70a is appropriately patterned, and the insulating film 75b and the insulating film 72a disposed at the bottom of each hole 75a are removed to remove the wiring layer 58 from each hole 75a. Expose.

続いて、キャップウェハ70aの裏面からスパッタ法や蒸着法等によりAlやAl−Si等の金属を成膜して孔部75aに貫通電極75cを形成し、この貫通電極75cと配線層58とを電気的に接続する。そして、キャップウェハ70aの裏面に形成された金属膜を適宜パターニングして貫通電極75cと電気的に接続される接続部75dを形成する。これにより、各チップ形成領域に貫通電極部75が形成される。   Subsequently, a metal such as Al or Al-Si is formed on the back surface of the cap wafer 70a by sputtering or vapor deposition to form a through electrode 75c in the hole 75a, and the through electrode 75c and the wiring layer 58 are formed. Connect electrically. Then, a metal film formed on the back surface of the cap wafer 70a is appropriately patterned to form a connection portion 75d that is electrically connected to the through electrode 75c. Thereby, the penetration electrode part 75 is formed in each chip | tip formation area.

その後、図5(d)および図7(b)に示されるように、キャップウェハ70aの裏面からプラズマCVD法等でシリコン窒化膜76を成膜した後にパターニングする。また、蒸着法、スパッタ法、スピンコート法等でPIQ等を成膜した後にパターニングし、溝74から露出する絶縁膜72a、溝74の壁面(シリコン基板71aの側面)、シリコン基板71aの裏面のうち溝74で挟まれる部分に緩和部材77を形成する。そして、シリコン窒化膜76および緩和部材77にコンタクトホール76a、77aを形成する。   Thereafter, as shown in FIGS. 5D and 7B, a silicon nitride film 76 is formed from the back surface of the cap wafer 70a by a plasma CVD method or the like, and then patterned. Further, after PIQ or the like is formed by vapor deposition, sputtering, spin coating or the like, patterning is performed, and the insulating film 72a exposed from the groove 74, the wall surface of the groove 74 (side surface of the silicon substrate 71a), and the back surface of the silicon substrate 71a are patterned. A relaxation member 77 is formed in a portion sandwiched by the grooves 74. Then, contact holes 76 a and 77 a are formed in the silicon nitride film 76 and the relaxing member 77.

次に、図6(a)に示されるように、SOIウェハ54aの裏面から支持基板51aの研削、研磨を行い、支持基板51aの厚さを300μm程度まで薄くする。これは、後述する凹部55や溝59を形成する際の工程時間を削減するためである。   Next, as shown in FIG. 6A, the support substrate 51a is ground and polished from the back surface of the SOI wafer 54a to reduce the thickness of the support substrate 51a to about 300 μm. This is to reduce the process time for forming the recess 55 and the groove 59 described later.

そして、支持基板51aの各チップ形成領域に凹部55を形成する。これにより、各チップ形成領域にダイヤフラム56が形成され、ダイヤフラム56およびゲージ抵抗57からなるセンシング部21が形成される。   And the recessed part 55 is formed in each chip | tip formation area of the support substrate 51a. Thereby, the diaphragm 56 is formed in each chip formation region, and the sensing unit 21 including the diaphragm 56 and the gauge resistor 57 is formed.

また、図8(a)に示されるように、本実施形態では、凹部55を形成する工程と同時に、各チップ形成領域のうち、チップ単位に分割された後に封止部材40に封止される一端部における突出方向と直交する方向の両端に位置する部分に溝59を形成する。   Further, as shown in FIG. 8A, in this embodiment, simultaneously with the step of forming the recess 55, the chip forming region is divided into chips and then sealed by the sealing member 40 at the same time. Grooves 59 are formed at portions located at both ends in the direction orthogonal to the protruding direction at one end.

なお、溝59は、凹部55と同時に形成するため、凹部55と同じ深さとなり、埋込絶縁膜52aに達する深さとなる。また、図8に示す各チップ形成領域は、ダイシングライン81によって区画されている。   Since the trench 59 is formed at the same time as the recess 55, it has the same depth as the recess 55 and reaches the buried insulating film 52a. Each chip formation region shown in FIG. 8 is partitioned by dicing lines 81.

その後、図6(b)に示されるように、SOIウェハ54aの裏面から蒸着法、スパッタ法、スピンコート法等でPIQ等を成膜した後にパターニングし、溝59から露出する埋込絶縁膜52a、支持基板51aの側面(溝59の壁面)、支持基板51aの裏面のうち溝59で挟まれる部分に緩和部材77を配置する。   Thereafter, as shown in FIG. 6B, a PIQ or the like is formed from the back surface of the SOI wafer 54a by vapor deposition, sputtering, spin coating or the like, and then patterned, and the buried insulating film 52a exposed from the trench 59 is exposed. The relaxation member 77 is disposed on the side surface of the support substrate 51a (the wall surface of the groove 59) and the back surface of the support substrate 51a between the grooves 59.

次に、図6(c)に示されるように、センサチップ用ウェハ100をダイシングライン81に沿ってチップ単位に分割することによってセンサチップ20を形成する。これにより、封止部材40に封止される一端部のうち突出方向と直交する方向の両端に位置する側面に溝59、74が形成されると共に、緩和部材60、77が配置された複数のセンサチップ20が同時に製造される。   Next, as shown in FIG. 6C, the sensor chip 20 is formed by dividing the sensor chip wafer 100 into chips along the dicing line 81. Accordingly, grooves 59 and 74 are formed on the side surfaces located at both ends in the direction orthogonal to the protruding direction among the one end portion sealed by the sealing member 40, and the plurality of relaxation members 60 and 77 are arranged. The sensor chip 20 is manufactured at the same time.

その後は、従来の製造方法と同様の工程を行うことにより製造される。簡単に説明すると、基板10および接続端子30がフレーム部に連結されて一体化されたリードフレームを用意する。なお、基板10と接続端子30とは樹脂封止後にフレーム部をカットすることによって分離される。   After that, it manufactures by performing the process similar to the conventional manufacturing method. Briefly, a lead frame in which the substrate 10 and the connection terminals 30 are coupled to the frame portion and integrated is prepared. In addition, the board | substrate 10 and the connection terminal 30 are isolate | separated by cutting a frame part after resin sealing.

そして、センシング部21が基板10から突出するように、基板10にセンサチップ20をダイボンド材を介して搭載し、接続部75dと接続端子30とをワイヤ90等を介して電気的に接続する。   Then, the sensor chip 20 is mounted on the substrate 10 via a die bond material so that the sensing unit 21 protrudes from the substrate 10, and the connection portion 75 d and the connection terminal 30 are electrically connected via the wire 90 or the like.

続いて、センシング部21および接続端子30のアウターリード部を露出させつつ、基板10、センサチップ20、接続端子30、ワイヤ90を封止部材40にて封止する。その後、基板10と接続端子30とを繋ぐフレーム部をカットすることによって、上記物理量センサが製造される。   Subsequently, the substrate 10, the sensor chip 20, the connection terminal 30, and the wire 90 are sealed with the sealing member 40 while exposing the sensing portion 21 and the outer lead portion of the connection terminal 30. Thereafter, the physical quantity sensor is manufactured by cutting a frame portion connecting the substrate 10 and the connection terminal 30.

以上説明したように、本実施形態では、センサチップ20のうち封止部材40に封止される一端部には、センシング部21の突出方向と直交する方向の両端に位置する側面に溝59、74が形成されており、この溝59、74を含む領域に緩和部材60、77が配置されている。このため、センサチップ20の一端部が封止部材40に直接封止される圧力センサと比較して、封止部材40からセンサチップ20に印加される応力を緩和することができ、検出精度が低下することを抑制することができる。   As described above, in this embodiment, one end of the sensor chip 20 sealed by the sealing member 40 has grooves 59 on the side surfaces located at both ends in the direction orthogonal to the protruding direction of the sensing unit 21. 74 is formed, and the relaxation members 60 and 77 are arranged in the region including the grooves 59 and 74. For this reason, compared with a pressure sensor in which one end of the sensor chip 20 is directly sealed by the sealing member 40, the stress applied from the sealing member 40 to the sensor chip 20 can be relaxed, and the detection accuracy is improved. It can suppress that it falls.

また、このように緩和部材60、77が配置されており、封止部材40からセンサチップ20に印加される応力を緩和することができるため、封止部材40がセンサチップ20から剥離することを抑制することもできる。   In addition, since the relaxation members 60 and 77 are arranged in this way and the stress applied from the sealing member 40 to the sensor chip 20 can be relaxed, the sealing member 40 is peeled off from the sensor chip 20. It can also be suppressed.

さらに、本実施形態では、ウェハ状態で溝59、74を形成すると共に緩和部材60、77を配置している。このため、緩和部材60、77が配置されたセンサチップ20を同時に複数製造することができる。すなわち、例えば、チップ単位に分割した後、1チップ毎に緩和部材をそれぞれ配置する方法と比較して、製造工程を簡略化することができる。   Furthermore, in this embodiment, the grooves 59 and 74 are formed in the wafer state, and the relaxation members 60 and 77 are disposed. For this reason, a plurality of sensor chips 20 on which the relaxing members 60 and 77 are arranged can be manufactured at the same time. That is, for example, after dividing into chips, the manufacturing process can be simplified as compared with the method in which the relaxation member is arranged for each chip.

また、孔部75aおよび溝74を同時に形成すると共に、凹部55および溝59を同時に形成しているため、製造工程を削減することもできる。   Further, since the hole 75a and the groove 74 are formed at the same time, and the concave portion 55 and the groove 59 are formed at the same time, the manufacturing process can be reduced.

(他の実施形態)
上記第1実施形態において、溝59、74をウェットエッチングにより形成してもよい。この場合は、溝59、74の壁面がテーパ状となるため、PIQ等を形成した際、溝59、74の壁面に緩和部材60、77を配置しやすくなる。
(Other embodiments)
In the first embodiment, the grooves 59 and 74 may be formed by wet etching. In this case, since the wall surfaces of the grooves 59 and 74 are tapered, the relaxation members 60 and 77 can be easily disposed on the wall surfaces of the grooves 59 and 74 when the PIQ or the like is formed.

また、上記第1実施形態において、n型の半導体層53aにリン等のn型不純物をイオン注入して熱拡散することにより高濃度n型領域を形成し、キャップ部70にこの高濃度n型領域と電気的に接続される貫通電極部を形成してもよい。これによれば、高濃度n型領域に所定の電圧を印加することにより、n型の半導体層53aとp型のゲージ抵抗57とで構成されるpn接合に逆バイアスを印加することができ、リークが発生することを抑制することができる。   In the first embodiment, a high-concentration n-type region is formed by ion-implanting n-type impurities such as phosphorus into the n-type semiconductor layer 53a and thermally diffusing, and the high-concentration n-type is formed in the cap portion 70. A through electrode portion that is electrically connected to the region may be formed. According to this, by applying a predetermined voltage to the high-concentration n-type region, a reverse bias can be applied to the pn junction constituted by the n-type semiconductor layer 53a and the p-type gauge resistor 57, The occurrence of leak can be suppressed.

さらに、第1実施形態において、孔部75aを形成する工程と溝74を形成する工程とで別々のマスクを用意し、孔部75aおよび溝74を別工程で形成してもよい。同様に、凹部55を形成する工程と溝59を形成する工程とで別々のマスクを用意し、凹部55および溝59を別工程で形成してもよい。   Furthermore, in the first embodiment, separate masks may be prepared in the step of forming the hole 75a and the step of forming the groove 74, and the hole 75a and the groove 74 may be formed in separate steps. Similarly, separate masks may be prepared in the step of forming the recess 55 and the step of forming the groove 59, and the recess 55 and the groove 59 may be formed in separate steps.

この場合は、溝59、74の深さを適宜変更することができ、溝59をSOIウェハ54aを貫通するように形成し、溝74をキャップウェハ70aを貫通するように形成することができる。つまり、溝59と溝74とを連通させることができる。これによれば、センサチップ20のうち封止部材40で封止される側面全面に緩和部材60、77を配置することができるため、さらに応力を緩和することができる。   In this case, the depth of the grooves 59 and 74 can be changed as appropriate, and the groove 59 can be formed to penetrate the SOI wafer 54a, and the groove 74 can be formed to penetrate the cap wafer 70a. That is, the groove 59 and the groove 74 can be communicated with each other. According to this, since the relaxation members 60 and 77 can be disposed on the entire side surface of the sensor chip 20 that is sealed with the sealing member 40, the stress can be further relaxed.

そして、上記第1実施形態において、封止部材40の他端部側の端部と、緩和部材60、77の他端部側の端部とが一致していなくてもよい。すなわち、図9に示されるように、緩和部材60、77が完全に封止部材40に封止されていてもよい。また、特に図示しないが、緩和部材60、77の一部が封止部材40から露出していてもよい。つまり、溝59、74は、センサチップ20のうち封止部材40にて封止される部分より長く形成されていてもよいし、センサチップ20のうち封止部材40にて封止される部分より短く形成されていてもよい。   And in the said 1st Embodiment, the edge part by the side of the other end part of the sealing member 40 and the edge part by the side of the other end part of the relaxation members 60 and 77 do not need to correspond. That is, as shown in FIG. 9, the relaxation members 60 and 77 may be completely sealed by the sealing member 40. Further, although not particularly illustrated, a part of the relaxing members 60 and 77 may be exposed from the sealing member 40. That is, the grooves 59 and 74 may be formed longer than a portion sealed by the sealing member 40 in the sensor chip 20 or a portion sealed by the sealing member 40 in the sensor chip 20. It may be formed shorter.

さらに、上記第1実施形態において、センサ部50をシリコン基板等で構成してもよい。   Furthermore, in the first embodiment, the sensor unit 50 may be formed of a silicon substrate or the like.

また、上記第1実施形態では、センシング部21が形成されている一面にキャップ部70が接合されてなるセンサチップ20を用いた物理量センサを説明したが、センサチップ20の構成はこれに限定されるものではなく、例えば、図10に示されるセンサチップ20を用いることもできる。   In the first embodiment, the physical quantity sensor using the sensor chip 20 in which the cap unit 70 is bonded to the one surface on which the sensing unit 21 is formed has been described. However, the configuration of the sensor chip 20 is not limited thereto. For example, the sensor chip 20 shown in FIG. 10 can also be used.

なお、図10では、センサ部50がシリコン基板で構成される例について説明するが、適宜SOI基板等を用いることも可能である。また、図10では、ゲージ抵抗57、配線層58は省略して示してある。   Note that although FIG. 10 illustrates an example in which the sensor unit 50 is formed of a silicon substrate, an SOI substrate or the like can be used as appropriate. In FIG. 10, the gauge resistor 57 and the wiring layer 58 are omitted.

例えば、図10(a)に示されるように、センサチップ20は、裏面に断面矩形状の凹部55が形成されたセンサ部50と、この裏面に接合される台座110とにより構成されていてもよい。また、図10(b)に示されるように、凹部55は断面が台形形状とされていてもよい。   For example, as shown in FIG. 10A, the sensor chip 20 may be configured by a sensor unit 50 having a recess 55 having a rectangular cross section on the back surface and a pedestal 110 bonded to the back surface. Good. Moreover, as shown in FIG. 10B, the recess 55 may have a trapezoidal cross section.

さらに、図10(c)に示されるように、センサ部50を構成するシリコン基板を薄膜化してこのシリコン基板に凹部110aが形成された台座110を接合し、シリコン基板のうち凹部110aと対向する領域にてダイヤフラム56を構成するようにしてもよい。また、図10(d)に示されるように、センサ部50をシリコン基板のみで構成し、シリコン基板の内部に圧力基準室80を構成する空洞部を形成するようにしてもよい。このシリコン基板は、例えば、シリコン基板の表面に凹部を形成した後、LPCVD法等により凹部を閉塞するようにエピタキシャル層を形成することにより、凹部により圧力基準室80(空洞部)が構成されて製造される。   Further, as shown in FIG. 10C, the silicon substrate constituting the sensor unit 50 is thinned, and a pedestal 110 having a recess 110a formed thereon is bonded to the silicon substrate, so that the silicon substrate faces the recess 110a. The diaphragm 56 may be configured in the region. Further, as shown in FIG. 10 (d), the sensor unit 50 may be formed of only a silicon substrate, and a cavity that forms the pressure reference chamber 80 may be formed inside the silicon substrate. In this silicon substrate, for example, after forming a recess on the surface of the silicon substrate, an epitaxial layer is formed so as to close the recess by LPCVD or the like, whereby the pressure reference chamber 80 (cavity) is configured by the recess. Manufactured.

なお、図10(a)〜(c)のセンサチップ20においては、台座110が本発明の接合部材に相当している。   In addition, in the sensor chip 20 of FIGS. 10A to 10C, the pedestal 110 corresponds to the joining member of the present invention.

また、このようなセンサチップ20を用いて圧力センサを構成する場合には、配線層58が露出した構成となるため、配線層58と接続端子30とをワイヤ90等を介して直接電気的に接続すればよい。   Further, when a pressure sensor is configured using such a sensor chip 20, the wiring layer 58 is exposed, and therefore the wiring layer 58 and the connection terminal 30 are directly and electrically connected via the wire 90 or the like. Just connect.

そして、上記第1実施形態では、圧力を検出するセンシング部21が形成されたセンサチップ20を備える物理量センサについて説明したが、例えば、加速度や角速度を検出するセンシング部21が形成されたセンサチップ20を備える物理量センサに本発明を適用することも可能である。   In the first embodiment, the physical quantity sensor including the sensor chip 20 in which the sensing unit 21 for detecting pressure is formed has been described. For example, the sensor chip 20 in which the sensing unit 21 for detecting acceleration and angular velocity is formed. It is also possible to apply the present invention to a physical quantity sensor comprising

20 センサチップ
21 センシング部
40 封止部材
50 センサ部
59 溝
60 緩和部材
70 キャップ部
74 溝
77 緩和部材
DESCRIPTION OF SYMBOLS 20 Sensor chip 21 Sensing part 40 Sealing member 50 Sensor part 59 Groove 60 Mitigation member 70 Cap part 74 Groove 77 Mitigation member

Claims (8)

一面および前記一面と反対側の他面を有し、物理量に応じたセンサ信号を出力するセンシング部(21)が形成されたセンサチップ(20)と、
前記センシング部を露出させつつ前記センサチップの一部を封止することによって前記センサチップを片持ち支持する封止部材(40)と、を備え、
前記センサチップは、前記封止部材に封止される部分のうち前記封止部材に対する前記センシング部の突出方向と直交する方向の両端に溝(59、74)が形成され、前記溝を含む領域に前記封止部材よりヤング率の低い緩和部材(60、77)が配置されていることを特徴とする物理量センサ。
A sensor chip (20) having a sensing portion (21) having one surface and the other surface opposite to the one surface and outputting a sensor signal according to a physical quantity;
A sealing member (40) that cantilever-supports the sensor chip by sealing a part of the sensor chip while exposing the sensing unit;
In the sensor chip, grooves (59, 74) are formed at both ends in a direction orthogonal to the protruding direction of the sensing unit with respect to the sealing member in a portion sealed by the sealing member, and the region including the groove A physical quantity sensor characterized in that a relaxation member (60, 77) having a Young's modulus lower than that of the sealing member is disposed.
前記センサチップは、前記センシング部が形成されたセンサ部(50)と、前記センサ部に接合される接合部材(70、110)と、を有し、
前記センサ部には前記溝(59)としてセンサ部用溝が形成され、前記接合部材には前記溝(74)として接合部材用溝が形成されており、
前記緩和部材は、前記センサ部用溝および前記接合部材用溝を含む領域に配置されていることを特徴とする請求項1に記載の物理量センサ。
The sensor chip includes a sensor unit (50) in which the sensing unit is formed, and a bonding member (70, 110) bonded to the sensor unit,
A sensor part groove is formed as the groove (59) in the sensor part, and a joint member groove is formed as the groove (74) in the joint member,
The physical quantity sensor according to claim 1, wherein the relaxation member is disposed in a region including the sensor portion groove and the bonding member groove.
前記センサ部用溝と前記接合部材用溝とが繋がっていることを特徴とする請求項2に記載の物理量センサ。   The physical quantity sensor according to claim 2, wherein the sensor portion groove and the joining member groove are connected to each other. 前記センサチップは、前記溝に加えて、前記封止部材に封止される前記一面および前記他面にも前記緩和部材が配置されていることを特徴とする請求項1ないし3のいずれか1つに記載の物理量センサ。   4. The sensor chip according to claim 1, wherein, in addition to the groove, the relaxation member is disposed on the one surface and the other surface sealed by the sealing member. 5. Physical quantity sensor described in 1. 物理量に応じたセンサ信号を出力するセンシング部(21)が形成されたセンサチップ(20)と、
前記センシング部(21)を露出させつつ前記センサチップの一部を封止することによって前記センサチップを片持ち支持する封止部材(40)と、を備え、
前記センサチップは、前記封止部材に封止される部分のうち前記封止部材に対する前記センシング部の突出方向と直交する方向の両端に溝(59、74)が形成され、前記溝を含む領域に前記封止部材よりヤング率の低い緩和部材(60、77)が配置されている物理量センサの製造方法において、
複数のチップ形成領域を有するセンサチップ用ウェハ(100)を用意する工程と、
前記チップ形成領域それぞれにおいて、チップ単位に分割された後に前記封止部材に封止される部分のうち、前記突出方向と直交する方向の両端に位置する部分に前記溝を形成する工程と、
前記溝を形成する工程の後、前記チップ形成領域それぞれにおいて、前記緩和部材を前記溝を含む領域に配置する工程と、
前記緩和部材を配置する工程の後、前記センサチップ用ウェハをダイシングラインに沿ってチップ単位に分割することにより、前記溝を含む領域に前記緩和部材が配置された前記センサチップを複数形成する工程と、
前記センシング部を露出させつつ、前記センサチップの一部を前記封止部材で封止する工程と、を行うことを特徴とする物理量センサの製造方法。
A sensor chip (20) having a sensing unit (21) for outputting a sensor signal corresponding to a physical quantity;
A sealing member (40) that cantilever-supports the sensor chip by sealing a part of the sensor chip while exposing the sensing part (21),
In the sensor chip, grooves (59, 74) are formed at both ends in a direction orthogonal to the protruding direction of the sensing unit with respect to the sealing member in a portion sealed by the sealing member, and the region including the groove In the method of manufacturing a physical quantity sensor, in which the relaxation member (60, 77) having a Young's modulus lower than that of the sealing member is disposed,
Preparing a sensor chip wafer (100) having a plurality of chip formation regions;
In each of the chip formation regions, a step of forming the groove in portions positioned at both ends in a direction orthogonal to the protruding direction among the portions sealed by the sealing member after being divided into chips.
After the step of forming the groove, in each of the chip formation regions, the step of disposing the relaxation member in a region including the groove;
After the step of disposing the relaxation member, dividing the sensor chip wafer into chips along a dicing line, thereby forming a plurality of sensor chips in which the relaxation member is disposed in the region including the groove When,
And a step of sealing a part of the sensor chip with the sealing member while exposing the sensing part.
前記センサチップ用ウェハを用意する工程では、前記センシング部が形成されるセンサ部用ウェハ(54a)に接合部材用ウェハ(70a)を接合してなるものを用意し、
前記溝を形成する工程では、前記センサ部用ウェハのうち前記接合部材用ウェハと接合される側と反対側の一面から前記溝(59)としてのセンサ部用溝を形成する工程と、前記接合部材用ウェハのうち前記センサ部用ウェハと接合される側と反対側の一面から前記溝(74)としての接合部材用溝を形成する工程とを行い、
前記緩和部材を配置する工程では、前記センサ部用ウェハの一面から前記センサ部用溝を含む領域に前記緩和部材を配置する工程と、前記接合部材用ウェハの一面から前記接合部材用溝を含む領域に前記緩和部材を配置する工程と、を行うことを特徴とする請求項5に記載の物理量センサの製造方法。
In the step of preparing the sensor chip wafer, a sensor member wafer (54a) on which the sensing unit is formed is prepared by bonding a bonding member wafer (70a),
In the step of forming the groove, a step of forming a groove for the sensor portion as the groove (59) from one surface of the sensor portion wafer opposite to the side to be bonded to the bonding member wafer, and the bonding Forming a bonding member groove as the groove (74) from one surface of the member wafer opposite to the side bonded to the sensor unit wafer;
In the step of disposing the relaxation member, the step of disposing the relaxation member in a region including the sensor portion groove from one surface of the sensor portion wafer, and the bonding member groove from the one surface of the bonding member wafer. The method for manufacturing a physical quantity sensor according to claim 5, wherein the step of arranging the relaxation member in a region is performed.
前記溝を形成する工程では、前記センサ部用溝と前記接合部材用溝とを繋げることを特徴とする請求項6に記載の物理量センサの製造方法。   The method of manufacturing a physical quantity sensor according to claim 6, wherein, in the step of forming the groove, the sensor part groove and the bonding member groove are connected. 前記溝を形成する工程では、ウェットエッチングで行うことを特徴とする請求項5ないし7のいずれか1つに記載の物理量センサの製造方法。

The method for manufacturing a physical quantity sensor according to claim 5, wherein the step of forming the groove is performed by wet etching.

JP2012255980A 2012-11-22 2012-11-22 Physical quantity sensor and method for manufacturing the same Pending JP2014102225A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012255980A JP2014102225A (en) 2012-11-22 2012-11-22 Physical quantity sensor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012255980A JP2014102225A (en) 2012-11-22 2012-11-22 Physical quantity sensor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2014102225A true JP2014102225A (en) 2014-06-05

Family

ID=51024833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012255980A Pending JP2014102225A (en) 2012-11-22 2012-11-22 Physical quantity sensor and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2014102225A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016023983A (en) * 2014-07-17 2016-02-08 株式会社デンソー Pressure sensor and manufacturing method of the same
WO2017002306A1 (en) * 2015-06-30 2017-01-05 株式会社デンソー Pressure sensor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016023983A (en) * 2014-07-17 2016-02-08 株式会社デンソー Pressure sensor and manufacturing method of the same
WO2017002306A1 (en) * 2015-06-30 2017-01-05 株式会社デンソー Pressure sensor
JP2017015484A (en) * 2015-06-30 2017-01-19 株式会社デンソー Pressure sensor
CN107709950A (en) * 2015-06-30 2018-02-16 株式会社电装 Pressure sensor
CN107709950B (en) * 2015-06-30 2019-12-03 株式会社电装 Pressure sensor
US10527513B2 (en) 2015-06-30 2020-01-07 Denso Corporation Pressure sensor with resin portion and membrane having reduced temperature change distortion

Similar Documents

Publication Publication Date Title
US7704774B2 (en) Pressure sensor having a chamber and a method for fabricating the same
KR102217083B1 (en) Pressure sensor
US9046546B2 (en) Sensor device and related fabrication methods
TWI616396B (en) Process for producing a micromechanical component
JP2008020433A (en) Mechanical mass sensor
US9835507B2 (en) Dynamic quantity sensor
JP5545281B2 (en) Mechanical quantity sensor
JP2015515609A (en) Catheter die and manufacturing method thereof
US11691870B2 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
JP2002071493A (en) Semiconductor pressure sensor
WO2020248466A1 (en) Back hole lead type pressure sensor and manufacturing method therefor
TWI583931B (en) Miniature piezoresistive pressure sensor
JP6443362B2 (en) Semiconductor device
JP2014102225A (en) Physical quantity sensor and method for manufacturing the same
US10209155B2 (en) Physical quantity sensing semiconductor device and method for manufacturing the same
JP2010151614A (en) Sensor chip, its manufacturing method, and pressure sensor
JP4250788B2 (en) Manufacturing method of semiconductor pressure sensor
JP6083315B2 (en) Manufacturing method of physical quantity sensor
JP2010262966A (en) Semiconductor package and manufacturing method therefor
JP4821839B2 (en) Manufacturing method of semiconductor pressure sensor
JP3744218B2 (en) Manufacturing method of semiconductor pressure sensor
JP6142735B2 (en) Semiconductor pressure sensor
JP2013187512A (en) Semiconductor device
JP5139759B2 (en) Semiconductor pressure sensor
JPH06201504A (en) Manufacture of semiconductor dynamical amount sensor