JP2014096549A - Light-emitting device - Google Patents
Light-emitting device Download PDFInfo
- Publication number
- JP2014096549A JP2014096549A JP2012248828A JP2012248828A JP2014096549A JP 2014096549 A JP2014096549 A JP 2014096549A JP 2012248828 A JP2012248828 A JP 2012248828A JP 2012248828 A JP2012248828 A JP 2012248828A JP 2014096549 A JP2014096549 A JP 2014096549A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- substrate
- electrode
- semiconductor layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
Description
本発明の実施形態は、発光装置に関する。 Embodiments described herein relate generally to a light emitting device.
例えば、青色光を発光する半導体発光素子と、光の波長を変換する蛍光体と、を組み合わせて白色光を発光する発光装置がある。このような発光装置は、照明装置などに応用される。発光装置において、単位面積当たりの光量を高めることが求められている。 For example, there is a light emitting device that emits white light by combining a semiconductor light emitting element that emits blue light and a phosphor that converts the wavelength of light. Such a light emitting device is applied to a lighting device or the like. In light emitting devices, it is required to increase the amount of light per unit area.
本発明の実施形態は、単位面積当たりの光量を高めた発光装置を提供する。 Embodiments of the present invention provide a light emitting device with an increased amount of light per unit area.
本発明の実施形態によれば、第1発光素子と、第2発光素子と、を含む発光装置が提供される。前記第1発光素子は、第1導電形の第1半導体層と、第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた第1発光層と、を含む。前記第2発光素子は、前記第1導電形の第3半導体層と、前記第2導電形の第4半導体層と、第2発光層と、を含む。前記第2半導体層が前記第3半導体層と前記第1発光層との間に配置される。前記第4半導体層は、前記第3半導体層と前記第2半導体層との間に設けられる。前記第2発光層は、前記第3半導体層と前記第4半導体層との間に設けられる。前記第1発光層から放出された第1光の少なくとも一部は、前記第2発光素子の少なくとも一部を通過して、前記第2発光素子の外部に出射する。 According to an embodiment of the present invention, a light emitting device including a first light emitting element and a second light emitting element is provided. The first light emitting element includes a first conductivity type first semiconductor layer, a second conductivity type second semiconductor layer, and a first light emission provided between the first semiconductor layer and the second semiconductor layer. And a layer. The second light emitting element includes a third semiconductor layer of the first conductivity type, a fourth semiconductor layer of the second conductivity type, and a second light emitting layer. The second semiconductor layer is disposed between the third semiconductor layer and the first light emitting layer. The fourth semiconductor layer is provided between the third semiconductor layer and the second semiconductor layer. The second light emitting layer is provided between the third semiconductor layer and the fourth semiconductor layer. At least a part of the first light emitted from the first light emitting layer passes through at least a part of the second light emitting element and is emitted to the outside of the second light emitting element.
本発明の実施形態によれば、単位面積当たりの光量を高めた発光装置が提供される。 According to the embodiment of the present invention, a light emitting device having an increased amount of light per unit area is provided.
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Embodiments of the present invention will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.
(第1の実施形態)
図1(a)〜図1(c)は、第1の実施形態に係る発光装置を例示する模式図である。 図1(c)は平面図である。図1(a)は、図1(c)のA1−A2線断面図である。図1(b)は、図1(c)のB1−B2線断面図である。
(First embodiment)
FIG. 1A to FIG. 1C are schematic views illustrating the light emitting device according to the first embodiment. FIG. 1C is a plan view. FIG. 1A is a cross-sectional view taken along line A1-A2 of FIG. FIG. 1B is a cross-sectional view taken along line B1-B2 of FIG.
図1(a)〜図1(c)に表したように、本実施形態に係る発光装置110は、第1発光素子10と、第2発光素子20と、を含む。
As illustrated in FIG. 1A to FIG. 1C, the
この例では、発光装置110は、実装部品50をさらに含む。実装部品50は、基板部55を含む。
In this example, the
基板部55の上に、第1発光素子10が設けられる。第1発光素子10の上に第2発光素子20が設けられる。
The first
本願明細書において、上に設けられる状態は、直接接して設けられる状態と、間に別の要素が挿入されて設けられる状態と、を含む。 In the specification of the present application, the state provided above includes a state provided in direct contact and a state provided by inserting another element therebetween.
第1発光素子10から第2発光素子20に向かう方向(積層方向)をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
A direction (stacking direction) from the first
第1発光素子10は、第1導電形の第1半導体層11と、第2導電形の第2半導体層12と、第1発光層15と、を含む。第1発光層15は、第1半導体層11と第2半導体層12との間に設けられる。この例では、第1半導体層11の上に、第1発光層15が設けられる。第1発光層15の上に、第2半導体層12が設けられる。
The first
例えば、第1導電形はp形であり、第2導電形はn形である。第1導電形がn形であり、第2導電形がp形でも良い。以下では、第1導電形がp形であり、第2導電形がn形であるとする。 For example, the first conductivity type is p-type and the second conductivity type is n-type. The first conductivity type may be n-type and the second conductivity type may be p-type. In the following, it is assumed that the first conductivity type is p-type and the second conductivity type is n-type.
第1発光素子10は、第1主面10aと、第2主面10bと、を有する。第1主面10aは、第2発光素子20の側の主面である。第2主面10bは、第1主面10aとは反対側の主面である。第1主面10aは、例えば上面である。第2主面10bは、例えば、下面である。第2主面10bは、基板部55に対向する。
The first
第1発光素子10は、第1電極11eと第2電極12eとを含む。第1電極11e及び第2電極12eは、第2主面10bの側に設けられる。第1電極11eは、第1半導体層11と電気的に接続される。第2電極12eは、第2半導体層12と電気的に接続される。第1電極11e及び第2電極12eは、基板部55に対向する。
The first
図1(a)に表したように、例えば、第2半導体層12は、第1部分12pと、第2部分12qと、を含む。第2部分12qは、X−Y平面(第1半導体層11から第2半導体層12に向かう方向に対して垂直な第1平面)に沿って、第1部分12pと並ぶ。第1発光層15は、第1部分12pと第1半導体層11との間に配置される。
As shown in FIG. 1A, for example, the
第1発光素子10は、例えば、フリップチップ構造の半導体発光素子である。第1発光素子10は、例えば、フェースダウン構造の半導体発光素子である。第1発光素子10の下面(第2主面10b)に、p形半導体層に接続された少なくとも1つの電極と、n形半導体層に接続された少なくとも1つの電極と、が設けられている。
The first
第2発光素子20は、第1導電形の第3半導体層23と、第2導電形の第4半導体層24と、第2発光層25と、を含む。第2発光層25は、第3半導体層23と第4半導体層24との間に設けられる。第1発光素子10の第2半導体層12が、第3半導体層23と第1発光層15との間に配置される。第4半導体層24は、第3半導体層23と第2半導体層12との間に設けられる。すなわち、第1発光素子10の上に、第4半導体層24が設けられる。第4半導体層24の上に第2発光層25が設けられる。第2発光層25の上に第3半導体層23が設けられる。
The second
第2発光素子20は、第3主面20aと、第4主面20bと、を有する。第3主面20aは、第1発光素子10の側の主面である。第4主面20bは、第3主面20aとは反対側の主面である。第3主面20aは、例えば、下面であり、第4主面20bは、例えば、上面である。
The second
第2発光素子20は、第3電極23eと、第4電極24eと、を含む。第3電極23e及び第4電極24eは、第4主面20b(上面)の側に設けられる。第3電極23eは、第3半導体層23と電気的に接続されている。第4電極24eは、第4半導体層24と電気的に接続されている。
The second
図1(b)に表したように、例えば、第4半導体層24は、第3部分24pと、第4部分24qと、を含む。第4部分24qは、X−Y平面(第4半導体層24から第3半導体層23に向かう方向に対して垂直な第2平面)に沿って、第3部分24pと並ぶ。第2発光層25は、第3部分24pと第3半導体層23との間に配置される。
As illustrated in FIG. 1B, for example, the
第2発光素子20は、例えば、フェースアップ構造の半導体発光素子である。第2発光素子20は、例えば、ボンディングワイヤ構造の半導体発光素子である。第2発光素子20の上面(第4主面20b)に、p形半導体層に接続された少なくとも1つの電極と、n形半導体層に接続された少なくとも1つの電極と、が設けられている。
The second
この例では、実装部品50は、基板部55に加えて、第1〜第4接続部材51c〜54cをさらに含む。
In this example, the mounting
基板部55は、例えば、実装基板50sと、第1〜第4基板電極51〜54と、を含む。実装基板50sは、実装主面50aを有する。第1〜第4基板電極51〜54は、実装主面50a上に設けられる。第2基板電極52は、実装主面50a上において、第1基板電極51と離間している。第3基板電極53は、実装主面50a上において、第1基板電極51及び第2基板電極52と離間する。第4基板電極54は、実装主面50a上において、第1基板電極51、第2基板電極52及び第3基板電極53と離間する。
The
実装基板50sの実装主面50aは、第1発光素子10に対向する。実装主面50aは、Z軸方向に対して実質的に垂直である。
The mounting
この例では、実装基板50sの実装主面50aの平面形状は、矩形である。この例では、実装主面50aの1つの辺は、X軸方向に沿う。実装主面50aの他の1つの辺は、Y軸方向に沿う。
In this example, the planar shape of the mounting
この例では、第2基板電極52は、第1基板電極51とX軸方向に沿って離間する。第1基板電極51及び第2基板電極52の実装主面50a内のY軸方向の位置は、実装主面50aのY軸方向の中心部である。
In this example, the
この例では、第4基板電極54は、第3基板電極53とY軸方向に沿って離間する。第3基板電極53及び第4基板電極54の実装主面50a内のX軸方向の位置は、実装主面50aのX軸方向の中心部である。
後述するように、基板電極の形状及び配置は、種々の変形が可能である。
In this example, the
As described later, the shape and arrangement of the substrate electrode can be variously modified.
第1接続部材51cの少なくとも一部は、第1基板電極51の上に設けられる。第2接続部材52cの少なくとも一部は、第2基板電極52の上に設けられる。
At least a part of the
第1接続部材51cの少なくとも一部は、第1電極11eと第1基板電極51との間に設けられる。第1接続部材51cは、第1電極11eと第1基板電極51とを電気的に接続する。
At least a part of the
第2接続部材52cの少なくとも一部は、第2電極12eと第2基板電極52との間に設けられる。第2接続部材52cは、第2電極12eと第2基板電極52とを電気的に接続する。
At least a part of the
第3接続部材53cは、第3基板電極53と、第3電極23eと、を電気的に接続する。第4接続部材54cは、第4基板電極54と、第4電極24eと、を電気的に接続する。第3接続部材53c及び第4接続部材54cは、例えば、導電性のワイヤである。第3接続部材53cは、例えば、第1配線であり、第4接続部材54cは、例えば第2配線である。
The
この例では、第2発光素子20は、第3電極23eの上に設けられた第1のパッド部23fと、第4電極24eの上に設けられた第2のパッド部24fと、をさらに含む。
In this example, the second
第3接続部材53cの一端は、第3基板電極53に接続され、他端は、第1パッド部23fに接続されている。第4接続部材54cの一端は、第4基板電極54に接続され、他端は、第2のパッド部24fに接続されている。
One end of the
発光装置110においては、第1発光層15から放出された光(第1光)の少なくとも一部は、第2発光素子20の少なくとも一部を通過して、第2発光素子20の外部に出射する。例えば、第1光は、第4半導体層24、第2発光層25及び第3半導体層23を順次通過する。
In the
第2発光層25から放出された光(第2光)は、上面(第4主面20b)から、主として出射する。
The light (second light) emitted from the second
発光装置110においては、第1発光素子10と第2発光素子20とが互いに積層されている。そして、第1発光素子10から出射した光(第1光)と、第2発光素子20から出射した光(第2光)と、は、発光装置110において、主として、上方向に出射する。発光装置110においては、単位面積当たりの光量を高めることができる。
In the
例えば、第1発光素子10及び第2発光素子20のいずれかだけが設けられる構成に比べて、発光装置110における単位面積値の光量は高い。第1発光素子10と第2発光素子20とが積層されずにX−Y平面内に並置される構成に比べて、発光装置110における単位面積値の光量は高い。
For example, the light amount of the unit area value in the
複数の半導体発光素子をX−Y平面内で高密度に実装し、狭い発光面積で高強度の光を発光する発光装置を得ようとする試みがある。このような構成においては、得られる光量は、発光素子の発光効率に依存する。このため、発光素子のそれぞれの発光効率に対応する値を超えた明るさは得られない。このような構成においては、単位面積当たりの光量には限界がある。 There is an attempt to obtain a light emitting device that mounts a plurality of semiconductor light emitting elements at high density in an XY plane and emits high intensity light with a narrow light emitting area. In such a configuration, the amount of light obtained depends on the light emission efficiency of the light emitting element. For this reason, the brightness exceeding the value corresponding to each luminous efficiency of a light emitting element cannot be obtained. In such a configuration, there is a limit to the amount of light per unit area.
これに対して、実施形態に係る発光装置においては、複数の発光素子を互いに積層する。このため、単位面積当たりの光量を高めることができる。 On the other hand, in the light emitting device according to the embodiment, a plurality of light emitting elements are stacked on each other. For this reason, the light quantity per unit area can be increased.
第1発光素子10の下面に、第1電極11e及び第2電極12eが設けられている。例えば、第1電極11e及び第2電極12eの少なくともいずれかとして、光反射性の材料を用いることができる。第1電極11e及び第1電極12eの少なくともいずれかは、第1発光層15から出射した光(第1光)の少なくとも一部を反射する。反射した第1光は、第2発光素子20の少なくとも一部を通過して、第2発光素子20の外部に出射する。
A
一方、第2発光層25から出射した光(第2光)の一部の光は、上方向に進行し、第2発光素子20の外部に出射する。第2光の別の一部の光は、下方向に進行し、第1発光素子10に入射する。そして、その光は、光反射性の第1電極11e及び第2電極12eで反射する。すなわち、第1電極11e及び第2電極12eの少なくともいずれかは、第2発光層25から放出された第2光の少なくとも一部を反射する。反射した光は、第1発光素子10の上面から出射し、第2発光素子20を通過して、第2発光素子20の外部に出射する。
On the other hand, a part of the light (second light) emitted from the second
このように、実施形態において、第1電極11e及び第2電極12eの少なくともいずれかが光反射性であり、第1電極11e及び第2電極12eの少なくともいずれかが、第2発光層25から放出された第2光の少なくとも一部を反射することができる。これにより、単位面積当たりの光量をより高めることができる。
Thus, in the embodiment, at least one of the
第1発光素子10で発生した熱は、例えば、第1接続部材51c及び第2接続部材52cを介して、それぞれ、第1基板電極51及び第2基板電極52に伝達される。そして、熱は、さらに実装基板50sに伝達される。効率良く放熱される。これにより、第1発光素子10において、高い発光率が得られる。第1発光素子10における寿命が長くなる。
The heat generated in the first
第1接続部材51c及び第2接続部材52cの断面積(X−Y平面で切断したときの面積)が広いと、放熱性が高まる。第1接続部材51c及び第2接続部材52cの長さ(Z軸方向の長さ)が短いと、放熱性が高まる。
When the first connecting
図1(c)に例示したように、この例では、第2発光素子20の少なくとも一部は、X−Y平面に投影したときに、第1基板電極51及び第2基板電極52の少なくともいずれかと重なる。第2発光素子20の少なくとも一部は、X−Y平面に投影したときに、第1接続部材51c及び第2接続部材52cの少なくともいずれかと重なる。
As illustrated in FIG. 1C, in this example, at least part of the second
第2発光素子20で発生した熱は、例えば、第1発光素子10、第1接続部材51c及び第2接続部材52cを介して、さらに実装基板50sに伝達される。これにより、効率良く放熱される。第2発光素子20において、高い発光率が得られ、第2発光素子20における寿命が長くなる。
The heat generated in the second
図1(a)及び図1(b)に表したように、この例では、発光装置110は中間層40をさらに含む。中間層40は、第1発光素子10と第2発光素子20との間に設けられる。中間層40は、第2半導体層12と第4半導体層24との間に設けられる。中間層40は、第1発光層15から放出される光(第1光)に対して透過性である。中間層40(の少なくとも一部)は、電気的に絶縁性である。
As shown in FIGS. 1A and 1B, in this example, the
第1発光層15から出射した光(第1光)の少なくとも一部は、中間層40をさらに通過する。中間層40を通過した光は、第2発光素子20の少なくとも一部を通過して、第2発光素子20の外部に出射する。
At least part of the light (first light) emitted from the first
中間層40には、熱伝導性の高い材料を用いることができる。中間層40は、第1発光素子10と第2発光素子20とを互いに接合する。中間層40には、例えば、シリコーン樹脂などが用いられる。
A material having high thermal conductivity can be used for the
第2発光素子20で発生した熱は、例えば、中間層40、第1発光素子10、第1接続部材51c及び第2接続部材52cを介して、実装基板50sに伝達される。これにより、効率良く放熱される。第2発光素子20において、高い発光率が得られ、第2発光素子20における寿命が長くなる。
The heat generated in the second
図1(a)及び図1(b)に表したように、第1発光素子10は、第1素子基板10sをさらに含んでも良い。第1素子基板10sと第1発光層15との間に第2半導体層12が配置される。第2発光素子20は、第2素子基板20sをさらに含んでも良い。第2素子基板20sと第2発光層25との間に第4半導体層24が配置される。第1素子基板10s及び第2素子基板20sは、省略しても良い。
As shown in FIGS. 1A and 1B, the first
図1(a)及び図1(b)に表したように、基板部55は、反射層57をさらに含んでも良い。図1(c)においては、図を見易くするために、反射層57は省略されている。反射層57は、実装主面50a上に設けられる。第1〜第4基板電極51〜54のそれぞれの少なくとも一部は、反射層57で覆われていない。反射層57は、第1発光層15から出射した光の少なくとも一部を反射する。反射層57は、第2発光層25から出射した光の少なくとも一部を反射する。反射層57を設けることで、単位面積当たりの光量をより高めることができる。
As shown in FIGS. 1A and 1B, the
この例では、反射層57は、第1〜第4基板電極51〜54のそれぞれの外縁部を覆っている。実施形態において、反射層57は、第1〜第4基板電極51〜54の少なくともいずれかと離間しても良い。反射層57の一部は、第1〜第4基板電極51〜54の少なくともいずれかと、実装基板50sと、の間に設けられても良い。
In this example, the
反射層57は、絶縁性を有することが好ましい。反射層57には、例えば、光を反射する樹脂などが用いられる。反射層57は、例えば、金属化合物(例えば金属酸化物などを含み、セラミックも含む)の複数の微粒子と、その微粒子が分散された樹脂と、を含む。
The
基板部55は、裏面層58をさらに含んでも良い。裏面層58は、実装基板50sの裏面50b(下面)上に設けられる。裏面50bは、実装主面50a(第1発光素子10と対向する側の面)とは反対側である。裏面層58の上に、実装基板50sが設けられ、実装基板50sの上に、第1〜第4基板電極51〜54が設けられる。
The
裏面層58には、例えば金属層が用いられる。発光装置110が用いられる例えば照明装置などに含まれる部品に、裏面層58が固定される。発光装置110で発生する熱が、裏面層58を介して、その部品に伝わり、放熱される。
For the
この例では、第1電極11eから第2電極12eに向かう方向は、X軸方向に沿う。第3電極23eから第4電極24eに向かう方向は、Y軸方向に沿う。例えば、第3電極23eから第4電極24eに向かう方向と、第1電極11eから第2電極12eに向かう方向と、の間の角度は、約90度である。第3電極23eから第4電極24eに向かう方向は、第1電極11eから第2電極12eに向かう方向に対して交差している。第3電極23eから第4電極24eに向かう方向と、第1電極11eから第2電極12eに向かう方向と、の間の角度は、45度以上90度以下でも良い。
In this example, the direction from the
後述するように、実施形態において、第1電極11eから第2電極12eに向かう方向と、第3電極23eから第4電極24eに向かう方向と、の関係は、任意である。
As will be described later, in the embodiment, the relationship between the direction from the
図2は、第1の実施形態に係る発光装置を例示する模式的断面図である。
図2は、図1(c)のA1−A2線及びB1−B2線を含む領域の模式的断面図である。図2は、中間層40、第1素子基板10s及び第2素子基板20sが設けられる例を示している。
FIG. 2 is a schematic cross-sectional view illustrating the light emitting device according to the first embodiment.
FIG. 2 is a schematic cross-sectional view of a region including the A1-A2 line and the B1-B2 line in FIG. FIG. 2 shows an example in which the
図2に表したように、第1電極11eの上に、第1半導体層11が設けられる。第1半導体層11の上に第1発光層15が設けられる。第1発光層15の上に第2半導体層12が設けられる。第2半導体層12の上に第1素子基板10sが設けられる。第1素子基板10sの上に中間層40が設けられる。中間層40の上に第2素子基板20sが設けられる。第2素子基板20sの上に第4半導体層24が設けられる。第4半導体層24の上に、第2発光層25が設けられる。第2発光層25の上に第3半導体層23が設けられる。第3半導体層23の上に第3電極23eが設けられる。
As illustrated in FIG. 2, the
第1発光層15は、例えば、複数の第1障壁層15aと、2つの第1障壁層15aの間に設けられた第2井戸層15bと、を含む。第1発光層15は、例えば、多重量子井戸(MQW:Multiple Quantum Well)構造を有する。MQW構造においては、複数の障壁層と、複数の井戸層と、が交互に積層される。第1発光層15は、例えば、単一量子井戸(SQW:Single Quantum Well)構造を有しても良い。SQW構造においては、井戸層の数は1である。
The first
第2発光層25は、例えば、複数の第2障壁層25aと、2つの第2障壁層25aの間に設けられた第2井戸層25bと、を含む。第2発光層25は、例えば、多重量子井戸構造、または、単一量子井戸構造を有する。
The second
複数の第1障壁層15aは、Z軸方向に沿って、互いに積層される。複数の第2障壁層25aは、Z軸方向に沿って、互いに積層される。本願明細書において、積層される状態は、直接重なって設けられる状態と、間に別の層が挿入されて設けられる場合と、を含む。
The plurality of
第1発光素子10及び第2発光素子20の例について説明する。
第1素子基板10s及び第2素子基板20sには、例えば、サファイア、スピネル、GaAs、InP、ZnO、Ge、Si、SiGe、または、SiCなどが用いられる。
Examples of the first
For example, sapphire, spinel, GaAs, InP, ZnO, Ge, Si, SiGe, or SiC is used for the
第1素子基板10sは、例えば結晶成長用の基板である。例えば、第1素子基板10sの上に、第2半導体層12、第1発光層15及び第1半導体層11が、順次、この順で、エピタキシャル成長される。第2半導体層12は、例えば、n形の窒化物半導体(例えば、n形のGaNなど)を含む。第1半導体層11は、例えば、p形の窒化物半導体(例えば、p形のGaNなど)を含む。第1障壁層15aは、例えば、窒化物半導体(例えば、GaNなど)を含む。第1井戸層15bは、例えば、Inを含む窒化物半導体(例えば、InGaNなど)を含む。第1井戸層15bのバンドギャップエネルギーは、第1障壁層15aのバンドギャップエネルギーよりも小さい。
The
第1半導体層11、第1発光層15及び第2半導体層12含む積層体(第1積層体)において、第1半導体層11の一部及び第1発光層15の一部が除去されて、第2半導体層12の一部が露出する。第1半導体層11の上に第1電極11eが形成される。第2半導体層12の上に第2電極12eが形成される。
In the stacked body (first stacked body) including the
これにより、第1発光素子10が形成される。第1発光素子10の上下が反転されて、第1発光素子10が基板部55の上に配置される。
Thereby, the 1st
第2素子基板20sは、例えば結晶成長用の基板である。例えば、第2素子基板20sの上に、第4半導体層24、第2発光層25及び第3半導体層23が、順次、この順で、エピタキシャル成長される。第4半導体層24は、例えば、n形の窒化物半導体(例えば、n形のGaNなど)を含む。第3半導体層23は、例えば、p形の窒化物半導体(例えば、p形のGaNなど)を含む。第2障壁層25aは、例えば、窒化物半導体(例えば、GaNなど)を含む。第2井戸層25bは、例えば、Inを含む窒化物半導体(例えば、InGaNなど)を含む。第2井戸層25bのバンドギャップエネルギーは、第2障壁層25aのバンドギャップエネルギーよりも小さい。
The
第4半導体層24、第2発光層25及び第3半導体層23含む積層体(第2積層体)において、第3半導体層23の一部及び第2発光層25の一部が除去されて、第4半導体層24の一部が露出する。第4半導体層24の上に第4電極24eが形成される。第3半導体層23の上に第3電極23eが形成される。
In the stacked body (second stacked body) including the
第1〜第4電極11e、12e、23e及び24eの少なくともいずれかは、例えば、アルミニウム(Al)、銀(Ag)、金(Au)、パラジウム(Pd)及びロジウム(Rh)の少なくともいずれかを含むことができる。第1〜第4電極11e、12e、23e及び24eの少なくともいずれかには、Al、Ag、Au、Pd及びRhのいずれか2つ以上を含む合金を用いても良い。第1〜第4電極11e、12e、23e及び24eの少なくともいずれかには、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む層と、その層と積層された導電層と、の積層膜を用いることができる。第1〜第4電極11e、12e、23e及び24eにおいて、高い光反射性を得ることができる。さらに、半導体層との間のオーミック接触を得ることができる。
At least one of the first to
第1電極11eは、第1半導体層11に接するTi層を含んでも良い。第2電極12eは、第2半導体層12に接するTi層を含んでも良い。第3電極23eは、第3半導体層23に接するTi層を含んでも良い。第4電極24eは、第4半導体層24に接するTi層を含んでも良い。Ti層を用いることで、電極層と半導体層との間において、高いオーミック接触性を得ることができる。
The
第1〜第4電極11e、12e、23e及び24eの少なくともいずれかは、光透過性を有する導電膜を含んでも良い。第1〜第4電極11e、12e、23e及び24eの少なくともいずれかは、例えば、In、Sn、Zn及びTiよりなる群から選択された少なくともいずれかの元素を含む酸化物を含むことができる。第1〜第4電極11e、12e、23e及び24eの少なくともいずれかは、例えば、ITO(Indium Tin Oxide)膜を含んでも良い。
At least one of the first to
例えば、第1電極11eは、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む反射膜と、その反射膜と第1半導体層11との間に設けられた、光透過性導電膜と、を含むことができる。第2電極12eは、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む反射膜と、その反射膜と第2半導体層12との間に設けられた、光透過性導電膜と、を含むことができる。第3電極23eは、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む反射膜と、その反射膜と第3半導体層23との間に設けられた、光透過性導電膜と、を含むことができる。第4電極24eは、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む反射膜と、その反射膜と第4半導体層24との間に設けられた、光透過性導電膜と、を含むことができる。
For example, the
第1のパッド部23f及び第2のパッド部24fの少なくともいずれかは、例えば、Au膜を含むことができる。第1のパッド部23fと第3接続部材53cとの間、及び、第2のパッド部24fと第4接続部材54cとの間において、良好な接続性が得られる。
At least one of the
第1〜第4基板電極51〜54は、互いに同じ材料を用いることができる。第1〜第4基板電極51〜54の少なくとも一部は、例えば、めっきにより形成できる。第1〜第4基板電極51〜54の少なくとも一部は、例えば、スパッタなどの気相形成法により形成できる。
The first to
第1〜第4基板電極51〜54のそれぞれは、例えば、銅(Cu)を含むことができる。
Each of the first to
第1〜第4基板電極51〜54のそれぞれは、例えば、実装基板50sの実装主面50aの上に設けられた第1金属膜と、第1金属膜の上に設けられた第2金属膜と、を含むことができる。第1金属膜には、例えば、Tiを用いることができる。第1金属膜は、例えば、スパッタにより形成できる。第2金属膜には、例えば、Cuを用いることができる。第2金属膜は、例えば、めっきにより形成できる。
Each of the first to
第1〜第4基板電極51〜54のそれぞれは、例えば、第2金属膜の上に設けられた第3金属膜をさらに含んでも良い。第3金属膜は、ニッケル(Ni)膜と、Ni膜の上に設けられたAu膜と、を含むことができる。第3金属膜には、Ni膜と、Ni膜の上に設けられたパラジウム(Pd)と、Pd膜の上に設けられたAu膜と、を含むことができる。第3金属膜の少なくとも一部は、例えば、めっきにより形成できる。
Each of the first to
第1〜第4基板電極51〜54のそれぞれの厚さは、例えば、16μm以上500μm以下(例えば約50μm)である。
Each thickness of the first to
裏面層58には、第1〜第4基板電極51〜54に関して説明した構成及び材料を適用することができる。
The configuration and materials described with respect to the first to
第1接続部材51c及び第2接続部材52cの少なくともいずれかには、例えば、はんだを用いることができる。第1接続部材51c及び第2接続部材52cの少なくともいずれかは、例えば、AuSn合金を含む。
For example, solder can be used for at least one of the
第3接続部材53c及び第4接続部材54cの少なくともいずれかには、例えば、Au、Cu、Ag及びAlの少なくともいずれかを含む導電性のワイヤを用いることができる。
For example, a conductive wire containing at least one of Au, Cu, Ag, and Al can be used for at least one of the
実装基板50sには、樹脂基板、または、セラミック基板を用いることができる。実装基板50sには、例えば、導電性基板と、その導電性基板の上に設けられた絶縁層と、を含む基板を用いても良い。実装基板50sの厚さは、例えば150μm以上3,000μm以下(例えば、約1,000μm)である。
A resin substrate or a ceramic substrate can be used as the mounting
本実施形態において、例えば、第1発光層15の面積は、第2発光層25の面積よりも大きい。例えば、第1発光層15から出射した光の一部は、第2発光層25を通過して第2発光層25の外部に出射する。第1発光層15から出射した光の他の一部は、第2発光層25を通過せずに、発光装置の外部に出射しても良い。
In the present embodiment, for example, the area of the first
例えば、第3電極23e及び第4電極24eは遮光性である。例えば、X−Y平面に投影したときに、第3電極23e及び第4電極24eの少なくともいずれかが第1発光層15と重なると、光取り出し効率が低下する場合がある。例えば、X−Y平面に投影したときに、第3電極23e及び第4電極24eの少なくともいずれかが第1発光層15と重なる領域の面積を小さくすると、光取り出し効率の低下が抑制できる。第1発光層15の面積を、第2発光層25の面積よりも大きく設定すると、光取り出し効率の低下が抑制できる。
For example, the
図1(c)に例示したように、この例では、X−Y平面に投影したときに、第1発光素子10の外形は、矩形である。第1発光素子10の外縁の辺は、実装基板50sの辺に対して、実質的に平行、または、実質的に垂直である。この例では、X−Y平面に投影したときに、第2発光素子20の外形は、矩形である。第2発光素子20の外縁の辺は、実装基板50sの辺に対して、実質的に平行、または、実質的に垂直である。後述するように、第1発光素子10の外縁の辺の延在方向、及び、第2発光素子20の外縁の辺の延在方向、及び、実装基板50sの辺の延在方向と、の互いの関係は任意である。
As illustrated in FIG. 1C, in this example, the outer shape of the first
図3(a)及び図3(b)は、第1の実施形態に係る別の発光装置を例示する模式的平面図である。
図3(a)に表したように、本実施形態に係る別の発光装置111においては、第1電極11eから第2電極12eに向かう方向は、X軸方向に沿う。第3電極23eから第4電極24eに向かう方向も、X軸方向に沿う。これ以外の構成は、発光装置110と同様である。
FIG. 3A and FIG. 3B are schematic plan views illustrating another light emitting device according to the first embodiment.
As shown in FIG. 3A, in another
発光装置111においては、例えば、X−Y平面に投影したときに、第3電極23eの少なくとも一部は、第1電極11eの少なくとも一部と重なる。例えば、X−Y平面に投影したときに、第4電極24eの少なくとも一部は、第2電極12eの少なくとも一部と重なる。この構成においては、例えば、第1導電形(例えばp形)の第1半導体層11の上に、第1導電形の第3半導体層23が配置される。一方、第2導電形(例えばn形)の第2半導体層12の一部(第2部分12q)の上に、第2導電形の第4半導体層24の一部(第4部分24q)が配置される。
In the
半導体発光素子において、例えば、第1導電形(例えばp形)の半導体層に接続された電極およびその周辺において発生する熱が、第2導電形(例えばn形)の半導体層に接続された電極およびその周辺において発生する熱よりも大きいことがある。このとき、第1導電形の半導体層に接続された電極及びその電極に接続される接続部材の断面積を大きくして、熱伝導率を高める構成がある。すなわち、導電形によって、電極及び接続部材の断面積を変える構成がある。このとき、発光装置111においては、例えば断面積が広く熱伝導性を高めた2つの電極(例えば第1電極11e及び第3電極23e)を互いに積層する。これにより、厚さ方向(Z軸方向)への熱伝導の効率を高めることができる。これにより、放熱の効率が高まる。
In a semiconductor light emitting device, for example, an electrode connected to a semiconductor layer of a first conductivity type (for example, p-type) and an electrode connected to a semiconductor layer of a second conductivity type (for example, n-type) by heat generated around the electrode And may be greater than the heat generated in and around it. At this time, there is a configuration in which the cross-sectional area of the electrode connected to the semiconductor layer of the first conductivity type and the connecting member connected to the electrode is increased to increase the thermal conductivity. That is, there exists a structure which changes the cross-sectional area of an electrode and a connection member with a conductivity type. At this time, in the
図3(b)に表したように、本実施形態に係る別の発光装置112においては、第1電極11eから第2電極12eに向かう方向は、X軸方向に沿う。第3電極23eから第4電極24eに向かう方向は、X軸方向に対して逆方向である。これ以外の構成は、発光装置110と同様である。
As shown in FIG. 3B, in another
発光装置112においては、例えば、X−Y平面に投影したときに、第3電極23eの少なくとも一部は、第2電極12eの少なくとも一部と重なる。例えば、X−Y平面に投影したときに、第4電極24eの少なくとも一部は、第1電極11eの少なくとも一部と重なる。例えば、第1導電形(例えばp形)の第1半導体層11の上に、第2導電形(例えばn形)の第4半導体層24の一部(第4部分24q)が配置される。例えば、第2導電形の第2半導体層12の一部(第2部分12q)の上に、第1導電形の第3半導体層23が配置される。
In the
既に説明したように、半導体発光素子において、例えば、第1導電形(例えばp形)の半導体層に接続された電極およびその周辺において発生する熱が、第2導電形(例えばn形)の半導体層に接続された電極およびその周辺において発生する熱よりも大きいことがある。発光装置112においては、第3電極23e(例えば発熱量が大)の少なくとも一部が、第2電極12e(例えば発熱量が小)と、積層される。第4電極24e(例えば発熱量が小)の少なくとも一部が、第1電極11e(例えば発熱量が大)と積層される。このため、発生する熱が平均化され、局部的な温度上昇が抑制される。これにより、放熱の効率が高まり、高い発光効率を得ることができる。
As already described, in the semiconductor light emitting device, for example, heat generated in and around the electrode connected to the semiconductor layer of the first conductivity type (for example, p-type) is generated in the semiconductor of the second conductivity type (for example, n-type). It may be greater than the heat generated at and around the electrodes connected to the layer. In the
このように、実施形態において、第1半導体層11から第2半導体層12に向かう方向に対して垂直な平面に投影したときに、第3電極23及び前記第4電極24のいずれか一方の少なくとも一部は、第1電極11eと重なり、第3電極23及び第4電極24のいずれか他方の少なくとも一部は、第2電極12eと重なるように配置することができる。
Thus, in the embodiment, when projected onto a plane perpendicular to the direction from the
例えば、第3電極23eから第4電極24eに向かう方向と、第1電極11eから第2電極12eに向かう方向と、の間の角度は、約0度、または、約180度である。例えば、第3電極23eから第4電極24eに向かう方向と、第1電極11eから第2電極12eに向かう方向と、の間の角度の絶対値は、45度未満である。
For example, the angle between the direction from the
上記の発光装置110〜112においては、第1電極11eから第2電極12eに向かう方向は、実装主面50aの外縁の辺に対して、平行または垂直である。そして、第3電極23eから第4電極24eに向かう方向は、実装主面50aの外縁の辺に対して、平行または垂直である。
In the
図4(a)及び図4(b)は、第1の実施形態に係る別の発光装置を例示する模式的平面図である。
図4(a)に表したように、本実施形態に係る別の発光装置113においては、第1電極11eから第2電極12eに向かう方向は、X軸方向に沿う。第3電極23eから第4電極24eに向かう方向は、Y軸方向に沿う。実装基板50sの実装主面50aは、矩形であり、実装主面50aの外縁の辺が、X軸方向及びY軸方向に対して傾斜している。これ以外の構成は、発光装置110と同様である。
FIG. 4A and FIG. 4B are schematic plan views illustrating another light emitting device according to the first embodiment.
As shown in FIG. 4A, in another
発光装置113において、実装主面50aの外縁の辺を基準方向とすると、第1電極11eから第2電極12eに向かう方向、及び、第3電極23eから第4電極24eに向かう方向は、その基準方向に対して傾斜している。
In the
このように、第1電極11eから第2電極12eに向かう方向と、実装主面50aの辺の方向と、の関係は、任意である。第3電極23eから第4電極24eに向かう方向と、実装主面50aの辺の方向と、の関係は、任意である。
Thus, the relationship between the direction from the
発光装置113及び114においては、X−Y平面に投影したときに、第1発光素子10の外形は、矩形である。第1発光素子10の外縁の辺は、実装基板50sの辺に対して、傾斜している。X−Y平面に投影したときに、第2発光素子20の外形は、矩形である。第2発光素子20の外縁の辺は、実装基板50sの辺に対して傾斜している。この例では、第1発光素子10の外縁の辺の延在方向は、第2発光素子20の外縁の辺の延在方向に対して平行または垂直である。実施形態において、第1発光素子10の外縁の辺の延在方向が、第2発光素子20の外縁の辺の延在方向に対して傾斜しても良い。
In the
図5(a)及び図5(b)は、第1の実施形態に係る別の発光装置を例示する模式的平面図である。
図5(a)に表したように、本実施形態に係る別の発光装置115においては、実装部品50において、第1〜第3基板電極51〜53、及び、第1〜第3接続部材51c〜53cが設けられている。第4基板電極54は、設けられていない。第3接続部材53c(例えば、第1配線)は、第3電極23eと第3基板電極53と、を電気的に接続する。第4接続部材54c(例えば第2配線)がさらに設けられている。第4接続部材54cは、第4電極24eに電気的に接続され、第2基板電極52に電気的に接続されている。これ以外の構成は、例えば、発光装置111と同様である。
FIG. 5A and FIG. 5B are schematic plan views illustrating another light emitting device according to the first embodiment.
As illustrated in FIG. 5A, in another
図5(b)に表したように、本実施形態に係る別の発光装置116においては、実装部品50において、第1〜第3基板電極51〜53、及び、第1〜第3接続部材51c〜53cが設けられている。この例では、第3接続部材53c(例えば、第1配線)は、第4電極24eと第3基板電極53と、を電気的に接続する。第4接続部材54c(例えば第2配線)がさらに設けられている。第4接続部材54cは、第3電極23eに電気的に接続され、第1基板電極51に電気的に接続されている。
As illustrated in FIG. 5B, in another
このように、実施形態において、基板部55は、第1、第2基板電極51及び52に加えて、実装主面50a上に設けられた第3基板電極53をさらに含むことができる。実装部品50は、第3電極23e及び第4電極24eのいずれか一方と第3基板電極53とを電気的に接続する第1配線(例えば第3接続部材53c)をさらに含むことができる。発光装置115においては、第1配線(例えば第3接続部材53c)は、第3電極23eと第3基板電極53とを電気的に接続する。発光装置116においては、第1配線(例えば第3接続部材53c)は、第4電極24eと第3基板電極53とを電気的に接続する。
As described above, in the embodiment, the
第2配線(第4接続部材54c)は、第3電極23e及び第4電極24eのいずれか他方と電気的に接続される。発光装置115においては、第2配線(第4接続部材54c)は、第4電極24eと接続される。発光装置116においては、第2配線(第4接続部材54c)は、第3電極23eと接続される。
The second wiring (
第2配線(第4接続部材54c)は、第1基板電極及び第2基板電極のいずれかと電気的に接続されることができる。発光装置115においては、第2配線(第4接続部材54c)は、第2基板電極52と接続される。発光装置115において、第2配線(第4接続部材54c)は、第1基板電極51と接続されても良い。発光装置116においては、第2配線(第4接続部材54c)は、第1基板電極51と接続される。発光装置116において、第2配線(第4接続部材54c)は、第2基板電極52と接続されても良い。
このように、発光装置115及び116においては、実装主面50a上に3つの基板電極が設けられる。
The second wiring (
Thus, in the
既に説明した発光装置110〜114においては、実装主面50a上に4つの基板電極が設けられる。すなわち、基板部55は、実装主面50a上に設けられた第3基板電極53と第4基板電極54と、を含む。実装部品50は、第3電極23e及び第4電極24eのいずれか一方と第3基板電極53とを電気的に接続する第1配線(例えば第3接続部材53c)を含む。実装部品50は、第3電極23e及び第4電極24eのいずれか他方と第4基板電極54とを電気的に接続する第2配線(例えば第4接続部材54c)をさらに含む。
In the
図6は、第1の実施形態に係る別の発光装置を例示する模式的平面図である。
図6に表したように、本実施形態に係る別の発光装置117においては、実装主面50a上に2つの基板電極(第1基板電極51及び第2基板電極52)が設けられている。第3基板電極53及び第4基板電極54は設けられていない。発光装置117においては、第1配線(例えば第3接続部材53c)は、例えば、第3電極23eと、第1基板電極51と、を電気的に接続する。第2配線(例えば第4接続部材54c)は、例えば、第4電極24eと、第2基板電極52と、を電気的に接続する。
FIG. 6 is a schematic plan view illustrating another light emitting device according to the first embodiment.
As shown in FIG. 6, in another
実施形態において、第1発光素子10が第1の電源により駆動され、第2発光素子20は、第1の電源とは異なる第2の電源で駆動されても良い。実施形態において、第1発光素子10が第1の電源により駆動され、第2発光素子20も、第1の電源で駆動されても良い。
In the embodiment, the first
図5(a)、図5(b)及び図6に例示した半導体発光素子115、116、117においては、例えば、回路を単純化できる。これにより、小型化できる。
In the semiconductor
図7は、第1の実施形態に係る別の発光装置を例示する模式的断面図である。
図7は、図1(c)のA1−A2線断面に相当する断面図である。
図7に表したように、本実施形態に係る別の発光装置110aにおいては、第1発光素子10の側面がテーパ形状である。例えば、第1発光素子10に含まれる第1素子基板10sの第1主面10aの側の面の面積は、第1素子基板10sの第2主面10bの側の面の面積よりも大きい。第1素子基板10sの側面は、Z軸方向に沿って傾斜したテーパ状である。
FIG. 7 is a schematic cross-sectional view illustrating another light emitting device according to the first embodiment.
FIG. 7 is a cross-sectional view corresponding to the cross section along line A1-A2 of FIG.
As shown in FIG. 7, in another
さらに、第2発光素子20の側面がテーパ形状である。例えば、第2発光素子20に含まれる第2素子基板20sの第3主面20aの側の面の面積は、第2素子基板20sの第4主面20bの側の面の面積よりも大きい。第2素子基板20sの側面は、Z軸方向に沿って傾斜したテーパ状である。
Furthermore, the side surface of the second
発光素子の側面をテーパ形状とすることで、発光素子の側面における保護層などのカバレッジが向上し、例えば信頼性が向上する。発光素子の側面をテーパ形状とすることで、例えば、発光素子の側面における光の反射または出射を制御でき、発光素子からの光取り出し効率が向上する。
テーパ形状の側面は、発光装置111〜117において設けても良い。
By making the side surface of the light emitting element have a tapered shape, coverage such as a protective layer on the side surface of the light emitting element is improved, and for example, reliability is improved. By making the side surface of the light emitting element have a tapered shape, for example, reflection or emission of light on the side surface of the light emitting element can be controlled, and light extraction efficiency from the light emitting element is improved.
The tapered side surface may be provided in the
図8(a)〜図8(f)は、第1の実施形態に係る別の発光装置を例示する模式的断面図である。
これらの図は、第1素子基板10s及び第2素子基板20sの構成を示しており、他の部分は省略している。
FIG. 8A to FIG. 8F are schematic cross-sectional views illustrating other light emitting devices according to the first embodiment.
These drawings show the configurations of the
図8(c)は、発光装置110bを例示する平面図である。図8(a)は、図8(c)のA1−A2線断面に相当する断面図である。図8(b)は、図8(c)のB1−B2線断面に相当する断面図である。
図8(a)〜図8(c)に表したように、本実施形態に係る別の発光装置110bにおいては、第1発光素子10の第1素子基板10sの周辺部の一部の厚さが、第1素子基板10sの内側部の厚さよりも薄い。
FIG. 8C is a plan view illustrating the
As shown in FIG. 8A to FIG. 8C, in another
第1素子基板10sは、第1縁部70rを有する。第1縁部70rは、第1素子基板10sをX−Y平面に投影したときの外縁に対応する。第1縁部70rは、外縁に沿っている。第1縁部70rは、X−Y平面内に実質的に延在する。第1縁部70rは、例えば、第1下基板辺71、第2下基板辺72、第3下基板辺73及び第4下基板辺74を含む。第2下基板辺72は、第1下基板辺71と離間する。第3下基板辺73は、第1下基板辺71の一端と、第2下基板辺72の一端と、接続される。第4下基板辺74は、第3下基板辺73と離間し、第1下基板辺71の他端と、第2下基板辺72の他端と、接続される。
The
第1素子基板10sは、第1基板上面10saと第1基板下面10sbとを有する。第1基板上面10saは、第2発光素子20に対向する面である。第1基板上面10saは、第1素子基板10sの第1主面10aの側の面である。第1基板下面10sbは、第1基板上面10saとは反対側の面である。第1基板下面10sbは、第1素子基板10sの第2主面10bの側の面である。第1基板上面10sa及び第1基板下面10sbは、X−Y平面に対して実質的に垂直である。第1基板上面10saの少なくとも一部は、第1縁部70から離間している。
The
この例では、第1素子基板10sは、第1下基板斜面71s及び第2下基板斜面72sをさらに含む。第1下基板斜面71sは、第1基板上面10saと第1下基板辺71とに接続されている。第2下基板斜面72sは、第1基板上面10saと第2下基板辺72とに接続されている。第1下基板斜面71s及び第2下基板斜面72sは、X−Y平面に対して傾斜している。
In this example, the
第1下基板斜面71sとX−Y平面との間の角度θ1は、例えば、10度以上89度以下である。第2下基板斜面72sとX−Y平面との間の角度は、第1下基板斜面71sとX−Y平面との間の角度θ1と、同じでも良く、異なっても良い。
The angle θ1 between the first
第1基板上面10saと第1基板下面10sbとの間のZ軸方向に沿った距離は、第1縁部70rのZ軸方向に沿った長さよりも長い。第1素子基板10sは、上に凸の凸状の形状を有している。
The distance along the Z-axis direction between the first substrate upper surface 10sa and the first substrate lower surface 10sb is longer than the length along the Z-axis direction of the
第1素子基板10sに斜面が設けられることで、第1基板上面10saの面積は、第1基板下面10sbの面積よりも小さくなる。
By providing the slope on the
第1素子基板10sに斜面を設けることで、第1素子基板10sの周辺部における光の反射または出射を制御でき、第1発光素子10からの光取り出し効率が向上する。特に、発光装置の上側への光取り出し効率が向上する。
By providing a slope on the
すなわち、第1素子基板10sの主面を周辺部において傾斜させる(テーパ形状とする)ことで、第1素子基板10sの周辺部における光の反射または出射を制御でき、第1発光素子10からの光取り出し効率が向上する。
That is, by inclining the main surface of the
第1発光素子10の第1素子基板10sの周辺部は、第1縁部70rに接続される部分である。第1素子基板10sの内側部は、第1縁部70rから離間し、例えば、第1基板上面10saと第1基板下面10sbとの間の部分である。内側部と第1縁部70rとの距離は、周辺部と第1縁部70rとの距離よりも長い。周辺部において、第2素子基板20sの主面がZ軸方向に対して傾斜している。
The peripheral part of the
この例では、第2発光素子20の第2素子基板20sの周辺部の一部の厚さが、第2素子基板20sの内側部の厚さよりも薄い。
In this example, the thickness of a part of the peripheral part of the
第2素子基板20sは、第2縁部80rを有する。第2縁部80rは、第2素子基板20sをX−Y平面に投影したときの外縁に対応する。第2縁部80rは、外縁に沿っている。第2縁部80rは、X−Y平面内に実質的に延在する。第2縁部80rは、例えば、第1上基板辺81、第2上基板辺82、第3上基板辺83及び第4上基板辺84を含む。第2上基板辺82は、第1上基板辺81と離間する。第3上基板辺83は、第1上基板辺81の一端と、第2上基板辺82の一端と、接続される。第4上基板辺84は、第3上基板辺83と離間し、第1上基板辺81の他端と、第2上基板辺82の他端と、接続される。
The
第2素子基板20sは、第2基板下面20saと第2基板上面20sbとを有する。第2基板下面20saは、第1発光素子10に対向する面である。第2基板下面20saは、第2素子基板20sの第3主面20aの側の面である。第2基板上面20sbは、第2基板下面20saとは反対側の面である。第2基板上面20sbは、第2素子基板20sの第4主面20bの側の面である。第2基板下面20sa及び第2基板上面20sbは、X−Y平面に対して実質的に垂直である。第2基板上面20sbの少なくとも一部は、第2縁部80から離間している。
The
この例では、第2素子基板20sは、第1上基板斜面81s及び第2上基板斜面82sをさらに含む。第2上基板斜面81sは、第2基板上面20sbと第1上基板辺81とに接続されている。第2上基板斜面82sは、第2基板上面20sbと第2上基板辺82とに接続されている。第1上基板斜面81s及び第2上基板斜面82sは、X−Y平面に対して傾斜している。
In this example, the
第1上基板斜面81sとX−Y平面との間の角度θ2は、例えば、10度以上89度以下である。第2上基板斜面82sとX−Y平面との間の角度は、第1上基板斜面81sとX−Y平面との間の角度θ2と、同じでも良く、異なっても良い。
The angle θ2 between the first
第2基板上面20sbと第2基板下面20saとの間のZ軸方向に沿った距離は、第2縁部80rのZ軸方向に沿った長さよりも長い。第2素子基板20sは、上に凸の凸状の形状を有している。
The distance along the Z-axis direction between the second substrate upper surface 20sb and the second substrate lower surface 20sa is longer than the length of the
第2素子基板20sに斜面が設けられることで、第2基板上面20sbの面積は、第2基板下面20saの面積よりも小さくなる。
By providing the inclined surface on the
第2素子基板20sに斜面を設けることで、第2素子基板20sの周辺部における光の反射または出射を制御でき、第2発光素子20からの光取り出し効率が向上する。特に、発光装置の上側への光取り出し効率が向上する。
By providing a slope on the
すなわち、第2素子基板20sの主面を周辺部において傾斜させる(テーパ形状とする)ことで、第2素子基板20sの周辺部における光の反射または出射を制御でき、第2発光素子20からの光取り出し効率が向上する。
That is, by inclining the main surface of the
第2発光素子20の第2素子基板20sの周辺部は、第2縁部80rに接続される部分である。第2素子基板20sの内側部は、第2縁部80rから離間し、例えば、第2基板上面20sbと第2基板下面20saとの間の部分である。内側部と第2縁部80rとの距離は、周辺部と第2縁部80rとの距離よりも長い。周辺部において、第2素子基板20sの主面がZ軸方向に対して傾斜している。
The peripheral part of the
この例では、X−Y平面に投影したときの第2素子基板20sの形状は、長方形である。すなわち、第1上基板辺81の長さは、第3上基板辺83の長さよりも長く、第4上基板辺84の長さよりも長い。すなわち、第2上基板辺82の長さは、第3上基板辺83の長さよりも長く、第4上基板辺84の長さよりも長い。第1上基板辺81及び第2上基板辺82は、長方形の長辺である。
In this example, the shape of the
このように、第2素子基板20sの形状が長方形である場合において、長方形の長辺に沿って、第1素子基板10sに斜面(第1下基板斜面71s及び第2下基板斜面72s)を設ける。長方形の長辺に沿って第1素子基板10sに斜面を設けると、長方形の短辺に沿って第1素子基板10sに斜面を設ける場合よりも、光取り出し効率の向上の効果が高い。
As described above, when the shape of the
図8(f)は、発光装置110cを例示する平面図である。図8(d)は、図8(f)のA1−A2線断面に相当する断面図である。図8(e)は、図8(f)のB1−B2線断面に相当する断面図である。
図8(d)〜図8(f)に表したように、本実施形態に係る別の発光装置110cにおいては、第1素子基板10sの周辺部の4辺の近傍部分の厚さが、第1素子基板10sの内側部の厚さよりも薄い。
FIG. 8F is a plan view illustrating the
As shown in FIG. 8D to FIG. 8F, in another
この例では、第1素子基板10sは、第3下基板斜面73s及び第4下基板斜面74sをさらに含む。第3下基板斜面73sは、第1基板上面10saと第3下基板辺73とに接続されている。第4下基板斜面74sは、第1基板上面10saと第4下基板辺74とに接続されている。第3下基板斜面73s及び第4下基板斜面74sは、X−Y平面に対して傾斜している。
In this example, the
第3下基板斜面73sとX−Y平面との間の角度θ3は、例えば、10度以上89度以下である。第4下基板斜面74sとX−Y平面との間の角度は、第3下基板斜面73sとX−Y平面との間の角度θ3と、同じでも良く、異なっても良い。
The angle θ3 between the third
この場合も、第1基板上面10saの面積は、第1基板下面10sbの面積よりも小さくなる。 Also in this case, the area of the first substrate upper surface 10sa is smaller than the area of the first substrate lower surface 10sb.
第1素子基板10sに斜面を設けることで、第1素子基板10sの周辺部における光の反射または出射を制御でき、第1発光素子10からの光取り出し効率が向上する。特に、発光装置の上側への光取り出し効率が向上する。
By providing a slope on the
この例では、第2発光素子20の第2素子基板20sの周辺部の4辺の近傍部分の厚さが、第2素子基板20sの内側部の厚さよりも薄い。
In this example, the thickness of the vicinity of the four sides of the peripheral part of the
この例では、第2素子基板20sは、第3上基板斜面83s及び第4上基板斜面84sをさらに含む。第3上基板斜面83sは、第2基板上面20sbと第3上基板辺83とに接続されている。第4上基板斜面84sは、第2基板上面20sbと第4上基板辺84とに接続されている。第3上基板斜面83s及び第4上基板斜面84sは、X−Y平面に対して傾斜している。
In this example, the
第3上基板斜面83sとX−Y平面との間の角度θ4は、例えば、10度以上89度以下である。第4上基板斜面84sとX−Y平面との間の角度は、第3上基板斜面83sとX−Y平面との間の角度θ4と、同じでも良く、異なっても良い。
An angle θ4 between the third
この場合も、第2基板上面20sbの面積は、第2基板下面20saの面積よりも小さくなる。 Also in this case, the area of the second substrate upper surface 20sb is smaller than the area of the second substrate lower surface 20sa.
第2素子基板20sに斜面を設けることで、第2素子基板20sの周辺部における光の反射または出射を制御でき、第2発光素子20からの光取り出し効率が向上する。特に、発光装置の上側への光取り出し効率が向上する。
By providing a slope on the
このような斜面は、第1素子基板10sに設け、第2素子基板20sに設けなくても良い。このような斜面は、第2素子基板20sに設け、第1素子基板10sに設けなくても良い。このような斜面は、発光装置111〜117、及び、後述する発光装置118において設けても良い。
Such a slope may be provided on the
図9(a)及び図9(b)は、第1の実施形態に係る別の発光装置を例示する模式図である。
図9(b)は、平面図である。図9(a)は、図9(b)のA1−A2線断面に相当する断面図である。
図9(a)及び図9(b)に表したように、本実施形態に係る別の発光装置118においては、X−Y平面に投影したときに、第2発光素子20は、第1電極11eと重なり、第1接続部材51cと重なる。X−Y平面に投影したときに、第2発光素子20は、第2電極12eと重ならず、第2接続部材52cと重ならない。
発光装置118においても、単位面積当たりの光量を向上できる。
FIG. 9A and FIG. 9B are schematic views illustrating another light emitting device according to the first embodiment.
FIG. 9B is a plan view. FIG. 9A is a cross-sectional view corresponding to the cross section along line A1-A2 of FIG.
As shown in FIG. 9A and FIG. 9B, in another
Also in the
発光装置118においては、第1電極11eの面積は、第2電極12eの面積よりも大きい。第1電極11eに対応する第1半導体層11がp形であり、第2電極12eに対応する第2半導体層12がn形である。第2半導体層12の面積が大きく設計されている。すなわち、第1発光層15の面積を拡大できる。これにより、第1発光素子10における発光効率が向上できる。
In the
発光装置118においては、例えば、第2発光素子20の放熱経路を大きくできる。これにより、第2発光素子20における発光効率が向上できる。
In the
図10は、第1の実施形態に係る別の発光装置を例示する模式的断面図である。
図10は、図1(c)のA1−A2線断面に相当する断面図である。
図10に表したように、本実施形態に係る発光装置110dにおいては、波長変換層60がさらに設けられる。波長変換層60は、第1発光素子10の少なくとも一部を覆う。波長変換層60は、第2発光素子20の少なくとも一部をさらに覆っても良い。波長変換層60は、第1発光層15から放出された第1光の少なくとも一部を吸収し、第1光の波長(例えばピーク波長)とは異なる波長(例えばピーク波長)の光を放出する。波長変換層60は、第2発光層25から放出された第2光の少なくとも一部を吸収し、第2光の波長(例えばピーク波長)とは異なる波長(例えばピーク波長)の光をさらに放出しても良い。
FIG. 10 is a schematic cross-sectional view illustrating another light emitting device according to the first embodiment.
FIG. 10 is a cross-sectional view corresponding to the cross section along line A1-A2 of FIG.
As shown in FIG. 10, in the
波長変換層60は、例えば、蛍光体粒子と、その蛍光体粒子が分散された樹脂(例えばシリコーン樹脂)と、を含む。
The
波長変換層60から放出される光の波長(例えばピーク波長)は、第1光の波長(例えばピーク波長)よりも長い。波長変換層60から放出される光の波長(例えばピーク波長)は、第2光の波長(例えばピーク波長)よりも長い。
The wavelength (for example, peak wavelength) of the light emitted from the
波長変換層60は、発光装置110〜118、110a〜110cにおいて設けても良い。
The
発光装置110〜118、及び、110a〜110dにおいて、第2発光層25から放出される第2光のピーク波長は、第1発光層15から放出される第1光のピーク波長と同じとすることができる。例えば、第2光のピーク波長と、第1光のピーク波長と、の差の絶対値は、10nm以下である。この場合は、そのピーク波長の光に関して、より強度を高めることができる。
In the
第2光のピーク波長は、第1光のピーク波長と異なっても良い。例えば、第2光のピーク波長は、第1光のピーク波長よりも長く、両者の差は10nmを超える。両者の差は、30nm以上でも良い。例えば、第1光が第2発光層25を通過するときに、第1光の一部が第2発光層25で吸収されることが抑制できる。これにより、効率が向上できる。
The peak wavelength of the second light may be different from the peak wavelength of the first light. For example, the peak wavelength of the second light is longer than the peak wavelength of the first light, and the difference between the two exceeds 10 nm. The difference between the two may be 30 nm or more. For example, when the first light passes through the second
第2光のピーク波長が、第1光のピーク波長とは異なる場合、第1光の強度、及び、第2光の強度の少なくともいずれかを変更することで、発光装置から得られる光の波長特性を制御できる。 When the peak wavelength of the second light is different from the peak wavelength of the first light, the wavelength of the light obtained from the light emitting device by changing at least one of the intensity of the first light and the intensity of the second light Control the characteristics.
(第2の実施形態)
図11(a)及び図11(b)は、第2の実施形態に係る発光装置を例示する模式図である。
図11(a)は平面図である。図11(b)は、図11(a)のC1−C2線断面図である。
図11(a)及び図11(b)に表したように、本実施形態に係る発光装置120は、第1発光素子10及び第2発光素子20に加えて、第3発光素子30をさらに含む。第1発光素子10及び第2発光素子20は、例えば、発光装置110と同様なので説明を省略する。
(Second Embodiment)
FIG. 11A and FIG. 11B are schematic views illustrating the light emitting device according to the second embodiment.
FIG. 11A is a plan view. FIG.11 (b) is the C1-C2 sectional view taken on the line of Fig.11 (a).
As shown in FIGS. 11A and 11B, the
第3発光素子30は、第1導電形の第5半導体層35と、第2導電形の第6半導体層36と、第3発光層30lと、を含む。第1発光素子10の第2半導体層12が、第5半導体層35と、第1発光層15との間に配置される。第6半導体層36は、第5半導体層35と第2半導体層12との間に設けられる。第3発光層30lは、第5半導体層35と第6半導体層36との間に設けられる。
The third
第3発光素子30は、第5主面30aと、第6主面30bと、を有する。第5主面30aは、第1発光素子10の側の主面である。第6主面30bは、第5主面30aとは反対側の主面である。第5主面30aは、例えば下面であり、第6主面30bは、例えば、上面である。
The third
第3発光素子30は、第5電極35eと、第6電極36eと、を含む。第5電極35e及び第6電極36eは、第6主面30b(上面)の側に設けられる。第5電極35eは、第5半導体層35と電気的に接続されている。第6電極36eは、第6半導体層36と電気的に接続されている。
The third
例えば、第6半導体層36は、第5部分36pと、第6部分36qと、を含む。第6部分36qは、X−Y平面(第6半導体層36から第5半導体層35に向かう方向に対して垂直な第3平面)に沿って、第5部分36pと並ぶ。第3発光層30lは、第5部分36pと第5半導体層35との間に配置される。
For example, the
この例では、第3発光素子30は、第5電極35eの上に設けられた第3のパッド部35fと、第6電極36eの上に設けられた第4のパッド部36fと、をさらに含む。
In this example, the third
この例では、基板部55は、実装主面50aの上に設けられた第5基板電極55e及び第6基板電極56eをさらに含む。第5基板電極55eは、例えば、第1〜第4基板電極51〜54と離間する。第6基板電極56eは、例えば、第1〜第5基板電極51〜54、55eと離間する。
In this example, the
実装部品50は、基板部55に加えて、第5接続部材55c(例えば第3配線)及び第6接続部材56c(例えば第4配線)をさらに含む。第5接続部材55cは、第5基板電極55eと、第5電極35eと、を電気的に接続する。第5接続部材55cは、例えば、第3のパッド部35fと接続される。第6接続部材56cは、第6基板電極56eと、第6電極36eと、を電気的に接続する。第6接続部材56cは、例えば、第4のパッド部36fと接続される。
The mounting
例えば、第1発光層15から放出された第1光の少なくとも一部は、第3発光素子30の少なくとも一部を通過して、第3発光素子30の外部に出射する。発光装置120においても、単位面積当たりの光量を高めた発光装置が提供できる。
For example, at least a part of the first light emitted from the first
この例では、第1発光素子10と第3発光素子30との間に、中間層40が延在している。第1発光層15から放出された第1光の少なくとも一部は、中間層40を通過して、第3発光素子30に入射する。
In this example, the
このように、第1発光素子10の上に、複数の発光素子を設けることができる。第1発光素子10の上に設けられる発光素子の数は任意である。
Thus, a plurality of light emitting elements can be provided on the first
発光装置120において、第3発光層30lから放出される第3光のピーク波長と、第1発光層15から放出される第1光のピーク波長と、第2発光層25から放出される第2光のピーク波長と、の互いの関係は任意である。
In the
例えば、第3光のピーク波長は、第1光のピーク波長よりも長く、両者の差は10nmを超える。両者の差は、30nm以上でも良い。例えば、第1光が第3発光層30lを通過するときに、第1光の一部が第3発光層30lで吸収されることが抑制できる。これにより、効率が向上できる。
For example, the peak wavelength of the third light is longer than the peak wavelength of the first light, and the difference between both exceeds 10 nm. The difference between the two may be 30 nm or more. For example, when the first light passes through the third
実施形態に係る発光装置は、例えば、照明装置や、表示装置などの光源として利用することができる。 The light emitting device according to the embodiment can be used as a light source such as a lighting device or a display device.
実施形態によれば、単位面積当たりの光量を高めた発光装置が提供される。 According to the embodiment, a light emitting device having an increased amount of light per unit area is provided.
なお、本明細書において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. Furthermore, in the above chemical formula, those further containing a group V element other than N (nitrogen), those further containing various elements added for controlling various physical properties such as conductivity type, and unintentionally Those further including various elements included are also included in the “nitride semiconductor”.
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。 In the present specification, “vertical” and “parallel” include not only strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may be substantially vertical and substantially parallel. is good.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、発光装置に含まれる発光素子、半導体層、発光層、電極、パッド部、素子基板、実装部品、基板部、実装基板、基板電極、接続部材、配線、反射層及び裏面層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples. However, embodiments of the present invention are not limited to these specific examples. For example, each element included in a light emitting device, such as a light emitting element, a semiconductor layer, a light emitting layer, an electrode, a pad portion, an element substrate, a mounting component, a substrate portion, a mounting substrate, a substrate electrode, a connection member, a wiring, a reflective layer, and a back layer With respect to the specific configuration, as long as a person skilled in the art can carry out the present invention in a similar manner and appropriately obtain the same effect by appropriately selecting from the well-known ranges, it is included in the scope of the present invention.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.
その他、本発明の実施の形態として上述した発光装置を基にして、当業者が適宜設計変更して実施し得る全ての発光装置も、本発明の要旨を包含する限り、本発明の範囲に属する。 In addition, all light-emitting devices that can be implemented by a person skilled in the art based on the light-emitting device described above as an embodiment of the present invention are also included in the scope of the present invention as long as they include the gist of the present invention. .
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10…第1発光素子、 10a…第1主面、 10b…第2主面、 10s…第1素子基板、 10sa…第1基板上面、 10sb…第1基板下面、 11…第1半導体層、 11e…第1電極、 12…第2半導体層、 12e…第2電極、 12p…第1部分、 12q…第2部分、 15…第1発光層、 15a…第1障壁層、 15b…第1井戸層、 20…第2発光素子、 20a…第3主面、 20b…第4主面、 20s…第2素子基板、 20sa…第2基板下面、 20sb…第2基板上面、 23…第3半導体層、 23e…第3電極、 23f…第1のパッド部、 24…第4半導体層、 24e…第4電極、 24f…第2のパッド部、 24p…第3部分、 24q…第4部分、 25…第2発光層、 25a…第2障壁層、 25b…第2井戸層、 30…第3発光素子、 30a…第5主面、 30b…第6主面、 30l…第3発光層、 35…第5半導体層、 35e…第5電極、 35f…第3のパッド部、 36…第6半導体層、 36e…第6電極、 36f…第4のパッド部、 36p…第5部分、 36q…第6部分、 40…中間層、 50…実装部品、 50a…実装主面、 50b…裏面、 50s…実装基板、 51〜54…第1〜第4基板電極、 51c…第1接続部材、 52c…第2接続部材、 53c…第3接続部材(第1配線)、 54c…第4接続部材(第2配線)、 55…基板部、 55c…第5接続部材、 55e…第5基板電極、 56c…第6接続部材、 56e…第6基板電極、 57…反射層、 58…裏面層、 60…波長変換層、 70r…第2縁部、 71〜74…第1〜第4下基板辺、 71s〜74s…第1〜第4下基板斜面、 80r…第2縁部、 81〜84…第1〜第4上基板辺、 81s〜84s…第1〜第4上基板斜面、 θ1〜θ4…角度、 110〜118、110a〜110e、120…発光装置
DESCRIPTION OF
Claims (12)
第2導電形の第2半導体層と、
前記第1半導体層と前記第2半導体層との間に設けられた第1発光層と、
を含む第1発光素子と、
前記第1導電形の第3半導体層であって、前記第2半導体層が前記第3半導体層と前記第1発光層との間に配置される前記第3半導体層と、
前記第3半導体層と前記第2半導体層との間に設けられた前記第2導電形の第4半導体層と、
前記第3半導体層と前記第4半導体層との間に設けられた第2発光層と、
を含む第2発光素子と、
を備え、
前記第1発光層から放出された第1光の少なくとも一部は、前記第2発光素子の少なくとも一部を通過して、前記第2発光素子の外部に出射する発光装置。 A first semiconductor layer of a first conductivity type;
A second semiconductor layer of a second conductivity type;
A first light emitting layer provided between the first semiconductor layer and the second semiconductor layer;
A first light emitting device including:
A third semiconductor layer of the first conductivity type, wherein the second semiconductor layer is disposed between the third semiconductor layer and the first light emitting layer;
A fourth semiconductor layer of the second conductivity type provided between the third semiconductor layer and the second semiconductor layer;
A second light emitting layer provided between the third semiconductor layer and the fourth semiconductor layer;
A second light emitting device comprising:
With
A light emitting device in which at least part of the first light emitted from the first light emitting layer passes through at least part of the second light emitting element and is emitted to the outside of the second light emitting element.
前記第1光の前記少なくとも一部は、前記中間層をさらに通過する請求項1記載の発光装置。 An intermediate layer which is provided between the second semiconductor layer and the fourth semiconductor layer and is transmissive and insulating with respect to the first light;
The light emitting device according to claim 1, wherein the at least part of the first light further passes through the intermediate layer.
前記第2発光素子の側の第1主面と、
前記第1主面とは反対側の第2主面と、
を有し、
前記第1発光素子は、
前記第2主面の側に設けられ、前記第1半導体層と電気的に接続された第1電極と、
前記第2主面の側に設けられ、前記第2半導体層と電気的に接続された第2電極と、
をさらに含む請求項1または2に記載の発光装置。 The first light emitting element includes:
A first main surface on the second light emitting element side;
A second main surface opposite to the first main surface;
Have
The first light emitting element includes:
A first electrode provided on the second main surface side and electrically connected to the first semiconductor layer;
A second electrode provided on the second main surface side and electrically connected to the second semiconductor layer;
The light-emitting device according to claim 1, further comprising:
前記実装主面上に設けられた第1基板電極と
前記実装主面上に設けられ前記第1基板電極と離間した第2基板電極と、
を含む基板部と、
前記第1電極と前記第1基板電極との間に設けられ、前記第1電極と前記第1基板電極とを電気的に接続する第1接続部材と、
前記第2電極と前記第2基板電極との間に設けられ、前記第2電極と前記第2基板電極とを電気的に接続する第2接続部材と、
を含む実装部品をさらに備えた請求項3または4に記載の発光装置。 A mounting board having a mounting main surface;
A first substrate electrode provided on the mounting main surface; a second substrate electrode provided on the mounting main surface and spaced apart from the first substrate electrode;
A substrate portion including:
A first connecting member provided between the first electrode and the first substrate electrode and electrically connecting the first electrode and the first substrate electrode;
A second connecting member provided between the second electrode and the second substrate electrode and electrically connecting the second electrode and the second substrate electrode;
The light emitting device according to claim 3, further comprising a mounting component including
前記第1発光素子の側の第3主面と、
前記第3主面とは反対側の第4主面と、
を有し、
前記第2発光素子は、
前記第4主面の側に設けられ、前記第3半導体層と電気的に接続された第3電極と、
前記第4主面の側に設けられ、前記第4半導体層と電気的に接続された第4電極と、
をさらに含む請求項5または6に記載の発光装置。 The second light emitting element includes:
A third principal surface on the first light emitting element side;
A fourth main surface opposite to the third main surface;
Have
The second light emitting element includes:
A third electrode provided on the fourth main surface side and electrically connected to the third semiconductor layer;
A fourth electrode provided on the fourth main surface side and electrically connected to the fourth semiconductor layer;
The light emitting device according to claim 5, further comprising:
前記実装主面上に設けられた第3基板電極と、
前記実装主面上に設けられ前記第3基板電極と離間する第4基板電極と、
をさらに含み、
前記実装部品は、
前記第3電極及び前記第4電極のいずれか一方と前記第3基板電極とを電気的に接続する第1配線と、
前記第3電極及び前記第4電極のいずれか他方と前記第4基板電極とを電気的に接続する第2配線と、
をさらに含む請求項7記載の発光装置。 The substrate portion is
A third substrate electrode provided on the mounting main surface;
A fourth substrate electrode provided on the mounting main surface and spaced apart from the third substrate electrode;
Further including
The mounting component is
A first wiring that electrically connects any one of the third electrode and the fourth electrode to the third substrate electrode;
A second wiring that electrically connects either the third electrode or the fourth electrode to the fourth substrate electrode;
The light emitting device according to claim 7, further comprising:
前記第1素子基板と前記第1発光層との間に前記第2半導体層が配置され、
前記第1素子基板は、
前記第1半導体層から前記第2半導体層に向かう方向に対して垂直な平面に投影したときの第1縁部と、
前記第2発光素子に対向し少なくとも一部が前記第1縁部から離間する第1基板上面と、
前記第1基板上面とは反対側の第1基板下面と、
前記第1基板上面と前記第1縁部との間に設けられ前記平面に対して傾斜した斜面と、
を含み、
前記第1基板上面と前記第1基板下面との間の前記方向に沿った距離は、前記第1縁部の前記方向に沿った長さよりも長い請求項1〜9のいずれか1つに記載の発光装置。 The first light emitting device further includes a first device substrate,
The second semiconductor layer is disposed between the first element substrate and the first light emitting layer;
The first element substrate is
A first edge when projected onto a plane perpendicular to the direction from the first semiconductor layer toward the second semiconductor layer;
An upper surface of a first substrate facing the second light emitting element and at least partially spaced from the first edge;
A first substrate lower surface opposite to the first substrate upper surface;
An inclined surface provided between the upper surface of the first substrate and the first edge and inclined with respect to the plane;
Including
The distance along the said direction between the said 1st board | substrate upper surface and the said 1st board | substrate lower surface is longer than the length along the said direction of the said 1st edge part, It is any one of Claims 1-9 Light-emitting device.
前記第2素子基板と前記第2発光層との間に前記第4半導体層が配置され、
前記第2素子基板は、
前記第1半導体層から前記第2半導体層に向かう方向に対して垂直な平面に投影したときの第2縁部と、
前記第1発光素子に対向する第2基板下面と、
前記第2基板下面とは反対側であり少なくとも一部が前記第2縁部から離間する第2基板上面と、
前記第2基板上面と前記第2縁部との間に設けられ前記平面に対して傾斜した斜面と、
を含み、
前記第2基板上面と前記第2基板下面との間の前記方向に沿った距離は、前記第2縁部の前記方向に沿った長さよりも長い請求項1〜10のいずれか1つに記載の発光装置。 The second light emitting device further includes a second device substrate,
The fourth semiconductor layer is disposed between the second element substrate and the second light emitting layer;
The second element substrate is
A second edge when projected onto a plane perpendicular to the direction from the first semiconductor layer toward the second semiconductor layer;
A second substrate lower surface facing the first light emitting element;
A second substrate upper surface opposite to the second substrate lower surface and at least partially spaced from the second edge;
An inclined surface provided between the upper surface of the second substrate and the second edge and inclined with respect to the plane;
Including
The distance along the said direction between the said 2nd board | substrate upper surface and the said 2nd board | substrate lower surface is longer than the length along the said direction of the said 2nd edge part, It is any one of Claims 1-10. Light-emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248828A JP2014096549A (en) | 2012-11-12 | 2012-11-12 | Light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248828A JP2014096549A (en) | 2012-11-12 | 2012-11-12 | Light-emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014096549A true JP2014096549A (en) | 2014-05-22 |
Family
ID=50939386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012248828A Pending JP2014096549A (en) | 2012-11-12 | 2012-11-12 | Light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014096549A (en) |
-
2012
- 2012-11-12 JP JP2012248828A patent/JP2014096549A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10608144B2 (en) | Electrode pad structure of a light emitting diode | |
KR102135624B1 (en) | Light emitting diode and led module having the same | |
EP2565944B1 (en) | Semiconductor light emitting device | |
JP5820503B2 (en) | Light emitting element | |
US9030090B2 (en) | Light emitting diode with improved light extraction efficiency | |
JP5479384B2 (en) | Light emitting device, light emitting device package, and lighting system | |
JP5210327B2 (en) | Light emitting chip provided with at least one semiconductor substrate | |
KR20120134338A (en) | A light emitting device | |
JP5850036B2 (en) | Light emitting device | |
JP2014139997A (en) | Light-emitting element and light-emitting element package | |
JP2014143394A (en) | Light-emitting device | |
US20230088776A1 (en) | Eutectic Electrode Structure of Flip-chip LED Chip and Flip-chip LED Chip | |
TW201324863A (en) | Light emitting diode element and flip-chip light emitting diode package | |
US9406635B2 (en) | Semiconductor light emitting device and semiconductor light emitting device package using the same | |
CN108075021A (en) | Include the semiconductor light-emitting apparatus of reflector layer with multi-layer structure | |
JP5948915B2 (en) | Semiconductor light emitting device | |
JP2015050303A (en) | Light-emitting device | |
US20210351324A1 (en) | Light-emitting element and image displaying apparatus | |
JP6892909B2 (en) | Light emitting element and light emitting element package | |
KR20210096028A (en) | Light emitting diode | |
JP2014096549A (en) | Light-emitting device | |
JP5891760B2 (en) | Light emitting device | |
TWI610464B (en) | Light emitting diode structure | |
KR101028220B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR20120109731A (en) | A light emitting device |