JP2014096549A - Light-emitting device - Google Patents

Light-emitting device Download PDF

Info

Publication number
JP2014096549A
JP2014096549A JP2012248828A JP2012248828A JP2014096549A JP 2014096549 A JP2014096549 A JP 2014096549A JP 2012248828 A JP2012248828 A JP 2012248828A JP 2012248828 A JP2012248828 A JP 2012248828A JP 2014096549 A JP2014096549 A JP 2014096549A
Authority
JP
Japan
Prior art keywords
light emitting
substrate
electrode
semiconductor layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012248828A
Other languages
Japanese (ja)
Inventor
Kazuo Shimokawa
一生 下川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2012248828A priority Critical patent/JP2014096549A/en
Publication of JP2014096549A publication Critical patent/JP2014096549A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting device with improved light intensity per unit area.SOLUTION: There is provided a light-emitting device including a first light-emitting element and a second light-emitting element. The first light-emitting element includes a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, and a first light-emitting layer provided between the first semiconductor layer and the second semiconductor layer. The second light-emitting element includes a third semiconductor layer of the first conductivity type, a fourth semiconductor layer of the second conductivity type, and a second light-emitting layer. The second semiconductor layer is disposed between the third semiconductor layer and the first light-emitting layer. The fourth semiconductor layer is provided between the third semiconductor layer and the second semiconductor layer. The second light-emitting layer is provided between the third semiconductor layer and the fourth semiconductor layer. At least a part of first light emitted from the first light-emitting layer passes through at least a part of the second light-emitting element, and is emitted to the external of the second light-emitting element.

Description

本発明の実施形態は、発光装置に関する。   Embodiments described herein relate generally to a light emitting device.

例えば、青色光を発光する半導体発光素子と、光の波長を変換する蛍光体と、を組み合わせて白色光を発光する発光装置がある。このような発光装置は、照明装置などに応用される。発光装置において、単位面積当たりの光量を高めることが求められている。   For example, there is a light emitting device that emits white light by combining a semiconductor light emitting element that emits blue light and a phosphor that converts the wavelength of light. Such a light emitting device is applied to a lighting device or the like. In light emitting devices, it is required to increase the amount of light per unit area.

特開昭55−93276号公報JP-A-55-93276

本発明の実施形態は、単位面積当たりの光量を高めた発光装置を提供する。   Embodiments of the present invention provide a light emitting device with an increased amount of light per unit area.

本発明の実施形態によれば、第1発光素子と、第2発光素子と、を含む発光装置が提供される。前記第1発光素子は、第1導電形の第1半導体層と、第2導電形の第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた第1発光層と、を含む。前記第2発光素子は、前記第1導電形の第3半導体層と、前記第2導電形の第4半導体層と、第2発光層と、を含む。前記第2半導体層が前記第3半導体層と前記第1発光層との間に配置される。前記第4半導体層は、前記第3半導体層と前記第2半導体層との間に設けられる。前記第2発光層は、前記第3半導体層と前記第4半導体層との間に設けられる。前記第1発光層から放出された第1光の少なくとも一部は、前記第2発光素子の少なくとも一部を通過して、前記第2発光素子の外部に出射する。   According to an embodiment of the present invention, a light emitting device including a first light emitting element and a second light emitting element is provided. The first light emitting element includes a first conductivity type first semiconductor layer, a second conductivity type second semiconductor layer, and a first light emission provided between the first semiconductor layer and the second semiconductor layer. And a layer. The second light emitting element includes a third semiconductor layer of the first conductivity type, a fourth semiconductor layer of the second conductivity type, and a second light emitting layer. The second semiconductor layer is disposed between the third semiconductor layer and the first light emitting layer. The fourth semiconductor layer is provided between the third semiconductor layer and the second semiconductor layer. The second light emitting layer is provided between the third semiconductor layer and the fourth semiconductor layer. At least a part of the first light emitted from the first light emitting layer passes through at least a part of the second light emitting element and is emitted to the outside of the second light emitting element.

本発明の実施形態によれば、単位面積当たりの光量を高めた発光装置が提供される。   According to the embodiment of the present invention, a light emitting device having an increased amount of light per unit area is provided.

図1(a)〜図1(c)は、第1の実施形態に係る発光装置を示す模式図である。FIG. 1A to FIG. 1C are schematic views showing a light emitting device according to the first embodiment. 図2は、第1の実施形態に係る発光装置を示す模式的断面図である。FIG. 2 is a schematic cross-sectional view showing the light emitting device according to the first embodiment. 図3(a)及び図3(b)は、第1の実施形態に係る別の発光装置を示す模式的平面図である。FIG. 3A and FIG. 3B are schematic plan views showing another light emitting device according to the first embodiment. 図4(a)及び図4(b)は、第1の実施形態に係る別の発光装置を示す模式的平面図である。FIG. 4A and FIG. 4B are schematic plan views showing another light emitting device according to the first embodiment. 図5(a)及び図5(b)は、第1の実施形態に係る別の発光装置を示す模式的平面図である。FIG. 5A and FIG. 5B are schematic plan views showing another light emitting device according to the first embodiment. 図6は、第1の実施形態に係る別の発光装置を示す模式的平面図である。FIG. 6 is a schematic plan view showing another light emitting device according to the first embodiment. 図7は、第1の実施形態に係る別の発光装置を示す模式的断面図である。FIG. 7 is a schematic cross-sectional view showing another light emitting device according to the first embodiment. 図8(a)〜図8(f)は、第1の実施形態に係る別の発光装置を示す模式図である。FIG. 8A to FIG. 8F are schematic views illustrating another light emitting device according to the first embodiment. 図9(a)及び図9(b)は、第1の実施形態に係る別の発光装置を示す模式図である。FIG. 9A and FIG. 9B are schematic views showing another light emitting device according to the first embodiment. 図10は、第1の実施形態に係る別の発光装置を示す模式的断面図である。FIG. 10 is a schematic cross-sectional view showing another light emitting device according to the first embodiment. 図11(a)及び図11(b)は、第2の実施形態に係る発光装置を示す模式図である。FIG. 11A and FIG. 11B are schematic views showing a light emitting device according to the second embodiment.

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Embodiments of the present invention will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.

(第1の実施形態)
図1(a)〜図1(c)は、第1の実施形態に係る発光装置を例示する模式図である。 図1(c)は平面図である。図1(a)は、図1(c)のA1−A2線断面図である。図1(b)は、図1(c)のB1−B2線断面図である。
(First embodiment)
FIG. 1A to FIG. 1C are schematic views illustrating the light emitting device according to the first embodiment. FIG. 1C is a plan view. FIG. 1A is a cross-sectional view taken along line A1-A2 of FIG. FIG. 1B is a cross-sectional view taken along line B1-B2 of FIG.

図1(a)〜図1(c)に表したように、本実施形態に係る発光装置110は、第1発光素子10と、第2発光素子20と、を含む。   As illustrated in FIG. 1A to FIG. 1C, the light emitting device 110 according to the present embodiment includes a first light emitting element 10 and a second light emitting element 20.

この例では、発光装置110は、実装部品50をさらに含む。実装部品50は、基板部55を含む。   In this example, the light emitting device 110 further includes a mounting component 50. The mounting component 50 includes a board portion 55.

基板部55の上に、第1発光素子10が設けられる。第1発光素子10の上に第2発光素子20が設けられる。   The first light emitting element 10 is provided on the substrate unit 55. A second light emitting element 20 is provided on the first light emitting element 10.

本願明細書において、上に設けられる状態は、直接接して設けられる状態と、間に別の要素が挿入されて設けられる状態と、を含む。   In the specification of the present application, the state provided above includes a state provided in direct contact and a state provided by inserting another element therebetween.

第1発光素子10から第2発光素子20に向かう方向(積層方向)をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。   A direction (stacking direction) from the first light emitting element 10 toward the second light emitting element 20 is defined as a Z-axis direction. One direction perpendicular to the Z-axis direction is taken as an X-axis direction. A direction perpendicular to the Z-axis direction and the X-axis direction is taken as a Y-axis direction.

第1発光素子10は、第1導電形の第1半導体層11と、第2導電形の第2半導体層12と、第1発光層15と、を含む。第1発光層15は、第1半導体層11と第2半導体層12との間に設けられる。この例では、第1半導体層11の上に、第1発光層15が設けられる。第1発光層15の上に、第2半導体層12が設けられる。   The first light emitting element 10 includes a first semiconductor layer 11 having a first conductivity type, a second semiconductor layer 12 having a second conductivity type, and a first light emitting layer 15. The first light emitting layer 15 is provided between the first semiconductor layer 11 and the second semiconductor layer 12. In this example, the first light emitting layer 15 is provided on the first semiconductor layer 11. A second semiconductor layer 12 is provided on the first light emitting layer 15.

例えば、第1導電形はp形であり、第2導電形はn形である。第1導電形がn形であり、第2導電形がp形でも良い。以下では、第1導電形がp形であり、第2導電形がn形であるとする。   For example, the first conductivity type is p-type and the second conductivity type is n-type. The first conductivity type may be n-type and the second conductivity type may be p-type. In the following, it is assumed that the first conductivity type is p-type and the second conductivity type is n-type.

第1発光素子10は、第1主面10aと、第2主面10bと、を有する。第1主面10aは、第2発光素子20の側の主面である。第2主面10bは、第1主面10aとは反対側の主面である。第1主面10aは、例えば上面である。第2主面10bは、例えば、下面である。第2主面10bは、基板部55に対向する。   The first light emitting element 10 has a first main surface 10a and a second main surface 10b. The first main surface 10a is a main surface on the second light emitting element 20 side. The second main surface 10b is a main surface opposite to the first main surface 10a. The first major surface 10a is, for example, an upper surface. The second major surface 10b is, for example, a lower surface. The second major surface 10 b faces the substrate portion 55.

第1発光素子10は、第1電極11eと第2電極12eとを含む。第1電極11e及び第2電極12eは、第2主面10bの側に設けられる。第1電極11eは、第1半導体層11と電気的に接続される。第2電極12eは、第2半導体層12と電気的に接続される。第1電極11e及び第2電極12eは、基板部55に対向する。   The first light emitting element 10 includes a first electrode 11e and a second electrode 12e. The first electrode 11e and the second electrode 12e are provided on the second main surface 10b side. The first electrode 11 e is electrically connected to the first semiconductor layer 11. The second electrode 12e is electrically connected to the second semiconductor layer 12. The first electrode 11e and the second electrode 12e face the substrate unit 55.

図1(a)に表したように、例えば、第2半導体層12は、第1部分12pと、第2部分12qと、を含む。第2部分12qは、X−Y平面(第1半導体層11から第2半導体層12に向かう方向に対して垂直な第1平面)に沿って、第1部分12pと並ぶ。第1発光層15は、第1部分12pと第1半導体層11との間に配置される。   As shown in FIG. 1A, for example, the second semiconductor layer 12 includes a first portion 12p and a second portion 12q. The second portion 12q is aligned with the first portion 12p along the XY plane (a first plane perpendicular to the direction from the first semiconductor layer 11 toward the second semiconductor layer 12). The first light emitting layer 15 is disposed between the first portion 12 p and the first semiconductor layer 11.

第1発光素子10は、例えば、フリップチップ構造の半導体発光素子である。第1発光素子10は、例えば、フェースダウン構造の半導体発光素子である。第1発光素子10の下面(第2主面10b)に、p形半導体層に接続された少なくとも1つの電極と、n形半導体層に接続された少なくとも1つの電極と、が設けられている。   The first light emitting element 10 is, for example, a semiconductor light emitting element having a flip chip structure. The first light emitting element 10 is, for example, a semiconductor light emitting element having a face-down structure. On the lower surface (second main surface 10b) of the first light emitting element 10, at least one electrode connected to the p-type semiconductor layer and at least one electrode connected to the n-type semiconductor layer are provided.

第2発光素子20は、第1導電形の第3半導体層23と、第2導電形の第4半導体層24と、第2発光層25と、を含む。第2発光層25は、第3半導体層23と第4半導体層24との間に設けられる。第1発光素子10の第2半導体層12が、第3半導体層23と第1発光層15との間に配置される。第4半導体層24は、第3半導体層23と第2半導体層12との間に設けられる。すなわち、第1発光素子10の上に、第4半導体層24が設けられる。第4半導体層24の上に第2発光層25が設けられる。第2発光層25の上に第3半導体層23が設けられる。   The second light emitting element 20 includes a first conductivity type third semiconductor layer 23, a second conductivity type fourth semiconductor layer 24, and a second light emitting layer 25. The second light emitting layer 25 is provided between the third semiconductor layer 23 and the fourth semiconductor layer 24. The second semiconductor layer 12 of the first light emitting element 10 is disposed between the third semiconductor layer 23 and the first light emitting layer 15. The fourth semiconductor layer 24 is provided between the third semiconductor layer 23 and the second semiconductor layer 12. That is, the fourth semiconductor layer 24 is provided on the first light emitting element 10. A second light emitting layer 25 is provided on the fourth semiconductor layer 24. A third semiconductor layer 23 is provided on the second light emitting layer 25.

第2発光素子20は、第3主面20aと、第4主面20bと、を有する。第3主面20aは、第1発光素子10の側の主面である。第4主面20bは、第3主面20aとは反対側の主面である。第3主面20aは、例えば、下面であり、第4主面20bは、例えば、上面である。   The second light emitting element 20 has a third main surface 20a and a fourth main surface 20b. The third major surface 20a is a major surface on the first light emitting element 10 side. The fourth main surface 20b is a main surface opposite to the third main surface 20a. The third major surface 20a is, for example, a lower surface, and the fourth major surface 20b is, for example, an upper surface.

第2発光素子20は、第3電極23eと、第4電極24eと、を含む。第3電極23e及び第4電極24eは、第4主面20b(上面)の側に設けられる。第3電極23eは、第3半導体層23と電気的に接続されている。第4電極24eは、第4半導体層24と電気的に接続されている。   The second light emitting element 20 includes a third electrode 23e and a fourth electrode 24e. The third electrode 23e and the fourth electrode 24e are provided on the fourth main surface 20b (upper surface) side. The third electrode 23e is electrically connected to the third semiconductor layer 23. The fourth electrode 24e is electrically connected to the fourth semiconductor layer 24.

図1(b)に表したように、例えば、第4半導体層24は、第3部分24pと、第4部分24qと、を含む。第4部分24qは、X−Y平面(第4半導体層24から第3半導体層23に向かう方向に対して垂直な第2平面)に沿って、第3部分24pと並ぶ。第2発光層25は、第3部分24pと第3半導体層23との間に配置される。   As illustrated in FIG. 1B, for example, the fourth semiconductor layer 24 includes a third portion 24p and a fourth portion 24q. The fourth portion 24q is aligned with the third portion 24p along the XY plane (a second plane perpendicular to the direction from the fourth semiconductor layer 24 toward the third semiconductor layer 23). The second light emitting layer 25 is disposed between the third portion 24 p and the third semiconductor layer 23.

第2発光素子20は、例えば、フェースアップ構造の半導体発光素子である。第2発光素子20は、例えば、ボンディングワイヤ構造の半導体発光素子である。第2発光素子20の上面(第4主面20b)に、p形半導体層に接続された少なくとも1つの電極と、n形半導体層に接続された少なくとも1つの電極と、が設けられている。   The second light emitting element 20 is, for example, a semiconductor light emitting element having a face-up structure. The second light emitting element 20 is, for example, a semiconductor light emitting element having a bonding wire structure. At least one electrode connected to the p-type semiconductor layer and at least one electrode connected to the n-type semiconductor layer are provided on the upper surface (fourth main surface 20b) of the second light emitting element 20.

この例では、実装部品50は、基板部55に加えて、第1〜第4接続部材51c〜54cをさらに含む。   In this example, the mounting component 50 further includes first to fourth connection members 51 c to 54 c in addition to the board portion 55.

基板部55は、例えば、実装基板50sと、第1〜第4基板電極51〜54と、を含む。実装基板50sは、実装主面50aを有する。第1〜第4基板電極51〜54は、実装主面50a上に設けられる。第2基板電極52は、実装主面50a上において、第1基板電極51と離間している。第3基板電極53は、実装主面50a上において、第1基板電極51及び第2基板電極52と離間する。第4基板電極54は、実装主面50a上において、第1基板電極51、第2基板電極52及び第3基板電極53と離間する。   The substrate unit 55 includes, for example, a mounting substrate 50 s and first to fourth substrate electrodes 51 to 54. The mounting substrate 50s has a mounting main surface 50a. The first to fourth substrate electrodes 51 to 54 are provided on the mounting main surface 50a. The second substrate electrode 52 is separated from the first substrate electrode 51 on the mounting main surface 50a. The third substrate electrode 53 is separated from the first substrate electrode 51 and the second substrate electrode 52 on the mounting main surface 50a. The fourth substrate electrode 54 is separated from the first substrate electrode 51, the second substrate electrode 52, and the third substrate electrode 53 on the mounting main surface 50a.

実装基板50sの実装主面50aは、第1発光素子10に対向する。実装主面50aは、Z軸方向に対して実質的に垂直である。   The mounting main surface 50 a of the mounting substrate 50 s faces the first light emitting element 10. The mounting main surface 50a is substantially perpendicular to the Z-axis direction.

この例では、実装基板50sの実装主面50aの平面形状は、矩形である。この例では、実装主面50aの1つの辺は、X軸方向に沿う。実装主面50aの他の1つの辺は、Y軸方向に沿う。   In this example, the planar shape of the mounting main surface 50a of the mounting substrate 50s is a rectangle. In this example, one side of the mounting main surface 50a is along the X-axis direction. Another side of the mounting main surface 50a is along the Y-axis direction.

この例では、第2基板電極52は、第1基板電極51とX軸方向に沿って離間する。第1基板電極51及び第2基板電極52の実装主面50a内のY軸方向の位置は、実装主面50aのY軸方向の中心部である。   In this example, the second substrate electrode 52 is separated from the first substrate electrode 51 along the X-axis direction. The position of the first substrate electrode 51 and the second substrate electrode 52 in the Y-axis direction within the mounting main surface 50a is the center of the mounting main surface 50a in the Y-axis direction.

この例では、第4基板電極54は、第3基板電極53とY軸方向に沿って離間する。第3基板電極53及び第4基板電極54の実装主面50a内のX軸方向の位置は、実装主面50aのX軸方向の中心部である。
後述するように、基板電極の形状及び配置は、種々の変形が可能である。
In this example, the fourth substrate electrode 54 is separated from the third substrate electrode 53 along the Y-axis direction. The position of the third substrate electrode 53 and the fourth substrate electrode 54 in the mounting main surface 50a in the X-axis direction is the central portion of the mounting main surface 50a in the X-axis direction.
As described later, the shape and arrangement of the substrate electrode can be variously modified.

第1接続部材51cの少なくとも一部は、第1基板電極51の上に設けられる。第2接続部材52cの少なくとも一部は、第2基板電極52の上に設けられる。   At least a part of the first connection member 51 c is provided on the first substrate electrode 51. At least a part of the second connection member 52 c is provided on the second substrate electrode 52.

第1接続部材51cの少なくとも一部は、第1電極11eと第1基板電極51との間に設けられる。第1接続部材51cは、第1電極11eと第1基板電極51とを電気的に接続する。   At least a part of the first connection member 51 c is provided between the first electrode 11 e and the first substrate electrode 51. The first connection member 51 c electrically connects the first electrode 11 e and the first substrate electrode 51.

第2接続部材52cの少なくとも一部は、第2電極12eと第2基板電極52との間に設けられる。第2接続部材52cは、第2電極12eと第2基板電極52とを電気的に接続する。   At least a part of the second connection member 52 c is provided between the second electrode 12 e and the second substrate electrode 52. The second connection member 52c electrically connects the second electrode 12e and the second substrate electrode 52.

第3接続部材53cは、第3基板電極53と、第3電極23eと、を電気的に接続する。第4接続部材54cは、第4基板電極54と、第4電極24eと、を電気的に接続する。第3接続部材53c及び第4接続部材54cは、例えば、導電性のワイヤである。第3接続部材53cは、例えば、第1配線であり、第4接続部材54cは、例えば第2配線である。   The third connection member 53c electrically connects the third substrate electrode 53 and the third electrode 23e. The fourth connection member 54c electrically connects the fourth substrate electrode 54 and the fourth electrode 24e. The third connection member 53c and the fourth connection member 54c are, for example, conductive wires. The third connection member 53c is, for example, a first wiring, and the fourth connection member 54c is, for example, a second wiring.

この例では、第2発光素子20は、第3電極23eの上に設けられた第1のパッド部23fと、第4電極24eの上に設けられた第2のパッド部24fと、をさらに含む。   In this example, the second light emitting element 20 further includes a first pad portion 23f provided on the third electrode 23e, and a second pad portion 24f provided on the fourth electrode 24e. .

第3接続部材53cの一端は、第3基板電極53に接続され、他端は、第1パッド部23fに接続されている。第4接続部材54cの一端は、第4基板電極54に接続され、他端は、第2のパッド部24fに接続されている。   One end of the third connection member 53c is connected to the third substrate electrode 53, and the other end is connected to the first pad portion 23f. One end of the fourth connection member 54c is connected to the fourth substrate electrode 54, and the other end is connected to the second pad portion 24f.

発光装置110においては、第1発光層15から放出された光(第1光)の少なくとも一部は、第2発光素子20の少なくとも一部を通過して、第2発光素子20の外部に出射する。例えば、第1光は、第4半導体層24、第2発光層25及び第3半導体層23を順次通過する。   In the light emitting device 110, at least a part of the light (first light) emitted from the first light emitting layer 15 passes through at least a part of the second light emitting element 20 and is emitted to the outside of the second light emitting element 20. To do. For example, the first light sequentially passes through the fourth semiconductor layer 24, the second light emitting layer 25, and the third semiconductor layer 23.

第2発光層25から放出された光(第2光)は、上面(第4主面20b)から、主として出射する。   The light (second light) emitted from the second light emitting layer 25 is mainly emitted from the upper surface (fourth main surface 20b).

発光装置110においては、第1発光素子10と第2発光素子20とが互いに積層されている。そして、第1発光素子10から出射した光(第1光)と、第2発光素子20から出射した光(第2光)と、は、発光装置110において、主として、上方向に出射する。発光装置110においては、単位面積当たりの光量を高めることができる。   In the light emitting device 110, the first light emitting element 10 and the second light emitting element 20 are stacked on each other. The light emitted from the first light emitting element 10 (first light) and the light emitted from the second light emitting element 20 (second light) are mainly emitted upward in the light emitting device 110. In the light emitting device 110, the amount of light per unit area can be increased.

例えば、第1発光素子10及び第2発光素子20のいずれかだけが設けられる構成に比べて、発光装置110における単位面積値の光量は高い。第1発光素子10と第2発光素子20とが積層されずにX−Y平面内に並置される構成に比べて、発光装置110における単位面積値の光量は高い。   For example, the light amount of the unit area value in the light emitting device 110 is higher than the configuration in which only one of the first light emitting element 10 and the second light emitting element 20 is provided. Compared with the configuration in which the first light emitting element 10 and the second light emitting element 20 are not stacked and juxtaposed in the XY plane, the light amount of the unit area value in the light emitting device 110 is high.

複数の半導体発光素子をX−Y平面内で高密度に実装し、狭い発光面積で高強度の光を発光する発光装置を得ようとする試みがある。このような構成においては、得られる光量は、発光素子の発光効率に依存する。このため、発光素子のそれぞれの発光効率に対応する値を超えた明るさは得られない。このような構成においては、単位面積当たりの光量には限界がある。   There is an attempt to obtain a light emitting device that mounts a plurality of semiconductor light emitting elements at high density in an XY plane and emits high intensity light with a narrow light emitting area. In such a configuration, the amount of light obtained depends on the light emission efficiency of the light emitting element. For this reason, the brightness exceeding the value corresponding to each luminous efficiency of a light emitting element cannot be obtained. In such a configuration, there is a limit to the amount of light per unit area.

これに対して、実施形態に係る発光装置においては、複数の発光素子を互いに積層する。このため、単位面積当たりの光量を高めることができる。   On the other hand, in the light emitting device according to the embodiment, a plurality of light emitting elements are stacked on each other. For this reason, the light quantity per unit area can be increased.

第1発光素子10の下面に、第1電極11e及び第2電極12eが設けられている。例えば、第1電極11e及び第2電極12eの少なくともいずれかとして、光反射性の材料を用いることができる。第1電極11e及び第1電極12eの少なくともいずれかは、第1発光層15から出射した光(第1光)の少なくとも一部を反射する。反射した第1光は、第2発光素子20の少なくとも一部を通過して、第2発光素子20の外部に出射する。   A first electrode 11 e and a second electrode 12 e are provided on the lower surface of the first light emitting element 10. For example, a light reflective material can be used as at least one of the first electrode 11e and the second electrode 12e. At least one of the first electrode 11e and the first electrode 12e reflects at least a part of the light (first light) emitted from the first light emitting layer 15. The reflected first light passes through at least a part of the second light emitting element 20 and is emitted to the outside of the second light emitting element 20.

一方、第2発光層25から出射した光(第2光)の一部の光は、上方向に進行し、第2発光素子20の外部に出射する。第2光の別の一部の光は、下方向に進行し、第1発光素子10に入射する。そして、その光は、光反射性の第1電極11e及び第2電極12eで反射する。すなわち、第1電極11e及び第2電極12eの少なくともいずれかは、第2発光層25から放出された第2光の少なくとも一部を反射する。反射した光は、第1発光素子10の上面から出射し、第2発光素子20を通過して、第2発光素子20の外部に出射する。   On the other hand, a part of the light (second light) emitted from the second light emitting layer 25 travels upward and is emitted to the outside of the second light emitting element 20. Another part of the second light travels downward and enters the first light emitting element 10. The light is reflected by the light-reflective first electrode 11e and the second electrode 12e. That is, at least one of the first electrode 11 e and the second electrode 12 e reflects at least a part of the second light emitted from the second light emitting layer 25. The reflected light is emitted from the upper surface of the first light emitting element 10, passes through the second light emitting element 20, and is emitted to the outside of the second light emitting element 20.

このように、実施形態において、第1電極11e及び第2電極12eの少なくともいずれかが光反射性であり、第1電極11e及び第2電極12eの少なくともいずれかが、第2発光層25から放出された第2光の少なくとも一部を反射することができる。これにより、単位面積当たりの光量をより高めることができる。   Thus, in the embodiment, at least one of the first electrode 11e and the second electrode 12e is light reflective, and at least one of the first electrode 11e and the second electrode 12e is emitted from the second light emitting layer 25. The reflected second light can be reflected at least partly. Thereby, the light quantity per unit area can be raised more.

第1発光素子10で発生した熱は、例えば、第1接続部材51c及び第2接続部材52cを介して、それぞれ、第1基板電極51及び第2基板電極52に伝達される。そして、熱は、さらに実装基板50sに伝達される。効率良く放熱される。これにより、第1発光素子10において、高い発光率が得られる。第1発光素子10における寿命が長くなる。   The heat generated in the first light emitting element 10 is transmitted to the first substrate electrode 51 and the second substrate electrode 52, respectively, via the first connection member 51c and the second connection member 52c, for example. The heat is further transmitted to the mounting substrate 50s. Heat is dissipated efficiently. Thereby, in the 1st light emitting element 10, a high light emission rate is obtained. The lifetime of the first light emitting element 10 is extended.

第1接続部材51c及び第2接続部材52cの断面積(X−Y平面で切断したときの面積)が広いと、放熱性が高まる。第1接続部材51c及び第2接続部材52cの長さ(Z軸方向の長さ)が短いと、放熱性が高まる。   When the first connecting member 51c and the second connecting member 52c have a large cross-sectional area (area when cut along the XY plane), heat dissipation is enhanced. When the lengths of the first connecting member 51c and the second connecting member 52c (the length in the Z-axis direction) are short, the heat dissipation is improved.

図1(c)に例示したように、この例では、第2発光素子20の少なくとも一部は、X−Y平面に投影したときに、第1基板電極51及び第2基板電極52の少なくともいずれかと重なる。第2発光素子20の少なくとも一部は、X−Y平面に投影したときに、第1接続部材51c及び第2接続部材52cの少なくともいずれかと重なる。   As illustrated in FIG. 1C, in this example, at least part of the second light emitting element 20 is at least one of the first substrate electrode 51 and the second substrate electrode 52 when projected onto the XY plane. It overlaps. At least a part of the second light emitting element 20 overlaps at least one of the first connecting member 51c and the second connecting member 52c when projected onto the XY plane.

第2発光素子20で発生した熱は、例えば、第1発光素子10、第1接続部材51c及び第2接続部材52cを介して、さらに実装基板50sに伝達される。これにより、効率良く放熱される。第2発光素子20において、高い発光率が得られ、第2発光素子20における寿命が長くなる。   The heat generated in the second light emitting element 20 is further transferred to the mounting substrate 50s via, for example, the first light emitting element 10, the first connection member 51c, and the second connection member 52c. Thereby, heat is efficiently radiated. In the 2nd light emitting element 20, a high light emission rate is obtained and the lifetime in the 2nd light emitting element 20 becomes long.

図1(a)及び図1(b)に表したように、この例では、発光装置110は中間層40をさらに含む。中間層40は、第1発光素子10と第2発光素子20との間に設けられる。中間層40は、第2半導体層12と第4半導体層24との間に設けられる。中間層40は、第1発光層15から放出される光(第1光)に対して透過性である。中間層40(の少なくとも一部)は、電気的に絶縁性である。   As shown in FIGS. 1A and 1B, in this example, the light emitting device 110 further includes an intermediate layer 40. The intermediate layer 40 is provided between the first light emitting element 10 and the second light emitting element 20. The intermediate layer 40 is provided between the second semiconductor layer 12 and the fourth semiconductor layer 24. The intermediate layer 40 is transmissive to the light (first light) emitted from the first light emitting layer 15. The intermediate layer 40 (at least a part thereof) is electrically insulating.

第1発光層15から出射した光(第1光)の少なくとも一部は、中間層40をさらに通過する。中間層40を通過した光は、第2発光素子20の少なくとも一部を通過して、第2発光素子20の外部に出射する。   At least part of the light (first light) emitted from the first light emitting layer 15 further passes through the intermediate layer 40. The light that has passed through the intermediate layer 40 passes through at least a part of the second light emitting element 20 and is emitted to the outside of the second light emitting element 20.

中間層40には、熱伝導性の高い材料を用いることができる。中間層40は、第1発光素子10と第2発光素子20とを互いに接合する。中間層40には、例えば、シリコーン樹脂などが用いられる。   A material having high thermal conductivity can be used for the intermediate layer 40. The intermediate layer 40 joins the first light emitting element 10 and the second light emitting element 20 to each other. For the intermediate layer 40, for example, a silicone resin or the like is used.

第2発光素子20で発生した熱は、例えば、中間層40、第1発光素子10、第1接続部材51c及び第2接続部材52cを介して、実装基板50sに伝達される。これにより、効率良く放熱される。第2発光素子20において、高い発光率が得られ、第2発光素子20における寿命が長くなる。   The heat generated in the second light emitting element 20 is transmitted to the mounting substrate 50s via, for example, the intermediate layer 40, the first light emitting element 10, the first connection member 51c, and the second connection member 52c. Thereby, heat is efficiently radiated. In the 2nd light emitting element 20, a high light emission rate is obtained and the lifetime in the 2nd light emitting element 20 becomes long.

図1(a)及び図1(b)に表したように、第1発光素子10は、第1素子基板10sをさらに含んでも良い。第1素子基板10sと第1発光層15との間に第2半導体層12が配置される。第2発光素子20は、第2素子基板20sをさらに含んでも良い。第2素子基板20sと第2発光層25との間に第4半導体層24が配置される。第1素子基板10s及び第2素子基板20sは、省略しても良い。   As shown in FIGS. 1A and 1B, the first light emitting element 10 may further include a first element substrate 10s. The second semiconductor layer 12 is disposed between the first element substrate 10 s and the first light emitting layer 15. The second light emitting element 20 may further include a second element substrate 20s. The fourth semiconductor layer 24 is disposed between the second element substrate 20 s and the second light emitting layer 25. The first element substrate 10s and the second element substrate 20s may be omitted.

図1(a)及び図1(b)に表したように、基板部55は、反射層57をさらに含んでも良い。図1(c)においては、図を見易くするために、反射層57は省略されている。反射層57は、実装主面50a上に設けられる。第1〜第4基板電極51〜54のそれぞれの少なくとも一部は、反射層57で覆われていない。反射層57は、第1発光層15から出射した光の少なくとも一部を反射する。反射層57は、第2発光層25から出射した光の少なくとも一部を反射する。反射層57を設けることで、単位面積当たりの光量をより高めることができる。   As shown in FIGS. 1A and 1B, the substrate unit 55 may further include a reflective layer 57. In FIG. 1C, the reflective layer 57 is omitted for easy understanding of the drawing. The reflective layer 57 is provided on the mounting main surface 50a. At least a part of each of the first to fourth substrate electrodes 51 to 54 is not covered with the reflective layer 57. The reflective layer 57 reflects at least a part of the light emitted from the first light emitting layer 15. The reflective layer 57 reflects at least part of the light emitted from the second light emitting layer 25. By providing the reflective layer 57, the amount of light per unit area can be further increased.

この例では、反射層57は、第1〜第4基板電極51〜54のそれぞれの外縁部を覆っている。実施形態において、反射層57は、第1〜第4基板電極51〜54の少なくともいずれかと離間しても良い。反射層57の一部は、第1〜第4基板電極51〜54の少なくともいずれかと、実装基板50sと、の間に設けられても良い。   In this example, the reflective layer 57 covers the outer edge portions of the first to fourth substrate electrodes 51 to 54. In the embodiment, the reflective layer 57 may be separated from at least one of the first to fourth substrate electrodes 51 to 54. A part of the reflective layer 57 may be provided between at least one of the first to fourth substrate electrodes 51 to 54 and the mounting substrate 50s.

反射層57は、絶縁性を有することが好ましい。反射層57には、例えば、光を反射する樹脂などが用いられる。反射層57は、例えば、金属化合物(例えば金属酸化物などを含み、セラミックも含む)の複数の微粒子と、その微粒子が分散された樹脂と、を含む。   The reflective layer 57 preferably has an insulating property. For the reflective layer 57, for example, a resin that reflects light is used. The reflective layer 57 includes, for example, a plurality of fine particles of a metal compound (for example, including a metal oxide or the like and also includes a ceramic) and a resin in which the fine particles are dispersed.

基板部55は、裏面層58をさらに含んでも良い。裏面層58は、実装基板50sの裏面50b(下面)上に設けられる。裏面50bは、実装主面50a(第1発光素子10と対向する側の面)とは反対側である。裏面層58の上に、実装基板50sが設けられ、実装基板50sの上に、第1〜第4基板電極51〜54が設けられる。   The substrate unit 55 may further include a back layer 58. The back surface layer 58 is provided on the back surface 50b (lower surface) of the mounting substrate 50s. The back surface 50b is opposite to the mounting main surface 50a (the surface on the side facing the first light emitting element 10). A mounting substrate 50s is provided on the back layer 58, and first to fourth substrate electrodes 51 to 54 are provided on the mounting substrate 50s.

裏面層58には、例えば金属層が用いられる。発光装置110が用いられる例えば照明装置などに含まれる部品に、裏面層58が固定される。発光装置110で発生する熱が、裏面層58を介して、その部品に伝わり、放熱される。   For the back layer 58, for example, a metal layer is used. For example, the back surface layer 58 is fixed to a component included in a lighting device or the like where the light emitting device 110 is used. Heat generated in the light emitting device 110 is transmitted to the component through the back surface layer 58 and is radiated.

この例では、第1電極11eから第2電極12eに向かう方向は、X軸方向に沿う。第3電極23eから第4電極24eに向かう方向は、Y軸方向に沿う。例えば、第3電極23eから第4電極24eに向かう方向と、第1電極11eから第2電極12eに向かう方向と、の間の角度は、約90度である。第3電極23eから第4電極24eに向かう方向は、第1電極11eから第2電極12eに向かう方向に対して交差している。第3電極23eから第4電極24eに向かう方向と、第1電極11eから第2電極12eに向かう方向と、の間の角度は、45度以上90度以下でも良い。   In this example, the direction from the first electrode 11e toward the second electrode 12e is along the X-axis direction. The direction from the third electrode 23e toward the fourth electrode 24e is along the Y-axis direction. For example, the angle between the direction from the third electrode 23e toward the fourth electrode 24e and the direction from the first electrode 11e toward the second electrode 12e is about 90 degrees. The direction from the third electrode 23e to the fourth electrode 24e intersects the direction from the first electrode 11e to the second electrode 12e. The angle between the direction from the third electrode 23e toward the fourth electrode 24e and the direction from the first electrode 11e toward the second electrode 12e may be 45 degrees or greater and 90 degrees or less.

後述するように、実施形態において、第1電極11eから第2電極12eに向かう方向と、第3電極23eから第4電極24eに向かう方向と、の関係は、任意である。   As will be described later, in the embodiment, the relationship between the direction from the first electrode 11e toward the second electrode 12e and the direction from the third electrode 23e toward the fourth electrode 24e is arbitrary.

図2は、第1の実施形態に係る発光装置を例示する模式的断面図である。
図2は、図1(c)のA1−A2線及びB1−B2線を含む領域の模式的断面図である。図2は、中間層40、第1素子基板10s及び第2素子基板20sが設けられる例を示している。
FIG. 2 is a schematic cross-sectional view illustrating the light emitting device according to the first embodiment.
FIG. 2 is a schematic cross-sectional view of a region including the A1-A2 line and the B1-B2 line in FIG. FIG. 2 shows an example in which the intermediate layer 40, the first element substrate 10s, and the second element substrate 20s are provided.

図2に表したように、第1電極11eの上に、第1半導体層11が設けられる。第1半導体層11の上に第1発光層15が設けられる。第1発光層15の上に第2半導体層12が設けられる。第2半導体層12の上に第1素子基板10sが設けられる。第1素子基板10sの上に中間層40が設けられる。中間層40の上に第2素子基板20sが設けられる。第2素子基板20sの上に第4半導体層24が設けられる。第4半導体層24の上に、第2発光層25が設けられる。第2発光層25の上に第3半導体層23が設けられる。第3半導体層23の上に第3電極23eが設けられる。   As illustrated in FIG. 2, the first semiconductor layer 11 is provided on the first electrode 11 e. A first light emitting layer 15 is provided on the first semiconductor layer 11. The second semiconductor layer 12 is provided on the first light emitting layer 15. A first element substrate 10 s is provided on the second semiconductor layer 12. An intermediate layer 40 is provided on the first element substrate 10s. A second element substrate 20 s is provided on the intermediate layer 40. The fourth semiconductor layer 24 is provided on the second element substrate 20s. A second light emitting layer 25 is provided on the fourth semiconductor layer 24. A third semiconductor layer 23 is provided on the second light emitting layer 25. A third electrode 23 e is provided on the third semiconductor layer 23.

第1発光層15は、例えば、複数の第1障壁層15aと、2つの第1障壁層15aの間に設けられた第2井戸層15bと、を含む。第1発光層15は、例えば、多重量子井戸(MQW:Multiple Quantum Well)構造を有する。MQW構造においては、複数の障壁層と、複数の井戸層と、が交互に積層される。第1発光層15は、例えば、単一量子井戸(SQW:Single Quantum Well)構造を有しても良い。SQW構造においては、井戸層の数は1である。   The first light emitting layer 15 includes, for example, a plurality of first barrier layers 15a and a second well layer 15b provided between the two first barrier layers 15a. The first light emitting layer 15 has, for example, a multiple quantum well (MQW) structure. In the MQW structure, a plurality of barrier layers and a plurality of well layers are alternately stacked. The first light emitting layer 15 may have, for example, a single quantum well (SQW) structure. In the SQW structure, the number of well layers is one.

第2発光層25は、例えば、複数の第2障壁層25aと、2つの第2障壁層25aの間に設けられた第2井戸層25bと、を含む。第2発光層25は、例えば、多重量子井戸構造、または、単一量子井戸構造を有する。   The second light emitting layer 25 includes, for example, a plurality of second barrier layers 25a and a second well layer 25b provided between the two second barrier layers 25a. The second light emitting layer 25 has, for example, a multiple quantum well structure or a single quantum well structure.

複数の第1障壁層15aは、Z軸方向に沿って、互いに積層される。複数の第2障壁層25aは、Z軸方向に沿って、互いに積層される。本願明細書において、積層される状態は、直接重なって設けられる状態と、間に別の層が挿入されて設けられる場合と、を含む。   The plurality of first barrier layers 15a are stacked on each other along the Z-axis direction. The plurality of second barrier layers 25a are stacked on each other along the Z-axis direction. In the specification of the present application, the state of being stacked includes a state of being directly overlapped and a case of being provided with another layer inserted therebetween.

第1発光素子10及び第2発光素子20の例について説明する。
第1素子基板10s及び第2素子基板20sには、例えば、サファイア、スピネル、GaAs、InP、ZnO、Ge、Si、SiGe、または、SiCなどが用いられる。
Examples of the first light emitting element 10 and the second light emitting element 20 will be described.
For example, sapphire, spinel, GaAs, InP, ZnO, Ge, Si, SiGe, or SiC is used for the first element substrate 10s and the second element substrate 20s.

第1素子基板10sは、例えば結晶成長用の基板である。例えば、第1素子基板10sの上に、第2半導体層12、第1発光層15及び第1半導体層11が、順次、この順で、エピタキシャル成長される。第2半導体層12は、例えば、n形の窒化物半導体(例えば、n形のGaNなど)を含む。第1半導体層11は、例えば、p形の窒化物半導体(例えば、p形のGaNなど)を含む。第1障壁層15aは、例えば、窒化物半導体(例えば、GaNなど)を含む。第1井戸層15bは、例えば、Inを含む窒化物半導体(例えば、InGaNなど)を含む。第1井戸層15bのバンドギャップエネルギーは、第1障壁層15aのバンドギャップエネルギーよりも小さい。   The first element substrate 10s is, for example, a crystal growth substrate. For example, the second semiconductor layer 12, the first light emitting layer 15, and the first semiconductor layer 11 are epitaxially grown sequentially in this order on the first element substrate 10s. The second semiconductor layer 12 includes, for example, an n-type nitride semiconductor (for example, n-type GaN). The first semiconductor layer 11 includes, for example, a p-type nitride semiconductor (for example, p-type GaN). The first barrier layer 15a includes, for example, a nitride semiconductor (for example, GaN). The first well layer 15b includes, for example, a nitride semiconductor containing In (for example, InGaN). The band gap energy of the first well layer 15b is smaller than the band gap energy of the first barrier layer 15a.

第1半導体層11、第1発光層15及び第2半導体層12含む積層体(第1積層体)において、第1半導体層11の一部及び第1発光層15の一部が除去されて、第2半導体層12の一部が露出する。第1半導体層11の上に第1電極11eが形成される。第2半導体層12の上に第2電極12eが形成される。   In the stacked body (first stacked body) including the first semiconductor layer 11, the first light emitting layer 15, and the second semiconductor layer 12, a part of the first semiconductor layer 11 and a part of the first light emitting layer 15 are removed, A part of the second semiconductor layer 12 is exposed. A first electrode 11 e is formed on the first semiconductor layer 11. A second electrode 12 e is formed on the second semiconductor layer 12.

これにより、第1発光素子10が形成される。第1発光素子10の上下が反転されて、第1発光素子10が基板部55の上に配置される。   Thereby, the 1st light emitting element 10 is formed. The first light emitting element 10 is inverted and the first light emitting element 10 is disposed on the substrate portion 55.

第2素子基板20sは、例えば結晶成長用の基板である。例えば、第2素子基板20sの上に、第4半導体層24、第2発光層25及び第3半導体層23が、順次、この順で、エピタキシャル成長される。第4半導体層24は、例えば、n形の窒化物半導体(例えば、n形のGaNなど)を含む。第3半導体層23は、例えば、p形の窒化物半導体(例えば、p形のGaNなど)を含む。第2障壁層25aは、例えば、窒化物半導体(例えば、GaNなど)を含む。第2井戸層25bは、例えば、Inを含む窒化物半導体(例えば、InGaNなど)を含む。第2井戸層25bのバンドギャップエネルギーは、第2障壁層25aのバンドギャップエネルギーよりも小さい。   The second element substrate 20s is, for example, a crystal growth substrate. For example, the fourth semiconductor layer 24, the second light emitting layer 25, and the third semiconductor layer 23 are epitaxially grown sequentially in this order on the second element substrate 20s. The fourth semiconductor layer 24 includes, for example, an n-type nitride semiconductor (for example, n-type GaN). The third semiconductor layer 23 includes, for example, a p-type nitride semiconductor (for example, p-type GaN). The second barrier layer 25a includes, for example, a nitride semiconductor (for example, GaN). The second well layer 25b includes, for example, a nitride semiconductor containing In (for example, InGaN). The band gap energy of the second well layer 25b is smaller than the band gap energy of the second barrier layer 25a.

第4半導体層24、第2発光層25及び第3半導体層23含む積層体(第2積層体)において、第3半導体層23の一部及び第2発光層25の一部が除去されて、第4半導体層24の一部が露出する。第4半導体層24の上に第4電極24eが形成される。第3半導体層23の上に第3電極23eが形成される。   In the stacked body (second stacked body) including the fourth semiconductor layer 24, the second light emitting layer 25, and the third semiconductor layer 23, a part of the third semiconductor layer 23 and a part of the second light emitting layer 25 are removed, A part of the fourth semiconductor layer 24 is exposed. A fourth electrode 24 e is formed on the fourth semiconductor layer 24. A third electrode 23 e is formed on the third semiconductor layer 23.

第1〜第4電極11e、12e、23e及び24eの少なくともいずれかは、例えば、アルミニウム(Al)、銀(Ag)、金(Au)、パラジウム(Pd)及びロジウム(Rh)の少なくともいずれかを含むことができる。第1〜第4電極11e、12e、23e及び24eの少なくともいずれかには、Al、Ag、Au、Pd及びRhのいずれか2つ以上を含む合金を用いても良い。第1〜第4電極11e、12e、23e及び24eの少なくともいずれかには、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む層と、その層と積層された導電層と、の積層膜を用いることができる。第1〜第4電極11e、12e、23e及び24eにおいて、高い光反射性を得ることができる。さらに、半導体層との間のオーミック接触を得ることができる。   At least one of the first to fourth electrodes 11e, 12e, 23e, and 24e is, for example, at least one of aluminum (Al), silver (Ag), gold (Au), palladium (Pd), and rhodium (Rh). Can be included. An alloy containing any two or more of Al, Ag, Au, Pd, and Rh may be used for at least one of the first to fourth electrodes 11e, 12e, 23e, and 24e. At least one of the first to fourth electrodes 11e, 12e, 23e, and 24e includes a layer including at least one of an Al film, an Ag film, an Au film, a Pd film, and an Rh film, and a conductive layer laminated on the layer. A laminated film of layers can be used. High light reflectivity can be obtained in the first to fourth electrodes 11e, 12e, 23e, and 24e. Furthermore, ohmic contact with the semiconductor layer can be obtained.

第1電極11eは、第1半導体層11に接するTi層を含んでも良い。第2電極12eは、第2半導体層12に接するTi層を含んでも良い。第3電極23eは、第3半導体層23に接するTi層を含んでも良い。第4電極24eは、第4半導体層24に接するTi層を含んでも良い。Ti層を用いることで、電極層と半導体層との間において、高いオーミック接触性を得ることができる。   The first electrode 11 e may include a Ti layer that is in contact with the first semiconductor layer 11. The second electrode 12 e may include a Ti layer in contact with the second semiconductor layer 12. The third electrode 23 e may include a Ti layer in contact with the third semiconductor layer 23. The fourth electrode 24 e may include a Ti layer in contact with the fourth semiconductor layer 24. By using the Ti layer, high ohmic contact can be obtained between the electrode layer and the semiconductor layer.

第1〜第4電極11e、12e、23e及び24eの少なくともいずれかは、光透過性を有する導電膜を含んでも良い。第1〜第4電極11e、12e、23e及び24eの少なくともいずれかは、例えば、In、Sn、Zn及びTiよりなる群から選択された少なくともいずれかの元素を含む酸化物を含むことができる。第1〜第4電極11e、12e、23e及び24eの少なくともいずれかは、例えば、ITO(Indium Tin Oxide)膜を含んでも良い。   At least one of the first to fourth electrodes 11e, 12e, 23e, and 24e may include a light-transmitting conductive film. At least one of the first to fourth electrodes 11e, 12e, 23e, and 24e can include, for example, an oxide that includes at least one element selected from the group consisting of In, Sn, Zn, and Ti. At least one of the first to fourth electrodes 11e, 12e, 23e, and 24e may include, for example, an ITO (Indium Tin Oxide) film.

例えば、第1電極11eは、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む反射膜と、その反射膜と第1半導体層11との間に設けられた、光透過性導電膜と、を含むことができる。第2電極12eは、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む反射膜と、その反射膜と第2半導体層12との間に設けられた、光透過性導電膜と、を含むことができる。第3電極23eは、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む反射膜と、その反射膜と第3半導体層23との間に設けられた、光透過性導電膜と、を含むことができる。第4電極24eは、Al膜、Ag膜、Au膜、Pd膜及びRh膜の少なくともいずれかを含む反射膜と、その反射膜と第4半導体層24との間に設けられた、光透過性導電膜と、を含むことができる。   For example, the first electrode 11 e is a reflection film including at least one of an Al film, an Ag film, an Au film, a Pd film, and an Rh film, and a light provided between the reflection film and the first semiconductor layer 11. A transparent conductive film. The second electrode 12e is a light transmissive film provided between a reflective film including at least one of an Al film, an Ag film, an Au film, a Pd film, and an Rh film, and the reflective film and the second semiconductor layer 12. A conductive film. The third electrode 23e is a light transmissive film provided between a reflective film including at least one of an Al film, an Ag film, an Au film, a Pd film, and an Rh film, and the reflective film and the third semiconductor layer 23. A conductive film. The fourth electrode 24e is a light-transmitting film provided between a reflective film including at least one of an Al film, an Ag film, an Au film, a Pd film, and an Rh film, and the reflective film and the fourth semiconductor layer 24. A conductive film.

第1のパッド部23f及び第2のパッド部24fの少なくともいずれかは、例えば、Au膜を含むことができる。第1のパッド部23fと第3接続部材53cとの間、及び、第2のパッド部24fと第4接続部材54cとの間において、良好な接続性が得られる。   At least one of the first pad portion 23f and the second pad portion 24f can include, for example, an Au film. Good connectivity can be obtained between the first pad portion 23f and the third connection member 53c and between the second pad portion 24f and the fourth connection member 54c.

第1〜第4基板電極51〜54は、互いに同じ材料を用いることができる。第1〜第4基板電極51〜54の少なくとも一部は、例えば、めっきにより形成できる。第1〜第4基板電極51〜54の少なくとも一部は、例えば、スパッタなどの気相形成法により形成できる。   The first to fourth substrate electrodes 51 to 54 can use the same material. At least a part of the first to fourth substrate electrodes 51 to 54 can be formed by plating, for example. At least a part of the first to fourth substrate electrodes 51 to 54 can be formed by, for example, a vapor phase forming method such as sputtering.

第1〜第4基板電極51〜54のそれぞれは、例えば、銅(Cu)を含むことができる。   Each of the first to fourth substrate electrodes 51 to 54 can include, for example, copper (Cu).

第1〜第4基板電極51〜54のそれぞれは、例えば、実装基板50sの実装主面50aの上に設けられた第1金属膜と、第1金属膜の上に設けられた第2金属膜と、を含むことができる。第1金属膜には、例えば、Tiを用いることができる。第1金属膜は、例えば、スパッタにより形成できる。第2金属膜には、例えば、Cuを用いることができる。第2金属膜は、例えば、めっきにより形成できる。   Each of the first to fourth substrate electrodes 51 to 54 includes, for example, a first metal film provided on the mounting main surface 50a of the mounting substrate 50s and a second metal film provided on the first metal film. And can be included. For example, Ti can be used for the first metal film. The first metal film can be formed by sputtering, for example. For example, Cu can be used for the second metal film. The second metal film can be formed by plating, for example.

第1〜第4基板電極51〜54のそれぞれは、例えば、第2金属膜の上に設けられた第3金属膜をさらに含んでも良い。第3金属膜は、ニッケル(Ni)膜と、Ni膜の上に設けられたAu膜と、を含むことができる。第3金属膜には、Ni膜と、Ni膜の上に設けられたパラジウム(Pd)と、Pd膜の上に設けられたAu膜と、を含むことができる。第3金属膜の少なくとも一部は、例えば、めっきにより形成できる。   Each of the first to fourth substrate electrodes 51 to 54 may further include, for example, a third metal film provided on the second metal film. The third metal film can include a nickel (Ni) film and an Au film provided on the Ni film. The third metal film can include a Ni film, palladium (Pd) provided on the Ni film, and an Au film provided on the Pd film. At least a part of the third metal film can be formed by plating, for example.

第1〜第4基板電極51〜54のそれぞれの厚さは、例えば、16μm以上500μm以下(例えば約50μm)である。   Each thickness of the first to fourth substrate electrodes 51 to 54 is, for example, not less than 16 μm and not more than 500 μm (for example, about 50 μm).

裏面層58には、第1〜第4基板電極51〜54に関して説明した構成及び材料を適用することができる。   The configuration and materials described with respect to the first to fourth substrate electrodes 51 to 54 can be applied to the back surface layer 58.

第1接続部材51c及び第2接続部材52cの少なくともいずれかには、例えば、はんだを用いることができる。第1接続部材51c及び第2接続部材52cの少なくともいずれかは、例えば、AuSn合金を含む。   For example, solder can be used for at least one of the first connection member 51c and the second connection member 52c. At least one of the first connection member 51c and the second connection member 52c includes, for example, an AuSn alloy.

第3接続部材53c及び第4接続部材54cの少なくともいずれかには、例えば、Au、Cu、Ag及びAlの少なくともいずれかを含む導電性のワイヤを用いることができる。   For example, a conductive wire containing at least one of Au, Cu, Ag, and Al can be used for at least one of the third connection member 53c and the fourth connection member 54c.

実装基板50sには、樹脂基板、または、セラミック基板を用いることができる。実装基板50sには、例えば、導電性基板と、その導電性基板の上に設けられた絶縁層と、を含む基板を用いても良い。実装基板50sの厚さは、例えば150μm以上3,000μm以下(例えば、約1,000μm)である。   A resin substrate or a ceramic substrate can be used as the mounting substrate 50s. For example, a substrate including a conductive substrate and an insulating layer provided on the conductive substrate may be used as the mounting substrate 50s. The thickness of the mounting substrate 50s is, for example, 150 μm or more and 3,000 μm or less (for example, about 1,000 μm).

本実施形態において、例えば、第1発光層15の面積は、第2発光層25の面積よりも大きい。例えば、第1発光層15から出射した光の一部は、第2発光層25を通過して第2発光層25の外部に出射する。第1発光層15から出射した光の他の一部は、第2発光層25を通過せずに、発光装置の外部に出射しても良い。   In the present embodiment, for example, the area of the first light emitting layer 15 is larger than the area of the second light emitting layer 25. For example, part of the light emitted from the first light emitting layer 15 passes through the second light emitting layer 25 and is emitted to the outside of the second light emitting layer 25. Other part of the light emitted from the first light emitting layer 15 may be emitted outside the light emitting device without passing through the second light emitting layer 25.

例えば、第3電極23e及び第4電極24eは遮光性である。例えば、X−Y平面に投影したときに、第3電極23e及び第4電極24eの少なくともいずれかが第1発光層15と重なると、光取り出し効率が低下する場合がある。例えば、X−Y平面に投影したときに、第3電極23e及び第4電極24eの少なくともいずれかが第1発光層15と重なる領域の面積を小さくすると、光取り出し効率の低下が抑制できる。第1発光層15の面積を、第2発光層25の面積よりも大きく設定すると、光取り出し効率の低下が抑制できる。   For example, the third electrode 23e and the fourth electrode 24e are light-shielding. For example, when at least one of the third electrode 23e and the fourth electrode 24e overlaps the first light emitting layer 15 when projected onto the XY plane, the light extraction efficiency may be reduced. For example, when the area of the region where at least one of the third electrode 23e and the fourth electrode 24e overlaps with the first light emitting layer 15 is reduced when projected onto the XY plane, a decrease in light extraction efficiency can be suppressed. When the area of the first light emitting layer 15 is set larger than the area of the second light emitting layer 25, a decrease in light extraction efficiency can be suppressed.

図1(c)に例示したように、この例では、X−Y平面に投影したときに、第1発光素子10の外形は、矩形である。第1発光素子10の外縁の辺は、実装基板50sの辺に対して、実質的に平行、または、実質的に垂直である。この例では、X−Y平面に投影したときに、第2発光素子20の外形は、矩形である。第2発光素子20の外縁の辺は、実装基板50sの辺に対して、実質的に平行、または、実質的に垂直である。後述するように、第1発光素子10の外縁の辺の延在方向、及び、第2発光素子20の外縁の辺の延在方向、及び、実装基板50sの辺の延在方向と、の互いの関係は任意である。   As illustrated in FIG. 1C, in this example, the outer shape of the first light emitting element 10 is rectangular when projected onto the XY plane. The outer edge side of the first light emitting element 10 is substantially parallel to or substantially perpendicular to the side of the mounting substrate 50s. In this example, the outer shape of the second light emitting element 20 is a rectangle when projected onto the XY plane. The outer edge side of the second light emitting element 20 is substantially parallel to or substantially perpendicular to the side of the mounting substrate 50s. As will be described later, the extending direction of the outer edge side of the first light emitting element 10, the extending direction of the outer edge side of the second light emitting element 20, and the extending direction of the side of the mounting substrate 50s are mutually. The relationship is arbitrary.

図3(a)及び図3(b)は、第1の実施形態に係る別の発光装置を例示する模式的平面図である。
図3(a)に表したように、本実施形態に係る別の発光装置111においては、第1電極11eから第2電極12eに向かう方向は、X軸方向に沿う。第3電極23eから第4電極24eに向かう方向も、X軸方向に沿う。これ以外の構成は、発光装置110と同様である。
FIG. 3A and FIG. 3B are schematic plan views illustrating another light emitting device according to the first embodiment.
As shown in FIG. 3A, in another light emitting device 111 according to this embodiment, the direction from the first electrode 11e toward the second electrode 12e is along the X-axis direction. The direction from the third electrode 23e toward the fourth electrode 24e is also along the X-axis direction. The other configuration is the same as that of the light emitting device 110.

発光装置111においては、例えば、X−Y平面に投影したときに、第3電極23eの少なくとも一部は、第1電極11eの少なくとも一部と重なる。例えば、X−Y平面に投影したときに、第4電極24eの少なくとも一部は、第2電極12eの少なくとも一部と重なる。この構成においては、例えば、第1導電形(例えばp形)の第1半導体層11の上に、第1導電形の第3半導体層23が配置される。一方、第2導電形(例えばn形)の第2半導体層12の一部(第2部分12q)の上に、第2導電形の第4半導体層24の一部(第4部分24q)が配置される。   In the light emitting device 111, for example, when projected onto the XY plane, at least a part of the third electrode 23e overlaps at least a part of the first electrode 11e. For example, when projected onto the XY plane, at least a part of the fourth electrode 24e overlaps with at least a part of the second electrode 12e. In this configuration, for example, the third semiconductor layer 23 of the first conductivity type is disposed on the first semiconductor layer 11 of the first conductivity type (for example, p-type). On the other hand, a portion (fourth portion 24q) of the second conductivity type fourth semiconductor layer 24 is formed on a portion (second portion 12q) of the second semiconductor layer 12 of the second conductivity type (for example, n-type). Be placed.

半導体発光素子において、例えば、第1導電形(例えばp形)の半導体層に接続された電極およびその周辺において発生する熱が、第2導電形(例えばn形)の半導体層に接続された電極およびその周辺において発生する熱よりも大きいことがある。このとき、第1導電形の半導体層に接続された電極及びその電極に接続される接続部材の断面積を大きくして、熱伝導率を高める構成がある。すなわち、導電形によって、電極及び接続部材の断面積を変える構成がある。このとき、発光装置111においては、例えば断面積が広く熱伝導性を高めた2つの電極(例えば第1電極11e及び第3電極23e)を互いに積層する。これにより、厚さ方向(Z軸方向)への熱伝導の効率を高めることができる。これにより、放熱の効率が高まる。   In a semiconductor light emitting device, for example, an electrode connected to a semiconductor layer of a first conductivity type (for example, p-type) and an electrode connected to a semiconductor layer of a second conductivity type (for example, n-type) by heat generated around the electrode And may be greater than the heat generated in and around it. At this time, there is a configuration in which the cross-sectional area of the electrode connected to the semiconductor layer of the first conductivity type and the connecting member connected to the electrode is increased to increase the thermal conductivity. That is, there exists a structure which changes the cross-sectional area of an electrode and a connection member with a conductivity type. At this time, in the light emitting device 111, for example, two electrodes (for example, the first electrode 11e and the third electrode 23e) having a large cross-sectional area and a high thermal conductivity are stacked on each other. Thereby, the efficiency of heat conduction in the thickness direction (Z-axis direction) can be increased. Thereby, the efficiency of heat dissipation increases.

図3(b)に表したように、本実施形態に係る別の発光装置112においては、第1電極11eから第2電極12eに向かう方向は、X軸方向に沿う。第3電極23eから第4電極24eに向かう方向は、X軸方向に対して逆方向である。これ以外の構成は、発光装置110と同様である。   As shown in FIG. 3B, in another light emitting device 112 according to the present embodiment, the direction from the first electrode 11e toward the second electrode 12e is along the X-axis direction. The direction from the third electrode 23e toward the fourth electrode 24e is opposite to the X-axis direction. The other configuration is the same as that of the light emitting device 110.

発光装置112においては、例えば、X−Y平面に投影したときに、第3電極23eの少なくとも一部は、第2電極12eの少なくとも一部と重なる。例えば、X−Y平面に投影したときに、第4電極24eの少なくとも一部は、第1電極11eの少なくとも一部と重なる。例えば、第1導電形(例えばp形)の第1半導体層11の上に、第2導電形(例えばn形)の第4半導体層24の一部(第4部分24q)が配置される。例えば、第2導電形の第2半導体層12の一部(第2部分12q)の上に、第1導電形の第3半導体層23が配置される。   In the light emitting device 112, for example, when projected onto the XY plane, at least part of the third electrode 23e overlaps with at least part of the second electrode 12e. For example, when projected onto the XY plane, at least part of the fourth electrode 24e overlaps with at least part of the first electrode 11e. For example, a part (fourth portion 24q) of the fourth semiconductor layer 24 of the second conductivity type (eg, n-type) is disposed on the first semiconductor layer 11 of the first conductivity type (eg, p-type). For example, the third semiconductor layer 23 of the first conductivity type is disposed on a part (second portion 12q) of the second semiconductor layer 12 of the second conductivity type.

既に説明したように、半導体発光素子において、例えば、第1導電形(例えばp形)の半導体層に接続された電極およびその周辺において発生する熱が、第2導電形(例えばn形)の半導体層に接続された電極およびその周辺において発生する熱よりも大きいことがある。発光装置112においては、第3電極23e(例えば発熱量が大)の少なくとも一部が、第2電極12e(例えば発熱量が小)と、積層される。第4電極24e(例えば発熱量が小)の少なくとも一部が、第1電極11e(例えば発熱量が大)と積層される。このため、発生する熱が平均化され、局部的な温度上昇が抑制される。これにより、放熱の効率が高まり、高い発光効率を得ることができる。   As already described, in the semiconductor light emitting device, for example, heat generated in and around the electrode connected to the semiconductor layer of the first conductivity type (for example, p-type) is generated in the semiconductor of the second conductivity type (for example, n-type). It may be greater than the heat generated at and around the electrodes connected to the layer. In the light emitting device 112, at least a part of the third electrode 23e (for example, a large amount of heat generation) is laminated with the second electrode 12e (for example, a small amount of heat generation). At least a part of the fourth electrode 24e (for example, a small amount of heat generation) is laminated with the first electrode 11e (for example, a large amount of heat generation). For this reason, the generated heat is averaged, and a local temperature rise is suppressed. Thereby, the efficiency of heat dissipation increases and high luminous efficiency can be obtained.

このように、実施形態において、第1半導体層11から第2半導体層12に向かう方向に対して垂直な平面に投影したときに、第3電極23及び前記第4電極24のいずれか一方の少なくとも一部は、第1電極11eと重なり、第3電極23及び第4電極24のいずれか他方の少なくとも一部は、第2電極12eと重なるように配置することができる。   Thus, in the embodiment, when projected onto a plane perpendicular to the direction from the first semiconductor layer 11 to the second semiconductor layer 12, at least one of the third electrode 23 and the fourth electrode 24 is used. A part of the first electrode 11e overlaps with the second electrode 12e, and at least a part of either the third electrode 23 or the fourth electrode 24 overlaps with the second electrode 12e.

例えば、第3電極23eから第4電極24eに向かう方向と、第1電極11eから第2電極12eに向かう方向と、の間の角度は、約0度、または、約180度である。例えば、第3電極23eから第4電極24eに向かう方向と、第1電極11eから第2電極12eに向かう方向と、の間の角度の絶対値は、45度未満である。   For example, the angle between the direction from the third electrode 23e toward the fourth electrode 24e and the direction from the first electrode 11e toward the second electrode 12e is approximately 0 degrees or approximately 180 degrees. For example, the absolute value of the angle between the direction from the third electrode 23e toward the fourth electrode 24e and the direction from the first electrode 11e toward the second electrode 12e is less than 45 degrees.

上記の発光装置110〜112においては、第1電極11eから第2電極12eに向かう方向は、実装主面50aの外縁の辺に対して、平行または垂直である。そして、第3電極23eから第4電極24eに向かう方向は、実装主面50aの外縁の辺に対して、平行または垂直である。   In the light emitting devices 110 to 112 described above, the direction from the first electrode 11e toward the second electrode 12e is parallel or perpendicular to the outer edge side of the mounting main surface 50a. The direction from the third electrode 23e toward the fourth electrode 24e is parallel or perpendicular to the outer edge side of the mounting main surface 50a.

図4(a)及び図4(b)は、第1の実施形態に係る別の発光装置を例示する模式的平面図である。
図4(a)に表したように、本実施形態に係る別の発光装置113においては、第1電極11eから第2電極12eに向かう方向は、X軸方向に沿う。第3電極23eから第4電極24eに向かう方向は、Y軸方向に沿う。実装基板50sの実装主面50aは、矩形であり、実装主面50aの外縁の辺が、X軸方向及びY軸方向に対して傾斜している。これ以外の構成は、発光装置110と同様である。
FIG. 4A and FIG. 4B are schematic plan views illustrating another light emitting device according to the first embodiment.
As shown in FIG. 4A, in another light emitting device 113 according to this embodiment, the direction from the first electrode 11e toward the second electrode 12e is along the X-axis direction. The direction from the third electrode 23e toward the fourth electrode 24e is along the Y-axis direction. The mounting main surface 50a of the mounting substrate 50s is rectangular, and the outer edge side of the mounting main surface 50a is inclined with respect to the X-axis direction and the Y-axis direction. The other configuration is the same as that of the light emitting device 110.

発光装置113において、実装主面50aの外縁の辺を基準方向とすると、第1電極11eから第2電極12eに向かう方向、及び、第3電極23eから第4電極24eに向かう方向は、その基準方向に対して傾斜している。   In the light emitting device 113, when the outer edge side of the mounting main surface 50a is a reference direction, the direction from the first electrode 11e to the second electrode 12e and the direction from the third electrode 23e to the fourth electrode 24e are the reference. Inclined with respect to direction.

このように、第1電極11eから第2電極12eに向かう方向と、実装主面50aの辺の方向と、の関係は、任意である。第3電極23eから第4電極24eに向かう方向と、実装主面50aの辺の方向と、の関係は、任意である。   Thus, the relationship between the direction from the first electrode 11e toward the second electrode 12e and the direction of the side of the mounting main surface 50a is arbitrary. The relationship between the direction from the third electrode 23e toward the fourth electrode 24e and the direction of the side of the mounting main surface 50a is arbitrary.

発光装置113及び114においては、X−Y平面に投影したときに、第1発光素子10の外形は、矩形である。第1発光素子10の外縁の辺は、実装基板50sの辺に対して、傾斜している。X−Y平面に投影したときに、第2発光素子20の外形は、矩形である。第2発光素子20の外縁の辺は、実装基板50sの辺に対して傾斜している。この例では、第1発光素子10の外縁の辺の延在方向は、第2発光素子20の外縁の辺の延在方向に対して平行または垂直である。実施形態において、第1発光素子10の外縁の辺の延在方向が、第2発光素子20の外縁の辺の延在方向に対して傾斜しても良い。   In the light emitting devices 113 and 114, the outer shape of the first light emitting element 10 is rectangular when projected onto the XY plane. The outer edge side of the first light emitting element 10 is inclined with respect to the side of the mounting substrate 50s. When projected onto the XY plane, the outer shape of the second light emitting element 20 is rectangular. The outer edge side of the second light emitting element 20 is inclined with respect to the side of the mounting substrate 50s. In this example, the extending direction of the outer edge side of the first light emitting element 10 is parallel or perpendicular to the extending direction of the outer edge side of the second light emitting element 20. In the embodiment, the extending direction of the outer edge side of the first light emitting element 10 may be inclined with respect to the extending direction of the outer edge side of the second light emitting element 20.

図5(a)及び図5(b)は、第1の実施形態に係る別の発光装置を例示する模式的平面図である。
図5(a)に表したように、本実施形態に係る別の発光装置115においては、実装部品50において、第1〜第3基板電極51〜53、及び、第1〜第3接続部材51c〜53cが設けられている。第4基板電極54は、設けられていない。第3接続部材53c(例えば、第1配線)は、第3電極23eと第3基板電極53と、を電気的に接続する。第4接続部材54c(例えば第2配線)がさらに設けられている。第4接続部材54cは、第4電極24eに電気的に接続され、第2基板電極52に電気的に接続されている。これ以外の構成は、例えば、発光装置111と同様である。
FIG. 5A and FIG. 5B are schematic plan views illustrating another light emitting device according to the first embodiment.
As illustrated in FIG. 5A, in another light emitting device 115 according to the present embodiment, in the mounting component 50, the first to third substrate electrodes 51 to 53 and the first to third connection members 51 c. -53c are provided. The fourth substrate electrode 54 is not provided. The third connection member 53 c (for example, the first wiring) electrically connects the third electrode 23 e and the third substrate electrode 53. A fourth connection member 54c (for example, a second wiring) is further provided. The fourth connection member 54 c is electrically connected to the fourth electrode 24 e and is electrically connected to the second substrate electrode 52. Other configurations are the same as those of the light emitting device 111, for example.

図5(b)に表したように、本実施形態に係る別の発光装置116においては、実装部品50において、第1〜第3基板電極51〜53、及び、第1〜第3接続部材51c〜53cが設けられている。この例では、第3接続部材53c(例えば、第1配線)は、第4電極24eと第3基板電極53と、を電気的に接続する。第4接続部材54c(例えば第2配線)がさらに設けられている。第4接続部材54cは、第3電極23eに電気的に接続され、第1基板電極51に電気的に接続されている。   As illustrated in FIG. 5B, in another light emitting device 116 according to the present embodiment, in the mounting component 50, the first to third substrate electrodes 51 to 53 and the first to third connection members 51 c. -53c are provided. In this example, the third connection member 53c (for example, the first wiring) electrically connects the fourth electrode 24e and the third substrate electrode 53. A fourth connection member 54c (for example, a second wiring) is further provided. The fourth connection member 54 c is electrically connected to the third electrode 23 e and is electrically connected to the first substrate electrode 51.

このように、実施形態において、基板部55は、第1、第2基板電極51及び52に加えて、実装主面50a上に設けられた第3基板電極53をさらに含むことができる。実装部品50は、第3電極23e及び第4電極24eのいずれか一方と第3基板電極53とを電気的に接続する第1配線(例えば第3接続部材53c)をさらに含むことができる。発光装置115においては、第1配線(例えば第3接続部材53c)は、第3電極23eと第3基板電極53とを電気的に接続する。発光装置116においては、第1配線(例えば第3接続部材53c)は、第4電極24eと第3基板電極53とを電気的に接続する。   As described above, in the embodiment, the substrate unit 55 can further include the third substrate electrode 53 provided on the mounting main surface 50 a in addition to the first and second substrate electrodes 51 and 52. The mounting component 50 can further include a first wiring (for example, a third connection member 53 c) that electrically connects one of the third electrode 23 e and the fourth electrode 24 e and the third substrate electrode 53. In the light emitting device 115, the first wiring (for example, the third connection member 53c) electrically connects the third electrode 23e and the third substrate electrode 53. In the light emitting device 116, the first wiring (for example, the third connection member 53c) electrically connects the fourth electrode 24e and the third substrate electrode 53.

第2配線(第4接続部材54c)は、第3電極23e及び第4電極24eのいずれか他方と電気的に接続される。発光装置115においては、第2配線(第4接続部材54c)は、第4電極24eと接続される。発光装置116においては、第2配線(第4接続部材54c)は、第3電極23eと接続される。   The second wiring (fourth connection member 54c) is electrically connected to either the third electrode 23e or the fourth electrode 24e. In the light emitting device 115, the second wiring (fourth connection member 54c) is connected to the fourth electrode 24e. In the light emitting device 116, the second wiring (fourth connection member 54c) is connected to the third electrode 23e.

第2配線(第4接続部材54c)は、第1基板電極及び第2基板電極のいずれかと電気的に接続されることができる。発光装置115においては、第2配線(第4接続部材54c)は、第2基板電極52と接続される。発光装置115において、第2配線(第4接続部材54c)は、第1基板電極51と接続されても良い。発光装置116においては、第2配線(第4接続部材54c)は、第1基板電極51と接続される。発光装置116において、第2配線(第4接続部材54c)は、第2基板電極52と接続されても良い。
このように、発光装置115及び116においては、実装主面50a上に3つの基板電極が設けられる。
The second wiring (fourth connection member 54c) can be electrically connected to either the first substrate electrode or the second substrate electrode. In the light emitting device 115, the second wiring (fourth connection member 54 c) is connected to the second substrate electrode 52. In the light emitting device 115, the second wiring (fourth connection member 54 c) may be connected to the first substrate electrode 51. In the light emitting device 116, the second wiring (fourth connection member 54 c) is connected to the first substrate electrode 51. In the light emitting device 116, the second wiring (fourth connection member 54 c) may be connected to the second substrate electrode 52.
Thus, in the light emitting devices 115 and 116, three substrate electrodes are provided on the mounting main surface 50a.

既に説明した発光装置110〜114においては、実装主面50a上に4つの基板電極が設けられる。すなわち、基板部55は、実装主面50a上に設けられた第3基板電極53と第4基板電極54と、を含む。実装部品50は、第3電極23e及び第4電極24eのいずれか一方と第3基板電極53とを電気的に接続する第1配線(例えば第3接続部材53c)を含む。実装部品50は、第3電極23e及び第4電極24eのいずれか他方と第4基板電極54とを電気的に接続する第2配線(例えば第4接続部材54c)をさらに含む。   In the light emitting devices 110 to 114 already described, four substrate electrodes are provided on the mounting main surface 50a. That is, the substrate unit 55 includes the third substrate electrode 53 and the fourth substrate electrode 54 provided on the mounting main surface 50a. The mounting component 50 includes a first wiring (for example, a third connection member 53c) that electrically connects one of the third electrode 23e and the fourth electrode 24e to the third substrate electrode 53. The mounting component 50 further includes a second wiring (for example, a fourth connection member 54c) that electrically connects either the third electrode 23e or the fourth electrode 24e and the fourth substrate electrode 54.

図6は、第1の実施形態に係る別の発光装置を例示する模式的平面図である。
図6に表したように、本実施形態に係る別の発光装置117においては、実装主面50a上に2つの基板電極(第1基板電極51及び第2基板電極52)が設けられている。第3基板電極53及び第4基板電極54は設けられていない。発光装置117においては、第1配線(例えば第3接続部材53c)は、例えば、第3電極23eと、第1基板電極51と、を電気的に接続する。第2配線(例えば第4接続部材54c)は、例えば、第4電極24eと、第2基板電極52と、を電気的に接続する。
FIG. 6 is a schematic plan view illustrating another light emitting device according to the first embodiment.
As shown in FIG. 6, in another light emitting device 117 according to this embodiment, two substrate electrodes (first substrate electrode 51 and second substrate electrode 52) are provided on the mounting main surface 50a. The third substrate electrode 53 and the fourth substrate electrode 54 are not provided. In the light emitting device 117, the first wiring (for example, the third connection member 53c) electrically connects, for example, the third electrode 23e and the first substrate electrode 51. For example, the second wiring (for example, the fourth connecting member 54c) electrically connects the fourth electrode 24e and the second substrate electrode 52, for example.

実施形態において、第1発光素子10が第1の電源により駆動され、第2発光素子20は、第1の電源とは異なる第2の電源で駆動されても良い。実施形態において、第1発光素子10が第1の電源により駆動され、第2発光素子20も、第1の電源で駆動されても良い。   In the embodiment, the first light emitting element 10 may be driven by a first power source, and the second light emitting element 20 may be driven by a second power source different from the first power source. In the embodiment, the first light emitting element 10 may be driven by the first power source, and the second light emitting element 20 may be driven by the first power source.

図5(a)、図5(b)及び図6に例示した半導体発光素子115、116、117においては、例えば、回路を単純化できる。これにより、小型化できる。   In the semiconductor light emitting devices 115, 116, and 117 illustrated in FIGS. 5A, 5B, and 6, for example, the circuit can be simplified. Thereby, it can reduce in size.

図7は、第1の実施形態に係る別の発光装置を例示する模式的断面図である。
図7は、図1(c)のA1−A2線断面に相当する断面図である。
図7に表したように、本実施形態に係る別の発光装置110aにおいては、第1発光素子10の側面がテーパ形状である。例えば、第1発光素子10に含まれる第1素子基板10sの第1主面10aの側の面の面積は、第1素子基板10sの第2主面10bの側の面の面積よりも大きい。第1素子基板10sの側面は、Z軸方向に沿って傾斜したテーパ状である。
FIG. 7 is a schematic cross-sectional view illustrating another light emitting device according to the first embodiment.
FIG. 7 is a cross-sectional view corresponding to the cross section along line A1-A2 of FIG.
As shown in FIG. 7, in another light emitting device 110 a according to this embodiment, the side surface of the first light emitting element 10 has a tapered shape. For example, the area of the surface on the first main surface 10a side of the first element substrate 10s included in the first light emitting element 10 is larger than the area of the surface on the second main surface 10b side of the first element substrate 10s. The side surface of the first element substrate 10s has a tapered shape that is inclined along the Z-axis direction.

さらに、第2発光素子20の側面がテーパ形状である。例えば、第2発光素子20に含まれる第2素子基板20sの第3主面20aの側の面の面積は、第2素子基板20sの第4主面20bの側の面の面積よりも大きい。第2素子基板20sの側面は、Z軸方向に沿って傾斜したテーパ状である。   Furthermore, the side surface of the second light emitting element 20 is tapered. For example, the area of the surface on the third main surface 20a side of the second element substrate 20s included in the second light emitting element 20 is larger than the area of the surface on the fourth main surface 20b side of the second element substrate 20s. The side surface of the second element substrate 20s has a tapered shape that is inclined along the Z-axis direction.

発光素子の側面をテーパ形状とすることで、発光素子の側面における保護層などのカバレッジが向上し、例えば信頼性が向上する。発光素子の側面をテーパ形状とすることで、例えば、発光素子の側面における光の反射または出射を制御でき、発光素子からの光取り出し効率が向上する。
テーパ形状の側面は、発光装置111〜117において設けても良い。
By making the side surface of the light emitting element have a tapered shape, coverage such as a protective layer on the side surface of the light emitting element is improved, and for example, reliability is improved. By making the side surface of the light emitting element have a tapered shape, for example, reflection or emission of light on the side surface of the light emitting element can be controlled, and light extraction efficiency from the light emitting element is improved.
The tapered side surface may be provided in the light emitting devices 111 to 117.

図8(a)〜図8(f)は、第1の実施形態に係る別の発光装置を例示する模式的断面図である。
これらの図は、第1素子基板10s及び第2素子基板20sの構成を示しており、他の部分は省略している。
FIG. 8A to FIG. 8F are schematic cross-sectional views illustrating other light emitting devices according to the first embodiment.
These drawings show the configurations of the first element substrate 10s and the second element substrate 20s, and other portions are omitted.

図8(c)は、発光装置110bを例示する平面図である。図8(a)は、図8(c)のA1−A2線断面に相当する断面図である。図8(b)は、図8(c)のB1−B2線断面に相当する断面図である。
図8(a)〜図8(c)に表したように、本実施形態に係る別の発光装置110bにおいては、第1発光素子10の第1素子基板10sの周辺部の一部の厚さが、第1素子基板10sの内側部の厚さよりも薄い。
FIG. 8C is a plan view illustrating the light emitting device 110b. FIG. 8A is a cross-sectional view corresponding to the cross section along line A1-A2 of FIG. FIG. 8B is a cross-sectional view corresponding to the cross section along line B1-B2 of FIG.
As shown in FIG. 8A to FIG. 8C, in another light emitting device 110 b according to the present embodiment, the thickness of a part of the peripheral portion of the first element substrate 10 s of the first light emitting element 10. However, it is thinner than the thickness of the inner part of the first element substrate 10s.

第1素子基板10sは、第1縁部70rを有する。第1縁部70rは、第1素子基板10sをX−Y平面に投影したときの外縁に対応する。第1縁部70rは、外縁に沿っている。第1縁部70rは、X−Y平面内に実質的に延在する。第1縁部70rは、例えば、第1下基板辺71、第2下基板辺72、第3下基板辺73及び第4下基板辺74を含む。第2下基板辺72は、第1下基板辺71と離間する。第3下基板辺73は、第1下基板辺71の一端と、第2下基板辺72の一端と、接続される。第4下基板辺74は、第3下基板辺73と離間し、第1下基板辺71の他端と、第2下基板辺72の他端と、接続される。   The first element substrate 10s has a first edge portion 70r. The first edge portion 70r corresponds to the outer edge when the first element substrate 10s is projected onto the XY plane. The first edge portion 70r is along the outer edge. The first edge portion 70r extends substantially in the XY plane. The first edge portion 70r includes, for example, a first lower substrate side 71, a second lower substrate side 72, a third lower substrate side 73, and a fourth lower substrate side 74. The second lower substrate side 72 is separated from the first lower substrate side 71. The third lower substrate side 73 is connected to one end of the first lower substrate side 71 and one end of the second lower substrate side 72. The fourth lower substrate side 74 is separated from the third lower substrate side 73 and connected to the other end of the first lower substrate side 71 and the other end of the second lower substrate side 72.

第1素子基板10sは、第1基板上面10saと第1基板下面10sbとを有する。第1基板上面10saは、第2発光素子20に対向する面である。第1基板上面10saは、第1素子基板10sの第1主面10aの側の面である。第1基板下面10sbは、第1基板上面10saとは反対側の面である。第1基板下面10sbは、第1素子基板10sの第2主面10bの側の面である。第1基板上面10sa及び第1基板下面10sbは、X−Y平面に対して実質的に垂直である。第1基板上面10saの少なくとも一部は、第1縁部70から離間している。   The first element substrate 10s has a first substrate upper surface 10sa and a first substrate lower surface 10sb. The first substrate upper surface 10sa is a surface facing the second light emitting element 20. The first substrate upper surface 10sa is a surface on the first main surface 10a side of the first element substrate 10s. The first substrate lower surface 10sb is a surface opposite to the first substrate upper surface 10sa. The first substrate lower surface 10sb is a surface on the second main surface 10b side of the first element substrate 10s. The first substrate upper surface 10sa and the first substrate lower surface 10sb are substantially perpendicular to the XY plane. At least a part of the first substrate upper surface 10sa is separated from the first edge portion 70.

この例では、第1素子基板10sは、第1下基板斜面71s及び第2下基板斜面72sをさらに含む。第1下基板斜面71sは、第1基板上面10saと第1下基板辺71とに接続されている。第2下基板斜面72sは、第1基板上面10saと第2下基板辺72とに接続されている。第1下基板斜面71s及び第2下基板斜面72sは、X−Y平面に対して傾斜している。   In this example, the first element substrate 10s further includes a first lower substrate slope 71s and a second lower substrate slope 72s. The first lower substrate slope 71 s is connected to the first substrate upper surface 10 sa and the first lower substrate side 71. The second lower substrate slope 72 s is connected to the first substrate upper surface 10 sa and the second lower substrate side 72. The first lower substrate slope 71s and the second lower substrate slope 72s are inclined with respect to the XY plane.

第1下基板斜面71sとX−Y平面との間の角度θ1は、例えば、10度以上89度以下である。第2下基板斜面72sとX−Y平面との間の角度は、第1下基板斜面71sとX−Y平面との間の角度θ1と、同じでも良く、異なっても良い。   The angle θ1 between the first lower substrate slope 71s and the XY plane is, for example, not less than 10 degrees and not more than 89 degrees. The angle between the second lower substrate slope 72s and the XY plane may be the same as or different from the angle θ1 between the first lower substrate slope 71s and the XY plane.

第1基板上面10saと第1基板下面10sbとの間のZ軸方向に沿った距離は、第1縁部70rのZ軸方向に沿った長さよりも長い。第1素子基板10sは、上に凸の凸状の形状を有している。   The distance along the Z-axis direction between the first substrate upper surface 10sa and the first substrate lower surface 10sb is longer than the length along the Z-axis direction of the first edge portion 70r. The first element substrate 10s has a convex shape that is convex upward.

第1素子基板10sに斜面が設けられることで、第1基板上面10saの面積は、第1基板下面10sbの面積よりも小さくなる。   By providing the slope on the first element substrate 10s, the area of the first substrate upper surface 10sa is smaller than the area of the first substrate lower surface 10sb.

第1素子基板10sに斜面を設けることで、第1素子基板10sの周辺部における光の反射または出射を制御でき、第1発光素子10からの光取り出し効率が向上する。特に、発光装置の上側への光取り出し効率が向上する。   By providing a slope on the first element substrate 10s, the reflection or emission of light at the periphery of the first element substrate 10s can be controlled, and the light extraction efficiency from the first light emitting element 10 is improved. In particular, the light extraction efficiency to the upper side of the light emitting device is improved.

すなわち、第1素子基板10sの主面を周辺部において傾斜させる(テーパ形状とする)ことで、第1素子基板10sの周辺部における光の反射または出射を制御でき、第1発光素子10からの光取り出し効率が向上する。   That is, by inclining the main surface of the first element substrate 10 s in the peripheral part (with a tapered shape), it is possible to control the reflection or emission of light in the peripheral part of the first element substrate 10 s, and from the first light emitting element 10. The light extraction efficiency is improved.

第1発光素子10の第1素子基板10sの周辺部は、第1縁部70rに接続される部分である。第1素子基板10sの内側部は、第1縁部70rから離間し、例えば、第1基板上面10saと第1基板下面10sbとの間の部分である。内側部と第1縁部70rとの距離は、周辺部と第1縁部70rとの距離よりも長い。周辺部において、第2素子基板20sの主面がZ軸方向に対して傾斜している。   The peripheral part of the first element substrate 10s of the first light emitting element 10 is a part connected to the first edge part 70r. The inner portion of the first element substrate 10s is separated from the first edge portion 70r and is, for example, a portion between the first substrate upper surface 10sa and the first substrate lower surface 10sb. The distance between the inner side portion and the first edge portion 70r is longer than the distance between the peripheral portion and the first edge portion 70r. In the peripheral portion, the main surface of the second element substrate 20s is inclined with respect to the Z-axis direction.

この例では、第2発光素子20の第2素子基板20sの周辺部の一部の厚さが、第2素子基板20sの内側部の厚さよりも薄い。   In this example, the thickness of a part of the peripheral part of the second element substrate 20s of the second light emitting element 20 is thinner than the thickness of the inner part of the second element substrate 20s.

第2素子基板20sは、第2縁部80rを有する。第2縁部80rは、第2素子基板20sをX−Y平面に投影したときの外縁に対応する。第2縁部80rは、外縁に沿っている。第2縁部80rは、X−Y平面内に実質的に延在する。第2縁部80rは、例えば、第1上基板辺81、第2上基板辺82、第3上基板辺83及び第4上基板辺84を含む。第2上基板辺82は、第1上基板辺81と離間する。第3上基板辺83は、第1上基板辺81の一端と、第2上基板辺82の一端と、接続される。第4上基板辺84は、第3上基板辺83と離間し、第1上基板辺81の他端と、第2上基板辺82の他端と、接続される。   The second element substrate 20s has a second edge 80r. The second edge portion 80r corresponds to an outer edge when the second element substrate 20s is projected onto the XY plane. The second edge portion 80r is along the outer edge. The second edge portion 80r extends substantially in the XY plane. The second edge 80r includes, for example, a first upper substrate side 81, a second upper substrate side 82, a third upper substrate side 83, and a fourth upper substrate side 84. The second upper substrate side 82 is separated from the first upper substrate side 81. The third upper substrate side 83 is connected to one end of the first upper substrate side 81 and one end of the second upper substrate side 82. The fourth upper substrate side 84 is separated from the third upper substrate side 83 and is connected to the other end of the first upper substrate side 81 and the other end of the second upper substrate side 82.

第2素子基板20sは、第2基板下面20saと第2基板上面20sbとを有する。第2基板下面20saは、第1発光素子10に対向する面である。第2基板下面20saは、第2素子基板20sの第3主面20aの側の面である。第2基板上面20sbは、第2基板下面20saとは反対側の面である。第2基板上面20sbは、第2素子基板20sの第4主面20bの側の面である。第2基板下面20sa及び第2基板上面20sbは、X−Y平面に対して実質的に垂直である。第2基板上面20sbの少なくとも一部は、第2縁部80から離間している。   The second element substrate 20s has a second substrate lower surface 20sa and a second substrate upper surface 20sb. The second substrate lower surface 20sa is a surface facing the first light emitting element 10. The second substrate lower surface 20sa is a surface on the third main surface 20a side of the second element substrate 20s. The second substrate upper surface 20sb is the surface opposite to the second substrate lower surface 20sa. The second substrate upper surface 20sb is a surface on the fourth main surface 20b side of the second element substrate 20s. The second substrate lower surface 20sa and the second substrate upper surface 20sb are substantially perpendicular to the XY plane. At least a part of the second substrate upper surface 20 sb is separated from the second edge 80.

この例では、第2素子基板20sは、第1上基板斜面81s及び第2上基板斜面82sをさらに含む。第2上基板斜面81sは、第2基板上面20sbと第1上基板辺81とに接続されている。第2上基板斜面82sは、第2基板上面20sbと第2上基板辺82とに接続されている。第1上基板斜面81s及び第2上基板斜面82sは、X−Y平面に対して傾斜している。   In this example, the second element substrate 20s further includes a first upper substrate slope 81s and a second upper substrate slope 82s. The second upper substrate slope 81s is connected to the second substrate upper surface 20sb and the first upper substrate side 81. The second upper substrate slope 82s is connected to the second substrate upper surface 20sb and the second upper substrate side 82. The first upper substrate inclined surface 81s and the second upper substrate inclined surface 82s are inclined with respect to the XY plane.

第1上基板斜面81sとX−Y平面との間の角度θ2は、例えば、10度以上89度以下である。第2上基板斜面82sとX−Y平面との間の角度は、第1上基板斜面81sとX−Y平面との間の角度θ2と、同じでも良く、異なっても良い。   The angle θ2 between the first upper substrate slope 81s and the XY plane is, for example, not less than 10 degrees and not more than 89 degrees. The angle between the second upper substrate slope 82s and the XY plane may be the same as or different from the angle θ2 between the first upper substrate slope 81s and the XY plane.

第2基板上面20sbと第2基板下面20saとの間のZ軸方向に沿った距離は、第2縁部80rのZ軸方向に沿った長さよりも長い。第2素子基板20sは、上に凸の凸状の形状を有している。   The distance along the Z-axis direction between the second substrate upper surface 20sb and the second substrate lower surface 20sa is longer than the length of the second edge 80r along the Z-axis direction. The second element substrate 20s has a convex shape that is convex upward.

第2素子基板20sに斜面が設けられることで、第2基板上面20sbの面積は、第2基板下面20saの面積よりも小さくなる。   By providing the inclined surface on the second element substrate 20s, the area of the second substrate upper surface 20sb is smaller than the area of the second substrate lower surface 20sa.

第2素子基板20sに斜面を設けることで、第2素子基板20sの周辺部における光の反射または出射を制御でき、第2発光素子20からの光取り出し効率が向上する。特に、発光装置の上側への光取り出し効率が向上する。   By providing a slope on the second element substrate 20s, the reflection or emission of light at the peripheral portion of the second element substrate 20s can be controlled, and the light extraction efficiency from the second light emitting element 20 is improved. In particular, the light extraction efficiency to the upper side of the light emitting device is improved.

すなわち、第2素子基板20sの主面を周辺部において傾斜させる(テーパ形状とする)ことで、第2素子基板20sの周辺部における光の反射または出射を制御でき、第2発光素子20からの光取り出し効率が向上する。   That is, by inclining the main surface of the second element substrate 20 s in the peripheral part (with a tapered shape), it is possible to control the reflection or emission of light in the peripheral part of the second element substrate 20 s. The light extraction efficiency is improved.

第2発光素子20の第2素子基板20sの周辺部は、第2縁部80rに接続される部分である。第2素子基板20sの内側部は、第2縁部80rから離間し、例えば、第2基板上面20sbと第2基板下面20saとの間の部分である。内側部と第2縁部80rとの距離は、周辺部と第2縁部80rとの距離よりも長い。周辺部において、第2素子基板20sの主面がZ軸方向に対して傾斜している。   The peripheral part of the second element substrate 20s of the second light emitting element 20 is a part connected to the second edge 80r. The inner portion of the second element substrate 20s is separated from the second edge 80r, and is, for example, a portion between the second substrate upper surface 20sb and the second substrate lower surface 20sa. The distance between the inner side portion and the second edge portion 80r is longer than the distance between the peripheral portion and the second edge portion 80r. In the peripheral portion, the main surface of the second element substrate 20s is inclined with respect to the Z-axis direction.

この例では、X−Y平面に投影したときの第2素子基板20sの形状は、長方形である。すなわち、第1上基板辺81の長さは、第3上基板辺83の長さよりも長く、第4上基板辺84の長さよりも長い。すなわち、第2上基板辺82の長さは、第3上基板辺83の長さよりも長く、第4上基板辺84の長さよりも長い。第1上基板辺81及び第2上基板辺82は、長方形の長辺である。   In this example, the shape of the second element substrate 20s when projected onto the XY plane is a rectangle. That is, the length of the first upper substrate side 81 is longer than the length of the third upper substrate side 83 and longer than the length of the fourth upper substrate side 84. In other words, the length of the second upper substrate side 82 is longer than the length of the third upper substrate side 83 and longer than the length of the fourth upper substrate side 84. The first upper substrate side 81 and the second upper substrate side 82 are rectangular long sides.

このように、第2素子基板20sの形状が長方形である場合において、長方形の長辺に沿って、第1素子基板10sに斜面(第1下基板斜面71s及び第2下基板斜面72s)を設ける。長方形の長辺に沿って第1素子基板10sに斜面を設けると、長方形の短辺に沿って第1素子基板10sに斜面を設ける場合よりも、光取り出し効率の向上の効果が高い。   As described above, when the shape of the second element substrate 20s is a rectangle, the inclined surfaces (the first lower substrate inclined surface 71s and the second lower substrate inclined surface 72s) are provided on the first element substrate 10s along the long side of the rectangle. . Providing a slope on the first element substrate 10s along the long side of the rectangle is more effective in improving the light extraction efficiency than providing a slope on the first element substrate 10s along the short side of the rectangle.

図8(f)は、発光装置110cを例示する平面図である。図8(d)は、図8(f)のA1−A2線断面に相当する断面図である。図8(e)は、図8(f)のB1−B2線断面に相当する断面図である。
図8(d)〜図8(f)に表したように、本実施形態に係る別の発光装置110cにおいては、第1素子基板10sの周辺部の4辺の近傍部分の厚さが、第1素子基板10sの内側部の厚さよりも薄い。
FIG. 8F is a plan view illustrating the light emitting device 110c. FIG. 8D is a cross-sectional view corresponding to the cross section along line A1-A2 of FIG. FIG. 8E is a cross-sectional view corresponding to the cross section along line B1-B2 of FIG.
As shown in FIG. 8D to FIG. 8F, in another light emitting device 110 c according to the present embodiment, the thickness of the vicinity of the four sides of the peripheral portion of the first element substrate 10 s is as follows. It is thinner than the thickness of the inner part of the one-element substrate 10s.

この例では、第1素子基板10sは、第3下基板斜面73s及び第4下基板斜面74sをさらに含む。第3下基板斜面73sは、第1基板上面10saと第3下基板辺73とに接続されている。第4下基板斜面74sは、第1基板上面10saと第4下基板辺74とに接続されている。第3下基板斜面73s及び第4下基板斜面74sは、X−Y平面に対して傾斜している。   In this example, the first element substrate 10s further includes a third lower substrate slope 73s and a fourth lower substrate slope 74s. The third lower substrate slope 73 s is connected to the first substrate upper surface 10 sa and the third lower substrate side 73. The fourth lower substrate slope 74 s is connected to the first substrate upper surface 10 sa and the fourth lower substrate side 74. The third lower substrate slope 73s and the fourth lower substrate slope 74s are inclined with respect to the XY plane.

第3下基板斜面73sとX−Y平面との間の角度θ3は、例えば、10度以上89度以下である。第4下基板斜面74sとX−Y平面との間の角度は、第3下基板斜面73sとX−Y平面との間の角度θ3と、同じでも良く、異なっても良い。   The angle θ3 between the third lower substrate slope 73s and the XY plane is, for example, not less than 10 degrees and not more than 89 degrees. The angle between the fourth lower substrate slope 74s and the XY plane may be the same as or different from the angle θ3 between the third lower substrate slope 73s and the XY plane.

この場合も、第1基板上面10saの面積は、第1基板下面10sbの面積よりも小さくなる。   Also in this case, the area of the first substrate upper surface 10sa is smaller than the area of the first substrate lower surface 10sb.

第1素子基板10sに斜面を設けることで、第1素子基板10sの周辺部における光の反射または出射を制御でき、第1発光素子10からの光取り出し効率が向上する。特に、発光装置の上側への光取り出し効率が向上する。   By providing a slope on the first element substrate 10s, the reflection or emission of light at the periphery of the first element substrate 10s can be controlled, and the light extraction efficiency from the first light emitting element 10 is improved. In particular, the light extraction efficiency to the upper side of the light emitting device is improved.

この例では、第2発光素子20の第2素子基板20sの周辺部の4辺の近傍部分の厚さが、第2素子基板20sの内側部の厚さよりも薄い。   In this example, the thickness of the vicinity of the four sides of the peripheral part of the second element substrate 20s of the second light emitting element 20 is thinner than the thickness of the inner part of the second element substrate 20s.

この例では、第2素子基板20sは、第3上基板斜面83s及び第4上基板斜面84sをさらに含む。第3上基板斜面83sは、第2基板上面20sbと第3上基板辺83とに接続されている。第4上基板斜面84sは、第2基板上面20sbと第4上基板辺84とに接続されている。第3上基板斜面83s及び第4上基板斜面84sは、X−Y平面に対して傾斜している。   In this example, the second element substrate 20s further includes a third upper substrate slope 83s and a fourth upper substrate slope 84s. The third upper substrate slope 83s is connected to the second substrate upper surface 20sb and the third upper substrate side 83. The fourth upper substrate slope 84s is connected to the second substrate upper surface 20sb and the fourth upper substrate side 84. The third upper substrate inclined surface 83s and the fourth upper substrate inclined surface 84s are inclined with respect to the XY plane.

第3上基板斜面83sとX−Y平面との間の角度θ4は、例えば、10度以上89度以下である。第4上基板斜面84sとX−Y平面との間の角度は、第3上基板斜面83sとX−Y平面との間の角度θ4と、同じでも良く、異なっても良い。   An angle θ4 between the third upper substrate slope 83s and the XY plane is, for example, not less than 10 degrees and not more than 89 degrees. The angle between the fourth upper substrate slope 84s and the XY plane may be the same as or different from the angle θ4 between the third upper substrate slope 83s and the XY plane.

この場合も、第2基板上面20sbの面積は、第2基板下面20saの面積よりも小さくなる。   Also in this case, the area of the second substrate upper surface 20sb is smaller than the area of the second substrate lower surface 20sa.

第2素子基板20sに斜面を設けることで、第2素子基板20sの周辺部における光の反射または出射を制御でき、第2発光素子20からの光取り出し効率が向上する。特に、発光装置の上側への光取り出し効率が向上する。   By providing a slope on the second element substrate 20s, the reflection or emission of light at the peripheral portion of the second element substrate 20s can be controlled, and the light extraction efficiency from the second light emitting element 20 is improved. In particular, the light extraction efficiency to the upper side of the light emitting device is improved.

このような斜面は、第1素子基板10sに設け、第2素子基板20sに設けなくても良い。このような斜面は、第2素子基板20sに設け、第1素子基板10sに設けなくても良い。このような斜面は、発光装置111〜117、及び、後述する発光装置118において設けても良い。   Such a slope may be provided on the first element substrate 10s and may not be provided on the second element substrate 20s. Such a slope may be provided on the second element substrate 20s and may not be provided on the first element substrate 10s. Such a slope may be provided in the light emitting devices 111 to 117 and the light emitting device 118 described later.

図9(a)及び図9(b)は、第1の実施形態に係る別の発光装置を例示する模式図である。
図9(b)は、平面図である。図9(a)は、図9(b)のA1−A2線断面に相当する断面図である。
図9(a)及び図9(b)に表したように、本実施形態に係る別の発光装置118においては、X−Y平面に投影したときに、第2発光素子20は、第1電極11eと重なり、第1接続部材51cと重なる。X−Y平面に投影したときに、第2発光素子20は、第2電極12eと重ならず、第2接続部材52cと重ならない。
発光装置118においても、単位面積当たりの光量を向上できる。
FIG. 9A and FIG. 9B are schematic views illustrating another light emitting device according to the first embodiment.
FIG. 9B is a plan view. FIG. 9A is a cross-sectional view corresponding to the cross section along line A1-A2 of FIG.
As shown in FIG. 9A and FIG. 9B, in another light emitting device 118 according to this embodiment, the second light emitting element 20 has the first electrode when projected onto the XY plane. 11e and the first connecting member 51c. When projected onto the XY plane, the second light emitting element 20 does not overlap the second electrode 12e and does not overlap the second connection member 52c.
Also in the light emitting device 118, the amount of light per unit area can be improved.

発光装置118においては、第1電極11eの面積は、第2電極12eの面積よりも大きい。第1電極11eに対応する第1半導体層11がp形であり、第2電極12eに対応する第2半導体層12がn形である。第2半導体層12の面積が大きく設計されている。すなわち、第1発光層15の面積を拡大できる。これにより、第1発光素子10における発光効率が向上できる。   In the light emitting device 118, the area of the first electrode 11e is larger than the area of the second electrode 12e. The first semiconductor layer 11 corresponding to the first electrode 11e is p-type, and the second semiconductor layer 12 corresponding to the second electrode 12e is n-type. The area of the second semiconductor layer 12 is designed to be large. That is, the area of the first light emitting layer 15 can be enlarged. Thereby, the luminous efficiency in the 1st light emitting element 10 can be improved.

発光装置118においては、例えば、第2発光素子20の放熱経路を大きくできる。これにより、第2発光素子20における発光効率が向上できる。   In the light emitting device 118, for example, the heat dissipation path of the second light emitting element 20 can be increased. Thereby, the luminous efficiency in the 2nd light emitting element 20 can be improved.

図10は、第1の実施形態に係る別の発光装置を例示する模式的断面図である。
図10は、図1(c)のA1−A2線断面に相当する断面図である。
図10に表したように、本実施形態に係る発光装置110dにおいては、波長変換層60がさらに設けられる。波長変換層60は、第1発光素子10の少なくとも一部を覆う。波長変換層60は、第2発光素子20の少なくとも一部をさらに覆っても良い。波長変換層60は、第1発光層15から放出された第1光の少なくとも一部を吸収し、第1光の波長(例えばピーク波長)とは異なる波長(例えばピーク波長)の光を放出する。波長変換層60は、第2発光層25から放出された第2光の少なくとも一部を吸収し、第2光の波長(例えばピーク波長)とは異なる波長(例えばピーク波長)の光をさらに放出しても良い。
FIG. 10 is a schematic cross-sectional view illustrating another light emitting device according to the first embodiment.
FIG. 10 is a cross-sectional view corresponding to the cross section along line A1-A2 of FIG.
As shown in FIG. 10, in the light emitting device 110 d according to the present embodiment, a wavelength conversion layer 60 is further provided. The wavelength conversion layer 60 covers at least a part of the first light emitting element 10. The wavelength conversion layer 60 may further cover at least a part of the second light emitting element 20. The wavelength conversion layer 60 absorbs at least part of the first light emitted from the first light emitting layer 15 and emits light having a wavelength (for example, peak wavelength) different from the wavelength (for example, peak wavelength) of the first light. . The wavelength conversion layer 60 absorbs at least part of the second light emitted from the second light emitting layer 25 and further emits light having a wavelength (for example, peak wavelength) different from the wavelength of the second light (for example, peak wavelength). You may do it.

波長変換層60は、例えば、蛍光体粒子と、その蛍光体粒子が分散された樹脂(例えばシリコーン樹脂)と、を含む。   The wavelength conversion layer 60 includes, for example, phosphor particles and a resin (for example, silicone resin) in which the phosphor particles are dispersed.

波長変換層60から放出される光の波長(例えばピーク波長)は、第1光の波長(例えばピーク波長)よりも長い。波長変換層60から放出される光の波長(例えばピーク波長)は、第2光の波長(例えばピーク波長)よりも長い。   The wavelength (for example, peak wavelength) of the light emitted from the wavelength conversion layer 60 is longer than the wavelength of the first light (for example, peak wavelength). The wavelength (for example, peak wavelength) of the light emitted from the wavelength conversion layer 60 is longer than the wavelength of the second light (for example, peak wavelength).

波長変換層60は、発光装置110〜118、110a〜110cにおいて設けても良い。   The wavelength conversion layer 60 may be provided in the light emitting devices 110 to 118 and 110a to 110c.

発光装置110〜118、及び、110a〜110dにおいて、第2発光層25から放出される第2光のピーク波長は、第1発光層15から放出される第1光のピーク波長と同じとすることができる。例えば、第2光のピーク波長と、第1光のピーク波長と、の差の絶対値は、10nm以下である。この場合は、そのピーク波長の光に関して、より強度を高めることができる。   In the light emitting devices 110 to 118 and 110 a to 110 d, the peak wavelength of the second light emitted from the second light emitting layer 25 is the same as the peak wavelength of the first light emitted from the first light emitting layer 15. Can do. For example, the absolute value of the difference between the peak wavelength of the second light and the peak wavelength of the first light is 10 nm or less. In this case, the intensity can be further increased with respect to the light having the peak wavelength.

第2光のピーク波長は、第1光のピーク波長と異なっても良い。例えば、第2光のピーク波長は、第1光のピーク波長よりも長く、両者の差は10nmを超える。両者の差は、30nm以上でも良い。例えば、第1光が第2発光層25を通過するときに、第1光の一部が第2発光層25で吸収されることが抑制できる。これにより、効率が向上できる。   The peak wavelength of the second light may be different from the peak wavelength of the first light. For example, the peak wavelength of the second light is longer than the peak wavelength of the first light, and the difference between the two exceeds 10 nm. The difference between the two may be 30 nm or more. For example, when the first light passes through the second light emitting layer 25, it can be suppressed that a part of the first light is absorbed by the second light emitting layer 25. Thereby, efficiency can be improved.

第2光のピーク波長が、第1光のピーク波長とは異なる場合、第1光の強度、及び、第2光の強度の少なくともいずれかを変更することで、発光装置から得られる光の波長特性を制御できる。   When the peak wavelength of the second light is different from the peak wavelength of the first light, the wavelength of the light obtained from the light emitting device by changing at least one of the intensity of the first light and the intensity of the second light Control the characteristics.

(第2の実施形態)
図11(a)及び図11(b)は、第2の実施形態に係る発光装置を例示する模式図である。
図11(a)は平面図である。図11(b)は、図11(a)のC1−C2線断面図である。
図11(a)及び図11(b)に表したように、本実施形態に係る発光装置120は、第1発光素子10及び第2発光素子20に加えて、第3発光素子30をさらに含む。第1発光素子10及び第2発光素子20は、例えば、発光装置110と同様なので説明を省略する。
(Second Embodiment)
FIG. 11A and FIG. 11B are schematic views illustrating the light emitting device according to the second embodiment.
FIG. 11A is a plan view. FIG.11 (b) is the C1-C2 sectional view taken on the line of Fig.11 (a).
As shown in FIGS. 11A and 11B, the light emitting device 120 according to the present embodiment further includes a third light emitting element 30 in addition to the first light emitting element 10 and the second light emitting element 20. . The first light emitting element 10 and the second light emitting element 20 are the same as the light emitting device 110, for example, and thus the description thereof is omitted.

第3発光素子30は、第1導電形の第5半導体層35と、第2導電形の第6半導体層36と、第3発光層30lと、を含む。第1発光素子10の第2半導体層12が、第5半導体層35と、第1発光層15との間に配置される。第6半導体層36は、第5半導体層35と第2半導体層12との間に設けられる。第3発光層30lは、第5半導体層35と第6半導体層36との間に設けられる。   The third light emitting element 30 includes a first conductivity type fifth semiconductor layer 35, a second conductivity type sixth semiconductor layer 36, and a third light emitting layer 301. The second semiconductor layer 12 of the first light emitting element 10 is disposed between the fifth semiconductor layer 35 and the first light emitting layer 15. The sixth semiconductor layer 36 is provided between the fifth semiconductor layer 35 and the second semiconductor layer 12. The third light emitting layer 301 is provided between the fifth semiconductor layer 35 and the sixth semiconductor layer 36.

第3発光素子30は、第5主面30aと、第6主面30bと、を有する。第5主面30aは、第1発光素子10の側の主面である。第6主面30bは、第5主面30aとは反対側の主面である。第5主面30aは、例えば下面であり、第6主面30bは、例えば、上面である。   The third light emitting element 30 has a fifth main surface 30a and a sixth main surface 30b. The fifth major surface 30a is a major surface on the first light emitting element 10 side. The sixth major surface 30b is a major surface opposite to the fifth major surface 30a. The fifth major surface 30a is, for example, a lower surface, and the sixth major surface 30b is, for example, an upper surface.

第3発光素子30は、第5電極35eと、第6電極36eと、を含む。第5電極35e及び第6電極36eは、第6主面30b(上面)の側に設けられる。第5電極35eは、第5半導体層35と電気的に接続されている。第6電極36eは、第6半導体層36と電気的に接続されている。   The third light emitting element 30 includes a fifth electrode 35e and a sixth electrode 36e. The fifth electrode 35e and the sixth electrode 36e are provided on the sixth main surface 30b (upper surface) side. The fifth electrode 35e is electrically connected to the fifth semiconductor layer 35. The sixth electrode 36e is electrically connected to the sixth semiconductor layer 36.

例えば、第6半導体層36は、第5部分36pと、第6部分36qと、を含む。第6部分36qは、X−Y平面(第6半導体層36から第5半導体層35に向かう方向に対して垂直な第3平面)に沿って、第5部分36pと並ぶ。第3発光層30lは、第5部分36pと第5半導体層35との間に配置される。   For example, the sixth semiconductor layer 36 includes a fifth portion 36p and a sixth portion 36q. The sixth portion 36q is aligned with the fifth portion 36p along the XY plane (a third plane perpendicular to the direction from the sixth semiconductor layer 36 to the fifth semiconductor layer 35). The third light emitting layer 301 is disposed between the fifth portion 36p and the fifth semiconductor layer 35.

この例では、第3発光素子30は、第5電極35eの上に設けられた第3のパッド部35fと、第6電極36eの上に設けられた第4のパッド部36fと、をさらに含む。   In this example, the third light emitting element 30 further includes a third pad portion 35f provided on the fifth electrode 35e, and a fourth pad portion 36f provided on the sixth electrode 36e. .

この例では、基板部55は、実装主面50aの上に設けられた第5基板電極55e及び第6基板電極56eをさらに含む。第5基板電極55eは、例えば、第1〜第4基板電極51〜54と離間する。第6基板電極56eは、例えば、第1〜第5基板電極51〜54、55eと離間する。   In this example, the substrate unit 55 further includes a fifth substrate electrode 55e and a sixth substrate electrode 56e provided on the mounting main surface 50a. For example, the fifth substrate electrode 55e is separated from the first to fourth substrate electrodes 51 to 54. For example, the sixth substrate electrode 56e is separated from the first to fifth substrate electrodes 51 to 54, 55e.

実装部品50は、基板部55に加えて、第5接続部材55c(例えば第3配線)及び第6接続部材56c(例えば第4配線)をさらに含む。第5接続部材55cは、第5基板電極55eと、第5電極35eと、を電気的に接続する。第5接続部材55cは、例えば、第3のパッド部35fと接続される。第6接続部材56cは、第6基板電極56eと、第6電極36eと、を電気的に接続する。第6接続部材56cは、例えば、第4のパッド部36fと接続される。   The mounting component 50 further includes a fifth connection member 55c (for example, a third wiring) and a sixth connection member 56c (for example, a fourth wiring) in addition to the substrate portion 55. The fifth connection member 55c electrically connects the fifth substrate electrode 55e and the fifth electrode 35e. The fifth connection member 55c is connected to, for example, the third pad portion 35f. The sixth connection member 56c electrically connects the sixth substrate electrode 56e and the sixth electrode 36e. The sixth connection member 56c is connected to, for example, the fourth pad portion 36f.

例えば、第1発光層15から放出された第1光の少なくとも一部は、第3発光素子30の少なくとも一部を通過して、第3発光素子30の外部に出射する。発光装置120においても、単位面積当たりの光量を高めた発光装置が提供できる。   For example, at least a part of the first light emitted from the first light emitting layer 15 passes through at least a part of the third light emitting element 30 and is emitted to the outside of the third light emitting element 30. Also in the light emitting device 120, a light emitting device with an increased amount of light per unit area can be provided.

この例では、第1発光素子10と第3発光素子30との間に、中間層40が延在している。第1発光層15から放出された第1光の少なくとも一部は、中間層40を通過して、第3発光素子30に入射する。   In this example, the intermediate layer 40 extends between the first light emitting element 10 and the third light emitting element 30. At least a part of the first light emitted from the first light emitting layer 15 passes through the intermediate layer 40 and enters the third light emitting element 30.

このように、第1発光素子10の上に、複数の発光素子を設けることができる。第1発光素子10の上に設けられる発光素子の数は任意である。   Thus, a plurality of light emitting elements can be provided on the first light emitting element 10. The number of light emitting elements provided on the first light emitting element 10 is arbitrary.

発光装置120において、第3発光層30lから放出される第3光のピーク波長と、第1発光層15から放出される第1光のピーク波長と、第2発光層25から放出される第2光のピーク波長と、の互いの関係は任意である。   In the light emitting device 120, the peak wavelength of the third light emitted from the third light emitting layer 301, the peak wavelength of the first light emitted from the first light emitting layer 15, and the second wavelength emitted from the second light emitting layer 25. The relationship with the peak wavelength of light is arbitrary.

例えば、第3光のピーク波長は、第1光のピーク波長よりも長く、両者の差は10nmを超える。両者の差は、30nm以上でも良い。例えば、第1光が第3発光層30lを通過するときに、第1光の一部が第3発光層30lで吸収されることが抑制できる。これにより、効率が向上できる。   For example, the peak wavelength of the third light is longer than the peak wavelength of the first light, and the difference between both exceeds 10 nm. The difference between the two may be 30 nm or more. For example, when the first light passes through the third light emitting layer 301, it can be suppressed that a part of the first light is absorbed by the third light emitting layer 301. Thereby, efficiency can be improved.

実施形態に係る発光装置は、例えば、照明装置や、表示装置などの光源として利用することができる。   The light emitting device according to the embodiment can be used as a light source such as a lighting device or a display device.

実施形態によれば、単位面積当たりの光量を高めた発光装置が提供される。   According to the embodiment, a light emitting device having an increased amount of light per unit area is provided.

なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. Furthermore, in the above chemical formula, those further containing a group V element other than N (nitrogen), those further containing various elements added for controlling various physical properties such as conductivity type, and unintentionally Those further including various elements included are also included in the “nitride semiconductor”.

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。   In the present specification, “vertical” and “parallel” include not only strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may be substantially vertical and substantially parallel. is good.

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、発光装置に含まれる発光素子、半導体層、発光層、電極、パッド部、素子基板、実装部品、基板部、実装基板、基板電極、接続部材、配線、反射層及び裏面層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples. However, embodiments of the present invention are not limited to these specific examples. For example, each element included in a light emitting device, such as a light emitting element, a semiconductor layer, a light emitting layer, an electrode, a pad portion, an element substrate, a mounting component, a substrate portion, a mounting substrate, a substrate electrode, a connection member, a wiring, a reflective layer, and a back layer With respect to the specific configuration, as long as a person skilled in the art can carry out the present invention in a similar manner and appropriately obtain the same effect by appropriately selecting from the well-known ranges, it is included in the scope of the present invention.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.

その他、本発明の実施の形態として上述した発光装置を基にして、当業者が適宜設計変更して実施し得る全ての発光装置も、本発明の要旨を包含する限り、本発明の範囲に属する。   In addition, all light-emitting devices that can be implemented by a person skilled in the art based on the light-emitting device described above as an embodiment of the present invention are also included in the scope of the present invention as long as they include the gist of the present invention. .

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。   In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

10…第1発光素子、 10a…第1主面、 10b…第2主面、 10s…第1素子基板、 10sa…第1基板上面、 10sb…第1基板下面、 11…第1半導体層、 11e…第1電極、 12…第2半導体層、 12e…第2電極、 12p…第1部分、 12q…第2部分、 15…第1発光層、 15a…第1障壁層、 15b…第1井戸層、 20…第2発光素子、 20a…第3主面、 20b…第4主面、 20s…第2素子基板、 20sa…第2基板下面、 20sb…第2基板上面、 23…第3半導体層、 23e…第3電極、 23f…第1のパッド部、 24…第4半導体層、 24e…第4電極、 24f…第2のパッド部、 24p…第3部分、 24q…第4部分、 25…第2発光層、 25a…第2障壁層、 25b…第2井戸層、 30…第3発光素子、 30a…第5主面、 30b…第6主面、 30l…第3発光層、 35…第5半導体層、 35e…第5電極、 35f…第3のパッド部、 36…第6半導体層、 36e…第6電極、 36f…第4のパッド部、 36p…第5部分、 36q…第6部分、 40…中間層、 50…実装部品、 50a…実装主面、 50b…裏面、 50s…実装基板、 51〜54…第1〜第4基板電極、 51c…第1接続部材、 52c…第2接続部材、 53c…第3接続部材(第1配線)、 54c…第4接続部材(第2配線)、 55…基板部、 55c…第5接続部材、 55e…第5基板電極、 56c…第6接続部材、 56e…第6基板電極、 57…反射層、 58…裏面層、 60…波長変換層、 70r…第2縁部、 71〜74…第1〜第4下基板辺、 71s〜74s…第1〜第4下基板斜面、 80r…第2縁部、 81〜84…第1〜第4上基板辺、 81s〜84s…第1〜第4上基板斜面、 θ1〜θ4…角度、 110〜118、110a〜110e、120…発光装置   DESCRIPTION OF SYMBOLS 10 ... 1st light emitting element, 10a ... 1st main surface, 10b ... 2nd main surface, 10s ... 1st element substrate, 10sa ... 1st substrate upper surface, 10sb ... 1st substrate lower surface, 11 ... 1st semiconductor layer, 11e 1st electrode, 12 ... 2nd semiconductor layer, 12e ... 2nd electrode, 12p ... 1st part, 12q ... 2nd part, 15 ... 1st light emitting layer, 15a ... 1st barrier layer, 15b ... 1st well layer 20 ... second light emitting element, 20a ... third main surface, 20b ... fourth main surface, 20s ... second element substrate, 20sa ... second substrate lower surface, 20sb ... second substrate upper surface, 23 ... third semiconductor layer, 23e ... third electrode, 23f ... first pad portion, 24 ... fourth semiconductor layer, 24e ... fourth electrode, 24f ... second pad portion, 24p ... third portion, 24q ... fourth portion, 25 ... first 2 light emitting layers, 25a... Second barrier layer, 25 2nd well layer, 30 ... 3rd light emitting element, 30a ... 5th main surface, 30b ... 6th main surface, 30l ... 3rd light emitting layer, 35 ... 5th semiconductor layer, 35e ... 5th electrode, 35f ... 35th ... 3, 36 ... sixth semiconductor layer, 36 e ... sixth electrode, 36 f ... fourth pad part, 36 p ... fifth part, 36 q ... sixth part, 40 ... intermediate layer, 50 ... mounting component, 50 a ... Mounting main surface, 50b ... back surface, 50s ... mounting substrate, 51-54 ... first to fourth substrate electrodes, 51c ... first connecting member, 52c ... second connecting member, 53c ... third connecting member (first wiring) 54c ... fourth connection member (second wiring), 55 ... substrate portion, 55c ... fifth connection member, 55e ... fifth substrate electrode, 56c ... sixth connection member, 56e ... sixth substrate electrode, 57 ... reflective layer 58 ... Back layer, 60 ... Wavelength conversion layer, 7 r ... 2nd edge, 71-74 ... 1st-4th lower board | substrate side, 71s-74s ... 1st-4th lower board | substrate slope, 80r ... 2nd edge, 81-84 ... 1st-4th upper Substrate sides, 81 s to 84 s... First to fourth upper substrate slopes, θ 1 to θ 4, angles, 110 to 118, 110 a to 110 e, 120.

Claims (12)

第1導電形の第1半導体層と、
第2導電形の第2半導体層と、
前記第1半導体層と前記第2半導体層との間に設けられた第1発光層と、
を含む第1発光素子と、
前記第1導電形の第3半導体層であって、前記第2半導体層が前記第3半導体層と前記第1発光層との間に配置される前記第3半導体層と、
前記第3半導体層と前記第2半導体層との間に設けられた前記第2導電形の第4半導体層と、
前記第3半導体層と前記第4半導体層との間に設けられた第2発光層と、
を含む第2発光素子と、
を備え、
前記第1発光層から放出された第1光の少なくとも一部は、前記第2発光素子の少なくとも一部を通過して、前記第2発光素子の外部に出射する発光装置。
A first semiconductor layer of a first conductivity type;
A second semiconductor layer of a second conductivity type;
A first light emitting layer provided between the first semiconductor layer and the second semiconductor layer;
A first light emitting device including:
A third semiconductor layer of the first conductivity type, wherein the second semiconductor layer is disposed between the third semiconductor layer and the first light emitting layer;
A fourth semiconductor layer of the second conductivity type provided between the third semiconductor layer and the second semiconductor layer;
A second light emitting layer provided between the third semiconductor layer and the fourth semiconductor layer;
A second light emitting device comprising:
With
A light emitting device in which at least part of the first light emitted from the first light emitting layer passes through at least part of the second light emitting element and is emitted to the outside of the second light emitting element.
前記第2半導体層と前記第4半導体層との間に設けられ前記第1光に対して透過性で絶縁性の中間層をさらに備え、
前記第1光の前記少なくとも一部は、前記中間層をさらに通過する請求項1記載の発光装置。
An intermediate layer which is provided between the second semiconductor layer and the fourth semiconductor layer and is transmissive and insulating with respect to the first light;
The light emitting device according to claim 1, wherein the at least part of the first light further passes through the intermediate layer.
前記第1発光素子は、
前記第2発光素子の側の第1主面と、
前記第1主面とは反対側の第2主面と、
を有し、
前記第1発光素子は、
前記第2主面の側に設けられ、前記第1半導体層と電気的に接続された第1電極と、
前記第2主面の側に設けられ、前記第2半導体層と電気的に接続された第2電極と、
をさらに含む請求項1または2に記載の発光装置。
The first light emitting element includes:
A first main surface on the second light emitting element side;
A second main surface opposite to the first main surface;
Have
The first light emitting element includes:
A first electrode provided on the second main surface side and electrically connected to the first semiconductor layer;
A second electrode provided on the second main surface side and electrically connected to the second semiconductor layer;
The light-emitting device according to claim 1, further comprising:
前記第1電極及び前記第2電極の少なくともいずれかは、前記第2発光層から放出された第2光の少なくとも一部を反射する請求項3記載の発光装置。   4. The light emitting device according to claim 3, wherein at least one of the first electrode and the second electrode reflects at least part of the second light emitted from the second light emitting layer. 実装主面を有する実装基板と、
前記実装主面上に設けられた第1基板電極と
前記実装主面上に設けられ前記第1基板電極と離間した第2基板電極と、
を含む基板部と、
前記第1電極と前記第1基板電極との間に設けられ、前記第1電極と前記第1基板電極とを電気的に接続する第1接続部材と、
前記第2電極と前記第2基板電極との間に設けられ、前記第2電極と前記第2基板電極とを電気的に接続する第2接続部材と、
を含む実装部品をさらに備えた請求項3または4に記載の発光装置。
A mounting board having a mounting main surface;
A first substrate electrode provided on the mounting main surface; a second substrate electrode provided on the mounting main surface and spaced apart from the first substrate electrode;
A substrate portion including:
A first connecting member provided between the first electrode and the first substrate electrode and electrically connecting the first electrode and the first substrate electrode;
A second connecting member provided between the second electrode and the second substrate electrode and electrically connecting the second electrode and the second substrate electrode;
The light emitting device according to claim 3, further comprising a mounting component including
前記第2発光素子の少なくとも一部は、前記第1半導体層から前記第2半導体層に向かう方向に対して垂直な平面に投影したときに、前記第1基板電極及び前記第2基板電極の少なくともいずれかと重なる請求項5記載の発光装置。   At least a part of the second light emitting element is projected onto a plane perpendicular to a direction from the first semiconductor layer toward the second semiconductor layer, and at least one of the first substrate electrode and the second substrate electrode. The light emitting device according to claim 5, which overlaps any one of them. 前記第2発光素子は、
前記第1発光素子の側の第3主面と、
前記第3主面とは反対側の第4主面と、
を有し、
前記第2発光素子は、
前記第4主面の側に設けられ、前記第3半導体層と電気的に接続された第3電極と、
前記第4主面の側に設けられ、前記第4半導体層と電気的に接続された第4電極と、
をさらに含む請求項5または6に記載の発光装置。
The second light emitting element includes:
A third principal surface on the first light emitting element side;
A fourth main surface opposite to the third main surface;
Have
The second light emitting element includes:
A third electrode provided on the fourth main surface side and electrically connected to the third semiconductor layer;
A fourth electrode provided on the fourth main surface side and electrically connected to the fourth semiconductor layer;
The light emitting device according to claim 5, further comprising:
前記基板部は、
前記実装主面上に設けられた第3基板電極と、
前記実装主面上に設けられ前記第3基板電極と離間する第4基板電極と、
をさらに含み、
前記実装部品は、
前記第3電極及び前記第4電極のいずれか一方と前記第3基板電極とを電気的に接続する第1配線と、
前記第3電極及び前記第4電極のいずれか他方と前記第4基板電極とを電気的に接続する第2配線と、
をさらに含む請求項7記載の発光装置。
The substrate portion is
A third substrate electrode provided on the mounting main surface;
A fourth substrate electrode provided on the mounting main surface and spaced apart from the third substrate electrode;
Further including
The mounting component is
A first wiring that electrically connects any one of the third electrode and the fourth electrode to the third substrate electrode;
A second wiring that electrically connects either the third electrode or the fourth electrode to the fourth substrate electrode;
The light emitting device according to claim 7, further comprising:
前記第1半導体層から前記第2半導体層に向かう方向に対して垂直な平面に投影したときに、前記第3電極及び前記第4電極のいずれか一方の少なくとも一部は、前記第1電極と重なり、前記第3電極及び前記第4電極のいずれか他方の少なくとも一部は、前記第2電極と重なる請求項7または8に記載の発光装置。   When projected onto a plane perpendicular to the direction from the first semiconductor layer toward the second semiconductor layer, at least part of either the third electrode or the fourth electrode is the first electrode and The light-emitting device according to claim 7 or 8, wherein at least a part of the other one of the third electrode and the fourth electrode overlaps the second electrode. 前記第1発光素子は、第1素子基板をさらに含み、
前記第1素子基板と前記第1発光層との間に前記第2半導体層が配置され、
前記第1素子基板は、
前記第1半導体層から前記第2半導体層に向かう方向に対して垂直な平面に投影したときの第1縁部と、
前記第2発光素子に対向し少なくとも一部が前記第1縁部から離間する第1基板上面と、
前記第1基板上面とは反対側の第1基板下面と、
前記第1基板上面と前記第1縁部との間に設けられ前記平面に対して傾斜した斜面と、
を含み、
前記第1基板上面と前記第1基板下面との間の前記方向に沿った距離は、前記第1縁部の前記方向に沿った長さよりも長い請求項1〜9のいずれか1つに記載の発光装置。
The first light emitting device further includes a first device substrate,
The second semiconductor layer is disposed between the first element substrate and the first light emitting layer;
The first element substrate is
A first edge when projected onto a plane perpendicular to the direction from the first semiconductor layer toward the second semiconductor layer;
An upper surface of a first substrate facing the second light emitting element and at least partially spaced from the first edge;
A first substrate lower surface opposite to the first substrate upper surface;
An inclined surface provided between the upper surface of the first substrate and the first edge and inclined with respect to the plane;
Including
The distance along the said direction between the said 1st board | substrate upper surface and the said 1st board | substrate lower surface is longer than the length along the said direction of the said 1st edge part, It is any one of Claims 1-9 Light-emitting device.
前記第2発光素子は、第2素子基板をさらに含み、
前記第2素子基板と前記第2発光層との間に前記第4半導体層が配置され、
前記第2素子基板は、
前記第1半導体層から前記第2半導体層に向かう方向に対して垂直な平面に投影したときの第2縁部と、
前記第1発光素子に対向する第2基板下面と、
前記第2基板下面とは反対側であり少なくとも一部が前記第2縁部から離間する第2基板上面と、
前記第2基板上面と前記第2縁部との間に設けられ前記平面に対して傾斜した斜面と、
を含み、
前記第2基板上面と前記第2基板下面との間の前記方向に沿った距離は、前記第2縁部の前記方向に沿った長さよりも長い請求項1〜10のいずれか1つに記載の発光装置。
The second light emitting device further includes a second device substrate,
The fourth semiconductor layer is disposed between the second element substrate and the second light emitting layer;
The second element substrate is
A second edge when projected onto a plane perpendicular to the direction from the first semiconductor layer toward the second semiconductor layer;
A second substrate lower surface facing the first light emitting element;
A second substrate upper surface opposite to the second substrate lower surface and at least partially spaced from the second edge;
An inclined surface provided between the upper surface of the second substrate and the second edge and inclined with respect to the plane;
Including
The distance along the said direction between the said 2nd board | substrate upper surface and the said 2nd board | substrate lower surface is longer than the length along the said direction of the said 2nd edge part, It is any one of Claims 1-10. Light-emitting device.
前記第1発光素子の少なくとも一部と、前記第2発光素子の少なくとも一部と、を覆い、前記第1光の一部と、前記第2発光層から放出される第2光の一部と、を吸収して前記第1光とは異なり前記第2光とは異なる波長の光を放出する波長変換層をさらに備えた請求項1〜11のいずれか1つに記載の発光装置。   Covering at least part of the first light emitting element and at least part of the second light emitting element, part of the first light and part of the second light emitted from the second light emitting layer; The light-emitting device according to claim 1, further comprising a wavelength conversion layer that absorbs light and emits light having a wavelength different from that of the second light unlike the first light.
JP2012248828A 2012-11-12 2012-11-12 Light-emitting device Pending JP2014096549A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012248828A JP2014096549A (en) 2012-11-12 2012-11-12 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012248828A JP2014096549A (en) 2012-11-12 2012-11-12 Light-emitting device

Publications (1)

Publication Number Publication Date
JP2014096549A true JP2014096549A (en) 2014-05-22

Family

ID=50939386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012248828A Pending JP2014096549A (en) 2012-11-12 2012-11-12 Light-emitting device

Country Status (1)

Country Link
JP (1) JP2014096549A (en)

Similar Documents

Publication Publication Date Title
US10608144B2 (en) Electrode pad structure of a light emitting diode
KR102135624B1 (en) Light emitting diode and led module having the same
EP2565944B1 (en) Semiconductor light emitting device
JP5820503B2 (en) Light emitting element
US9030090B2 (en) Light emitting diode with improved light extraction efficiency
JP5479384B2 (en) Light emitting device, light emitting device package, and lighting system
JP5210327B2 (en) Light emitting chip provided with at least one semiconductor substrate
KR20120134338A (en) A light emitting device
JP5850036B2 (en) Light emitting device
JP2014139997A (en) Light-emitting element and light-emitting element package
JP2014143394A (en) Light-emitting device
US20230088776A1 (en) Eutectic Electrode Structure of Flip-chip LED Chip and Flip-chip LED Chip
TW201324863A (en) Light emitting diode element and flip-chip light emitting diode package
US9406635B2 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
CN108075021A (en) Include the semiconductor light-emitting apparatus of reflector layer with multi-layer structure
JP5948915B2 (en) Semiconductor light emitting device
JP2015050303A (en) Light-emitting device
US20210351324A1 (en) Light-emitting element and image displaying apparatus
JP6892909B2 (en) Light emitting element and light emitting element package
KR20210096028A (en) Light emitting diode
JP2014096549A (en) Light-emitting device
JP5891760B2 (en) Light emitting device
TWI610464B (en) Light emitting diode structure
KR101028220B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20120109731A (en) A light emitting device