JP2014072546A - Content distribution device - Google Patents

Content distribution device Download PDF

Info

Publication number
JP2014072546A
JP2014072546A JP2012214564A JP2012214564A JP2014072546A JP 2014072546 A JP2014072546 A JP 2014072546A JP 2012214564 A JP2012214564 A JP 2012214564A JP 2012214564 A JP2012214564 A JP 2012214564A JP 2014072546 A JP2014072546 A JP 2014072546A
Authority
JP
Japan
Prior art keywords
packets
counter
external clock
transmission
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012214564A
Other languages
Japanese (ja)
Inventor
Mayumi Narukawa
真由美 鳴川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012214564A priority Critical patent/JP2014072546A/en
Publication of JP2014072546A publication Critical patent/JP2014072546A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To perform highly accurate control of a packet transmission band.SOLUTION: A content distribution device is provided with: an internal clock timer 205 for counting an internal clock; an external clock counter 201 for counting an external clock more accurate than the internal clock; an external clock counter read out unit 202 for reading counter values from the external clock counter 201; and a transmission processing program 203 which sets a cycle with the counter value of the external clock counter 201 as a reference, reads out the counter value of the external clock counter 201 by the external clock counter read out unit 202 every time it periodically starts in the cycle by the internal clock timer 205, calculates the number of transmission packets on the basis of a difference between the read-out counter value and a cycle start time so that a fixed amount of packets is transmitted every cycle, and transmits packets of the number of calculated transmission packets.

Description

本発明の実施形態は、IPネットワークを介してコンテンツをパケット配信するコンテンツ配信装置に関する。   Embodiments described herein relate generally to a content distribution apparatus that distributes content in packets via an IP network.

映像等のコンテンツをIPネットワークを介して配信する場合、送信側(コンテンツ配信装置)と受信側(送信機)とで送信レートが異なると受信側でバッファオーバフローやバッファアンダーフローが発生する。   When content such as video is distributed via an IP network, if the transmission rate is different between the transmission side (content distribution device) and the reception side (transmitter), a buffer overflow or a buffer underflow occurs on the reception side.

これを防止する方法として送信側と受信側でクロックを同期させる方法があるが、IPネットワークを介して送信側クロックに従属する手法(従属同期)では、送信側クロックの変動が問題となる。   As a method for preventing this, there is a method of synchronizing the clocks on the transmission side and the reception side. However, in the method dependent on the transmission side clock via the IP network (subordinate synchronization), fluctuation of the transmission side clock becomes a problem.

送信側と受信側で独立のクロックを用いて送受する方法(独立同期)では、送信側では高精度なクロックに基づいた正確な通信帯域制御を行い、受信側では高精度なクロックで受信処理を行う必要がある。   In the method of transmitting and receiving using independent clocks on the transmission side and the reception side (independent synchronization), the transmission side performs accurate communication bandwidth control based on a high-accuracy clock, and the reception side performs reception processing with a high-accuracy clock. There is a need to do.

特開2004−96684号公報JP 2004-96684 A

ところが、送信処理はサーバやパソコンによるソフト処理で実行されるため、OS(Operating System)のタイマによるクロックは、クロック精度が十分でない。またソフトウェアの起動時間に揺らぎが発生するため安定した通信帯域制御ができなかった。   However, since the transmission processing is executed by software processing by a server or a personal computer, the clock by the OS (Operating System) timer does not have sufficient clock accuracy. In addition, fluctuations in software startup time caused stable communication bandwidth control.

本実施形態の目的は、高精度なパケット送信帯域制御を実現できるコンテンツ配信装置を提供することにある。   An object of the present embodiment is to provide a content distribution apparatus capable of realizing highly accurate packet transmission bandwidth control.

本実施形態に係るコンテンツ配信装置は、コンテンツをパケット送信するコンテンツ配信装置であって、内部クロックを計数する内部クロックタイマと、前記内部クロックより精度の高い外部クロックを計数する外部クロックカウンタと、前記外部クロックカウンタからカウンタ値を読み出す読出手段と、前記外部クロックカウンタのカウンタ値を基準に周期を設定し、前記周期内で前記内部クロックタイマにより定期的に起動するごとに、前記読出手段により前記外部クロックカウンタのカウンタ値を読み出し、前記周期毎に一定量のパケットが送信されるように、前記読み出したカウンタ値と前記周期の開始時刻との差とに基づいて送信パケット数を算出する算出手段と、前記算出された送信パケット数のパケットを送信する送信手段とを具備するものである。   The content distribution apparatus according to the present embodiment is a content distribution apparatus that transmits a packet of content, an internal clock timer that counts an internal clock, an external clock counter that counts an external clock with higher accuracy than the internal clock, Reading means for reading a counter value from an external clock counter, and a period is set based on the counter value of the external clock counter, and the reading means causes the external clock to be Calculating means for reading the counter value of the clock counter and calculating the number of transmitted packets based on the difference between the read counter value and the start time of the period so that a fixed amount of packets are transmitted every period; Transmitting means for transmitting packets of the calculated number of transmitted packets; It is intended to comprise.

本実施形態に係るコンテンツ配信システムの全体構成図。1 is an overall configuration diagram of a content distribution system according to an embodiment. コンテンツ配信装置の構成例を示す機能ブロック図。The functional block diagram which shows the structural example of a content delivery apparatus. 受信装置の構成例を示す機能ブロック図。The functional block diagram which shows the structural example of a receiver. パケット送信処理を示すフローチャート。The flowchart which shows a packet transmission process. パケット送信イメージを示す図。The figure which shows a packet transmission image.

以下、図面を参照しながら本実施形態に係るコンテンツ配信装置を説明する。   The content distribution apparatus according to this embodiment will be described below with reference to the drawings.

図1は、本実施形態に係るコンテンツ配信システムの全体構成図である。コンテンツ配信装置2(送信側)と送信機3(受信側)との間はIPネットワーク1を介して接続され、送信機3はカバーエリアに存在する端末4との間で無線通信可能である。例えば、コンテンツ配信装置2から映像等のコンテンツやライブコンテンツがIPマルチキャスト通信により複数の送信機3にストリーム配信され、複数の送信機3はIPパケットにより受信したコンテンツを無線信号に変調して端末4に送信する。   FIG. 1 is an overall configuration diagram of a content distribution system according to the present embodiment. The content distribution apparatus 2 (transmission side) and the transmitter 3 (reception side) are connected via the IP network 1, and the transmitter 3 can communicate wirelessly with the terminal 4 existing in the cover area. For example, content such as video and live content are stream-distributed to a plurality of transmitters 3 by IP multicast communication from the content distribution device 2, and the plurality of transmitters 3 modulates the content received by IP packets into radio signals and transmits the terminal 4 Send to.

図2は、コンテンツ配信装置2の構成例を示す機能ブロック図である。コンテンツ配信装置2は、外部クロックカウンタ201、外部クロックカウンタ読み出し部202、送信処理プログラム203、コンテンツメモリ204、及びOS(Operating System)タイマ205を有する。   FIG. 2 is a functional block diagram illustrating a configuration example of the content distribution device 2. The content distribution apparatus 2 includes an external clock counter 201, an external clock counter reading unit 202, a transmission processing program 203, a content memory 204, and an OS (Operating System) timer 205.

外部クロックカウンタ201は、内部発振器により高精度クロックを発生させ、そのクロックをカウントする機能を持つカウンタである。   The external clock counter 201 is a counter having a function of generating a high-precision clock by an internal oscillator and counting the clock.

外部クロックカウンタ読み出し部202は、外部クロックカウンタ201の外部クロックのカウンタ値を読み出す機能を有する。   The external clock counter reading unit 202 has a function of reading the counter value of the external clock of the external clock counter 201.

送信処理プログラム203は、コンテンツメモリ204からコンテンツを入力しIPパケット化して送信する機能を有する。送信処理プログラム203は、OSクロックタイマ205により定期的に起動されIPパケットをIPネットワーク1に送信する。外部クロックカウンタ読み出し部202を介して外部クロックのカウンタ値を読み出し、後述するパケット送信処理によりIPパケットの送信数を演算し高精度な送信帯域制御を実現する。   The transmission processing program 203 has a function of inputting content from the content memory 204 and transmitting it as an IP packet. The transmission processing program 203 is periodically started by the OS clock timer 205 and transmits IP packets to the IP network 1. The counter value of the external clock is read out via the external clock counter reading unit 202, and the number of IP packet transmissions is calculated by packet transmission processing, which will be described later, thereby realizing highly accurate transmission bandwidth control.

図3は、送信機3の構成例を示す機能ブロック図である。送信機3は、IP受信処理プログラム301、受信バッファ302、受信処理部303、及び外部クロック304を有する。   FIG. 3 is a functional block diagram illustrating a configuration example of the transmitter 3. The transmitter 3 includes an IP reception processing program 301, a reception buffer 302, a reception processing unit 303, and an external clock 304.

IP受信処理プログラム301は、コンテンツ配信装置2からIPネットワーク1を介して送られてくるIPパケットを受信し、受信したIPパケットを受信バッファ302に格納する機能を有する。   The IP reception processing program 301 has a function of receiving an IP packet sent from the content distribution apparatus 2 via the IP network 1 and storing the received IP packet in the reception buffer 302.

受信処理部303は、外部クロック304が発生させる高精度クロックにしたがって、受信バッファ302に格納されたIPパケットを無線信号に変調して出力する機能を有する。   The reception processing unit 303 has a function of modulating an IP packet stored in the reception buffer 302 into a radio signal according to a high precision clock generated by the external clock 304 and outputting the radio signal.

なお、送信側と受信側で、外部クロックとしてGPS(Global Positioning System)クロックを用いるようにしてもよい。   Note that a GPS (Global Positioning System) clock may be used as an external clock on the transmission side and the reception side.

次に、図2のように構成されたコンテンツ配信装置2が行う送信帯域制御について説明する。送信帯域は、ある時間TxにPx個のパケットを送信することを保障し、送信のバーストをできるだけ少ない(送信速度の変動が無い)アルゴリズムが要求される。このため、送信処理プログラム203は、図4に示すようなパケット送信処理を行う。なお、図4において、Flagは定期送信の開始状態を示すフラグ、Tiは起動された時刻を示す外部カウンタ値、Tsは周期のスタート時刻を示す外部カウンタ値、Piはその時点までに送信した累積パケット数、Pはその起動時点で送信するパケット数、Txは周期時間、Pxは指定帯域を実現するために周期時間に送信すべきパケット数、taはOSクロックタイマで起動される時間間隔である。   Next, transmission band control performed by the content distribution apparatus 2 configured as shown in FIG. 2 will be described. The transmission band guarantees that Px packets are transmitted at a certain time Tx, and an algorithm is required that has as few transmission bursts as possible (no variation in transmission speed). Therefore, the transmission processing program 203 performs packet transmission processing as shown in FIG. In FIG. 4, Flag is a flag indicating the start state of periodic transmission, Ti is an external counter value indicating the start time, Ts is an external counter value indicating the start time of the cycle, and Pi is an accumulated value transmitted up to that point. The number of packets, P is the number of packets to be transmitted at the time of activation, Tx is the period time, Px is the number of packets to be transmitted in the period time to realize the specified bandwidth, and ta is the time interval activated by the OS clock timer. .

送信処理プログラム203は、内部クロックを基準とするOSクロックタイマ205によりta間隔で定期的に起動される。起動された送信処理プログラム203は、先ずFlagをチェックし(ステップS1)、FlagがOffの場合(初期起動の場合)はステップS2に移行し、起動されたプログラムの状態が安定するまで所定の閾値以上の時間が経過するまで待ち状態となる(ステップS2)。閾値以上の時間が経過すると、送信処理プログラム203はFlagをOnにし(ステップS3)、周期の初期設定処理として外部クロックカウンタ読み出し部202により外部カウンタ値Tiを読み込み(ステップS4)、その値Tiを周期の開始時刻Tsとして設定すると共に、累積送信パケット数Piを0に設定する(ステップS5)。   The transmission processing program 203 is periodically started at the ta interval by the OS clock timer 205 based on the internal clock. The activated transmission processing program 203 first checks the flag (step S1). If the flag is off (in the case of initial activation), the process proceeds to step S2, and a predetermined threshold value is maintained until the activated program state is stabilized. It will be in a waiting state until the above time passes (step S2). When the time equal to or greater than the threshold value has elapsed, the transmission processing program 203 sets Flag to On (step S3), reads the external counter value Ti by the external clock counter reading unit 202 as the period initial setting process (step S4), and sets the value Ti to The cycle start time Ts is set, and the cumulative transmission packet number Pi is set to 0 (step S5).

一方、ステップS1でFlagがOnの場合(初期起動でない場合)、外部クロックカウンタ読み出し部202により外部カウンタ値Tiを読み込み(ステップS6)、今回送信すべきパケット数Pを以下のように計算する(ステップS7)。   On the other hand, if the flag is On in step S1 (when it is not initially activated), the external counter value Ti is read by the external clock counter reading unit 202 (step S6), and the number P of packets to be transmitted this time is calculated as follows (step S6). Step S7).

つまり、周期の最初からの経過時間(Ti−Ts)に送るべき累積パケット数は、(Ti−Ts)×Px/Txで計算される。また前回までに送った累積パケット数はPiであるから、下記の式1のようにその差分が今回送信すべきパケット数Pとして求められる。   That is, the cumulative number of packets to be sent in the elapsed time (Ti−Ts) from the beginning of the cycle is calculated by (Ti−Ts) × Px / Tx. Since the cumulative number of packets sent up to the previous time is Pi, the difference is obtained as the number of packets P to be transmitted this time as shown in the following equation 1.

P=((Ti−Ts)×Px/Tx)−Pi ・・・(式1)
さらに、送信処理プログラム203は、送信パケット数Pが既定の値より大きい場合は、頭切り処理を行う(ステップS8)。OSの起動時間のバラつきでプログラムの起動が遅れ、前回起動時間との間隔が大きくなる場合がある。送信パケット数Pが既定の値より大きい場合は、送信パケット数Pの送信数を少なくし(頭切り)トラフィック変動を防止する。
P = ((Ti−Ts) × Px / Tx) −Pi (Expression 1)
Furthermore, when the number P of transmission packets is larger than a predetermined value, the transmission processing program 203 performs a head cut process (step S8). In some cases, the startup of the program is delayed due to variations in the startup time of the OS, and the interval from the previous startup time becomes large. When the number of transmission packets P is larger than a predetermined value, the number of transmissions of the number of transmission packets P is reduced (cut off) to prevent traffic fluctuations.

そして、送信処理プログラム203は、送信パケット数PのIPパケットを送信し(ステップS9)累積パケット数Piに実際に送信したパケット数を加算する(ステップS10)。周期の最初からの経過時間(Ti−Ts)が周期時間Txより大きくなった場合に(ステップS11)、下記式2のように次周期の設定を行う(ステップS12)。   Then, the transmission processing program 203 transmits IP packets having the number of transmission packets P (step S9), and adds the number of packets actually transmitted to the cumulative number of packets Pi (step S10). When the elapsed time (Ti-Ts) from the beginning of the cycle becomes larger than the cycle time Tx (step S11), the next cycle is set as shown in the following equation 2 (step S12).

Ts=Ts+Tx,Pi=Pi−Px ・・・(式2)
この式2により、次周期の開始時間の設定と、周期毎のパケット数の端数を次の周期以降に繰り越す処理を行う。
Ts = Ts + Tx, Pi = Pi−Px (Expression 2)
According to Equation 2, the setting of the start time of the next cycle and the process of carrying forward the fraction of the number of packets for each cycle after the next cycle are performed.

図5に、この図4の処理によるパケット送信イメージを示す。図5では、縦軸を累積パケット数Piとし、横軸を経過時間をとし、周期時間Txを63×51秒周期としている。また、。図5には、プログラムが実際に起動されたタイミングとその時に送信するパケット数Pを斜線パターンの部分で示し、期待する累積送信パケット数Pxを太線で示す。つまり、1周期毎に図5のPi−Pxで示す端数が次周期に繰り越される。   FIG. 5 shows a packet transmission image by the processing of FIG. In FIG. 5, the vertical axis represents the cumulative number of packets Pi, the horizontal axis represents the elapsed time, and the cycle time Tx is 63 × 51 seconds. Also,. In FIG. 5, the timing at which the program is actually started and the number P of packets to be transmitted at that time are indicated by hatched portions, and the expected cumulative number of transmitted packets Px is indicated by bold lines. That is, the fraction shown by Pi-Px in FIG. 5 is carried over to the next cycle every cycle.

以上述べたように、本実施形態では、上記式1において高精度の外部カウンタを用いることにより、OSの起動周期taのバラつきに依存せず安定した送信帯域のパケット送信を実現できる。また、バースト性を少なく抑えるためにはtaの値を小さくする(例えば、通常10〜100msのところ5msにする)ことにより実現できる。また、送信パケット数Pを求める際に生じた丸め誤差は、次の起動周期(5ms)での計算で誤差分繰り越されるので計算誤差は生じない。さらに、上記式2のように1周期Txの初期化処理においては実際に送ったパケット数を次周期に繰り越すことで演算誤差を無くすことが出来る。   As described above, in the present embodiment, by using a high-precision external counter in the above equation 1, packet transmission in a stable transmission band can be realized without depending on variations in the OS activation cycle ta. Moreover, in order to suppress the burst property to a small extent, it can be realized by reducing the value of ta (for example, it is usually 5 ms instead of 10 to 100 ms). In addition, the rounding error that occurs when obtaining the number P of transmission packets is carried over by the error in the calculation in the next start-up period (5 ms), so that no calculation error occurs. Further, in the initialization process of one cycle Tx as shown in the above formula 2, the calculation error can be eliminated by carrying over to the next cycle the number of packets actually transmitted.

したがって、本実施形態によれば、送信側と受信側で独立クロックによるコンテンツ配信において、パケット送信帯域を高精度で一定に保ち、送受信でエラーが発生せず、簡単なハードウエアとソフウェア処理で高精度なパケット送信帯域制御を実現できる。また、短い間隔で送信処理を行うため、トラフィックのバーストが少ない帯域制御を実現できる。   Therefore, according to the present embodiment, in content distribution using independent clocks on the transmission side and the reception side, the packet transmission bandwidth is kept constant with high accuracy, no error occurs in transmission and reception, and high speed is achieved with simple hardware and software processing. Accurate packet transmission bandwidth control can be realized. In addition, since transmission processing is performed at short intervals, bandwidth control with few traffic bursts can be realized.

なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

1…IPネットワーク、2…コンテンツ配信装置、3…送信機、4…端末、201…外部クロックカウンタ、202…外部クロックカウンタ読み出し部、203…送信処理プログラム、204…コンテンツメモリ、205…OSクロックタイマ、301…IP受信処理プログラム、302…受信バッファ、303…受信処理部、304…外部クロック。   DESCRIPTION OF SYMBOLS 1 ... IP network, 2 ... Content delivery apparatus, 3 ... Transmitter, 4 ... Terminal, 201 ... External clock counter, 202 ... External clock counter reading part, 203 ... Transmission processing program, 204 ... Content memory, 205 ... OS clock timer , 301 ... IP reception processing program, 302 ... reception buffer, 303 ... reception processing unit, 304 ... external clock.

Claims (3)

コンテンツをパケット送信するコンテンツ配信装置であって、
内部クロックを計数する内部クロックタイマと、
前記内部クロックより精度の高い外部クロックを計数する外部クロックカウンタと、
前記外部クロックカウンタからカウンタ値を読み出す読出手段と、
前記外部クロックカウンタのカウンタ値を基準に周期を設定し、前記周期内で前記内部クロックタイマにより定期的に起動するごとに、前記読出手段により前記外部クロックカウンタのカウンタ値を読み出し、前記周期毎に一定量のパケットが送信されるように、前記読み出したカウンタ値と前記周期の開始時刻との差とに基づいて送信パケット数を算出する算出手段と、
前記算出された送信パケット数のパケットを送信する送信手段と
を具備することを特徴とするコンテンツ配信装置。
A content distribution device that packet-transmits content,
An internal clock timer that counts the internal clock;
An external clock counter for counting an external clock with higher accuracy than the internal clock;
Reading means for reading a counter value from the external clock counter;
The cycle is set based on the counter value of the external clock counter, and the counter value of the external clock counter is read by the reading means every time the internal clock timer is periodically started within the cycle. Calculation means for calculating the number of transmitted packets based on the difference between the read counter value and the start time of the cycle so that a certain amount of packets are transmitted;
A content distribution apparatus comprising: a transmission unit configured to transmit packets of the calculated number of transmission packets.
前記周期毎に送信された累積パケット数の端数を次周期以降に繰り越す手段をさらに具備することを特徴とする請求項1に記載のコンテンツ配信装置。   The content distribution apparatus according to claim 1, further comprising means for carrying forward the fraction of the cumulative number of packets transmitted for each period after the next period. 前記算出手段は、前記算出された送信パケット数が所定の閾値を超える場合に、前記送信パケット数の頭切り処理を行うことを特徴とする請求項1又は2に記載のコンテンツ配信装置。   The content distribution apparatus according to claim 1, wherein the calculation unit performs a truncation process on the number of transmission packets when the calculated number of transmission packets exceeds a predetermined threshold.
JP2012214564A 2012-09-27 2012-09-27 Content distribution device Pending JP2014072546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012214564A JP2014072546A (en) 2012-09-27 2012-09-27 Content distribution device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012214564A JP2014072546A (en) 2012-09-27 2012-09-27 Content distribution device

Publications (1)

Publication Number Publication Date
JP2014072546A true JP2014072546A (en) 2014-04-21

Family

ID=50747422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012214564A Pending JP2014072546A (en) 2012-09-27 2012-09-27 Content distribution device

Country Status (1)

Country Link
JP (1) JP2014072546A (en)

Similar Documents

Publication Publication Date Title
US9838196B2 (en) Synchronization apparatus, synchronization system, radio communication apparatus and synchronization method
KR102188552B1 (en) Wireless communication system, wireless terminal and time synchronization method
US10147440B2 (en) Method for playing data and apparatus and system thereof
KR102031268B1 (en) Method and apparatus for communicating time information between time-aware devices
JP6978852B2 (en) Synchronous signal output device, control method, and program
CN105610652B (en) Method and device for acquiring data transmission delay
EP2717509B1 (en) Synchronization device and synchronization method
KR20160078893A (en) Semiconductor device, electronic device module and network system
KR20170095234A (en) Method of synchronising clocks of network devices
JP2010278546A (en) Time synchronization network and communication equipment
JP2013118502A (en) Time synchronization apparatus, radio terminal and time synchronization system
US9807282B2 (en) Synchronous camera
CN105992132B (en) Wireless communication device, wireless communication system and wireless communications method
JP2017216563A (en) Repeating device, control method, and communication system
US9729598B2 (en) Method and a device for signalling transmission time and/or a system clock
JP2014072546A (en) Content distribution device
JP2012023705A (en) Timing adjustment device, timing information generating device, and time synchronization system
JP2016152620A5 (en)
US20180253062A1 (en) Clocking device, image forming apparatus, and time point correction method
JP2011071869A (en) Clock synchronizing method and packet communication system
JP6310758B2 (en) Time synchronization apparatus and method
WO2020218939A1 (en) Method for synchronizing built-in clocks
US11778128B2 (en) Broadcasting control apparatus, broadcasting control method, program, and recording medium
EP3182714B1 (en) Multiplexing device and multiplexing method
JP2013065958A (en) Packet transmission system and method