JP2014072330A - Method of manufacturing individual mounting board and aggregate metal base circuit board - Google Patents
Method of manufacturing individual mounting board and aggregate metal base circuit board Download PDFInfo
- Publication number
- JP2014072330A JP2014072330A JP2012216599A JP2012216599A JP2014072330A JP 2014072330 A JP2014072330 A JP 2014072330A JP 2012216599 A JP2012216599 A JP 2012216599A JP 2012216599 A JP2012216599 A JP 2012216599A JP 2014072330 A JP2014072330 A JP 2014072330A
- Authority
- JP
- Japan
- Prior art keywords
- metal base
- circuit board
- base circuit
- diodes
- collective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、分離金属ベース回路基板にダイオードが実装された個別実装基板の製造方法と、この個別実装基板の製造方法に好適に用いられる集合金属ベース回路基板とに関するものである。 The present invention relates to a method for manufacturing an individual mounting board in which a diode is mounted on a separate metal base circuit board, and an aggregate metal base circuit board suitably used for the method for manufacturing this individual mounting board.
なお、本発明においては、金属ベース回路基板にダイオードが実装された状態のものを実装基板と称する。そして、金属ベース回路基板については、その個片化の前後で二分し、個片化前のものを「集合金属ベース回路基板」、個片化後のものを「分離金属ベース回路基板」と称する。また、実装基板については、その個片化の前後で二分し、個片化前のものを「集合実装基板」、個片化後のものを「個別実装基板」と称する。 In the present invention, a substrate in which a diode is mounted on a metal base circuit board is referred to as a mounting board. The metal base circuit board is divided into two parts before and after the individualization, and the one before the individualization is referred to as an “aggregate metal base circuit board”, and the one after the individualization is referred to as a “separated metal base circuit board”. . In addition, the mounting board is divided into two parts before and after the individualization, and the board before the individualization is called “collective mounting board”, and the board after the individualization is called “individual mounting board”.
従来、この種の個別実装基板を製造する際には、一般に、図３に示すように、１枚の集合実装基板３を複数枚の個別実装基板４に個片化してから、各ダイオードＤの導通試験を実施している（例えば、特許文献１、２参照）。 Conventionally, when manufacturing this type of individual mounting board, generally, as shown in FIG. 3, one collective mounting board 3 is divided into a plurality of individual mounting boards 4, and then each diode D is formed. A continuity test is performed (see, for example, Patent Documents 1 and 2).
すなわち、まず、１枚の集合金属ベース回路基板１に複数個（図３では、４個）のダイオードＤを実装することにより、１枚の集合実装基板３を作製する（図３（ａ））。その後、この集合実装基板３を分断線５に沿って切り離して個片化することにより、複数枚（図３では、４枚）の個別実装基板４、つまり、分離金属ベース回路基板２にダイオードＤが実装されたものを作製する（図３（ｂ））。次に、これらの個別実装基板４の良否を判定すべく、それぞれの個別実装基板４についてダイオードＤの導通試験（発光ダイオードであれば、点灯試験など）を実施する（図３（ｃ））。そして、この導通試験に合格した個別実装基板４（良品と判定された個別実装基板４）のみを選別して出荷する（図３（ｄ））。 That is, first, one collective mounting board 3 is manufactured by mounting a plurality of (four in FIG. 3) diodes D on one collective metal base circuit board 1 (FIG. 3A). . Thereafter, the collective mounting board 3 is separated along the dividing line 5 into individual pieces, so that a plurality of (four in FIG. 3) individual mounting boards 4, that is, the separated metal base circuit board 2 are connected to the diode D. Is mounted (FIG. 3B). Next, in order to determine the quality of these individual mounting boards 4, a continuity test (such as a lighting test for light-emitting diodes) of the diode D is performed on each individual mounting board 4 (FIG. 3C). Then, only the individual mounting boards 4 (individual mounting boards 4 determined to be non-defective products) that have passed this continuity test are selected and shipped (FIG. 3D).
しかしながら、これでは、個別実装基板４ごとにダイオードＤの導通試験を実施しなければならない。そのため、この個別実装基板４の枚数、換言すれば、集合金属ベース回路基板１に実装されたダイオードＤの個数が多くなると、それに対応してダイオードＤの導通試験に要する工数が増大する。例えば、縦５００ｍｍ、横６００ｍｍの集合実装基板３から、縦５０ｍｍ、横５０ｍｍの個別実装基板４を１２０枚切り出す場合には、ダイオードＤの導通試験を１２０回も行なう必要がある。その結果、必然的に個別実装基板４の生産性が低下してしまう。 However, in this case, a continuity test of the diode D must be performed for each individual mounting board 4. Therefore, when the number of the individual mounting boards 4, in other words, the number of the diodes D mounted on the collective metal base circuit board 1 increases, the man-hour required for the continuity test of the diodes D increases correspondingly. For example, when 120 individual mounting boards 4 having a length of 50 mm and a width of 50 mm are cut out from the collective mounting board 3 having a length of 500 mm and a width of 600 mm, the continuity test of the diode D needs to be performed 120 times. As a result, the productivity of the individual mounting board 4 is inevitably lowered.
そこで、本発明の目的は、集合金属ベース回路基板に実装されたダイオードの個数が多くても生産性を高めることのできる個別実装基板の製造方法を提供することと、このような個別実装基板の製造方法に好適に用いられる集合金属ベース回路基板を提供することにある。 Therefore, an object of the present invention is to provide a manufacturing method of an individual mounting board that can increase productivity even if the number of diodes mounted on the collective metal base circuit board is large, and to provide such an individual mounting board. An object of the present invention is to provide a collective metal base circuit board that is suitably used in a manufacturing method.
前記目的を達成するため、本発明は、集合金属ベース回路基板に複数個のダイオードを実装するダイオード実装工程と、前記複数個のダイオードの導通試験を実施する導通試験工程と、前記複数個のダイオードが実装された前記集合金属ベース回路基板を複数枚の個別実装基板に個片化する個片化工程とを含む個別実装基板の製造方法であって、前記導通試験工程は、前記ダイオード実装工程の後で、かつ前記個片化工程の前であり、この導通試験工程において、前記複数個のダイオードが前記集合金属ベース回路基板に実装された状態で当該複数個のダイオードの導通試験を一括して実施する個別実装基板の製造方法を提供する。 In order to achieve the above object, the present invention provides a diode mounting step of mounting a plurality of diodes on a collective metal base circuit board, a continuity test step of performing a continuity test of the plurality of diodes, and the plurality of diodes. The assembly metal base circuit board on which is mounted is divided into a plurality of individual mounting boards, and the individual mounting board manufacturing method, wherein the continuity test step is a step of the diode mounting step Later, and before the singulation step, in the continuity test step, the continuity test of the plurality of diodes is performed in a state where the plurality of diodes are mounted on the collective metal base circuit board. Provided is a method for manufacturing an individually mounted substrate to be implemented.
また、本発明は、複数の分離金属ベース回路基板に対応する複数の分離領域が分断線で区画される形で形成された集合金属ベース回路基板であって、前記複数の分離領域に実装される複数個のダイオードを電気的に並列に接続するための試験用配線が形成され、前記複数の分離領域を前記分断線に沿って分断するための分断補助手段が設けられている集合金属ベース回路基板を提供する。 According to another aspect of the present invention, there is provided a collective metal base circuit board formed by dividing a plurality of separation regions corresponding to the plurality of separation metal base circuit boards by dividing lines, and is mounted on the plurality of separation regions. A collective metal base circuit board in which test wiring for electrically connecting a plurality of diodes in parallel is formed, and a separation assisting means for separating the plurality of isolation regions along the separation line is provided I will provide a.
本発明に係る個別実装基板の製造方法によれば、複数個のダイオードが実装された集合金属ベース回路基板を複数枚の個別実装基板に個片化する前の段階で、すべてのダイオードの導通試験が一括して実施される。したがって、集合金属ベース回路基板に実装されたダイオードの個数とは無関係に、これらのダイオードの導通試験に要する工数を削減することができる。その結果、集合金属ベース回路基板に実装されたダイオードの個数が多くても生産性を高めることのできる個別実装基板の製造方法が提供される。 According to the method for manufacturing an individual mounting board according to the present invention, the continuity test of all the diodes is performed before the assembly metal base circuit board on which a plurality of diodes are mounted is divided into a plurality of individual mounting boards. Will be implemented at once. Therefore, it is possible to reduce the man-hours required for the continuity test of these diodes regardless of the number of diodes mounted on the collective metal base circuit board. As a result, there is provided a method for manufacturing an individual mounting board that can increase productivity even if the number of diodes mounted on the aggregate metal base circuit board is large.
また、本発明に係る集合金属ベース回路基板によれば、複数の分離領域に実装される複数個のダイオードを電気的に並列に接続するための試験用配線が形成されているとともに、複数の分離領域を分断するための分断補助手段が設けられているので、上述した個別実装基板の製造方法に好適に用いられる集合金属ベース回路基板が提供される。 Further, according to the collective metal base circuit board according to the present invention, the test wiring for electrically connecting the plurality of diodes mounted in the plurality of separation regions in parallel is formed, and the plurality of separations are formed. Since the division assisting means for dividing the region is provided, the collective metal base circuit board that is preferably used in the above-described method for manufacturing the individually mounted substrate is provided.
以下、本発明の実施の形態について説明する。
［発明の実施の形態１］
図１および図２には、本発明の実施の形態１を示す。なお、図２においては、わかりやすさを重視して図示しているため、各構成要素の寸法比率は必ずしも正確ではない。
Embodiments of the present invention will be described below.
Embodiment 1 of the Invention
1 and 2 show Embodiment 1 of the present invention. In FIG. 2, the dimensional ratio of each component is not necessarily accurate because it is illustrated with emphasis on ease of understanding.
まず、この実施の形態１に係る集合金属ベース回路基板について説明する。 First, the collective metal base circuit board according to the first embodiment will be described.
この集合金属ベース回路基板１は、図１（ａ）および図２に示すように、アルミニウム、アルミニウム合金、銅または銅合金などからなるベース金属１１と、このベース金属１１の上側（図２左側）にベース金属１１の全面にわたって積層された絶縁層１２と、この絶縁層１２の上側に部分的に積層された銅または銅合金などからなる回路層（図示せず）とから構成されている。 As shown in FIG. 1A and FIG. 2, the collective metal base circuit board 1 includes a base metal 11 made of aluminum, aluminum alloy, copper, copper alloy, or the like, and an upper side of the base metal 11 (left side in FIG. 2). The insulating layer 12 is laminated over the entire surface of the base metal 11, and a circuit layer (not shown) made of copper, a copper alloy, or the like partially laminated on the insulating layer 12.
そして、集合金属ベース回路基板１には、図１（ａ）および図２に示すように、４つの分離金属ベース回路基板２に対応する４つの分離領域１５が分断線５で区画された形で２行２列のマトリックス状に形成されている。各分離領域１５においては、一対のランド（導通接点）１３、１４が絶縁層１２の上側に積層された形で設けられている。 In the aggregate metal base circuit board 1, as shown in FIGS. 1A and 2, four separation regions 15 corresponding to the four separation metal base circuit boards 2 are partitioned by dividing lines 5. It is formed in a matrix of 2 rows and 2 columns. In each isolation region 15, a pair of lands (conduction contacts) 13, 14 are provided in a stacked form on the insulating layer 12.
また、ベース金属１１の上面には、図１（ａ）に示すように、４つの分離領域１５に実装される４個の発光ダイオードＤを電気的に並列に接続するための試験用配線６が形成されているとともに、一対の端子７、８が試験用配線６の両端部にそれぞれ電気的に接続された形で形成されている。なお、このような試験用配線６は、例えば、前記回路層を形成するときに、公知の印刷技術などを用いて簡単に形成することができる。 Further, on the upper surface of the base metal 11, as shown in FIG. 1A, test wiring 6 for electrically connecting the four light emitting diodes D mounted in the four separation regions 15 in parallel. A pair of terminals 7 and 8 are formed so as to be electrically connected to both ends of the test wiring 6. Such a test wiring 6 can be easily formed by using a known printing technique or the like, for example, when forming the circuit layer.
さらに、ベース金属１１の底面（図２右側面）には、４つの分離領域１５を分断線５に沿って分断するための分断補助手段として、断面Ｖ字形の分割溝９が形成されている。この分割溝９は、その形状が特に限定されるものではないが、幅Ｌ２が深さＬ１の１〜２倍であるのが好ましい。 Further, a dividing groove 9 having a V-shaped cross section is formed on the bottom surface (right side surface in FIG. 2) of the base metal 11 as a dividing assisting means for dividing the four separation regions 15 along the dividing line 5. The shape of the dividing groove 9 is not particularly limited, but the width L2 is preferably 1 to 2 times the depth L1.
ベース金属１１の厚さＬ３は、０．３〜２．５ｍｍが好ましく、０．５〜１．５ｍｍがより好ましい。そして、分割溝９は、ベース金属１１の厚さＬ３から分割溝９の深さＬ１を引いた残り代Ｌ４（＝Ｌ３−Ｌ１）が、０．２〜１．０ｍｍが好ましく、０．２〜０．６ｍｍがより好ましい。 The thickness L3 of the base metal 11 is preferably 0.3 to 2.5 mm, and more preferably 0.5 to 1.5 mm. The dividing groove 9 has a remaining margin L4 (= L3-L1) obtained by subtracting the depth L1 of the dividing groove 9 from the thickness L3 of the base metal 11, preferably 0.2 to 1.0 mm, 0.2 to 0.6 mm is more preferable.
絶縁層１２としては、樹脂やセラミック板を用いることができ、その厚さＬ５は、樹脂の場合は、例えば８０〜１００μｍであり、セラミック板の場合は、例えば０．２〜０．７ｍｍである。 As the insulating layer 12, a resin or a ceramic plate can be used, and its thickness L5 is, for example, 80 to 100 μm in the case of a resin, and is 0.2 to 0.7 mm in the case of a ceramic plate, for example. .
絶縁層１２に用いる樹脂としては、液晶ポリエステルが好ましいが、その他の樹脂（熱硬化性樹脂であると熱可塑性樹脂であるとを問わない。）でも構わない。例えば、エポキシ樹脂が挙げられるが、１分子中に２個以上のエポキシ基を有するものであれば特に制約はない。ビスフェノールＡ型、ビスフェノールＦ型、フェノールノボラック型、クレゾールノボラック型、ゴム変性型等のエポキシ樹脂が挙げられ、１種または２種以上で用いることができる。また、エポキシ樹脂以外にも、メタクリル樹脂、フェノキシ樹脂、ブチラール樹脂、ポリスチレン樹脂、エチレン酢酸ビニル樹脂、ポリウレタン樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂などを用いることができる。 The resin used for the insulating layer 12 is preferably liquid crystal polyester, but may be other resin (whether it is a thermosetting resin or a thermoplastic resin). For example, although an epoxy resin is mentioned, there will be no restriction | limiting in particular if it has two or more epoxy groups in 1 molecule. Examples of the epoxy resin include bisphenol A type, bisphenol F type, phenol novolac type, cresol novolac type, and rubber-modified type, which can be used alone or in combination of two or more. In addition to the epoxy resin, methacrylic resin, phenoxy resin, butyral resin, polystyrene resin, ethylene vinyl acetate resin, polyurethane resin, polyester resin, polyamide resin, polyamideimide resin, silicone resin, and the like can be used.
これらの樹脂には、無機充填剤のフィラーを分散することが好ましい。このとき、フィラーを分散したワニスを塗工・焼成する方法を採用することができる。このフィラーとしては、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、酸化カルシウム、酸化マグネシウム、アルミナ、窒化アルミニウム、ほう酸アルミウイスカ、窒化ホウ素、結晶性シリカ、非晶性シリカ、炭化ケイ素などが挙げられる。 It is preferable to disperse an inorganic filler filler in these resins. At this time, a method of applying and baking a varnish in which a filler is dispersed can be employed. Examples of the filler include aluminum hydroxide, magnesium hydroxide, calcium carbonate, magnesium carbonate, calcium silicate, calcium oxide, magnesium oxide, alumina, aluminum nitride, aluminum borate whisker, boron nitride, crystalline silica, and amorphous Examples thereof include silica and silicon carbide.
また、絶縁層１２に用いるセラミック板としては、窒化アルミニウム、窒化珪素等の窒化物系セラミックス、酸化アルミニウム、酸化ジルコニウ等の酸化物系セラミックス、炭化珪素等の炭化物系セラミックスを用いることができる。焼結助剤、例えば酸化イットリウム等の希土類酸化物、酸化マグネシウム等の金属酸化物を含有していてもよい。このセラミック板は、接着層を介してベース金属１１に接合することができる。 Further, as the ceramic plate used for the insulating layer 12, nitride ceramics such as aluminum nitride and silicon nitride, oxide ceramics such as aluminum oxide and zirconium oxide, and carbide ceramics such as silicon carbide can be used. A sintering aid, for example, a rare earth oxide such as yttrium oxide, or a metal oxide such as magnesium oxide may be contained. This ceramic plate can be bonded to the base metal 11 via an adhesive layer.
以下、この集合金属ベース回路基板１を用いて個別実装基板４を製造する方法について説明する。 Hereinafter, a method for manufacturing the individual mounting board 4 using the aggregate metal base circuit board 1 will be described.
まず、ダイオード実装工程で、図１（ａ）および図２に示すように、集合金属ベース回路基板１の各分離領域１５に発光ダイオードＤを１個ずつ実装する。それには、各分離領域１５において、予め形成された一対のランド１３、１４を跨ぐように発光ダイオードＤを載置し、発光ダイオードＤの各電極（図示せず）を各ランド１３、１４に電気的に接続する。すると、集合金属ベース回路基板１に４個の発光ダイオードＤが実装された集合実装基板３が得られる。この集合実装基板３においては、４つの分離領域１５に実装された４個の発光ダイオードＤが試験用配線６によって電気的に並列に接続された状態となる。 First, in the diode mounting step, one light emitting diode D is mounted in each isolation region 15 of the collective metal base circuit board 1 as shown in FIGS. For this purpose, in each separation region 15, the light emitting diode D is placed so as to straddle a pair of lands 13 and 14 formed in advance, and each electrode (not shown) of the light emitting diode D is electrically connected to each land 13 and 14. Connect. Then, the collective mounting board 3 in which the four light emitting diodes D are mounted on the collective metal base circuit board 1 is obtained. In the collective mounting board 3, the four light emitting diodes D mounted in the four separation regions 15 are electrically connected in parallel by the test wiring 6.
なお、この発光ダイオードＤの実装形態は特に限定されず、ベアチップ（チップオンボード）であっても、ベアチップをパッケージングした部品であっても構わない。 The mounting form of the light emitting diode D is not particularly limited, and may be a bare chip (chip on board) or a component in which the bare chip is packaged.
その後、導通試験工程に移行し、図１（ｂ）に示すように、この集合実装基板３について、試験用配線６を利用して、すべての発光ダイオードＤの導通試験（点灯試験）を一括して実施する。それには、一対の端子７、８に電源（図示せず）の正極および負極を電気的に接続して試験用配線６に電流を流し、発光ダイオードＤが点灯するか否かを見る。そして、発光ダイオードＤが点灯した個別実装基板４を良品（導通試験に合格したもの）と判定し、発光ダイオードＤが点灯しなかった個別実装基板４を不良品（導通試験に合格しなかったもの）と判定する。なお、不良品については、これを取り除くか交換する。 Thereafter, the process proceeds to a continuity test process, and as shown in FIG. 1 (b), the continuity test (lighting test) of all the light-emitting diodes D is collectively performed on the collective mounting board 3 by using the test wiring 6. To implement. For this purpose, a positive electrode and a negative electrode of a power source (not shown) are electrically connected to the pair of terminals 7 and 8, a current is passed through the test wiring 6, and whether or not the light emitting diode D is lit is checked. Then, the individual mounting board 4 in which the light emitting diode D is lit is determined as a non-defective product (those that have passed the continuity test), and the individual mounting board 4 in which the light emitting diode D has not lit is defective (those that have not passed the continuity test). ). Note that defective products are removed or replaced.
このとき、集合金属ベース回路基板１に実装された４個の発光ダイオードＤはすべて、上述したとおり、試験用配線６によって電気的に並列に接続されているので、不良品を容易に特定することができる。すなわち、仮に、これらの発光ダイオードＤが電気的に直列に接続されていると、すべての発光ダイオードＤが揃って点灯するか、発光ダイオードＤが１つも点灯しないかのいずれかしか起こらず、前者の場合は、不良品が１つも含まれていない（すべて良品である）ことが分かるが、後者の場合は、不良品のみならず良品も点灯しないため、不良品が１つ以上含まれていることしか分からず、どれが不良品であるかまでは不明である。これに対して、この実施の形態１のように、すべての発光ダイオードＤが電気的に並列に接続されていると、不良品のみが点灯しないので、不良品の特定が容易となるのである。 At this time, all the four light emitting diodes D mounted on the collective metal base circuit board 1 are electrically connected in parallel by the test wiring 6 as described above, so that a defective product can be easily identified. Can do. That is, if these light-emitting diodes D are electrically connected in series, all the light-emitting diodes D are turned on together or none of the light-emitting diodes D is turned on. In the case of, it can be seen that no defective product is included (all are non-defective products). However, in the latter case, not only defective products but also non-defective products are not lit, so one or more defective products are included. I know only that and it is unclear which one is defective. On the other hand, when all the light-emitting diodes D are electrically connected in parallel as in the first embodiment, only defective products are not lit, so that it becomes easy to identify defective products.
次いで、個片化工程に移行し、図１（ｃ）に示すように、この集合実装基板３を分断線５に沿って切り離して個片化する。すると、４枚の個別実装基板４、つまり、分離金属ベース回路基板２に発光ダイオードＤが実装されたものが得られる。 Next, the process proceeds to an individualization step, and as shown in FIG. 1C, the collective mounting board 3 is cut along the dividing line 5 to be individualized. As a result, the four individual mounting boards 4, that is, the light-emitting diode D mounted on the separated metal base circuit board 2 is obtained.
このとき、集合金属ベース回路基板１に試験用配線６がどのように設けられていても、集合実装基板３の個片化に伴い、この試験用配線６は必ず個別実装基板４ごとに断線された状態となる。したがって、各個別実装基板４に試験用配線６の断線部分が残っているからといって、個別実装基板４において回路の短絡などの不都合が生じる恐れはない。 At this time, no matter how the test wiring 6 is provided on the collective metal base circuit board 1, the test wiring 6 is always disconnected for each individual mounting board 4 as the collective mounting board 3 is separated. It becomes a state. Therefore, there is no possibility that inconvenience such as a short circuit of the circuit occurs in the individual mounting board 4 even if the disconnection portion of the test wiring 6 remains in each individual mounting board 4.
最後に、出荷工程に移行し、図１（ｄ）に示すように、これらの個別実装基板４のうち良品のみを選別して出荷する。 Finally, the process proceeds to a shipping process, and as shown in FIG. 1 (d), only non-defective products out of these individual mounting boards 4 are selected and shipped.
ここで、個別実装基板４の製造が終了する。 Here, the manufacture of the individual mounting substrate 4 is completed.
このように、実施の形態１に係る個別実装基板の製造方法においては、ダイオード実装工程の後で、かつ個片化工程の前の段階、つまり、集合実装基板３を４枚の個別実装基板４に個片化する前の段階で、４個すべての発光ダイオードＤの導通試験が集合金属ベース回路基板１に実装された状態で一括して実施される。したがって、集合金属ベース回路基板１に実装された発光ダイオードＤの個数とは無関係に、これらの発光ダイオードＤの導通試験に要する工数を削減することができる。その結果、集合金属ベース回路基板１に実装された発光ダイオードＤの個数が多くても、個別実装基板４の生産性を高めることが可能となる。 As described above, in the method for manufacturing the individually mounted substrate according to the first embodiment, the stage after the diode mounting step and before the singulation step, that is, the collective mounted substrate 3 is divided into four individual mounted substrates 4. Before the singulation, the continuity test of all four light emitting diodes D is performed collectively in a state of being mounted on the collective metal base circuit board 1. Therefore, regardless of the number of light emitting diodes D mounted on the collective metal base circuit board 1, the man-hours required for the continuity test of these light emitting diodes D can be reduced. As a result, even if the number of the light emitting diodes D mounted on the collective metal base circuit board 1 is large, the productivity of the individual mounting board 4 can be increased.
また、集合金属ベース回路基板１には、上述したとおり、４個の発光ダイオードＤを電気的に並列に接続するための試験用配線６が形成されているので、導通試験工程において、すべての発光ダイオードＤの導通試験を一括して実施するのが容易となる。これに加えて、集合金属ベース回路基板１には、４つの分離領域１５を区画する分断線５に沿って分割溝９が形成されているので、個片化工程において、集合金属ベース回路基板１を両手で、或いは所定の折曲治具（図示せず）を使って容易に折り曲げて個片化することができる。これらの結果、集合金属ベース回路基板１は、上述した個別実装基板の製造方法に好適に用いることが可能となる。
［発明のその他の実施の形態］
なお、上述した実施の形態１では、集合金属ベース回路基板１に４つの分離領域１５が形成されている場合について説明した。しかし、この分離領域１５の数は、４つに限るわけではなく、複数（２つ以上）であれば、いくつでも構わない。分離領域１５が多いほど、発光ダイオードＤの導通試験に要する工数を削減する効果が高まるので、上述した本発明の効果（個別実装基板４の生産性の向上）が顕著なものとなる。
Further, since the collective metal base circuit board 1 is formed with the test wiring 6 for electrically connecting the four light emitting diodes D in parallel as described above, all light emission is performed in the continuity test process. It becomes easy to collectively conduct the continuity test of the diode D. In addition, since the dividing metal 9 is formed along the dividing line 5 that divides the four separation regions 15 in the collective metal base circuit board 1, the collective metal base circuit board 1 is used in the separation process. Can be easily separated into individual pieces with both hands or using a predetermined bending jig (not shown). As a result, the collective metal base circuit board 1 can be suitably used in the above-described method for manufacturing an individual mounting board.
[Other Embodiments of the Invention]
In the first embodiment described above, the case where the four separation regions 15 are formed on the aggregate metal base circuit board 1 has been described. However, the number of the separation regions 15 is not limited to four, and may be any number as long as it is plural (two or more). Since the effect of reducing the man-hour required for the continuity test of the light emitting diode D increases as the separation region 15 increases, the above-described effect of the present invention (improvement in productivity of the individual mounting substrate 4) becomes remarkable.
また、上述した実施の形態１では、分断補助手段として分割溝９を用いる場合について説明したが、分割溝９以外の分断補助手段（例えば、スリット、くり貫き等）を代用または併用することもできる。 Moreover, in Embodiment 1 mentioned above, although the case where the division | segmentation groove | channel 9 was used as a division | segmentation auxiliary | assistant means was demonstrated, division | segmentation auxiliary | assistance means (for example, a slit, a penetration, etc.) other than the division | segmentation groove | channel 9 can be substituted or used together. .
また、上述した実施の形態１では、１枚の分離金属ベース回路基板２に１個の発光ダイオードＤが実装された個別実装基板４を製造する場合について説明した。しかし、１枚の分離金属ベース回路基板２に複数個の発光ダイオードＤが電気的に直列に接続された形で実装された個別実装基板４を製造する場合に本発明を同様に適用することも可能である。
また、上述した実施の形態１では、絶縁層１２上の回路層が全面にわたって絶縁膜で被覆されていない場合について説明したが、例えばソルダーレジストを使用して絶縁膜を形成し、この絶縁膜で回路層の一部を被覆することも可能である。
Further, in the above-described first embodiment, the case where the individual mounting substrate 4 in which one light emitting diode D is mounted on one separated metal base circuit board 2 has been described. However, the present invention can be similarly applied to the case of manufacturing the individual mounting substrate 4 in which a plurality of light emitting diodes D are electrically connected in series to a single separated metal base circuit board 2. Is possible.
In the first embodiment described above, the case where the circuit layer on the insulating layer 12 is not entirely covered with the insulating film has been described. For example, an insulating film is formed using a solder resist, and the insulating film It is also possible to cover part of the circuit layer.
さらに、上述した実施の形態１では、ダイオードとして発光ダイオードＤを用いた場合について説明したが、発光ダイオードＤ以外のダイオード（例えば、整流用ダイオードなど）を実装する場合に本発明を同様に適用することも可能である。 Furthermore, although the case where the light emitting diode D is used as the diode has been described in the first embodiment, the present invention is similarly applied to the case where a diode other than the light emitting diode D (for example, a rectifying diode) is mounted. It is also possible.
本発明は、特に、発光ダイオードが実装された個別実装基板（例えば、発光モジュールや照明装置の構成部品その他）の製造に適している。 The present invention is particularly suitable for manufacturing an individual mounting substrate (for example, a light emitting module or a component of a lighting device) on which a light emitting diode is mounted.
１……集合金属ベース回路基板
２……分離金属ベース回路基板
３……集合実装基板
４……個別実装基板
５……分断線
６……試験用配線
７、８……端子
９……分割溝（分断補助手段）
１１……ベース金属
１２……絶縁層
１３、１４……ランド
１５……分離領域
Ｄ……発光ダイオード（ダイオード）
1 ... Collective metal base circuit board 2 ... Separate metal base circuit board 3 ... Collective mounting board 4 ... Individual mounting board 5 ... Disconnection line 6 ... Test wiring 7, 8 ... Terminal 9 ... Dividing groove (Partition assistance means)
11 ... Base metal 12 ... Insulating layer 13, 14 ... Land 15 ... Isolation region D ... Light emitting diode (diode)
Claims (5)
前記導通試験工程は、前記ダイオード実装工程の後で、かつ前記個片化工程の前であり、この導通試験工程において、前記複数個のダイオードが前記集合金属ベース回路基板に実装された状態で当該複数個のダイオードの導通試験を一括して実施することを特徴とする個別実装基板の製造方法。 A diode mounting step of mounting a plurality of diodes on an aggregate metal base circuit board; a continuity test step of performing a continuity test of the plurality of diodes; and the aggregate metal base circuit board on which the plurality of diodes are mounted. A method for manufacturing an individual mounting board, including an individualization step of dividing into a plurality of individual mounting boards,
The continuity test step is after the diode mounting step and before the singulation step, and in the continuity test step, the plurality of diodes are mounted on the collective metal base circuit board. A method for manufacturing an individually mounted substrate, wherein a continuity test of a plurality of diodes is performed collectively.
前記導通試験工程において、前記試験用配線を利用して、前記複数個のダイオードが前記集合金属ベース回路基板に実装された状態で当該複数個のダイオードの導通試験を一括して実施することを特徴とする請求項１に記載の個別実装基板の製造方法。 When the plurality of diodes are mounted on the collective metal base circuit board in the diode mounting step, test wiring is provided on the collective metal base circuit board so that these diodes are electrically connected in parallel. Including a test wiring forming process to be formed,
In the continuity test step, the continuity test of the plurality of diodes is collectively performed using the test wiring in a state where the plurality of diodes are mounted on the aggregate metal base circuit board. The manufacturing method of the separate mounting board | substrate of Claim 1.
前記複数の分離領域に実装される複数個のダイオードを電気的に並列に接続するための試験用配線が形成され、
前記複数の分離領域を前記分断線に沿って分断するための分断補助手段が設けられていることを特徴とする集合金属ベース回路基板。 A collective metal base circuit board formed in a form in which a plurality of separation regions corresponding to a plurality of separation metal base circuit boards are partitioned by dividing lines,
Test wiring for electrically connecting a plurality of diodes mounted in the plurality of isolation regions in parallel is formed,
An assembly metal base circuit board, comprising: a separation assisting means for dividing the plurality of separation regions along the separation line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012216599A JP2014072330A (en) | 2012-09-28 | 2012-09-28 | Method of manufacturing individual mounting board and aggregate metal base circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012216599A JP2014072330A (en) | 2012-09-28 | 2012-09-28 | Method of manufacturing individual mounting board and aggregate metal base circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014072330A true JP2014072330A (en) | 2014-04-21 |
Family
ID=50747289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012216599A Pending JP2014072330A (en) | 2012-09-28 | 2012-09-28 | Method of manufacturing individual mounting board and aggregate metal base circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014072330A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3764408A4 (en) * | 2018-03-06 | 2021-05-05 | Samsung Electronics Co., Ltd. | Substrate for electric element and manufacturing method therefor |
| WO2021094177A1 (en) * | 2019-11-15 | 2021-05-20 | Aledia | Process for manufacturing a set of light emitters |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194383A (en) * | 1982-05-07 | 1983-11-12 | Sumitomo Electric Ind Ltd | Continuously assembled light-emitting diode |
| JPH08334552A (en) * | 1995-06-07 | 1996-12-17 | Polyplastics Co | Conductive circuit formed body with defect inspection circuit |
-
2012
- 2012-09-28 JP JP2012216599A patent/JP2014072330A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194383A (en) * | 1982-05-07 | 1983-11-12 | Sumitomo Electric Ind Ltd | Continuously assembled light-emitting diode |
| JPH08334552A (en) * | 1995-06-07 | 1996-12-17 | Polyplastics Co | Conductive circuit formed body with defect inspection circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3764408A4 (en) * | 2018-03-06 | 2021-05-05 | Samsung Electronics Co., Ltd. | Substrate for electric element and manufacturing method therefor |
| WO2021094177A1 (en) * | 2019-11-15 | 2021-05-20 | Aledia | Process for manufacturing a set of light emitters |
| FR3103322A1 (en) * | 2019-11-15 | 2021-05-21 | Aledia | Manufacturing process of a set of light emitters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3148298B1 (en) | Manufacturing method of printing circuit board with micro-radiators | |
| US11349105B2 (en) | Film attaching method, manufacturing method of display panel and display device | |
| JP6038517B2 (en) | Wiring board and manufacturing method thereof | |
| EP3179525B1 (en) | Semiconductor device and method for producing same | |
| KR101541035B1 (en) | Chip substrate for preventing burr generating and method for manufacturing the same | |
| US9196554B2 (en) | Electronic component, arrangement and method | |
| US9301387B2 (en) | Printed circuit board with burr prevention structure | |
| US20130126082A1 (en) | Metal copper clad laminate and method of manufacturing metal core printed circuit board using the same | |
| CN102903705B (en) | Light emitting diode packaging structure and manufacturing method thereof | |
| JP2013106033A (en) | Semiconductor package and method of manufacturing the same | |
| US9860990B1 (en) | Circuit board structure with chips embedded therein and manufacturing method thereof | |
| KR102407430B1 (en) | Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component | |
| JP6043604B2 (en) | Method for producing copper foil laminate | |
| JP2014072330A (en) | Method of manufacturing individual mounting board and aggregate metal base circuit board | |
| US9655238B2 (en) | Wiring board, method for manufacturing wiring board, and electronic device | |
| KR20120116185A (en) | Manufacturing method for organic light emitting display apparatus and encapsulation sheet for the method | |
| JP2016157982A (en) | Wiring board and method for manufacturing the same | |
| TW201541587A (en) | Chip package substrate, chip package structure and method for manufacturing the chip package substrate and the chip package structure | |
| US9349680B2 (en) | Chip arrangement and method of manufacturing the same | |
| JP2013110288A (en) | Side-view type light emitting device and method for manufacturing the same | |
| CN109935556A (en) | The manufacturing method of light-emitting diode encapsulation structure, heat-radiating substrate and heat-radiating substrate | |
| WO2016013277A1 (en) | Method for producing electronic components | |
| JP2016018990A (en) | Package structure and method of manufacturing the same and mounting member | |
| US9750136B2 (en) | Wiring board and method for manufacturing the same | |
| KR20100100229A (en) | Light emitting diode package and manufacturing method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161206 |