JP2014050247A

JP2014050247A - Power supply device and image forming apparatus

Info

Publication number: JP2014050247A
Application number: JP2012192104A
Authority: JP
Inventors: Toshiki Takajo; 敏紀高城
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-08-31
Filing date: 2012-08-31
Publication date: 2014-03-17

Abstract

PROBLEM TO BE SOLVED: To suppress external noise and power consumption, while reducing switching loss and radiation noise.SOLUTION: A power supply device includes a transformer T including a primary winding Np, a secondary winding Ns, an auxiliary winding Nn, a switching element FET1 connected to the primary winding Np and turning on and off a current flowing in the transformer T, a Vmon terminal detecting the timing of turning on the switching element FET1, based on a voltage Vnn induced in the auxiliary winding Nn, a capacitor C5 connected between the Vmon terminal and the ground, and a control module CNT1 performing control so as to turn on the switching element FET1, based on the timing detected by the Vmon terminal. Further, the power supply device includes a diode D4 connected between one end of the auxiliary winding Nn and the Vmon terminal and a resistor R9 connected to the capacitor C5 in parallel.

Description

本発明は、電源装置及び画像形成装置に関し、特に電圧を変換するコンバータに関する。 The present invention relates to a power supply device and an image forming apparatus, and more particularly to a converter that converts a voltage.

電子機器の電源装置としての従来の擬似共振コンバータは、例えば図５に示すような構成を備える（例えば、特許文献１参照）。尚、後述する実施例と同じ構成には同じ符号を付し、共通する構成の詳細は実施例において説明する。図５に示す従来の擬似共振コンバータにおいて、スイッチング素子ＦＥＴ１のドレインソース間の電圧Ｖｄｓ、ドレイン電流Ｉｄ、補助巻線Ｎｎの電圧波形、二次整流用ダイオードＤ３に流れる電流Ｉｆの波形は、図２（ａ）に示すようになる。ここで、図２（ａ）の時刻ｔ３〜時刻ｔ４の区間に、スイッチング素子ＦＥＴ１のドレインソース間の電圧Ｖｄｓが緩やかに下降すると、補助巻線Ｎｎの一端に接続されたダイオードＤ２のアノード電圧Ｖｎｎも下降する。コントロールモジュールＣＮＴ１は、抵抗Ｒ８を介してＶｍｏｎ端子に入力されるアノード電圧Ｖｎｎが零となった時刻ｔ４を検出し、時刻ｔ４以降予め規定の時間Δｔが経過した後にスイッチング素子ＦＥＴ１をオンする。図２（ａ）においては、ドレインソース間の電圧Ｖｄｓが零を下回り、スイッチング素子ＦＥＴ１のダイオードＤ１が導通した状態でスイッチング素子ＦＥＴ１をオンしている。即ち、ドレインソース間の電圧Ｖｄｓが略零の時点でスイッチングを行う、『ゼロボルトスイッチング：ＺＶＳ』を行っている。このように、ゼロボルトスイッチングを行うことで、ターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。 A conventional quasi-resonant converter as a power supply device for an electronic device has a configuration as shown in FIG. 5 (see, for example, Patent Document 1). In addition, the same code | symbol is attached | subjected to the same structure as the Example mentioned later, and the detail of a common structure is demonstrated in an Example. In the conventional quasi-resonant converter shown in FIG. 5, the voltage Vds between the drain and source of the switching element FET1, the drain current Id, the voltage waveform of the auxiliary winding Nn, and the waveform of the current If flowing in the secondary rectifier diode D3 are as shown in FIG. As shown in (a). Here, when the voltage Vds between the drain and source of the switching element FET1 gradually falls during the period from time t3 to time t4 in FIG. 2A, the anode voltage Vnn of the diode D2 connected to one end of the auxiliary winding Nn. Also descends. The control module CNT1 detects a time t4 when the anode voltage Vnn input to the Vmon terminal via the resistor R8 becomes zero, and turns on the switching element FET1 after a predetermined time Δt has elapsed since time t4. In FIG. 2A, the drain-source voltage Vds is less than zero, and the switching element FET1 is turned on while the diode D1 of the switching element FET1 is conductive. That is, “zero volt switching: ZVS” is performed in which switching is performed when the drain-source voltage Vds is substantially zero. Thus, by performing zero volt switching, switching loss and radiation noise at turn-on can be significantly reduced.

ところが、外来ノイズがアノード電圧Ｖｎｎに重畳すると、コントロールモジュールＣＮＴ１が、Ｖｍｏｎ端子に入力されるアノード電圧Ｖｎｎが零となる時刻ｔ４を誤って検出し、スイッチング素子ＦＥＴ１をオンするタイミングがずれてしまう。このため、外来ノイズがアノード電圧Ｖｎｎに重畳することを抑制するために、図５に示すように、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子間に、コンデンサＣ５を挿入することが考案されている。効果的にノイズ抑制を行うため、コンデンサＣ５の静電容量は、極力大きいことが望ましい。また、抵抗Ｒ８の端子間には、アノード電圧ＶｎｎとＶｍｏｎ端子の電圧Ｖｍｏｎとの電位差が生じるため、抵抗Ｒ８の抵抗値を小さくすると、抵抗Ｒ８に流れる電流が増大し、抵抗Ｒ８で消費される電力が大きくなる。そのため、抵抗Ｒ８の抵抗値は極力大きいことが望ましい。 However, when external noise is superimposed on the anode voltage Vnn, the control module CNT1 erroneously detects the time t4 when the anode voltage Vnn input to the Vmon terminal becomes zero, and the timing for turning on the switching element FET1 is shifted. For this reason, in order to suppress the external noise from being superimposed on the anode voltage Vnn, it has been devised to insert a capacitor C5 between the Vmon terminal and the Vl terminal of the control module CNT1 as shown in FIG. In order to effectively suppress noise, it is desirable that the capacitance of the capacitor C5 is as large as possible. Further, since a potential difference between the anode voltage Vnn and the voltage Vmon at the Vmon terminal is generated between the terminals of the resistor R8, when the resistance value of the resistor R8 is reduced, the current flowing through the resistor R8 increases and is consumed by the resistor R8. Electric power increases. Therefore, it is desirable that the resistance value of the resistor R8 is as large as possible.

特開２００２−３１５３３０号公報JP 2002-315330 A

しかしながら、コントロールモジュールＣＮＴ１が、抵抗Ｒ８を介してＶｍｏｎ端子に入力されるアノード電圧Ｖｎｎが零となった時刻ｔ４を検出する際に、抵抗Ｒ８、コンデンサＣ５でＲＣ積分回路が形成される。ＲＣ積分回路の時定数は、抵抗Ｒ８の抵抗値とコンデンサＣ５の静電容量の積で定められる。このため、コンデンサＣ５の静電容量又は抵抗Ｒ８の抵抗値が大きいと、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングが遅れてしまい、スイッチング損失や放射ノイズを低減することができない。 However, when the control module CNT1 detects time t4 when the anode voltage Vnn input to the Vmon terminal via the resistor R8 becomes zero, an RC integrating circuit is formed by the resistor R8 and the capacitor C5. The time constant of the RC integration circuit is determined by the product of the resistance value of the resistor R8 and the capacitance of the capacitor C5. For this reason, if the capacitance of the capacitor C5 or the resistance value of the resistor R8 is large, the timing at which the control module CNT1 turns on the switching element FET1 is delayed, and switching loss and radiation noise cannot be reduced.

このため、時定数を大きくしないようにするためにコンデンサＣ５の静電容量を小さくすると、効果的に外来ノイズの抑制を行うことができないという課題がある。また、時定数を大きくしないようにするために抵抗Ｒ８の抵抗値を小さくすると、抵抗Ｒ８で消費される電力が大きくなるという課題がある。また、コンデンサＣ５の静電容量又は抵抗Ｒ８の抵抗値を大きくすると、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングが遅れてしまい、ゼロボルトスイッチングを行うことができない。このため、スイッチング損失や放射ノイズを低減することができないという課題がある。 For this reason, if the capacitance of the capacitor C5 is reduced in order not to increase the time constant, there is a problem that the external noise cannot be effectively suppressed. Further, if the resistance value of the resistor R8 is reduced in order not to increase the time constant, there is a problem that the power consumed by the resistor R8 increases. Further, when the capacitance of the capacitor C5 or the resistance value of the resistor R8 is increased, the timing at which the control module CNT1 turns on the switching element FET1 is delayed, and zero volt switching cannot be performed. For this reason, there is a problem that switching loss and radiation noise cannot be reduced.

本発明は、このような状況のもとでなされたもので、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることを目的とする。 The present invention has been made under such circumstances, and an object thereof is to suppress external noise and reduce power consumption while reducing switching loss and radiation noise.

前述した課題を解決するために、本発明は以下の構成を備える。 In order to solve the above-described problems, the present invention has the following configuration.

（１）一次巻線、二次巻線及び補助巻線を有するトランスと、前記一次巻線に接続され、前記トランスに流れる電流をオンオフするスイッチング素子と、前記補助巻線に誘起された電圧に基づき前記スイッチング素子をオンするタイミングを検出する検出手段と、前記検出手段とグランドの間に接続されたコンデンサと、前記検出手段により検出したタイミングに基づき前記スイッチング素子をオンするよう制御する制御手段と、を備える電源装置であって、前記補助巻線の一端と前記検出手段の間に接続された電圧制限手段と、前記コンデンサに並列に接続された第一抵抗と、を備えることを特徴とする電源装置。 (1) A transformer having a primary winding, a secondary winding and an auxiliary winding, a switching element connected to the primary winding and turning on and off a current flowing through the transformer, and a voltage induced in the auxiliary winding. Detection means for detecting a timing for turning on the switching element based on the capacitor, a capacitor connected between the detection means and the ground, and a control means for controlling the switching element to be turned on based on the timing detected by the detection means; A voltage limiting means connected between one end of the auxiliary winding and the detecting means, and a first resistor connected in parallel to the capacitor. Power supply.

（２）記録材に画像形成を行う画像形成装置であって、前記（１）に記載の電源装置を備えることを特徴とする画像形成装置。 (2) An image forming apparatus for forming an image on a recording material, comprising the power supply device according to (1).

本発明によれば、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることができる。 According to the present invention, external noise can be suppressed and power consumption can be suppressed while switching loss and radiation noise are reduced.

実施例１の擬似共振コンバータの回路図Circuit diagram of quasi-resonant converter of embodiment 1 実施例１の擬似共振コンバータの電圧波形を示す図、擬似共振コンバータの回路図The figure which shows the voltage waveform of the quasi-resonant converter of Example 1, the circuit diagram of a quasi-resonant converter 実施例２の擬似共振コンバータの回路図Circuit diagram of quasi-resonant converter of embodiment 2 実施例３の擬似共振コンバータの回路図、実施例４の画像形成装置の構成を示す図FIG. 5 is a circuit diagram of a quasi-resonant converter according to a third embodiment, and a diagram illustrating a configuration of the image forming apparatus according to the fourth embodiment. 従来の擬似共振コンバータの回路図Circuit diagram of conventional quasi-resonant converter

以下本発明を実施するための形態を、実施例により詳しく説明する。 The mode for carrying out the present invention will be described in detail below with reference to examples.

［擬似共振コンバータの構成］
電子機器の電源装置としての擬似共振コンバータの基本的な構成について、図１を用いて説明する。尚、本発明の特徴的な構成については、後述する実施例１以降で説明することとする。 [Configuration of quasi-resonant converter]
A basic configuration of a quasi-resonant converter as a power supply device for an electronic apparatus will be described with reference to FIG. The characteristic configuration of the present invention will be described in Example 1 and later described later.

商用交流電源の商用交流電圧ＶａｃはスイッチＳＷ１を介してダイオードブリッジＤＡ１に接続される。ダイオードブリッジＤＡ１は、ダイオードＤ１０１、Ｄ１０２、Ｄ１０３、Ｄ１０４で構成される。一次電解コンデンサＣ１はダイオードブリッジＤＡ１の端子間に接続される。トランスＴ１には、一次巻線Ｎｐ（巻数をＮ_ｐとする）の他に、二次巻線Ｎｓ（巻数をＮ_ｓとする）及び補助巻線Ｎｎ（巻数をＮ_ｎとする）が巻かれている。一次巻線Ｎｐ、二次巻線ＮｓのインダクタンスはＬ_ｐ、Ｌ_ｓで、リーケージインダクタンスはＬ_ｐｒ、Ｌ_ｓｒと定められる。二次巻線Ｎｓ及び補助巻線Ｎｎは、一次巻線Ｎｐに対して巻方向を異に構成されており、所謂、フライバック結合とよばれる構成である。 The commercial AC voltage Vac of the commercial AC power supply is connected to the diode bridge DA1 via the switch SW1. The diode bridge DA1 includes diodes D101, D102, D103, and D104. Primary electrolytic capacitor C1 is connected between the terminals of diode bridge DA1. The transformer T1, in addition to the primary winding Np (the number of turns and _{N p),} the secondary winding Ns (the number of turns and _{N s)} and the auxiliary winding Nn (and the number of turns _{N n)} are wound ing. The inductances of the primary winding Np and the secondary winding Ns are defined as L _p and L _s , and the leakage inductance is defined as L _pr and L _sr . The secondary winding Ns and the auxiliary winding Nn have different winding directions with respect to the primary winding Np, and are so-called flyback coupling.

トランスＴ１の一次巻線Ｎｐの他端は、スイッチング素子である電界効果トランジスタＦＥＴ１（以下、スイッチング素子ＦＥＴ１とする）のドレイン端子に接続されている。スイッチング素子ＦＥＴ１は、以下に説明する動作によりトランスＴ１に流れる電流をオンオフする。スイッチング素子ＦＥＴ１のドレイン端子とソース端子には、一次共振コンデンサＣ２とダイオードＤ１が並列接続され、更に、ソース端子は抵抗Ｒ３を介し、コントロールモジュールＣＮＴ１のグランド端子（以下、Ｖｌ端子）に接続されている。スイッチング素子ＦＥＴ１のソース端子とゲート端子間には、ゲートプルダウン抵抗Ｒ２が接続されている。トランスＴ１の二次巻線Ｎｓの一端は、二次整流用ダイオードＤ３のアノード端子に接続され、二次整流用ダイオードＤ３のカソード端子を介して二次平滑用コンデンサＣ４に接続されている。一方、二次巻線Ｎｓの他端は、グランド端子（ＧＮＤ）に接続されている。トランスＴ１の補助巻線Ｎｎの一端は、ダイオードＤ２に接続されている。また、トランスＴ１の補助巻線Ｎｎの他端はコントロールモジュールＣＮＴ１のＶｌ端子に接続されている。更に、コントロールモジュールＣＮＴ１のＶｃｃ端子とＶｌ端子との間には、コンデンサＣ３が接続されている。また、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子との間には、外来ノイズがダイオードＤ２のアノード電圧Ｖｎｎに重畳することを抑制するために、コンデンサＣ５が接続されている。 The other end of the primary winding Np of the transformer T1 is connected to a drain terminal of a field effect transistor FET1 (hereinafter referred to as switching element FET1) which is a switching element. The switching element FET1 turns on and off the current flowing through the transformer T1 by the operation described below. A primary resonant capacitor C2 and a diode D1 are connected in parallel to the drain terminal and source terminal of the switching element FET1, and the source terminal is connected to the ground terminal (hereinafter referred to as Vl terminal) of the control module CNT1 via the resistor R3. Yes. A gate pull-down resistor R2 is connected between the source terminal and the gate terminal of the switching element FET1. One end of the secondary winding Ns of the transformer T1 is connected to the anode terminal of the secondary rectification diode D3, and is connected to the secondary smoothing capacitor C4 via the cathode terminal of the secondary rectification diode D3. On the other hand, the other end of the secondary winding Ns is connected to a ground terminal (GND). One end of the auxiliary winding Nn of the transformer T1 is connected to the diode D2. The other end of the auxiliary winding Nn of the transformer T1 is connected to the Vl terminal of the control module CNT1. Further, a capacitor C3 is connected between the Vcc terminal and the Vl terminal of the control module CNT1. A capacitor C5 is connected between the Vmon terminal and the Vl terminal of the control module CNT1 in order to suppress external noise from being superimposed on the anode voltage Vnn of the diode D2.

尚、コントロールモジュールＣＮＴ１のＶｌ端子は、フォトカプラＰＣ１のフォトトランジスタＴｒ１の一端にも接続されている。フォトカプラＰＣ１の他端は、フィードバック電圧Ｖｆｂを入力するためのコントロールモジュールＣＮＴ１のＶｆｂ端子に接続されている。一方、二次整流用ダイオードＤ３のカソードには、電流制限抵抗Ｒ５の一端と、分圧抵抗Ｒ６の一端とが接続されている。分圧抵抗Ｒ６の他端は、分圧抵抗Ｒ７の他端と、シャントレギュレータＩＣ１とが接続されている。電流制限抵抗Ｒ５は、フォトカプラＰＣ１の発光ダイオードＬＥＤ１のアノードに接続されている。発光ダイオードＬＥＤ１のカソードは、シャントレギュレータＩＣ１に接続されている。 The Vl terminal of the control module CNT1 is also connected to one end of the phototransistor Tr1 of the photocoupler PC1. The other end of the photocoupler PC1 is connected to the Vfb terminal of the control module CNT1 for inputting the feedback voltage Vfb. On the other hand, one end of a current limiting resistor R5 and one end of a voltage dividing resistor R6 are connected to the cathode of the secondary rectifying diode D3. The other end of the voltage dividing resistor R6 is connected to the other end of the voltage dividing resistor R7 and the shunt regulator IC1. The current limiting resistor R5 is connected to the anode of the light emitting diode LED1 of the photocoupler PC1. The cathode of the light emitting diode LED1 is connected to the shunt regulator IC1.

［擬似共振コンバータの動作］
ここで、基本的な擬似共振コンバータの動作を、図２（ａ）を用いて説明する。図２（ａ）には、スイッチング素子ＦＥＴ１のドレインソース間の電圧Ｖｄｓ、ドレイン電流Ｉｄ、補助巻線Ｎｎの電圧波形Ｖｎｎ、二次整流用ダイオードＤ３に流れる電流Ｉｆの波形を示す。尚、図２（ａ）中のＶａとはスイッチング素子ＦＥＴ１がオフしているときに二次整流用ダイオードＤ３のアノード側に印加される電圧であり、Ｖｂとはスイッチング素子ＦＥＴ１がオンしているときの補助巻線Ｎｎの電圧Ｖｎｎである。スイッチＳＷ１がオンされると、商用交流電圧ＶａｃはダイオードブリッジＤＡ１によって整流され、一次電解コンデンサＣ１によって平滑化され、概略一定の電圧Ｖ_ｈとなる。一方、これと同時に、コントロールモジュールＣＮＴ１に起動抵抗Ｒ４を介して電圧Ｖｓｔが供給される。以下、電圧Ｖｓｔが供給されるコントロールモジュールＣＮＴ１の端子をＶｓｔ端子とする。コントロールモジュールＣＮＴ１は、抵抗Ｒ１を介してＶｇ端子から電圧Ｖｇをスイッチング素子ＦＥＴ１のゲート端子に印加することにより、スイッチング素子ＦＥＴ１をオンする。スイッチング素子ＦＥＴ１がオンすると、トランスＴ１の一次巻線Ｎｐを介して、スイッチング素子ＦＥＴ１にドレイン電流Ｉｄが流れ、ドレイン電流Ｉｄは時間の経過とともに増加する（図２（ａ）中の時刻ｔ０）。ドレイン電流Ｉｄは、電流検出抵抗Ｒ３によって電圧Ｖｉｓに変換され、コントロールモジュールＣＮＴ１のＶｉｓ端子に供給される。 [Operation of quasi-resonant converter]
Here, the basic operation of the quasi-resonant converter will be described with reference to FIG. FIG. 2A shows the waveform of the voltage Vds between the drain and source of the switching element FET1, the drain current Id, the voltage waveform Vnn of the auxiliary winding Nn, and the current If flowing through the secondary rectifier diode D3. In FIG. 2A, Va is a voltage applied to the anode side of the secondary rectifier diode D3 when the switching element FET1 is turned off, and Vb is the switching element FET1 turned on. Is the voltage Vnn of the auxiliary winding Nn. When the switch SW1 is turned on, commercial AC voltage Vac is rectified by a diode bridge DA1, it is smoothed by a primary electrolytic capacitor C1, a substantially constant voltage V _h. On the other hand, at the same time, the voltage Vst is supplied to the control module CNT1 via the starting resistor R4. Hereinafter, the terminal of the control module CNT1 to which the voltage Vst is supplied is referred to as a Vst terminal. The control module CNT1 turns on the switching element FET1 by applying a voltage Vg from the Vg terminal to the gate terminal of the switching element FET1 via the resistor R1. When the switching element FET1 is turned on, a drain current Id flows to the switching element FET1 via the primary winding Np of the transformer T1, and the drain current Id increases with time (time t0 in FIG. 2A). The drain current Id is converted into the voltage Vis by the current detection resistor R3 and supplied to the Vis terminal of the control module CNT1.

コントロールモジュールＣＮＴ１は、電圧Ｖｉｓが予め規定の値になった時点で、スイッチング素子ＦＥＴ１をオフする（図２（ａ）中の時刻ｔ１）。スイッチング素子ＦＥＴ１がオフされると、ドレイン電流Ｉｄは瞬時に零となる。それまでスイッチング素子ＦＥＴ１に流れていた一次巻線の電流Ｉｐは、一次共振コンデンサＣ２に流入し、一次共振コンデンサＣ２を充電する。そうすると、スイッチング素子ＦＥＴ１のドレインソース間の電圧Ｖｄｓは上昇を始める。スイッチング素子ＦＥＴ１がオフされた直後、ドレインソース間の電圧Ｖｄｓの電圧値は大きく跳ね上がる（図２（ａ）中の時刻ｔ２）。この上昇電圧波形は、一次巻線ＮｐのリーケージインダクタンスＬ_ｐｒと、一次共振コンデンサＣ２の静電容量Ｃ_ｒ１とのＬＣ共振動作である。その後ドレインソース間の電圧Ｖｄｓは、概ね一定の電圧Ｖ_ｈと後述するＶ_ｃｌの和となる（図２（ａ）中の時刻ｔ２〜時刻ｔ３）。 The control module CNT1 turns off the switching element FET1 when the voltage Vis reaches a predetermined value in advance (time t1 in FIG. 2A). When the switching element FET1 is turned off, the drain current Id instantaneously becomes zero. The current Ip of the primary winding that has been flowing through the switching element FET1 so far flows into the primary resonance capacitor C2, and charges the primary resonance capacitor C2. Then, the voltage Vds between the drain and source of the switching element FET1 starts to rise. Immediately after the switching element FET1 is turned off, the voltage value of the drain-source voltage Vds jumps greatly (time t2 in FIG. 2A). This rising voltage waveform is an LC resonance operation between the leakage inductance L _pr of the primary winding Np and the capacitance C _r1 of the primary resonance capacitor C2. Voltage Vds between then drain source is approximately the sum of _{V cl,} which will be described later with constant voltage _{V h} (time t2~ time t3 in FIG. 2 (a)).

スイッチング素子ＦＥＴ１がオフされて以降（時刻ｔ１以降）、二次巻線Ｎｓ及び補助巻線Ｎｎには正のパルス電圧が誘起される。二次巻線Ｎｓに誘起されたパルス電圧は、二次整流用ダイオードＤ３及び二次平滑用コンデンサＣ４によって整流及び平滑され、概ね一定の出力電圧Ｖ_{ｏｕｔ−ｈ}となる。このとき、二次整流用ダイオードＤ３の順方向電圧をＶ_ｆｄ３とすると、前述の電圧Ｖ_ｃｌは、出力電圧Ｖ_{ｏｕｔ−ｈ}を用いて概ね次式（１）で表される。

After the switching element FET1 is turned off (after time t1), a positive pulse voltage is induced in the secondary winding Ns and the auxiliary winding Nn. The pulse voltage induced in the secondary winding Ns is rectified and smoothed by the secondary rectifying diode D3 and the secondary smoothing capacitor C4, and becomes a substantially constant output voltage _Vout-h . At this time, _assuming that the forward voltage of the secondary rectifying diode D3 is V _fd3 , the above-described voltage V _cl is approximately expressed by the following equation (1) using the output voltage V _out-h .

一方、補助巻線Ｎｎに誘起される正のパルス電圧Ｖ_ｎｎｈは、出力電圧Ｖ_{ｏｕｔ−ｈ}を用いて概ね次式（２）で表される。

このパルス電圧Ｖ_ｎｎｈは、ダイオードＤ２とコンデンサＣ３によって整流及び平滑され、コントロールモジュールＣＮＴ１のＶｃｃ端子に電源電圧Ｖ_ｃｃとして供給される。これ以降、コントロールモジュールＣＮＴ１は、Ｖｃｃ端子に供給された電源電圧Ｖ_ｃｃによって動作を続ける。 On the other hand, the positive pulse voltage _Vnnh induced in the auxiliary winding Nn is approximately expressed by the following equation (2) using the output voltage _Vout-h .

The pulse voltage _{V nnh} is rectified and smoothed by the diode D2 and the capacitor C3, it is supplied as a power supply voltage _{V cc} to the Vcc terminal of the control module CNT1. Thereafter, the control module CNT1 continues operating with the power supply voltage _{V cc} supplied to the Vcc terminal.

このとき、ダイオードＤ２の順方向電圧をＶ_ｆｄ２とすると、電源電圧Ｖ_ｃｃは概ね次式（３）で表される。

At this time, _assuming that the forward voltage of the diode D2 is V _fd2 , the power supply voltage _Vcc is approximately expressed by the following equation (3).

二次巻線Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる（図２（ａ）中の時刻ｔ３）。そうすると、ドレインソース間の電圧Ｖｄｓは緩やかに下降を始める（図２（ａ）中の時刻ｔ３〜時刻ｔ４）。この下降電圧波形は、一次巻線ＮｐのインダクタンスＬ_ｐと一次共振コンデンサＣ２の静電容量Ｃ_ｒ１のＬＣ共振現象であり、その周波数ｆ_０、周期Ｔ_０、初期振幅Ａ_０は、概ね次式（４）、（５）、（６）で表される。

The current If flowing through the secondary winding Ns decreases linearly and eventually becomes zero (time t3 in FIG. 2A). Then, the drain-source voltage Vds begins to gradually decrease (time t3 to time t4 in FIG. 2A). This falling voltage waveform is an LC resonance phenomenon of the inductance L _p of the primary winding Np and the capacitance C _r1 of the primary resonance capacitor C2, and its frequency f ₀ , period T ₀ , and initial amplitude A ₀ are approximately expressed by the following equation: It is represented by (4), (5), (6).

これ以降、仮にスイッチング素子ＦＥＴ１を再度オンしなければ、図２（ａ）のドレインソース間の電圧Ｖｄｓで示されるグラフ中の破線のように、周波数ｆ_０でＬＣ共振現象が継続することになる。 Thereafter, if the switching element FET1 is not turned on again, the LC resonance phenomenon will continue at the frequency f ₀ as shown by the broken line in the graph of the drain-source voltage Vds in FIG. .

ドレインソース間の電圧Ｖｄｓは、ダイオードＤ２のアノード電圧Ｖｎｎと相似形となる。コントロールモジュールＣＮＴ１は、アノード電圧Ｖｎｎが零となった時刻（図２（ａ）中の時刻ｔ４）を検出し、時刻ｔ４以降、予め規定の時間が経過した後にスイッチング素子ＦＥＴ１をオンするよう設定される。これを利用して、ドレインソース間の電圧Ｖｄｓが最も低下した時刻にスイッチング素子ＦＥＴ１をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。時刻ｔ３から時刻ｔ４までの時間、及び時刻ｔ４から時刻ｔ５までの時間Δｔは、概ね、上述したＬＣ共振周期Ｔ_０の１／４であり、概ね次式（７）で表される既知の値である。

The drain-source voltage Vds is similar to the anode voltage Vnn of the diode D2. The control module CNT1 detects a time when the anode voltage Vnn becomes zero (time t4 in FIG. 2A), and is set to turn on the switching element FET1 after a predetermined time has elapsed in advance after time t4. The A characteristic of the quasi-resonant converter is that the switching loss and radiation noise are reduced by turning on the switching element FET1 at the time when the drain-source voltage Vds is the lowest using this. The time from the time t3 to the time t4 and the time Δt from the time t4 to the time t5 are approximately ¼ of the LC resonance period T ₀ described above, and are generally known values represented by the following equation (7). It is.

したがって、時刻ｔ４から、Δｔ後にスイッチング素子ＦＥＴ１をオンすることで、ＬＣ共振電圧の最下点でスイッチング素子ＦＥＴ１をオンすることができる（図２（ａ）中の時刻ｔ５）。図２（ａ）においては、ドレインソース間の電圧Ｖｄｓが零を下回り、スイッチング素子ＦＥＴ１のダイオードＤ１が導通した状態でスイッチング素子ＦＥＴ１をオンしている。このように、ドレインソース間の電圧Ｖｄｓが略零の時点でスイッチングを行うことを、一般に『ゼロボルトスイッチング：ＺＶＳ』と呼ぶ。ゼロボルトスイッチングを行うことで、ターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。 Therefore, by turning on the switching element FET1 after Δt from time t4, the switching element FET1 can be turned on at the lowest point of the LC resonance voltage (time t5 in FIG. 2A). In FIG. 2A, the drain-source voltage Vds is less than zero, and the switching element FET1 is turned on while the diode D1 of the switching element FET1 is conductive. Switching at the time when the drain-source voltage Vds is substantially zero in this way is generally called “zero volt switching: ZVS”. By performing zero volt switching, switching loss and radiation noise at turn-on can be significantly reduced.

スイッチング素子ＦＥＴ１がオンされると（図２（ａ）中の時刻ｔ５〜）、再度、トランスＴ１の一次巻線Ｎｐを介して、スイッチング素子ＦＥＴ１にドレイン電流Ｉｄが流れはじめる。このとき、二次巻線Ｎｓ及び補助巻線Ｎｎには負のパルス電圧が誘起される。補助巻線Ｎｎに誘起される負のパルス電圧Ｖ_ｎｎｌは、電圧Ｖ_ｈを用いて概ね次式（８）で表される。

この後、スイッチング素子ＦＥＴ１がオンされた後から時刻ｔ５までの動作が繰り返される。以上が基本的な擬似共振コンバータの動作である。 When the switching element FET1 is turned on (time t5 in FIG. 2A), the drain current Id begins to flow again to the switching element FET1 via the primary winding Np of the transformer T1. At this time, a negative pulse voltage is induced in the secondary winding Ns and the auxiliary winding Nn. The negative pulse voltage V _nnl induced in the auxiliary winding Nn is generally expressed by the following equation (8) using the voltage V _h .

Thereafter, the operation from the time when the switching element FET1 is turned on until the time t5 is repeated. The above is the basic quasi-resonant converter operation.

［擬似共振コンバータの回路構成］
図１に実施例１の擬似共振コンバータの回路構成を示す。本実施例の特徴は、スイッチング素子ＦＥＴ１をオンするタイミングを検出するタイミング検出部であるコントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間に第一抵抗である抵抗Ｒ９を追加する。抵抗Ｒ９は、コンデンサＣ５に並列に接続されている。更に、従来の図５における抵抗Ｒ８を第一ダイオードであるダイオードＤ４に変更する。ダイオードＤ４は、アノード側が補助巻線Ｎｎの一端に接続され、カソード側がコントロールモジュールＣＮＴ１のＶｍｏｎ端子に接続されている。ここで、ダイオードＤ４の電圧降下は、従来の抵抗Ｒ８の端子間に生じる電位差に比べて無視できるものとする。抵抗Ｒ８をダイオードＤ４に変更したことにより、ダイオードＤ２のアノード電圧Ｖｎｎが正電圧のときは、アノード電圧ＶｎｎとＶｍｏｎ端子の電圧とが同等になり、アノード電圧Ｖｎｎが負電圧のときは、Ｖｍｏｎ端子の電圧は零となる。即ち、電圧制限手段としてのダイオードＤ４によって、コントロールモジュールＣＮＴ１のＶｍｏｎ端子に生じる電圧が制限され、従来の図５に示す回路構成における抵抗Ｒ８で消費していた電力を抑えることができる。 [Circuit configuration of quasi-resonant converter]
FIG. 1 shows a circuit configuration of the quasi-resonant converter according to the first embodiment. A feature of the present embodiment is that a resistor R9, which is a first resistor, is added between the Vmon terminal and the Vl terminal of the control module CNT1, which is a timing detection unit that detects the timing of turning on the switching element FET1. The resistor R9 is connected in parallel with the capacitor C5. Furthermore, the conventional resistor R8 in FIG. 5 is changed to the diode D4 which is the first diode. The diode D4 has an anode side connected to one end of the auxiliary winding Nn and a cathode side connected to the Vmon terminal of the control module CNT1. Here, it is assumed that the voltage drop of the diode D4 is negligible compared to the potential difference generated between the terminals of the conventional resistor R8. By changing the resistor R8 to the diode D4, when the anode voltage Vnn of the diode D2 is a positive voltage, the anode voltage Vnn is equal to the voltage of the Vmon terminal, and when the anode voltage Vnn is a negative voltage, the Vmon terminal The voltage of becomes zero. That is, the voltage generated at the Vmon terminal of the control module CNT1 is limited by the diode D4 as voltage limiting means, and the power consumed by the resistor R8 in the circuit configuration shown in FIG. 5 can be suppressed.

また、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間に抵抗Ｒ９を追加することにより、図２（ａ）の時刻ｔ４以降、抵抗Ｒ９の抵抗値とコンデンサＣ５の静電容量により、ＲＣ積分回路の時定数が定められる。ここで、抵抗Ｒ９を適切な抵抗値とすることで、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングのずれを極力短く抑えることができ、スイッチング損失や放射ノイズを低減することができる。また、抵抗Ｒ９の抵抗値とコンデンサＣ５の静電容量によりＲＣ積分回路の時定数が決定されるため、抵抗Ｒ９を適切な抵抗値とすることでコンデンサＣ５の静電容量を大きくでき、外来ノイズの影響を抑制することが可能となる。 Further, by adding a resistor R9 between the Vmon terminal and the Vl terminal of the control module CNT1, after the time t4 in FIG. 2 (a), the resistance value of the resistor R9 and the capacitance of the capacitor C5 are used. A time constant is defined. Here, by setting the resistance R9 to an appropriate resistance value, it is possible to suppress a shift in timing when the control module CNT1 turns on the switching element FET1 as much as possible, and to reduce switching loss and radiation noise. In addition, since the time constant of the RC integration circuit is determined by the resistance value of the resistor R9 and the capacitance of the capacitor C5, the capacitance of the capacitor C5 can be increased by setting the resistor R9 to an appropriate resistance value. Can be suppressed.

［他の実施例］
また、図２（ｂ）のように第三抵抗である抵抗Ｒ８を付与した擬似共振コンバータとしてもよい。抵抗Ｒ８を付与することにより、コンデンサＣ５と補助巻線Ｎｎのループのインピーダンスの規定が容易になる。 [Other embodiments]
Moreover, it is good also as a quasi-resonant converter which provided resistance R8 which is 3rd resistance like FIG.2 (b). By providing the resistor R8, it is easy to define the impedance of the loop of the capacitor C5 and the auxiliary winding Nn.

以上、本実施例によれば、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることができる。 As described above, according to this embodiment, it is possible to suppress external noise and power consumption while reducing switching loss and radiation noise.

［擬似共振コンバータの回路構成］
図３（ａ）に本実施例における擬似共振コンバータの回路構成を示す。本実施例の特徴は、従来の図５に比べて、タイミング検出部であるコントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間に抵抗Ｒ９と、補助巻線Ｎｎの一端とコントロールモジュールのＶｍｏｎ端子との間にダイオードＤ４を追加する。更に、ダイオードＤ４と並列に第二抵抗である抵抗Ｒ１０を追加する。ダイオードＤ４、抵抗Ｒ９、抵抗Ｒ１０を追加することより、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間のインピーダンスは、抵抗Ｒ９と抵抗Ｒ１０の並列の合成抵抗値になる。 [Circuit configuration of quasi-resonant converter]
FIG. 3A shows the circuit configuration of the quasi-resonant converter in this embodiment. Compared with the conventional FIG. 5, the feature of the present embodiment is that a resistor R9, a terminal of the auxiliary winding Nn, and a Vmon terminal of the control module are connected between the Vmon terminal and the Vl terminal of the control module CNT1, which is a timing detection unit. A diode D4 is added between them. Further, a resistor R10, which is a second resistor, is added in parallel with the diode D4. By adding the diode D4, the resistor R9, and the resistor R10, the impedance between the Vmon terminal and the Vl terminal of the control module CNT1 becomes a combined resistance value of the resistors R9 and R10 in parallel.

また、図２（ａ）の時刻ｔ４以降、アノード電圧Ｖｎｎが負電圧になることにより、抵抗Ｒ１０を介してコンデンサＣ５にチャージされた電荷が放電され、コンデンサＣ５の電荷の引き抜きを早くする。そのため、コンデンサＣ５の静電容量を大きくしても、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングのずれを抑えることができ、スイッチング損失や放射ノイズを低減することができる。そして、コンデンサＣ５の静電容量を大きくすることで、効果的に外来ノイズの抑制を行うことができる。尚、本実施例でも補助巻線Ｎｎの一端にダイオードＤ４を接続しているため、従来の抵抗Ｒ８で消費していた電力を抑えることができる。 Further, after time t4 in FIG. 2A, the anode voltage Vnn becomes a negative voltage, whereby the charge charged in the capacitor C5 through the resistor R10 is discharged, and the extraction of the charge in the capacitor C5 is accelerated. Therefore, even if the capacitance of the capacitor C5 is increased, it is possible to suppress a shift in timing when the control module CNT1 turns on the switching element FET1, and it is possible to reduce switching loss and radiation noise. And the external noise can be effectively suppressed by increasing the capacitance of the capacitor C5. In this embodiment, since the diode D4 is connected to one end of the auxiliary winding Nn, the power consumed by the conventional resistor R8 can be suppressed.

［他の実施例］
また、図３（ｂ）のように第三抵抗である抵抗Ｒ８を付与してもよい。抵抗Ｒ８を付与することにより、コンデンサＣ５と補助巻線Ｎｎのループのインピーダンスの規定が容易になる。 [Other embodiments]
Moreover, you may provide resistance R8 which is 3rd resistance like FIG.3 (b). By providing the resistor R8, it is easy to define the impedance of the loop of the capacitor C5 and the auxiliary winding Nn.

［擬似共振コンバータの回路構成］
図４（ａ）に本実施例における擬似共振コンバータの回路構成を示す。本実施例の特徴は、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子間に抵抗Ｒ９と、抵抗Ｒ８と補助巻線Ｎｎの間にオペアンプＩＣ２、抵抗Ｒ１１と、オペアンプＩＣ２と抵抗Ｒ１１の間に第二ダイオードであるダイオードＤ５を追加する。ここで、オペアンプＩＣ２は、ボルテージフォロア回路となっている。ダイオードＤ５は、ボルテージフォロア回路であるオペアンプＩＣ２の非反転入力端子（以降、単に＋端子とする）にカソード側が接続され、グランドであるＶｌ端子に接続されている補助巻線Ｎｎの他端にアノード側が接続されている。 [Circuit configuration of quasi-resonant converter]
FIG. 4A shows a circuit configuration of the quasi-resonant converter in this embodiment. The feature of the present embodiment is that a resistor R9 is provided between the Vmon terminal and the Vl terminal of the control module CNT1, an operational amplifier IC2 is provided between the resistor R8 and the auxiliary winding Nn, a resistor R11, and a second diode is provided between the operational amplifier IC2 and the resistor R11. A diode D5 is added. Here, the operational amplifier IC2 is a voltage follower circuit. The diode D5 has a cathode connected to a non-inverting input terminal (hereinafter simply referred to as a + terminal) of an operational amplifier IC2 which is a voltage follower circuit, and an anode connected to the other end of the auxiliary winding Nn connected to the Vl terminal which is a ground. The side is connected.

スイッチング素子ＦＥＴ１がオフされて以降（図２（ａ）の時刻ｔ１〜時刻ｔ３）、二次巻線Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる。そうすると、スイッチング素子ＦＥＴ１のドレインソース間電圧Ｖｄｓは緩やかに下降を始める。ドレインソース間電圧Ｖｄｓは、ダイオードＤ２のアノード電圧Ｖｎｎと相似形となるため、アノード電圧Ｖｎｎも緩やかに下降を始める。その後、アノード電圧Ｖｎｎが負電圧になるが、このとき、ダイオードＤ５の順方向に電流が流れるため、オペアンプＩＣ２の＋端子とＶｌ端子が同電位になり、オペアンプＩＣ２の出力電圧は零になる。即ち、アノード電圧Ｖｎｎが正電圧の場合は、ボルテージフォロア回路であるオペアンプＩＣ２の出力は電圧Ｖｎｎに応じた電圧となる。一方、アノード電圧Ｖｎｎが負電圧の場合は、ダイオードＤ５の作用によりオペアンプＩＣ２の＋端子が０となるためオペアンプＩＣ２の出力も０となる。 After the switching element FET1 is turned off (time t1 to time t3 in FIG. 2A), the current If flowing in the secondary winding Ns decreases linearly and eventually becomes zero. Then, the drain-source voltage Vds of the switching element FET1 starts to gradually decrease. Since the drain-source voltage Vds is similar to the anode voltage Vnn of the diode D2, the anode voltage Vnn also begins to gradually fall. Thereafter, the anode voltage Vnn becomes a negative voltage. At this time, since a current flows in the forward direction of the diode D5, the + terminal and the Vl terminal of the operational amplifier IC2 have the same potential, and the output voltage of the operational amplifier IC2 becomes zero. That is, when the anode voltage Vnn is a positive voltage, the output of the operational amplifier IC2 that is a voltage follower circuit is a voltage corresponding to the voltage Vnn. On the other hand, when the anode voltage Vnn is a negative voltage, the output of the operational amplifier IC2 becomes 0 because the positive terminal of the operational amplifier IC2 becomes 0 by the action of the diode D5.

このように、本実施例では、補助巻線Ｎｎに誘起された電圧Ｖｎｎが負電圧の場合には、補助巻線Ｎｎの抵抗Ｒ１１が接続されている側の電圧をグランドにクランプする構成であり、オペアンプＩＣ２とダイオードＤ５がクランプ手段として機能している。また、実施例１及び２では、電圧制限手段としてのダイオードＤ４を備える構成であったが、本実施例では、電圧制限手段として、クランプ手段であるオペアンプＩＣ２及びダイオードＤ５を備える構成といえる。これにより、コントロールモジュールＣＮＴ１のＶｍｏｎ端子に生じる電圧が制限され、抵抗Ｒ８で消費する電力を抑えることができる。 Thus, in this embodiment, when the voltage Vnn induced in the auxiliary winding Nn is a negative voltage, the voltage on the side to which the resistor R11 of the auxiliary winding Nn is connected is clamped to the ground. The operational amplifier IC2 and the diode D5 function as clamping means. In the first and second embodiments, the diode D4 as the voltage limiting unit is provided. However, in this embodiment, it can be said that the voltage limiting unit includes the operational amplifier IC2 and the diode D5 as the clamping unit. As a result, the voltage generated at the Vmon terminal of the control module CNT1 is limited, and the power consumed by the resistor R8 can be suppressed.

また、コントロールモジュールＣＮＴ１のＶｍｏｎ端子とＶｌ端子の間のインピーダンスは、抵抗Ｒ８と抵抗Ｒ９の並列の合成抵抗値になる。このインピーダンスを小さく抑えることにより、コンデンサＣ５の静電容量を大きくしても、抵抗Ｒ８、抵抗Ｒ９及びコンデンサＣ５により決定される時定数が大きくならない。このため、コントロールモジュールＣＮＴ１がスイッチング素子ＦＥＴ１をオンするタイミングのずれを抑えることができ、スイッチング損失や放射ノイズを低減することができる。また、コンデンサＣ５の静電容量を大きくすることで、効果的に外来ノイズの抑制を行うことができる。 Further, the impedance between the Vmon terminal and the Vl terminal of the control module CNT1 becomes a combined resistance value of the resistors R8 and R9 in parallel. By keeping this impedance small, even if the capacitance of the capacitor C5 is increased, the time constant determined by the resistor R8, the resistor R9 and the capacitor C5 does not increase. For this reason, it is possible to suppress a shift in timing when the control module CNT1 turns on the switching element FET1, and it is possible to reduce switching loss and radiation noise. Further, the external noise can be effectively suppressed by increasing the capacitance of the capacitor C5.

実施例１〜３で説明した擬似共振コンバータは、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜３の擬似共振コンバータが画像形成装置の電源装置として適用される構成を説明する。 The quasi-resonant converters described in the first to third embodiments can be applied as, for example, a low-voltage power source of an image forming apparatus, that is, a power source that supplies power to a drive unit such as a controller (control unit) or a motor. Hereinafter, a configuration in which the quasi-resonant converters of Embodiments 1 to 3 are applied as a power supply device of an image forming apparatus will be described.

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図４（ｂ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜３で説明した擬似共振コンバータ４００を備えている。尚、実施例１〜３の擬似共振コンバータ４００を適用可能な画像形成装置は、図４（ｂ）に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。 [Configuration of Image Forming Apparatus]
A laser beam printer will be described as an example of the image forming apparatus. FIG. 4B shows a schematic configuration of a laser beam printer which is an example of an electrophotographic printer. The laser beam printer 300 includes a photosensitive drum 311 as an image carrier on which an electrostatic latent image is formed, a charging unit 317 (charging unit) that uniformly charges the photosensitive drum 311, and an electrostatic latent image formed on the photosensitive drum 311. A developing unit 312 (developing unit) that develops an image with toner is provided. The toner image developed on the photosensitive drum 311 is transferred to a sheet (not shown) as a recording material supplied from the cassette 316 by a transfer unit 318 (transfer means), and the toner image transferred to the sheet is fixed to the fixing device 314. Then, the toner is fixed and discharged onto the tray 315. The photosensitive drum 311, the charging unit 317, the developing unit 312, and the transfer unit 318 are image forming units. The laser beam printer 300 includes the quasi-resonant converter 400 described in the first to third embodiments. The image forming apparatus to which the quasi-resonant converter 400 according to the first to third embodiments can be applied is not limited to the one illustrated in FIG. 4B, and may be an image forming apparatus including a plurality of image forming units, for example. Good. Further, the image forming apparatus may include a primary transfer unit that transfers the toner image on the photosensitive drum 311 to the intermediate transfer belt and a secondary transfer unit that transfers the toner image on the intermediate transfer belt to the sheet.

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１〜３に記載の擬似共振コンバータ４００は、例えばコントローラに電力を供給する。また、実施例１〜３に記載の擬似共振コンバータ４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例１〜３の擬似共振コンバータが電力を供給する負荷は、コントローラや駆動部に相当する。 The laser beam printer 300 includes a controller (not shown) that controls the image forming operation by the image forming unit and the sheet conveying operation. The quasi-resonant converter 400 described in the first to third embodiments supplies power to the controller, for example. Supply. Further, the quasi-resonant converter 400 described in the first to third embodiments supplies power to a driving unit such as a motor for rotating the photosensitive drum 311 or driving various rollers for conveying the sheet. That is, the load to which the quasi-resonant converter according to the first to third embodiments supplies power corresponds to a controller or a drive unit.

以上、本実施例によれば、スイッチング損失や放射ノイズを低減しつつ、外来ノイズを抑制し、かつ、消費電力を抑えることができる画像形成装置を提供できる。 As described above, according to this embodiment, it is possible to provide an image forming apparatus capable of suppressing external noise and power consumption while reducing switching loss and radiation noise.

Ｃ５コンデンサ
ＣＮＴ１コントロールモジュール
Ｄ４ダイオード
ＦＥＴ１スイッチング素子
Ｎｎ補助巻線
Ｒ９抵抗
Ｔトランス C5 Capacitor CNT1 Control module D4 Diode FET1 Switching element Nn Auxiliary winding R9 Resistance T Transformer

Claims

A transformer having a primary winding, a secondary winding and an auxiliary winding;
A switching element connected to the primary winding for turning on and off the current flowing through the transformer;
Detecting means for detecting timing for turning on the switching element based on a voltage induced in the auxiliary winding;
A capacitor connected between the detection means and ground;
Control means for controlling to turn on the switching element based on the timing detected by the detection means;
A power supply device comprising:
Voltage limiting means connected between one end of the auxiliary winding and the detection means;
A first resistor connected in parallel to the capacitor;
A power supply apparatus comprising:

The power supply apparatus according to claim 1, wherein the voltage limiting means is a first diode having an anode side connected to one end of the auxiliary winding and a cathode side connected to the detection means.

The power supply device according to claim 2, further comprising a second resistor connected in parallel to the first diode.

4. The power supply device according to claim 2, further comprising a third resistor having one end connected to the cathode side of the first diode and the other end connected to the detection means.

The power supply apparatus according to claim 1, wherein the voltage limiting unit is a clamping unit.

The clamp means includes a voltage follower circuit, and a second diode having a cathode connected to a non-inverting input terminal of the voltage follower circuit and an anode connected to the other end of the auxiliary winding. The power supply device according to claim 5.

An image forming apparatus for forming an image on a recording material,
An image forming apparatus comprising the power supply device according to claim 1.