JP2014050037A - 大規模ニューラルネットワークシステムのためのハイブリッド相互接続(HybridInterconnectStrategyforLarge−ScaleNeuralNetworkSystems) - Google Patents

大規模ニューラルネットワークシステムのためのハイブリッド相互接続(HybridInterconnectStrategyforLarge−ScaleNeuralNetworkSystems) Download PDF

Info

Publication number
JP2014050037A
JP2014050037A JP2012193327A JP2012193327A JP2014050037A JP 2014050037 A JP2014050037 A JP 2014050037A JP 2012193327 A JP2012193327 A JP 2012193327A JP 2012193327 A JP2012193327 A JP 2012193327A JP 2014050037 A JP2014050037 A JP 2014050037A
Authority
JP
Japan
Prior art keywords
chips
optical
communication
signal
free space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012193327A
Other languages
English (en)
Inventor
Yasunao Katayama
泰尚 片山
Toshi Yamane
敏志 山根
Daiki Nakano
大樹 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2012193327A priority Critical patent/JP2014050037A/ja
Priority to US14/012,183 priority patent/US20140067742A1/en
Priority to US14/033,893 priority patent/US20140067741A1/en
Publication of JP2014050037A publication Critical patent/JP2014050037A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Optical Communication System (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

【課題】
学習結果に対応して柔軟にネットワーク構造を再構成可能である(リコンフィギュアラブルである)大規模ニューラルネットワークの構成を実現すること。
【解決手段】
自由空間に面して所定の形状に沿って配置される複数のチップと、単数または複数の光学素子とを有している。あるチップにおける電気的な通信の信号トラフィックが所定の閾値を超えた場合、もしくは超えることが予想される場合において、その超えた信号トラフィックの通信ルーティングに関与している複数のチップを特定し、それら特定された複数のチップを横切っている関連する信号トラフィックの一部を電気信号から光信号に変換して、その超えた信号トラフィックをバイパスさせる。複数のチップ間の固定配線経由の経路から、自由空間中の光学的通信経由の経路に、動的に適合させる。
【選択図】 図1

Description

本発明は、大規模なニューラルネットワークシステム(Large-Scale Neural Network
Systems)を実現するための構成に関する。より具体的には、電気的に模倣されたニューロンに対応する計算エレメント間を接続する場合に、電子回路による実装と光学系による実装とをハイブリッドに相互接続する構成に関する。
New computing paradigm(新しいコンピューティング方法論)の一つとして、cognitive(コグニティブ)技術が注目されており、人間の脳にも匹敵するような大規模ニューラルネットワークの研究開発が進められている。
規模の拡大に伴って、例えば既存の電気的なパケット交換を使ったNeuron(ニューロン)間の結合手法では、人間の脳を超える高性能化を目指す場合において、ニューロン間の結合BW:Band Width(バンド幅)の最適化が全体性能のボトルネックになりつつある。
現在のニューラルネットワークの実装方法には、大別すると、FPGA/ASICなどの電子回路によるもの(例えば、非特許文献1)と光学素子を組み合わせた光学系によるもの(例えば、特許文献1)とが存在する。
電子回路による実装では、ニューロンに対応する計算エレメントをメッシュ状に集積化してそれらを固定配線で結合する。この場合、学習アルゴリズムによってどの程度の結合がどの計算エレメント間に必要であるかが異なってくるので、計算エレメント間を直接接続するためには事前にすべての可能な結合パスを固定配線で用意しておく必要がある。
しかし、現実には、計算エレメントを集積したチップの製造時にネットワーク構造があらかじめ固定化される上に、1つのニューロンから出せるリンク(Fanout ファンアウト)の数に限りがあるため、直接結合されていないニューロン間の通信はパケット通信などの時分割多重の通信手法を用いて他のニューロンを経由して通信することになる。
その結果、ニューロン数が大きい場合には、回路全体でホッピングする信号間の影響によるCollision(衝突)、Congestion(輻輳)が生じ、バンド幅・Latency(レイテンシ)を悪化させる大きな要因となる。
一方で、光学系による実装では、発光素子、レンズやミラーなどの光学素子としきい値素子などの論理演算素子を組み合わせて作る。しかし、光学系全体を電子回路なみに集積化することは困難であり、結果として高性能化の達成は難しい。
Learning algorithm(学習アルゴリズム)に伴って、柔軟に構成を変化させることが可能なReconfigurable(リコンフィギュラブル)なニューロン間の結合も望まれている。
ニューラルネットワークとは、本来、脳の神経細胞ネットワークからヒントを得た技術であり、3次元的に大きなファンアウトで結合した多数のニューロンが階層構造をなしているが、学習によりそのネットワーク構造やリンクの重みを変化させていく点に大きな特徴がある。
従って、大規模ニューラルネットワークの実装においては、学習結果に対応して柔軟にネットワーク構造を再構成可能であること(リコンフィギュアラブルであること)が、ニューロン数が増大しても現実的な回路サイズと処理速度で動作すること(スケーラブルであること)とともに重要な課題として挙げられる。
特許文献2および特許文献4には、ニューラルネット装置についての記載があるものの、光学系を含むチップの構造を開示するものではない。
特許文献3、特許文献5および特許文献6には、光ニューラル・チップについての記載があるものの、光学系の部分でのネットワーク再構成手法を開示しておらず、本発明の構成とは大きく異なる。
米国特許第4963725号明細書 (John H. Hong et. al, “ADAPTIVE OPTICAL NEURALNETWORK”1990.) 日本国特許第4350373号公報 (国際公開WO2002/035616号公報 PCT/JP2000/007376が日本国に国内段階移行)‘‘ 日本国特許第3407266号公報 日本国特許第3262857号公報 日本国特許第2861784号公報 日本国特開平5−3078号公報
Avinash Rajah, Mohamed Khalil Han, "ASIC DESIGN OF AKOHONEN NEURAL NETWORK MICROCHIP", iICSE2004
本発明の目的は、学習結果に対応して柔軟にネットワーク構造を再構成可能である(リコンフィギュアラブルである)大規模ニューラルネットワークの構成を実現することにある。
電気信号によるニューロン間の有線配線の集積化における長所と自由空間光配線の柔軟性を組み合わせることで、大規模で高性能のニューラルネットワークを構成し、3次元的に複雑に結合した脳を模倣できるニューラルネットワークの結合構造を開示する。
その結果、人間の脳に匹敵するニューロン間の大規模な接続要求を性能・集積度に妥協することなく実現し、また、同時に学習アルゴリズムに従って柔軟に変更可能なリコンフィギュアラブルなネットワークを実現する。
大規模なニューラルネットワークを実現するための構成として、電気信号によるニューロン間の有線配線の集積化における長所と、自由空間光配線の柔軟性を組み合わせることによって、大規模で高性能のニューラルネットワークを構成する。
より具体的には、自由空間に面して所定の形状に沿って配置され、複数の所定のチップ同士が相互に固定配線された経路を通じて電気的に通信できるように構成されている、複数のチップと、複数のチップのうちの、あるチップからの電気信号を光信号に変換し、固定配線された経路を通じてはあるチップから電気的には直接通信を確立していない他のチップへ向かって、自由空間中の選択された光学的通信経路を経由して光学的な通信を可能にする、単数または複数の光学素子とを有している構成を開示する。
また、このような構成のもと、あるチップにおける電気的な通信の信号トラフィックが所定の閾値を超えた場合、もしくは超えることが予想される場合において、その超えた信号トラフィックの通信ルーティングに関与している複数のチップを特定し、それら特定された複数のチップを横切っている関連する信号トラフィックの一部を電気信号から光信号に変換して、その超えた信号トラフィックをバイパスさせる目的で、複数のチップ間の固定配線経由の経路から、単数または複数の光学素子を通じての自由空間中の光学的通信経由の経路に、信号トラフィックの経路を動的にリコンフィギュアラブルに適合させることを特徴とする。
本発明の構成に従えば、以下の(1)〜(3)のような特有の効果が得られる。
(1)電気信号用の固定配線と光信号用の自由空間配線の特徴を組み合わせることで、3次元的に複雑に結合した脳を効率よく人工的な計算エレメントの集合体として模倣することができるニューラルネットワークの結合構造が提供できる。
(2)特に、性能・集積度を落とすことなく多数のニューロン間の複雑な接続要求に対応できる。
(3)学習アルゴリズムに従って柔軟に変更可能なリコンフィギュアラブルなネットワークを実現できる。
図1は、本発明であるところの、学習結果に対応して柔軟にネットワーク構造を再構成可能である(リコンフィギュアラブルである)大規模ニューラルネットワークシステムの構成を示す全体図である。 図2は、大規模ニューラルネットワークを実現するための構成として、ニューロンに対応する計算エレメントを集積したチップによる電子回路による実装と、光学素子による光学系による実装とを組合せた、ハイブリッド構成の例を示す図である。 図3は、複数チップ間のメッシュネットワークとして構成される固定配線による電気的な通信を行う電子回路実装のデメリットと、自由空間中の選択された光学的通信経路を経由して光学的な通信を行う光学系による実装上・性能上のメリットとを説明する図である。 図4は、生体ニューロンの構成を、電子回路によるニューロン構成と、光学系によるニューロン構成とのハイブリッド構成によって模倣することの課題・意義を説明する模式図である。 図5は、電気的なニューロン間の相互接続ネットワークと、自由空間を利用したニューロン間の光結合ネットワーク構成の比較を説明する図である。 図6は、脳、固定配線相互接続、自由空間を利用した相互接続の特性を比較したマトリックス図である。 図7は、本発明による自由空間を使った光通信を、ニューラルネットワークを用いた新しいコンピューティング方法に適用した場合の場合のより一般的な観点での相互接続の意義を説明する図である。
図1は、本発明であるところの、学習結果に対応して柔軟にネットワーク構造を再構成可能である(リコンフィギュアラブルである)大規模ニューラルネットワークシステムの構成を示す全体図である。
人間の脳は、主に、白質(White matter)と灰白質(Gray Matter)とに区別される。
灰白質は、中枢神経系の神経組織のうち、神経細胞の細胞体が存在している部位のことを指す。これに対し、神経細胞体がなく、神経線維ばかりの部位を白質と呼ぶ。
白質では、灰白質に比べて、有髄神経線維が多いからと考えられ、灰白質が大脳や小脳でその表面を薄く覆う様に存在している皮質(Cortex)と異なり、脳の中心に近い、間脳、脳幹、脊髄などに相対的に多く存在している。
人間の脳の中では、生体ニューロンという構成単位(図4で後述)をもって捉えることができる通信経路が3次元的に多数のニューロンが階層構造をなしていて、複雑にマッピングされているため、相互接続(crossconnect)を人工的な計算エレメントの集合体に模倣して組織化することは容易ではない。
本発明のネットワークシステムでは、複数のチップと、単数または複数の光学素子とを有することで、複数のチップ間の固定配線経由の経路から、単数または複数の光学素子を通じての自由空間中の光学的通信経由の経路に、信号トラフィックの経路を動的にリコンフィギュアラブルに適合させる。
このようなネットワークは、生体ニューロンを模倣して組織化された大規模ニューラルネットワークとして、ネットワークの構成の変化に柔軟に適合することができるものである。
複数のチップは、自由空間に面して所定の形状に沿って配置され、複数の所定のチップ同士が相互に固定配線された経路を通じて電気的に通信できるように構成されている。
図1の中では2次元平面状のアレイとして模式的に示されているが、自由空間に面して所定の形状に沿って配置されてさえていればよく、例えば、自由曲面に沿って配置されていてもよい。
光学素子は、複数のチップのうちの、あるチップからの電気信号を光信号に変換し、前記固定配線された経路を通じてはあるチップから電気的には直接通信を確立していない他のチップへ向かって、自由空間中の選択された光学的通信経路を経由して光学的な通信を可能にする。
図1の中において、光学的通信経路において、チップからの電気信号が変換された光信号を反射させることができ、かつ、向きを変えることで反射の方向を可変にすることができる、可動 (movable) ミラーが描かれている。
ミラーが複数(図1の中では3つ)用意され、自由空間を取り囲むようにアレイ状に配置されていると、多くの通信経路を複数のチップから成るグループ毎に専用化して確保することができる等の点で有利となるであろう。しかし、ミラーの数は、たとえ単数であっても動作可能である。
チップの各々は、平面図として示すように、ニューラル・チップ(Neural Chip)として、光学素子(Optics)、スタッガード状の貫通孔であるバイア(Staggered Via)、レンズ(Lens)等を構成に含むことができ、電子回路による実装と光学系による実装とをハイブリッドに相互接続する。
図2は、大規模ニューラルネットワークを実現するための構成として、ニューロンに対応する計算エレメントを集積したチップによる電子回路による実装と、光学素子による光学系による実装とを組合せた、ハイブリッド構成の例を示す図である。
チップによる電子回路による実装と、光学素子による光学系による実装とを組合せた場合における、ハイブリッドな相互接続の構成を示す一例にすぎない。
ニューラルチップ(Neural Chip)は、CMOSであってもよい。
チップについて、電気信号と光信号とを相互に変換するための複数の電気−光の変換素子を用意することで、電子回路による実装と光学系による実装とを一体に作り込むことができる。
複数のレンズが用意されて、これらと複数のチップとが、光学的に透過なフィラー樹脂(Optically transparent filler)によって一体的に形成されてもよい。
電気的なワイヤード(Electrical wired)、光学的なワイヤード(Optical wired)、光学的な自由空間の利用(Optical freespace)、とについて、ピッチ(Pitch)の目安となる数値とルーティング(Routing)の次元とを比較した図も示している。
ハイブリッド相互接続を実現しようとすると、電気回路による実装と光学系による実装とを一体に作り込む組合せを実現する必要性から、これらの数値やその範囲が重要な意義を持ってくる。
WDMとは、波長分割多重(Wavelength Division Multiplexing)の略であり、光学系の場合、電気回路による実装と比較して、空間的なピッチの制限を、波長空間に自由度で越えることを可能にする。
たとえば、電気回路と光学系の空間的なピッチが同じ時に、波長数NλのWDMを使うことにより、ニューロン間の結合BW:Band Width(バンド幅)が全体性能のボトルネックになりつつある背景から、BWo〜(Nλ+1)×BWeという関係があるので、波長数にほぼ比例する形で、バンド幅を向上させることが可能となる。
図3は、複数チップ間のメッシュネットワークとして構成される固定配線による電気的な通信を行う電子回路実装のデメリットと、自由空間中の選択された光学的通信経路を経由して光学的な通信を行う光学系による実装上・性能上のメリットとを説明する図である。
自由空間中に配置されている複数のチップの所定の形状は、2次元アレイを形成するものを図示してあって、電気的に通信する固定配線を、複数チップ間のメッシュ(Mesh)ネットワークとして構成してもよい。これは、本発明を単純化して実施化しようとする例に相当している。
具体的な動作としては、あるチップにおける特定の電気的な通信の信号トラフィックが所定の閾値を超えているかどうか、もしくは超えることが予想されるかどうかを判断する。
これは、実際に信号トラフィックをモニターすることで行うことも可能であるが、特定の処理に伴って明らかにそのような事態が予測される場合は、必ずしも、信号トラフィックをモニターする必要性はない。
図のように、通信ルーティングには複数の信号トラフィックが衝突(Collision)することにより輻輳(Congestion)が生じることなどが原因となって、あるチップにおける電気的な通信の信号トラフィックが所定の閾値を超えている場合がある。
このことが、ニューロン間の結合BW:Band Width(バンド幅)が全体性能のボトルネックになり得る大きな原因である。ただし、どの部分がボトルネックになるかは、システムの製造時には決定されず、実際の処理が行われるまでわからないこともある。
もし、ボトルネックとなる部分の信号トラフィックが閾値を超えている場合、もしくは超えることが予想される場合において、その超えた信号トラフィックの通信ルーティングに関与している複数のチップを特定し、それら特定された複数のチップを横切っている関連する信号トラフィックの一部を電気信号から光信号に変換する。
その超えた信号トラフィックの通信ルーティングに関与している複数のチップは、ルーティングの長い経路に関与している場合も多く、2つのチップだけでなく、多数のチップにわたって広範囲に関与している場合も予想される。
その超えた信号トラフィックをバイパスさせる目的で、複数のチップ間の固定配線経由の経路から、単数または複数の光学素子を通じての自由空間中の光学的通信経由の経路に、信号トラフィックの経路を動的にリコンフィギュアラブルに適合させる。
この場合、その超えた信号トラフィックの通信ルーティングに関与している複数のチップ間におけるルーティング距離(Distance)の大小(チップ間のホップ数(number of hops))を考慮に入れることが好ましい。
なぜならば、グラフの傾きが示すように、ルーティング距離が大きい場合(チップ間のホップ数が多い)の信号トラフィックをバイパスさせる場合ほど、効果的なBW(Effective BW)の改善を実現できることになり、光学的通信経路を経由することが有利になる。
このようにして、特定されたチップと、光学的な通信が増加された通信量との関係とを、記憶装置に学習して、ファンアウトの増加(または減少)に柔軟に対応して、生体ニューロンを模倣して組織化された大規模ニューラルネットワークを再構成することができる。
通信のバンド幅(BW)と通信のレイテンシとの両方が最適化された値になるように、再構成することができる。光学的な自由通信経路は、光信号が交差しても互いに影響なく独立した信号トラフィックを通信させることが可能である。このような性質は、non-blockingと呼ばれており、相互接続スイッチにおいては、理想的な特性である。
図4は、生体ニューロンの構成を、電子回路によるニューロン構成と、光学系によるニューロン構成とのハイブリッド構成によって模倣することの課題・意義を説明する模式図である。
生体ニューロンは、神経細胞とも呼ばれ、神経系を構成する細胞であって、その機能は情報処理と情報伝達に特化しており、動物に特有である。
神経細胞の基本的な機能は、神経細胞へ入力刺激が入ってきた場合に、活動電位を発生させ、他の細胞に情報を伝達することである。ひとつの神経細胞に複数の細胞から入力したり、活動電位がおきる閾値を変化させたりすることにより、情報の修飾が行われる。
神経細胞は主に3つの部分に区分けされ、細胞核のある細胞体(Cell body, soma)、他の細胞からの入力を受ける樹状突起(Dendrite)、他の細胞に出力する軸索(Axon)に分けられる。
樹状突起と軸索は発生的にはほぼ同じ過程をたどるため、両者をまとめて神経突起(neurite)とも言うこともある。
前の細胞の軸索終末と後ろの細胞の樹状突起の間の情報を伝達する部分には、微小な間隙を持つシナプスと呼ばれる化学物質による伝達構造が形成される。
神経細胞の増殖は、ヒトでは小児期に、神経幹細胞が盛んに分裂して分化することで起こる。神経細胞は分化が進むとともに、軸索誘導によって特定の位置にある神経細胞が特定の細胞に軸索を伸ばし、シナプスを形成して神経回路を形成していく。
脳の中でも、さまざまな皮質(cortex)として示す部分では、特定の機能ごとにさまざまな分化が見られる部分がある。例えば、海馬にはある種のコンテクスト処理に特化した神経構造があると考えられている。
脳の内部では、3次元的に大きなファンアウトで結合した多数のニューロンが階層構造をなしているが、これをコンピュータによって模倣しようとすると、学習によりそのネットワーク構造やリンク結合の重みを変化させていくことになる。
3次元的な構造を模倣するための構成として、固定配線を多層にすることで、スタックされたワイヤード相互接続(Stacked wired crossconnect)を形成することもできるが、層の方向には、限定された接続(Restricted connections)しか得られず、限界がある。
図5は、電気的なニューロン間の相互接続ネットワークと、自由空間を利用したニューロン間の光結合ネットワーク構成の比較を説明する図である。
単位ニューロンあたりでファンアウト数が拡張した場合に、適合できる可能性の度合いをトポロジーに従って概算しているものである。1ニューロンあたりのファンアウトが増加するにしたがって、すべてを自由空間光通信で行った場合は、必ずしも集積度の点でのメリットが得られないことが示されている。
図6は、脳、固定配線相互接続、自由空間を利用した相互接続の特性を比較したマトリックス図である。
接続マトリックスの次元(Connection matrix dimension)や、場所やルーティングの空間利用(Place & routing space utilization)や、インテグレーション(Integration)について、比較している。
この比較において、脳(Brain)は、非常に優れたベンチマーク特性を有している。
固定配線相互接続(Wired crossconnet)は、場所やルーティングの空間利用(Place & routing space utilization)の自由度が低く、自由に相互接続を可能にする点で好ましいものではない。
自由空間を利用した相互接続(Freespace crossconnect)は、脳の非常に優れた特性に近づけるために有効であるが、図6に示したように、集積度の点で、見劣りがする。
従って、本発明で開示したような、固定配線相互接続と自由空間を利用した相互接続の良いところをうまく組み合わせたハイブリッド(Hybrid)な構成方法が望まれることになる。
図7は、本発明による自由空間を使った光通信を、ニューラルネットワークを用いた新しいコンピューティング方法に適用した場合の場合のより一般的な観点での相互接続の意義を説明する図である。
固定配線を使った通常の内部接続(Conventional interconnect)では、別々の配線経路を通らない限り、信号トラフィックを交差させることは不可能である。また、異なる信号トラフィックをアナログ的に足しこむことは、電流の反射もあり難しい。
一方、自由空間を利用した内部接続(Freespace interconnet)では、信号トラフィックを自由空間で交差させる上での制限がなく、また信号の反射の影響も限定的なため自由空間でのアナログ的な信号の足しこみも比較的容易である。

Claims (10)

  1. ネットワークシステムであって、
    自由空間に面して所定の形状に沿って配置され、複数の所定のチップ同士が相互に固定配線された経路を通じて電気的に通信できるように構成されている、複数のチップと、
    複数のチップのうちの、あるチップからの電気信号を光信号に変換し、固定配線された経路を通じてはあるチップから電気的には直接通信を確立していない他のチップへ向かって、自由空間中の選択された光学的通信経路を経由して光学的な通信を可能にする、単数または複数の光学素子とを有していて、
    あるチップにおける電気的な通信の信号トラフィックが所定の閾値を超えた場合、もしくは超えることが予想される場合において、その超えた信号トラフィックの通信ルーティングに関与している複数のチップを特定し、それら特定された複数のチップを横切っている関連する信号トラフィックの一部を電気信号から光信号に変換して、その超えた信号トラフィックをバイパスさせる目的で、複数のチップ間の固定配線経由の経路から、単数または複数の光学素子を通じての自由空間中の光学的通信経由の経路に、信号トラフィックの経路を動的にリコンフィギュアラブルに適合させる、
    ネットワークシステム。
  2. ネットワークが、生体ニューロンを模倣して組織化された大規模ニューラルネットワークであり、ネットワークの構成の変化に柔軟に適合することができる、
    請求項1に記載のネットワークシステム。
  3. 自由空間中に配置されている複数のチップの所定の形状が、2次元アレイを形成し、
    前記固定配線が複数チップ間のメッシュネットワークとして構成されている、
    請求項1に記載のネットワークシステム。
  4. 前記単数または複数の光学素子が、
    チップからの電気信号が変換された光信号を反射させることができ、かつ、向きを変えることで反射の方向を可変にすることができる、可動 (movable) ミラーを含むものである、
    請求項1に記載のネットワークシステム。
  5. ミラーが複数用意され、自由空間を取り囲むようにアレイ状に配置されている、
    請求項4に記載のネットワークシステム。
  6. チップについて電気信号と光信号とを相互に変換するための複数の電気−光の変換素子と、複数のレンズとが用意されていて、これらと複数のチップとが、光学的に透過なフィラー樹脂によって一体的に形成されている、
    請求項1に記載のネットワークシステム。
  7. 前記単数または複数の光学素子を通じての自由空間中の光学的通信経路を、前記固定配線された経路に、動的にリコンフィギュアラブルに適合させるにあたり、
    その超えた信号トラフィックの通信ルーティングに関与している複数のチップ間におけるルーティング距離の大小(チップ間のホップ数)が考慮に入れられる、
    請求項1に記載のネットワークシステム。
  8. 自由空間に面して所定の形状に沿って配置され、複数の所定のチップ同士が相互に固定配線された経路を通じて電気的に通信できるように構成されている、複数のチップと、複数のチップのうちの、あるチップからの電気信号を光信号に変換し、固定配線された経路を通じてはあるチップから電気的には直接通信を確立していない他のチップへ向かって、自由空間中の選択された光学的通信経路を経由して光学的な通信を可能にする、単数または複数の光学素子とを有するネットワークシステムを動作させる方法であって、
    あるチップにおける電気的な通信の信号トラフィックが所定の閾値を超えているかどうか、もしくは超えることが予想されるかどうかを判断するステップと、
    超えているか超えることが予想される場合において、その超えた信号トラフィックの通信ルーティングに関与している複数のチップを特定するステップと、
    それら特定された複数のチップを横切っている関連する信号トラフィックの一部を電気信号から光信号に変換するステップと、
    その超えた信号トラフィックをバイパスさせる目的で、複数のチップ間の固定配線経由の経路から、単数または複数の光学素子を通じての自由空間中の光学的通信経由の経路に、信号トラフィックの経路を動的にリコンフィギュアラブルに適合させる、
    方法。
  9. 特定されたチップと、光学的な通信が増加された通信量との関係とを、記憶装置に学習して、ファンアウトの増加(または減少)に柔軟に対応して、生体ニューロンを模倣して組織化された大規模ニューラルネットワークを再構成する、
    請求項8に記載の方法。
  10. 通信のバンド幅(BW)と通信のレイテンシとの両方が最適化された値になるように、再構成する、
    請求項8に記載の方法。
JP2012193327A 2012-09-03 2012-09-03 大規模ニューラルネットワークシステムのためのハイブリッド相互接続(HybridInterconnectStrategyforLarge−ScaleNeuralNetworkSystems) Pending JP2014050037A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012193327A JP2014050037A (ja) 2012-09-03 2012-09-03 大規模ニューラルネットワークシステムのためのハイブリッド相互接続(HybridInterconnectStrategyforLarge−ScaleNeuralNetworkSystems)
US14/012,183 US20140067742A1 (en) 2012-09-03 2013-08-28 Hybrid interconnect strategy for large-scale neural network systems
US14/033,893 US20140067741A1 (en) 2012-09-03 2013-09-23 Hybrid interconnect strategy for large-scale neural network systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012193327A JP2014050037A (ja) 2012-09-03 2012-09-03 大規模ニューラルネットワークシステムのためのハイブリッド相互接続(HybridInterconnectStrategyforLarge−ScaleNeuralNetworkSystems)

Publications (1)

Publication Number Publication Date
JP2014050037A true JP2014050037A (ja) 2014-03-17

Family

ID=50188863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012193327A Pending JP2014050037A (ja) 2012-09-03 2012-09-03 大規模ニューラルネットワークシステムのためのハイブリッド相互接続(HybridInterconnectStrategyforLarge−ScaleNeuralNetworkSystems)

Country Status (2)

Country Link
US (2) US20140067742A1 (ja)
JP (1) JP2014050037A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11892925B2 (en) 2018-10-19 2024-02-06 Samsung Electronics Co., Ltd. Electronic device for reconstructing an artificial intelligence model and a control method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755948B1 (en) * 2015-09-01 2017-09-05 Netronome Systems, Inc. Controlling an optical bypass switch in a data center based on a neural network output result
US11544539B2 (en) 2016-09-29 2023-01-03 Tsinghua University Hardware neural network conversion method, computing device, compiling method and neural network software and hardware collaboration system
FR3088463A1 (fr) * 2018-11-09 2020-05-15 Adagos Procede de construction de reseau de neurones pour la simulation de systemes reels
US20220253685A1 (en) * 2019-09-13 2022-08-11 The Regents Of The University Of California Optical systems and methods using broadband diffractive neural networks
US11797836B1 (en) * 2019-12-23 2023-10-24 Waymo Llc Sensor-integrated neural network

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815211B2 (ja) * 1986-09-25 1996-02-14 株式会社日立製作所 光配線式半導体集積回路
US5289303A (en) * 1992-09-30 1994-02-22 At&T Bell Laboratories Chuted, optical packet distribution network
US5541914A (en) * 1994-01-19 1996-07-30 Krishnamoorthy; Ashok V. Packet-switched self-routing multistage interconnection network having contention-free fanout, low-loss routing, and fanin buffering to efficiently realize arbitrarily low packet loss
US5619359A (en) * 1994-11-16 1997-04-08 Nec Research Institute, Inc. Optoelectronic apparatus
US20020141011A1 (en) * 1997-02-11 2002-10-03 Green Alan E. Optical free space signalling system
US7333512B2 (en) * 2000-12-18 2008-02-19 Rmi Corporation Dynamic mixing TDM data with data packets
US6574386B1 (en) * 2001-04-20 2003-06-03 Transparent Networks, Inc. Dynamically reconfigurable optical switching system
US7050718B2 (en) * 2001-07-26 2006-05-23 Victor John Rychlicki Method of establishing communications in an all optical wavelength division multiplexed network
JP2003051836A (ja) * 2001-08-06 2003-02-21 Nec Corp 通信ネットワーク、パス設定方法及びネットワーク管理装置並びにノード
US20050163151A1 (en) * 2003-08-12 2005-07-28 Omnitek Partners Llc Projectile having a casing and/or interior acting as a communication bus between electronic components
US20050254430A1 (en) * 2004-05-13 2005-11-17 Clark Pamela H Method and apparatus for optimized routing in networks that include free space directional links
US8526403B1 (en) * 2005-12-22 2013-09-03 At&T Intellectual Property Ii, L.P. Enterprise cognitive radio integrated with laser communications
US7693055B2 (en) * 2006-12-22 2010-04-06 Cisco Technology, Inc. Optimization of distributed tunnel rerouting in a computer network with intermediate node feedback
US8059972B2 (en) * 2007-03-01 2011-11-15 Taiyo Yuden Co., Ltd. Optical receiver and visible light communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11892925B2 (en) 2018-10-19 2024-02-06 Samsung Electronics Co., Ltd. Electronic device for reconstructing an artificial intelligence model and a control method thereof

Also Published As

Publication number Publication date
US20140067741A1 (en) 2014-03-06
US20140067742A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
JP2014050037A (ja) 大規模ニューラルネットワークシステムのためのハイブリッド相互接続(HybridInterconnectStrategyforLarge−ScaleNeuralNetworkSystems)
US20190377997A1 (en) Synaptic, dendritic, somatic, and axonal plasticity in a network of neural cores using a plastic multi-stage crossbar switching
US10353145B2 (en) Waveguide architecture for photonic neural component
Lu et al. Flexible and scalable optical interconnects for data centers: Trends and challenges
JP6607966B2 (ja) オンチップ光学相互接続構造およびネットワーク
JP2020507278A (ja) ノード間導波路上に光信号が多重化された導波路アーキテクチャを使用した光ニューラル・コンポーネント
CN107003480A (zh) 波长选择开关装置、通信设备和波长切换方法
Li et al. Scaling deep-learning inference with chiplet-based architecture and photonic interconnects
Xu et al. A hierarchical WDM-based scalable data center network architecture
Shastri et al. Photonic spike processing: ultrafast laser neurons and an integrated photonic network
Siokis et al. Electro-optic switches based on space switching of multiplexed WDM signals: blocking vs non-blocking design trade-offs
US10524029B2 (en) Optical circuit switch
Yang et al. Which can accelerate distributed machine learning faster: hybrid optical/electrical or optical reconfigurable DCN?
JP6270329B2 (ja) 自由空間の光インターコネクトでの再構成が可能なマルチコア・ネットワーク
Liu et al. WRH-ONoC: A wavelength-reused hierarchical architecture for optical network on chips
Petrushin et al. Towards an Electro-optical Emulation of the C. elegans Connectome.
De Magalhães et al. Hyco: A low-latency hybrid control plane for optical interconnection networks
Li Silicon Photonics Enabled High-Performance, Energy-Efficient, Flexible, and Scalable Deep Neural Network Accelerator Design
Kaur et al. Effect of crosstalk on permutation in optical multistage interconnection networks
Yang Routing and Wavelength Assignment for Multicast Communication in Optical Network-on-Chip
Hasan et al. Routing bandwidth model for feed forward neural networks on multicore neuromorphic architectures
Zhao et al. Nested rings: a simple scalable ring-based ROADM structure for neural application computing in mega datacenters
Totović et al. Programmable Photonic Neural Networks for advanced Machine Learning tasks
Zhang et al. The construction of high-performance optoelectronic interconnection network and the realization of cloud computing for traffic data recognition
Hong et al. A multi-floor arrayed waveguide grating based architecture with grid topology for datacenter networks