JP2014049967A - 圧電デバイス - Google Patents

Abstract

【課題】圧電デバイスの外底面の四隅部の間に発熱源用の外部端子を設ける必要があり、小型化の妨げになっていた点をサーミスタ素子や加熱抵抗を用いて改善した圧電デバイスの提供。
【解決手段】圧電デバイス１００は、素子搭載用部材と、素子搭載用部材に搭載された圧電素子と、素子搭載用部材に設けられた第１及び第２の端子１１６ａ及び１１６ｂと、素子搭載用部材に搭載されており、第１及び第２の端子１１６ａ及び１１６ｂに電気的に接続されたサーミスタ素子１２０と、素子搭載用部材に設けられており、第１及び第２の端子１１６ａ及び１１６ｂに電気的に接続された加熱用抵抗１２２と、素子搭載用部材に設けられており、第１及び第２の端子１１６ａ及び１１６ｂに電圧を印加した時にサーミスタ素子１２０又は加熱用抵抗１２２に選択的に電流を流す第１及び第２のダイオード素子１２３及び１２４とを含んでいる。
【選択図】図３

Description

本発明は、電子機器等に用いられる圧電デバイスに関するものである。

従来、携帯電話機などの電子機器には、基準信号源またはクロック信号源などの信号源が搭載されており、かかる信号源として、圧電デバイスが知られている。圧電デバイスにおいては、従来、外部に設けられていたサーミスタ素子を圧電振動子が搭載されている素子搭載用部材に搭載して、圧電振動子の実際の温度とサーミスタ素子によって測定される温度との差異を低減し、発振周波数の変動を低減させることが考えられている。

サーミスタ素子は、温度変化に応じて抵抗値が変化して、抵抗値が変わることで電流値が変化するものであり、その温度での電流値が、外部端子を介して圧電デバイスの外部へ出力される。この出力された電流値の変化から電圧が変化するため、電圧と温度との関係により、出力された電流値を電圧に換算することで、そのときの電圧から温度情報を得ることができる。例えば、電圧から温度情報への換算は、外部の電子機器等の集積回路素子内で得ることができる。また、外部端子は、一対の圧電素子用外部端子と一対のサーミスタ素子用外部端子の４端子が圧電デバイスの外底面の四隅部に配置されている。

特開２０１１−２１１３４０号公報

しかしながら、従来、サーミスタ素子が実装された圧電デバイスにおける温度特性を測定するためには、圧電デバイスの温度を上昇させる必要があったため、圧電デバイスの外部に設けられた発熱源（例えば、パワーアンプ等）を置く必要があった。また、圧電デバイスの内部に発熱源を設ける場合は、圧電デバイスの外底面の四隅部の間に発熱源用の外部端子を設ける必要があり、圧電デバイスの小型化の妨げになっていた。

本発明の一つの態様による圧電デバイスは、素子搭載用部材と、素子搭載用部材に搭載された圧電素子と、素子搭載用部材に設けられた第１および第２の端子と、素子搭載用部材に搭載されており、第１および第２の端子に電気的に接続されたサーミスタ素子と、素子搭載用部材に設けられており、第１および第２の端子に電気的に接続された加熱用抵抗と、素子搭載用部材に設けられており、第１および第２の端子に電圧を印加したときにサーミスタ素子または加熱用抵抗に選択的に電流を流す第１および第２のダイオード素子とを含んでいる。

本発明の一つの態様による圧電デバイスは、第１および第２の端子に電圧を印加したときにサーミスタ素子または加熱用抵抗に選択的に電流を流す第１および第２のダイオード素子とを含んでいることによって、加熱用抵抗に電流を流す端子を別に設ける必要がなく、サーミスタ素子に電流を流す端子と兼用できるので、発熱源の加熱用抵抗に接続される外部端子を別に設ける必要がなく、圧電デバイスの小型化が可能となる。

本発明の実施形態における圧電デバイスを示す縦断面図である。 図１に示された圧電デバイスにおいてサーミスタ素子、加熱用抵抗、第１のダイオード素子および第２のダイオード素子を取り外した状態を示す平面図である。 図１に示された圧電デバイスにおけるサーミスタ素子、加熱用抵抗、第１のダイオード素子および第２のダイオード素子の配置を示す平面図である。 図１に示された圧電デバイスにおけるサーミスタ素子、加熱用抵抗、第１のダイオード素子および第２のダイオード素子の等価回路を示す平面図である。 電圧印加用端子に印加される電圧とサーミスタ素子の抵抗値から換算される温度とを示すグラフである。 個々の圧電振動子の加熱用抵抗の抵抗値から換算した温度と周波数変化量の関係を示すグラフである。

以下、本発明の例示的な実施形態について図面を参照して説明する。

図１〜図４に示されているように、本発明の実施形態における圧電デバイス１００は、素子搭載用部材１１０と、素子搭載用部材１１０に搭載されたサーミスタ素子１２０および圧電素子１３０と、素子搭載用部材１１０に設けられた加熱用抵抗１２２と第１のダイオード素子１２３と第２のダイオード素子１２４とを含んでいる。なお、図１は、図３に示されている圧電デバイス１００のＡ―Ａにおける断面図を示している。また、本実施形態においては、図２に示されているように、素子搭載用部材１１０に、サーミスタ素子１２０、加熱用抵抗１２２、第１のダイオード素子１２３および第２のダイオード素子１２４が搭載されていない状態を圧電振動子１０１という。

素子搭載用部材１１０は、基板部１１１ａと基板部１１１ａの上面に設けられた第１の枠部１１１ｂと基板部１１１ａの下面に設けられた第２の枠部１１１ｃとからなる絶縁基体１１１とを含んでいる。基板部１１１ａの上面には、一対のサーミスタ素子搭載パッド１１３、一対の加熱用抵抗搭載パッド１１４、４つのダイオード素子搭載パッド１１７、５つのダイオード素子接続配線１１８および１つの加熱用抵抗接続配線１１９が設けられている。また、基板部１１１ａの下面には、圧電素子搭載パッド１１２が設けられている。

なお、図２において、一対のサーミスタ素子搭載パッド１１３は、符号１１３の後にアルファベットを付して１１３ａ、１１３ｂとして示されている。以下、第１のサーミスタ素子搭載パッド１１３ａおよび第２のサーミスタ素子搭載パッド１１３ｂという場合もある。

また、一対の加熱用抵抗搭載パッド１１４は、符号１１４の後にアルファベットを付して１１４ａ、１１４ｂとして示されている。以下、第１の加熱用抵抗搭載パッド１１４ａおよび第２の加熱用抵抗搭載パッド１１４ｂという場合もある。

また、同様に４つのダイオード素子搭載パッド１１７は、符号１１７の後にアルファベットを付して１１７ａ〜１１７ｄとして示されている。以下、第１のダイオード素子搭載パッド１１７ａ、第２のダイオード素子搭載パッド１１７ｂ、第３のダイオード素子搭載パッド１１７ｃおよび第４のダイオード素子搭載パッド１１７ｄという場合もある。

また、５つのダイオード素子接続配線１１８についても、符号の後にアルファベットを付して示されている。

第１の枠部１１１ｂには、複数のビア導体１１５と、複数の外部端子１１６が設けられている。ここで、素子搭載用部材１１０の上面の凹部を上側凹部Ｋ１、下面の凹部を下側凹部Ｋ２とする。なお、本実施形態において上方向とは、紙面の上方向のことをいう。

複数のビア導体１１５は、第１の枠部１１１ｂの内部に設けられており、符号１１５の後にアルファベットのａ〜ｄを付して１１５ａ〜１１５ｄとして示されている。複数のビア導体１１５ａ〜１１５ｄは、例えば、第１の端子用ビア導体１１５ａ、第２の端子用ビア導体１１５ｂ、圧電素子接続用ビア導体１１５ｃおよび１１５ｄである。

また、図２において、外部端子１１６は、第１の枠部１１１ｂの上面の四隅部に配置されており、符号１１６の後にアルファベットのａ〜ｄを付して１１６ａ〜１１６ｄとして示されている。複数の外部端子１１６ａ〜１１６ｄは、例えば、第１の端子１１６ａ、第２の端子１１６ｂ、圧電素子用外部端子１１６ｃおよび１１６ｄである。なお、圧電素子用外部端子１１６ｃおよび１１６ｄは、第１の枠部１１１ｂの上面の対角に位置するように配置されている。

また、図２において、ダイオード素子接続配線１１８は、基板部１１１ａの上面に設けられている。ダイオード素子接続配線１１８は、例えば、第１のダイオード素子接続配線１１８ａ、第２のダイオード素子接続配線１１８ｂ、第３のダイオード素子接続配線１１８ｃ、第４のダイオード素子接続配線１１８ｄおよび第５のダイオード素子接続配線１１８ｅである。

同様に、図２において、加熱用抵抗接続配線１１９は、基板部１１１ａの上面すなわちサーミスタ素子１２０が搭載された面に設けられている。

基板部１１１ａと第１の枠部１１１ｂと第２の枠部１１１ｃとは、例えば、アルミナセラミックスまたはガラス−セラミックス等のセラミック材料からなる。また、基板部１１１ａは、例えば、図１および図２に示されているように、平面視において矩形状の平板状である。第１の枠部１１１ｂは、基板部１１１ａの上面の縁部に沿って設けられている。また、第２の枠部１１１ｃは、基板部１１１ａの下面の縁部に沿って設けられている。

第１のサーミスタ素子搭載パッド１１３ａは、基板部１１１ａの上面に設けられており、第４のダイオード素子接続配線１１８ｄを介して、第２のダイオード素子搭載パッド１１７ｂに接続されている。また、第２のサーミスタ素子搭載パッド１１３ｂは、図２に示されているように、基板部１１１ａの上面に設けられており、第５のダイオード素子接続配線１１８ｅを介して、第３のダイオード素子搭載パッド１１７ｃに接続されている。

第１の加熱用抵抗搭載パッド１１４ａは、基板部１１１ａの上面に設けられており、第３のダイオード素子接続配線１１８ｃを介して、第１のダイオード素子搭載パッド１１７ａに接続されている。また、第２の加熱用抵抗搭載パッド１１４ｂは、図２に示されているように、基板部１１１ａの上面に設けられており、加熱用抵抗接続配線１１９を介して、第１の端子用ビア導体１１５ａに接続されている。

第１の端子用ビア導体１１５ａは、一端が第１の端子１１６ａに接続され、他端が基板部１１１ａの加熱用抵抗接続配線１１９と第２のダイオード素子接続配線１１８ｂに電気的に接続されている。第２の端子用ビア導体１１５ｂは、一端が第２の端子１１６ｂに接続され、他端が基板部１１１ａの第１のダイオード素子接続配線１１８ａに電気的に接続されている。圧電素子接続用ビア導体１１５ｃは、一端が圧電素子用外部端子１１６ｃに接続され、他端が基板部１１１ａの内層配線（図示せず）を介して下側凹部Ｋ２に収容された圧電素子１３０に電気的に接続されている。同様に、圧電素子接続用ビア導体１１５ｄは、一端が圧電素子用外部端子１１６ｄに接続され、他端が基板部１１１ａの内層配線（図示せず）を介して下側凹部Ｋ２に収容された圧電素子１３０に電気的に接続されている。

第１の端子１１６ａは、サーミスタ素子１２０で圧電振動子１０１の温度をモニターするための電圧が印加される端子である。また、第２の端子１１６ｂは、加熱用抵抗１２２を加熱するための電圧が印加される端子である。

図２、図３に示されているように、サーミスタ素子１２０は、基板部１１１ａの上面に導電性接合材１２５を介して、一端が第１のサーミスタ素子搭載パッド１１３ａに接続され、他端が第２のサーミスタ素子搭載パッド１１３ｂに接続されている。

加熱用抵抗１２２は、基板部１１１ａの上面に導電性接合材１２５を介して、一端が第１の加熱用抵抗搭載パッド１１４ａに接続され、他端が第２の加熱用抵抗搭載パッド１１４ｂに接続されている。

第１のダイオード素子１２３は、基板部１１１ａの上面に導電性接合材１２５を介して、一端が第１のダイオード素子搭載パッド１１７ａに接続され、他端が第２のダイオード素子搭載パッド１１７ｂに接続されている。

同様に、第２のダイオード素子１２４は、基板部１１１ａの上面に導電性接合材１２５を介して、一端が第３のダイオード素子搭載パッド１１７ｃに接続され、他端が第４のダイオード素子搭載パッド１１７ｄに接続されている。

圧電素子１３０は、下側凹部Ｋ２内に設けられており、基板部１１１ａの下面に設けられた圧電素子搭載パッド１１２と接続されている。圧電素子１３０は、圧電素子搭載パッド１１２、基板部１１１ａの内層配線（図示せず）、第１の枠部１１１ｂの圧電素子接続用ビア導体１１５ｃおよび１１５ｄを介して、第１の枠部１１１ｂの上面の圧電素子用外部端子１１６ｃおよび１１６ｄに電気的に接続されている。圧電素子１３０は、所定の結晶軸でカットされた圧電素板と、圧電素板に形成された接続用電極および励振用電極とを含んでいる。圧電素子１３０は、接続用電極および励振用電極を介して外部からの変動電圧が圧電素板に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。なお、圧電素板としては、例えばＡＴカットの水晶が用いられる。また、圧電素子１３０が収容されている素子搭載用部材１１０の下側凹部Ｋ２は、蓋部材１４０によって気密封止されている。

また、本実施形態の圧電デバイス１００においては、図４に示されているように、加熱用抵抗１２２が、第１のダイオード素子１２３を介して第１の端子１１６ａに電気的に接続されており、第１のダイオード素子１２３のカソードが、加熱用抵抗１２２に電気的に接続されており、サーミスタ素子１２０が、第２のダイオード素子１２４を介して第２の端子１１６ｂに電気的に接続されており、第２のダイオード素子１２４のカソードが、サーミスタ素子１２０に電気的に接続されている。

以上のように、本実施形態における圧電デバイス１００は、サーミスタ素子１２０と加熱用抵抗１２２とが並列に接続され、サーミスタ素子１２０と直列に接続される第２のダイオード素子１２４と、加熱用抵抗１２２と直列に接続される第１のダイオード素子１２３とが逆向きに接続されている。すなわち、第１および第２の端子１１６ａおよび１１６ｂに電圧を印加したときにサーミスタ素子１２０または加熱用抵抗１２２に選択的に電流を流すように第１および第２のダイオード素子１２３および１２４が接続されている。よって、第１の端子１１６ａに電圧を印加したときは、サーミスタ素子１２０に電流が流れ、圧電振動子１０１の温度をモニターすることができる。また、第２の端子１１６ｂに電圧を印加したときは、加熱用抵抗１２２に電流が流れ、圧電振動子１０１を加熱することができる。

これにより、本実施形態の圧電デバイス１００は、第１および第２の端子１１６ａおよび１１６ｂに電圧を印加したときにサーミスタ素子１２０または加熱用抵抗１２２に選択的に電流を流す第１および第２のダイオード素子１２３および１２４を含んでいることで、加熱用抵抗１２２に電流を流す外部端子１１６を、サーミスタ素子１２０に電流を流す第１および第２の端子１１６ａおよび１１６ｂと兼用できる。よって、発熱源の加熱用抵抗１２２に接続される外部端子１１６を別に設ける必要がなく、圧電デバイス１００の小型化が可能となる。即ち、圧電振動子１０１の温度をモニターする際は、第１の端子１１６ａからサーミスタ素子１２０側に電流が流れ、圧電振動子１０１を加熱する際は、第２の端子１１６ｂから加熱用抵抗１２２側に電流が流れるようにできる。

ここで、図５、図６に示されている第２の端子１１６ｂに印加される電圧（Ｖ）と、個々の圧電振動子１０１の周波数変化量（ｐｐｍ）の関係から、個々の圧電振動子１０１を温度補償する方法について説明する。ここでは、まず、第２の端子１１６ｂに電圧を印加し、圧電振動子１０１を加熱した後に、第１の端子１１６ａに電圧を印加し、サーミスタ素子１２０の抵抗値を温度に換算することで個々の圧電振動子１０１の温度補償を行っている。

図５は、縦軸が加熱用抵抗１２２の温度（℃）、横軸が第２の端子１１６ｂに印加される電圧（Ｖ）である。また、図６は、縦軸が圧電振動子１０１の周波数変化量（ｐｐｍ）、横軸が加熱用抵抗１２２の抵抗値から換算した温度（℃）である。

図５は、圧電デバイス１００の第２の端子１１６ｂに電圧（Ｖ）を印加して、加熱用抵抗１２２を加熱した際の、サーミスタ素子１２０の抵抗値の変化を温度（℃）に換算したグラフである。すなわち、図５のグラフは、第２の端子１１６ｂに電圧を印加することで、加熱用抵抗１２２を加熱し、その後に、第１の端子１１６ａに電圧を印加し、その時のサーミスタ素子１２０の抵抗値が変わることによる電流値の変化を第２の端子１１６ｂから、外部の電子機器等の集積回路素子に入力し、外部の集積回路素子で温度情報に換算された値を読みとって求めたものである。

また、図６は、個々の圧電振動子１０１の周波数温度特性をプロットしたものである。図６のグラフは、２５℃を基準として高温側と低温側で周波数変化量の異なる３個の圧電振動子１０１の周波数温度特性を示している。尚、図６のグラフは、実線が高温側（４５℃）で周波数変化量が大きい圧電振動子１０１であり、一点鎖線が高温側（４５℃）で周波数変化量が小さい圧電振動子１０１であり、破線が両者の中間的な周波数変化量の圧電振動子１０１である。

このように、本実施形態における圧電デバイス１００は、図５のグラフにおいて、例えば、加熱用抵抗１２２に印加される電圧を２Ｖとすると、サーミスタ素子１２０の抵抗値から換算される温度が４５℃となる。この関係を図６のグラフから、３個の圧電振動子１０１の４５℃の周波数変化量を読みとることで、個々の圧電振動子１０１の温度補償量を決定できる。

例えば、図５のグラフより、第２の端子１１６ｂに印加される電圧（Ｖ）が２Ｖの場合は、サーミスタ素子１２０の抵抗値を、温度（℃）に換算した値が４５℃となる。これを図６のグラフの横軸の４５℃のライン（図６の破線）から、個々の圧電振動子１０１の周波数変化量を求めると、実線が−８．０ｐｐｍ、破線が−５．５ｐｐｍ、一点鎖線が−２．０ｐｐｍである。尚、図５のグラフにおいては、加熱用抵抗１２２に印加される電圧を２Ｖの１ポイントのみとしているが、例えば１Ｖ、２Ｖ、３Ｖの複数のポイントの温度を読みとってもよい。これにより、個々の圧電振動子１０１の温度補償精度を向上させることができる。

ここで、個々の圧電振動子１０１の温度補償量は、例えば、図６に示されているように、４５℃の周波数変化量から、個々の圧電振動子１０１の周波数温度特性を予測することで決定できる。即ち、個々の圧電振動子１０１の温度補償量は、個々の圧電振動子１０１の４５℃の周波数変化量を、事前に求めておいた温度補償曲線で温度補償することで求められる。尚、温度補償曲線は、外部の電子機器等の集積回路素子のメモリ内に格納されている。

また、本実施形態の圧電デバイス１００においては、第１の端子および第２の端子１１６ａおよび１１６ｂが、素子搭載用部材１１０の対角の位置に配置されている。これにより、素子搭載用部材１１０に設けられた第１から第５のダイオード素子接続配線１１８ａ〜１１８ｅと加熱用抵抗接続配線１１９を短くすることができ、サーミスタ素子１２０と加熱用抵抗１２２の配線による影響を低減できる。よって、加熱用抵抗１２２の発熱源としての効率がよく、サーミスタ素子１２０の温度上昇が短時間で行え、温度補償に掛る時間を短縮できる。

また、本実施形態の圧電デバイス１００においては、加熱用抵抗１２２が、基板部１１１ａのサーミスタ素子１２０が搭載された面に設けられていることで、サーミスタ素子１２０と近接して配置されることになり、加熱用抵抗１２２の温度上昇をサーミスタ素子１２０で検知しやすくなり、サーミスタ素子１２０の温度上昇が短時間で行え、温度補償に掛る時間を短縮できる。

さらに、本実施形態の圧電デバイス１００においては、加熱用抵抗１２２が、基板部１１１ａの内部に設けられていても構わない。これにより、上側凹部Ｋ１に収容されたサーミスタ素子１２０と下側凹部Ｋ２に収容された圧電素子１３０との温度上昇を近づけることができるので、温度補償精度を向上させることができる。

なお、上述の実施形態においては、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、上述の実施形態において圧電デバイス１００の下側凹部Ｋ２に搭載される圧電素板としてＡＴカットの圧電素子１３０を示したが、これに限定することなく、例えば音叉型振動素子または弾性表面波素子を用いても構わない。

１００・・・圧電デバイス
１０１・・・圧電振動子
１１０・・・素子搭載用部材
１１１・・・絶縁基体
１１１ａ・・・基板部
１１１ｂ・・・第１の枠部
１１１ｃ・・・第２の枠部
１１２・・・圧電素子搭載パッド
１１３・・・サーミスタ素子搭載パッド
１１３ａ・・・第１のサーミスタ素子搭載パッド
１１３ｂ・・・第２のサーミスタ素子搭載パッド
１１４・・・加熱用抵抗搭載パッド
１１４ａ・・・第１の加熱用抵抗搭載パッド
１１４ｂ・・・第２の加熱用抵抗搭載パッド
１１５・・・ビア導体
１１５ａ・・・第１の端子用ビア導体
１１５ｂ・・・第２の端子用ビア導体
１１５ｃ・・・圧電素子接続用ビア導体
１１５ｄ・・・圧電素子接続用ビア導体
１１６・・・外部端子
１１６ａ・・・第１の端子
１１６ｂ・・・第２の端子
１１６ｃ・・・圧電素子用外部端子
１１６ｄ・・・圧電素子用外部端子
１１７・・・ダイオード素子搭載パッド
１１７ａ・・・第１のダイオード素子搭載パッド
１１７ｂ・・・第２のダイオード素子搭載パッド
１１７ｃ・・・第３のダイオード素子搭載パッド
１１７ｄ・・・第４のダイオード素子搭載パッド
１１８・・・ダイオード素子接続配線
１１８ａ・・・第１のダイオード素子接続配線
１１８ｂ・・・第２のダイオード素子接続配線
１１８ｃ・・・第３のダイオード素子接続配線
１１８ｄ・・・第４のダイオード素子接続配線
１１８ｅ・・・第５のダイオード素子接続配線
１１９・・・加熱用抵抗接続配線
１２０・・・サーミスタ素子
１２２・・・加熱用抵抗
１２３・・・第１のダイオード素子
１２４・・・第２のダイオード素子
１２５・・・導電性接合材
１３０・・・圧電素子
１４０・・・蓋部材
Ｋ１・・・上側凹部
Ｋ２・・・下側凹部

Claims (5)

1. 素子搭載用部材と、
   前記素子搭載用部材に搭載された圧電素子と、
   前記素子搭載用部材に設けられた第１および第２の端子と、
   前記素子搭載用部材に搭載されており、前記第１および第２の端子に電気的に接続されたサーミスタ素子と、
   前記素子搭載用部材に設けられており、前記第１および第２の端子に電気的に接続された加熱用抵抗と、
   前記素子搭載用部材に設けられており、前記第１および第２の端子に電圧を印加したときに前記サーミスタ素子または前記加熱用抵抗に選択的に電流を流す第１および第２のダイオード素子とを備えていることを特徴とする圧電デバイス。
2. 前記加熱用抵抗が、前記第１のダイオード素子を介して前記第１の端子に電気的に接続されており、前記第１のダイオード素子のカソードが、前記加熱用抵抗に電気的に接続されており、前記サーミスタ素子が、前記第２のダイオード素子を介して前記第２の端子に電気的に接続されており、前記第２のダイオード素子のカソードが、前記サーミスタ素子に電気的に接続されていることを特徴とする圧電デバイス。
3. 前記第１の端子および第２の端子は、前記素子搭載用部材の対角の位置に配置されていることを特徴とする請求項１記載の圧電デバイス。
4. 前記加熱用抵抗は、前記基板部の前記サーミスタ素子が搭載された面に設けられていることを特徴とする請求項１に記載の圧電デバイス。
5. 前記加熱用抵抗は、前記基板部の内部に形成されていることを特徴とする請求項１に記載の圧電デバイス。

Images