JP2014017731A - Voltage-controlled oscillator and pll circuit - Google Patents
Voltage-controlled oscillator and pll circuit Download PDFInfo
- Publication number
- JP2014017731A JP2014017731A JP2012154862A JP2012154862A JP2014017731A JP 2014017731 A JP2014017731 A JP 2014017731A JP 2012154862 A JP2012154862 A JP 2012154862A JP 2012154862 A JP2012154862 A JP 2012154862A JP 2014017731 A JP2014017731 A JP 2014017731A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- controlled oscillator
- pll
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
この発明は、外部から入力される制御電圧に応じて発振する電圧制御発振器と、この電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を利用したＰＬＬ回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期回路）に関する。 The present invention relates to a voltage controlled oscillator that oscillates in response to a control voltage input from the outside, and a PLL circuit (Phase Locked Loop) using the voltage controlled oscillator (VCO: Voltage Controlled Oscillator).
電圧制御発振器を内部に備えるＰＬＬ回路は、基準となる周波数との比較により所定周波数の信号を出力する。こうしたＰＬＬ回路は、携帯端末の周波数切り替え等に使用されている。 A PLL circuit having a voltage controlled oscillator therein outputs a signal having a predetermined frequency by comparison with a reference frequency. Such a PLL circuit is used for frequency switching of a portable terminal.
従来のＰＬＬ回路を図７に示す。図７のＰＬＬ回路は、基準信号発生部２０１と、ＰＬＬ部２０２と、ループフィルタ２０３と、電圧制御発振器（ＶＣＯ）２０４とを備えている。基準信号発生部２０１は、周波数の基準となる信号を生成し、ＲＥＦ信号として出力する。ＰＬＬ部２０２は、電圧制御発振器２０４からの出力信号（以下、「ＶＯＣ出力信号」という）と、基準信号発生部２０１からのＲＥＦ信号とを入力とする。そして、ＰＬＬ部２０２の位相検出器（図示を省略）は、ＲＥＦ信号とＶＣＯ出力信号との位相を比較する。位相比較器は、ＲＥＦ信号に比べてＶＯＣ出力信号の位相が進んでいる場合に、進相信号をハイレベルにし、逆の場合には遅相信号をハイレベルにする。この後、ＰＬＬ部２０２のチャージポンプ（図示を省略）は、位相比較器が出力する進相信号と遅相信号とを１つの信号とし、この信号をＣＰ出力信号として出力する。 A conventional PLL circuit is shown in FIG. The PLL circuit of FIG. 7 includes a reference signal generation unit 201, a PLL unit 202, a loop filter 203, and a voltage controlled oscillator (VCO) 204. The reference signal generation unit 201 generates a signal serving as a frequency reference and outputs it as a REF signal. The PLL unit 202 receives an output signal from the voltage controlled oscillator 204 (hereinafter referred to as “VOC output signal”) and a REF signal from the reference signal generation unit 201. A phase detector (not shown) of the PLL unit 202 compares the phases of the REF signal and the VCO output signal. The phase comparator sets the advanced phase signal to a high level when the phase of the VOC output signal is advanced compared to the REF signal, and sets the delayed phase signal to a high level in the opposite case. Thereafter, the charge pump (not shown) of the PLL unit 202 uses the phase advance signal and the phase delay signal output from the phase comparator as one signal, and outputs this signal as a CP output signal.
ループフィルタ２０３は、ＰＬＬ部２０２のチャージポンプが出力するＣＰ出力信号の高周波成分を遮断して直流の制御電圧を生成する。そして、ループフィルタ２０３は、生成した制御電圧を電圧制御発振器２０４に出力する。電圧制御発振器２０４は、ループフィルタ２０３からの制御電圧に応じた周波数の信号を発振し、この信号をＶＯＣ出力信号として出力する。 The loop filter 203 blocks a high frequency component of the CP output signal output from the charge pump of the PLL unit 202 and generates a DC control voltage. Then, the loop filter 203 outputs the generated control voltage to the voltage controlled oscillator 204. The voltage controlled oscillator 204 oscillates a signal having a frequency corresponding to the control voltage from the loop filter 203 and outputs this signal as a VOC output signal.
こうしたＶＯＣ出力信号を出力する電圧制御発振器２０４は、例えば図８に示すように、可変容量ダイオード２０４Ａと、コンデンサ２０４Ｂ、２０４Ｃ、２０４Ｅと、コイル２０４Ｄと、発振部２０４Ｆとを備えている。 For example, as shown in FIG. 8, the voltage controlled oscillator 204 that outputs such a VOC output signal includes a variable capacitance diode 204A, capacitors 204B, 204C, and 204E, a coil 204D, and an oscillation unit 204F.
電圧制御発振器２０４の可変容量ダイオード２０４Ａは、ループフィルタ２０３から出力される制御電圧に応じて、容量を変える可変容量素子である。こうした可変容量ダイオード２０４Ａとして、バリキャップなどがある。電圧制御発振器２０４では、可変容量ダイオード２０４Ａと、コンデンサ２０４Ｂ、２０４Ｃとコイル２０４Ｄとにより共振回路が形成されている。発振部２０４Ｆは、この共振回路の共振周波数で発振する。そして、発振部２０４Ｆは、発振により生成した発振電圧をＶＯＣ出力信号として出力する。なお、コンデンサ２０４Ｅは、共振回路と発振部２０４Ｆとを接続する直流阻止用のコンデンサである。 The variable capacitance diode 204 </ b> A of the voltage controlled oscillator 204 is a variable capacitance element that changes the capacitance according to the control voltage output from the loop filter 203. Such a variable capacitance diode 204A includes a varicap. In the voltage controlled oscillator 204, a variable capacitance diode 204A, capacitors 204B and 204C, and a coil 204D form a resonance circuit. The oscillator 204F oscillates at the resonance frequency of this resonance circuit. The oscillation unit 204F outputs the oscillation voltage generated by the oscillation as a VOC output signal. The capacitor 204E is a DC blocking capacitor that connects the resonance circuit and the oscillation unit 204F.
通常、電圧制御発振器２０４とＰＬＬ部２０２との間には、分周器が接続されている。ＰＬＬ回路は、基準信号発生部２０１のＲＥＦ信号を基にして、分周比に応じた所定周波数の電圧を、ＶＯＣ出力信号として出力する。こうしたＰＬＬ回路には、位相雑音の劣化を防ぐものなど、各種のものがある（例えば、特許文献１参照。）。なお、位相雑音は、電圧制御発振器２０４が発振する周波数の信号に対して、不要成分の周波数がどの程度含まれるかを示す値である。 Usually, a frequency divider is connected between the voltage controlled oscillator 204 and the PLL unit 202. The PLL circuit outputs a voltage having a predetermined frequency corresponding to the frequency division ratio as a VOC output signal based on the REF signal of the reference signal generation unit 201. There are various types of PLL circuits such as those that prevent deterioration of phase noise (see, for example, Patent Document 1). The phase noise is a value indicating how much the frequency of the unnecessary component is included in the signal of the frequency oscillated by the voltage controlled oscillator 204.
ところで、先に述べたＰＬＬ回路（図８）の電圧制御発振器２０４や文献１で用いられている電圧制御発振器には、次の課題がある。従来の電圧制御発振器で、ＶＯＣ出力信号を広帯域に可変する場合には、可変容量ダイオードによる容量可変比を増加させるために、例えば図８のコンデンサ２０４Ｂに相当する固定容量値を増加させていた。このような広帯域化では、可変容量ダイオード２０４Ａの可変比で周波数可変幅が制約される上に、可変容量ダイオード２０４Ａの低Ｑ特性により、位相雑音が大幅に劣化する、という課題がある。 Incidentally, the voltage controlled oscillator 204 of the PLL circuit (FIG. 8) described above and the voltage controlled oscillator used in Document 1 have the following problems. When the VOC output signal is varied in a wide band with a conventional voltage controlled oscillator, for example, the fixed capacitance value corresponding to the capacitor 204B in FIG. 8 is increased in order to increase the capacitance variable ratio by the variable capacitance diode. In such a wide band, there is a problem that the frequency variable width is restricted by the variable ratio of the variable capacitance diode 204A, and the phase noise is greatly deteriorated due to the low Q characteristic of the variable capacitance diode 204A.
この発明の目的は、前記の課題を解決し、出力を広帯域に可変させた場合でも、位相雑音の劣化を防止する電圧制御発振器と、この電圧制御発振器を用いたＰＬＬ回路とを提供することにある。 An object of the present invention is to solve the above-described problems and provide a voltage controlled oscillator that prevents deterioration of phase noise even when the output is varied in a wide band, and a PLL circuit using the voltage controlled oscillator. is there.
前記の課題を解決するために、請求項１の発明は、制御電圧に応じて共振周波数を調整する共振回路と、前記共振回路の共振周波数の信号で発振する発振回路とを備えている電圧制御発振器において、前記共振回路のコンデンサおよび前記発振回路の帰還用コンデンサの中で、前記共振回路のインダクタンス素子に対して並列に接続されているコンデンサを少なくとも含むコンデンサを、容量値が変わる可変コンデンサにし、前記可変コンデンサの容量値を、入力された切替信号に応じて切り替える、ことを特徴とする電圧制御発振器である。 In order to solve the above problems, the invention of claim 1 is a voltage control comprising: a resonance circuit that adjusts a resonance frequency according to a control voltage; and an oscillation circuit that oscillates with a signal of the resonance frequency of the resonance circuit. In the oscillator, among the capacitor of the resonance circuit and the feedback capacitor of the oscillation circuit, a capacitor including at least a capacitor connected in parallel to the inductance element of the resonance circuit is a variable capacitor whose capacitance value changes, The voltage controlled oscillator is characterized in that the capacitance value of the variable capacitor is switched in accordance with an input switching signal.
請求項１の発明では、電圧制御発振器は共振回路と発振回路とを備えている。この電圧制御発振器において、共振回路のコンデンサおよび発振回路の帰還用コンデンサの中で、共振回路のインダクタンス素子に並列に接続されているコンデンサを少なくとも含むコンデンサを、容量値が変わる可変コンデンサにして、可変コンデンサの容量値を、入力された切替信号に応じて切り替える。 In the invention of claim 1, the voltage controlled oscillator includes a resonance circuit and an oscillation circuit. In this voltage-controlled oscillator, among the capacitors of the resonance circuit and the feedback capacitor of the oscillation circuit, a capacitor including at least a capacitor connected in parallel to the inductance element of the resonance circuit is changed to a variable capacitor whose capacitance value is variable. The capacitance value of the capacitor is switched according to the input switching signal.
請求項２の発明は、請求項１に記載の電圧制御発振器において、前記共振回路の中で、前記制御電圧で容量が変化する可変容量ダイオードに対して直列に接続されている可変コンデンサと、前記共振回路のインダクタンス素子に対して並列に接続されている可変コンデンサとは高いＱ値を持つ、ことを特徴とする。 According to a second aspect of the present invention, in the voltage controlled oscillator according to the first aspect, in the resonant circuit, a variable capacitor connected in series to a variable capacitance diode whose capacitance changes with the control voltage; and The variable capacitor connected in parallel with the inductance element of the resonance circuit has a high Q value.
請求項３の発明は、基準信号と出力信号との位相差に応じた信号を出力するＰＬＬ部と、前記ＰＬＬ部が出力する信号を基に生成された制御電圧を入力とすると共に、この制御電圧に応じた周波数の信号を発振する、請求項１または２に記載の電圧制御発振器とを含む構成のＰＬＬ回路であって、前記ＰＬＬ部からのアンロック検出信号とスリーステート出力信号とを基に、発振の周波数バンドを切り替えるための切替信号を生成し、生成した切替信号を前記電圧制御発振器に送る判定手段を備えることを特徴とするＰＬＬ回路である。 According to a third aspect of the present invention, a PLL unit that outputs a signal corresponding to a phase difference between a reference signal and an output signal, and a control voltage generated based on the signal output from the PLL unit are input and this control is performed. 3. A PLL circuit configured to oscillate a signal having a frequency corresponding to a voltage, according to claim 1 or 2, wherein an unlock detection signal and a three-state output signal from the PLL unit are based on the PLL circuit. In addition, the PLL circuit includes a determination unit that generates a switching signal for switching an oscillation frequency band and sends the generated switching signal to the voltage-controlled oscillator.
請求項３の発明では、ＰＬＬ回路は、ＰＬＬ部と電圧制御発振器とを含む構成である。このＰＬＬ回路において、判定手段は、ＰＬＬ部からのアンロック検出信号とスリーステート出力信号とを基に、発振の周波数バンドを切り替えるための切替信号を生成する。この後、判定手段は、生成した切替信号を電圧制御発振器に送る。 According to a third aspect of the present invention, the PLL circuit includes a PLL section and a voltage controlled oscillator. In this PLL circuit, the determination unit generates a switching signal for switching the oscillation frequency band based on the unlock detection signal and the three-state output signal from the PLL unit. Thereafter, the determination unit sends the generated switching signal to the voltage controlled oscillator.
請求項４の発明は、請求項３に記載のＰＬＬ回路において、前記判定手段は、前記ＰＬＬ部からのアンロック検出信号がアンロックの状態の場合に、スリーステート出力信号を基に周波数バンドを切り上げるか切り下げるかの切替信号を生成する、ことを特徴とする。 According to a fourth aspect of the present invention, in the PLL circuit according to the third aspect, when the unlock detection signal from the PLL unit is in the unlocked state, the determination means determines the frequency band based on the three-state output signal. A switching signal to be rounded up or down is generated.
請求項１の発明によれば、少なくとも共振回路のインダクタンス素子に対して並列に接続されているコンデンサを可変コンデンサにしたことにより、制御電圧に応じて容量値が変わる共振回路の可変容量ダイオードの可変比によらずに、電圧制御発振器の広帯域化が可能である。 According to the first aspect of the present invention, since the capacitor connected in parallel to at least the inductance element of the resonance circuit is a variable capacitor, the variable capacitance diode of the resonance circuit whose capacitance value changes in accordance with the control voltage is variable. Regardless of the ratio, the bandwidth of the voltage controlled oscillator can be increased.
請求項２の発明によれば、共振回路の可変容量ダイオードに直列に接続されている可変コンデンサと、共振回路のインダクタンス素子に並列に接続されている可変コンデンサに
高いＱ値のものを用いることで、低位相雑音特性を実現することができる。
According to the invention of claim 2, by using a variable capacitor connected in series to the variable capacitance diode of the resonance circuit and a variable capacitor connected in parallel to the inductance element of the resonance circuit, those having a high Q value. Low phase noise characteristics can be realized.
請求項３の発明によれば、電圧制御発振器の周波数バンドを切り替えることにより、ＰＬＬ回路の広帯域化を可能にする。また、この発明によれば、ＰＬＬループだけで、周波数バンドの制御が可能である。 According to the third aspect of the present invention, it is possible to widen the PLL circuit by switching the frequency band of the voltage controlled oscillator. Further, according to the present invention, the frequency band can be controlled only by the PLL loop.
請求項４の発明によれば、ＰＬＬ部からのアンロック検出信号がアンロックの状態の場合にだけ、スリーステート出力信号を基に切替信号を生成するので、処理の簡単化が可能である。 According to the invention of claim 4, since the switching signal is generated based on the three-state output signal only when the unlock detection signal from the PLL section is in the unlocked state, the processing can be simplified.
次に、この発明の各実施の形態について、図面を用いて詳しく説明する。
（実施の形態１）
この実施の形態によるＰＬＬ回路を図１に示す。図１のＰＬＬ回路は、基準信号発生部１と、ＰＬＬ部２と、ループフィルタ３と、電圧制御発振器４と、積分器５と、判定部６とを備えている。基準信号発生部１とループフィルタ３とは、図７の基準信号発生部２０１とループフィルタ２０３と同じであるので、これらの説明を省略する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
A PLL circuit according to this embodiment is shown in FIG. The PLL circuit in FIG. 1 includes a reference signal generation unit 1, a PLL unit 2, a loop filter 3, a voltage controlled oscillator 4, an integrator 5, and a determination unit 6. The reference signal generator 1 and the loop filter 3 are the same as the reference signal generator 201 and the loop filter 203 in FIG.
ＰＬＬ回路のＰＬＬ部２は図７と基本的に同じであるが、この実施の形態では、ＰＬＬ部２の次の機能も利用している。ＰＬＬ部２は、スリーステート出力信号を出力する機能を持つ。スリーステート出力信号は、ＰＬＬ部２の先に述べたチャージポンプが出力するＣＰ出力信号と同じであるか、または同等である。スリーステート出力信号は、基準信号発生部１からのＲＥＦ信号に比べて、電圧制御発振器４からのＶＯＣ出力信号の位相が進んでいるときにロウレベルになり、逆に、ＲＥＦ信号に比べてＶＯＣ出力信号の位相が遅れているときにハイレベルになる。また、両方の位相が一致しているときに、スリーステート出力信号はハイインピーダンスの状態になる。ＰＬＬ部２は、こうしたスリーステート出力信号を積分器５に出力する。 The PLL unit 2 of the PLL circuit is basically the same as that of FIG. 7, but in this embodiment, the following functions of the PLL unit 2 are also used. The PLL unit 2 has a function of outputting a three-state output signal. The three-state output signal is the same as or equivalent to the CP output signal output from the charge pump described above of the PLL unit 2. The three-state output signal becomes a low level when the phase of the VOC output signal from the voltage controlled oscillator 4 is advanced as compared with the REF signal from the reference signal generator 1, and conversely, the VOC output compared to the REF signal. It goes high when the signal phase is delayed. Further, when both phases match, the three-state output signal is in a high impedance state. The PLL unit 2 outputs such a three-state output signal to the integrator 5.
また、ＰＬＬ部２はロック検出機能を持つ。つまり、ＲＥＦ信号とＶＯＣ出力信号との位相差が所定範囲から外れると、ＰＬＬ部２は、ロック検出機能により、
アンロック検出信号をハイレベルにする。ＰＬＬ部２は、こうしたアンロック検出信号を判定部６に出力する。
The PLL unit 2 has a lock detection function. That is, when the phase difference between the REF signal and the VOC output signal is out of the predetermined range, the PLL unit 2 uses the lock detection function to
Set the unlock detection signal to high level. The PLL unit 2 outputs such an unlock detection signal to the determination unit 6.
積分器５は、ＰＬＬ部２からスリーステート出力信号を受け取ると、この信号の高周波成分を除去する。そして、積分器５は、発振周波数が設定周波数より低ければハイレベルの低周波成分を判定部６に送り、発振周波数が設定周波数より高ければロウレベルの低周波成分を判定部６に送る。また、ロックしてれば、積分器５は出力をハイインピーダンスにする。 When the integrator 5 receives the three-state output signal from the PLL unit 2, the integrator 5 removes the high-frequency component of this signal. The integrator 5 sends a high level low frequency component to the determination unit 6 if the oscillation frequency is lower than the set frequency, and sends a low level low frequency component to the determination unit 6 if the oscillation frequency is higher than the set frequency. If locked, the integrator 5 makes the output high impedance.
ＰＬＬ回路の判定部６は、ＰＬＬ部２からのアンロック検出信号と積分器５からのスリーステート出力信号とを基に、図２に示す判定処理を定期的に行う。判定部６は、判定処理を開始すると、ＰＬＬ部２が出力するアンロック検出信号が、ハイレベルであるかどうかを調べる（ステップＳ１）。判定部６は、アンロック検出信号がアンロックであると判定すると（ステップＳ２）、積分器５からのスリーステート出力信号を調べる（ステップＳ３）。 The determination unit 6 of the PLL circuit periodically performs the determination process shown in FIG. 2 based on the unlock detection signal from the PLL unit 2 and the three-state output signal from the integrator 5. When the determination unit 6 starts the determination process, the determination unit 6 checks whether the unlock detection signal output from the PLL unit 2 is at a high level (step S1). When the determination unit 6 determines that the unlock detection signal is unlocked (step S2), the determination unit 6 checks the three-state output signal from the integrator 5 (step S3).
判定部６は、スリーステート出力信号がハイレベルであると判定すると（ステップＳ４）、電圧制御発振器４に対してバンドアップの切替信号を送る（ステップＳ５）。また、判定部６は、ステップＳ４でスリーステート出力信号がロウレベルであると判定すると、電圧制御発振器４に対してバンドダウンの切替信号を送る（ステップＳ６）。なお、バンドアップおよびバンドダウンの切替信号については、後述する。 If the determination unit 6 determines that the three-state output signal is at a high level (step S4), it sends a band-up switching signal to the voltage controlled oscillator 4 (step S5). If the determination unit 6 determines that the three-state output signal is at a low level in step S4, the determination unit 6 sends a band-down switching signal to the voltage controlled oscillator 4 (step S6). The band up and band down switching signals will be described later.
ステップＳ５またはステップＳ６が終了すると、判定部６は、バンドアップまたはバンドダウンの切替信号を送ってからの経過時間を調べる（ステップＳ７）。判定部６は、所定時間が経過したと判定すると（ステップＳ７）、処理をステップＳ１に戻す。また、所定時間が経過してないと判定すると、判定部６は、処理をステップＳ７に戻し、所定時間が経過するまで処理を繰り返す。 When step S5 or step S6 is completed, the determination unit 6 checks the elapsed time after sending the band-up or band-down switching signal (step S7). When determining that the predetermined time has elapsed (step S7), the determining unit 6 returns the process to step S1. If it is determined that the predetermined time has not elapsed, the determination unit 6 returns the process to step S7 and repeats the process until the predetermined time has elapsed.
一方、ステップＳ２で、アンロック検出信号がアンロックではないと判定すると、判定部６は判定処理を終了する。 On the other hand, if it is determined in step S2 that the unlock detection signal is not unlocked, the determination unit 6 ends the determination process.
ＰＬＬ回路の電圧制御発振器４は、ループフィルタ３からの制御電圧に応じた周波数の信号を発振し、生成した信号をＶＯＣ出力信号として出力する。また、電圧制御発振器４は、判定部６からのバンドアップ信号またはバンドダウン信号を受け取ると、発振周波数のバンド（以下、「周波数バンド」という）を切り替える。こうした電圧制御発振器４の一例を図３に示す。この電圧制御発振器４は、共振回路４１と、発振回路４２と、切替回路４３とで構成されている。 The voltage controlled oscillator 4 of the PLL circuit oscillates a signal having a frequency corresponding to the control voltage from the loop filter 3 and outputs the generated signal as a VOC output signal. In addition, when the voltage controlled oscillator 4 receives the band-up signal or the band-down signal from the determination unit 6, the voltage-controlled oscillator 4 switches the oscillation frequency band (hereinafter referred to as “frequency band”). An example of such a voltage controlled oscillator 4 is shown in FIG. The voltage controlled oscillator 4 includes a resonance circuit 41, an oscillation circuit 42, and a switching circuit 43.
電圧制御発振器４の切替回路４３は、判定部６が出力する切替信号を基にして、バンド選択信号を生成する。バンド選択信号は、電圧制御発振器４が出力するＶＯＣ出力信号の周波数の粗調整をするためのものである。この実施の形態では、ＶＯＣ出力信号の周波数の粗調整をするために、４つの周波数バンド、つまり、周波数バンドＢ１、周波数バンドＢ２、周波数バンドＢ３、周波数バンドＢ４が設定されている。 The switching circuit 43 of the voltage controlled oscillator 4 generates a band selection signal based on the switching signal output from the determination unit 6. The band selection signal is used for coarse adjustment of the frequency of the VOC output signal output from the voltage controlled oscillator 4. In this embodiment, four frequency bands, that is, a frequency band B1, a frequency band B2, a frequency band B3, and a frequency band B4 are set in order to roughly adjust the frequency of the VOC output signal.
切替回路４３は、判定部６からバンドアップの切替信号を受け取ると、現在の周波数バンドから１段上の周波数バンドに切り替えるためのバンド選択信号を生成する。なお、現在の周波数バンドから１段上の周波数バンドは、現在のＶＯＣ出力信号の周波数に比べて、さらに１段高い周波数帯域である。また、切替回路４３は、バンドダウンの切替信号を受け取ると、現在の周波数バンドから１段下の周波数バンドに切り替えるためのバンド選択信号を生成する。なお、現在の周波数バンドから１段下の周波数バンドは、現在のＶＯＣ出力信号の周波数に比べて、さらに１段低い周波数帯域である。このように、バンド選択信号は、周波数バンドＢ１〜Ｂ４の中から１つの周波数バンドを選択するための信号である。切替回路４３は、このように生成したバンド選択信号を、共振回路４１と発振回路４２とに送る。 When the switching circuit 43 receives the band-up switching signal from the determination unit 6, the switching circuit 43 generates a band selection signal for switching from the current frequency band to the next higher frequency band. Note that the frequency band one level higher than the current frequency band is a frequency band that is one level higher than the frequency of the current VOC output signal. When the switching circuit 43 receives the band-down switching signal, the switching circuit 43 generates a band selection signal for switching from the current frequency band to the next lower frequency band. Note that the frequency band one stage below the current frequency band is a frequency band that is one stage lower than the current frequency of the VOC output signal. Thus, the band selection signal is a signal for selecting one frequency band from the frequency bands B1 to B4. The switching circuit 43 sends the band selection signal generated in this way to the resonance circuit 41 and the oscillation circuit 42.
電圧制御発振器４の共振回路４１と発振回路４２とを図４に示す。共振回路４１は、可変容量ダイオードＣＤ１と、可変コンデンサＣ１〜Ｃ３と、コイルＬ１とで構成されている。共振回路４１では、制御電圧により容量が変化する可変容量ダイオードＣＤ１と可変コンデンサＣ１との直列回路に対して、可変コンデンサＣ２とコイルＬ１とがそれぞれ並列に接続されて、共振用の並列回路が形成されている。この並列回路は、直流阻止用の可変コンデンサＣ３によって、次段の発振回路４２に接続されている。 A resonance circuit 41 and an oscillation circuit 42 of the voltage controlled oscillator 4 are shown in FIG. The resonance circuit 41 includes a variable capacitance diode CD1, variable capacitors C1 to C3, and a coil L1. In the resonance circuit 41, a variable capacitor C2 and a coil L1 are respectively connected in parallel to a series circuit of a variable capacitance diode CD1 and a variable capacitor C1 whose capacitance changes according to a control voltage, thereby forming a resonance parallel circuit. Has been. This parallel circuit is connected to the next-stage oscillation circuit 42 by a DC blocking variable capacitor C3.
この共振回路４１の可変コンデンサＣ１〜Ｃ３は、バンド切替信号に応じて、容量値を段階的に変える。例えば、可変コンデンサＣ１は、図５に示すように、スイッチＳＷ１１とコンデンサＣ１１とが直列に接続されている第１の直列回路と、スイッチＳＷ１２とコンデンサＣ１２とが直列に接続されている第２の直列回路と、スイッチＳＷ１３とコンデンサＣ１３とが直列に接続されている第３の直列回路と、スイッチＳＷ１４とコンデンサＣ１４とが直列に接続されている第４の直列回路とを備えている。第１の直列回路は周波数バンドＢ１に対応し、第２の直列回路は周波数バンドＢ２に対応する。また、第３の直列回路は周波数バンドＢ３に対応し、第４の直列回路は周波数バンドＢ４に対応する。さらに、可変コンデンサＣ１では、第１の直列回路〜第４の直列回路が並列に接続されている。 The variable capacitors C1 to C3 of the resonance circuit 41 change the capacitance value stepwise according to the band switching signal. For example, as shown in FIG. 5, the variable capacitor C1 includes a first series circuit in which the switch SW11 and the capacitor C11 are connected in series, and a second switch in which the switch SW12 and the capacitor C12 are connected in series. A series circuit, a third series circuit in which the switch SW13 and the capacitor C13 are connected in series, and a fourth series circuit in which the switch SW14 and the capacitor C14 are connected in series are provided. The first series circuit corresponds to the frequency band B1, and the second series circuit corresponds to the frequency band B2. The third series circuit corresponds to the frequency band B3, and the fourth series circuit corresponds to the frequency band B4. Further, in the variable capacitor C1, the first series circuit to the fourth series circuit are connected in parallel.
可変コンデンサＣ１は、切替回路４３からのバンド選択信号を受け取る。この後、可変コンデンサＣ１は、バンド選択信号に応じて、スイッチＳＷ１１〜ＳＷ１４の中から１つをオンにする。例えば、バンド選択信号が周波数バンドＢ１の選択を示す場合、可変コンデンサＣ１は、周波数バンドＢ１に対応する第１の直列回路のスイッチＳＷ１１をオンにし、残りのスイッチＳＷ１２〜ＳＷ１４をオフにする。この結果、可変コンデンサＣ１の容量値は値Ｃ１Ｂ１となる。 The variable capacitor C1 receives the band selection signal from the switching circuit 43. Thereafter, the variable capacitor C1 turns on one of the switches SW11 to SW14 according to the band selection signal. For example, when the band selection signal indicates selection of the frequency band B1, the variable capacitor C1 turns on the switch SW11 of the first series circuit corresponding to the frequency band B1, and turns off the remaining switches SW12 to SW14. As a result, the capacitance value of the variable capacitor C1 becomes the value C1 B1 .
同じように、バンド選択信号が周波数バンドＢ２の選択を示す場合、可変コンデンサＣ１の容量値は値Ｃ１Ｂ２となり、バンド選択信号が周波数バンドＢ３の選択を示す場合、可変コンデンサＣ１の容量値は値Ｃ１Ｂ３となる。また、バンド選択信号が周波数バンドＢ４の選択を示す場合、可変コンデンサＣ１の容量値は値Ｃ１Ｂ４となる。この様子を図６に示す。図６に示すように、各周波数バンドＢ１〜Ｂ４に応じて、可変コンデンサＣ１の容量値Ｃ１Ｂ１〜Ｃ１Ｂ４を変えている。このように、可変コンデンサＣ１は、切替回路４３からのバンド選択信号に応じた容量値となる。共振回路４１の可変コンデンサＣ２、Ｃ３も同様であり、可変コンデンサＣ２Ｂ１〜Ｃ２Ｂ４、Ｃ３Ｂ１〜Ｃ３Ｂ４を変えている。さらに、この実施の形態では、共振回路４１の可変コンデンサＣ１、Ｃ２には、良好な共振特性を得るために、Ｃ３〜Ｃ５に比べて高いＱ値（Ｑｕａｌｉｔｙ ｆａｃｔｏｒ）のものを用いて、低位相雑音特性を得ている。 Similarly, when the band selection signal indicates the selection of the frequency band B2, the capacitance value of the variable capacitor C1 is the value C1 B2 , and when the band selection signal indicates the selection of the frequency band B3, the capacitance value of the variable capacitor C1 is the value. C1 B3 . When the band selection signal indicates selection of the frequency band B4, the capacitance value of the variable capacitor C1 is the value C1 B4 . This is shown in FIG. As shown in FIG. 6, the capacitance values C1 B1 to C1 B4 of the variable capacitor C1 are changed according to the frequency bands B1 to B4 . Thus, the variable capacitor C1 has a capacitance value corresponding to the band selection signal from the switching circuit 43. The same applies to the variable capacitors C2 and C3 of the resonance circuit 41, and the variable capacitors C2 B1 to C2 B4 and C3 B1 to C3 B4 are changed. Furthermore, in this embodiment, the variable capacitors C1 and C2 of the resonance circuit 41 have a high Q value (Quality factor) compared to C3 to C5 in order to obtain good resonance characteristics, and have a low phase. Noise characteristics are obtained.
電圧制御発振器４の発振回路４２は、抵抗Ｒ１、Ｒ２、Ｒ３と、可変コンデンサＣ４、Ｃ５と、トランジスタＴＲ１と、コンデンサＣ６、Ｃ７とで構成され、共振回路４１の共振周波数で発振する。電源Ｖｃｃとグランドとの間に、抵抗Ｒ１と抵抗Ｒ２との直列回路が接続され、抵抗Ｒ１とグランドとの間にはコンデンサＣ６が接続されている。また、抵抗Ｒ１、Ｒ２の接続点とグランドとの間には、可変コンデンサＣ４と可変コンデンサＣ５との直列回路が接続されている。可変コンデンサの接続点には、コンデンサＣ７が接続され、この接続点とグランドとの間には抵抗Ｒ３が接続されている。抵抗Ｒ１、Ｒ２の接続点には、トランジスタＴＲ１のベースが接続され、抵抗Ｒ１とコンデンサＣ６との接続点には、トランジスタＴＲ１のコレクタが接続されている。また、可変コンデンサＣ４、Ｃ５の接続点には、トランジスタＴＲ１のエミッタが接続されている。 The oscillation circuit 42 of the voltage controlled oscillator 4 includes resistors R1, R2, and R3, variable capacitors C4 and C5, a transistor TR1, and capacitors C6 and C7, and oscillates at the resonance frequency of the resonance circuit 41. A series circuit of a resistor R1 and a resistor R2 is connected between the power supply Vcc and the ground, and a capacitor C6 is connected between the resistor R1 and the ground. A series circuit of a variable capacitor C4 and a variable capacitor C5 is connected between the connection point of the resistors R1 and R2 and the ground. A capacitor C7 is connected to the connection point of the variable capacitor, and a resistor R3 is connected between the connection point and the ground. The base of the transistor TR1 is connected to the connection point between the resistors R1 and R2, and the collector of the transistor TR1 is connected to the connection point between the resistor R1 and the capacitor C6. The emitter of the transistor TR1 is connected to the connection point of the variable capacitors C4 and C5.
この発振回路４２では、トランジスタＴＲ１に対して抵抗Ｒ１〜Ｒ３によりバイアス電圧が加えられ、可変コンデンサＣ４、Ｃ５による直列回路によりＶＯＣ出力信号が分圧されて、トランジスタＴＲ１のベースに加えられている。つまり、可変コンデンサＣ４、Ｃ５による直列回路は帰還回路である。また、コンデンサＣ６はトランジスタＴＲ１のコレクタを交流的にアースし、コンデンサＣ７は直流阻止用である。そして、発振回路４２では、可変コンデンサＣ４、Ｃ５が図５の可変コンデンサＣ１と同様である。つまり、可変コンデンサＣ４、Ｃ５は切替回路４３からのバンド選択信号を受け取ると、先の図６に示すように、可変コンデンサＣ４、Ｃ５の容量値Ｃ４Ｂ１〜Ｃ４Ｂ４、Ｃ５Ｂ１〜Ｃ５Ｂ４はバンド選択信号に応じた値となる。 In the oscillation circuit 42, a bias voltage is applied to the transistor TR1 by resistors R1 to R3, and a VOC output signal is divided by a series circuit including variable capacitors C4 and C5 and applied to the base of the transistor TR1. That is, the series circuit including the variable capacitors C4 and C5 is a feedback circuit. The capacitor C6 grounds the collector of the transistor TR1 in an AC manner, and the capacitor C7 is for DC blocking. In the oscillation circuit 42, the variable capacitors C4 and C5 are the same as the variable capacitor C1 in FIG. That is, when the variable capacitor C4, C5 receives a band selection signal from the switching circuit 43, as shown in previous FIG. 6, the capacitance value C4 B1 ~C4 B4, C5 B1 ~C5 B4 variable capacitors C4, C5 band The value depends on the selection signal.
このように、電圧制御発振器４では、切替回路４３からのバンド選択信号に応じて、共振回路４１と発振回路４２の可変コンデンサＣ１〜Ｃ５の容量値が切り替えられる。つまり、可変コンデンサＣ１〜Ｃ５の容量値が切り替えられることにより、各周波数バンドに応じた最適な共振回路４１および発振回路４２が形成される。逆に、周波数バンドに応じた最適な共振回路４１および発振回路４２を形成するために、可変コンデンサＣ１〜Ｃ５の容量値が決められている。 Thus, in the voltage controlled oscillator 4, the capacitance values of the variable capacitors C <b> 1 to C <b> 5 of the resonance circuit 41 and the oscillation circuit 42 are switched according to the band selection signal from the switching circuit 43. That is, by switching the capacitance values of the variable capacitors C1 to C5, the optimum resonance circuit 41 and oscillation circuit 42 corresponding to each frequency band are formed. Conversely, the capacitance values of the variable capacitors C1 to C5 are determined in order to form the optimum resonance circuit 41 and oscillation circuit 42 according to the frequency band.
次に、この実施の形態の動作について説明する。例えば、図示を省略した分周器の分周比を変えることにより設定周波数が変更された場合、ＰＬＬ部２はアンロック検出信号をハイレベルにする。同時に、ＰＬＬ部２は、例えば、基準信号発生部１からのＲＥＦ信号に比べて、電圧制御発振器４からのＶＯＣ出力信号の位相が遅れていると、スリーステート出力信号をハイレベルにする。ＰＬＬ部２からのスリーステート出力信号は、積分器５を経て判定部６に加えられる。 Next, the operation of this embodiment will be described. For example, when the set frequency is changed by changing the frequency dividing ratio of a frequency divider (not shown), the PLL unit 2 sets the unlock detection signal to a high level. At the same time, for example, when the phase of the VOC output signal from the voltage controlled oscillator 4 is delayed compared to the REF signal from the reference signal generator 1, the PLL unit 2 sets the three-state output signal to a high level. The three-state output signal from the PLL unit 2 is applied to the determination unit 6 via the integrator 5.
判定部６は、判定処理のステップＳ１〜Ｓ６により、周波数バンドをアップする切替信号を電圧制御発振器４に送る。これにより、電圧制御発振器４は、共振回路４１および発振回路４２の可変コンデンサＣ１〜Ｃ５の容量値を変えて、周波数バンドを切り替えて、周波数バンドの粗調整を行う。 The determination unit 6 sends a switching signal for increasing the frequency band to the voltage controlled oscillator 4 in steps S1 to S6 of the determination process. Thereby, the voltage controlled oscillator 4 changes the capacitance values of the variable capacitors C1 to C5 of the resonance circuit 41 and the oscillation circuit 42, switches the frequency band, and performs rough adjustment of the frequency band.
この後、判定部６の判定処理のステップＳ７、Ｓ８により、所定時間が経過するまで、ＰＬＬ部２とループフィルタ３と電圧制御発振器４とで形成されるＰＬＬループにより、電圧制御発振器４は、共振回路４１の可変容量ダイオードＣＤ１により、ＶＯＣ出力信号の周波数が設定周波数になるように、発振周波数の微調整を行う。もし、微調整によりＶＯＣ出力信号の周波数が設定周波数にならなければ、ＰＬＬ部２は先の動作を繰り返す。また、微調整によりＶＯＣ出力信号の周波数が設定周波数になると、ＰＬＬ部２はアンロック検出信号をロウレベルにする。これにより、判定部６は、判定処理を終了する。 Thereafter, the voltage-controlled oscillator 4 is controlled by the PLL loop formed by the PLL unit 2, the loop filter 3, and the voltage-controlled oscillator 4 until a predetermined time elapses in steps S7 and S8 of the determination process of the determination unit 6. The oscillation frequency is finely adjusted by the variable capacitance diode CD1 of the resonance circuit 41 so that the frequency of the VOC output signal becomes the set frequency. If the frequency of the VOC output signal does not reach the set frequency due to fine adjustment, the PLL unit 2 repeats the previous operation. Further, when the frequency of the VOC output signal becomes a set frequency by fine adjustment, the PLL unit 2 sets the unlock detection signal to a low level. Thereby, the determination unit 6 ends the determination process.
こうして、この実施の形態によれば、電圧制御発振器４の共振回路４１に用いられている全てのコンデンサＣ１〜Ｃ３を可変コンデンサにすると共に、電圧制御発振器４の発振回路４２に用いられている帰還回路のコンデンサＣ４、Ｃ５を可変コンデンサにすることにより、電圧制御発振器４の周波数バンドを切り替えるために、周波数の粗調整と微調整とを行い、ＰＬＬ回路の広帯域化を可能にする。 Thus, according to this embodiment, all the capacitors C1 to C3 used in the resonance circuit 41 of the voltage controlled oscillator 4 are made variable capacitors, and the feedback used in the oscillation circuit 42 of the voltage controlled oscillator 4 is used. By making the capacitors C4 and C5 of the circuit variable, in order to switch the frequency band of the voltage controlled oscillator 4, rough adjustment and fine adjustment of the frequency are performed, and the PLL circuit can be broadened.
また、この実施の形態によれば、可変コンデンサＣ１、Ｃ２に高いＱ値の素子を用いることで、低位相雑音特性を実現することができる。かつ、周波数バンド毎に最適に設計した容量値Ｃ１〜Ｃ５を用いることで、広帯域に位相雑音特性を最適に保つことを可能にする。 Further, according to this embodiment, low phase noise characteristics can be realized by using high Q-value elements for the variable capacitors C1 and C2. In addition, by using the capacitance values C1 to C5 that are optimally designed for each frequency band, the phase noise characteristics can be optimally maintained in a wide band.
さらに、この実施の形態によれば、可変容量ダイオードＣＤ１の可変比によらずに、電圧制御発振器およびＰＬＬ回路の広帯域化が可能であり、ＰＬＬループだけで、周波数バンドの制御が可能である。
（実施の形態２）
実施の形態１では、可変コンデンサＣ１〜Ｃ５として、図５に示すものを用いた。この実施の形態では、可変コンデンサＣ１〜Ｃ５の代わりに、電圧制御で容量値を変えるものや、シリアルデータで不連続に容量値を変える回路や素子を用いる。これにより、実施の形態１と同様の作用効果を得ることができる。
Furthermore, according to this embodiment, it is possible to broaden the voltage controlled oscillator and the PLL circuit regardless of the variable ratio of the variable capacitance diode CD1, and the frequency band can be controlled only by the PLL loop.
(Embodiment 2)
In the first embodiment, the variable capacitors C1 to C5 shown in FIG. 5 are used. In this embodiment, instead of the variable capacitors C1 to C5, a capacitor whose capacitance value is changed by voltage control or a circuit or element whose capacitance value is discontinuously changed by serial data is used. Thereby, the same effect as Embodiment 1 can be obtained.
１ 基準信号発生部
２ ＰＬＬ部
３ ループフィルタ
４ 電圧制御発振器
４１ 共振回路
４２ 発振回路
４３ 切替回路
５ 積分器（判定手段）
６ 判定部（判定手段）
DESCRIPTION OF SYMBOLS 1 Reference signal generation part 2 PLL part 3 Loop filter 4 Voltage control oscillator 41 Resonance circuit 42 Oscillation circuit 43 Switching circuit 5 Integrator (determination means)
6 determination part (determination means)
Claims (4)
前記共振回路のコンデンサおよび前記発振回路の帰還用コンデンサの中で、前記共振回路のインダクタンス素子に対して並列に接続されているコンデンサを少なくとも含むコンデンサを、容量値が変わる可変コンデンサにし、
前記可変コンデンサの容量値を、入力された切替信号に応じて切り替える、
ことを特徴とする電圧制御発振器。 In a voltage controlled oscillator comprising: a resonance circuit that adjusts a resonance frequency according to a control voltage; and an oscillation circuit that oscillates with a signal of the resonance frequency of the resonance circuit.
Among the capacitor of the resonance circuit and the feedback capacitor of the oscillation circuit, a capacitor including at least a capacitor connected in parallel to the inductance element of the resonance circuit is a variable capacitor whose capacitance value changes,
The capacitance value of the variable capacitor is switched according to the input switching signal.
A voltage-controlled oscillator characterized by that.
ことを特徴とする請求項１に記載の電圧制御発振器。 A variable capacitor connected in series with a variable capacitance diode whose capacitance changes with the control voltage in the resonance circuit, and a variable capacitor connected in parallel with an inductance element of the resonance circuit. Has a high Q value,
The voltage controlled oscillator according to claim 1.
前記ＰＬＬ部からのアンロック検出信号とスリーステート出力信号とを基に、発振の周波数バンドを切り替えるための切替信号を生成し、生成した切替信号を前記電圧制御発振器に送る判定手段を備えることを特徴とするＰＬＬ回路。 A PLL unit that outputs a signal corresponding to the phase difference between the reference signal and the output signal, and a control voltage generated based on the signal output from the PLL unit, and a signal having a frequency corresponding to the control voltage A PLL circuit configured to include the voltage controlled oscillator according to claim 1,
Based on the unlock detection signal and the three-state output signal from the PLL unit, a switching signal for switching an oscillation frequency band is generated, and a determination unit is provided that sends the generated switching signal to the voltage-controlled oscillator. A featured PLL circuit.
ことを特徴とする請求項３に記載のＰＬＬ回路。 The determination means generates a switching signal for raising or lowering the frequency band based on the three-state output signal when the unlock detection signal from the PLL unit is in the unlocked state.
The PLL circuit according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012154862A JP2014017731A (en) | 2012-07-10 | 2012-07-10 | Voltage-controlled oscillator and pll circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012154862A JP2014017731A (en) | 2012-07-10 | 2012-07-10 | Voltage-controlled oscillator and pll circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014017731A true JP2014017731A (en) | 2014-01-30 |
Family
ID=50112035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012154862A Pending JP2014017731A (en) | 2012-07-10 | 2012-07-10 | Voltage-controlled oscillator and pll circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014017731A (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133054A (en) * | 1978-04-07 | 1979-10-16 | Yaesu Musen Kk | Voc circuit obtaining large frequency change range with small frequency variation rate |
| JP2003505902A (en) * | 1999-07-19 | 2003-02-12 | ケンブリッジ シリコン ラジオ リミテッド | Variable frequency oscillator |
| JP2003168975A (en) * | 2001-11-30 | 2003-06-13 | Nec Corp | Phase locked loop circuit and clock reproduction circuit |
| JP2005312028A (en) * | 2004-03-26 | 2005-11-04 | Matsushita Electric Works Ltd | Oscillation circuit |
| US20110140747A1 (en) * | 2009-12-16 | 2011-06-16 | Renesas Electronics Corporation | Adpll circuit, semiconductor device, and portable information device |
| US20110221539A1 (en) * | 2010-03-11 | 2011-09-15 | Thomas Mayer | Oscillator with controllable frequency |
| US20120047481A1 (en) * | 2010-08-18 | 2012-02-23 | International Business Machines Corporation | Implementing phase locked loop (pll) with enhanced locking capability with a wide range dynamic reference clock |
-
2012
- 2012-07-10 JP JP2012154862A patent/JP2014017731A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133054A (en) * | 1978-04-07 | 1979-10-16 | Yaesu Musen Kk | Voc circuit obtaining large frequency change range with small frequency variation rate |
| JP2003505902A (en) * | 1999-07-19 | 2003-02-12 | ケンブリッジ シリコン ラジオ リミテッド | Variable frequency oscillator |
| JP2003168975A (en) * | 2001-11-30 | 2003-06-13 | Nec Corp | Phase locked loop circuit and clock reproduction circuit |
| JP2005312028A (en) * | 2004-03-26 | 2005-11-04 | Matsushita Electric Works Ltd | Oscillation circuit |
| US20110140747A1 (en) * | 2009-12-16 | 2011-06-16 | Renesas Electronics Corporation | Adpll circuit, semiconductor device, and portable information device |
| US20110221539A1 (en) * | 2010-03-11 | 2011-09-15 | Thomas Mayer | Oscillator with controllable frequency |
| US20120047481A1 (en) * | 2010-08-18 | 2012-02-23 | International Business Machines Corporation | Implementing phase locked loop (pll) with enhanced locking capability with a wide range dynamic reference clock |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5112699B2 (en) | Voltage-controlled digital analog oscillator and frequency synthesizer using the same | |
| TWI420822B (en) | Apparatus and method of oscillating wideband frequency | |
| US8339208B2 (en) | Method and apparatus for tuning frequency of LC-oscillators based on phase-tuning technique | |
| FI113112B (en) | Procedure for controlling oscillator | |
| US7936223B2 (en) | Low spur phase-locked loop architecture | |
| US20080048788A1 (en) | Frequency tuning method for voltage controlled oscillator and phase locked loop using the same | |
| CN102970031B (en) | Phase-locked loop frequency synthesizer | |
| US9490746B1 (en) | Voltage-controlled oscillator and a method for tuning oscillations | |
| JP2005312059A (en) | Oscillator and, adjustment and setting method for oscillator frequency | |
| JP2009296375A (en) | Digitally controlled oscillator and phase-locked loop circuit employing the same | |
| Lu et al. | An 18-mW 1.175–2-GHz frequency synthesizer with constant bandwidth for DVB-T tuners | |
| US20110254632A1 (en) | Pll frequency synthesizer | |
| US9660578B2 (en) | Electronic device with capacitor bank linearization and a linearization method | |
| WO2007090753A1 (en) | Oscillator gain equalization | |
| TWI395410B (en) | Method for adjusting oscillator in a phased-locked loop and related frequency synthesizer | |
| US11095294B2 (en) | Phase-locked loop and method for calibrating voltage-controlled oscillator therein | |
| US20080238505A1 (en) | System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL) | |
| US10958213B2 (en) | Pullable clock oscillator | |
| JP2006174455A (en) | Analog-operated and digitally-controlled voltage-controlled oscillation circuit | |
| JP4190503B2 (en) | Voltage controlled oscillation circuit and adjustment method thereof | |
| JPH0993125A (en) | Pll synthesizer circuit | |
| JP2010283728A (en) | Low-noise voltage controlled oscillation circuit | |
| JP2014017731A (en) | Voltage-controlled oscillator and pll circuit | |
| US20080211590A1 (en) | Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration | |
| Herzel et al. | An integrated CMOS PLL for low-jitter applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161213 |