JP2014016259A - 半導体素子およびその製造方法、並びに電子機器 - Google Patents

Abstract

【課題】高い信頼性を有することができる半導体素子を提供する。
【解決手段】本発明に係る半導体素子１００は、溝部１４内に配線２０が設けられている絶縁基板１０と、配線２０とシリコン体８０との間に配置され互いを電気的に接続するコンタクト部３０と、を含み、コンタクト部３０は、配線２０側に設けられている第１バンプ３２と、シリコン体８０側に設けられているバリア層３６と、第１バンプ３２とバリア層３６との間に設けられている第２バンプ３４と、を有し、第１バンプ３２の材質は、金または白金であり、第２バンプ３４の材質は、金である。
【選択図】図３

Description

本発明は、半導体素子およびその製造方法、並びに電子機器に関する。

近年、例えばシリコンＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ
Ｓｙｓｔｅｍ）技術を用いて、小型な半導体素子を実現する技術が注目されている。

半導体素子は、例えば、固定電極と可動電極との間の静電容量に基づいて、加速度や角速度等の物理量を検出する物理量センサー素子として用いられる。このような半導体素子は、例えば、配線と固定電極との電気的な接続を可能とするコンタクト部を含んで構成されている。

例えば特許文献１では、電気的な接続を可能とする部材として、半田によって形成されたメタルバンプを用いることが開示されている。

特開２００９−７４９７９号公報

しかしながら、特許文献１に記載された技術では、半田によって形成されたメタルバンプを用いているため、例えばメタルバンプが酸化して接合強度が低くなることがある。そのため、信頼性が低下することがある。

本発明のいくつかの態様に係る目的の１つは、高い信頼性を有することができる半導体素子を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、上記半導体素子の製造方法を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、上記半導体素子を含む電子機器を提供することにある。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することができる。

［適用例１］
本適用例に係る半導体素子は、
溝部内に配線が設けられている絶縁基板と、
前記配線と前記シリコン体との間に配置され互いを電気的に接続するコンタクト部と、を含み、
前記コンタクト部は、
前記配線側に設けられている第１バンプと、
前記シリコン体側に設けられているバリア層と、
前記第１バンプと前記バリア層との間に設けられている第２バンプと、
を有し、
前記第１バンプの材質は、金または白金であり、
前記第２バンプの材質は、金である。

このような半導体素子によれば、コンタクト部は、第１バンプ、第２バンプ、およびバリア層を有し、第１バンプの材質は、金または白金であり、第２バンプの材質は、金である。そのため、第１バンプおよび第２バンプは、酸化され難く、第１バンプと第２バンプとを、高い強度で接合することができる。これにより、コンタクト部によって、配線とシリコン体とを高い強度で電気的に接続することができる。その結果、このような半導体素子は、高い信頼性を有することができる。

［適用例２］
本適用例に係る半導体素子において、
前記バリア層の材質は、チタンタングステンまたは窒化チタンであってもよい。

このような半導体素子によれば、バリア層は、より確実に、シリコン体のシリコンが第２バンプへ拡散することを抑制できる。

［適用例３］
本適用例に係る半導体素子において、
前記絶縁基板と前記シリコン体との間に設けられている絶縁層を含でいてもよい。

このような半導体素子によれば、より確実に、絶縁基板とシリコン体とを接合（例えば陽極接合）することができる。

［適用例４］
本適用例に係る半導体素子の製造方法は、
溝部が設けられている絶縁基板を準備する工程と、
前記溝部内に、配線および第１バンプを積層する工程と、
シリコン基板に、バリア層および第２バンプを積層する工程と、
前記第１バンプと前記第２バンプとを重ねて、前記絶縁基板上に前記シリコン基板を載置する工程と、
前記絶縁基板と前記シリコン基板とを接合する工程と、
を含み、
前記配線の厚さ、前記第１バンプの厚さ、前記第２バンプの厚さ、および前記バリア層の厚さの合計は、前記溝部の深さよりも大きく、
前記第１バンプの材質は、金または白金であり、
前記第２バンプの材質は、金である。

このような半導体素子の製造方法によれば、高い信頼性を有する半導体素子を得ることができる。

［適用例５］
本適用例に係る電子機器は、
本適用例に係る半導体素子を含む。

このような電子機器によれば、本適用例に係る半導体素子を含むため、高い信頼性を有することができる。

本実施形態に係る半導体素子を模式的に示す平面図。 本実施形態に係る半導体素子を模式的に示す断面図。 本実施形態に係る半導体素子を模式的に示す断面図。 本実施形態に係る半導体素子を模式的に示す断面図。 本実施形態に係る半導体素子の製造工程を模式的に示す断面図。 本実施形態に係る半導体素子の製造工程を模式的に示す断面図。 本実施形態に係る半導体素子の製造工程を模式的に示す断面図。 本実施形態に係る半導体素子の製造工程を模式的に示す断面図。 本実施形態に係る半導体素子の製造工程を模式的に示す断面図。 本実施形態の変形例に係る半導体素子を模式的に示す断面図。 本実施形態に係る電子機器を模式的に示す斜視図。 本実施形態に係る電子機器を模式的に示す斜視図。 本実施形態に係る電子機器を模式的に示す斜視図。

以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１． 半導体素子
まず、本実施形態に係る半導体素子について、図面を参照しながら説明する。図１は、本実施形態に係る半導体素子１００を模式的に示す平面図である。図２は、本実施形態に係る半導体素子１００を模式的に示す図１のＩＩ−ＩＩ線断面図である。図３は、本実施形態に係る半導体素子１００を模式的に示す図１のＩＩ−ＩＩ線断面図であって、図２の破線で囲まれた領域Ａの拡大図である。図４は、本実施形態に係る半導体素子１００を模式的に示す図１のＩＶ−ＩＶ線断面図である。

なお、便宜上、図１では、蓋体６０を透視し、絶縁層４０を省略して図示している。また、図２では、コンタクト部３０を簡略し、密着層３８および絶縁層４０を省略して図示している。また、図１〜図４および以下に示す図５〜図１０では、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、Ｚ軸を図示している。

以下では、半導体素子１００が、水平方向（Ｘ軸方向）の加速度を検出する加速度センサー素子（静電容量型ＭＥＭＳ加速度センサー素子）である場合について説明する。

半導体素子１００は、図１〜図４に示すように、絶縁基板１０と、配線２０，２２，２４と、コンタクト部３０と、シリコン体８０と、を含むことができる。シリコン体８０は、固定部８１，８２と、連結部８４，８５と、可動部８６と、可動電極部８７と、固定電極部８８，８９と、を有することができる。さらに、半導体素子１００は、密着層３８と、絶縁層４０と、接続端子５０，５２，５４と、蓋体６０と、を有することができる。

絶縁基板１０の材質は、例えば、ガラスである。絶縁基板１０は、図２に示すように、第１面（具体的には上面）１１と、第１面１１と反対側の第２面（具体的には下面）１２と、を有している。図示の例では、第１面１１は、＋Ｚ軸方向を向いており、第２面１２は、−Ｚ軸方向を向いている。第１面１１には、凹部１３が設けられている。第１面１１には、さらに、溝部１４，１５，１６が設けられている。

凹部１３の上方（＋Ｚ軸方向側）には、シリコン体８０の可動部８６および可動電極部８７が配置されている。凹部１３によって、可動部８６および可動電極部８７は、絶縁基板１０に妨害されることなく、所望の方向に可動することができる。凹部１３の平面形状（Ｚ軸方向から見たときの形状）は、特に限定されないが、図１に示す例では、矩形である。

溝部１４は、図１に示すように平面視において（Ｚ軸方向から見て）、凹部１３の外周に沿うように設けられている。溝部１４は、絶縁基板１０および蓋体６０によって囲まれるキャビティー６２の内側から外側まで延出している。溝部１４は、例えば、配線２０および接続端子５０の平面形状に対応した平面形状を有している。

溝部１５は、平面視において、凹部１３の外周に沿うように設けられている。図１に示す例では、溝部１５は、溝部１４の外側に設けられ、溝部１４を囲むように設けられている。溝部１５は、キャビティー６２の内側から外側まで延出している。溝部１５は、例えば、配線２２および接続端子５２の平面形状に対応した平面形状を有している。

溝部１６は、キャビティー６２の内側から外側まで延出している。溝部１６は、例えば、配線２４および接続端子５４の平面形状に対応した平面形状を有している。

配線２０は、溝部１４内に設けられている。より具体的には、配線２０は、溝部１４の底面（溝部１４を規定する絶縁基板１０の面）１４ａに設けられている。配線２０は、図３に示すように、密着層３８およびコンタクト部３０を介して、シリコン体８０の第１固定電極部８８と電気的に接続されている。

配線２２は、溝部１５内に設けられている。より具体的には、配線２２は、溝部１５の底面１５ａに設けられている。配線２２は、密着層３８およびコンタクト部３０を介して、シリコン体８０の第２固定電極部８９と電気的に接続されている。

配線２４は、溝部１６内に設けられている。より具体的には、配線２４は、溝部１６の底面１６ａに設けられている。配線２４は、図４に示すように、密着層３８およびコンタクト部３０を介して、シリコン体８０の第１固定部８１と電気的に接続されている。

配線２０，２２，２４の厚さ（Ｚ軸方向の大きさ）は、例えば、１０ｎｍ以上１μｍ以下である。配線２０，２２，２４の材質は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、ガリウムがドープされた酸化亜鉛、アルミニウム、金、白金、チタン、タングステン、クロム等である。配線２０，２２，２４として、ＩＴＯ等の透明電極材料を用いた場合、絶縁基板１０が透明である場合に、例えば、配線２０，２２，２４上に発生する可能性のある異物の検査を、絶縁基板１０の第２面１２側から観察することで、簡便に行うことができる。配線２０，２２，２４としてＩＴＯ等の透明電極材料を用いない場合は、溝部１４，１５，１６内を観察することができず、品質確保が困難となる場合がある。

コンタクト部３０は、溝部１４，１５，１６内に設けられている。コンタクト部３０は、密着層３８を介して、配線２０，２２，２４上に設けられている。コンタクト部３０は、配線２０，２２，２４とシリコン体８０との間に設けられている。より具体的には、コンタクト部３０は、配線２０と第１固定電極部８８との間、配線２２と第２固定電極部８９との間、および配線２４と第１固定部８１との間に設けられている。

密着層３８は、配線２０，２２，２４と、コンタクト部３０と、の間に設けられている。密着層３８の材質は、例えば、チタン、窒化チタン、チタンタングステン等である。密着層３８の厚さは、例えば、１０ｎｍ程度である。密着層３８は、配線２０，２２，２４と、コンタクト部３０と、の密着性を高くすることができる。

コンタクト部３０は、図３および図４に示すように、第１バンプ３２、第２バンプ３４、およびバリア層３６を有している。

第１バンプ３２は、配線２０，２２，２４側に設けられている。図示の例では、第１バンプ３２は、密着層３８上に設けられている。第１バンプ３２の厚さは、例えば、１０ｎｍ以上１μｍ以下である。第１バンプ３２の材質は、白金または金である。

第２バンプ３４は、第１バンプ３２とバリア層３６との間に設けられている。図示の例では、第２バンプ３４は、第１バンプ３２上に設けられている。第２バンプ３４の厚さは、例えば、１０ｎｍ以上１μｍ以下である。第２バンプ３４の材質は、金である。

第１バンプ３２の材質が金である場合、第１バンプ３２と第２バンプ３４とは、第１バンプ３２の金が第２バンプ３４に拡散し、かつ第２バンプ３４の金が第１バンプ３２に拡散することによって接合されている。すなわち、第１バンプ３２と第２バンプ３４とは、金−金接合されている。

バリア層３６は、シリコン体８０側に設けられている。図示の例では、バリア層３６は、第２バンプ３４上に設けられ、シリコン体８０と接触している。すなわち、バリア層３６は、第２バンプ３４とシリコン体８０との間に設けられている。バリア層３６の厚さは、例えば、１０ｎｍ程度である。バリア層３６の材質は、例えば、チタンタングステンまたは窒化チタンである。

絶縁層４０は、配線２０，２２，２４の一部を覆って設けられている。より具体的には、絶縁層４０は、配線２０，２２，２４の、コンタクト部３０が形成されている領域を避けて、設けられている。図４に示すように、配線２０，２２，２４上に接続端子５０，５２，５４が形成される場合は、絶縁層４０は、接続端子５０，５２，５４が形成される領域も避けて設けられている。絶縁層４０の材質は、例えば、酸化シリコンである。絶縁層４０の厚さは、例えば、１０ｎｍ以上２００ｎｍ以下である。

接続端子５０，５２，５４は、それぞれ溝部１４，１５，１６内に設けられている。接続端子５０，５２，５４は、それぞれ配線２０，２２，２４と接続されている。したがって、接続端子５０は、第１固定電極部８８と電気的に接続されている。接続端子５２は、第２固定電極部８９と電気的に接続されている。接続端子５４は、第１固定部８１と電気的に接続されている。

接続端子５０，５２，５４は、平面視において蓋体６０と重ならない位置に（キャビティー６２の外側に）設けられている。接続端子５０，５２，５４の材質は、例えば、配線２０，２２，２４と同じである。

蓋体６０は、絶縁基板１０上に（第１面１１に）載置（接合）されている。蓋体６０は、容器状の形状を有しており、絶縁基板１０と接合されることにより、キャビティー６２を形成することができる。例えば、図４に示す絶縁層４０と蓋体６０との間の空隙（溝部１６内の空隙）２は、接着部材（図示せず）等によって埋められていてもよく、この場合、キャビティー６２は、不活性ガス（例えば窒素ガス）雰囲気で密閉されていてもよい。

蓋体６０の材質は、例えば、シリコン、ガラスなどである。蓋体６０と絶縁基板１０との接合方法は、特に限定されないが、例えば、絶縁基板１０の材質がガラスであり、蓋体６０の材質がシリコンである場合は、絶縁基板１０と蓋体６０とを陽極接合することができる。

シリコン体８０は、絶縁基板１０上に（第１面１１に）支持されている。シリコン体８０は、キャビティー６２に収容されている。シリコン体８０の材質は、リン、ボロン等の不純物がドープされることにより導電性が付与されたシリコンである。

シリコン体８０の可動部８６は、Ｘ軸方向の加速度の変化に応じて、連結部８４，８５を弾性変形させながら、Ｘ軸方向（＋Ｘ軸方向または−Ｘ軸方向）に変位する。このような変位に伴って、可動電極部８７と第１固定電極部８８との間の隙間、および可動電極部８７と第２固定電極部８９との間の隙間の大きさが変化する。すなわち、このような変位に伴って、可動電極部８７と第１固定電極部８８との間の静電容量、および可動電極部８７と第２固定電極部８９との間の静電容量の大きさが変化する。これらの静電容量の変化に基づいて、半導体素子１００は、Ｘ軸方向の加速度を検出することができる。

第１固定部８１および第２固定部８２は、絶縁基板１０の第１面１１に接合されている。図１に示す例では、固定部８１，８２は、平面視において、凹部１３の外周縁を跨ぐように設けられている。固定部８１，８２の平面形状は、例えば、矩形である。

第１固定部８１は、溝部１６を跨いで設けられている。図１に示す例では、第１固定部８１の一部は、溝部１６と重なっている。第１固定部８１は、図４に示すように、コンタクト部３０、密着層３８、および配線２４を介して、接続端子５４と電気的に接続されている。

可動部８６は、図１に示すように、第１固定部８１と第２固定部８２との間に設けられている。図１に示す例では、可動部８６の平面形状は、Ｘ軸に沿った長辺を有する矩形である。

連結部８４，８５は、可動部８６と固定部８１，８２とを連結している。より具体的には、第１連結部８４は、可動部８６と第１固定部８１とを連結し、第２連結部８５は、可動部８６と第２固定部８２とを連結している。連結部８４，８５は、所望のばね定数を持ち、Ｘ軸方向に可動部８６を変位し得るように構成されている。図１に示す例では、第１連結部８４は、Ｙ軸方向に往復しながらＸ軸方向に延びる形状をなす２つの梁８４ａ，８４ｂによって構成されている。同様に、第２連結部８５は、Ｙ軸方向に往復しながらＸ軸方向に延びる形状をなす２つの梁８５ａ，８５ｂによって構成されている。

可動電極部８７は、可動部８６に接続されている。可動電極部８７は、複数設けられている。可動電極部８７は、可動部８６から＋Ｙ軸方向および−Ｙ軸方向に突出し、櫛歯状をなすようにＸ軸方向に並んでいる。

固定電極部８８，８９は、一方の端部が固定端として絶縁基板１０の第１面１１に接合され、他方の端部が自由端として可動部８６側へ延出している。固定電極部８８，８９の各々は、複数設けられている。固定電極部８８，８９は、櫛歯状をなすようにＸ軸方向に交互に並んでいる。固定電極部８８，８９は、可動電極部８７に対して間隔を隔てて対向して設けられている。図１に示す例では、第１固定電極部８８は、可動電極部８７の一方側（−Ｘ軸方向側）に配置され、第２固定電極部８９は、他方側（＋Ｘ軸方向側）に配置されている。例えば、第１固定電極部８８の可動電極部８７と対向する面積と、第２固定電極部８９の可動電極部８７と対向する面積とは、同じである。

第１固定電極部８８は、溝部１４，１５を跨いで設けられている。図１に示す例では、第１固定電極部８８は、溝部１４，１５と交差している。第１固定電極部８８は、コンタクト部３０、密着層３８、および配線２０を介して、接続端子５０と電気的に接続されている。

第２固定電極部８９は、溝部１４，１５を跨いで設けられている。図１に示す例では、第２固定電極部８９は、溝部１４，１５と交差している。第２固定電極部８９は、コンタ
クト部３０、密着層３８、および配線２２を介して、接続端子５２と電気的に接続されている。第２固定電極部８９は、第１固定電極部８８と電気的に分離されている。

固定部８１，８２、連結部８４，８５、可動部８６、および可動電極部８７は、一体に設けられている。固定部８１，８２および固定電極部８８，８９と、絶縁基板１０と、の接合方法は、特に限定されないが、例えば絶縁基板１０の材質がガラスである場合、固定部８１，８２および固定電極部８８，８９と、絶縁基板１０とは、陽極接合によって接合されている。

半導体素子１００では、接続端子５０，５４を用いることにより、可動電極部８７と第１固定電極部８８との間の静電容量を測定することができる。さらに、半導体素子１００では、接続端子５２，５４を用いることにより、可動電極部８７と第２固定電極部８９との間の静電容量を測定することができる。このように半導体素子１００では、可動電極部８７と第１固定電極部８８との間の静電容量、および可動電極部８７と第２固定電極部８９との間の静電容量を別々に測定し、それらの測定結果に基づいて、高精度に物理量（加速度）を検出することができる。

より具体的には、可動電極部８７と第１固定電極部８８との間の静電容量と、可動電極部８７と第２固定電極部８９との間の静電容量と、をモニターして差動検出することで、高精度に加速度を検出することができる。

なお、上記では、半導体素子１００を、Ｘ軸方向の加速度を検出する加速度センサー素子として説明したが、本発明に係る半導体素子は、Ｙ軸方向の加速度を検出する加速度センサー素子であってもよいし、鉛直方向（Ｚ軸方向）の加速度を検出する加速度センサー素子でもあってもよい。また、本発明に係る半導体素子は、加速度センサー素子に限定されず、例えば、角速度を検出するジャイロセンサー素子であってもよい。

本実施形態に係る半導体素子１００によれば、例えば、以下の特徴を有する。

半導体素子１００によれば、コンタクト部３０は、第１バンプ３２、第２バンプ３４、およびバリア層３６を有し、第１バンプ３２の材質は、金または白金であり、第２バンプ３４の材質は、金である。そのため、第１バンプ３２および第２バンプ３４は、酸化され難く、第１バンプ３２と第２バンプ３４とを、高い強度で接合することができる。これにより、コンタクト部３０によって、配線２０，２２，２４とシリコン体８０とを高い強度で電気的に接続することができる。その結果、半導体素子１００は、高い信頼性を有することができる。また、例えば、第１バンプと第２バンプとを接合する前に、第１バンプおよび第２バンプに形成された酸化膜を除去する工程が不要となる。その結果、工程の簡略化を図ることができる。例えば第１バンプと第２バンプの材質が半田である場合には、第１バンプと第２バンプが酸化されて接合強度が低くなる場合がある。また、第１バンプおよび第２バンプに形成された酸化膜を除去する工程が必要となる場合がある。

さらに、半導体素子１００では、第２バンプ３４の材質が金であるため、第２バンプ３４は、ヤング率が小さく、変形しやすい。そのため、第２バンプ３４を押し潰しつつ、絶縁基板１０とシリコン体８０（シリコン体８０となるシリコン基板８０ａ）とを陽極接合することができる（図８参照）。したがって、確実に、バンプ３２，３４を接触させてバンプ３２，３４を接合しつつ、絶縁基板１０とシリコン体８０とを陽極接合することができる。

さらに、第１バンプ３２の材質が金である場合は、第２バンプ３４と同様に第１バンプ３２も押し潰しつつ、絶縁基板１０とシリコン体８０とを陽極接合することができる。さ
らに、バンプ３２，３４を金−金接合することができ、半導体素子１００は、より高い信頼性を有することができる。

さらに、半導体素子１００では、バリア層３６は、シリコン体８０側に設けられている。すなわち、バリア層３６は、第２バンプ３４とシリコン体８０との間に設けられている。そのため、例えば、シリコン体のシリコンが第２バンプに拡散することを抑制でき、半導体素子１００は、高い信頼性を有することができる。

例えば、バリア層を設けず、シリコン体と第２バンプが直接接している場合は、シリコン体のシリコンが第２バンプへ拡散することにより、空隙が発生する場合がある。また、金とシリコンとの共晶温度（３６３℃）を超えるような温度を与えた後に、冷却した場合には、液相化した金とシリコンとが共晶体として析出するため、空隙が発生する場合がある。半導体素子１００では、バリア層３６により、このような問題を回避することができ、配線２０，２２，２４は、高温下でも安定してシリコン体８０と電気的に接続されることができる。

半導体素子１００によれば、バリア層３６の材質は、チタンタングステンまたは窒化チタンである。これにより、バリア層３６は、より確実に、シリコン体８０のシリコンが第２バンプ３４へ拡散することを抑制できる。

半導体素子１００によれば、絶縁基板１０の材質は、ガラスである。そのため、絶縁基板１０とシリコン体８０（シリコン基板８０ａ）とを陽極接合することができる。さらに、第１バンプ３２の材質が金である場合、当該陽極接合の際に、第１バンプ３２と第２バンプ３４とを金−金接合することができる。

半導体素子１００によれば、絶縁層４０は、配線２０，２２，２４の、コンタクト部３０が形成されている領域を避けて、設けられている。そのため、例えば、配線２０上に異物が付着して配線２０と第２固定電極部８９とが短絡することや、配線２２上に異物が付着して配線２２と第１固定電極部８８とが短絡することを防止できる。その結果、半導体素子１００は、より高い信頼性を有することができる。

２． 半導体素子の製造方法
次に、本実施形態に係る半導体素子の製造方法について、図面を参照しながら説明する。図５〜図９は、本実施形態に係る半導体素子１００の製造工程を模式的に示す断面図であって、図３に対応している。

図５に示すように、溝部１４，１５，１６および凹部１３（図２，４参照）が設けられている絶縁基板１０を準備する。凹部１３および溝部１４，１５，１６は、例えば、フォトリソグラフィー技術およびエッチング技術により形成される。

図６に示すように、溝部１４，１５，１６内に、それぞれ配線２０，２２，２４を形成する。配線２０，２２，２４は、例えば、スパッタ法やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによる成膜、およびフォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。

次に、コンタクト部３０が形成される領域（密着層３２が形成される領域）、および接続端子５０，５２，５４が形成される領域を避けて、配線２０，２２，２４を覆うように、絶縁層４０を形成する。絶縁層４０は、ＣＶＤ法による成膜、およびフォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。

次に、配線２０，２２，２４上に、それぞれ接続端子５０，５２，５４（図１参照）を形成する。５０，５２，５４は、例えば、配線２０，２２，２４と同じ方法で形成される。

次に、図６に示すように、配線２０，２２，２４上に密着層３８を形成する。密着層３８は、例えば、配線２０，２２，２４と同じ方法で形成される。

次に、密着層３８上に第１バンプ３２を形成する。第１バンプ３２は、例えば、スパッタ法やめっき法などによる成膜、およびフォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。以上の工程により、配線２０，２２，２４内に、それぞれ配線２０，２２，２４、密着層３８、および第１バンプ３２を積層することができる。

図７に示すように、シリコン基板８０ａを準備する。次に、シリコン基板８０ａの第３面（具体的には下面）８０ｂに、バリア層３６を形成する。バリア層３６は、例えば、配線２０，２２，２４と同じ方法で形成される。

次に、バリア層３６の下（−Ｚ軸方向側）に、第２バンプ３４を形成する。第２バンプ３４は、例えば、第１バンプ３２と同じ方法で形成される。以上の工程により、シリコン基板８０ａに、バリア層３６および第２バンプ３４を積層することができる。

なお、配線２０，２２，２４内に、配線２０，２２，２４、密着層３８、および第１バンプ３２を積層する工程と、シリコン基板８０ａに、バリア層３６および第２バンプ３４を積層する工程と、の順番は、特に限定されない。

図８に示すように、第１バンプ３２と第２バンプ３４とを重ねて、絶縁基板１０上にシリコン基板８０ａを載置する。本工程において、配線２０、密着層３８、第１バンプ３２、第２バンプ３４、およびバリア層３６の厚さの合計Ｔは、溝部１４の深さＤよりも大きい。すなわち、溝部１４の深さＤよりも、配線２０、密着層３８、第１バンプ３２、第２バンプ３４、およびバリア層３６の厚さの合計Ｔが大きくなるように、配線２０、第１バンプ３２、バリア層３６、および第２バンプ３４は、積層されている。同様に、配線２２、密着層３８、第１バンプ３２、第２バンプ３４、およびバリア層３６の厚さの合計は、溝部１５の深さよりも大きい。また、配線２４、密着層３８、第１バンプ３２、第２バンプ３４、およびバリア層３６の厚さの合計は、溝部１６の深さよりも大きい。本工程では、絶縁基板１０とシリコン基板８０ａとは、離間している。

図９に示すように、絶縁基板１０とシリコン基板８０ａとを接合する。より具体的には、絶縁基板１０の第１面１１とシリコン基板８０ａの第３面８０ｂとを陽極接合する。本工程では、第２バンプ３４を押し潰しつつ、絶縁基板１０とシリコン基板８０ａとを陽極接合することができる。これにより、コンタクト部３０を形成することができる。

さらに、第１バンプ３２の材質が金である場合、第１バンプ３２および第２バンプ３４を押し潰しつつ、絶縁基板１０とシリコン基板８０ａとを陽極接合することができる。また、絶縁基板１０とシリコン基板８０ａの陽極接合の際に、第１バンプ３２の金が第２バンプ３４に拡散し、かつ第２バンプ３４の金が第１バンプ３２に拡散する。これにより、第１バンプ３２と第２バンプ３４とを、金−金接合することができる。

図２および図３に示すように、シリコン基板８０ａを、例えば研削機によって研削して薄膜化した後、所望の形状にパターニングして、シリコン体８０を形成する。パターニングは、フォトリソグラフィー技術およびエッチング技術（ドライエッチング）によって行
われ、より具体的なエッチング技術として、ボッシュ（Ｂｏｓｃｈ）法を用いることができる。本工程では、シリコン基板８０ａをパターニング（エッチング）することにより、固定部８１，８２、連結部８４，８５、可動部８６、および可動電極部８７を一体的に形成することができる。

図２に示すように、絶縁基板１０に蓋体６０を接合して、絶縁基板１０および蓋体６０によって形成されるキャビティー６２にシリコン体８０を収容する。絶縁基板１０と蓋体６０との接合は、例えば、陽極接合や接着剤等を用いて行われる。本工程を、不活性ガス雰囲気で行うことにより、キャビティー６２に不活性ガスを充填することができる。

以上の工程により、本実施形態に係る半導体素子１００を製造することができる。

半導体素子１００の製造方法によれば、絶縁基板１０上にシリコン基板８０ａを載置する工程において、配線２０の厚さ、第１バンプ３２の厚さ、第２バンプ３４の厚さ、およびバリア層３６の厚さの合計は、溝部１４の深さよりも大きい。同様に、配線２２，２４の厚さ、第１バンプ３２の厚さ、第２バンプ３４の厚さ、およびバリア層３６の厚さの合計は、溝部１５，１６の深さよりも大きい。さらに、第２バンプの材質は、金である。そのため、第２バンプ３４を押し潰しつつ、絶縁基板１０とシリコン基板８０ａとを陽極接合することができる。したがって、確実に、バンプ３２，３４を接触させてバンプ３２，３４を接合しつつ、絶縁基板１０とシリコン基板８０ａとを陽極接合することができる。

半導体素子１００の製造方法によれば、絶縁基板１０とシリコン基板８０ａとを陽極接合することができる。第１バンプ３２の材質が金である場合、当該陽極接合の際に、第１バンプ３２と第２バンプ３４とを金−金接合することができる。したがって、絶縁基板とシリコン基板とを接合する工程と、第１バンプと第２バンプとを金−金接合する工程と、を別々に行う場合に比べて、工程の簡略化を図ることができる。

３． 半導体素子の変形例
次に、本実施形態の変形例に係る半導体素子について、図面を参照しながら説明する。図１０は、本実施形態の変形例に係る半導体素子２００を模式的に示す断面図であって、図３に対応している。以下、本実施形態の変形例に係る半導体素子２００において、本実施形態に係る半導体素子１００の例と異なる点について説明し、同様の点については説明を省略する。

半導体素子１００では、図３に示すように、絶縁層４０は、溝部１４，１５，１６内に設けられていた。

これに対し、半導体素子３００では、図１０に示すように、絶縁層４０は、溝部１４，１５，１６内および絶縁基板１０の第１面１１に設けられている。すなわち、絶縁層４０は、絶縁基板１０とシリコン体８０との間に設けられている。

半導体素子２００によれば、第２バンプ３４を押し潰しつつ、絶縁基板１０とシリコン基板８０ａとを陽極接合する際に、絶縁層４０の厚さによって、第２バンプ３４が押し潰される量を調整することができる。すなわち、絶縁層４０によって、絶縁基板１０の第１面１１とシリコン体８０の第３面（シリコン基板８０ａの第３面）８０ｂとの間に空隙が形成されることを抑制でき、より確実に、絶縁基板１０とシリコン体８０（シリコン基板８０ａ）とを陽極接合することができる。絶縁層４０の厚さが２００ｎｍ以下であれば、絶縁基板１０とシリコン体８０との間に絶縁層４０が設けられていても、絶縁基板１０とシリコン体８０とを陽極接合することができる。

例えば、絶縁基板１０の第１面１１に絶縁層４０が設けられていない場合は、第１面１１と第３面８０ｂとの間に空隙が形成されることを抑制するために、十分に、第１バンプ３２が押し潰される量を多くしなければならない場合がある。しかしながら、絶縁基板１０の第１面１１に絶縁層４０を設けることにより、絶縁層４０の厚さによって、第１バンプ３２が押し潰される量を調整することができる。

４． 電子機器
次に、本実施形態に係る電子機器について、図面を参照しながら説明する。本実施形態に係る電子機器は、本発明に係る半導体素子を含む。以下では、本発明に係る半導体素子として、半導体素子１００を含む電子機器について、説明する。

図１１は、本実施形態に係る電子機器として、モバイル型（またはノート型）のパーソナルコンピューター１１００を模式的に示す斜視図である。

図１１に示すように、パーソナルコンピューター１１００は、キーボード１１０２を備えた本体部１１０４と、表示部１１０８を有する表示ユニット１１０６と、により構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。

このようなパーソナルコンピューター１１００には、半導体素子１００が内蔵されている。

図１２は、本実施形態に係る電子機器として、携帯電話機（ＰＨＳも含む）１２００を模式的に示す斜視図である。

図１２に示すように、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６を備え、操作ボタン１２０２と受話口１２０４との間には、表示部１２０８が配置されている。

このような携帯電話機１２００には、半導体素子１００が内蔵されている。

図１３は、本実施形態に係る電子機器として、デジタルスチルカメラ１３００を模式的に示す斜視図である。なお、図１３には、外部機器との接続についても簡易的に示している。

ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、デジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。

デジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、表示部１３１０が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示部１３１０は、被写体を電子画像として表示するファインダーとして機能する。

また、ケース１３０２の正面側（図中裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。

撮影者が表示部１３１０に表示された被写体像を確認し、シャッターボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリー１３０８に転送・格納される。

また、このデジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、ビデオ信号出力端子１３１２には、テレビモニター１４３０が、データ通信用の入出力端子１３１４には、パーソナルコンピューター１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー１３０８に格納された撮像信号が、テレビモニター１４３０や、パーソナルコンピューター１４４０に出力される構成になっている。

このようなデジタルスチルカメラ１３００には、半導体素子１００が内蔵されている。

以上のような電子機器１１００，１２００，１３００は、半導体素子１００を含むため、高い信頼性を有することができる。

なお、上記半導体素子１００を備えた電子機器は、図１１に示すパーソナルコンピューター（モバイル型パーソナルコンピューター）、図１２に示す携帯電話機、図１３に示すデジタルスチルカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンター）、ラップトップ型パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダー、各種ナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ヘッドマウントディスプレイ、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、ロケット、船舶の計器類）、ロボットや人体などの姿勢制御、フライトシミュレーターなどに適用することができる。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

２…空隙、１０…絶縁基板、１１…第１面、１２…第２面、１３…凹部、１４…溝部、１４ａ…底面、１５…溝部、１５ａ…底面、１６…溝部、１６ａ…底面、２０，２２，２４…配線、３０…コンタクト部、３２…第１バンプ、３４…第２バンプ、３６…バリア層、３８…密着層、４０…絶縁層、５０，５２，５４…接続端子、６０…蓋体、６２…キャビティー、８０…シリコン体、８０ａ…シリコン基板、８０ｂ…第３面、８１…第１固定部、８２…第２固定部、８４…連結部、８４ａ，８４ｂ…梁、８５…連結部、８５ａ，８５ｂ…梁、８６…可動部、８７…可動電極部、８８…第１固定電極部、８９…第２固定電極部、１００，２００…半導体素子、１１００…パーソナルコンピューター、１１０２…キーボード、１１０４…本体部、１１０６…表示ユニット、１１０８…表示部、１２００…携帯電話機、１２０２…操作ボタン、１２０４…受話口、１２０６…送話口、１２０８…表示部、１３００…デジタルスチルカメラ、１３０２…ケース、１３０４…受光ユニット、１３０６…シャッターボタン、１３０８…メモリー、１３１０…表示部、１３１２…ビデオ信号出力端子、１３１４…入出力端子、１４３０…テレビモニター、１４４０…パーソナルコンピューター

Claims (5)

1. 溝部内に配線が設けられている絶縁基板と、
   前記配線とシリコン体との間に配置され互いを電気的に接続するコンタクト部と、
   を含み、
   前記コンタクト部は、
   前記配線側に設けられている第１バンプと、
   前記シリコン体側に設けられているバリア層と、
   前記第１バンプと前記バリア層との間に設けられている第２バンプと、
   を有し、
   前記第１バンプの材質は、金または白金であり、
   前記第２バンプの材質は、金である、半導体素子。
2. 請求項１において、
   前記バリア層の材質は、チタンタングステンまたは窒化チタンである、半導体素子。
3. 請求項１または２において、
   前記絶縁基板と前記シリコン体との間に設けられている絶縁層を含む、半導体素子。
4. 溝部が設けられている絶縁基板を準備する工程と、
   前記溝部内に、配線および第１バンプを積層する工程と、
   シリコン基板に、バリア層および第２バンプを積層する工程と、
   前記第１バンプと前記第２バンプとを重ねて、前記絶縁基板上に前記シリコン基板を載置する工程と、
   前記絶縁基板と前記シリコン基板とを接合する工程と、
   を含み、
   前記配線の厚さ、前記第１バンプの厚さ、前記第２バンプの厚さ、および前記バリア層の厚さの合計は、前記溝部の深さよりも大きく、
   前記第１バンプの材質は、金または白金であり、
   前記第２バンプの材質は、金である、半導体素子の製造方法。
5. 請求項１ないし３のいずれか１項に記載の半導体素子を含む、電子機器。