JP2014010170A - 表示装置及びテレビジョン受信機 - Google Patents

Abstract

【課題】液晶パネルに画像を表示している状態においても、消費電力の低減が可能な表示装置及び該表示装置を備えるテレビジョン受信機を提供する。
【解決手段】表示パネル７と、該表示パネル７に表示すべき画像データに基づく階調値を受け付け、受け付けた階調値に基づいて前記表示パネル７に印加する駆動電圧を発生させる駆動回路５とを備えた表示装置１において、前記受け付けた階調値を変更し、変更した階調値を前記駆動回路５に出力する変更回路４を備え、前記駆動回路５は、前記変更回路４から出力された階調値に基づいて、前記駆動電圧を発生させるよう構成する。
【選択図】図１

Description

本発明は液晶パネルを有する表示装置及び該表示装置を備えたテレビジョン受信機に関する。

液晶パネルを表示パネルとして有する液晶表示装置は薄形で軽量である上、消費電力が小さいことから、近年、テレビジョン受信機、コンピュータ及び携帯端末用の表示装置として広く採用されている。

液晶パネルは自ら発光しないので、面状の光源部を必要とする。近年、消費電力の低減を目的として、光源部に用いる光源は冷陰極管に代わりＬＥＤ（Light Emitting Diode）が採用されている。一方、液晶パネルの駆動にはドライバＩＣを必要とする。ドライバＩＣの一つであるソースドライバＩＣは消費電力が大きく、その損失分は熱に変わる。発熱はソースドライバＩＣの誤動作、故障の原因となり、ソースドライバＩＣの信頼性の低下を招く。そのため、発熱を抑えるために、ソースドライバＩＣの消費電力を低減することが求められている。

そのような課題に対して、特許文献１にはスタンバイモードにおいて、消費電力が大きい多階調の表示信号の生成に代えて、階調を表示しない２値の表示信号を生成することにより、消費電力を抑えると共に、着信通知、現在時刻等の必要最小限の表示を可能とする液晶表示装置が記載されている。

特許第４２０４７２８号公報

しかしながら、特許文献１に記載の技術は液晶表示装置がスタンバイモードであることが前提となっている。一方、生活様式の多様化により、液晶表示装置の電源が投入され、液晶パネルに画像が表示されているにも関わらず、ユーザが液晶パネルを正視していないこともある。そのような状況下では液晶パネルに画像を表示しつつも、消費電力を低減させることが望まれる。この場合、液晶表示装置はスタンバイモードではないので、特許文献１に記載の技術は適用できない。

本発明は上記の事情に鑑みてなされたものであり、液晶パネルに画像を表示している状態においても、消費電力の低減が可能な表示装置及び該表示装置を備えるテレビジョン受信機を提供することを目的とする。

本発明に係る表示装置は、表示パネルと、該表示パネルに表示すべき画像データに基づく階調値を受け付け、受け付けた階調値に基づいて前記表示パネルに印加する駆動電圧を発生させる駆動回路とを備えた表示装置において、前記受け付けた階調値を変更し、変更した階調値を前記駆動回路に出力する変更回路を備え、前記駆動回路は、前記変更回路から出力された階調値に基づいて、前記駆動電圧を発生させるようにしてあることを特徴とする。

本発明にあっては、受け付けた階調値に基づいて前記表示パネルに印加する駆動電圧を発生させる駆動回路を備えた表示装置において、前記受け付けた階調値を変更し、変更した階調値を前記駆動回路に出力する変更回路を備えたので、階調値を変更することにより、駆動回路の消費電力を低減することが可能となる。

本発明に係る表示装置は、前記階調値は２進数であり、前記変更回路は前記受け付けた階調値をビットシフトし、ビットシフトの結果を前記駆動回路に出力するビットシフト回路を含むことを特徴とする。

本発明にあっては、ビットシフト回路により階調値をビットシフトすることにより階調値を変更し、変更した階調値に基づき駆動電圧を発生させるので、駆動回路の消費電力を低減することが可能となる。

本発明に係る表示装置は、前記階調値は２進数であり、前記変更回路は前記受け付けた階調値と所定値との論理積演算をビットごとに行い、ビットごとの演算結果を前記駆動回路に出力するビットマスク回路を含むことを特徴とする。

本発明にあっては、ビットマスク回路により階調値をマスク値以下となるように変更するので、駆動回路の消費電力を低減することが可能となる。

本発明に係る表示装置は、前記表示パネルに表示すべき画像データを格納するフレームメモリを備え、前記変更回路はフレームメモリから読みだした画像データに基づく階調値を変更して前記駆動回路に出力するようにしてあることを特徴とする。

本発明にあっては、変更回路はフレームメモリから読みだした画像データに基づく階調値を変更するので、駆動回路の消費電力を低減することが可能となる。

本発明に係る表示装置は、表示パネルと、該表示パネルに表示すべき画像データに基づく階調値を受け付け、受け付けた階調値に基づいて前記表示パネルに印加する駆動電圧を発生させる駆動回路とを備えた表示装置において、前記駆動回路は前記階調値に係るデータを一時的に保持するホールドメモリ及び該ホールドメモリから読みだした階調値に係るデータを変更し、変更した階調値に係るデータを出力する変更回路を含み、前記駆動回路は前記変更回路から出力された前記階調値に係るデータに基づいて、前記駆動電圧を発生させるようにしてあることを特徴とする。

本発明にあっては、ホールドメモリから読みだした階調値に係るデータを変更し、変更した階調値に係るデータを変更回路は出力するので、駆動回路の消費電力を低減することが可能となる。

本発明に係る表示装置は、前記変更回路による前記階調値の変更を行うか否かを制御する変更制御部を備えることを特徴とする。

本発明にあっては、階調値の変更を行うか否かを制御する変更制御部を備えたことにより、必要に応じて階調値を変更し、駆動回路の消費電力を低減することが可能となる。

本発明に係る表示装置は、前記変更制御部は、操作信号の入力により、前記階調値の変更を行うか否かを切り替えるようにしてあることを特徴とする。

本発明にあっては、操作信号の入力により階調値の変更を行うか否かを判定するので、ユーザの指示により階調値の変更を行い、駆動回路の消費電力を低減することが可能となる。

本発明に係る表示装置は、視者を検出する検出部を備え、前記変更制御部は、前記検出部の検出結果により、前記階調値の変更を行うか否かを判定するようにしてあることを特徴とする。

本発明にあっては、検出部が視者を検出しない場合に階調値の変更を行うので、視者が検出部の検出範囲内にいないときは階調値の変更を行い、駆動回路の消費電力を低減することが可能となる。

本発明に係るテレビジョン受信機は、上記のいずれか一つの表示装置と、テレビジョン放送を受信する受信部とを備え、前記受信部にて受信したテレビジョン放送に基づいて、前記表示装置に映像を表示するようにしてあることを特徴とする。

本発明にあっては、テレビジョン受信機において、階調値を変更する変更回路を備えたので、階調値を変更することにより、駆動回路の消費電力を低減することが可能となる。

本発明にあっては、受け付けた階調値に基づいて表示パネルに印加する駆動電圧を発生させる駆動回路を備えた表示装置において、前記受け付けた階調値を変更し、変更した階調値を前記駆動回路に出力する変更回路を備えたので、階調値を変更することにより、駆動回路の消費電力を低減することが可能となる。

実施の形態１に係る表示装置の主要部の構成図である。 液晶パネルの各表示素子に対応する回路構成を示す等価回路図である。 ソースドライバから液晶パネルに印加される電圧Ｖｌｃの波形例を示す説明図である。 ビットシフト回路の一例を示す回路図である。 センサの感知領域を示す説明図である。 階調制御部の構成を示した説明図である。 階調制御の処理手順についてのフローチャートである。 実施の形態２に係る表示装置の主要部の構成図である。 実施の形態２に係る表示装置のソースドライバの要部構成を示すブロック図である。 実施の形態３に係る表示装置の主要部の構成図である。 ４ビットシフト回路の一例を示す回路図の抜粋である。 デコーダ回路の一例を示す回路図である。 デコーダ回路の真理値表である。 実施の形態５に係る表示装置の主要部の構成図である。 ビットマスク動作を説明するための説明図である。 ビットマスク回路の例を示す回路図である。 ビットマスク回路の例を示す回路図である。 実施の形態６に係るテレビジョン受信機の概略構成図である。

図１は実施の形態１に係る表示装置１の主要部の構成図である。表示装置１は、フレームメモリ２、タイミングコントローラ３、ビットシフト回路４（変更回路）、ソースドライバ５（駆動回路）、ゲートドライバ６、液晶パネル７（表示パネル）、階調制御部８（変更制御部）、センサ９（検出部）を含む。以降、フレームメモリ２、タイミングコントローラ３、ビットシフト回路４、ソースドライバ５、ゲートドライバ６、液晶パネル７、階調制御部８をまとめて、液晶モジュールと呼ぶ。フレームメモリ２には、図示しない画像データ生成部によって生成された画像データが供給され、供給された画像データが１フレームごとに格納される。タイミングコントローラ３はクロック信号、水平同期信号、垂直同期信号、及び画像信号に基づいて、ソースドライバ５及びゲートドライバ６にタイミング信号を含む制御信号を出力する。画像信号はフレームメモリ２から読み出す。ソースドライバ５はビットシフト回路４を介して入力されたタイミングコントローラ３からの制御信号に基づいて、表示画像の輝度（階調）に応じた駆動電圧を液晶パネル７に出力する。ゲートドライバ６はタイミングコントローラ３からの制御信号に基づいて、液晶パネル７のスイッチング素子を制御するゲート信号を出力する。階調制御部８はビットシフト回路４を制御し、タイミングコントローラ３から出力された値をそのままソースドライバ５への入力とするか、またはタイミングコントローラ３から出力された値を１／２にしてソースドライバ５への入力とするかを切り替える。センサ９は人感センサであり、表示装置１の近傍にユーザがいるか否かを検出し、検出結果を階調制御部８に出力する。

図２は液晶パネル７の各表示素子に対応する回路構成を示す等価回路図である。Ｃｌｃは液晶であり、Ｃｓは補助容量である。ソースドライバ５から出力される駆動電圧はソースラインＳに印加される。図３はソースドライバ５から液晶パネルに印加される電圧Ｖｌｃの波形例を示す説明図である。横軸が時間、縦軸が値である。駆動方式として、ドット反転駆動方式を例に採っている。図３Ａは階調値が２５５の場合であり、電圧ＶＬ２５５と電圧ＶＨ２５５が交互に印加されている。図３Ｂは階調値が０の場合であり、電圧ＶＬ０と電圧ＶＨ０が交互に印加されている。ＶＬ２５５とＶＨ２５５とは絶対値が等しく、極性が反転している。同様にＶＬ０とＶＨ０とは絶対値が等しく、極性が反転している。ＶＨ２５５の絶対値はＶＨ０の絶対値より大きい。ＶＬ２５５とＶＬ０についても、同様である。ＲＥＶはデータ信号の極性を指示する極性指示信号である。ＬＳはＲＥＶによる極性の指示を参照するタイミングを指示する参照指示信号である。

図３Ａに示すような、すべての絵素のキャパシタに対して最大電圧差となるＶＬ２５５とＶＨ２５５との間で充放電を繰り返す画像を表示した場合、消費電力が最大となる。図３Ｂに示すような、すべての絵素のキャパシタに対して最小電圧差となるＶＬ０とＶＨ０との間で充放電を繰り返す画像を表示した場合、消費電力は最小となる。以上のように、ソース信号の階調値を下げることは液晶パネルへの印加電圧の差を小さくし、ソースドライバの消費電力を下げることとなる。

図４はビットシフト回路４の一例を示す回路図である。ビット幅が８ビットの例である。図４に示す回路例ではデータがパラレル入力、パラレル出力の場合を示している。ビットシフト回路４は８個のＤフリップフロップＦＦ７〜ＦＦ０と８個のセレクタ回路ＳＥ７〜ＳＥ０を含んでいる。Ｄ７〜Ｄ０が入力であり、Ｑ７〜Ｑ０が出力である。ＣＫはクロック端子である。Ｄ７、Ｑ７が最上位ビットであり、Ｄ０、Ｑ０が最下位ビットである。セレクタ回路ＳＥ７、ＳＥ６、…、ＳＥ０のそれぞれは、選択端子Ｓに０が入力されている場合、入力端子Ｉ１の入力が出力端子Ｏに出力される。選択端子Ｓに１が入力されている場合、入力端子Ｉ２の入力が出力端子Ｏに出力される。このセレクタ回路を用いることにより、図４に示すビットシフト回路４は次のように動作する。ＳＨＩＦＴ信号が０の場合、ＤフリップフロップＦＦ７〜ＦＦ０の入力はＤ７〜Ｄ０となる。ＳＨＩＦＴ信号が１の場合、Ｄフリップフロップ回路ＦＦ７の入力は０、ＦＦ６の入力はＦＦ７の出力、ＦＦ５の入力はＦＦ６の出力となる。以下、同様でありＦＦ０の入力はＦＦ１の出力となる。Ｄフリップフロップは入力を保持し出力する回路であるから、ビットシフト回路４では、ＳＨＩＦＴ信号が０の場合、入力と同じ値が出力され、ＳＨＩＦＴ信号が１の場合、入力を右方向に１ビット論理シフトした値が出力されることとなる。すなわち、入力値を１／２にした値が出力される。このようなビットシフト回路４により、タイミングコントローラ３から出力された階調値をそのままソースドライバ５に入力するか、１／２にした値をソースドライバ５に入力するかを切り替えることが可能となる。

次に表示装置１における階調制御処理について説明する。図５はセンサ９の感知領域を示す説明図である。センサ９はパッシブ型の赤外線センサであり、人が発する赤外線を捉えることにより人の在否を判断するものである。図５Ａは表示装置１を上方から眺めた場合である。図５Ｂは表示装置１を一側面から眺めた場合である。表示装置１の上部中央にセンサ９が備えられている。表示装置１から見て前方にセンサの感知領域Ｄが設定されている。感知領域は上方から見た場合、中心角がａの略扇形となっている。一側面から眺めた場合は、中心角がｂの略扇形となっている。

図６は階調制御部８の構成を示した説明図である。階調制御部８はＣＰＵ（Central Processing Unit）８１、ＲＡＭ（Random Access Memory）８２、ＲＯＭ（Read Only Memory）８３、タイマ８４、入力部８５、出力部８６を含む。ＣＰＵ８１は予めＲＯＭ８３に記憶された制御プログラムをＲＡＭ８２に読み出して実行することより、階調制御部として動作し、階調の制御を行う。また、ＲＡＭ８２はＣＰＵ８１が行う演算に伴う一時的な情報を記憶する。タイマ８４は時間計測を行う。入力部８５はセンサ９から信号を受付ける。出力部８６はビットシフト回路４のＳＨＩＦＴに入力する信号を出力する。

図７は階調制御の処理手順についてのフローチャートである。階調制御部８のＣＰＵ８１はセンサ９の出力を入力部８５で受け取り、センサ９がユーザ（視者）を検知したか否かを判定する（ステップＳ１）。ユーザを検知している場合（ステップＳ１でＹＥＳ）、ＣＰＵ８１はビットシフト回路４がビットシフト動作しているか否かを判定する（ステップＳ２）。具体的には出力部８６からビットシフト回路４へ出力している信号が１の場合、ビットシフト回路４はビットシフト動作をしている。出力部８６からビットシフト回路４へ出力している信号が０の場合、ビットシフト回路４はビットシフト動作をしていない。ビットシフト動作をしている場合（ステップＳ２でＹＥＳ）、ＣＰＵ８１はビットシフト動作を停止させる（ステップＳ３）。すなわち、出力部８６から出力する信号を０とする。ＣＰＵ８１は処理を終了する。ビットシフト動作をしていない場合（ステップＳ２でＮＯ）、ＣＰＵ８１は処理を終了する。

センサ９がユーザを検知していない場合（ステップＳ１でＮＯ）、ＣＰＵ８１はビットシフト動作しているか否かを判定する（ステップＳ４）。処理内容はステップＳ２と同様である。ビットシフト動作している場合（ステップＳ４でＹＥＳ）、ＣＰＵ８１は処理を終了する。ビットシフト動作していない場合（ステップＳ４でＮＯ）、ＣＰＵ８１はタイマ８４による時間計測中であるか否かを判定する（ステップＳ５）。この判定はタイマ８４の動作状況を確認することで行う。タイマ８４による計測が行なわれていない場合（ステップＳ５でＮＯ）、ＣＰＵ８１はタイマ８４による時間の計測を開始させる（ステップＳ６）。ＣＰＵ８１は処理を終了させる。タイマ８４による計測が行なわれている場合（ステップＳ５でＹＥＳ）、ＣＰＵ８１は所定時間が経過したか否かを判定する（ステップＳ７）。所定時間が経過していない場合（ステップＳ７でＮＯ）、ＣＰＵ８１は処理を終了する。所定時間が経過している場合（ステップＳ７でＹＥＳ）、ＣＰＵ８１はタイマ８４の時間計測を停止する（ステップＳ８）。ＣＰＵ８１はビットシフト回路４にビットシフト動作を行なわせる（ステップＳ９）。ＣＰＵ８１は処理を終了する。ＣＰＵ８１は上述の処理を繰り返し行う。例えば、タイマ８４により１秒ごとに割り込みを発生させ、上述の処理を行うようにする。なお、所定時間は予め設定しておくものとする。所定時間の設定はユーザが行えることとしても良い。

上述した処理により、センサ９が所定時間、ユーザの検知をしない場合、ビットシフト回路４はビットシフト動作を行い、タイミングコントローラ３から出力された階調値を１／２にして、ソースドライバ５に入力する。それにより、ソースドライバ５の消費電力を低減することが可能となる。また、ビットシフト回路４がビットシフト動作中に、センサ９がユーザを検知した場合、ビットシフト回路４はビットシフト動作を停止し、タイミングコントローラ３から出力された階調値をそのままソースドライバ５に入力する。それにより、通常の動作に戻る。このような制御により、表示装置１はユーザが近傍で液晶パネル７の映像を見ている場合は通常動作させ、ユーザが近傍におらず液晶パネルの映像を見ていない場合は階調値を１／２にすることにより、消費電力を低減することが可能となる。

実施の形態２
図８は実施の形態２に係る表示装置１の主要部の構成図である。実施の形態１と同様な構成には同一の符号を付し、説明を省略する。図９は実施の形態２に係る表示装置１のソースドライバ５（５１）の要部構成を示すブロック図である。図９には代表としてソースドライバ５１の構成を示しているが、他のソースドライバ５１、…、Ｎも同一の構成である。ソースドライバ５１はシフトレジスタ５１ａ、サンプリングメモリ５１ｂ、ホールドメモリ５１ｃ、ビットシフト回路５１ｄ、レベルシフタ５１ｅ、Ｄ／Ａコンバータ５１ｆ、出力回路５１ｇを含む。本実施の形態では、ビットシフト回路５１ｄがソースドライバに内蔵されている。ビットシフト回路５１ｄはホールドメモリ５１ｃとレベルシフタ５１ｅとの間に構成されている。

シフトレジスタ５１ａはタイミングコントローラ３からの指示信号に基づいて、シフト動作を行うことにより、フレームメモリ２から読み出した映像信号に対して、接続されたソース配線に出力すべきデータを選択する。サンプリングメモリ５１ｂはデータラッチ（図示しない）からシフトレジスタ５１ａにより選択されたデータをサンプリングして記憶する。ホールドメモリ５１ｃはタイミングコントローラ３からの指示信号に基づいて、サンプリングメモリ５１ｂに記憶されているデータを一括してラッチし記憶する。

ビットシフト回路５１ｄはホールドメモリ５１ｃにラッチしているデータをそのままスルーして、または１ビット右論理シフトしたものをレベルシフタ５１ｅに入力する。ビットシフト回路５１ｄの構成は、図４に示した構成と同様である。ビットシフト回路５１ｄの動作は、階調制御部８からの信号により制御される。階調制御部８が行う制御は、実施の形態１と同様である。

レベルシフタ５１ｅはビットシフト回路５１ｄから出力されたデータを所定のレベルにシフトして、Ｄ／Ａコンバータ５１ｆに出力する。Ｄ／Ａコンバータ５１ｆはレベルシフタ５１ｅからのデータをアナログ信号に変換して、出力回路５１ｇに出力する。出力回路５１ｇは各ソース線に対して、Ｄ／Ａコンバータ５１ｆからの対応するアナログ信号を出力する。

本実施の形態ではビットシフト回路をソースドライバに内蔵したので、既存のタイミングコントローラＬＳＩに対して修正を加える必要がないというメリットがある。
実施の形態２は以上のようであり、その他については実施の形態１と同様である。なお、上述の説明では、ビットシフト回路５１ｄをホールドメモリ５１ｃの後段に挿入することとしたが、レベルシフタ５１ｅの後段としても良い。

実施の形態３
図１０は実施の形態３に係る表示装置１の主要部の構成図である。上述の実施の形態１と同様な構成については、同一の符号を付している。本実施の形態では、ビットシフト回路４をフレームメモリ２の出力に付加している。ビットシフト回路４の構成、階調制御部８による階調制御処理は実施の形態１と同様である。
本実施の形態においても、実施の形態１と同様な効果が得られる。

実施の形態４
上述の実施の形態１から３では、ビットシフト回路４、５１ｄは１ビットシフトであったが、シフトする幅を大きくすることにより、階調値をさらに小さくすることが可能である。２ビットシフトでは１／４、３ビットシフトでは１／８、４ビットシフトでは１／１６となる。１段のビットシフト回路でＮ回ビットシフトすることで、入力データをＮビットシフトして出力することは可能であるが、Ｎクロック分のデータを保持する必要があるため、Ｎ段のビットシフト回路を構成する。

図１１は４ビットシフト回路の一例を示す回路図の抜粋である。図１２はデコーダ回路の一例を示す回路図である。図１３はデコーダ回路の真理値表である。デコーダ回路はイネーブル信号（ＥＮ）と２進数で表されたビットシフト回数（ＢＩＴ１、ＢＩＴ０）を復号化して、ビットシフト回路の動作を制御するものである。４ビットシフト回路は、図４に示したシフト回路をカスケード接続したものである。紙面の都合で３段、すなわち、制御端子であるＳＨＩＦＴ０、ＳＨＩＦＴ１、ＳＨＩＦＴ２をそれぞれ持つ３つの１ビットシフト回路のみを示している。４ビットシフトの回路であるので、ＳＨＩＦＴ２の回路にカスケード接続された４段目のビットシフト回路（図示しない）がある。４段目のビットシフト回路の制御端子は、ＳＨＩＦＴ３である。

図１２、図１３に示したように、４ビットシフト回路は次のように動作する。イネーブル信号（ＥＮ）が０の場合、ビットシフト回数（ＢＩＴ１、ＢＩＴ０）の値に関わらず、ＳＨＩＦＴ０、ＳＨＩＦＴ１、ＳＨＩＦＴ２、ＳＨＩＦＴ３の値はいずれも０となるから、すべての段において入力値が出力値となるため、ビットシフトは行なわれない。イネーブル信号（ＥＮ）が１の場合であって、ビットシフト回数（ＢＩＴ１、ＢＩＴ０）の値が０のとき、ＳＨＩＦＴ０は１、ＳＨＩＦＴ１、ＳＨＩＦＴ２、ＳＨＩＦＴ３はいずれも０となるから、１段目のみがシフト動作を行うので、１ビットシフト動作となる。同様にビットシフト回数の値が１のときは１段目と２段目がシフト動作となり、２ビットシフト動作となる。ビットシフト回数の値が２のときは３ビットシフト、ビットシフト回数の値が３のときは４ビットシフトとなる。

以上のように、ビットシフト回路のシフト幅を大きくすることにより、階調値の値を１ビットシフトのときよりも更に小さくすることが可能となり、ソースドライバ５の消費電力を更に低減することが可能となる。

実施の形態５
図１４は実施の形態５に係る表示装置１の主要部の構成図である。上述の実施の形態１と同様な構成については、同一の符号を付している。本実施の形態では、ビットシフト回路に代わりビットマスク回路４１を含む。

図１５はビットマスク動作を説明するための説明図である。図１５Ａに示すように、入力データがマスクデータよりも大きい場合、マスクデータを出力する。図１５Ｂに示すように、入力データがマスクデータよりも小さい場合、入力データをそのまま出力データとする。より具体的には、マスクする上位ビットについて、入力及びマスクデータの全ての論理積を求める。図１５に示した例では、Ｄ７、Ｄ６、Ｍ７、Ｍ６の論理積を求める。論理積の値が１となる場合にはマスクデータを出力し、０となる場合は入力データを出力するようにすれば良い。図１６、図１７はビットマスク回路の例を示す回路図である。図１６は入力データ（Ｄ７、Ｄ６、…、Ｄ０）を保持するＤフリップフロップ（ＦＦ７、ＦＦ６、…、ＦＦ０と出力端子（Ｏｕｔ７、Ｏｕｔ６、…、Ｏｕｔ０）の周辺回路等を示している。図１７はマスクデータを保持するＤフリップフロップ（ＦＦＭ７、ＦＦＭ６、…、ＦＦＭ０）を示している。図１７に示した各フリップフロップの出力（ＭＱ７、ＭＱ６、…、ＭＱ０）が、図１６右側に記載されている端子（ＭＱ７、ＭＱ６、…、ＭＱ０）に接続されている。ここで示している回路はデータ幅が８ビットで階調制限値を１９２とした場合である。ＤフリップフロップＦＦＭ７、…、ＦＦＭ０で保持されているマスクデータＭＱ７、…、ＭＱ０からなる８ビットデータは１１００００００（＝１９２）となっている。

図１６に示すように、階調制御部８によりビットマスク回路４１を制御するため、Ｄ７、Ｄ６、ＭＱ７、ＭＱ６の論理積を求める際に、階調制御部８から制御信号を加えて論理積を計算する。この場合、制御信号が０であれば、論理積は常に０となり、入力データが出力されるから、ビットマスク回路４１は動作していないことになる。制御信号が１であれば、Ｄ７、Ｄ６、ＭＱ７、ＭＱ６の論理積の値により、出力値が選ばれるので、ビットマスク回路４１が動作されることになる。

実施の形態５は以上のようであり、その他は実施の形態１と同様であるので、その詳細な説明を省略する。

変形例１
上述の実施の形態１〜５では、センサ９の出力により階調制御部８はビットシフト回路４またはビットマスク回路４１の制御を行ったが、リモートコントローラ（以下、「リモコン」と記す。）の操作の有無を、操作信号の有無により検知しても良い。ユーザが手動で設定した設定値、または表示装置１の記憶部に記憶している設定値に従い、設定時間以上リモコンの操作信号が検知されなかった場合、ビットシフト回路４のビットシフト動作を開始し、リモコンの操作信号が検知された場合、ビットシフト動作を停止し、通常表示に戻すようにする。すなわち、リモコンの操作信号の有無により、ユーザが表示装置１の液晶パネル７に表示されている映像を見ているか否かを判定する。ユーザが所定の時間間隔以内にリモコン操作をすることにより、液晶パネル７の映像を見ているものとして通常動作させる。所定時間以上、ユーザがリモコン操作をしない場合は、ユーザが近傍におらず液晶パネルの映像を見ていないものとし、階調値を低減することにより、消費電力を低減することが可能となる。

変形例２
上述の実施の形態１では、センサ９は赤外線を感知するものとしたが、センサではなくカメラとし、ユーザの視線を検知しても良い。すなわち、カメラの撮影画像からユーザの顔認識を行い、両眼が表示装置側を向いていることを確認する。両眼が表示装置側を向いていれば通常動作させ、両眼が他の方向を向いている場合には、階調値を低減する。

実施の形態６
図１８は実施の形態６に係るテレビジョン受信機１０の概略構成図である。テレビジョン受信機１０は表示装置１、チューナ部１１（受信部）を含む。表示装置１は上述の実施の形態１〜５、変形例１、２に示した表示装置１のいずれかに相当するものである。チューナ部１１は受信したテレビジョン放送信号より映像信号を取り出す。チューナ部１１は取り出した映像信号を表示装置１に出力する。表示装置１は映像信号を基に映像を液晶モジュールに表示する。

なお、上述した実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ 表示装置
２ フレームメモリ
３ タイミングコントローラ
４ ビットシフト回路（変更回路）
５ ソースドライバ（駆動回路）
５１ｄ ビットシフト回路（変更回路）
６ ゲートドライバ
７ 液晶パネル（表示パネル）
８ 階調制御部（変更制御部）
９ センサ（検出部）
４１ ビットマスク回路
１０ テレビジョン受信機
１１ チューナ部（受信部）

Claims (9)

1. 表示パネルと、該表示パネルに表示すべき画像データに基づく階調値を受け付け、受け付けた階調値に基づいて前記表示パネルに印加する駆動電圧を発生させる駆動回路とを備えた表示装置において、
   前記受け付けた階調値を変更し、変更した階調値を前記駆動回路に出力する変更回路を備え、
   前記駆動回路は、前記変更回路から出力された階調値に基づいて、前記駆動電圧を発生させるようにしてあること
   を特徴とする表示装置。
2. 前記階調値は２進数であり、
   前記変更回路は前記受け付けた階調値をビットシフトし、ビットシフトの結果を前記駆動回路に出力するビットシフト回路を含むこと
   を特徴とする請求項１に記載の表示装置。
3. 前記階調値は２進数であり、
   前記変更回路は前記受け付けた階調値と所定値との論理積演算をビットごとに行い、ビットごとの演算結果を前記駆動回路に出力するビットマスク回路を含むこと
   を特徴とする請求項１に記載の表示装置。
4. 前記表示パネルに表示すべき画像データを格納するフレームメモリを備え、
   前記変更回路はフレームメモリから読みだした画像データに基づく階調値を変更して前記駆動回路に出力するようにしてあること
   を特徴とする請求項１に記載の表示装置。
5. 表示パネルと、該表示パネルに表示すべき画像データに基づく階調値を受け付け、受け付けた階調値に基づいて前記表示パネルに印加する駆動電圧を発生させる駆動回路とを備えた表示装置において、
   前記駆動回路は前記階調値に係るデータを一時的に保持するホールドメモリ及び該ホールドメモリから読みだした階調値に係るデータを変更し、変更した階調値に係るデータを出力する変更回路を含み、
   前記駆動回路は前記変更回路から出力された前記階調値に係るデータに基づいて、前記駆動電圧を発生させるようにしてあること
   を特徴とする表示装置。
6. 前記変更回路による前記階調値の変更を行うか否かを制御する変更制御部を備えること
   を特徴とする請求項１から５のいずれか一項に記載の表示装置。
7. 前記変更制御部は、操作信号の入力により、前記階調値の変更を行うか否かを切り替えるようにしてあること
   を特徴とする請求項６に記載の表示装置。
8. 視者を検出する検出部を備え、
   前記変更制御部は、前記検出部の検出結果により、前記階調値の変更を行うか否かを判定するようにしてあること
   を特徴とする請求項６に記載の表示装置。
9. 請求項１から８のいずれか一つに記載の表示装置と、
   テレビジョン放送を受信する受信部と
   を備え、
   前記受信部にて受信したテレビジョン放送に基づいて、前記表示装置に映像を表示するようにしてあること
   を特徴とするテレビジョン受信機。

Images