JP2013539708A - デイジーチェーン電極ドライバ集積回路を有する埋め込み型医療装置システムのためのアーキテクチャ - Google Patents

Abstract

複数の電極ドライバ集積回路（ＩＣ）を有する埋め込み型神経刺激システムのためのアーキテクチャを提供する。一方又は両方のＩＣからの電極を選択して刺激を与えることができ、一方のＩＣがマスタとして機能し、他方がスレーブとして機能する。ある通信プロトコルに従って動作する並列バスがこれらのＩＣを結合し、スレーブ内の不要な一部の機能ブロックを無効にする。このバスを介して刺激パラメータを各ＩＣにロードし、バス上で刺激イネーブルコマンドを発生して、両ＩＣ上の電極からの同時刺激を確実にする。マスタ及びスレーブＩＣのクロッキングを単独で制御するとともに、システム内で使用される関連する内部クロック及びバスクロックが同期することを確実にできるようにするクロッキング法も開示する。
【選択図】図４Ａ

Description

〔関連出願との相互参照〕
本出願は、２０１０年１０月１３日に出願された米国特許出願第６１／３９２，５９４号の国際（ＰＣＴ）出願であるとともに、この特許出願に対する優先権を主張するものであり、この特許出願はその全体が引用により本明細書に組み入れられる。

本出願は、２０１０年１０月１３日に出願された米国特許出願第６１／３９２，６００号及び６１／３９２，５８７号にも関連し、これらの特許出願はいずれもその全体が引用により本明細書に組み入れられる。

本発明は、一般に埋め込み型医療装置に関し、より具体的には、複数の電極ドライバ集積回路を利用する埋め込み型神経刺激器のための改善されたアーキテクチャに関する。

埋め込み型神経刺激装置は、様々な生物学的疾患を治療するための電気刺激を生成して体内神経及び組織へ送出する装置であり、不整脈を治療するペースメーカ、心細動を治療する除細動器、難聴を治療する蝸牛刺激器、盲目を治療する網膜刺激器、協調四肢運動を引き起こす筋肉刺激器、慢性疼痛を治療する脊髄刺激器、運動障害及び精神障害を治療する脳皮質及び脳深部刺激器、及び尿失禁、睡眠時無呼吸、肩亜脱臼などを治療するその他の神経刺激器などがある。以下の説明は、一般に、米国特許第６，５１６，２２７号に開示されているような脊髄刺激（ＳＣＳ）システムにおいて本発明を使用することに焦点を当てたものである。しかしながら、本発明は、あらゆる埋め込み型神経刺激器において適用性を見出すことができる。

図１Ａ及び図１Ｂに示すように、通常、ＳＣＳシステムは、例えばチタンなどの導電材料で形成される生体適合性装置ケース３０を備えた埋め込み型パルス発生器（ＩＰＧ）１００を含む。通常、ケース３０は、ＩＰＧが機能するのに必要な回路及びバッテリ２６を保持するが、バッテリを使用せずに外部ＲＦエネルギーを通じてＩＰＧに給電することもできる。ＩＰＧ１００は、各々が複数の電極１０６を含む１又はそれ以上の電極アレイ（２つのこのようなアレイ１０２及び１０４を図示）を含む。電極１０６は可撓体１０８上にあり、この可撓体１０８は、各電極に結合された個々の電極リード１１２及び１１４も収容する。例示の実施形態では、Ｅ１〜Ｅ８のラベルを付けた８つの電極がアレイ１０２上に存在し、Ｅ９〜Ｅ１６のラベルを付けた８つの電極がアレイ１０４上に存在するが、アレイ及び電極の数は用途固有のものであり、従ってこれとは異なる場合もある。アレイ１０２、１０４は、例えばエポキシを含むことができる非導電性ヘッダ材料３６内に固定されたリードコネクタ３８ａ及び３８ｂを使用してＩＰＧ１００に結合する。

図２に示すように、通常、ＩＰＧ１００は、マイクロプロセッサ、集積回路及びコンデンサなどの様々な電子部品２０を装着したプリント基板（ＰＣＢ）１６を含む電子基板アセンブリ１４を備える。一般に、ＩＰＧ１００内には、外部コントローラ１２へ／からデータを送信／受信するために使用する遠隔通信（テレメトリ）コイル１３、及び外部充電器５０を使用してＩＰＧのバッテリ２６を充電又は再充電するための充電コイル１８という２つのコイル（より一般的にはアンテナ）が存在する。通常、遠隔通信コイル１３は、図示のようにＩＰＧ１００のヘッダ３６内に装着され、フェライトコア１３’に巻き付けることができる。

上述したように、ハンドヘルドプログラマ又は臨床医用プログラマなどの外部コントローラ１２を使用して、ＩＰＧ１００との間で無線でデータを送受信する。例えば、外部コントローラ１２は、ＩＰＧ１００が患者に施す治療を示すためのプログラミングデータをＩＰＧ１００に送信することができる。同様に、外部コントローラ１２は、ＩＰＧの状態をレポートする様々なデータなどの、ＩＰＧ１００からのデータの受信機として機能することもできる。外部コントローラ１２も、ＩＰＧ１００と同様に、外部コントローラ１２の動作を制御するための電子部品７２が載置されたＰＣＢ７０を含む。患者又は臨床医は、コンピュータ、携帯電話機、又はその他のハンドヘルド型電子機器に使用されているものと同様の、例えばタッチ可能ボタン及びディスプレイを含むユーザインターフェイス７４によって外部コントローラ１２を操作することができる。外部コントローラ１２との間のデータ通信は、コイル（アンテナ）１７によって可能になる。

やはり通常はハンドヘルド型装置である外部充電器５０を使用して、ＩＰＧ１００に無線で電力を伝え、この電力を使用してＩＰＧのバッテリ２６を再充電することができる。外部充電器５０からの電力の伝達は、コイル（アンテナ）１７’によって可能になる。外部充電器５０を、外部コントローラ１２と同様の構成を有するものとして示しているが、当業者であれば理解するように、実際にはこれらはそれぞれの機能に基づいて異なる。

外部装置１２及び５０とＩＰＧ１００との間の無線データ遠隔通信及び電力伝達は、誘導結合、具体的には磁気誘導結合を介して行われる。このような機能を実現するために、ＩＰＧ１００、並びに外部装置１２及び５０の両方は、ともに対として機能するコイルを有する。外部コントローラ１２の場合、この関連するコイル対は、コントローラからのコイル１７及びＩＰＧ１００からのコイル１３で構成される。外部充電器５０の場合、この関連するコイル対は、充電器からのコイル１７’及びＩＰＧ１００からのコイル１８で構成される。周知のように、データ及び電力の誘導伝達は、経皮的に、すなわち患者の組織２５を介して行うことができ、医療用埋め込み型装置システムではこのことが特に有用となる。データ又は電力の伝達中、コイル１７と１３、又は１７’と１８は、共線軸に沿った平行な面内に存在し、コイル同士が互いにできるだけ近接することが好ましい。コイル１７と１３をこのように配向することで、一般にこれらの間の結合性は向上するが、理想的な配向から逸脱しても、依然として適度に信頼性のあるデータ転送又は電力伝達を行うことができる。

米国特許第６，５１６，２２７号明細書 米国特許出願公開２００８／０３１９４９７号明細書 米国特許第７，７２５，１９４号明細書 米国特許第７，８７２，８８４号明細書 米国特許第７，４４４，１８１号明細書 米国特許第７，５３９，５３８号明細書 米国特許出願公開第２００７／００３８２５０号明細書

本譲受人が所有し、その全体が引用により本明細書に組み入れられている米国特許出願公開２００８／０３１９４９７号（「’４９７出願」）に、図３Ａ〜図３Ｃに示すＩＰＧ１００のための改善されたアーキテクチャ１５０が開示されている。この’４９７出願のアーキテクチャは本開示と関連性があるので、その関連する態様の説明にも時間を費やす。

図３Ａの改善されたＩＰＧアーキテクチャ１５０は、通信プロトコルによって制御されるバス１９０を介して、様々なＩＰＧ機能回路ブロックを単一の集積回路（ＩＣ）２００上に統合するものであり、これについて以下でさらに説明する。集中化バス１９０は、複数の多重アドレス及び並列に動作するデータ回線を含む並列バスである。しかしながら、これは厳密に必要なわけではなく、同様に代わりのバス１９０としてシリアルバスを含むこともできる。バス１９０と通信し、プロトコルに従うようにするために、各回路ブロックは、このプロトコルに従うバスインターフェイス回路２１５を含む。各回路ブロックは、このプロトコルに従うので、他のブロックの設計に影響を与えずにあらゆる所与の回路ブロックを容易に修正又はアップグレードして、ＩＰＧ回路のデバッグ及びアップグレードを容易にすることができる。さらに、集中化バス１９０を集積回路から取り除くことができるので、別の回路をオフチップで容易に追加してＩＰＧを修正し又はこれに機能を追加することができ、これについても以下でさらに説明する。

回路ブロックの各々は、ＩＰＧ内の標準機能を実行する。例えば、遠隔通信ブロック６２は、ＩＰＧ遠隔通信コイル１３に結合し、外部コントローラ１２（図２）と通信するためのトランシーバ回路を含む。充電／保護ブロック６４は、ＩＰＧ充電コイル１８に結合し、外部充電器５０（図２）から受け取った電力を整流するとともに電源（バッテリ）２６を制御された方式で充電するための回路を含む。刺激回路ブロック１７５は、電極Ｅ１〜Ｅ１６に結合され、これらの電極に生じる刺激パルスのプログラム（振幅及び極性）を設定するための回路を含む。ブロック１７５は、この刺激プログラムに応答して指定された電極電流を供給するデジタルアナログコンバータ（ＤＡＣ）８２を備えた電極用ドライバも含む。なお、電極Ｅ１〜Ｅ１６は、リード１０２及び１０４（図１Ａ）上の対応する電極１０６に接続される前に、オフチップ減結合コンデンサＣ１〜ＣＮに接続され、このような減結合コンデンサＣ１〜ＣＮは、安全のためにＩＰＧから患者に直流ＤＣ電流が注入されるのを防ぐが、その他の点では刺激性能に影響を与えない。ＥＰＲＯＭブロック１７７は、システム内のあらゆる関連データ（ログデータなど）をキャッシュし、シリアルインターフェイスブロック１６７を介して、オフチップで追加のメモリ６６を提供することもできる。アナログデジタル（Ａ／Ｄ）ブロック７４は、バッテリ電圧Ｖｂａｔ又は電極に生じる電圧などの様々なアナログ信号をＩＰＧ１００が解釈できるようにデジタル化し、このような電圧を含むアナログバス１９２に結合される。割り込みコントローラブロック１７３は、他の回路ブロックからの様々な割り込みを受け取り、これらの割り込みは、その即時の重要性に起因して、バス１９０及びその通信プロトコルとは無関係に受け取られる。なお、この割り込みコントローラブロック１７３は、アナログ信号及びデジタル信号の両方を処理するので、ＩＣ２００は混合モードチップを含む。

刺激回路ブロック１７５は、電極Ｅ１〜Ｅ１６に結合され、これらの電極に生じる刺激パルスのプログラム（振幅及び極性）を設定するための回路を含む。ブロック１７５は、この刺激プログラムに応答して指定された電極電流を供給するデジタルアナログコンバータ（ＤＡＣ）８２を備えた電極用ドライバも含む。なお、電極Ｅ１〜Ｅ１６は、リード１０２及び１０４（図１Ａ）上の対応する電極１０６に接続される前に、オフチップ減結合コンデンサＣ１〜ＣＮに接続され、このような減結合コンデンサＣ１〜ＣＮは、安全のためにＩＰＧから患者に直流ＤＣ電流が注入されるのを防ぐが、その他の点では刺激性能に大きく影響を与えない。

内部コントローラ１６０は、他の全ての回路ブロックのマスタコントローラとして機能する。詳細には、他の回路ブロックの各々は、セットアップレジスタ及びステータスレジスタ（図示せず）を含む。セットアップレジスタは、初期化時にコントローラ１６０によって書き込まれ、各ブロックを構成して有効にする。その後、各回路ブロックは、そのステータスレジスタに関連データを書き込むことができ、これをコントローラ１６０が必要に応じて読み取ることができる。マスタコントローラ１６０によって課せられるこのような制御とは別に、コントローラ１６０外部の回路ブロックは、単純な状態機械を利用してこれらの回路ブロックの動作を管理することができ、この状態機械は、セットアップレジスタを介して有効にされ修正される。

図３Ａから分かるように、ＩＣ２００は、電源２６の接続、コイル１８、１３の接続、外部メモリ６６の接続、及び刺激電極の接続に必要とされるような複数の外部端子２０２（例えば、ピン、ボンドパッド、半田バンプなど）を含む。その他の外部端子２０２は、集中化バス１９０がＩＣ２００外部の他の装置と通信できるようにするために、集中化バス１９０を構成する様々な信号専用にされる。

図３Ｂでは、バス１９０を構成する様々な信号を見ることができ、このバス上で通信を行うためのプロトコルも開示している。図示のように、集中化バス１９０は、同期のためのクロック信号（ＣＬＫ）、時分割アドレス及びデータ信号（Ａ／Ｄｘ）、アドレスラッチイネーブル信号（ＡＬＥ）、アクティブロー書き込み許可信号（^*Ｗ／Ｅ）、及びアクティブロー読み取り許可信号（^*Ｒ／Ｅ）を含む。クロック信号の周波数ＣＬＫは、３２ｋＨｚ〜１ＭＨｚの範囲に及ぶことができ、これはコンピュータ化されたプロトコルでは一般に遅いが、ＩＰＧの動作にとっては適当な速さであり、通常は約数十マイクロ秒〜数十ミリ秒の刺激パルスを提供する。図示のように、このプロトコルは、アドレスの後にこのアドレスの関連データが続くというかなり単純なデータ前アドレス方式を使用する。アドレスとデータを区別するために、アドレスの発生時にのみアドレスラッチイネーブル信号（ＡＬＥ）がアクティブになって、これによりクロックの立ち下がりエッジ時にアドレスがラッチされるようにする。次の立ち下がりクロックエッジ時に特定のアドレスに対応するデータを書き込むべきかそれとも読み取るべきかは、書き込み及び読み取り許可信号（^*Ｗ／Ｅ；^*Ｒ／Ｅ）のアサーションに依存する。

このプロトコルの性質は、集中化バス１９０に結合された全ての機能ブロックがアドレスを、又はより好ましくはアドレスの範囲を指定されていることを意味する。例えば、コンプライアンス電圧の値を保持するデータレジスタのアドレス（Ａ／Ｄブロック７４で）をＡＤＤＲ［３４０１］とし、（刺激回路ブロック１７５内の）電極Ｅ６がもたらす刺激の振幅及び持続時間に関するアドレスを、それぞれＡＤＤＲ［７６５５］及びＡＤＤＲ［７６５６］とすることができる。様々な機能ブロックが関連アドレスを認識するのを支援するために、また各ブロックの能力が集中化バス１９０のプロトコルに従って機能するのを確実にするために、各ブロックはバスインターフェイス回路２１５を含む。このバスインターフェイス回路は、上記で組み入れた’４９７出願に詳しく記載されているので、ここではこの詳細について繰り返さない。

’４９７出願に記載されるように、回路ブロックがバス１９０を介して結合され、そのプロトコルを使用して通信する場合、回路エラーを修正するためにいずれかの特定のブロックに変更を加えること、及び／又はＩＣ２００を次世代ＩＰＧで使用できるようにアップグレードすることは、比較的単純なことになる。また、バス１９０は、ＩＣ２００の外部に設けられているので、ＩＣ２００の外部にあるＩＰＧ１００を修正すること又はＩＰＧ１００に機能を追加することは容易である。例えば、図３Ｃに示すように、さらなるメモリ３００（好ましくは不揮発性メモリ）を追加することができる。或いは、例えば外部マイクロコントローラ２４０を介して、ＩＣ２００の外部にシステム制御を追加することもできる。外部マイクロコントローラ２４０をＩＣ２００とともに使用する場合でも、’４９７出願には、マイクロコントローラ２０４とＩＣ２００内の内部コントローラ１６０の間で制御を仲裁する方法が記載されている。ここでも、この詳細については繰り返さない。

’４９７出願に記載されるアーキテクチャの別のオフチップ拡張では、本開示に特に関連する事項として、第１のＩＣ２００と同様に構成された別のＩＣ２００’を追加することができる。これにより、ＩＣ２００及び２００’を載置されたＩＰＧ１００は、３２個、すなわち両ＩＣから１６個ずつの刺激電極を提供できるようになる。換言すれば、複数の刺激ＩＣを互いに「デイジーチェーン化」することにより、ＩＰＧの容量を増大させることができる。このような実施形態では、ＩＣ２００又は２００’の一方における内部コントローラ１６０を停止させ、従って一方のコントローラ１６０のみがシステムのマスタコントローラとして機能するようにすることができる。

本開示では、２つの異なるＩＣ２００内で電極ドライバを使用することにより生じる実用的な問題に対処する。

先行技術による、埋め込み型パルス発生器（ＩＰＧ）、及びこのＩＰＧに電極アレイを結合する方法を示す図である。 先行技術による、埋め込み型パルス発生器（ＩＰＧ）、及びこのＩＰＧに電極アレイを結合する方法を示す図である。 先行技術による、ＩＰＧ、外部コントローラ、及び外部充電器を示す図である。 米国特許公開２００８／０３１９４９７に開示される、集中化バスを使用したＩＰＧアーキテクチャの態様を示す図である。 米国特許公開２００８／０３１９４９７に開示される、集中化バスを使用したＩＰＧアーキテクチャの態様を示す図である。 米国特許公開２００８／０３１９４９７に開示される、集中化バスを使用したＩＰＧアーキテクチャの態様を示す図である。 複数の電極ドライバＩＣを利用するＩＰＧの改善されたアーキテクチャの態様を示す図である。 複数の電極ドライバＩＣを利用するＩＰＧの改善されたアーキテクチャの態様を示す図である。 複数の電極ドライバＩＣを利用するＩＰＧの改善されたアーキテクチャの態様を示す図である。 改善されたアーキテクチャにおける、異なる電極ドライバＩＣ上の電極において刺激パルスを同時に提供するための回路、タイミング及びバスコマンドを示す図である。 マスタＩＣ内のサンプル及びホールド回路、並びにこのサンプル及びホールド回路を使用してマスタＩＣにおける電極の電圧をモニタするためのバスコマンドを示す図である。 マスタＩＣ及びスレーブＩＣ内のサンプル及びホールド回路を示す図である。 マスタＩＣにおけるサンプル及びホールド回路を使用してスレーブＩＣにおける電極の電圧をモニタするためのバスコマンドを示す図である。 マスタＩＣ及びスレーブＩＣ内のサンプル及びホールド回路を示す図である。 マスタＩＣにおけるサンプル及びホールド回路を使用してスレーブＩＣの電極とマスタＩＣの電極との間の抵抗をモニタするためのバスコマンドを示す図である。 マスタＩＣ及びスレーブＩＣ内のサンプル及びホールド回路を示す図である。 マスタＩＣ及びスレーブＩＣ内のサンプル及びホールド回路を示す図である。 マスタＩＣにおけるサンプル及びホールド回路を使用してスレーブＩＣの２つの電極間の抵抗をモニタするためのバスコマンドを示す図である。 クロッキング回路に関する改善されたアーキテクチャの態様を示すとともに、電力節約手段としてスレーブＩＣのクロッキングを無効にするための回路を示す図である。

図４Ａに、２つの電極ドライバＩＣ３００及び３００’をデイジーチェーン化してＩＰＧの電極容量を２倍にした、すなわち電極を１６個から３２個にした改善されたアーキテクチャを有するＩＰＧ２９５の改善されたシステム２９０を示す。（ＩＰＧ２９５の金属ケースも電極を構成することができるが、単純化のために図示していない）。この例では、以下でさらに詳細に説明するように、一方のＩＣ３００はマスタとして機能し、他方の３００’はスレーブとして機能する。両ＩＣ３００及び３００’はバス２９７に接続され、このバス２９７は、背景技術で説明したバスに類似するが、マスタ３００のためのチップ選択を含むＣＳ＿ｍ、及びスレーブ３００’のためのチップ選択を含むＣＳ＿ｓという２つのチップのいずれかを選択するための追加の制御信号を含む。なお、クロック信号（ＣＬＫ、図３Ｂ）は、依然として通信プロトコルにおいて重要であるが、システム内の全てのＩＣにより共有されるバス信号の１つとしては含まれておらず、システム２９０内のクロッキング回路については、以下の図１０を参照しながらさらに説明する。

バスにはマイクロコントローラ３０５も接続され、このマイクロコントローラ３０５は、ＩＣ３００及び３００’の様々な回路ブロックによって処理されないシステム２９０内の機能を制御し、それ以外は一般にシステムのマスタとして機能する。例えば、バス通信は、最終的にマイクロコントローラ３０５によって制御され、このマイクロコントローラ３０５は、以下でさらに説明する通信プロトコルにとって必要なクロックの発生を制御し、バス制御信号（図３ＢのＡＬＥ、Ｗ／Ｅ^*、Ｒ／Ｅ^*など）も発生する。別の例では、マイクロコントローラ３０５が、ＩＰＧ２９５が外部コントローラ１２（図２）からの遠隔通信をいつリスンすべきかをスケジュールする。この問題をさらに詳細に記載した米国特許第７，７２５，１９４号などを参照されたい。マイクロコントローラ３０５は、システム２９０内のメモリ（フラッシュＥＰＲＯＭ）チップ３０７にも接続し、このメモリチップ３０７は、システムのオペレーティングソフトウェアを保持できるとともに、例えば分析及び／又は患者へのフィードバックのために外部コントローラ１２にレポートすべきデータをシステムにログとして記録するための空き領域として機能することもできる。

図示の実施形態では、この後詳細に説明するＩＣ３００及び３００’の各々が、たとえシステム内でマスタ又はスレーブとして機能することが決まっていても同様に製造される。１つの電極ドライバＩＣしか製造しないということは、メーカーがシステム２９０のために別個のマスタＩＣ及びスレーブＩＣを別様に製造し、追跡し、試験する必要がないので非常に便利である。システム内でいずれのＩＣがマスタとして又はスレーブとして動作するかは、これらがシステム２９７の残りの要素にどのように接続されるかに依存し、すなわち、このようなチップはボンドプログラム可能である。図４Ａに示すように、各ＩＣは入力Ｍ／Ｓを有し、この入力Ｍ／Ｓは、電圧が供給された時にはＩＣにマスタ３００であることを通知し、電圧が供給されない時にはＩＣにスレーブ３００’であることを通知する。これは、マスタ３００の場合には、Ｍ／Ｓ入力をＩＰＧのＰＣＢ上の、バッテリ２６の電圧（図２）Ｖｂａｔなどの特定のノードに接続し、或いはスレーブ３００’の場合には、Ｍ／Ｓ入力を接地（ＧＮＤ）することによって行うことができる。後で説明するように、所与のＩＣは、スレーブとして動作していると理解した場合、その回路ブロックの一部を停止する。

図４Ａには、いくつかのオフバス信号１９５も示している。これらの信号及びその機能については、後程詳細に説明する。

図４Ｂに、同一のマスタ３００ＩＣ又はスレーブ３００’ＩＣのいずれかの回路ブロックを示す。これらの回路ブロックの多くは、背景技術に関連して既に説明したものであり（図３Ａを参照）、ここではこれらのブロックの説明は繰り返さない。図４Ｂにおいて特に注目すべき目新しいものとして、サンプル及びホールドブロック３１０、コンプライアンス電圧（Ｖ＋）生成ブロック３２０、クロック生成ブロック３３０、及びマスタ／スレーブ（Ｍ／Ｓ）コントローラ３５０がある。これらの回路ブロックは、ＩＣ上の他の回路ブロックと同様にインターフェイス回路２１５を含み、このインターフェイス回路２１５は、これらの回路ブロックが上述したプロトコルに従ってバス２９７上で通信し、バス２９７によって制御されるようにする。

サンプル及びホールド回路ブロック３１０については後程詳細に説明するが、ここでは、この回路ブロック３１０が、電極電圧を含む、アナログバス１９２を構成する様々なアナログ電圧をサンプリングしてホールドするための回路を含むことのみに言及する。サンプル及びホールドブロック３１０が特定の電圧を分解するように動作すると、この電圧をＡ／Ｄブロック７４に送信してここでデジタル化し、システム２９０内の分析に必要とされるあらゆる場所に通信バス２９７を介して広めることができる。後程説明するように、信号ＩＮ１、ＩＮ２、ＯＵＴ１及びＯＵＴ２は、２つのＩＣ３００及び３００’間で様々なアナログ信号をルーティングするために使用される。

Ｖ＋生成ブロック３２０は、刺激回路ブロック１７５内で電流源（ＤＡＣ８２）によって使用されるコンプライアンス電圧Ｖ＋を生成する。Ｖ＋生成ブロック３２０は、刺激中の電極電圧をモニタすることによってある程度推測できる最適なレベルまで電流源に給電を行うために使用される適当なＶ＋電圧にバッテリ電圧Ｖｂａｔを上昇させる電圧によってこれを行う。ＩＰＧ内のコンプライアンス電圧Ｖ＋の生成に関するさらなる詳細については、米国特許第７，８７２，８８４号、第７，４４４，１８１号、第７，５３９，５３８号などを参照されたい。

クロック生成器３３０は、バス２９７上の通信プロトコルが使用する通信クロックを生成する。しかしながら、上述したように、クロッキング信号は通信バス２９７の一部を構成するものではない。クロック生成器３３０の動作については、図１０に関連して詳細に説明する。

マスタ／スレーブコントローラ３５０は、上述したＭ／Ｓ入力を受け取り、この入力を解釈して、スレーブとして動作しているか、それともマスタ動作しているかをＩＣに通知し、このことを図４Ｃにさらに示している。図４Ｃには、バスベース２９７接続及びオフバス１９５接続を含め、マスタ及びスレーブ３００及び３００’を接続した形で示している。なお、スレーブＩＣ３００’内の対応する回路ブロックはダッシュ記号によって示している。上述したように、マスタ／スレーブコントローラ３５０へのＭ／Ｓ入力は、いずれのＩＣがマスタとして又はスレーブとして機能しているかに応じて異なる（高い、低い）。スレーブＩＣ３００’では、マスタ／スレーブコントローラ３５０’が接地入力を解釈し、他のいくつかの回路ブロックに、マスタＩＣ３００内の同じ回路ブロックの使用を採用するためにこれらの回路ブロックを無効にする旨を通知する。詳細には、スレーブＩＣ３００’内では、充電／保護ブロック６４’、遠隔通信ブロック６２’、Ａ／Ｄブロック７４’、Ｖ＋生成器３２０’、割り込みコントローラ１７３’、及び内部コントローラ１６０’が全て無効にされ、このことを示すために破線で示している。これらの回路ブロックの各々の無効化は、マスタ／スレーブコントローラ３５０からの情報の受信時に各ブロックにおいて動作する状態機械に従って行うことができ、影響を受けるブロック内のインターフェイス回路内で動作するバスドライバ及びバス受信機を無効にすることによってこのような無効化を行うことができる（上記で組み入れた’４９７出願を参照）。しかしながら、スレーブＩＣ３００’内では、電極に結合された刺激回路ブロック１７５’、サンプル及びホールド回路ブロック３１０’、クロック生成回路３３０’、及びマスタ／スレーブコントローラ３５０’自体は依然として動作している。

様々なオフチップ信号１９５に関しては、マスタＩＣ３００内で生成されたコンプライアンス電圧Ｖ＋がスレーブＩＣ３００’にルーティングされ、スレーブの刺激回路ブロック１７５’で使用される。充電コイル１８及び遠隔通信コイル１３は、これらの対応するブロック６４及び６２がアクティブな場合、マスタＩＣ３００にのみ結合される。バッテリ２６（図２）電圧Ｖｂａｔは、両ＩＣ３００及び３００'（並びにマイクロコントローラ３０５）、及びＩＰＧ１００内の他の構成要素によって共有される。外部水晶発振器３４０は、マスタＩＣ３００上でのみＣＬＫＩＮ入力に結合される。

図５〜図９Ｃに、両ＩＣ３００及び３００’内のアクティブなサンプル及びホールド回路ブロック３１０及び３１０’の動作を示しており、ＩＮ１、ＩＮ２、ＯＵＴ１、及びＯＵＴ２間で搬送されるオフバス信号１９５が、両ＩＣ内のアナログ信号をモニタするためにシステム内でどのように使用されているかをさらに示している。また、これらの図には、所望の刺激及びモニタ機能を提供するための、バス２９７上で使用されるコマンドの例も示す。

図５には、システム２９０が提供できる刺激の例を示しており、特に、図５に抵抗Ｒとして示す患者の組織に単性パルストレインを与えることを示している。（同様に、当業者であれば理解するように、また上記で組み入れた同時出願に記載しているように、システム２９０は二相パルスを提供することもできる。しかしながら、単純化のために単相パルスを示している）。図示の例では、マスタＩＣ３００からの電極Ｅ１を、ｔＤのパルス持続時間にわたって電流＋Ｉを供給する陽極として使用し、スレーブＩＣ３００からの電極Ｅ１７を、この電流のシンク（−Ｉ）のための陰極として使用する。両電極におけるパルスは、ｔｐの周期性を有する。

各電極に生じる電流（＋Ｉ，−Ｉ）は、刺激回路１７５の一部を構成するデジタルアナログコンバータ、すなわちＤＡＣ８２によって設定される。周知のように、ＤＡＣ８２は、基準電流Ｉｒｅｆを増幅すべき量を指定するデジタル制御信号（＜Ｐ＞，＜Ｎ＞）に基づいて所望の電流を供給する。陽極ソースとして使用されるＤＡＣは、ＰＤＡＣと呼ばれ、陰極シンクとして使用されるＤＡＣは、ＮＤＡＣと呼ばれる。システム２９０などのシステムで使用可能なＰＤＡＣ及びＮＤＡＣ回路の仕様に関するさらなる詳細については、米国特許出願公開第２００７／００３８２５０号などを参照されたい。この例における電極Ｅ１及びＥ１７は、マスタ及びスレーブＩＣ３００及び３００’によってそれぞれ駆動されるので、所望のパルスの供給には、各ＩＣの刺激回路１７５及び１７５’及びＤＡＣ８２及び８２’が関与する。当然ながら、刺激回路１７５及び１７５’の各々では、同時に複数の電極を有効にすることもできるが、単純化のために図５にはそれぞれ単一の電極のみを示す。

所望のパルスを送出する前に、各ＩＣの刺激回路１７５に適当な刺激パラメータがロードされる。これらのパラメータ（電流の振幅及び極性）は、患者に対して設定された、外部コントローラ１２（図２）によって適宜変更できる治療プログラムに基づいてマイクロコントローラ３０５からバス２９７を介して通信される。上述したように、これらのパラメータは、バスベースの通信プロトコルにより、様々な回路ブロックに対して指定された様々なアドレスに送信することができる。例えば、電極Ｅ１における電流の振幅を刺激回路１７５内のＡＤＤＲｉに記憶し、極性をＡＤＤＲｊに記憶することができる。これらのパラメータを、各電極に関して連続的に、及びパルスの送出前にロードすることができる。従って、図５のコマンドテーブルを参照すると、トレイン内の第１のパルスであるｔ１の前に、これらのパラメータが電極Ｅ１及びＥ１７の各々にロードされているのが分かる。

開示のようにＩＣ３００及び３００’がデイジーチェーン化されている場合、各２つのＩＣのアクティブな回路ブロック間の区別を正しく行うことが重要である。例えば、図４Ｃに関連して上述したように、刺激回路ブロック１７５’、サンプル及びホールド回路ブロック３１０’、及びクロック生成回路３３０’は、両ＩＣにおいてアクティブであり、同じアドレスを共有する。２つのＩＣ間の区別は、チップ選択信号ＣＳ＿ｍ及びＣＳ＿ｓを使用することによって行われる。従って、図５に示すように、Ｅ１及びＥ１７は同じアドレスＡＤＤＲｉ及びＡＤＤＲｊに関連するが、チップ選択信号を使用してこれらを区別し、適切なＩＣ内の刺激回路１７５をプログラムする。従って、マスタＩＣ３００内の刺激回路１７５の（すなわち、電極Ｅ１〜Ｅ１６を駆動する）プログラミングを示すＣＳ＿ｍのアサートにより、ＡＤＤＲｉ及びｊに電極Ｅ１の刺激パラメータが書き込まれる。対照的に、スレーブＩＣ３００’内の刺激回路１７５の（すなわち、電極Ｅ１７〜Ｅ３２を駆動する）プログラミングを示すＣＳ＿ｓのアサートにより、ＡＤＤＲｉ及びｊに電極Ｅ１７の刺激パラメータが書き込まれる。

各ＩＣ３００及び３００’の電極に生じる治療パルスを同期させることが重要である。従って、刺激パラメータをロードした後には、ＩＣ３００及び３００’上の様々な電極から刺激パルスが同時に送出されるようにしなければならない。例えば、電極Ｅ１７における陰極パルスの送出よりもわずかに早く電極Ｅ１から陽極パルスが送出された場合、このわずかの時間中に戻り経路のない電荷が患者の組織に注入されることになる。同様に、電極Ｅ１７における陰極パルスの中断よりもわずかに早く電極Ｅ１からの陽極パルスが中断された場合、このわずかの時間中に患者の組織から電荷が激減することになる。このような電荷蓄積により、治療が妨げられることがあり、或いは患者が負傷することもある。

パルスの刺激送出を確実にするために、システム２９０内でバスベースの通信を使用して、両パルスの送出を同時にトリガするようにする。図５に示すように、時刻ｔ１において、すなわち各電極の刺激パラメータがＩＣ３００及び３００’の各々にロードされた後、チップ選択信号がいずれもアサートされること（すなわち、ＣＳ＿ｍ＝ＣＳ＿ｓ＝１）により、バス上に並列化マルチビット刺激イネーブルコマンドが発生される。これにより、刺激回路１７５及び１７５’が、両方同時に刺激イネーブル信号を受け取り、事前に記憶していた刺激パラメータをそのＤＡＣ８２及び８２’に供給し、従って所望の電流を同時に生成できるようになる。具体的には、この刺激イネーブルコマンドは、適当な時間にわたって適当な制御信号＜Ｐ＞及び＜Ｎ＞を発生することにより、ＤＡＣ８２及び８２’を両方同時に有効にする。この例では、刺激イネーブルコマンドを送信してＡＤＤＲｋに登録する。刺激イネーブルコマンドが刺激パラメータとして事前にロードされていない場合、パルス持続時間ｔＤに刺激イネーブルコマンドを含めることができる。

別の重要な、及び改善されたシステム２９０において対処する問題として、電極電圧などの、ＩＣ３００及び３００’内の様々な電圧のモニタリングを取り上げる。様々な理由から、このような電圧を評価することは有益である。刺激中に電極に存在する電圧を知ることは、Ｖ＋生成器３２０（図４Ｂ）におけるコンプライアンス電圧Ｖ＋を適当かつ電力効率の良い振幅に設定する上で有用になり得る。米国特許第７，４４４，１８１号などを参照されたい。また、電極電圧を知ることにより、電極間の抵抗Ｒを計算できるようになり、これも様々な理由から有用である。

所与のＩＣ３００における電圧モニタリングは、図６に示すサンプル及びホールド回路３１０によって行われる。図示のように、サンプル及びホールド回路３１０は、２つのマルチプレクサ（ＭＵＸ１及びＭＵＸ２）を備え、これらのいずれかが、電極電圧（Ｅ１〜Ｅ１６）、金属ケースの電圧、バッテリ電圧（Ｖｂａｔ）、コンプライアンス電圧（Ｖ＋）、又は接地（ＧＮＤ）などの、アナログバス１９２（図４Ｂ）を構成する複数の信号から選択を行うことができる。各ＭＵＸは、これらの様々な入力の１つを選択するための制御信号を受け取る。（実際には、各ＭＵＸのための制御信号は、複数のデジタル制御信号を含むことができる。例えば、ＭＵＸが１６個の異なる入力から選択を行える場合、４つの制御信号を使用することができる）。

図６に、刺激中の電極Ｅ１の電圧を測定する例を示す。ＭＵＸ１は、（単複の）制御信号ＳＥＬ＿Ｅ１を介してこの電極を選択し、これによりＥ１の電圧をＯＵＴ１に渡すことができるようになる。ＭＵＸ２は、基準（０ボルトなど）として接地（ＧＮＤ）を選択し、これをＯＵＴ２に渡す。図６のコマンドテーブルに示すように、これらの両選択は、パルスの持続時間中（すなわち、ｔ_D中）の適当な時点でバス２９７を介して行うことができ、この場合、ＭＵＸ１にはＡＤＤＲｒを介してアクセス可能であり、ＭＵＸ２にはＡＤＤＲｓを介してアクセス可能であると想定する。マスタＩＣ３００には、モニタ対象の電圧Ｖ_E1が既に存在するので、これに応じてチップ選択信号が設定される（ＣＳ＿ｍ＝１，ＣＳ＿ｓ＝０）。これらの出力ＯＵＴ１及びＯＵＴ２間には、ホールド回路３１２が介在する。ホールド回路３１２は、測定対象の電圧を保持して安定化するのに適したあらゆる回路を含むことができ、図示のように単一のコンデンサＣを含む。しかしながら、上記で組み入れた同時出願に開示される回路などの、より高性能なホールド回路３１２を使用することもできる。或いは、特にＤＣ電圧をモニタする際には、ホールド回路３１２を完全に省くこともできる。

コンデンサの各プレート上の電圧が差動増幅器３１４に送信され、この差動増幅器３１４は、整定期間後に２つの差分、この場合にはＶ_E1−０すなわちＶ_E1を出力する。次に、このアナログ電圧をＡ／Ｄブロック７４（図４Ｂ）に送信し、ここでデジタル化することができる。その後、この値を（Ａ／Ｄブロック７４内のＡＤＤＲｔにおいて）読み取って、Ｖ＋生成器３２０（図４Ｂ）などのシステム内の他の場所で使用することができる。

測定対象の電圧がマスタ３００ではなくスレーブＩＣ３００’に由来する場合、図７Ａに示すように、２つのサンプル及びホールド回路３１０及び３１０’間の相互接続が関与する。このような相互接続は、簡単に上述した、図４Ａに高レベルで示すオフバス信号ＩＮ１、ＩＮ２、ＯＵＴ１及びＯＵＴ２を使用するものである。図４Ａに示すように、また図７Ａにさらに詳細に示すように、スレーブＩＣ３００’上のＭＵＸ１からのＯＵＴ１がマスタＩＣ３００のＩＮ１に送られ、これがさらに両マスタＩＣのＭＵＸへの入力として送られる点に留意されたい。スレーブＩＣ３００’上のＭＵＸ２からのＯＵＴ２は、マスタＩＣ３００内のＩＮ２に送られ、これもやはり両マスタＩＣのＭＵＸへの入力として送られる。このサンプル及びホールド回路３１０及び３１０’の相互接続は、モニタ対象のあらゆる関連する電圧を、スレーブＩＣ３００’内のサンプル及びホールド回路３１０’からマスタＩＣ３００内のサンプル及びホールド回路３１０にプルするように動作する。スレーブＩＣ３００’では、ホールド回路３１２’及び差動増幅器３１４’が使用されていないので、図７Ａではこれらを点線で示している。このサンプル及びホールド回路３１０及び３１０’の相互接続では、スレーブ内ではＭＵＸへの入力ＩＮ１及びＩＮ２が使用されず、マスタ内では出力ＯＵＴ１及びＯＵＴ２が使用されず、これらもやはり点線で示している。２つのＩＣ３００及び３００’間のＰＣＢ上におけるルーティングにより、スレーブＩＣ３００’からのＯＵＴ１及びＯＵＴ２と、マスタＩＣ３００内のＩＮ１及びＩＮ２との間の正しい接続が確立される。

図７Ａには、電極Ｅ１７（すなわち、スレーブＩＣ３００’からのＥ１）上の電圧をモニタすることを示しており、これを行うためのコマンドテーブルを図７Ｂに示している。ＭＵＸ１では、そのＭＵＸアドレスＡＤＤＲｒを介してＥ１７が選択されるが、スレーブＩＣが選択される（ＣＳ＿ｓ＝１，ＣＳ＿ｍ＝０）。スレーブＩＣからは、他の関心のある電圧はプルされないので、スレーブ内のＭＵＸ２は値を選択しない。ＭＵＸ１からの出力ＯＵＴ１は、マスタＩＣ３００上の入力ＩＮ１にオフチップでルーティングされ、これがＭＵＸ１において選択される。この場合も、ＭＵＸ１がＡＤＤＲｒにアドレス指定されるが、今回はマスタが選択されており（ＣＳ＿ｍ＝１，ＣＳ＿ｓ＝０）、このマスタが、Ｅ１７上の電圧をサンプル及びホールド回路３１２内のコンデンサの上部プレートにルーティングする。この例では、Ｅ１７上の電圧の絶対値を知ることが望ましいので、マスタ内のＭＵＸ２（アドレスＡＤＤＲｓ）は接地入力を選択し、これによりコンデンサの下部プレートには接地がルーティングされる。整定可能になった後、差動増幅器３１４が、その２つの入力の差分Ｖ_E17を出力し、上述したようにこれをＡ／Ｄブロック７４に渡して解釈することができる。

刺激中に電極の電圧をモニタすることは、電極間の抵抗を計算する上でさらに有用であり、サンプル及びホールド回路３１０を使用してこれを行う例を図８Ａ〜図９Ｃに示す。図８Ａ及び図８Ｂは、図５の例を継承するものであるが、陽極電極Ｅ１と陰極電極Ｅ１７の間の抵抗Ｒを求めることを目的とする。このような抵抗測定は、両電極の電圧Ｖ_E1及びＶ_E17の評価を必要とする。ここでは、一方の電圧のみ（Ｅ１７）を、スレーブＩＣ３００’からマスタＩＣ３００内のサンプル及びホールド回路３１０にプルする必要がある。この電極は陰極であるので、この電圧をマスタＩＣ３００のＩＮ２にプルするために、スレーブにおいてＭＵＸ２が選択される（ＡＤＤＲｓ；ＣＳ＿ｓ＝１；ＣＳ＿ｍ＝０）。マスタのＭＵＸ１によって陽極電極Ｅ１が選択され（ＡＤＤＲｒ；ＣＳ＿ｍ＝１；ＣＳ＿ｓ＝０）、マスタのＭＵＸ２によってＩＮ２（スレーブＩＣ３００’からプルされたＥ１７）が選択される（ＡＤＤＲｓ；ＣＳ＿ｍ＝１；ＣＳ＿ｓ＝０）。次に、結果として得られるホールド回路３１２内のコンデンサの電圧差（Ｖ_E1−Ｖ_E17）が、差動増幅器３１４の出力に反映される。これらの電圧を形成するために使用される電流は分かっている（Ｉ）ので、ＩＰＧ２９５では、電極間の抵抗を（Ｖ_E1−Ｖ_E17）／Ｉとして計算し、恐らくは減結合コンデンサのわずかな電圧降下を考慮するようにこの計算を若干調整することができ、この点については同時出願にさらに詳細に記載されている。

図９Ａ〜図９Ｃに、陽極電極Ｅ３２と陰極電極Ｅ１７の間の抵抗を図９Ａに示すように測定するさらに複雑な例を示す。ここでは、両電極がスレーブＩＣ３００’内に見られる。このため、図９Ｂに示すように、これらの各電極の電圧が、スレーブ内でＭＵＸ１及びＭＵＸ２によってそれぞれ選択され、これらを入力ＩＮ１及びＩＮ２においてそれぞれマスタＩＣ３００に渡す。次に、マスタのサンプル及びホールド回路３１０内のＭＵＸが、これらの入力ＩＮ１及びＩＮ２を選択し、陽極（Ｅ３２）の電圧をコンデンサ上に配置し、陰極Ｅ１７の電圧をホールド回路３１４内の両コンデンサ上に配置する。前回と同様に、差動増幅器３１４は、２つの差分（Ｖ_E32−Ｖ_E17）を出力し、次に既知の電流Ｉを使用してこれらの間の抵抗を計算することができる。

改善されたシステム２９０によって対処する別の重要な問題はクロッキングに関し、その詳細を図１０に示す。各装置（マイクロコントローラ３０５、マスタＩＣ３００及びスレーブＩＣ３００’）は、機能するためにクロックを必要とする。各装置は、装置の内部機能を実行するためのクロック（「内部クロック」）、及び上述したプロトコルに従ってバス２９７上で通信するためのクロック（「バスクロック」）を必要とする（図３Ｂを参照）。バス２９７上の通信を整然と行うためには、各装置においてバスクロックを同期させるべきである。

しかしながら、システム２９０の動作中には、一部の内部クロック又はバスクロックを必要としない時間が存在し得る。例えば、マスタＩＣ３００又はスレーブＩＣ３００’のいずれかが内部動作を実行中（例えば、刺激を提供中）であり、バス通信を必要としていない場合、バスクロッキングは必要なく、装置の内部クロックのみがアクティブであればよい。別の例では、マスタＩＣ３００のみをクロック制御する必要がある時間が存在し得る。マスタＩＣ３００上の電極（Ｅ１〜Ｅ１６）のみが患者の治療に必要である場合のシステム２９０の使用について検討する。このような期間中、スレーブＩＣ３００’は、バス２９７上で通信することも、いずれの内部動作を実行することも必要ないので、クロック制御する必要は全くない。簡単に言えば、所与の時点に、システム２９０内の装置の全てがその内部クロック又はバスクロックがアクティブであることを必要とするわけではない。特定のクロックが必要でない場合には、これを無効にすることが望ましく、すなわちクロック遷移中にのみ大きな電力が引き出され、システム内の不必要なクロックを無効にすることで、通常はバッテリ２６の容量によって制限される電力を節約することができる（図４Ｂ）。従って、開示するシステムは、離散バス及び必要に応じて選択的に有効又は無効にできる内部クロックをシステム内で使用する。以下で明らかになるように、特定のクロックを独立制御することが望ましいので、マスタクロック信号はバス２９７によって分散されない。

図１０に、様々な内部クロック及びバスクロックを示す。マイクロコントローラ３０５は、クロック信号ＢＵＳＣＬＫμｃを使用してバス２９７上で通信し、その内部クロックとしてクロックＣＬＫμｃを使用する。上述したように、バスプロトコルは、比較的低速で動作することができ、従ってＢＵＳＣＬＫμｃは、約１００ｋＨｚなどの比較的低速とすることができる。比較すると、マイクロコントローラ３０５の内部機能を実行する内部クロック信号ＣＬＫμｃは比較的高速であり、約数ＭＨｚ又はそれ以上、或いは最新のプロセッサを使用している場合にはＧＨｚにもなり得る。

マスタＩＣ３００は、クロック信号ＢＵＳＣＬＫｍを使用してバス２９７上で通信し、その内部クロックとしてクロック信号ＣＬＫｍを使用する。同様に、スレーブＩＣ３００’は、クロック信号ＢＵＳＣＬＫｓを使用してバス２９７上で通信し、その内部クロックとしてクロック信号ＣＬＫｓを使用する。図示のように、バスクロックＢＵＳＣＬＫｍ及びＢＵＳＣＬＫｓの各々は、これらのそれぞれのＩＣ内の様々な機能ブロック（ブロック１、ブロック２）に、より具体的には、このようなブロックのバスインターフェイス回路２１５に提供される。これらの機能ブロックは、図４Ｂに関連して上述した機能ブロックのいずれかを含むことができる。内部クロックＣＬＫｍ及びＣＬＫｓは、ＩＣが内部機能を実行するために使用される。図示してはいないが、内部クロックの１つの重要な用途は、電極に刺激を与えるための基準クロッキングを提供することであり、この基準クロッキングは、バス通信とは無関係に（又はより正確には、バス通信によって既に刺激パラメータが与えられた後に）生じることができる。

図１０には、システム２９０内でこれらの様々なクロックがどのように生成されるかをさらに示しており、特にマスタ及びスレーブＩＣ３００及び３００’においてそれぞれ動作するクロック生成回路ブロック３３０及び３３０’を示している。バス２９７上の通信はマイクロコントローラ３０５によって制御され、このマイクロコントローラ３０５は、バス２９７上の通信が必要な場合、すなわちマイクロコントローラ３０５がマスタ又はスレーブＩＣ３００又は３００’のいずれかとの間でデータを送受信する必要がある場合に制御信号ＢＵＳＣＬＫｅｎを発生する。この制御信号ＢＵＳＣＬＫｅｎは、マスタＩＣ３００の対応する入力部に送信され、図４Ａ及び図１０に示すようなオフチップルーティングによってスレーブＩＣ３００’の対応する入力部には送信されない。

マスタＩＣ３００の入力部ＣＬＫＩＮでは、水晶発振器３４０によってオフチップで生成された内部クロック信号ＣＬＫｉも受け取られる（スレーブＩＣ３００’では受け取られない）。図から分かるように、内部クロック信号及びバスクロック信号は、（マイクロコントローラの内部クロックＣＬＫμｃを除き）全てＣＬＫｉから生成される（従ってこれに同期する）。図１０では、水晶発振器３４０からのＣＬＫｉが正しい周波数のものであると想定しており、この場合も約１００ｋＨｚとすることができる。しかしながら、適切なクロックＣＬＫｉ（図示せず）を実現するために、水晶発振器３４０からの信号をクロック生成回路３３０内で処理又はバッファすることもできる。水晶発振器３４０の使用を示しているが、他の種類のクロッキング回路（例えば、リング発振器）を使用することもできる。さらに、図１０には、ＣＬＫｉを生成されたオフチップとして示しているが、オンチップクロック生成器を使用することもできる。この場合、Ｍ／Ｓコントローラ３５０及び３５０’を使用して、マスタＩＣ３００内のオンチップクロック生成器を有効にし、スレーブＩＣ３００’の同じ生成器を無効にすることができる。ＩＰＧ内のバッテリ２６が枯渇しない限り、一般にＣＬＫｉは常に実行されている。

ＣＬＫｉは、ＡＮＤゲート２６０において制御信号ＢＵＳＣＬＫｅｎと論理積演算されて、出力ＣＬＫＯＵＴ１においてマイクロコントローラ３０５のための通信クロックＢＵＳＣＬＫμＣが生成される。これにより、ＢＵＳＣＬＫｅｎがアサートされた時にはＢＵＳＣＬＫμＣがアクティブになり（かつＣＬＫｉに同期し）、ＢＵＳＣＬＫｅｎがアサートされていない時には接地される。なお、スレーブＩＣ３００’内では、ＢＵＳＣＬＫｅｎの対応する入力が接地され、これによりＡＮＤゲート３６０’への出力も接地され、点線によって示すようにスレーブ上の出力ＣＬＫＯＵＴ１が停止される。

ＢＵＳＣＬＫμＣがアクティブになり、マイクロコントローラ３０５がバス２９７上で通信できるようになると、システムマスタとして機能するマイクロコントローラ３０５は、マスタ及びスレーブＩＣ３００及び３００’内のどのクロックを有効にする必要があるかを評価することができる。この評価に応じて、マイクロコントローラ３０５は、マスタ及びスレーブ内のレジスタ３８０及び３８０’にバス２９７を介してそれぞれ書き込みを行うことができる。３つのレジスタビット、Ｅ、Ｂ及びＩを具体的に示しており、これらは「外部（ｅｘｔｅｒｎａｌ）」、「バス（ｂｕｓ）」及び「内部（ｉｎｔｅｒｎａｌ）」を意味する。Ｂ及びＢ’は、バスクロックＢＵＳＣＬＫｍ及びＢＵＳＣＬＫｓをそれぞれ生成するためのイネーブル信号を含む。Ｉ及びＩ’は、内部クロックＣＬＫｍ及びＣＬＫｓをそれぞれ生成するためのイネーブル信号を含む。（マスタ及びスレーブの各々は、複数の内部クロック、従って複数の内部クロックレジスタ値を有することができるが、単純化のために図１０にはこのようなクロックを１つしか示していない）。Ｅは、ＩＣ３００の外部のクロック（ＣＬＫｅｘｔ）を、３００’などのダウンストリームスレーブＩＣにポーティングするためのイネーブル信号を含む。レジスタ値Ｅ、Ｂ及びＩの各々には、これらの固有のアドレス（例えば、ＡＤＤＲｘ、ＡＤＤＲｙ及びＡＤＤＲｚ）においてアクセス可能であり、マイクロコントローラ３０５は、上述したチップ選択信号ＣＳ＿ｍ及びＣＳ＿ｓを使用してこれらのアドレスの各々に選択的に書き込みを行うことができる。

マスタＩＣ３００から開始して、バスインターフェイス回路２１５が初期クロックＣＬＫｉを受け取る。マイクロコントローラ３０５のバスクロックＢＵＳＣＬＫμｃはＣＬＫｉに同期しているので、これにより、マイクロコントローラ３０５は、マスタＩＣ３００の残りがバス２９７上で十分に通信できるようにしていなくても、レジスタ３８０内のレジスタ値Ｅ、Ｂ及びＩを設定することができる。マスタＩＣ３００が、マイクロコントローラ３０５と通信するためにそのバスクロックＢＵＳＣＬＫｍを必要とする場合、マイクロコントローラ３０５によってレジスタ値Ｂが高く設定されるようになる。マスタＩＣ３００がその内部クロックＣＬＫｍを必要とする場合、レジスタ値Ｉが設定されるようになる。必要でない場合、これらのレジスタは低く設定される。このようなレジスタ値は、初期化時には高状態にデフォルト設定することができる。ＢＵＳＣＬＫμｃと同様に、ＣＬＫｉからはＡＮＤゲート３６５及び３６６を使用してＢＵＳＣＬＫｍ及びＣＬＫｍがそれぞれ生成され、レジスタ値Ｂ及Ｉがこれらのクロックを有効にする。上述したように、ＢＵＳＣＬＫｍは、マスタＩＣ３００内の他の全ての機能ブロック内のインターフェイス回路２１５に送信され、従ってＢＵＳＣＬＫｍが有効になると、マイクロコントローラ３０５とマスタＩＣ３００の全ての機能との間の完全な通信が可能になる。

なお、システム２９７の全ての有用な実施形態において、マスタＩＣ３００内にレジスタＢ及びＩが厳密に必要なわけでない。代わりに、マスタバスクロックＢＵＳＣＬＫｍ及びマスタ内部クロックＣＬＫｍとして、初期クロック信号ＣＬＫｉを直接使用することができる。しかしながら、そうすると、マイクロコントローラ３０５が、システムの動作中の有用な時点でこれらのクロック信号を選択的に無効にすることができなくなる。

スレーブＩＣ３００’は、マスタＩＣ３００により発生されたクロック、すなわちクロック信号ＣＬＫｅｘｔのみを受け取る。これは、マイクロコントローラ３０５がマスタＩＣ３００内の外部レジスタＥを設定した時に行われる。ＢＵＳＣＬＫμｃ、ＢＵＳＣＬＫｍ及びＣＬＫｍと同様に、イネーブル信号（この場合はＥ）をＣＬＫｉで論理積演算することによってＣＬＫｅｘｔが形成され、従ってＣＬＫｅｘｔは、これらの他のクロック全てに同期する。図１０に示すように、ＣＬＫｅｘｔはマスタＩＣ３００から出力され、マスタ内のスレーブＩＣ３００’のＣＬＫＩＮ入力において受け取られ、スレーブ内のＣＬＫｉの場所を効果的に取得する。スレーブＩＣ３００’の動作が必要でない場合、すなわちスレーブＩＣ３００’がバスクロックも内部クロックも必要としない場合、Ｅが低く設定され、これによりＣＬＫｅｘｔを接地してスレーブＩＣ３００’へのクロック信号を無効にする。クロック信号が受け取られない場合、スレーブＩＣ３００’は、公称電力のみを引き出すようになる。

スレーブＩＣ３００’を動作可能にすべき場合、マスタＩＣ３００においてＥが高く設定され、ＣＬＫｅｘｔが有効にされる。その後、マイクロコントローラ３０５は、所与の時点でバスクロック（ＢＵＳＣＬＫｓ）及び／又は内部クロック（ＣＬＫｓ）が必要であるかどうかに応じて、スレーブＩＣ３００’内の様々なレジスタＢ’及びＩ’を設定することができる。（システム２９０は、さらなるダウンストリームスレーブＩＣを含まないので、図示の実施形態では、スレーブＩＣ３００’内の対応するレジスタＥ’は無関係である。従って、スレーブＩＣ３００’内のレジスタＥ’の作用は破線で示している）。レジスタＢ’及びＩ’への書き込みは、マスタ内のレジスタＢ及びＩと同じアドレス（ＡＤＤＲｙ及びＡＤＤＲｚ）において行われるが、ＣＳ＿ｓ＝１である。クロックＢＵＳＣＬＫｓ及びＣＬＫｓが有効であるかどうかは、Ｂ’及びＩ’の状態によって決まり、スレーブ内では、これらのイネーブル信号が、ＡＮＤゲート３６５’及び３６６’においてそれぞれＣＬＫｅｘｔで論理積演算される。ＢＵＳＣＬＫｓは、スレーブＩＣ３００’内の他の全ての機能ブロック内のインターフェイス回路２１５に送信される。しかしながら、このことは、必ずしもスレーブ内の全ての回路ブロックが動作していること、又はスレーブ３００’との完全な通信が可能であることを意味するわけではない。再考察すると、スレーブＩＣ３００’内の回路ブロックの中には、Ｍ／Ｓコントローラ３５０’（図４Ｃを参照）によってインターフェイス回路２１５が無効にされ、従ってＢＵＳＣＬＫｓを受け取ったかどうかに関わらずバス２９７上で通信できなくなるものもある。

ＣＬＫｅｘｔは、最終的にマスタ内のＣＬＫｉから導出されるので、クロックＢＵＳＣＬＫｓ及びＣＬＫｓもＣＬＫｉに同期する。要約すれば、クロックＢＵＳＣＬＫμｃ、ＢＵＳＣＬＫｍ、ＢＵＳＣＬＫｓ、ＣＬＫｍ及びＣＬＫｓは、全てＣＬＫｉに同期し、全てが同じ周波数（ここでも約１００ｋＨｚ）を有するようになる。ＣＬＫｉの動作速度が比較的遅い場合、ルーティング又はゲーティングに起因するこれらのクロック間のわずかな遅延は全く無関係である。バス２９７上の信頼できる通信のために同期する必要があるバスクロックに関しては、同期が特に重要である。しかしながら、刺激パルスの提供中などの、マスタとスレーブの間の内部動作における同期を確実にするには、内部クロックの同期も同様に重要である。

この場合も、システム２９７の全ての有用な実施形態において、スレーブＩＣ３００’内にレジスタＢ’及びＩ’が厳密に必要なわけではない。代わりに、スレーブバスクロックＢＵＳＣＬＫｓ及びスレーブ内部クロックＣＬＫｓとして、外部クロック信号ＣＬＫｅｘｔを直接使用することができる。しかしながら、そうすると、マイクロコントローラ３０５が、システムの動作中の有用な時点でこれらのクロック信号を選択的に無効にすることができなくなる。

要約すれば、レジスタ値Ｅ、Ｂ、Ｉ、Ｂ’及びＩ’を設定することにより、マイクロコントローラ３０５は、マスタ及びスレーブＩＣ３００’が必要とする様々なバスクロック信号及び内部クロック信号を選択的に制御することができる。システムがスレーブＩＣ３００’を必要としない期間に、そのクロックを（マスタ内でＥを低く設定することによって）完全に、又は（マスタ内でＥを高く設定し、Ｂ’及びＩ’の一方又は両方を低く設定することにより）部分的に無効にできることが重要なことである。

図１０には、単一のマスタ及びスレーブＩＣしか示していないが、本技術は、さらなるダウンストリームスレーブＩＣのクロックを制御するように拡張可能である。

本発明の特定の実施形態を図示し説明したが、上述の説明は本発明をこれらの実施形態に限定することを意図するものではない。当業者には、本発明の思想及び範囲から逸脱することなく様々な変更及び修正を行えることが明らかであろう。従って、本発明は、特許請求の範囲により定義される本発明の思想及び範囲に含めることができる代替物、修正物及び同等物を含むことが意図される。

１０２ リード
１０４ リード
１９５ オフバス信号
２９０ システム
２９５ ＩＰＧ（埋め込み型パルス発生器）
２９７ バス
３００ マスタＩＣ
３００’ スレーブＩＣ
３０５ μＣ
３０７ メモリ
Ｅ１〜Ｅ３２ 電極

Claims (12)

1. 患者の組織に刺激を与えるように構成された複数の第１の電極及び複数の第２の電極を含む埋め込み型刺激装置であって、
   前記複数の第１の電極の刺激を制御するための第１の刺激回路ブロックを含む第１の集積回路と、
   前記複数の第２の電極の刺激を制御するための第２の刺激回路ブロックを含む第２の集積回路と、
   を備え、前記第１の電極又は第２の電極のいずれかを陽極として選択可能であり、前記第１の電極又は第２の電極のいずれかを陰極として選択可能である、
   ことを特徴とする埋め込み型刺激装置。
2. マイクロコントローラと、
   前記第１及び第２の刺激回路ブロック及び前記マイクロコントローラと通信するバスと、
   をさらに備え、前記マイクロコントローラは、前記バスを介して前記陽極及び前記陰極を選択する、
   ことを特徴とする請求項１に記載の装置。
3. 前記バスは、前記第１の集積回路のための第１のチップ選択信号、及び前記第２の集積回路のための第２のチップ選択信号を含む、
   ことを特徴とする請求項２に記載の装置。
4. 前記第１及び第２の集積回路を収容するための導電性ケースをさらに備え、前記第１の電極の１つ又は前記第２の電極の１つが前記ケースを構成する、
   ことを特徴とする請求項１に記載の装置。
5. 患者の組織に刺激を与えるように構成された複数の第１の電極及び複数の第２の電極を含む埋め込み型刺激装置であって、
   前記複数の第１の電極の刺激を制御するための第１の刺激回路ブロックを含む第１の集積回路と、
   前記複数の第２の電極の刺激を制御するための第２の刺激回路ブロックを含む第２の集積回路と、
   を備え、前記第１及び第２の集積回路は、前記第１の電極の少なくとも１つ及び前記第２の電極の少なくとも１つの刺激を発生させるための刺激イネーブルコマンドを受け取るように構成される、
   ことを特徴とする埋め込み型刺激装置。
6. 前記刺激イネーブルコマンドは、前記第１の電極の少なくとも１つ、及び少なくとも１つの第２の電極の同時刺激を発生させる、
   ことを特徴とする請求項５に記載の装置。
7. マイクロコントローラと、
   前記第１及び第２の刺激回路ブロック及び前記マイクロコントローラと通信するバスと、
   をさらに備え、前記マイクロコントローラは、前記バス上で前記刺激イネーブルコマンドを発生するように構成される、
   ことを特徴とする請求項５に記載の装置。
8. 前記バスは、並列バスを含み、前記刺激イネーブルコマンドは、マルチビットコマンドを含む、
   ことを特徴とする請求項７に記載の装置。
9. 前記刺激イネーブルコマンドは、前記第１の集積回路及び前記第２の集積回路の両方のアドレスレジスタにおいて受け取られる、
   ことを特徴とする請求項７に記載の装置。
10. 前記バスは、前記第１の集積回路のための第１のチップ選択信号、及び前記第２の集積回路のための第２のチップ選択信号を含む、
    ことを特徴とする請求項７に記載の装置。
11. 前記マイクロコントローラは、前記第１及び第２のチップ選択信号の両方がアサートされたことによって前記刺激イネーブルコマンドを発生するように構成される、
    ことを特徴とする請求項１０に記載の装置。
12. 前記第１及び第２の集積回路を収容するための導電性ケースをさらに備え、前記第１の電極の１つ又は前記第２の電極の１つが前記ケースを構成する、
    ことを特徴とする請求項５に記載の装置。

Images