JP2013532850A - 張り出し部およびマイクロ構造位置合わせ機能を有する単一アセンブリとしてのフリップチップ光学ダイによる光接続 - Google Patents

張り出し部およびマイクロ構造位置合わせ機能を有する単一アセンブリとしてのフリップチップ光学ダイによる光接続 Download PDF

Info

Publication number
JP2013532850A
JP2013532850A JP2013521924A JP2013521924A JP2013532850A JP 2013532850 A JP2013532850 A JP 2013532850A JP 2013521924 A JP2013521924 A JP 2013521924A JP 2013521924 A JP2013521924 A JP 2013521924A JP 2013532850 A JP2013532850 A JP 2013532850A
Authority
JP
Japan
Prior art keywords
semiconductor die
optical
alignment pin
substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013521924A
Other languages
English (en)
Other versions
JP5755330B2 (ja
Inventor
エイチ. キム、ブライアン
エス. リー、シモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2013532850A publication Critical patent/JP2013532850A/ja
Application granted granted Critical
Publication of JP5755330B2 publication Critical patent/JP5755330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/36Mechanical coupling means
    • G02B6/38Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807Dismountable connectors, i.e. comprising plugs
    • G02B6/3873Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls
    • G02B6/3882Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls using rods, pins or balls to align a pair of ferrule ends
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4249Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4256Details of housings
    • G02B6/426Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
    • G02B6/4261Packages with mounting structures to be pluggable or detachable, e.g. having latches or rails
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4292Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/36Mechanical coupling means
    • G02B6/38Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807Dismountable connectors, i.e. comprising plugs
    • G02B6/3873Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls
    • G02B6/3885Multicore or multichannel optical connectors, i.e. one single ferrule containing more than one fibre, e.g. ribbon type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

【解決手段】システムは、光学送受信機アセンブリを備え、光学送受信機を有する半導体ダイは、接続される対象の基板から張り出すようにフリップチップ接続される。アセンブリは、半導体ダイのマイクロエンジニアリング構造において半導体ダイに保持される位置合わせピンをさらに有する。位置合わせピンによって、光学送受信機は、光学送受信機を1本以上の光チャネルにインターフェースする光学レンズに受動的に位置合わせされる。
【選択図】図1

Description

本発明の実施形態は、一般的に光コネクタに関し、特に、光学的コンポーネント間の受動的な位置合わせ接続に関する。
[著作権表示/許諾]
本特許文書の開示の一部は、著作権保護の対象となる題材を含む。著作権所有者は、特許商標庁の特許包袋もしくは記録の通りに特許文書もしくは特許開示が何人により再現されようと異議を申し立てないが、その他のあらゆる著作権およびその他の権利を留保する。著作権表示は、以下に記載されるあらゆる情報、本明細書に添付される図面に記載されるあらゆる情報、および、以下に記載されるいかなるソフトウェアにも適用される:著作権(2010年、インテル・コーポレーション、無断複写・複製・転載を禁ず。
従来の光学送受信機は、光ダイオード、VCSEL(垂直キャビティ面発光レーザ)等の光学送受信機コンポーネントと、機械的に固定された光学レンズとを備える。レンズの固定には時間とコストがかかり、光コネクタに所望される精度を達成するのは技術的に困難であった。精度の不足は、より小さいフォームファクターへの光コネクタの適用を制限する一つの要因である。送受信機の組み立ては、従来、時間がかかる煩雑なプロセスであり、一般的に、ダイの設置、ワイヤボンディング、レンズの設置、エポキシ硬化等の数工程、および場合によってはその他の工程が必要とされる。また組み立てられたアセンブリの位置合わせは、従来、「アクティブ」に行われ、製造プロセス中に、ファイバを介して光を送信し、標準的な許容誤差に適合した必要な精度を達成できるようにする。
以下の記載は、本発明の実施形態の実施例として提供する図を示す図面についての記載である。図面は、限定としてではなく、例示としてだけ理解されるべきである。本明細書における一つ以上の「実施形態」についての言及においては、本発明の少なくとも一つの実施例に含まれる特定の特性、構造、もしくは特徴が記載されるものと理解されるべきである。したがって、本明細書に記載される「一つの実施形態において」もしくは「別の実施形態において」等の文言は、本発明の多様な実施形態および実施例を記載しており、必ずしも全てが同じ実施形態について言及しているとは限らない。しかし、必ずしも互いに排他的であるとも限らない。
(a)および(b)は、位置合わせピンおよび溝を有し、基板上から張り出した光学送受信機アセンブリの実施形態をそれぞれ別の視点から見たブロック図である。 位置合わせピン用の溝を有する光学送受信機アセンブリの実施形態を示すブロック図である。 位置合わせピン用の溝と、基板へのボールグリッドアレイ(BGA)接続とを有する光学送受信アセンブリの実施形態を示すブロック図である。 (a)および(b)は、位置合わせピン用の溝と、位置合わせピンを光学回路ダイに保持する支持部材とを有する光学送受信機アセンブリの実施形態をそれぞれ別の視点から見たブロック図である。 自由空間光学レンズに結合する位置合わせピンを有する光学送受信機アセンブリの実施形態を示すブロック図である。 光学レンズを介して光学送受信機アセンブリと結合される光コネクタを準備する実施形態を示す。 光学レンズを介して光学送受信機アセンブリと結合される光コネクタを準備する実施形態を示す。 光学レンズを介して光学送受信機アセンブリと結合される光コネクタを準備する実施形態を示す。 光学レンズを介して光学送受信機アセンブリと結合される光コネクタを準備する実施形態を示す。 光学レンズを介して光学送受信機アセンブリと結合される光コネクタを準備する実施形態を示す。 バネ力により位置合わせ/固定される光学レンズを介して光学送受信機アセンブリに結合される光コネクタの実施形態を示すブロック図である。 光学送受信機アセンブリを準備するプロセスの実施形態を示すフロー図である。 以下に記載する実施形態のいくつか、または全てを示し、また、本明細書に提示する発明のコンセプトのその他の在り得る実施形態もしくは実施例を示す図面についての記載を含む所定の詳細事項および実施例についての記載が以下に続く。以下に、本発明の実施形態の概略を提示し、その後に、図面を参照したより詳細な記載が続く。
本明細書に記載するアセンブリは、フリップチップ接続コンタクトを有する光学送受信機と、接続基板上から張り出したダイオーバーハングと、光学コンポーネントを受動的に位置合わせさせる位置合わせ部材とを備える。一実施形態では、位置合わせ部材は、アセンブリに設けられた1つ以上の位置合わせピンを含み、位置合わせピンは、位置合わせピンが精度良く位置合わせされるような態様で、光学送受信機半導体ダイに作り込まれたマイクロ構造とインターフェースし、それにより、対応する光学コンポーネント(たとえば、光学レンズ)との精度良い位置合わせが受動的に達成されるようにする。したがって、受動的位置合わせを利用して標準的な許容誤差に適合することができる。
光学送受信機半導体ダイにマイクロ構造が設けられる場合、位置合わせは、特定のダイへとより特定化され得る。たとえば、光学送受信機半導体ダイの処理中に、半導体ダイの内部もしくは上部にマイクロ構造を適切に作り込むと、特定のダイに対する位置合わせ特定性をより一層高めることができる。半導体ダイ上に設けられた位置合わせ部材によって、従来行われてきたような煩雑な製造工程がなくとも、位置合わせの精度を高めることができる。製造プロセスにおいてあらかじめ位置合わせメカニズムを設けることにより(たとえば、半導体ダイとの受動的位置合わせの仕組みを一体化することにより)、光学送受信機アセンブリを製造するコストおよび時間を削減することができる。
さらに、光学送受信機半導体ダイと基板とをフリップチップ接続することにより、プロファイルおよび/またはフォームファクターをより一段と小さくすることができる。ワイヤボンディングに関する処理工程を完全になくすことができるかもしれない。光学レンズを光学送受信機に受動的に位置合わせすることにより、製造プロセスにおいて従来許されていたよりも遅い段階で光学レンズを接続することができるようになる。したがって、半導体ダイおよびその他のコンポーネント上ではんだリフロー処理を行い、その後にレンズを付加することができる。この方法により、光学レンズの適切な位置合わせが保証されつつ、レンズの反りもしくは損傷が防がれる。
以下により詳細に記載するように、上部に光学送受信機を有する半導体ダイは、その上部に1つ以上の溝またはその他のマイクロ構造を有する。一実施形態では、光学送受信機の1つ以上のコンポーネントを作成する処理により、溝は半導体ダイ上に作り込まれる。したがって、光学送受信機の光モードもしくは導波管の面に対して溝を精度良く位置合わせすることができる。
1つ以上の位置合わせピンもしくは位置合わせポスト(ガイドピンもしくはガイドポストと呼んでもよい)が、対応する溝とインターフェースして半導体ダイから離れる方向に延伸し、半導体ダイ、基板、および位置合わせピンを備える光学送受信機アセンブリの得られるべき完成品にとっての受動的位置合わせ部材となる。位置合わせピンを溝において半導体ダイに保持する支持メカニズムを設けることができる。
図1(a)および1(b)は、位置合わせピンおよび溝を備え、基板上から張り出した光学送受信機アセンブリの実施形態をそれぞれ異なる視点から見たブロック図を示す。まず図1(a)を参照すると、光学ダイ102は、V形溝130を有する。光学ダイ102は、その内部もしくは上部に光学送受信機回路が作り込まれた半導体(たとえば、シリコン、SiGe、もしくは、3−5族の組み合わせの任意のもの)ダイを表す。光学送受信機回路は、アクティブモードにおいて1つ以上の導波管110となる電子機器を有する。導波管は、ダイの「アクティブ領域」と考えてよく、回路が作り込まれた半導体ダイの表面もしく面またはその近傍に生成される。当該表面は、導波管に最近接するダイの面と考えてよい。
V形溝130は、マイクロ構造もしくはマイクロエンジニアリング構造(micro−engineered structure)の一例である。使用できるその他の種類の構造としては、位置合わせピンの位置合わせ対象とすることができるポスト(たとえば、直線状に並んだ複数のポスト)または壁面(たとえば、半導体ダイの面から突出した細長構造、もしくは、溝とは逆の構造)が挙げられる。V形溝130は、たとえば、エッチングにより、または鋸刃で溝を形成することにより、半導体ダイ上に作り込んでよい。さらに、レーザーカッティングによる高精度作成技術により溝を形成することができる。ポストもしくは壁面は、結晶構造を成長させることにより、または、マイクロ構造が残留するように材料を除去することにより形成することができる。
一実施形態では、V形溝130は、光学ダイ102の半導体バルクにエッチングにより作り込まれる。一実施形態では、溝は、光学電子機器回路の1つ以上のコンポーネントを形成するのに用いるフォトリソグラフィープロセスで光学ダイ102に作り込まれる。したがって、溝は、回路を形成するのに用いられるのと同じ技術で作り込んでよい。この溝は、光学回路(photonics)の導波管面とリソグラフィーにより位置合わせされる。導波管面は、光学送受信機の動作中に光を送信もしくは受信する入口となるダイの面もしくは縁部である。溝を導波管面と位置合わせさせることにより、理論的もしくは設計上の配置ではなく、実際に作り込まれた導波管に位置合わせピンを精度よく位置合わせさせることが可能になる。
光学ダイ102は、動作中に光を発生および/または受信する。当業者には理解されるように、光を発生もしくは受信する領域は、導波管、光モード、もしくはアクティブ光領域と呼んでもよい。光学ダイ102は、1つ以上の導波管110を有する。図には4つの導波管が示されているが、導波管の数は、本明細書に記載される主題にとって重要ではなく、任意の数であってよい。
光学ダイ102は、パッケージ基板とも呼ばれる基板104に接合される。基板104は、光学ダイを実装することができるものであり、光学ダイを電源と、場合によってはその他のコンポーネント(その他の電気接続性)とに接続する相互接続配線を備えてよい。光学回路を基板に相互接続する従来のワイヤボンディング技術とは対照的に、光学ダイ102は、基板104にフリップチップ接続される。当技術分野で理解されているように、フリップチップ接続では、作り込まれた半導体集積回路(IC)を反転させて、回路が作り込まれた当該面を基板に接続させる。したがって、光学ダイ102に面106は、回路を形成するべく作り込まれた面であり、導波管110がその上部(もしくは近傍)で悪ディブとなる面である。面106は、基板104に相互接続するためのコンタクトを有する面でもある。
理解されるであろうように、光学ダイ102は、一般的に、光学ダイ(つまり、光学送受信機)に光信号を送信させ、および/または、光学送受信機を介して受信した光信号を受信および処理させる処理ユニット等のその他の回路コンポーネントとともに用いられる。したがって、光学ダイ102上のコンタクトは、基板104上のコンタクトに対応して、意図した相互接続を実現する。フリップチップコンタクト120は、基板104と光学ダイ102との間のコンタクトもしくはコネクションである。一実施形態では、コンタクト120は、光学ダイ102のコンタクトを、基板104上の対応するコンタクトに接続するはんだボールである。記載上の目的で、コンタクト120は、相互接続部材のうち任意のもしくは全ての部材を表す。
理解されるであろうように、光学レンズが接続されない場合、もしくは、光学回路に一体化されている場合は、レンズを変形させる危険性がないので、光学ダイ102を基板104にリフローはんだ付けすることができる。本明細書に記載される位置合わせ部材の存在により、この段階ではまだ、光学レンズを光学回路に接合させる必要はない。
位置合わせピン140は、光学送受信機アセンブリ(たとえば、光学ダイ102、基板104、ならびにV形溝130およびピン140等の位置合わせメカニズム)の位置合わせ部材である。位置合わせピン140は、V形溝130において光学ダイ102にコンタクトする。したがって、位置合わせピン140は、ピンの長軸に沿って光学ダイ102のマイクロ構造にコンタクトする。位置合わせピン140は、多面状であっても円形であってもよく、本体は全体的に円筒状(もしくは、長方形状)である。
図1(b)を参照すると、光学ダイ102は、基板104上に搭載され、基板上から張り出している。IC処理では、基板が半導体ダイよりも大きい表面積を有することは一般的であり、したがって、基板は、ダイから「張り出している」と考えてよい。しかし、図1(b)に見られるように、光学ダイ102が、基板104上から張り出すように、基板上に搭載されている。張り出し150は、基板104の縁から光学ダイ102が張り出す量を表す。
V形溝130は、光学ダイ102が張り出す基板104の縁から「外れている」ことが分かるであろう。したがって、V形溝130(およびV形溝130とインターフェースする位置合わせピン140)の長軸は、基板104の縁を越えて基板104の縁から張り出した光学ダイ102の面106上で延伸する。位置合わせピン140は、張り出し150内のV形溝130において、光学ダイ102にコンタクトもしくは当接する。一実施形態では、位置合わせピン140は基板104に当接するが、基板と位置合わせピンとのコンタクトは必須ではない。
一実施形態では、位置合わせピン140は、溝の幅より大きい直径もしくは断面長を有しており、もしくは、位置合わせピン140がV形溝130内に完全に嵌合しない十分な大きさを少なくとも有する。したがって、一実施形態では、V形溝130(もしくはその他のマイクロ構造)は、半導体ダイと位置合わせピンとの間にスペースを有するよう設計および製造される。位置合わせピンの半導体ダイへの固定に関するさらなる詳細を以下に提示する。
図面において、様々な詳細が強調されるが、一定の縮尺で図示することは意図されていないことは理解されよう。むしろ、図面は、システムのコンポーネントおよび特性を示す目的だけに供されるのであり、必ずしも比もしくは寸法を示すのではない。
図1(a)および1(b)を特に参照して所定の詳細事項を述べたが、詳細事項は、非限定的な例を提示するものであることは理解されよう。一般的に、光学回路を有する半導体ダイは、接続基板から張り出し、光学送受信機を光チャネルに受動的に位置合わせさせるマイクロ構造および位置合わせピンを有する。
本明細書に記載される技術によって、BGAによる相互接続により実装しうる薄型の光パッケージが可能となる。フリップチップ半導体ダイを張り出させ、マイクロ構造およびガイドピンにより受動的位置合わせを行うことにより、余分な高さを必要とせずに光パッケージを形成することができる。一実施形態では、導波管は、光学ダイの縁部の発光レーザーもしくは縁部の検出器である。張り出し部により、位置合わせピンをパッケージの中央で用いることが可能になる。理解されるであろうように、位置合わせメカニズム(位置合わせピンもしくはガイドピン)および導波管の両方がパッケージの中央に位置しており、それにより、光学送受信機を実装するのに必要な高さが低くなる。マイクロ構造位置合わせ部材を張り出させることにより、光学送受信機が取り付けられる回路基板とのスペースをピンおよびピン支持部材に用いることが可能になる。利点としては、導波管に基づいた有機パッケージのコンセプトと、受動的な位置合わせとが挙げられる。
張り出しおよびマイクロ構造位置合わせに加えて、光学レンズと光ファイバとの結合を従来の方法よりも改善させることができる。従来の機械的な方法で固定される光学レンズと異なり、一実施形態では、光学レンズは、以下により詳細に記載するように、また、たとえば図7に見られるように、光コネクタと光学送受信機デバイスとの間に浮遊している。光学レンズは、光学送受信機取り付けプロセス中に設置される位置合わせピンもしくは位置合わせ部材を用いて、係合させる。
本明細書において記載される光コネクタアセンブリおよび光学レンズは、前もって組み立てられており、それにより、レンズの組み立てにかかる時間および煩雑さを少なくすることができる。さらに、光学コンポーネントにIRリフロープロセスを施す必要はない。最後に、本明細書に記載されるファイバの結合は、光ファイバを研磨する必要性を少なくしたりなくしたりすることで簡略化することができ、ファイバは、適切にクリービングした直後に、筐体に設置することができる。
図2は、位置合わせピン用の溝を有する光学送受信機アセンブリの実施形態を示すブロック図である。光学ダイ202は、「U」形状を有する溝210を有する。U形溝210を図1のV形溝130と比較してみる。半導体ダイにおいて溝を位置合わせ部材として用いる場合、V形またはU形の形状のトレンチとすることができる。U形トレンチは、図に示すなめらかなU形状に加えて、より角張った、もしくは方形状の断面を有するトレンチも含むものと理解される。
さらに指摘すべきは、半導体ダイと基板との間のコンタクト相互接続は、フリップチップはんだボール230により示されるように、はんだボールであってよく、もしくは、はんだボールを含んでよいことである。したがって、はんだボール230を介して光学ダイ202を基板204に接続してよい。理解されるであろうように、図に示されるコンタクトの数は、部材を図示する意図において、任意である。必要なコンタクトの数は、アセンブリの機能と、光学回路を利用する際にシステムで必要とされる相互接続の数とによって決まることは理解されよう。
位置合わせピン220が「設置されていない」状態で示されており、矢印によってピンが溝210で光学ダイ202と接するよう設置されることが示されている。溝210のU形断面は、溝210のトレンチ断面の領域に、位置合わせピン220が完全には収まらないことを示している。したがって、位置合わせピンが設置されても、光学ダイ202との間にスペースが残る。位置合わせピン220の縁は、溝210のトレンチの「最深」部には接触しない。ここで、深さは、溝が存在する光学ダイ202の面から直交する方向に離れる距離として考える。
図3は、位置合わせピン用の溝を有し、ボールグリッドアレイ(BGA)により基板に接続される光学送受信機アセンブリの実施形態を示すブロック図である。図3は、図1および図2を「底面」から見た図を示しており、紙面の奥行き方向で最も深い部分に光学ダイ310が、次に深い部分に位置合わせピン330およびBGA340が、最後に基板320が示されている。
位置合わせピン330は、上記したものの一例であり、溝(不図示)において光学ダイ310に接する。溝は、光学ダイ310に沿って、光学ダイ310および基板320が重なり合う領域まで延伸する場合もしない場合もある。位置合わせピン330(および場合によってはその他の位置合わせピン)を設置可能とするべく、溝(もしくはその他のマイクロ構造は)、少なくとも張り出し領域350において光学ダイ310に存在する。
光学ダイ310および基板320は、コンタクト342のアレイを含むBGA340によって、相互接続されている。一実施形態では、基板320は光学ダイ310よりも面積が大きく、張り出しは位置合わせのためだけに設けられる。したがって、基板320は、張り出し350が存在する縁部以外のその他全ての縁部において、光学ダイ310の領域よりも大きくてよい。
図4(a)および4(b)は、位置合わせピン用の溝と、位置合わせピンを光学ダイに保持する支持部材とを有する光学送受信機アセンブリの実施形態をそれぞれ異なる視点から見たブロック図である。図4(a)および4(b)は、上記した図1(a)および1(b)にそれぞれ類似している。図4(a)および4(b)は、支持部材420およびアンダーフィル460を備える実施形態をさらに示す。
光学ダイ402は、位置合わせピン440が設置される溝410を有する。基板404は、図4(a)の視点からは、支持部材420の背後に示されている。支持部材420によって、位置合わせピン440は、光学ダイ402に対して、溝410において定位置保持される。支持部材420は、支持部材の窪みであるピンチャネル430を有し、その窪みにおいて、位置合わせピン440は、溝410と支持部材420との間に保持される。一実施形態では、ピンチャネル430は、位置合わせピン440の直径よりも大きいトレンチ幅もしくは窪み幅を有し、ピンが窪みの内部に完全に収まるようになっている。接着剤を用いて支持部材420が定位置に固定され、それにより、位置合わせピン440が定位置に固定される。
一実施形態では、接着剤は、図4(b)に示すアンダーフィル460である。アンダーフィル(たとえば、エポキシ)によって、コンタクト間のギャップ(つまり、光学ダイ402と基板404との間の、コンタクト間を含む空間)と、位置合わせピン440の周りの空間とを充填することができる。位置合わせピン440の周りの空間は、位置合わせピンと基板との間の空間、位置合わせピンと支持部材との間の空間、位置合わせピンと光学ダイとの間の空間である。アンダーフィル材料が凝固もしくは硬化すると、光学ダイ402、基板404、支持部材420、および位置合わせピン440は、単一モジュールアセンブリとして互いに接着される。
図5は、自由空間光学レンズ(free space optical lens)にインターフェースする位置合わせピンを有する光学送受信機アセンブリの実施形態を示すブロック図である。アセンブリの全てのコンポーネントを組み立てた結果が示されている。基板510は、上記した基板である。光学送受信機520は、上記した光学ダイである。位置合わせピン540によって、光学送受信機を光チャネルに受動的に位置合わせさせることができる。基板510は、アセンブリの枠組みとなって、アセンブリを1つ以上のファイバチャネルを備えるファイバアセンブリに接続できるようにする送受信機フレーム530をさらに有する。一実施形態では、位置合わせピン540を定位置に保持する支持部材は、送受信機フレーム530の一部である。しかし、単一部材であるとは限らない。
光学送受信機は、光学レンズと結合することが可能な、あらかじめ組み立てられた単一のモジュールである。アセンブリへの光学レンズの結合は、図6および図7を参照して以下により詳細に記載する。
図6A〜6Eは、光学レンズを介して光学送受信機アセンブリと結合する光コネクタを準備する実施形態を示す。一実施形態では、光学レンズ、光ジャンパーコネクタ、およびコネクタラッチを備える光学レンズケーブルアセンブリを介して、結合を行う。
図6Aを参照すると、ケーブルコネクタ610は、1本以上のファイバ622を実装する場所である。本明細書に記載される技術は、ファイバの本数が単一本である場合に用いることができるが、ファイバケーブルの本数が4本、8本、12本、16本、もしくはそれ以上である場合にも用いることができることは理解されよう。ケーブルコネクタ610は、光ジャンパーコネクタの土台であると考えてよい。コネクタ610は、ファイバ622の取り付け箇所であるファイバベイ620を有する。一実施形態では、ケーブルコネクタは、取り付けるファイバ622ごとにガイド穴を有する。ファイバベイ620は、各ファイバが敷設されるチャネルもしくは窪みを有してよい。
図6Bを参照すると、外皮を剥いてきれいにしたファイバ(必ずしも研磨する必要はない)がケーブルコネクタ610に挿入され、シール630が適用されている。シール630は、たとえば、エポキシであってよい。コネクタ610は、コネクタ610のファイバベイ620とは反対の側にコネクタポスト640をさらに有する。
図6Cおよび6Dを参照すると、ファイバが取り付けられ、エポキシが硬化した段階において、光学ラッチ(optical latch)が取り付けられる。バネ642がポスト640に取り付けられ、コネクタがコネクタラッチ650に挿入される。コネクタラッチ650により、バネ642を介して光学レンズケーブルアセンブリを光学送受信機に当接させる一定のバネ力が与えられる。コネクタラッチ650は、ポスト640を通過させて移動させる穴652を有しており、バネ642が伸縮できるようになっている。
図6Eを参照すると、収縮穴652が、収縮していないバネ670とともに示されている。バネが収縮すると、ポスト640はラッチの穴(つまり、圧縮穴652);たとえば図7の730を参照)を貫通して突出する。コネクタラッチが取り付けられると、浮遊する光学レンズ660が光ジャンパーコネクタに挿入される。一実施形態では、光学レンズ660は、コネクタラッチの対応するラッチフックに掛けられるラッチを有する。
光学レンズ660は、図面のハイライト領域の引き出し部に示されるように、位置合わせ穴662を有する。位置合わせ穴662は、上記した位置合わせピンに対応する。つまり、光学送受信機アセンブリの位置合わせピンは、光学レンズケーブルアセンブリの位置合わせ穴662に挿入される。さらに、ファイバコネクタと光学レンズ660との合わせも、同様の技術により受動的に達成させることができる。たとえば、ファイバコネクタが穴またはポストを有し、レンズが対応するポストまたは穴を有してよい。穴および対応するポストについての記載は、その他の種類の凹み切り込みおよび対応する凸部についても当てはまることは理解されよう。したがって、ファイバコネクタおよび光学レンズは、受動的な位置合わせにより合わせられ、ファイバと光学回路とが位置合わせされる。
光学レンズ660は、光学送受信機アセンブリの光学送受信機と結合される。位置合わせ穴と、バネの収縮によるバネ力とにより、位置合わせピンが、光学レンズにおける対応するギャップ(穴)に受動的に位置合わせされる。一実施形態では、光学レンズは、光信号を拡大(平行化)して導波管と光ファイバチャネルとの間に集光させる自由空間光学レンズ(free−space optics lens)である。
図7は、バネ力により位置合わせ/固定された光学レンズを介して光学送受信機アセンブリに結合される光コネクタの実施形態を示すブロック図である。図6のケーブルアセンブリは、光学送受信機アセンブリに結合することができる。光学送受信機およびケーブルアセンブリは両方とも予め組み立てられており、レンズをこれら2つの間に挿入すると、接続時に受動的に位置合わせされる。光学送受信機アセンブリ710上でラッチメカニズムを用いることにより、光学レンズケーブルアセンブリ上のコネクタラッチを取り付ける。一実施形態では、光学レンズケーブルアセンブリのコネクタラッチは、送受信機フレーム720のラッチ722に接続し、ラッチと、収縮したバネ730からのバネ力との組み合わせにより、機械的な仕組みで固定される。
図8は、光学送受信機アセンブリを準備するプロセスの実施形態を示すフロー図である。本明細書で示すフロー図は、ハードウェア、ソフトウェア、もしくはこれらを組み合わせたものを含みうる処理ロジックにより実行されうる多様な処理動作のシーケンスの例を提示する。特定のシーケンスもしくは順序で示されるが、特段明記しない限り、動作の順序は変更することができる。したがって、示される実施例は、単に一例として理解されるべきであり、処理は異なる順序で実行することができ、並列に実行してよい動作もある。さらに、本発明の多様な実施形態において、1つ以上の動作を省略することができ、したがって、全ての動作が全実施例で必要とされるのではない。その他の処理フローも可能である。
光学送受信機アセンブリを、光学送受信機回路がダイに作り込まれた光ICもしくは半導体ダイから形成する。ダイに回路を作り込む製造者は、光学送受信機アセンブリを製造する製造者と必ずしも一致しない。しかし、いずれかの時点で、光学送受信機回路を半導体ダイに作り込み、ダイをアセンブリで用いられるように準備する(802)。
光学送受信機回路を半導体ダイに形成するプロセスとは別のプロセスとして、またはその一部として、1つ以上の溝を半導体ダイに作り込む(804)。または、上記したように、その他のマイクロ構造を用いることもできる。同じく上記したように、溝を回路と同時に形成する利点は、溝と導波管の面とがより高精度に位置合わせされることである。
光学回路およびマイクロエンジニアリング溝を有する半導体ダイを基板にフリップチップ接続する(806)。基板によって、電気接続、熱伝導、機械構造、またはその他の機能が半導体ダイに提供されうる。ダイがフリップチップ接続されると、半導体ダイの溝が基板に対向し、光学送受信機回路の導波管(たとえば、アクティブ領域)に最近接する半導体面が基板に対向する。
半導体ダイのフリップチップ接続には、導波管面および溝を有する半導体ダイを基板から張り出るように位置付けることが含まれる。半導体ダイを適切に位置付けたら、半導体ダイをリフロー処理により基板に接着する(808)。半導体ダイを基板に接着すると、位置合わせピンを対応する溝において半導体ダイにコンタクトさせる(810)。
位置合わせピンを支持ピースにより定位置に保持または固定する(812)。次に、位置合わせピンを半導体ダイおよび基板に接着剤により固定する(814)。一実施形態では、半導体ダイへの位置合わせピンの固定には、半導体ダイと基板との間と、半導体ダイに対する位置合わせピンの周りとにアンダーフィル接着剤を挿入するアンダーフィルプロセスにより位置合わせピンを半導体ダイに接着することが含まれる。
得られたアセンブリが送受信機アセンブリである。一実施形態では、次に、送受信機アセンブリを光学レンズに結合させることができる(816)。光学レンズは、送受信機アセンブリの位置合わせピンに受動的に位置合わせされる浮遊レンズであり、送受信機アセンブリの定位置にバネ力により保持される。一実施形態では、光学レンズは、送受信機アセンブリに結合される(818)ケーブルアセンブリもしくはファイバコネクタアセンブリの一部である。
本明細書において多様な動作もしくは機能を記載する程度において、それらは、ソフトウェアコード、命令、設定、および/またはデータとして記載もしくは定義されうる。コンテンツは、直接実行可能な(「オブジェクト」もしくは「実行可能」形式の)ソースコードまたは差分コード(「デルタ」もしくは「パッチ」 コード)であってよい。本明細書に記載した実施形態のソフトウェアコンテンツは、コンテンツを格納した製品を介して、または通信インターフェースを操作し、通信インターフェース上でデータを送信する方法を介して、提供してよい。記載した機能もしくは動作を機械可読記憶媒体によって機械に実行させてよく、機械可読記憶媒体は、機械(たとえば、コンピューティング装置、電子システム等)によりアクセス可能な形態で情報を格納する、たとえば、記録可能/記録不可能媒体(たとえば、読み出し専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリ装置等)等の任意のメカニズムである。通信インターフェースは、ハードワイヤード、無線、光等の媒体へのインターフェースとなって別のデバイスと通信を行う、たとえば、メモリバスインターフェース、プロセッサバスインターフェース、インターネット接続、ディスクコントローラ等の任意のメカニズムである。通信インターフェースの設定は、設定パラメータを設けることにより、および/または、ソフトウェアコンテンツを記述したデータ信号を発生するよう通信インターフェースに信号を送信することにより、行うことができる。通信インターフェースには、1つ以上のコマンドにより、もしくは、通信インターフェースに送信される信号によりアクセスすることができる。
本明細書に記載した多用なコンポーネントは、記載した動作もしくは機能を実行する手段であってよい。本明細書に記載した各コンポーネントは、ソフトウェア、ハードウェア、もしくはこれらの組み合わせである。コンポーネントは、ソフトウェアモジュール、ハードウェアモジュール、専用ハードウェア(たとえば、特定用途向けハードウェア、特定用途向け集積回路(ASIC)、デジタル信号プロセッサ(DSP)等)、組み込みコントローラ、ハードワイヤード回路等として実装することができる。
本明細書に記載した内容に加え、本発明の範囲から逸脱することなく、本発明について開示した実施形態および実施例に多様な変更を行ってよい。したがって、本明細書における説明および例示は、限定的意図としてではなく、説明的意図として解釈されるべきである。本発明の範囲は、以下の特許請求の範囲を参照することによってだけ、評価されるべきである。

Claims (20)

  1. 光学送受信機回路の実装マウントとなる実装基板と、
    光学送受信機回路を有し、前記実装基板にフリップチップ接合され、前記光学送受信機回路の光モードにおいてアクティブとなるよう縁部が前記実装基板から張り出す半導体ダイであって、前記実装基板に接合されたときに前記実装基板に対向する溝が半導体バルクに作り込まれた半導体ダイと、
    前記溝において前記半導体ダイにコンタクトし、前記半導体ダイよりも延伸して前記実装基板から離れて前記光学送受信機回路の前記光モードを光学レンズに受動的に位置合わせさせる位置合わせピンと、
    前記位置合わせピンを、前記溝において前記半導体ダイに保持する支持部材と
    を備える装置。
  2. 前記溝は、前記光学送受信機回路の1つ以上のコンポーネントを形成するために用いられるフォトリソグラフィープロセスにより前記半導体バルクにエッチングされる溝である請求項1に記載の装置。
  3. 前記溝は、前記光学送受信機回路の導波管面にリソグラフィーにより位置合わせされる溝である請求項2に記載の装置。
  4. 前記溝は、V形トレンチである請求項1に記載の装置。
  5. 前記位置合わせピンは、前記半導体ダイの張り出し部における前記溝において前記半導体ダイに当接する請求項1に記載の装置。
  6. 前記位置合わせピンは、前記溝の幅より大きい直径を有し、前記支持部材は、前記位置合わせピンを前記溝との間に保持する窪みを有する請求項5に記載の装置。
  7. 前記位置合わせピンは、さらに、前記実装基板に当接する請求項1に記載の装置。
  8. 前記半導体ダイと、前記実装基板と、前記支持部材との間の空間、前記位置合わせピンの周りの空間、および前記半導体ダイの周りの空間を充填して、前記実装基板、前記半導体ダイ、前記位置合わせピン、および前記支持部材を単一のモジュールアセンブリとして固定するアンダーフィル接着剤をさらに備える請求項1に記載の装置。
  9. 前記光学送受信機回路とインターフェースする光学レンズであって、前記位置合わせピンに対応するギャップを有し、バネ機構により前記光学送受信機回路とインターフェースして前記ギャップにおいて前記位置合わせピンに受動的に位置合わせされる光学レンズをさらに備える請求項1に記載の装置。
  10. 前記光学レンズは、光信号を拡大して前記光モードと光ファイバとの間に集光させる自由空間光学レンズである請求項9に記載の装置。
  11. 光学送受信機回路を有し、前記光学送受信機回路の導波管に最近接する面にボールグリッドアレイ(BGA)コンタクトインターフェースを有し、前記BGAコンタクトインターフェースによりフリップチップ接合される半導体ダイであって、前記導波管に最近接する前記面に、位置合わせピンとインターフェースするマイクロエンジニアリング構造を有し、前記半導体ダイがフリップチップ接合される対象の基板から張り出す半導体ダイと、
    前記マイクロエンジニアリング構造において前記半導体ダイとコンタクトし、前記半導体ダイよりも延伸して前記張り出す部分から離れて前記光学送受信機回路の前記導波管を光学レンズに受動的に位置合わせさせる位置合わせピンと、
    前記位置合わせピンを、前記マイクロエンジニアリング構造において前記半導体ダイに保持する支持部材と
    を備える装置。
  12. 前記マイクロエンジニアリング構造は、前記半導体ダイに作り込まれた溝である請求項11に記載の装置。
  13. 前記溝は、V形もしくはU形のトレンチである請求項12に記載の装置。
  14. 前記半導体ダイを前記基板に、前記位置合わせピンを前記半導体ダイに接着するアンダーフィル接着剤をさらに備える請求項11に記載の装置。
  15. 前記光学送受信機回路にインターフェースする光学レンズであって、前記位置合わせピンに対応するギャップを有し、バネ機構により前記光学送受信機回路にインターフェースして前記ギャップにおいて前記位置合わせピンに受動的に位置合わせされる光学レンズをさらに備える請求項11に記載の装置。
  16. 半導体ダイを基板にフリップチップ接続したときに前記基板に対向する前記半導体ダイの溝と、フリップチップ接続したときに前記基板に対向する、光学送受信機回路の導波管に最近接する前記半導体ダイの面とにおいて、前記半導体ダイを前記基板にフリップチップ接続する段階と
    前記光学送受信機回路を光学レンズに受動的に位置合わせさせる位置合わせピンを前記溝において前記半導体ダイに固定する段階と
    を備え、
    前記半導体ダイは、前記半導体ダイ上に光学送受信機回路が作り込まれ、かつ、前記半導体ダイ上にマイクロエンジニアリング溝を有し、
    前記フリップチップ接続する段階は、前記半導体ダイを前記基板の縁から張り出させて、光モードの面を前記基板から張り出させる段階を有する
    方法。
  17. 前記半導体ダイ上の前記マイクロエンジニアリング溝は、さらに、前記光学送受信機回路の作り込みとともに、前記半導体ダイにリソグラフィーにより作り込まれた溝である請求項16に記載の方法。
  18. 前記半導体ダイを前記基板にフリップチップ接続する段階は、前記半導体ダイを前記基板にボールグリッドアレイ(BGA)により接続する段階さらに有する請求項16に記載の方法。
  19. 前記位置合わせピンを前記半導体ダイに固定する段階は、前記半導体ダイと前記基板との間と、前記半導体ダイにおける前記位置合わせピンの周りとにアンダーフィル接着剤を挿入するアンダーフィルプロセスにより、前記位置合わせピンを前記半導体ダイに接着する段階をさらに有する請求項16に記載の方法。
  20. 前記光学送受信機回路の前記導波管に光学レンズを結合する段階と、
    機械的なバネ力により前記光学レンズを前記半導体ダイに固定する段階と
    をさらに備える請求項16に記載の方法。
JP2013521924A 2010-07-27 2011-07-27 張り出し部およびマイクロ構造位置合わせ機能を有する単一アセンブリとしてのフリップチップ光学ダイによる光接続 Active JP5755330B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/844,656 2010-07-27
US12/844,656 US8373259B2 (en) 2010-07-27 2010-07-27 Optical connection through single assembly overhang flip chip optics die with micro structure alignment
PCT/US2011/045486 WO2012015885A2 (en) 2010-07-27 2011-07-27 Optical connection through single assembly overhang flip chip optics die with micro structure alignment

Publications (2)

Publication Number Publication Date
JP2013532850A true JP2013532850A (ja) 2013-08-19
JP5755330B2 JP5755330B2 (ja) 2015-07-29

Family

ID=45525816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013521924A Active JP5755330B2 (ja) 2010-07-27 2011-07-27 張り出し部およびマイクロ構造位置合わせ機能を有する単一アセンブリとしてのフリップチップ光学ダイによる光接続

Country Status (6)

Country Link
US (1) US8373259B2 (ja)
JP (1) JP5755330B2 (ja)
KR (1) KR101521779B1 (ja)
CN (1) CN103026279B (ja)
TW (1) TWI507751B (ja)
WO (1) WO2012015885A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017502502A (ja) * 2013-12-27 2017-01-19 インテル コーポレイション 光電子パッケージアセンブリ

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039938B2 (en) * 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
US8404501B2 (en) * 2010-12-07 2013-03-26 Faraday Technology Corp. Semiconductor package structure and manufacturing method thereof
WO2013155263A1 (en) * 2012-04-11 2013-10-17 Ultra Communications, Inc. Small form factor transceiver compatible with solder processing
US9201201B2 (en) 2012-04-20 2015-12-01 Corning Cable Systems Llc Fiber trays, fiber optical modules, and methods of processing optical fibers
US9946032B2 (en) * 2012-04-20 2018-04-17 Corning Optical Communications LLC Fiber optic modules having a fiber tray, optical-to-optical fiber optic connectors, and methods thereof
US8938136B2 (en) 2012-08-08 2015-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Opto-electronic system having flip-chip substrate mounting
US9417406B2 (en) * 2012-08-31 2016-08-16 Corning Cable Systems Llc Cable assemblies and optical connector assemblies employing a unitary alignment pin and translating element
US10139573B2 (en) 2012-08-31 2018-11-27 Corning Optical Communications LLC Cable assemblies, optical connector assemblies, and optical connector subassemblies employing a unitary alignment pin and cover
US20140161385A1 (en) * 2012-12-07 2014-06-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and Apparatus for Coupling to an Optical Waveguide in a Silicon Photonics Die
KR101493175B1 (ko) * 2013-01-24 2015-02-12 가부시키가이샤후지쿠라 광결합 방법 및 커넥터 부착 케이블의 제조방법
US9417411B2 (en) 2014-02-21 2016-08-16 Aurrion, Inc. Optical and thermal interface for photonic integrated circuits
US9946042B2 (en) 2014-11-11 2018-04-17 Rockley Photonics Limited Electronic/photonic chip integration and bonding
US9627480B2 (en) 2014-06-26 2017-04-18 Globalfoundries Inc. Junction butting structure using nonuniform trench shape
US9245865B1 (en) * 2014-12-15 2016-01-26 Xilinx, Inc. Integrated circuit package with multi-trench structure on flipped substrate contacting underfill
US20170123159A1 (en) * 2015-10-28 2017-05-04 Dritan Celo Alignment system for optical coupling assembly
US10025033B2 (en) 2016-03-01 2018-07-17 Advanced Semiconductor Engineering, Inc. Optical fiber structure, optical communication apparatus and manufacturing process for manufacturing the same
US10241264B2 (en) 2016-07-01 2019-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US10295740B2 (en) 2016-07-07 2019-05-21 Mellanox Technologies, Ltd. Integrating silicon photonics and laser dies using flip-chip technology
WO2018182516A1 (en) * 2017-03-29 2018-10-04 Agency For Science, Technology And Research Optical assembly and method of forming the same
DE102017112131A1 (de) * 2017-06-01 2018-12-06 Reichle & De-Massari Ag Optische Leiterplatte mit Steckverbinder
EP3550603B1 (en) * 2018-04-03 2020-11-18 IMEC vzw A method for coupling a semiconductor component to a target substrate by transfer printing
US10921528B2 (en) * 2018-06-07 2021-02-16 Senko Advanced Components, Inc. Dual spring multi-fiber optic connector
US11500153B2 (en) 2019-10-15 2022-11-15 Ayar Labs, Inc. Multi-chip packaging of silicon photonics
US11145606B1 (en) 2020-03-26 2021-10-12 Globalfoundries U.S. Inc. Corner structures for an optical fiber groove
US20220122924A1 (en) * 2020-10-19 2022-04-21 Rockley Photonics Limited Integrated self-aligned assembly
CN113467015B (zh) * 2021-08-03 2023-03-21 新疆师范大学 一种激光器耦合台的中心校准装置
US11650381B1 (en) 2022-02-12 2023-05-16 Globalfoundries U.S. Inc. PIC die and package with cover for multiple level and multiple depth connections of fibers to on-chip optical components

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05264864A (ja) * 1992-03-17 1993-10-15 Furukawa Electric Co Ltd:The 光導波路素子
JPH11258465A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 光半導体モジュール及びその製造方法
JP2001085798A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体レーザモジュールおよび波長分割多重光伝送システム
JP2001356245A (ja) * 2000-06-09 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 光モジュールの製造方法
JP2002174755A (ja) * 2000-12-07 2002-06-21 Japan Aviation Electronics Industry Ltd 光コネクタモジュール
JP2002341192A (ja) * 2001-05-15 2002-11-27 Ricoh Opt Ind Co Ltd カップリングレンズユニット
JP2006030868A (ja) * 2004-07-21 2006-02-02 Hirose Electric Co Ltd 光電気複合型コネクタ及びそれを用いた基板
JP2008015336A (ja) * 2006-07-07 2008-01-24 Fujitsu Ltd 回路基板及び半導体デバイスの光結合方法
JP2009080451A (ja) * 2007-09-05 2009-04-16 Toshiba Corp フレキシブル光電気配線及びその製造方法
JP2009536362A (ja) * 2006-05-05 2009-10-08 リフレックス フォトニックス インコーポレイテッド 光学有効集積回路パッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
KR100302144B1 (ko) 1999-08-05 2001-11-01 고한준 실리콘온인슐레이터 광도파로를 이용한 커넥터형 광트랜시버
JP2001133667A (ja) * 1999-11-09 2001-05-18 Sumitomo Electric Ind Ltd 光通信モジュールおよび光半導体チップを生産する方法
US6344664B1 (en) * 1999-12-02 2002-02-05 Tera Connect Inc. Electro-optical transceiver system with controlled lateral leakage and method of making it
US7023705B2 (en) * 2001-08-03 2006-04-04 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7073955B1 (en) 2001-09-17 2006-07-11 Stratos International, Inc. Transceiver assembly for use in fiber optics communications
US7557300B2 (en) * 2004-07-05 2009-07-07 Versa Power Systems, Ltd. Flexible high temperature cables
US7373052B2 (en) * 2006-05-05 2008-05-13 Sioptical, Inc. Passive fiber alignment arrangement for coupling to nano-taper optical waveguides

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05264864A (ja) * 1992-03-17 1993-10-15 Furukawa Electric Co Ltd:The 光導波路素子
JPH11258465A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 光半導体モジュール及びその製造方法
JP2001085798A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体レーザモジュールおよび波長分割多重光伝送システム
JP2001356245A (ja) * 2000-06-09 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 光モジュールの製造方法
JP2002174755A (ja) * 2000-12-07 2002-06-21 Japan Aviation Electronics Industry Ltd 光コネクタモジュール
JP2002341192A (ja) * 2001-05-15 2002-11-27 Ricoh Opt Ind Co Ltd カップリングレンズユニット
JP2006030868A (ja) * 2004-07-21 2006-02-02 Hirose Electric Co Ltd 光電気複合型コネクタ及びそれを用いた基板
JP2009536362A (ja) * 2006-05-05 2009-10-08 リフレックス フォトニックス インコーポレイテッド 光学有効集積回路パッケージ
JP2008015336A (ja) * 2006-07-07 2008-01-24 Fujitsu Ltd 回路基板及び半導体デバイスの光結合方法
JP2009080451A (ja) * 2007-09-05 2009-04-16 Toshiba Corp フレキシブル光電気配線及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017502502A (ja) * 2013-12-27 2017-01-19 インテル コーポレイション 光電子パッケージアセンブリ
KR101844535B1 (ko) * 2013-12-27 2018-04-02 인텔 코포레이션 광전자 패키징 어셈블리
US10014654B2 (en) 2013-12-27 2018-07-03 Intel Corporation Optoelectronic packaging assemblies

Also Published As

Publication number Publication date
WO2012015885A3 (en) 2012-04-19
KR20130034053A (ko) 2013-04-04
JP5755330B2 (ja) 2015-07-29
TW201217845A (en) 2012-05-01
WO2012015885A2 (en) 2012-02-02
US20120025209A1 (en) 2012-02-02
US8373259B2 (en) 2013-02-12
TWI507751B (zh) 2015-11-11
CN103026279A (zh) 2013-04-03
KR101521779B1 (ko) 2015-05-20
CN103026279B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
JP5755330B2 (ja) 張り出し部およびマイクロ構造位置合わせ機能を有する単一アセンブリとしてのフリップチップ光学ダイによる光接続
TWI710081B (zh) 具有邊緣光纖耦合介面的光子晶粒扇出封裝與相關方法
US9995881B1 (en) TSV compatible fiber array coupler for silicon photonics
TWI628754B (zh) 具晶圓接合微透鏡之光子中介體
TWI675229B (zh) 包含矽光晶片和耦合器晶片的光學模組
US10527790B2 (en) Passive fiber coupler with UV windows
US11378751B2 (en) Laser patterned adapters with waveguides and etched connectors for low cost alignment of optics to chips
US20020025125A1 (en) Fiber optic cable connector
EP2761348A2 (en) Optical component assemblies
US6709170B2 (en) Plastic encapsulation of optoelectronic devices for optical coupling
US11609389B2 (en) Fiber coupler with an optical window
WO2013049497A2 (en) Ferrule-based optical component assemblies
CN110673279A (zh) 一种边耦合光电器件封装结构及其制备方法
JP2017198778A (ja) 光配線実装構造、光モジュール、及び電子機器
EP4020037A1 (en) Micro-lens array optically coupled with a photonics die
JP4288604B2 (ja) 光結合装置
JP2015079061A (ja) 光モジュール、これを用いた電子機器、及び光モジュールの組立方法
EP3929641A1 (en) A semiconductor package comprising one or more optical integrated circuits
JP2019526839A (ja) 光ファイバのための光学モジュールおよびこれを製造する方法
CN117616570A (zh) 使用模内嵌入式(eim)光学模块集成的光学封装
TW202240679A (zh) 用於晶圓級封裝的矽光子準直器
WO2023159311A1 (en) Photonic wire bonding methods and processes for the advanced packaging of photonic devices and systems
Tan et al. Development of Optical MUX/DEMUX on Silicon Optical Bench—Assembly Accuracies
JP2001242355A (ja) 光モジュール及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150526

R150 Certificate of patent or registration of utility model

Ref document number: 5755330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250