JP2013524634A

JP2013524634A - キャリアアグリゲーションを用いたシステムの拡張された周波数ダイバーシティ技法

Info

Publication number: JP2013524634A
Application number: JP2013502759A
Authority: JP
Inventors: シャチンチョン，; フレインミン，
Original assignee: NTT Docomo Inc
Current assignee: NTT Docomo Inc
Priority date: 2010-03-29
Filing date: 2011-03-29
Publication date: 2013-06-17
Also published as: WO2011123458A1; US20110235619A1

Abstract

【課題】キャリアアグリゲーションを用いたシステムの拡張周波数ダイバーシティ技法を提供する。
【解決手段】本技法は、複数のトランスポートブロックを形成するステップであり、各トランスポートブロックがコンポーネントキャリア（ＣＣ）に対応し複数のコンポーネントキャリアが複数のトランスポートブロックに対応する当該ステップと、ベースバンドプロセッサにて各トランスポートブロックのデータ部分を対応するチャネルコード化された入力データ信号へとチャネルコード化するステップと、ベースバンドプロセッサにてチャネルコード化された入力データ信号をビット結合されたデータ信号へとビット結合するステップと、ベースバンドプロセッサにて、ビット結合されたデータ信号をインターリーブして複数のコンポーネントキャリアに対応するインターリーブされた複数のコードワードを生成するステップと、を備える。
【選択図】図６

Description

本出願は、ワイヤレス通信に関し、より詳細には、ワイヤレス通信におけるキャリアアグリゲーションの実施に関する。

［関連出願］
本出願は、２０１０年３月２９日に出願された米国特許仮出願第６１／３１８，６９６号の便益を主張するものである。

通信でよく知られているシャノンの法則は、利用可能なチャネル帯域幅と、対応するチャネルによって伝送可能なデータ量との間に直線的比例を確立する。この法則によって決まるように、所与の信号対雑音比（ＳＮＲ）における低速なデータレート通信と対比して、高速なデータレートには、同じＳＮＲではより大きな帯域幅が必要である。しかし、所与の量の帯域幅は、周波数が増加するにつれて信号減衰が著しく高くなるという相対量の値を有する。したがって、２．４ＧＨｚなどにおける規制のない高い周波数帯域に同量の帯域幅を有することと対比して、７００ＭＨｚなどにおける規制されたスペクトルに同量の帯域幅を有することの方が得策である。

ワイヤレス通信に対する望ましいスペクトルが不十分であるにもかかわらず、さらなる帯域幅に対する要件はますます増加している。実際、ワイヤレス通信用の特定の周波数に関係なく、より高速なデータレートの達成が望まれる場合、帯域幅に対するニーズには交渉の余地がない。ロングタームエボリューションアドバンスト（ＬＴＥ−Ａ）などの最新の４Ｇ通信プロトコルは、１Ｇｐｓ（毎秒１０億ビット）又はさらに高速なダウンリンクデータレートを提案している。しかし、ワイヤレスキャリアに利用可能な有限の通信帯域幅、特に７００ＭＨｚなどの望ましい「海辺」スペクトルにおいてこのようなデータレートを達成することは困難である。例えば、ＬＴＥの現世代は、１．４ＭＨｚから最大２０ＭＨｚまで様々であり得るチャネル帯域幅にわたって広がった直交サブキャリアを使用する。サブキャリアは１５ＫＨｚ間隔であり、したがって、各サブキャリアの最大シンボルレートは１５，０００シンボル／秒になる。１シンボル当たりのビット数は、変調スキームによって決まり、ＬＴＥは、６４ＱＡＭを使用して１シンボル当たり最大６４ビットをサポートする。したがって、ＬＴＥの２０ＭＨｚチャネルは、１０８Ｍｂｐｓの行データレートをサポートする。実際のデータレートは、コーディングオーバーヘッド及び他の変数によって決まることになる。したがって、ＬＴＥ−Ａが１Ｇｐｓデータレートを達成すべきである場合、チャネル帯域幅は、ＬＴＥ２０ＭＨｚチャネルの倍数だけ増加しなくてはならないことが理解できる。しかし、従来のＬＴＥとの後方互換性が保たれるべきであることに留意されたい。したがって、ＬＴＥ−Ａにおけるキャリアアグリゲーションは、複数の２０ＭＨｚチャネルの使用を含む。（ユーザ装置（ＵＥ）と表すことができる）従来のＬＴＥハンドセットに対しては、それぞれの２０ＭＨｚチャネルが従来のＬＴＥチャネルとして動作する。しかし、ＬＴＥ−ＡのＵＥにとって、データは、このようなチャネルの複数の組合せにわたって受信可能である。それぞれのＬＴＥチャネルが、あるＬＴＥキャリアに対応するので、そのＬＴＥキャリアは、あるＬＴＥ−ＡのＵＥのためのコンポーネントキャリアになる。したがって、キャリアアグリゲーションは、従来のより低速データレート通信に対しては重要な帯域幅リソースを保ちつつ、高速データレート通信に対してはより大きな帯域幅リソースを達成する。

ＬＴＥアドバンストシステムにおいてキャリアアグリゲーションを実現するための主な技術的課題の１つは、現在のＬＴＥシステムとの後方互換性要件である。キャリアアグリゲーションによってもたらされる追加の帯域幅は、周波数ダイバーシティの機会をもたらす。しかし、後方互換性に対するニーズがもたらす複雑さの理由から、既存のキャリアアグリゲーションスキームは、周波数ダイバーシティを利用しない。それどころか、従来のキャリアアグリゲーションスキームは、それぞれのコンポーネントキャリアの中だけで周波数ダイバーシティを享受し、例えば、従来のアップリンクＬＴＥチャネルは、インターリーブされる。したがって、当技術分野において、それぞれのコンポーネントキャリアの中だけでなく、コンポーネントキャリアにわたる周波数ダイバーシティに対する機会を利用する改良されたキャリアアグリゲーションスキームのニーズが存在する。

本開示の態様により、複数のトランスポートブロック（ｔｒａｎｓｐｏｒｔｂｌｏｃｋｓ）を形成する動作であって、各トランスポートブロックが、あるコンポーネントキャリア（ＣＣ）に対応する、動作と、ベースバンドプロセッサにおいて、各トランスポートブロックを対応するチャネルコード化されたデータ信号へとチャネルコード化する動作と、ベースバンドプロセッサにおいて、チャネルコード化されたデータ信号をビット結合されたデータ信号へとビット結合する動作と、ベースバンドプロセッサにおいて、ビット結合されたデータ信号をインターリーブして、インターリーブされた複数のコードワードを生成する動作と、を含む方法、が提供される。

本開示の別の態様により、複数のコンポーネントキャリアがインターリーブされているかどうかを判定する動作と、複数のコンポーネントキャリアがインターリーブされている場合、複数のチャネルコード化されたデータ信号をビット結合して、ビット結合されたデータ信号を形成する動作と、ビット結合されたデータ信号をメモリ内に格納されたインターリーバマトリックス（ｉｎｔｅｒｌｅａｖｅｒｍａｔｒｉｘ）に書き込む動作であって、インターリーバマトリックスが、複数のコンポーネントキャリアに対応する複数のサブマトリックスに構成されている、動作と、各サブマトリックスから読み出して、対応する出力データ信号を取り込む動作と、対応する出力データ信号に従って、各コンポーネントキャリアを変調する動作と、を含むダウンリンク方法、が提供される。

本開示のさらに別の態様により、メモリと、複数のトランスポートブロックを対応する複数のチャネルコード化されたデータ信号へとチャネルコード化し、チャネルコード化されたデータ信号をビット結合されたデータ信号へとビット結合し、ビット結合されたデータ信号をメモリ内に格納されたインターリーバマトリックスに書き込み、インターリーバマトリックスから読み出して、インターリーブされたデータ信号を生成するように構成されているベースバンドプロセッサと、インターリーブされたデータ信号に従って、ＲＦキャリア信号を変調するように構成されている無線周波数集積回路（ＲＦＩＣ）と、を備えるワイヤレスデバイス、が提供される。

ＬＴＥアップリンク共有チャネルのトランスポートブロック処理モジュールを示す図である。図１に関して実行されるインターリーバ動作の流れ図である。ＬＴＥダウンリンク共有チャネルのトランスポートブロック処理モジュールを示す図である。キャリアアグリゲーションを用いたアップリンク共有チャネルのトランスポートブロック処理用モジュール及びチャネルインターリーバを示す図である。キャリアアグリゲーションを用いたアップリンク共有チャネルのトランスポートブロック処理用モジュール及びチャネルインターリーバを示す図である。図４Ａ及び図４Ｂに関して実行されるインターリーバ動作の流れ図である。キャリアアグリゲーションを用いたダウンリンク共有チャネルのトランスポートブロック処理用モジュール及びチャネルインターリーバを示す図である。図６に関して実行されるインターリーバ動作の流れ図である。図１〜図７のダウンリンク又はアップリンクの実施形態のうちのいずれかによるキャリアアグリゲーションによって周波数ダイバーシティを達成するように構成されているワイヤレスデバイスのブロック図である。

本明細書では、周波数ダイバーシティキャリアアグリゲーションをロングタームエボリューションアドバンスト（ＬＴＥ−Ａ）の実装形態に関して説明する。しかしながら、開示されるキャリアアグリゲーションの原理は、ＷｉＭａｘなどの他のワイヤレス通信プロトコルに容易に適用できることが理解されよう。本出願のキャリアアグリゲーションは、アグリゲートされた（ａｇｇｒｅｇａｔｅｄ）コンポーネントキャリアにわたって周波数ダイバーシティが有利にも達成され、さらに（キャリアアグリゲーションがない）従来のＬＴＥとの後方互換性が保たれる周波数ダイバーシティキャリアアグリゲーションとして示される。この互換性は、データと、何らかの制御情報との両方を伝送するために使用される共有チャネルに関して最良に理解される。

共有チャネルデータ及び制御情報は、ＬＴＥシステムにおけるＭＡＣ層から物理（ＰＨＹ）層にトランスポートチャネルにより伝わり、トランスポート層は、ＭＡＣ層とＰＨＹ層との間のインターフェースを形成する。アップリンク及びダウンリンクのトランスポートチャネルは、共通の変調及びコード化の実装形態を共有するリソースブロックの群であるトランスポートブロックにおいてデータを処理する。アップリンクとダウンリンクの両方において、共有されるトランスポートチャネルに加えて、ブロードキャストチャネル及びランダムアクセスチャネルなどの他のタイプのトランスポートチャネルが存在する。しかし、キャリアアグリゲーションの焦点がデータレートを高めることであるので、本明細書では、データ搬送共有チャネルのみを論じる。後方互換性を保つことの難しさを示すために、ダウンリンク及びアップリンクの共有チャネルのＬＴＥの従来の処理を論じ、これらのチャネルのキャリアアグリゲーション処理と対比させることとする。まずはアップリンク共有トランスポートチャネルを、その後に続けてダウンリンク共有トランスポートチャネルを論じることとする。

ＬＴＥにおけるアップリンクトランスポートチャネル処理
次に図面を参照すると、従来のＬＴＥアップリンク共有チャネル（ＵＬ−ＳＣＨ）のトランスポートチャネル処理が図１に示されている。このトランスポートチャネル処理は、３ＧＰＰＴＳ３６．２１２ＭｕｌｔｉｐｌｅｘｉｎｇａｎｄＣｈａｎｎｅｌＣｏｄｉｎｇ（Ｒｅｌｅａｓｅ９）（以下、これを単に「ＬＴＥＲｅｌｅａｓｅ９」と呼ぶこととし、本明細書にその全体を組み込む）に定められているように行われる。データが、伝送時間間隔（ＴＴＩ）ごとに最大１ＭＡＣプロトコルデータ単位（ＰＤＵ）としてＣＲＣ付加コード化ユニット（ＣＲＣａｔｔａｃｈｍｅｎｔｃｏｄｉｎｇｕｎｉｔ）１００に達する。ＭＡＣＰＤＵのデータ部分を、Ａビットの長さのベクトルａ_０，ａ_１，ａ_２，ａ_３，．．．，ａ_Ａ−１で表すことができる。コード化ユニット１００は、パリティビットｐ_０，ｐ_１，ｐ_２，ｐ_３，．．．，ｐ_Ｌ−１の対応する数Ｌを計算し、但し、Ｌは特定のＣＲＣ長によって決定される。ＬＴＥにおいて、Ｌは、１６ビット又は２４ビットのいずれかであり得る。ＣＲＣ付加コード化ユニット１００によって生成されるビットは、長さＢのベクトルｂ_０，ｂ_１，ｂ_２，ｂ_３，．．．，ｂ_Ｂ−１で表され、但し、ＢはＡ＋Ｌに等しい。このベクトルの長さＢは、Ｚビットのみに適応することが可能な後続のチャネルコード化ステップにはあまりにも長い可能性がある。ＺがＢ未満である場合、コード化ユニット１００からの出力は、コードブロック分割及びＣＲＣ付加モジュール１０５において追加のＣＲＣ付加により、より短いブロックに処理される。モジュール１０５からの出力を長さＫ_ｒのベクトル

で表すことができる。チャネルコード化モジュール１１０が、モジュール１０５からの出力を受け取り、適切なターボコード化を適用して、ｉ＝０からｉ＝１のチャネルコード化された信号の範囲である複数の出力信号を生成し、但し、ｉ番目のチャネルコード化された信号を長さＤ_ｒ＝Ｋ_ｒ＋１のベクトル

で表すことができる。レートマッチングモジュール１１５がチャネルコーダからのチャネルコード化された信号をインターリーブし、ビット選択とプルーニング（ｐｒｕｎｉｎｇ）を実行して、コードブロックｒについて長さＥ_ｒのベクトル

で表される出力信号を生成する。コードブロック統合モジュール１２１が、異なるコードブロックのレートマッチング出力を連結して、長さＧのベクトルｆ_０，ｆ_１，ｆ_２，ｆ_３，．．．，ｆ_Ｇ−１で表される出力信号を生成する。

トランスポートブロックの制御データは、３つの形、すなわちチャネル品質情報（Ｃｈａｎｎｅｌｑｕａｌｉｔｙｉｎｆｏｒｍａｔｉｏｎ：ＣＱＩ）、順位表示（ｒａｎｋｉｎｄｉｃａｔｉｏｎ：ＲＩ）、及びハイブリッド自動再送要求確認（ｈｙｂｒｉｄａｕｔｏｍａｔｉｃｒｅｐｅａｔｒｅｑｕｅｓｔａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ：ＨＡＲＱ−ＡＣＫ）でチャネルコード化モジュール１１０に達する。対応するチャネルコード化された信号は、コード化されたＨＡＲＱ−ＡＣＫデータについては、ベクトル

で表され、コード化されたＲＩデータについては、ベクトル

で表され、コード化されたＣＱＩ／ＰＭＩデータについては、ベクトル

で表される。キャリアアグリゲーションの周波数ダイバーシティの利用には、インターリーブされるコード化された変調が、周波数ダイバーシティを獲得するために使用可能である。その結果、チャネルコード化モジュール１１０、及び（受信データ信号用の内部サブブロックインターリーバを含む）レートマッチングモジュール１１５は、周波数ダイバーシティの利用に最も関連している。また、アップリンク共有チャネルにおいて伝送される上述の制御情報が存在するので、データ及び制御情報にわたってチャネルインターリーバ１２０がアップリンク共有チャネルにおいて適用される。これは、単純なシンボルインターリーバであり、ここで、変調シンボルが矩形マトリックスに行ごとに書き込まれ、列ごとに読み出される。

インターリーブの前に、（ベクトル

で表される）ＣＱＩエンコード化されたシーケンスが、データ及び制御マルチプレクサ１２５において、（ベクトル

で表される）アップリンク共有データと多重化されて、ｇ _０，ｇ _１，ｇ _２，．．，ｇ _Ｈ’−１で表される多重化出力信号を生成し、但し、Ｈ‘＝Ｈ／Ｑ_ｍ及びＨ＝（Ｇ＋Ｑ_ＣＱＩ）であり、ｇ _ｉ，ｉ＝０，．．．，Ｈ’−１は、変調順序に対応する長さＱ_ｍの列ベクトルである。このようにして、データ及び制御情報は、異なる変調シンボルにマッピングされる。Ｈは、ＵＬ−ＳＣＨデータ及びＣＱＩ／ＰＭＩ情報について割り当てられるコード化されたビットの総数である。ＬＴＥＲｅｌｅａｓｅ９においてさらに論じたように、制御情報及びデータを、以下の疑似コードに従って、マルチプレクサ１２５において多重化すべきである。

チャネルインターリーバ１２０は、ＨＡＲＱ−ＡＣＫ表示がサブフレーム内の両方のスロットにおいて存在するようにインターリーブする。各サブフレーム内の変調シンボルの数は、

によって与えられる。ＬＴＥＲｅｌｅａｓｅ９によって定義されるように、インターリーバ１２０からの出力ビットシーケンスは、

で表される。このインターリーブされた出力を生成するために、インターリーバ１２０は、メモリ又はバッファ内に行ごとに書き込まれるが、メモリから列ごとに読み出される出力信号のマトリックスを構成すると見なすことができる。インターリーバ１２０からのこの出力マトリックスの列の数は、

である。このマトリックスの列は、左から右に、０、１、２、Ｋ、Ｃ_ｍｕｘ−１と番号付けされ、

は、ＬＴＥＲｅｌｅａｓｅ９のセクション５．２．２．６に論じられているように決定される。インターリーバ出力マトリックスの行数は、Ｒ_ｍｕｘ＝（Ｈ”・Ｑ_ｍ）／Ｃ_ｍｕｘであり、ＬＴＥＲｅｌｅａｓｅ９は、

を定義する。したがって、インターリーバ出力マトリックスの行は、上から下に、０、１、２、Ｋ、Ｒ_ｍｕｘ−１と番号付けされる。インターリーバ１２０によって実行されるインターリーブプロセスを図２に示す。最初のステップ２００が、どの種類の情報が現在、インターリーブされているのか、つまり、インターリーブされている情報が、多重化されたデータ及びＣＱＩであるのか、順位表示（ＲＩ）であるのか、又はＨＡＲＱ−ＡＣＫ情報であるのかを判定する。ＲＩ情報が現在のサブフレームにおいて伝送される場合、インターリーバ１２０は、まず、多重化されたデータ及びＣＱＩを処理する前に、ＲＩ情報を処理することになる。したがって、ステップ２００が、データ及びＣＱＩが現在、処理されていることを示す場合、ステップ２０５が、ＲＩ情報（存在する場合）が、すでに出力マトリックスにインターリーブ済みであるかどうかを判定する。ステップ２００が、ＲＩ情報が処理されていることを示す場合、ＲＩ情報は、以下のようにステップ２１０において出力マトリックスに書き込まれる。ベクトルシーケンス

は、下の表１によって示される列に以下の疑似コードに従って、最終行から始まり上へと移動しながらＱ_ｍ行のセットずつ、書き込まれる。

可変の列セット（ＣｏｌｕｍｎＳｅｔ）は、表１の中で与えられ、左から右に、０から３にインデックス付けされる。

したがって、ＲＩデータが出力マトリックスに書き込まれると（書き込むべきこのようなデータがある場合）、次いで、インターリーバ１２０は、以下のように、ステップ２１５において、多重化されたデータ及びＣＱＩ情報を処理することが可能であり、すなわち、インターリーバ１２０は、列０及び０から（Ｑ_ｍ−１）までの行におけるベクトルｙ_０で開始し、

として、すでに占有されているマトリックスエントリをスキップしながら、Ｑ_ｍ行のセットずつ、ｋ＝０，１，．．．，Ｈ‘−１の入力ベクトルシーケンスを（Ｒ_ｍｕｘ×Ｃ_ｍｕｘ）マトリックスに書き込む。疑似コードは、以下の通りである。

最後に、ＨＡＲＱ−ＡＣＫ情報（存在する場合）がインターリーバ１２０によって出力マトリックスに書き込まれる。したがって、ＨＡＲＱ−ＡＣＫ情報が現在のサブフレームにおいて伝送すべき場合、ステップ２２０がＲＩ情報と、多重化されたデータ及びＣＱＩ情報とがすでにインターリーブ済みであるかどうかについて検証する。他の種類の入力シーケンスがすべて、インターリーブされた後だけ、最終的に、インターリーバ１２０は、以下のようにステップ２２５においてＨＡＲＱ−ＡＣＫ情報をインターリーブし、すなわち、ベクトルシーケンス

が下の表２によって示される列に、以下の疑似コードに従って、最終行から開始し上へ移動しながらＱ_ｍ行のセットで書き込まれる。この演算は、上記の疑似コードの論考から得られたチャネルインターリーバエントリの一部に上書きすることに留意されたい。

列セット（ＣｏｌｕｍｎＳｅｔ）は、表２の中で与えられ、左から右に、０から３にインデックス付けされる。インターリーバ１２０の出力は、先ほど論じたように構成される（Ｒ_ｍｕｘ×Ｃ_ｍｕｘ）マトリックスから列ごとに読み出されるビットシーケンスである。チャネルインターリーブ後のビットは、

で示される。

したがって、上述したようにメモリに格納可能な出力マトリックスを構成すると、次いで、インターリーバ１２０は、ステップ２３０において列ごとに出力マトリックスを読み出して、インターリーブ処理を終了することができる。トランスポートブロックのこの処理の最終結果は、通常、ＬＴＥコードワードとして示される。次に、従来のＬＴＥダウンリンク共有チャネルについて論じることとする。

ＬＴＥにおけるダウンリンクトランスポートチャネル処理
従来のＬＴＥダウンリンク共有チャネル（ＤＬ−ＳＣＨ）のトランスポートチャネル処理を図３に示す。ダウンリンクの場合、ページングチャネル（ＰＣＨ）及びマルチキャストチャネル（ＭＣＨ）は、ＤＬ−ＳＣＨを用いて同様の処理を有する。ＤＬ−ＳＣＨの手順は、ＵＬ−ＳＣＨとよく似ている。このトランスポートチャネル処理は、ＬＴＥＲｅｌｅａｓｅ９に定められているように行われる。データが、伝送時間間隔（ＴＴＩ）ごとに最大１ＭＡＣプロトコルデータ単位（ＰＤＵ）としてＣＲＣ付加コード化ユニット３００に達する。ＭＡＣＰＤＵをＡビットの長さのベクトルａ_０，ａ_１，ａ_２，ａ_３，．．．，ａ_Ａ−１で表すことができる。ＣＲＣ付加コード化ユニット３００は、パリティビットｐ_０，ｐ_１，ｐ_２，ｐ_３，．．．，ｐ_Ｌ−１の対応する数Ｌを計算し、但し、Ｌは特定のＣＲＣ長によって決定される。ＬＴＥにおいて、Ｌは、１６ビット又は２４ビットのいずれかであり得る。ＣＲＣ付加コード化ユニット３００によって生成されるビットは、長さＢのベクトルｂ_０，ｂ_１，ｂ_２，ｂ_３，．．．，ｂ_Ｂ−１で表され、但し、ＢはＡ＋Ｌに等しい。このベクトルの長さＢは、Ｚビットのみに適応することが可能な後続のチャネルコード化ステップにはあまりにも長い可能性がある。ＺがＢ未満である場合、コード化ユニット３００からの出力は、コードブロック分割及びＣＲＣ付加モジュール３０５において追加のＣＲＣ付加により、より短いブロックに処理される。モジュール３０５からの出力を長さＫ_ｒのベクトル

で表すことができる。チャネルコード化モジュール３１０が、モジュール３０５からの出力を受け取り、適切なターボコード化を適用して、ｉ＝０からｉ＝１ストリームの範囲である複数の出力ストリームを生成し、但し、ｉ番目のストリームを長さＤ_ｒ＝Ｋ_ｒ＋１のベクトル

で表すことができる。レートマッチングモジュール３１５がチャネルコーダからのストリームをインターリーブし、ビット選択とプルーニングを実行して、コードブロックｒについて長さＥ_ｒのベクトル

で表される出力を生成する。コードブロック統合モジュール３２１が、異なるコードブロックのレートマッチング出力を連結して、長さＧのベクトルｆ_０，ｆ_１，ｆ_２，ｆ_３，．．．，ｆ_Ｇ−１で表される出力信号を生成する。この出力信号はダウンリンクＬＴＥコードワードである。したがって、アップリンク共有チャネル処理との差は、チャネルインターリーバを使用しないことだけである。それ故、レートマッチングモジュール３１５内の内部インターリーバのセットのみが、従来のＬＴＥ共有ダウンリンクチャネルにおける周波数ダイバーシティの獲得に寄与するだけである。

しかしながら、図１〜図３に関して上述したメカニズムはすべて、１つのキャリアコンポーネント（ＣＣ）内においてのみ周波数ダイバーシティを利用することしかができない。ＬＴＥアドバンストシステムにおいては、各ＣＣは、完全なＬＴＥの特徴セットを満足させる。より多くのＣＣが、より広い帯域幅を占有することになる。本明細書にさらに論じるように全帯域幅にわたってインターリーブすることによって、各ＣＣが個々に動作する従来のキャリアアグリゲーション手法よりも、より多くの周波数ダイバーシティを獲得することになる。次に、従来のＬＴＥと後方互換性のある周波数ダイバーシティ手法を論じることとする。

キャリアアグリゲーションにおける拡張された周波数ダイバーシティの利用
キャリアアグリゲーション（ＣＡ）によって提示される拡張された周波数ダイバーシティの機会を利用するために、異なるＣＣにわたって機能する、ＣＡシステムのためのインターリーバが本明細書に開示される。この方法で、周波数ダイバーシティは、コンポーネントキャリアにわたってビットをインターリーブすることによるキャリアアグリゲーションにおいて利用される。通常、従来のＬＴＥとの後方互換性が大きな問題である。しかしながら、後方互換性は、有利にも、本明細書にさらに論じるように開示される周波数ダイバーシティ技法によって達成される。ダウンリンク共有チャネルにおいて、開示されるＣＡチャネルインターリーバがＣＣにわたって追加されると同時に、アップリンク共有チャネルでは、提案されるインターリーバが従来のＬＴＥチャネルインターリーバにまさに取って代わる。ＣＡチャネルインターリーバは、１つのＣＣしか存在しないとき、従来のＬＴＥチャネルインターリーバとして機能する。ＣＡチャネルインターリーバは、簡単な実装の利点とともに、拡張された周波数及び時間ダイバーシティを利用する。

アップリンクのキャリアアグリゲーションチャネルインターリーバ
開示されるＣＡチャネルインターリーバをより良く示すために、以下の論考では、Ｎ個のＣＣが存在することを仮定し、但し、Ｎは、何らかの正の整数である。図４Ａ及び図４Ｂに示すように、ＣＡチャネルインターリーバ４２０が、Ｎ個のトランスポートブロックのＮ個の多重化されたデータ及びＣＱＩ情報のチャネルコード化された部分をインターリーブし、但し、対応するトランスポートブロックの各多重化されたデータ及びＣＱＩ情報のチャネルコード化された部分は、ベクトルｇ _０，ｇ _１，ｇ _２，．．．，ｇ _Ｈ’−１で表される。各トランスポートブロックは、ＣＣ＿１トランスポートブロックからＣＣ＿Ｎトランスポートブロックの範囲であるこのような部分を有することになる。したがって、各トランスポートブロック処理のためのモジュール１００、１０５、１１０、１１５、及び１１０が、図１に関して上述したように同様に動作することが容易に分かる。したがって、インターリーバ４２０は、Ｎ個の結合されたデータ及び制御情報信号をインターリーブし、それぞれの結合された信号が、単一のＣＣトランスポートブロックについての多重化されたデータ及び制御情報、ＲＩ情報、並びにＨＡＲＱ−ＡＣＫ情報に対応する。これらのＮ個のトランスポートブロックを適応させるために、インターリーバ４２０は、２つの段階を含む。第１のビット結合段階は、モジュール４２１、４２２、及び４２３で行われる。ビット結合モジュール４２１は、Ｎ個の多重化されたデータ及びＣＱＩ情報信号に関してビット結合を行う。例えば、インターリーブされている単に３個のＣＣが存在することを仮定し、それにより、ＣＣのうちの第１のＣＣからの多重化されたデータ及びＣＱＩ情報を入力シーケンス［ａ_１，ａ_２，．．．，ａ_ｎ］と指定することができ、ＣＣのうちの第２のＣＣからの多重化されたデータ及びＣＱＩ情報を入力シーケンス［ｂ_１，ｂ_２，．．．，ｂ_ｎ］と指定することができ、残りの第３のＣＣからの多重化されたデータ及びＣＱＩ情報を入力シーケンス［ｃ_１，ｃ_２，．．．，ｃ_ｎ］と指定することができるようになる。ビット結合器４２１が、これらの例の入力信号を結合して、ビット結合された出力信号［ａ_１，ｂ_１，ｃ_１，ａ_２，ｂ_２，ｃ_２，．．．，ａ_ｎ，ｂ_ｎ，ｃ_ｎ］を生成する。概して、ビット結合されている信号をそれぞれ、ゼロ番目のワード又はベクトル（ワード０）から最終ワード又はベクトル（ワードＨ’−１）に構成されていると考えることができる。各ワードは、マルチプレクサ１２５に関して上述したように、長さがＱ_ｍビットである。Ｎ個のこのような入力信号のインターリーブ後、結合器４２１からのビット結合された出力もまた、ゼロ番目のビット結合されたワードから最終のビット結合されたワード（ワードＮ＊Ｈ’−１）に構成されることになる。しかしながら、ゼロ番目から（Ｎ−１）までのビット結合された出力ワードは、ビット結合されているＮ個の多重化されたデータ及びＣＱＩ情報信号におけるゼロ番目のワードに対応する。同様に、Ｎから（２＊Ｎ−１）までのビット結合された出力ワードは、ビット結合されているＮ個の多重化されたデータ及びＣＱＩ情報信号における第１のワードに対応し、したがってそれにより、（Ｎ−１）＊（Ｈ’−１）からＮ＊（Ｈ’−１）までのビット結合された出力ワードは、Ｎ個のビット結合されている多重化されたデータ及びＣＱＩ情報入力信号のそれぞれにおける最終ワードに対応する。したがって、結果得られるビット結合された多重化されたデータ及びＣＱＩ情報出力信号を

と指定することができる。

ビット結合器４２２及び４２３は、インターリーブされているＮ個のトランスポートブロックについてのＮ個のチャネルコード化されたＲＩ入力信号とＮ個のチャネルコード化されたＨＡＲＱ−ＡＣＫ入力ストリームとに関して同様のビット結合を実行する。したがって、ビット結合器４２２は、

と指定されるビット結合されたＲＩ出力信号を生成し、一方、ビット結合器４２３は、

と指定されるビット結合されたＨＡＲＱ−ＡＣＫ出力信号を生成する。

ＣＡチャネルインターリーバ４２０の第２の段階は、ビット結合の第１の段階で生成された３つのビット結合された出力信号をインターリーブするチャネルインターリーバ４２５である。各サブフレーム内の変調シンボルの数は、

によって与えられる。チャネルインターリーバ４２５は、以下のようにその出力ビットシーケンスを導くように構成されており、すなわち、インターリーバ４２５は、従来のＬＴＥ処理に関して上述したのと同様にメモリ又はバッファに格納可能な出力マトリックスに書き込む。この出力マトリックスの列の数は、

によって与えられる。マトリックスの列は、はやり先に論じたように左から右に、０、１、２、．．．、Ｃ_ｍｕｘ−１と番号付けされる。しかしながら、行の数は、ＬＴＥＵＬにおける行の数のＮ倍であるＲ_ｍｕｘ＝（Ｈ”・Ｑ_ｍ）／Ｃ_ｍｕｘによって与えられる。出力マトリックスにおけるＲ_ｍｕｘ／Ｎ行のそれぞれの連続ブロックは、１つのＣＣに対応するサブマトリックスを形成すると考えてもよい。したがって、Ｎ個のＣＣに対応する出力マトリックスには、Ｎ個のサブマトリックスが存在する。

図５は、インターリーバ４２５によって実行されるインターリーブプロセスを示している。最初のステップ５００において、インターリーバ４２５は、アグリゲートされているコンポーネントキャリアの数Ｎを決定し、それにより、適切なビット結合がステップ５０５において実行可能になる。次いで、インターリーバ４２５は、ステップ５１０において、どの種類のビット結合された信号が現在、処理されているかを識別することが可能である。このとき、ステップ５１０が、データ／ＣＱＩ情報を識別するか、ＲＩ情報を識別するか、又はＨＡＲＱ−ＡＣＫ情報を識別するかに応じてとるべき３つの経路が存在する。ＲＩ情報がこのサブフレームに含まれている場合には、ＲＩ情報が、まず、出力マトリックスに書き込まれる。したがって、ステップ５１５が、ＲＩ情報が出力マトリックスにインターリーブされるまで、データ／ＣＱＩ情報の処理を遅らせる。

ＲＩ情報は、ステップ５２０において、Ｎ個の等しいサブシーケンスに分割されることによって処理される。例えば、ステップ５１０への入力が、入力信号［ａ_１，ａ_２，．．．，ａ_ｎ］を形成すると見なされる場合には、ステップ５２０からの出力は、Ｎ個のサブシーケンス［ａ_１，ａ_２，．．．，ａ_ｎ／Ｎ］，．．．，［ａ_{ｎ−ｎ／Ｎ＋１}，ａ_{ｎ−ｎ／Ｎ＋２}，．．．，ａ_ｎ］を形成する。各サブシーケンスは、ＣＣトランスポートブロックに対応する。各サブシーケンスは、図２のステップ２１０に関して上述した手段を受けてステップ５２５において、対応するキャリアコンポーネントサブマトリックスにインターリーブされる。しかしながら、図２のステップ２１０が、ＲＩ情報を出力マトリックス全体にインターリーブしているのに対して、ステップ５２５は単に、対応するサブマトリックスにインターリーブしているだけである。

ＲＩ情報のインターリーブが完了すると、データ／ＣＱＩ情報は、ステップ５３０において、列０及び０から（Ｑ_ｍ−１）までの行におけるベクトルｙ _０で開始し

として、ＲＩ情報によってすでに占有されているマトリックスエントリをスキップしながらＱ_ｍ行のセットずつ、ｋ＝０，１，．．．，ＮＨ’−１の入力ベクトルシーケンスを（Ｒ_ｍｕｘ×Ｃ_ｍｕｘ）出力マトリックスに書き込むことによってインターリーブ可能である。但し、

である。

ＨＡＲＱ−ＡＣＫ情報は、ＲＩ情報、及びデータ／ＣＱＩ情報が処理された後のみ、出力マトリックスに書き込まれる。したがって、ステップ５３５が、それに応じて、ＨＡＲＱ−ＡＣＫ情報のインターリーブを遅延させる。ステップ５３５が、ＲＩ情報、及びデータ／ＣＱＩ情報が処理されたことを決定すると、ＨＡＲＱ−ＡＣＫ情報は、ステップ５２５に関して論じたのと同様の手段で、ステップ５４０において分割される。それぞれの結果得られるサブシーケンスはキャリアコンポーネントに対応し、図２のステップ２２５に関して論じたように、ステップ５４５において対応するＣＣサブマトリックスにインターリーブされる。しかしながら、ステップ２２５については、出力マトリックス全体にインターリーブすることが論じられているが、ステップ５４５の出力マトリックスは、そうではなく、対応するサブマトリックスである。

したがって、出力マトリックスが完了すると、コンポーネントキャリアデータを、最終ステップ５５０において、対応するサブマトリックスから列ごとに読み出すことができる。その結果は、Ｎ個のコンポーネントキャリアに対するＮ個の出力コードワードになる。Ｎ＝１である場合、ＣＡチャネルインターリーバ４２０が、図１に関して論じた従来の１２０チャネルインターリーバと正確に同じことを実行するということが容易に分かる。そのため、ＬＴＥＵＬとの後方互換性が、有利にも達成される。次に、共有ダウンリンクチャネルのキャリアアグリゲーションを論じることとする。

ダウンリンクのキャリアアグリゲーションチャネルインターリーバ
図６に示すように、ダウンリンクのキャリアアグリゲーションチャネルインターリーバ６２０が、アップリンク共有チャネルに関して上述したのと同様に、ビット結合段階とインターリーブ段階とを含む。ビット結合器６３０が、Ｎ個のコンポーネントキャリアチャネルのそれぞれからのチャネルコード化された出力をビット結合する。各コンポーネントキャリアチャネル内のチャネルコード化は、図３に関して論じたように行われる。したがって、各コンポーネントキャリアチャネルＣＣ＿１乃至ＣＣ＿Ｎは、すでに述べたモジュール３００、３０５、３１０、３１５、及び３２１を含む。したがって、ビット結合段階６３０は、図４Ａ及び図４Ｂの結合器４２１乃至４２３に関して論じた同じ方法で、Ｎ個の入力チャネルコード化されたトランスポートブロックをビット結合する。

結合器６３０からの結果得られるビット結合された出力は、キャリアアグリゲーションチャネルインターリーバ６４０によって受け取られる。図７は、インターリーバ６４０によって実行されるチャネルインターリーブプロセスを示している。最初のステップ７００において、アグリゲートされているコンポーネントキャリアの数Ｎが決定される。従来のＬＴＥ共有ダウンリンクチャネルには、チャネルインターリーブ化は存在しないので、インターリーバ６４０及びビット結合器６３０は、ステップ７０５で、Ｎは１に等しいかどうかを確認する。Ｎが１に等しい（キャリアアグリゲーションがない）場合、図７の残りのステップはスキップされる。Ｎが１よりも大きい場合、ビット結合器６３０は、図５のステップ５０５に関して論じたのと同様に、ビット結合ステップ７１０を実行する。次いで、データは、以下のように、ステップ７１５においてインターリーバ６４０によって関連のメモリ内の出力マトリックスにインターリーブ可能であり、すなわち、

をマトリックスの列の数であるように割り当て、但し、Ｃ_ｍｕｘは、上述のように定義される。出力マトリックスの列は、左から右に、０、１、２、．．．、Ｃ_ｍｕｘ−１と番号付けされる。各サブフレーム内の変調シンボルの数は、Ｈ‘＝Ｎ＊Ｇによって与えられ、但し、Ｇは、モジュール３２１に関して上述したように定義される。マトリックスの列の数は、Ｒ_ｍｕｘによって与えられ、但し、Ｒ_ｍｕｘ＝Ｈ’Ｑ_ｍ／Ｃ_ｍｕｘであり、また、

でもある。出力マトリックスのＲ_ｍｕｘ／Ｎ行のそれぞれの連続セットは、サブマトリックスを形成すると考えてもよい。したがって、Ｎ個のコンポーネントキャリアに対応するＮ個のサブマトリックスが存在する。インターリーバ６４０は、行０及び０から（Ｑ_ｍ−１）までの行におけるベクトルｙ_０で開始し

として、ＲＩ情報によってすでに占有されているマトリックスエントリをスキップしながらＱ_ｍ行のセットずつ、ｋ＝０，１，．．．，ＮＨ’−１の入力ベクトルシーケンスを（Ｒ_ｍｕｘ×Ｃ_ｍｕｘ）出力マトリックスに書き込む。

各キャリアコンポーネントは、ステップ７２０において、そのサブマトリックスから列ごとに読み出されて、ダウンリンク処理を完了する。したがって、各サブマトリックスは、コンポーネントキャリアコードワードに対応する。Ｎ＝１の場合、提案されているチャネルインターリーバはスキップされることになり、したがって、ＬＴＥＤＬとの互換性が保たれることに図７から気付くことができる。

上述のキャリアアグリゲーションプロセスは、ベースバンドで全体的に実施可能であり、したがって、ベースバンドプロセッサにおいて容易に実施される。図８は、基地局（ダウンリンクの場合）、又はユーザ装置（アップリンクの場合）のいずれかを示すことが可能な一般的な無線アーキテクチャを表す。無線機８００が、ベースバンドプロセッサ８１５からベースバンド信号８１０を受け取る無線周波数集積回路（ＲＦＩＣ）８０５を含む。ベースバンド信号８１０は、無線機８００がユーザ装置を実施しているのか、又は基地局を実施しているのかに応じてそれぞれ、ベースバンドアップリンク又はベースバンドダウンリンクの信号となり得る。ＤＡＣ８２０が信号８１０をアナログ形式に変換し、それにより、変調器８４０内の発振器８２０によって生成されるＲＦキャリア（又は複数のキャリア）を変調することが可能になる。電力増幅器８４５が、結果得られる変調されたＲＦ信号を増幅し、それにより、この信号は、アンテナ（又は複数のアンテナ）８５０によって伝送可能になる。受信ＲＦ経路もまた、ＲＦＩＣ８０５内に示しているが、この経路は、本明細書に開示されるアップリンク及びダウンリンク処理には重要でなく、したがって、さらに詳細に論じることはしない。

ベースバンドプロセッサ８１５が、マイクロプロセッサにおいて実施されるソフトウェアを用いて、又はＦＰＧＡ内のプログラム済み論理リソースによって、上述したダウンリンクモジュール又はアップリンクモジュールを実施するようにプログラム可能であってもよい。あるいは、ベースバンドプロセッサ８１５は、専用のＡＳＩＣであってもよい。ベースバンド処理がいかに実行されるかに関係なく、ベースバンドプロセッサ８１５は、有利にも、コンポーネントキャリアにわたってダウンリンク又はアップリンクの共有チャネルをインターリーブして、本明細書に論じた周波数ダイバーシティを利用することになる。

上述の実施形態は、例示であるが、本開示を限定するものではない。また、数々の修正形態及び変形形態が本開示の原理により可能であることも理解されたい。例えば、上述の周波数ダイバーシティの利用は、ＬＴＥの拡張に関するものであったが、同じ技法がＷｉＭａｘなどの他の高速ワイヤレスプロトコルに容易に適用可能であることは理解されるであろう。したがって、本開示の範囲は、以下の特許請求の範囲によってのみ定義される。

Claims

複数のトランスポートブロックを形成するステップであって、各トランスポートブロックが、あるコンポーネントキャリア（ＣＣ）に対応し、それにより、複数のコンポーネントキャリアが前記複数のトランスポートブロックに対応するようになる、当該ステップと、
ベースバンドプロセッサにおいて、各トランスポートブロックのデータ部分を対応するチャネルコード化された入力データ信号へとチャネルコード化するステップと、
前記ベースバンドプロセッサにおいて、前記チャネルコード化された入力データ信号をビット結合されたデータ信号へとビット結合するステップと、
前記ベースバンドプロセッサにおいて、前記ビット結合されたデータ信号をインターリーブして、前記複数のコンポーネントキャリアに対応するインターリーブされた複数のコードワードを生成するステップと、
を備える方法。
複数のコンポーネントキャリアがインターリーブされているかどうかを判定するステップと、
複数のコンポーネントキャリアがインターリーブされている場合、複数のチャネルコード化されたデータ信号をビット結合して、ビット結合されたデータ信号を形成するステップと、
前記ビット結合されたデータ信号をメモリ内に格納されたインターリーバマトリックスに書き込むステップであって、前記インターリーバマトリックスが、前記複数のコンポーネントキャリアに対応する複数のサブマトリックスに構成されている、当該ステップと、
各サブマトリックスから読み出して、対応する出力コードワードを取り込むステップと、
前記対応する出力コードワードに従って、各コンポーネントキャリアを変調するステップと、
を備えるダウンリンク方法。
メモリと、
複数のトランスポートブロックのデータ部分を対応する複数のチャネルコード化されたデータ信号へとチャネルコード化し、前記チャネルコード化されたデータ信号をビット結合されたデータ信号へとビット結合し、前記ビット結合されたデータ信号を前記メモリ内に格納されたインターリーバマトリックスに書き込み、前記インターリーバマトリックスから読み出して、インターリーブされた複数のコードワードを生成するように構成されているベースバンドプロセッサと、
前記インターリーブされた複数のコードワードに従って、ＲＦキャリア信号を変調するように構成されている無線周波数集積回路（ＲＦＩＣ）と、
を備えるワイヤレスデバイス。