JP2013506898A - 複数の入力/出力コントローラと補助演算ユニットとを備えるマルチプロセッサアーキテクチャにおけるソフトウェアアプリケーションの実行を最適化するための方法および装置 - Google Patents
複数の入力/出力コントローラと補助演算ユニットとを備えるマルチプロセッサアーキテクチャにおけるソフトウェアアプリケーションの実行を最適化するための方法および装置 Download PDFInfo
- Publication number
- JP2013506898A JP2013506898A JP2012531488A JP2012531488A JP2013506898A JP 2013506898 A JP2013506898 A JP 2013506898A JP 2012531488 A JP2012531488 A JP 2012531488A JP 2012531488 A JP2012531488 A JP 2012531488A JP 2013506898 A JP2013506898 A JP 2013506898A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary
- auxiliary computing
- identified
- computing unit
- call
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/502—Proximity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/509—Offload
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
前記システムの接続形態を判定するステップと、
少なくとも1つの補助演算ユニットによって実行されるべき前記少なくとも1つの機能への前記少なくとも1つの呼び出しを傍受するステップと、
前記少なくとも1つの呼び出しを生成した主プロセッサを特定するステップと、
前記特定された主プロセッサおよび前記システムの前記接続形態に従って特定する、前記複数の補助演算ユニットのうちの少なくとも1つの補助演算ユニットを特定するステップと、
前記少なくとも1つの特定された補助演算ユニットにおける前記少なくとも1つの機能の少なくとも一部の実行を強いるように、前記少なくとも1つの呼び出しを変更するステップと
を含んでいる方法に関する。
前記複数の補助演算ユニットのうちの少なくとも1つの補助演算ユニットを特定するステップと、
前記接続形態を判定する前記ステップにおいて特定された前記少なくとも1つの補助演算ユニットが接続された少なくとも1つのバスを特定するステップと、
前記複数の主プロセッサのうちで、前記少なくとも1つの特定されたバスに接続された少なくとも1つの主プロセッサを特定するステップと
を含む。
補助演算ユニットを特定し、
演算システムのバスを分析して補助演算ユニットが接続されたバス(および入力/出力コントローラ)を特定し、
補助演算ユニットが接続されたバスへ接続された主プロセッサを特定する
ことによって決定することができる。
/proc/driver/nvidia/cards/
へ供給される情報にもとづいて実行することができる。
/sys/bus/pci/devices/0000:xxxxx
へ供給される情報にもとづいて実行することができる。
/proc/self/stat
へ供給される情報にもとづいて決定することができる。
付表
Claims (10)
- 少なくとも1つの複数の主プロセッサ(105、205)と、複数の補助演算ユニット(120、220)と、複数の入力/出力コントローラ(115、215)とを備えており、前記複数の入力/出力コントローラの各々の入力/出力コントローラが、前記複数の主プロセッサのうちの少なくとも1つの主プロセッサへ接続される、前記複数の補助演算ユニットの各々の補助演算ユニットが、前記複数の入力/出力コントローラのうちの入力/出力コントローラへ接続されているシステムにおいて実行され、補助演算ユニットによって実行されるべき少なくとも1つの機能への少なくとも1つの呼び出しを含んでいるソフトウェアアプリケーションの実行を最適化するための方法であって、
前記システムの接続形態を判定するステップ(300)と、
少なくとも1つの補助演算ユニットによって実行されるべき前記少なくとも1つの機能への前記少なくとも1つの呼び出しを傍受するステップ(305)と、
前記少なくとも1つの呼び出しを生成した主プロセッサを特定するステップ(310)と、
前記特定された主プロセッサおよび前記システムの前記接続形態に従って特定する、前記複数の補助演算ユニットのうちの少なくとも1つの補助演算ユニットを特定するステップ(315)と、
前記少なくとも1つの特定された補助演算ユニットにおける前記少なくとも1つの機能の少なくとも一部の実行を強いるように、前記少なくとも1つの呼び出しを変更するステップ(320)と
を含むことを特徴とする方法。 - 前記システムの前記接続形態を判定する前記ステップが、前記主プロセッサのうちの少なくとも1つに関する少なくとも1つのリストを制定するステップを含んでおり、前記リストが、前記補助演算ユニットのうちの少なくとも1つの少なくとも1つの識別子、ならびに前記主プロセッサのうちの前記少なくとも1つと前記少なくとも1つの識別子に対応する前記補助演算ユニットのうちの前記少なくとも1つとの間の距離の測定を含んでいる請求項1に記載の方法。
- 前記少なくとも1つの特定された補助演算ユニットについて利用可能性をテストするステップ(410)をさらに備えている請求項1または2に記載の方法。
- 前記少なくとも1つの特定された補助演算ユニットが、前記少なくとも1つの呼び出しを生成した前記主プロセッサに最も近い利用可能な補助演算ユニットである請求項3に記載の方法。
- 前記接続形態が、前記システムに実装されたオペレーティングシステムに特有の情報に従って判定される請求項1から4のいずれか一項に記載の方法。
- 前記接続形態を判定する前記ステップが、
前記複数の補助演算ユニットのうちの少なくとも1つの補助演算ユニットを特定するステップと、
前記接続形態を判定する前記ステップにおいて特定された前記少なくとも1つの補助演算ユニットが接続された少なくとも1つのバスを特定するステップと、
前記複数の主プロセッサのうちで、前記少なくとも1つの特定されたバスに接続された少なくとも1つの主プロセッサを特定するステップと
を含んでいる請求項5に記載の方法。 - 前記少なくとも1つの呼び出しを変更する前記ステップが、前記少なくとも1つの呼び出しの処理動作の時点で実行される機能をオーバーロードするステップを含んでいる請求項1から6のいずれか一項に記載の方法。
- 前記ステップが、前記ソフトウェア機能の実行に先立って動的にロードされるライブラリに実装される請求項1から7のいずれか一項に記載の方法。
- コンピュータ上で実行されたときに請求項1から8のいずれか一項に記載の方法の各ステップを実行するように構成されたインストラクションを含んでいるコンピュータプログラム。
- 請求項1から8のいずれか一項に記載の方法の各ステップを実行するように構成された手段を備えている装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0905453A FR2952731B1 (fr) | 2009-11-13 | 2009-11-13 | Procede et dispositif d'optimisation d'execution d'applications logicielles dans une architecture multiprocesseur comprenant plusieurs controleurs d'entree/sortie et unites de calcul secondaires |
FR0905453 | 2009-11-13 | ||
PCT/FR2010/052312 WO2011058260A1 (fr) | 2009-11-13 | 2010-10-28 | Procede et dispositif d'optimisation d'execution d'applications logicielles dans une architecture multiprocesseur comprenant plusieurs controleurs d'entree/sortie et unites de calcul secondaires |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013506898A true JP2013506898A (ja) | 2013-02-28 |
JP2013506898A5 JP2013506898A5 (ja) | 2014-05-01 |
Family
ID=42112316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012531488A Pending JP2013506898A (ja) | 2009-11-13 | 2010-10-28 | 複数の入力/出力コントローラと補助演算ユニットとを備えるマルチプロセッサアーキテクチャにおけるソフトウェアアプリケーションの実行を最適化するための方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8966483B2 (ja) |
EP (1) | EP2499570B1 (ja) |
JP (1) | JP2013506898A (ja) |
BR (1) | BR112012002720A2 (ja) |
ES (1) | ES2741131T3 (ja) |
FR (1) | FR2952731B1 (ja) |
WO (1) | WO2011058260A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9519758B2 (en) * | 2014-02-04 | 2016-12-13 | Pegasus Media Security, Llc | System and process for monitoring malicious access of protected content |
FR3021430B1 (fr) * | 2014-05-20 | 2016-05-13 | Bull Sas | Procede d'obtention d'informations stockees dans des registres de module(s) de traitement d'un calculateur juste apres la survenue d'une erreur fatale |
US9967160B2 (en) | 2015-05-21 | 2018-05-08 | International Business Machines Corporation | Rerouting data of a streaming application |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10232788A (ja) * | 1996-12-17 | 1998-09-02 | Fujitsu Ltd | 信号処理装置及びソフトウェア |
JP2007512613A (ja) * | 2003-11-19 | 2007-05-17 | ルシッド インフォメーション テクノロジー リミテッド | Pcバス上の多重3−dグラフィックパイプラインのための方法およびシステム |
JP2009151745A (ja) * | 2007-11-28 | 2009-07-09 | Hitachi Ltd | 仮想マシンモニタ及びマルチプロセッサシステム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6415323B1 (en) * | 1999-09-03 | 2002-07-02 | Fastforward Networks | Proximity-based redirection system for robust and scalable service-node location in an internetwork |
US7159216B2 (en) * | 2001-11-07 | 2007-01-02 | International Business Machines Corporation | Method and apparatus for dispatching tasks in a non-uniform memory access (NUMA) computer system |
TWI338844B (en) * | 2005-02-04 | 2011-03-11 | Sony Computer Entertainment Inc | Processor task migration over a network in a multi-processor system |
-
2009
- 2009-11-13 FR FR0905453A patent/FR2952731B1/fr active Active
-
2010
- 2010-10-28 EP EP10790584.6A patent/EP2499570B1/fr active Active
- 2010-10-28 ES ES10790584T patent/ES2741131T3/es active Active
- 2010-10-28 JP JP2012531488A patent/JP2013506898A/ja active Pending
- 2010-10-28 US US13/508,876 patent/US8966483B2/en active Active
- 2010-10-28 WO PCT/FR2010/052312 patent/WO2011058260A1/fr active Application Filing
- 2010-10-28 BR BR112012002720A patent/BR112012002720A2/pt not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10232788A (ja) * | 1996-12-17 | 1998-09-02 | Fujitsu Ltd | 信号処理装置及びソフトウェア |
JP2007512613A (ja) * | 2003-11-19 | 2007-05-17 | ルシッド インフォメーション テクノロジー リミテッド | Pcバス上の多重3−dグラフィックパイプラインのための方法およびシステム |
JP2009151745A (ja) * | 2007-11-28 | 2009-07-09 | Hitachi Ltd | 仮想マシンモニタ及びマルチプロセッサシステム |
Also Published As
Publication number | Publication date |
---|---|
ES2741131T3 (es) | 2020-02-10 |
FR2952731B1 (fr) | 2011-11-04 |
US8966483B2 (en) | 2015-02-24 |
EP2499570A1 (fr) | 2012-09-19 |
FR2952731A1 (fr) | 2011-05-20 |
WO2011058260A1 (fr) | 2011-05-19 |
BR112012002720A2 (pt) | 2016-05-03 |
US20120222031A1 (en) | 2012-08-30 |
EP2499570B1 (fr) | 2019-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8893150B2 (en) | Runtime optimization of an application executing on a parallel computer | |
US8281053B2 (en) | Performing an all-to-all data exchange on a plurality of data buffers by performing swap operations | |
EP0561541B1 (en) | A method of processing a program by parallel processing, and a processing unit thereof | |
US8495603B2 (en) | Generating an executable version of an application using a distributed compiler operating on a plurality of compute nodes | |
US7953957B2 (en) | Mapping and distributing parallel algorithms to compute nodes in a parallel computer based on temperatures of the compute nodes in a hardware profile and a hardware independent application profile describing thermal characteristics of each parallel algorithm | |
US8436720B2 (en) | Monitoring operating parameters in a distributed computing system with active messages | |
US9880877B2 (en) | Methods for rule-based dynamic resource adjustment for upstream and downstream processing units in response to an intermediate processing unit event | |
US20090300154A1 (en) | Managing performance of a job performed in a distributed computing system | |
US20130086551A1 (en) | Providing A User With A Graphics Based IDE For Developing Software For Distributed Computing Systems | |
CN110825731B (zh) | 数据存储方法、装置、电子设备及存储介质 | |
US20160224379A1 (en) | Mapping Processes to Processors in a Network on a Chip Computing System | |
JP2013506898A (ja) | 複数の入力/出力コントローラと補助演算ユニットとを備えるマルチプロセッサアーキテクチャにおけるソフトウェアアプリケーションの実行を最適化するための方法および装置 | |
JP2013506898A5 (ja) | ||
US20170031793A1 (en) | Assessment of a High Performance Computing Application in Relation to Network Latency Due to the Chosen Interconnects | |
US8495189B2 (en) | Managing the performance of an application carried out using a plurality of pluggable processing components | |
US8447912B2 (en) | Paging memory from random access memory to backing storage in a parallel computer | |
CN115314570B (zh) | 基于协议开发框架的数据下发方法、装置、设备及介质 | |
JP2014186477A (ja) | 情報処理装置、情報処理方法、及び、プログラム | |
US20220261405A1 (en) | Configurable monitoring and alerting system | |
CN110825461A (zh) | 数据处理方法和装置 | |
Govindasamy et al. | Minimizing Memory Contention in an APNG Encoder using a Grid of Processing Cells | |
WO2018139344A1 (ja) | 情報処理システム、情報処理装置、周辺装置、データ転送方法、及びデータ転送プログラムが格納された非一時的な記憶媒体 | |
EP3495960A1 (en) | Program, apparatus, and method for communicating data between parallel processor cores | |
JP3085730B2 (ja) | 複合cpuシステムの並列シミュレーション方式 | |
CN111782482B (zh) | 接口压力测试方法及相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20140304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141110 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |