JP2013258535A - Mounting structure and high frequency circuit device - Google Patents
Mounting structure and high frequency circuit device Download PDFInfo
- Publication number
- JP2013258535A JP2013258535A JP2012132815A JP2012132815A JP2013258535A JP 2013258535 A JP2013258535 A JP 2013258535A JP 2012132815 A JP2012132815 A JP 2012132815A JP 2012132815 A JP2012132815 A JP 2012132815A JP 2013258535 A JP2013258535 A JP 2013258535A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plate
- resistor
- base
- line conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
Abstract
Description
一実施形態は実装構造および高周波回路装置に関する。 One embodiment relates to a mounting structure and a high-frequency circuit device.
高周波回路に用いられる抵抗体の配置例としてウィルキンソン回路が知られており、例えば2本の分布定数線路間に接続される抵抗器の浮遊容量を小さくした大電力分配・合成器が知られている(特許文献1参照)。 A Wilkinson circuit is known as an example of the arrangement of resistors used in a high-frequency circuit. For example, a large power distributor / synthesizer in which the stray capacitance of a resistor connected between two distributed constant lines is reduced is known. (See Patent Document 1).
また、分布定数線路間のアイソレーション抵抗や高周波電力のアッテネータ抵抗など様々な目的で抵抗体が用いられており、この抵抗体の寄生容量を小さくする構造が知られている(例えば特許文献2参照)。抵抗体の寄生容量とは抵抗体の接地に対する対接地容量を言う。 Also, resistors are used for various purposes such as isolation resistance between distributed constant lines and attenuator resistance of high frequency power, and a structure for reducing the parasitic capacitance of this resistor is known (for example, see Patent Document 2). ). The parasitic capacitance of the resistor means a ground capacitance with respect to the ground of the resistor.
しかし高周波回路では抵抗体を有する伝送線路上の信号から見ると、この抵抗体のインピーダンスが容量性のリアクタンスを呈することがある。高周波信号にとっては抵抗体が純粋に抵抗性として見えず、この抵抗体が容量性を示す素子として振る舞う場合が存在する。特性インピーダンスを持つ伝送線路に純抵抗成分のみから成る抵抗体が接続されたときに特性上この抵抗体の負荷インピーダンスが容量性のリアクタンス領域へずれると、この伝送線路の高周波特性が劣化し、高周波回路の性能に大きな影響を与える。 However, when viewed from a signal on a transmission line having a resistor in a high-frequency circuit, the impedance of the resistor may exhibit a capacitive reactance. For a high-frequency signal, there is a case where the resistor does not appear to be purely resistive, and this resistor behaves as an element exhibiting capacitance. If a resistor consisting only of a pure resistance component is connected to a transmission line with characteristic impedance, if the load impedance of this resistor shifts to the capacitive reactance region due to the characteristics, the high-frequency characteristics of this transmission line will deteriorate, It has a big influence on the performance of the circuit.
このような課題を解決するため、一実施形態によれば、接地面を有する導電性のプレートと、このプレートの前記接地面側の裏面およびこの裏面と反対側の主面を有し、前記プレート上に設けられた誘電体の基板と、これらの基板およびプレートとともにマイクロストリップ線路を構成し、前記基板の主面上に設けられた線路導体と、この線路導体から絶縁されて前記基板上に設けられた絶縁性の土台と、この土台上に設けられ前記土台の土台高さ分前記基板の基板厚よりも大きな寸法で前記プレートの前記接地面から離間し、前記線路導体に接続された抵抗体と、備える実装構造が提供される。 In order to solve such a problem, according to one embodiment, the plate includes a conductive plate having a ground surface, a back surface of the plate on the ground surface side, and a main surface opposite to the back surface. A dielectric substrate provided above, and a microstrip line together with these substrate and plate, a line conductor provided on the main surface of the substrate, and insulated from the line conductor and provided on the substrate An insulating base provided on the base, and a resistor connected to the line conductor and spaced apart from the ground plane of the plate with a size larger than the substrate thickness of the base by the base height of the base. A mounting structure is provided.
また、別の一実施形態によれば、接地面を有する導電性のプレートと、このプレートに接地された高周波半導体素子と、この高周波半導体素子を囲む壁体、この壁体を貫く複数の貫通導体および前記壁体上に前記高周波半導体素子を含む空間を封止する蓋を有するパッケージと、このパッケージ内に前記高周波半導体素子の入出力少なくとも何れか一方に前記プレート上に設けられ、このプレートの前記接地面側の裏面およびこの裏面と反対側の主面を有する誘電体の基板と、この基板および前記プレートとともにマイクロストリップ線路を構成し、前記貫通導体に電気的に接続される前記基板上の線路導体と、この線路導体から絶縁されて前記基板上に設けられた絶縁性の土台と、この土台上に設けられ前記土台の土台高さ分前記基板の基板厚よりも大きな寸法で前記プレートの前記接地面から離間し、前記線路導体に接続された抵抗体と、を備える高周波回路装置が提供される。 According to another embodiment, a conductive plate having a ground plane, a high-frequency semiconductor element grounded on the plate, a wall body surrounding the high-frequency semiconductor element, and a plurality of through conductors passing through the wall body And a package having a lid for sealing the space containing the high-frequency semiconductor element on the wall, and at least one of the input and output of the high-frequency semiconductor element is provided on the plate in the package. A dielectric substrate having a back surface on the ground surface side and a main surface opposite to the back surface, and a line on the substrate that forms a microstrip line together with the substrate and the plate and is electrically connected to the through conductor A conductor, an insulating base insulated from the line conductor and provided on the board; and a base of the board provided on the foundation by a height of the foundation. Spaced apart from the ground plane of the plate with a dimension greater than the thickness, the high-frequency circuit device is provided; and a resistor connected to the line conductor.
以下、実施の形態に係る実装構造および高周波回路装置について図1乃至図6を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。 Hereinafter, the mounting structure and the high-frequency circuit device according to the embodiment will be described with reference to FIGS. 1 to 6. In the drawings, the same portions are denoted by the same reference numerals, and redundant description is omitted.
(第1の実施形態)
図1は第1の実施形態に係る実装構造を含む高周波回路装置の分解斜視図である。図2は本実施形態に係る高周波回路装置の同図中のI−II線に沿う縦断面構造を示す図である。これらの図中、互いに同じ符号を有する要素は互いに同じものを表す。
(First embodiment)
FIG. 1 is an exploded perspective view of a high-frequency circuit device including a mounting structure according to the first embodiment. FIG. 2 is a view showing a longitudinal sectional structure taken along line I-II of the high-frequency circuit device according to the present embodiment. In these drawings, elements having the same reference numerals represent the same elements.
高周波回路装置10はマイクロ波電力増幅器であり、接地面を有する導電性のプレート13と、このプレート13に接地された半導体素子24(高周波半導体素子)と、この半導体素子24を囲む枠状の壁体12、この壁体12を貫く入出力2箇所の貫通導体16、18および壁体12上に半導体素子24を含む空間を封止する蓋11を有するパッケージ2と、このパッケージ2内に半導体素子24の入力側にプレート13上に設けられこのプレート13の接地面側の裏面およびこの裏面と反対側の主面を有する誘電体の基板3と、この半導体素子24の出力側にプレート13上に設けられプレート接地される裏面およびこの裏面と反対側の主面を有する誘電体の基板4とを備えている。この高周波回路装置10は、基板3及び半導体素子24間にプレート13上に設けられた別の誘電体の基板5と、この基板5と半導体素子24を挟んで対向配置されこの半導体素子24及び基板4間にプレート13上に設けられた誘電体の基板6とを備えている。
The high-
更に高周波回路装置10は、基板3及びプレート13とともに電力分岐回路25(マイクロストリップ線路)を構成し、パッケージ2の貫通導体16に電気的に接続されるこの基板3上の線路導体30と、基板4及びプレート13とともに電力合成回路26(マイクロストリップ線路)を構成し、貫通導体18に電気的に接続されるこの基板4上の線路導体33と、電力分岐回路25及び半導体素子24間に設けられた入力インピーダンス整合回路27と、電力合成回路26及び半導体素子24間に設けられた出力インピーダンス整合回路28とを備えている。
Further, the high-
更に高周波回路装置10は、図2の入力側において線路導体30から絶縁されて基板3上に設けられた絶縁性の土台31と、土台31上に設けられこの土台31の土台高さ分基板3の基板厚よりも大きな寸法でプレート接地面から離間して線路導体30に接続された抵抗体7とを備える。高周波回路装置10は、出力側において線路導体33から絶縁されて基板4上に設けられた絶縁性の土台34と、土台34上に設けられこの土台34の土台高さ分基板4の基板厚よりも大きな寸法でプレート接地面から離間して線路導体33に接続された抵抗体8とを備えている。
Further, the high-
プレート13は金属製のベースプレートであり、4箇所の切欠き50を介して4本のネジにより導電性の図示しない金属ケースに締め付け固定されている。
The
半導体素子24は1個以上のFET(field effect transistor)を持つ高周波電力増幅器である。この半導体素子24は、入力インピーダンス整合回路27から出力される2系統の信号を増幅する。半導体素子24、入力インピーダンス整合回路27及び出力インピーダンス整合回路28の間はボンディングワイヤ29により接続される。
The
パッケージ2は半導体素子24や入力インピーダンス整合回路27及び出力インピーダンス整合回路28等を含む空間を気密封止する。図2のようにパッケージ2は、左側に誘電体22、この誘電体22上に設けられた別の誘電体21、この誘電体21上に起立する壁体12を備え、更に右側に誘電体23、この誘電体23上の他の誘電体21、誘電体21上に起立する対向側の壁体12を備えている。蓋11はメタルのシール材20を介して四方立壁状の壁体12上に固定されている。パッケージ2は下部を開口させてもよく、半導体素子24をプレート13上に直接接地してもよい。半導体素子24や入力インピーダンス整合回路27等をパッケージ2内に凹設した状態で、これらの半導体素子24や入力インピーダンス整合回路27等の周囲を壁体12が外囲するようになっている。二対の立壁を成す壁体12は金属部材又は誘電体部材が金属により被覆されたものである。これらの壁体12の下部にはそれぞれ水平方向に延びる開口が形成されており、各開口にそれぞれ誘電体21、21が栓として配置され、内部空間の気密性が保たれるようになっている。
The
このパッケージ2はプレート13上の入出力側に信号電力をこのパッケージ2内の空間の内外に伝送させるフィードスルー部14、15を備えている。フィードスルー部14は、プレート13上の誘電体22と、この誘電体22上に設けられ壁体12下方の誘電体21を貫通する貫通導体16とから成る。プレート13、誘電体22及び貫通導体16はマイクロストリップ線路を構成している。貫通導体16には壁体2内の空間よりも外方に延びる入力端子17が半田接合によって接続されている。フィードスルー部15は、プレート13上の誘電体23と、この誘電体23上に設けられ壁体12下方の別の誘電体21を貫通する貫通導体18とから成る。プレート13、誘電体23及び貫通導体18はマイクロストリップ線路を構成する。貫通導体18には壁体12及び蓋11により画成される空間よりも外方に延びる出力端子19が半田接合により接続されている。
The
基板3、4、5、6は何れもプレート13の接地上に設けられており、何れも実質等しい基板幅を有する。基板幅とは信号電力の伝播方向である基板長方向と主面上で直交する方向を言う。これらの基板3、基板5、基板6及び基板4はこの順番で基板長方向に並置されている。
The
電力分岐回路25は入力端子17からの信号電力を分配するマイクロストリップ線路である。電力分岐回路25を構成する線路導体30は1入力及び2出力の分岐形状の導体パターン面を有し、入力信号の電力を2分岐させるようにしている。線路導体30は例えば基板3の主面上に金属膜を成膜した後、パターニングによって形成される。この電力分岐回路25、貫通導体16間はボンディングワイヤ29により接続されている。電力分岐回路25はスタブ、λ/4伝送線路を含めてもよい。λは線路導体30上におけるマイクロ波信号の一波長を表す。
The
土台31はこの線路導体30の分岐した導体パターン面の間に基板面上に固定されている。
The
図3は本実施形態に係る実装構造例を示す図であり、電力分岐回路25単体だけを抜き出して表示している。既述の符号はそれらと同じ要素を表す。実装構造1は接地面を有するプレート13と、このプレート13上に設けられた誘電体の基板3と、これらの基板3およびプレート13とともに電力分岐回路25(マイクロストリップ線路)を構成し、基板3の主面上に設けられた線路導体30と、この線路導体30から絶縁されて基板3上に設けられた絶縁性の土台31と、この土台31上に設けられ土台高さ分基板3の基板厚よりも大きな寸法でプレート接地面から離間して線路導体30に接続された抵抗体7とを備えている。
FIG. 3 is a diagram showing a mounting structure example according to the present embodiment, and only the
土台31は例えば直方体形状を有する。土台31は線路導体30の形成領域と異なる領域に設けられている。土台31の形状は、台形状、あるいは基板3の主面から上方へ突起した形状など種々の形状を用いても良い。土台31は抵抗体7をプレート13の接地面上から離間させて支持すれば足りる。土台31は複数個の台座によって構成されてもよく、例えばそれぞれ上に凸の形状あるいは島状の複数の台座を基板3上に形成し、これらの台座上の間を橋脚のように橋渡しして抵抗体7を設けてもよい。
The
抵抗体7はウィルキンソン型電力合成回路を構成するアイソレーション抵抗である。この抵抗体7はボンディングワイヤ32により線路導体30の各分岐パターン上に接続されるようになっている。抵抗体7には薄膜抵抗器が用いられる。
The
図1、図2の電力合成回路26は出力インピーダンス整合回路28からの増幅信号を合成するマイクロストリップ線路である。電力合成回路26を構成する線路導体33は2入力及び1出力の窄み形状の導体パターン面を有し、半導体素子24のFETセル毎に増幅された分岐信号を合成する。この線路導体33は例えば基板4の主面上に金属膜を成膜した後、パターニングによって形成される。電力合成回路26、貫通導体18間はボンディングワイヤ29により接続される。電力合成回路26はスタブ、λ/4伝送線路を含めてもよい。
The
土台34は線路導体33の窄み形状の導体パターン面の間に基板面上に固定されている。土台34の形状は土台31の例と同じである。
The
抵抗体8はウィルキンソン型電力合成回路を構成するアイソレーション抵抗である。抵抗体8には薄膜抵抗器が用いられる。この抵抗体8はボンディングワイヤ36により線路導体33のパターン上に接続されている。
The resistor 8 is an isolation resistor that constitutes a Wilkinson power combining circuit. A thin film resistor is used for the resistor 8. The resistor 8 is connected to the pattern of the
また、入力インピーダンス整合回路27は電力分岐回路25(マイクロストリップ線路)により2分岐された出力信号から半導体素子24を見た特性インピーダンスと、この半導体素子24のゲート電極から電力分岐回路25を見た特性インピーダンスとを整合させる。入力インピーダンス整合回路27はプレート13上の線路導体30や、チップインダクタ、チップキャパシタである。
Further, the input
出力インピーダンス整合回路28は半導体素子24のドレイン電極から電力合成回路26(マイクロストリップ線路)を見た特性インピーダンスと、電力合成回路26の入力側から半導体素子24を見た特性インピーダンスとを整合させる。出力インピーダンス整合回路28もプレート13上の線路導体33、チップインダクタ、チップキャパシタである。入力インピーダンス整合回路27、半導体素子24間と、半導体素子24、出力インピーダンス整合回路28間とは何れもボンディングワイヤ29により接続される。
The output
上述の構成を有する高周波回路装置10に入力端子17からマイクロ波信号が入力されると、高周波回路装置10はこのマイクロ波信号を線路導体30上で導き2分岐する。電力合成回路25はこの電力合成回路26に並列接続された入力インピーダンス整合回路27に対して各信号を等振幅で出力する。マイクロ波信号はインピーダンスを変換され反射を生じずに2分岐される。半導体素子24は、入力インピーダンス整合回路27から各ゲート端子パッドを介して入力されたマイクロ波信号を増幅する。半導体素子24は各ゲート端子パッドと対向配置された各ドレイン端子パッドから増幅信号をインピーダンス整合回路28に対して出力する。増幅されたマイクロ波信号はそれぞれインピーダンスを変換されて電力合成回路26へ伝播する。電力合成回路26は各マイクロ波信号を合成して出力端子19から出力する。
When a microwave signal is input from the
電力分岐回路25は、ほぼ等振幅、等位相のマイクロ波信号を伝搬させる。抵抗体7はアイソレーション抵抗として実質的に電流を流さないか、あるいは流れたとしてその電流をジュール熱に変換して電力を通さない。抵抗体7は実質的に電力を消費しない。これにより、電力分岐回路25の線路導体30は、分岐された導体パターン面の間に電位差を生じさせないようにマイクロ波信号を伝播させる。電力合成回路26における抵抗体8も、抵抗体7の例と同じである。
The
図4は実装構造1の縦断面図であり、図3のIII−IV間に沿う断面が示されている。既述の符号はそれらと同じ要素を表す。ボンディングワイヤ32の図示を省略する。
FIG. 4 is a longitudinal sectional view of the mounting
実装構造1の土台31の底面は線路導体30の形成面と同一の平面a11内に位置しており、その上面はこの平面a11よりも上方に平面a11に並行な平面a12内に位置している。実装構造1はこの平面a12内に抵抗体7の裏面を合わせて抵抗体7を形成している。この実装構造1は抵抗体7を接地面a14から離れた高さ位置に実装することを可能とする。抵抗体7が土台31上に設けられたときの抵抗体7の接地面a14から計った高さ寸法を、抵抗体7が平面a11上に設けられたとしたときのこの抵抗体7の接地面a14から計った高さ寸法よりもかせぐことができる。平坦面に抵抗膜を形成する従来例に比較して抵抗体7による寄生容量を小さくすることができる。従来例による抵抗膜の寄生容量よりも、抵抗体7によるプレート13に対する寄生容量を減少させることができるようになる。抵抗体8及び土台34も抵抗体7及び土台31による例と同じである。
The bottom surface of the
従来例による回路接続構造はマイクロストリップ線路の線路導体の形成面と同一平面に抵抗体を作成する実装方法を用いている。しかしこの実装方法では抵抗体と接地面との距離や誘電体基板の基板材料によっては抵抗体が接地面に対して大きな寄生容量を持つ。大きな寄生容量とは、マイクロストリップ線路を伝播する信号電力にとって分布線路の定数が変化する程度に大きいことを言う。 The circuit connection structure according to the conventional example uses a mounting method in which a resistor is formed on the same plane as the formation surface of the line conductor of the microstrip line. However, in this mounting method, the resistor has a large parasitic capacitance with respect to the ground plane depending on the distance between the resistor and the ground plane and the substrate material of the dielectric substrate. The large parasitic capacitance means that the signal power propagating through the microstrip line is so large that the constant of the distributed line changes.
一般に平行平板電極対による電極間のキャパシタンスCは電極間が物質で満たされているとすると、キャパシタンスCはC=ε・S/dで表される。εは物質中の誘電率、Sは電極面積、dは電極間距離を表す。抵抗体7とプレート13との間に電荷が載って平行平板電極対によるキャパシタが形成されるとした場合、寄生容量は、膜状又はチップ状の抵抗体7と、プレート13の接地面との間の対接地容量で表される。絶縁性の土台31の高さ寸法は、抵抗体7及びプレート13の接地面間の距離をかせぐため、電極間距離dの値を大きくする。従来例による寄生容量を形成する電極間距離をd0(d>d0)とする。ε、Sを共通にとれば、実装構造1によるキャパシタンスCは、従来例によるキャパシタンスC0よりも小さくすることができる。マイクロ波信号が電力分岐回路25を伝播するとき、純粋に抵抗性である抵抗体7のインピーダンスをこのマイクロ波信号が見ると容量性のリアクタンスを示す場合が存在する。実装構造1によれば、マイクロ波信号が抵抗体7を容量性素子として見たとしても、土台31の存在によって寄生容量の値を小さくすることができ、線路の特性インピーダンスを変化させない。抵抗体7の容量性リアクタンス成分を持つ素子としてマイクロ波信号に振る舞う度合いは線路の高周波特性を劣化させず、高周波回路の性能に影響を与えない。
In general, when the capacitance C between the electrodes by the parallel plate electrode pair is filled with a material, the capacitance C is expressed by C = ε · S / d. ε represents the dielectric constant in the substance, S represents the electrode area, and d represents the distance between the electrodes. In the case where a charge is placed between the
また、図5に変形例に係る実装構造を示す。図5は変形例に係る実装構造の縦断面図であり、図3のIII−IV間に沿う断面が示されている。既述の符号はそれらと同じ要素を表す。ボンディングワイヤ材の図示を省略する。実装構造9はプレート13、基板3、マイクロストリップ線路を構成する線路導体30、絶縁性の土台35、及び抵抗体7を備える。この土台35上に抵抗体7が形成される面は傾斜してもよい。抵抗体7はプレート接地面上から土台35の土台高さ分だけ基板厚よりも大きな寸法で離間しているため、寄生容量は小さくされる。また、土台35上の抵抗体7が形成される面は湾曲していてもよい。図5は入力側の電力分岐回路の例を示しているが、出力側の電力合成回路の土台34も抵抗体8の形成面が傾斜してもよく、あるいは湾曲していてもよい。
FIG. 5 shows a mounting structure according to the modification. FIG. 5 is a longitudinal sectional view of a mounting structure according to a modified example, and shows a section taken along the line III-IV in FIG. The above described symbols represent the same elements. The illustration of the bonding wire material is omitted. The mounting structure 9 includes a
(第2の実施形態)
上記の実装構造1、9及び高周波回路装置10では土台31が基板3の主面上に固定されていた。第2の実施形態では、高周波回路用の抵抗体7の実装方法について述べる。
(Second Embodiment)
In the mounting
図6は第2の実施形態に係る実装構造の縦断面図である。既述の符号はそれらと同じ要素を表す。ボンディングワイヤ材の図示を省略する。実装構造40は抵抗体7がその上面に形成された基板37を接着材38の使用により基板3上に接着した構造である。それ以外の点について実装構造40は上記実装構造1、9と同じである。本実施形態に係る高周波回路装置は実装構造40を含み上記高周波回路装置10と同じ構成を有する。
FIG. 6 is a longitudinal sectional view of the mounting structure according to the second embodiment. The above described symbols represent the same elements. The illustration of the bonding wire material is omitted. The mounting
基板37は誘電体基板である。接着材38にはAuSn(金スズ)半田が用いられる。製造装置は、基板37の上面に抵抗体7を予め形成し、この抵抗体7を載せた基板37を線路導体30などの高周波回路が存在する基板3の上方からこの基板3の主面上に接着する。それにより抵抗体7は接地面39から離れる。それにより抵抗体7の寄生容量が低減されるようになっている。高周波回路装置はこの実装構造40と同じ実装構造を電力合成基板26側に有しても良い。
The
このような構成の本実施形態に係る高周波回路装置は基板3上の所望する領域上に母材となるAuの層を形成し、Au層上にロウ材としてのAuSn半田を使う。例えば直方体形状の基板37の底面が基板3の主面上に接着剤38によって固定される。製造装置は抵抗体7付き基板37を別途作成しておき、この抵抗体7付き基板37を基板3の上方からこの基板3上に接着する。抵抗体7の実装面を接地面39から離すことができ、寄生容量を低減させることが可能となる。
In the high-frequency circuit device according to this embodiment having such a configuration, an Au layer as a base material is formed on a desired region on the
従来例による実装構造は伝送線路と同一の平面上に抵抗体を作成するという実装方法を用いていた。この実装方法では抵抗体と接地面との間の距離あるいは基板材料によっては抵抗体が接地面に対して大きな寄生容量を持つ。これに対して、実装構造40は接着剤38による接着固定によって、抵抗体7の実装面の高さ寸法をかせぐことができる。抵抗体7を基板37の上に実装したときの抵抗体7の接地面39から計った高さ寸法を、抵抗体7を基板3の上に実装したとしたときの抵抗体7の接地面39から計った高さ寸法よりも大きくすることができる。抵抗体7による寄生容量を従来例に比較して小さくすることができる。
The mounting structure according to the conventional example uses a mounting method in which a resistor is formed on the same plane as the transmission line. In this mounting method, the resistor has a large parasitic capacitance with respect to the ground plane depending on the distance between the resistor and the ground plane or the substrate material. On the other hand, the mounting
(その他)
尚、上記の実施形態は実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記の実施形態では、入出力側それぞれに土台31、34を設けていたが、土台31、土台34の一方だけ設けて構成でも、上記寄生容量を低減させる効果が得られる。
(Other)
The above-described embodiment is not limited to the embodiment as it is, and can be embodied by modifying the components without departing from the scope of the invention in the implementation stage. In the above embodiment, the
第2の実施形態では接着剤として、鉛スズ系ハンダ、金シリコン(AuSi)、金ゲルマニウム(AuGe)等のロウ材を用いても良い。エポキシ系やポリイミド系、ポリマー系あるいは銀ガラスなどの導電性接着剤を用いても良い。 In the second embodiment, a brazing material such as lead tin solder, gold silicon (AuSi), or gold germanium (AuGe) may be used as the adhesive. A conductive adhesive such as epoxy, polyimide, polymer or silver glass may be used.
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
1,9,40…実装構造、2…パッケージ、3,4,5,6…基板、7,8…抵抗体、10…高周波回路装置、11…蓋、12…壁体、13…プレート、14,15…フィードスルー部、16,18…貫通導体、17…入力端子、19…出力端子、20…シール材、21,22,23…誘電体、24…半導体素子(高周波半導体素子)、25…電力分岐回路(マイクロストリップ線路)、26…電力合成回路(マイクロストリップ線路)、27…入力インピーダンス整合回路、28…出力インピーダンス整合回路、29…ボンディングワイヤ、30…線路導体、31,34,35…土台、32…ボンディングワイヤ、33…線路導体、36…ボンディングワイヤ、37…基板、38…接着材、39…接地面、50…切欠き。
DESCRIPTION OF
Claims (5)
このプレートの前記接地面側の裏面およびこの裏面と反対側の主面を有し、前記プレート上に設けられた誘電体の基板と、
これらの基板およびプレートとともにマイクロストリップ線路を構成し、前記基板の主面上に設けられた線路導体と、
この線路導体から絶縁されて前記基板上に設けられた絶縁性の土台と、
この土台上に設けられ前記土台の土台高さ分前記基板の基板厚よりも大きな寸法で前記プレートの前記接地面から離間し、前記線路導体に接続された抵抗体と、
を備える実装構造。 A conductive plate having a ground plane;
A dielectric substrate provided on the plate, having a back surface on the grounding surface side of the plate and a main surface opposite to the back surface;
A microstrip line is configured with these substrates and plates, and a line conductor provided on the main surface of the substrate;
An insulating base provided on the substrate and insulated from the line conductor;
A resistor provided on the base and spaced apart from the ground plane of the plate in a dimension larger than the substrate thickness of the base by the base height of the base, and connected to the line conductor;
A mounting structure comprising
このプレートに接地された高周波半導体素子と、
この高周波半導体素子を囲む壁体、この壁体を貫く複数の貫通導体および前記壁体上に前記高周波半導体素子を含む空間を封止する蓋を有するパッケージと、
このパッケージ内に前記高周波半導体素子の入出力少なくとも何れか一方に前記プレート上に設けられ、このプレートの前記接地面側の裏面およびこの裏面と反対側の主面を有する誘電体の基板と、
この基板および前記プレートとともにマイクロストリップ線路を構成し、前記貫通導体に電気的に接続される前記基板上の線路導体と、
この線路導体から絶縁されて前記基板上に設けられた絶縁性の土台と、
この土台上に設けられ前記土台の土台高さ分前記基板の基板厚よりも大きな寸法で前記プレートの前記接地面から離間し、前記線路導体に接続された抵抗体と、
を備える高周波回路装置。 A conductive plate having a ground plane;
A high-frequency semiconductor element grounded to the plate;
A package having a wall that surrounds the high-frequency semiconductor element, a plurality of through conductors that pass through the wall, and a lid that seals a space including the high-frequency semiconductor element on the wall;
A dielectric substrate having a back surface on the grounding surface side of the plate and a main surface opposite to the back surface, provided on at least one of the input and output of the high-frequency semiconductor element in the package;
A microstrip line is configured with the substrate and the plate, and the line conductor on the substrate is electrically connected to the through conductor;
An insulating base provided on the substrate and insulated from the line conductor;
A resistor provided on the base and spaced apart from the ground plane of the plate in a dimension larger than the substrate thickness of the base by the base height of the base, and connected to the line conductor;
A high frequency circuit device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132815A JP2013258535A (en) | 2012-06-12 | 2012-06-12 | Mounting structure and high frequency circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132815A JP2013258535A (en) | 2012-06-12 | 2012-06-12 | Mounting structure and high frequency circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013258535A true JP2013258535A (en) | 2013-12-26 |
Family
ID=49954631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012132815A Pending JP2013258535A (en) | 2012-06-12 | 2012-06-12 | Mounting structure and high frequency circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013258535A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019003354A1 (en) * | 2017-06-28 | 2019-01-03 | 三菱電機株式会社 | Power divider/combiner |
-
2012
- 2012-06-12 JP JP2012132815A patent/JP2013258535A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019003354A1 (en) * | 2017-06-28 | 2019-01-03 | 三菱電機株式会社 | Power divider/combiner |
JPWO2019003354A1 (en) * | 2017-06-28 | 2019-11-07 | 三菱電機株式会社 | Power distribution synthesizer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10743404B2 (en) | PCB based semiconductor device | |
US10972071B2 (en) | Resonator device | |
CN111066246B (en) | Elastic wave device and communication device | |
JPWO2007049376A1 (en) | High frequency module | |
WO2017110308A1 (en) | Acoustic wave device | |
TWI629757B (en) | High frequency semiconductor amplifier | |
US20140264722A1 (en) | Semiconductor device | |
US9640530B2 (en) | Semiconductor device | |
US11509289B2 (en) | Composite component and mounting structure therefor | |
JP2013258535A (en) | Mounting structure and high frequency circuit device | |
US9041169B2 (en) | Semiconductor packaging container, semiconductor device, electronic device | |
US9347980B2 (en) | Radio frequency characteristics measurement jig device | |
JP2000021926A (en) | Semiconductor device | |
JP7392919B2 (en) | semiconductor equipment | |
JP2013258534A (en) | Mounting structure and high frequency circuit device | |
US7576629B2 (en) | Semiconductor device having signal line and reference potential planes separated by a vertical gap | |
WO2023053228A1 (en) | Semiconductor device | |
JPH05199019A (en) | High frequency circuit package | |
US20230163085A1 (en) | Semiconductor device | |
JP5720261B2 (en) | Electronic circuit and transmission / reception system | |
JP4547823B2 (en) | High frequency module | |
WO2020241586A1 (en) | Amplifier device | |
JP2002359443A (en) | Connection structure of high-frequency package and wiring board | |
US9449920B2 (en) | Electronic device | |
JP4005858B2 (en) | High frequency circuit component mounting board, high frequency semiconductor package, and mounting structure thereof |