JP2013258331A - 半導体集積回路および受信装置 - Google Patents
半導体集積回路および受信装置 Download PDFInfo
- Publication number
- JP2013258331A JP2013258331A JP2012134181A JP2012134181A JP2013258331A JP 2013258331 A JP2013258331 A JP 2013258331A JP 2012134181 A JP2012134181 A JP 2012134181A JP 2012134181 A JP2012134181 A JP 2012134181A JP 2013258331 A JP2013258331 A JP 2013258331A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- input
- semiconductor integrated
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】2入力・2出力のLNBにおいて、ICチップのチップ端子とリード端子とを接続するボンド・ワイヤの長さを調整可能にする。
【解決手段】2つ以上の異なるRF信号が入力されるICチップ100と、ICチップ100が配置されるダイボンド領域102の周囲に配置されたリード端子1〜24を有する半導体パッケージ101とを備えるIC106において、RF信号が入力されるチップ端子53および56とボンド・ワイヤにより接続するリード端子17および20側に、ICチップ100をシフトして配置する。
【選択図】図1
【解決手段】2つ以上の異なるRF信号が入力されるICチップ100と、ICチップ100が配置されるダイボンド領域102の周囲に配置されたリード端子1〜24を有する半導体パッケージ101とを備えるIC106において、RF信号が入力されるチップ端子53および56とボンド・ワイヤにより接続するリード端子17および20側に、ICチップ100をシフトして配置する。
【選択図】図1
Description
本発明は、半導体集積回路およびそれを備える受信装置に関するものである。
衛星放送では、地域により水平方向及び垂直方向などの偏波信号を用いて、放送信号を送信する。衛星放送を受信するLNB(Low Noise Block down converter)は、同一のパラボラアンテナが受信する水平方向及び垂直方向の偏波信号に対応する複数の入力端子を有するものがある。衛星放送の視聴者は、このようなLNBを用いて視聴する場合、受信時に水平方向または垂直方向の偏波信号を選択する。
LNBには、仕向け地により同一のパラボラアンテナに複数の視聴者が同時に受信できるマルチ入力・マルチ出力タイプがある。例えば、非特許文献1には、2入力・2出力のLNBを実現できるICが記載されている。
非特許文献1に記載の2入力・2出力のLNBの構成を図6に基づいて説明する。図6は、2入力・2出力のLNBの要部構成の一例を示す図である。図6に示すように、LNB350は、2つのアンテナ307および317と、4つの増幅器308、309、318および319と、ICチップ(半導体集積回路チップ)300とを備える。
ICチップ300は、局部発振信号(以下LO信号と略す)を生成する発振器305と、発振器305が生成するLO信号の周波数を制御するPLL306と、周波数変換器302および312、増幅器301、303、311および313と、スイッチマトリクス回路とが同一基板上に集積されたものである。図6に示す例では、発振器305が1つのLO信号を2つの周波数変換器302および312に供給し、スイッチマトリクス回路304が周波数変換器302及び312の出力信号を増幅器303及び313に出力する。
図6に示す2入力・2出力のLNB350では、2つのアンテナ307および317が受信したRF周波数信号(以下RF信号と略す)は、高周波特性および低雑音性能に優れた電界効果トランジスタを使用した低雑音増幅器308、309、318、319を介して、ICチップ300の入力端子に入力される。ICチップ300に入力されたRF信号は、入力整合回路を含む増幅器301、311にそれぞれ入力される。周波数変換器302、312は、増幅器301、311で増幅されたRF信号をLO信号と混合して、中間周波数信号(以下IF信号と略す)を生成し、IF信号を出力する。
通常、ICチップ300はパッケージ化されており、例えば、図7に示す典型的なQFN(Quad Flatpack Non-leaded)パッケージで封止される。以下では、ICチップを半導体パッケージで封止したものをIC(半導体集積回路)と称する。図7に基づいてIC335の構成について説明する。図7に示す例では、ICチップ300は、ダイボンド領域333にペースト剤により貼り付けられる。また、半導体パッケージ331の各リード端子1〜24と、ICチップ300の入出力端子であるチップ端子90とがそれぞれボンド・ワイヤにより接続される。ICチップ300の接地端子であるチップ端子91は、裏面接地端子となるダイボンド領域333にダウン・ボンドされる。
"A Single-Chip Receiver for Multi-User Low-Noise Block Down-Converters" T.Copani et.al. ISSCC Dig. Tech. Papers, pp.438, Feb.2005
衛星放送では、RF信号の入力周波数範囲が10.7GHz〜12.75GHzと高周波である。そのため、高周波性能を最大限引き出すために、ICチップには入力整合回路を設ける必要がある。ボンド・ワイヤをインダクタとして含めた入力整合回路を作る場合、高周波性能を最大限引き出すためには、ボンド・ワイヤの長さを調整できることが好ましい。
しかしながら、2入力・2出力のLNBに適用するICチップは、通常、リードフレームの(ダイボンド領域の)中央に配置されるため、長さを調整すること、特に短くすることが困難もしくは不可能な場合がある。また、2入力・2出力のLNBに適用するICは、RF信号が入力されるリード端子が2つある。そのため、それぞれのRF信号が入力されるリード端子が、正対する辺にある場合、ボンド・ワイヤの長さを調整することが困難である。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、2入力・2出力のLNBにおいて、ICチップのチップ端子とリード端子とを接続するボンド・ワイヤの長さが調整可能な半導体集積回路およびそれを備える受信装置を実現することにある。
本発明に係る半導体集積回路は、上記課題を解決するために、同一半導体基板上に2つ以上の異なる高周波信号が入力される半導体集積回路チップと、上記半導体集積回路チップが配置されるダイボンド領域の周囲に配置されたリード端子を有する半導体パッケージとを備える半導体集積回路であって、上記2つ以上の高周波信号は、上記半導体集積回路チップの隣り合う2辺に配置されたチップ端子にそれぞれ入力され、上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの隣り合う2辺に対向する上記半導体パッケージの2辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの2辺側にシフトした位置に配置されることを特徴としている。
また、本発明に係る半導体集積回路は、上記課題を解決するために、同一半導体基板上に2つ以上の異なる高周波信号が入力される半導体集積回路チップと、上記半導体集積回路チップが配置されるダイボンド領域の周囲に配置されたリード端子を有する半導体パッケージとを備える半導体集積回路であって、上記2つ以上の高周波信号は、上記半導体集積回路チップの或る一辺に配置されたチップ端子にそれぞれ入力され、上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの或る一辺に対向する上記半導体パッケージの一辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの一辺側にシフトした位置に配置されることを特徴としている。
上記の構成によれば、上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子側にシフトして配置されるため、高周波信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤの長さを容易に調製することができるという効果を奏する。
例えば、ボンド・ワイヤの長さを短くすることにより、ボンド・ワイヤの寄生インダクタンスを小さくでき、それにより、高周波特性を良好なものとすることができる。よって、半導体集積回路チップにおいて、高周波信号の入力端子を接続するボンド・ワイヤに直列接続された入力整合回路が有するインダクタを小さくする、または削除することができるため、半導体集積回路を小型化・低コスト化できる。従って、安価な半導体パッケージにより高周波特性を改善できる。
また、本発明に係る半導体集積回路は、上記高周波信号が入力されるチップ端子が配置された辺上の接地端子であるチップ端子は、上記半導体パッケージの対向する辺に配置されたリード端子であって、上記高周波信号が入力されるチップ端子と接続するリード端子以外のリード端子と接続されることが好ましい。
上記の構成によれば、上記高周波信号が入力されるチップ端子が配置された辺上の接地端子であるチップ端子は、上記半導体パッケージの対向する辺に配置されたリード端子であって、上記高周波信号が入力されるチップ端子と接続するリード端子以外のリード端子と接続される。そのため、接地端子を裏面接地端子にダウン・ボンドする領域をなくすことができる。よって、ダイボンド領域における半導体集積回路チップの配置の自由度が向上し、高周波信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤの長さをより容易に調製することができる。
また、本発明に係る半導体集積回路は、上記半導体集積回路チップは、入力整合回路を有する複数の低雑音増幅器および複数の混合回路を有することが好ましい。
上記の構成によれば、上記半導体集積回路の高周波特性を良好なものにすることができる。そのため、当該半導体集積回路を搭載した、2つ以上の入出力を有するLNBを実現できる。
また、本発明に係る受信装置は、上記半導体集積回路を備える受信装置であって、上記2つ以上の高周波信号を受信する2つ以上の複数の受信アンテナと、上記受信アンテナが受信した上記高周波信号を増幅して上記リード端子に出力する、電界効果トランジスタを用いた複数の増幅器と、を備え、上記電界効果トランジスタのバイアス電圧は、上記半導体集積回路チップからリード端子を介して供給されることが好ましい。
上記の構成によれば、アンテナが受信した高周波信号を増幅して半導体集積回路チップに出力する増幅器のバイアス電圧を半導体集積回路チップから供給する。よって、受信装置に実装される部品点数を削減することができるため、実装面積の削減およびコストの削減を図ることができる。
また、本発明に係る受信装置は、上記バイアス電圧が供給されるリード端子は、上記高周波信号を増幅する増幅器と上記高周波信号が入力されるリード端子とを接続する配線の間に位置するリード端子以外のリード端子であることが好ましい。
上記の構成によれば、2つの異なる高周波信号の半導体パッケージへの配線と電界効果トランジスタへのバイアス電源配線とが重ならないため、受信信号の干渉を抑制することができる。さらに、2つの異なる高周波信号を増幅する電界効果トランジスタへの配線が大きく変わることなく配線できるため、受信品質を向上させることができる。
以上のように、本発明に係る半導体集積回路は、2つ以上の高周波信号が、半導体集積回路チップの隣り合う2辺に配置されたチップ端子にそれぞれ入力され、上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの隣り合う2辺に対向する上記半導体パッケージの2辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、上記半導体集積回路チップは、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの2辺側にシフトした位置に配置される。
また、本発明に係る半導体集積回路は、2つ以上の高周波信号は、半導体集積回路チップの或る一辺に配置されたチップ端子にそれぞれ入力され、上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの或る一辺に対向する上記半導体パッケージの一辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、上記半導体集積回路チップは、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの一辺側にシフトした位置に配置される。
よって、高周波信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤの長さを容易に調製することができるという効果を奏する。
〔第1実施形態〕
本発明の第1実施形態について図1に基づいて説明する。図1は、本発明の第1実施形態を示すものであり、IC(半導体集積回路)の要部構成を示す概略図である。図1に示すように、IC106は、ダイボンド領域102に配置されたICチップ(半導体集積回路チップ)100と、ICチップ100を封止する半導体パッケージ101とを備える。
本発明の第1実施形態について図1に基づいて説明する。図1は、本発明の第1実施形態を示すものであり、IC(半導体集積回路)の要部構成を示す概略図である。図1に示すように、IC106は、ダイボンド領域102に配置されたICチップ(半導体集積回路チップ)100と、ICチップ100を封止する半導体パッケージ101とを備える。
本実施形態に係るIC106は、2入力・2出力のLNB(受信装置)に搭載されるものである。また、ICチップ100は、発振器、PLL、周波数変換器、増幅器およびスイッチマトリクス回路等が同一基板上に集積されたものである。
図1に示すように、ICチップ100は、矩形であり、各辺端部(辺縁部)に入出力端子であるチップ端子51〜58を有する。また、半導体パッケージ101は、外形が矩形であり、各辺端部(辺縁部)にリード端子1〜24を有する。
本実施形態では、ICチップ100のY軸の正方向側の辺端部111に位置するチップ端子53と、辺端部111と隣り合う、X軸の負方向側の辺端部112に位置するチップ端子56とに、それぞれRF信号が入力されるものとする。
また、チップ端子53をボンド・ワイヤで接続するリード端子を、ICチップ100の辺端部111に対向する、半導体パッケージ101のY軸の正方向側の辺端部113に位置するリード端子17とする。また、チップ端子56をボンド・ワイヤで接続するリード端子を、ICチップ100の辺端部112に対向する、半導体パッケージ101のX軸の負方向側の辺端部114に位置するリード端子20とする。つまり、半導体パッケージ101のリード端子17番ピンおよび20番ピンを2つの異なるRF信号の入力端子(RFIN1およびRFIN2)とする。
このとき、ICチップ100をダイボンド領域102に配置する際に、ICチップ100を、ダイボンド領域102の中央からリード端子17および20に近づける方向にシフトした位置に配置する。換言すると、ICチップ100を、ダイボンド領域102の中央からY軸の正方向側であって、X軸の負方向側にシフトした位置に配置する。
このように、ダイボンド領域102の中央を基準位置として、ICチップ100をシフトして配置することにより、RF信号が入力されるチップ端子およびリード端子間を接続するボンド・ワイヤの長さを容易に調整することができる。特に、ボンド・ワイヤの長さを容易に短くすることができる。そのため、ボンド・ワイヤの寄生インダクタンスを小さくでき、高周波特性を良好なものとすることができる。
また、ICチップ100上のRF信号が入力されるチップ端子53と同じ辺端部111に位置する接地端子であるチップ端子52および54は、ICチップ100の辺端部111と対向する半導体パッケージ101の辺端部113に位置するリード端子16番ピンおよび18番ピンにボンド・ワイヤを介して接続される。また、ICチップ100上のRF信号が入力されるチップ端子56と同じ辺端部112に位置する接地端子であるチップ端子55および57は、ICチップ100の辺端部112と対向する半導体パッケージ101の辺端部114に位置するリード端子19番ピンおよび21番ピンにボンド・ワイヤを介して接続される。そして、リード端子16番ピン、18番ピン、19番ピンおよび21番ピンは接地される。
このように、ICチップ100上のRF信号が入力されるチップ端子と同じ辺端部に位置する接地端子を、ダイボンド領域102に接続せず、リード端子と接続することにより、ICチップ100上の接地端子をダイボンド領域102に接続するための面積を省くことができる。そのため、ICチップ100をRF信号が入力されるリード端子17および20により近づけることができ、ICチップ100の配置の自由度が向上する。よって、RF信号が入力されるチップ端子およびリード端子間を接続するボンド・ワイヤの長さをより容易に調整することができる。
なお、図1では、ICチップ100のチップ端子および半導体パッケージ101のリード端子、並びに、それらを接続するボンド・ワイヤに関しては、発明の特徴に関係するもののみを図示し、その他は省略している。
また、本実施形態に係るIC106は、2入力・2出力のLNBに搭載されるものであるため、2つの異なるRF信号がIC106(ICチップ100)に入力されるが、これに限るものではない。3つ以上の互いに異なるRF信号がIC106(ICチップ100)に入力されてもよい。
また、本実施形態では、ICチップ100のY軸の正方向側の辺端部111に位置するチップ端子53と、辺端部111と隣り合う、X軸の負方向側の辺端部112に位置するチップ端子56とに、それぞれRF信号が入力されるが、これに限るものではない。RF信号が入力される各チップ端子は、隣り合う2つの辺端部に位置する何れかのチップ端子であればよい。
また、本実施形態では、ICチップ100上のRF信号が入力されるチップ端子53と同じ辺端部111に位置する接地端子を、リード端子16,18,19,21と接続しているが、これに限るものではない。ICチップ100上のRF信号が入力されるチップ端子53と同じ辺端部111に位置する接地端子は、辺端部111と対向する半導体パッケージ101の辺端部113に位置するリード端子であって、RF信号が入力されるリード端子17以外の任意のリード端子と接続すればよい。同様に、ICチップ100上のRF信号が入力されるチップ端子56と同じ辺端部112に位置する接地端子は、辺端部112と対向する半導体パッケージ101の辺端部114に位置するリード端子であって、RF信号が入力されるリード端子20以外の任意のリード端子と接続すればよい。
また、図1に示していないが、IC106は、RF信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤをインダクタとして含む入力整合回路と、周波数変換器(混合回路)とを含むものである。この入力整合回路および周波数変換器については、後述の第2実施形態において詳細に説明する。
また、図1に示していないが、IC106は、2入力・2出力のLNBに搭載されるものである。このLNBは、IC106に加えて、2つのアンテナと、2つのアンテナがそれぞれ受信したRF信号をそれぞれ増幅する増幅器とを備えるものである。このLNBの構成については、後述の第3実施形態において詳細に説明する。
〔第2実施形態〕
本発明の第2実施形態について図2および図3に基づいて説明する。図2は、本発明の第2実施形態を示すものであり、ICの要部構成を示す概略図である。図2に示すように、IC107は、ダイボンド領域104に配置されたICチップ105と、ICチップ105を封止する半導体パッケージ103とを備える。
本発明の第2実施形態について図2および図3に基づいて説明する。図2は、本発明の第2実施形態を示すものであり、ICの要部構成を示す概略図である。図2に示すように、IC107は、ダイボンド領域104に配置されたICチップ105と、ICチップ105を封止する半導体パッケージ103とを備える。
本実施形態に係るIC105は、第1実施形態と同様に、2入力・2出力のLNBに搭載されるものである。また、ICチップ105は、発振器、PLL、周波数変換器、増幅器およびスイッチマトリクス回路等が同一基板上に集積されたものである。
図2に示すように、ICチップ105は、矩形であり、各辺端部(辺縁部)に入出力端子であるチップ端子61〜66を有する。また、半導体パッケージ103は、外形が矩形であり、各辺端部(辺縁部)にリード端子1〜24を有する。
本実施形態では、ICチップ105のX軸の負方向側の辺端部115に位置するチップ端子62および65に、それぞれRF信号が入力されるものとする。
また、チップ端子62および65をボンド・ワイヤで接続するリード端子を、ICチップ105の辺端部115に対向する、半導体パッケージ103のX軸の負方向側の辺端部116に位置するリード端子20および23とする。つまり、半導体パッケージ103のリード端子20番ピンおよび23番ピンを2つの異なるRF信号の入力端子(RFIN1およびRFIN2)とする。
このとき、ICチップ105をダイボンド領域102に配置する際に、ICチップ105を、ダイボンド領域104の中央からリード端子20および23に近づける方向にシフトした位置に配置する。換言すると、ICチップ105を、ダイボンド領域104の中央からX軸の負方向側にシフトした位置に配置する。
このように、ICチップ105をシフトして配置することにより、RF信号が入力されるチップ端子およびリード端子間を接続するボンド・ワイヤの長さを容易に調整することができる。特に、ボンド・ワイヤの長さを容易に短くすることができる。そのため、ボンド・ワイヤの寄生インダクタンスを小さくでき、高周波特性を良好なものとすることができる。
また、ICチップ105上のRF信号が入力されるチップ端子62と同じ辺端部115に位置する接地端子であるチップ端子61,63,64および66は、ICチップ105の辺端部115と対向する半導体パッケージ103の辺端部116に位置するリード端子19番ピン、21番ピン、22番ピンおよび24番ピンにボンド・ワイヤを介してそれぞれ接続される。そして、リード端子19番ピン、21番ピン、22番ピンおよび24番ピンは接地される。
このように、ICチップ105上のRF信号が入力されるチップ端子62および65と同じ辺端部115に位置する接地端子61,63,64および66を、ダイボンド領域104に接続せず、リード端子19、21、22および24とそれぞれ接続することにより、ICチップ105上の接地端子をダイボンド領域104に接続するための面積を省くことができる。そのため、ICチップ105をRF信号が入力されるリード端子20および23により近づけることができ、ICチップ105の配置の自由度が向上する。よって、RF信号が入力されるチップ端子およびリード端子間を接続するボンド・ワイヤの長さをより容易に調整することができる。
なお、図2では、ICチップ105のチップ端子および半導体パッケージ103のリード端子、並びに、それらを接続するボンド・ワイヤに関しては、発明の特徴に関係するもののみを図示し、その他は省略している。
また、本実施形態に係るIC107は、2入力・2出力のLNBに搭載されるものであるため、2つの異なるRF信号がIC107(ICチップ105)に入力されるが、これに限るものではない。3つ以上の互いに異なるRF信号がIC107(ICチップ105)に入力されてもよい。
また、本実施形態では、ICチップ105のX軸の負方向側の辺端部115に位置するチップ端子62および65に、それぞれRF信号が入力されるが、これに限るものではない。RF信号が入力される各チップ端子は、同一の辺端部に位置する何れかのチップ端子であればよい。
また、本実施形態では、ICチップ105上のRF信号が入力されるチップ端子62および65と同じ辺端部115に位置する接地端子61,63,64および66を、リード端子19、21、22および24と接続しているが、これに限るものではない。ICチップ105上のRF信号が入力されるチップ端子62および65と同じ辺端部115に位置する接地端子は、辺端部115と対向する半導体パッケージ101の辺端部116に位置するリード端子であって、RF信号が入力されるリード端子20および23以外の任意のリード端子と接続すればよい。
次に図3に基づいて、IC107が有する入力整合回路と、周波数変換器(混合回路)について説明する。この入力整合回路は、RF信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤをインダクタとして含むものである。図3は、2入力・2出力LNBに適用されるIC107の入力回路を示す図面である。
図3に示すように、リード端子20(RFIN1)に入力されたRF信号は、ボンド・ワイヤ31を介して、ICチップ105のチップ端子62に入力される。また、リード端子23(RFIN2)に入力されたRF信号は、ボンド・ワイヤ41を介して、ICチップ105のチップ端子65に入力される。
ICチップ105は、増幅器33および43と、周波数変換器34および44とを含む。ICチップ105のチップ端子62に入力されたRF信号は、増幅器33に入力され、増幅器33で増幅されたRF信号は周波数変換器34に出力される。また、ICチップ105のチップ端子65に入力されたRF信号は、増幅器43に入力され、増幅器43で増幅されたRF信号は周波数変換器44に出力される。
増幅器33および43は、入力整合回路を有する。具体的には、増幅器33は、キャパシタ35、トランジスタ36および38、並びに、インダクタ37および39を含む。ただし、本実施形態では、ボンド・ワイヤ31または41のインダクタおよび増幅器33または43でそれぞれ入力整合回路を構成する。
ここで、インダクタ37のインダクタンスをLsとし、トランジスタ36のトランスコンダクタンスをgm、ゲート容量をCgsとし、ボンド・ワイヤ31のインダクタンスをLgとする。この場合、入力整合時のインピーダンスZinの実数成分は、
Zin=gm(Lg+Ls)/Cgs
となる。そのため、Lgの大きさを調整することで入力整合を取ることができる。つまり、ボンド・ワイヤ31または41の長さを調整することにより、高周波特性が最良となるように設計することができる。例えば、ボンド・ワイヤの長さを短くして、Lgを小さくすることにより、インピーダンスZinを小さくすることができる。
Zin=gm(Lg+Ls)/Cgs
となる。そのため、Lgの大きさを調整することで入力整合を取ることができる。つまり、ボンド・ワイヤ31または41の長さを調整することにより、高周波特性が最良となるように設計することができる。例えば、ボンド・ワイヤの長さを短くして、Lgを小さくすることにより、インピーダンスZinを小さくすることができる。
なお、図2および図3に示していないが、IC107は、2入力・2出力のLNBに搭載されるものである。このLNBは、IC107に加えて、2つのアンテナと、2つのアンテナがそれぞれ受信したRF信号をそれぞれ増幅する増幅器とを備えるものである。このLNBの構成については、後述の第3実施形態において詳細に説明する。
〔第3実施形態〕
本発明の第3実施形態について図4および図5に基づいて説明する。図4は、本実施形態に係るLNBおよびLNBが備えるICチップの要部構成の一例を示す図である。図4に示すように、LNB254は、2つのアンテナ207および217と、増幅器208、209、218および219と、ICチップ200とを備える。また、ICチップ200は、増幅器201および211と、周波数変換器202および212と、発振器205と、PLL206と、スイッチマトリクス回路230と、増幅器203および213と、バイアス電源回路231および241とを備える。
本発明の第3実施形態について図4および図5に基づいて説明する。図4は、本実施形態に係るLNBおよびLNBが備えるICチップの要部構成の一例を示す図である。図4に示すように、LNB254は、2つのアンテナ207および217と、増幅器208、209、218および219と、ICチップ200とを備える。また、ICチップ200は、増幅器201および211と、周波数変換器202および212と、発振器205と、PLL206と、スイッチマトリクス回路230と、増幅器203および213と、バイアス電源回路231および241とを備える。
本実施形態に係るLNB254は、2入力・2出力のLNBであり、ICチップ200は、図2に示す第2実施形態のICチップ105と同様に、或る一辺に位置するチップ端子76および79に2つのRF信号が入力されるものとする。なお、図4では、半導体パッケージおよびリード端子を省略する。
バイアス電源回路231および241は、ICチップ200の外部に配置された増幅器であって、アンテナ207および217が受信したRF信号を増幅してICチップ200に出力する増幅器208、209、218および219にバイアス電圧を供給するものである。また、増幅器208、209、218および219は、電界効果トランジスタを用いた、高周波特性及び低雑音性能に優れた増幅器である。
ここで、バイアス電源回路231は、チップ端子71〜74を介して、増幅器208および209のゲート電圧およびドレイン電圧をそれぞれ供給する。また、バイアス電源回路241は、チップ端子81〜84を介して、増幅器218および219のゲート電圧およびドレイン電圧をそれぞれ供給する。
このように、増幅器208、209、218および219のバイアス電圧を、ICチップ200から供給することにより、LNB254が別途バイアス電源回路等を備える必要がない。
次に、図5は、本実施形態に係るLNBの要部構成を示すものであり、ICチップの外部に配置された増幅器208、209、218および219への電源供給経路を示す図である。図5に示すように、図2に示す第2実施形態のIC107と同様に、ICチップ200は、RF信号が入力されるリード端子20および23側(X軸の負方向側)にシフトした位置に配置される。
また、図5に示すように、バイアス電源回路231から、チップ端子71〜74およびリード端子15〜18を介して増幅器208および209にバイアス電圧が供給される。同様に、バイアス電源回路241から、チップ端子81〜84およびリード端子1〜4を介して増幅器218および219にバイアス電圧が供給される。
このように、バイアス電圧の出力端子であるリード端子は、RF信号が入力されるリード端子20および23の内側ではなく、外側に配置される。つまり、図5に示す例では、バイアス電圧の出力端子であるリード端子は、リード端子1〜19、24のうちの何れかのリード端子であればよい。換言すると、バイアス電圧の出力端子であるリード端子は、RF信号を増幅する増幅器とRF信号が入力されるリード端子とを接続する配線の間に位置するリード端子以外のリード端子であればよい。
バイアス電圧の出力端子(チップ端子71〜74、81〜84、および、リード端子15〜18、1〜4)がRF信号の入力端子(チップ端子76、79、および、リード端子20、23)の間にないため、チップ端子71〜74、81〜84が、LNBを実装する基板上で互いにクロスすることがなく、IC253に入力されるRF信号に対する干渉を防ぐことができる。
また、図5に示すように、増幅器208および209に供給するバイアス電圧の出力端子と、増幅器218および219に供給するバイアス電圧の出力端子とは、増幅器208、209、218および219に対して、対称的に配置されることが好ましい。
これにより、増幅器208および209とリード端子15〜18とを接続する配線と、増幅器218および219とリード端子1〜4とを接続する配線との長さを略同一にすることができるため、2入力・2出力のLNBを実装する基板上の配線面積を小さくできる。さらには、2つの異なる高周波信号を増幅する電界効果トランジスタへの配線(増幅器208および209と増幅器218および219とに対する配線)が大きく変わることなく配線できるので受信品質の向上につながる。
〔補足〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、衛星放送を受信するLNB等の2つ以上の異なる高周波信号を受信する受信装置およびそれに適用されるICに利用することができる。
1〜24:リード端子
31,41:ボンド・ワイヤ
33、43:増幅器
34,44:周波数変換器(混合回路)
51〜58:チップ端子
61〜66:チップ端子
71〜84:チップ端子
100、105、200:ICチップ(半導体集積回路チップ)
101、103、252:半導体パッケージ
102、104、251:ダイボンド領域
106、107、253:IC(半導体集積回路)
201、211:増幅器
202、212:周波数変換器
207,217:アンテナ
208,209,218,219:増幅器
231、241:バイアス電源回路
254:LNB(受信装置)
31,41:ボンド・ワイヤ
33、43:増幅器
34,44:周波数変換器(混合回路)
51〜58:チップ端子
61〜66:チップ端子
71〜84:チップ端子
100、105、200:ICチップ(半導体集積回路チップ)
101、103、252:半導体パッケージ
102、104、251:ダイボンド領域
106、107、253:IC(半導体集積回路)
201、211:増幅器
202、212:周波数変換器
207,217:アンテナ
208,209,218,219:増幅器
231、241:バイアス電源回路
254:LNB(受信装置)
Claims (6)
- 同一半導体基板上に2つ以上の異なる高周波信号が入力される半導体集積回路チップと、上記半導体集積回路チップが配置されるダイボンド領域の周囲に配置されたリード端子を有する半導体パッケージとを備える半導体集積回路であって、
上記2つ以上の高周波信号は、上記半導体集積回路チップの隣り合う2辺に配置されたチップ端子にそれぞれ入力され、
上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの隣り合う2辺に対向する上記半導体パッケージの2辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、
上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの2辺側にシフトした位置に配置されることを特徴とする半導体集積回路。 - 同一半導体基板上に2つ以上の異なる高周波信号が入力される半導体集積回路チップと、上記半導体集積回路チップが配置されるダイボンド領域の周囲に配置されたリード端子を有する半導体パッケージとを備える半導体集積回路であって、
上記2つ以上の高周波信号は、上記半導体集積回路チップの或る一辺に配置されたチップ端子にそれぞれ入力され、
上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの或る一辺に対向する上記半導体パッケージの一辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、
上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの一辺側にシフトした位置に配置されることを特徴とする半導体集積回路。 - 上記高周波信号が入力されるチップ端子が配置された辺上の接地端子であるチップ端子は、上記半導体パッケージの対向する辺に配置されたリード端子であって、上記高周波信号が入力されるチップ端子と接続するリード端子以外のリード端子と接続されることを特徴とする請求項1または2に記載の半導体集積回路。
- 上記半導体集積回路チップは、入力整合回路を有する複数の低雑音増幅器および複数の混合回路を有することを特徴とする請求項1〜3の何れか1項に記載の半導体集積回路。
- 請求項1〜4の何れか1項に記載の半導体集積回路を備える受信装置であって、
上記2つ以上の高周波信号を受信する2つ以上の複数の受信アンテナと、
上記受信アンテナが受信した上記高周波信号を増幅して上記リード端子に出力する、電界効果トランジスタを用いた複数の増幅器と、を備え、
上記電界効果トランジスタのバイアス電圧は、上記半導体集積回路チップからリード端子を介して供給されることを特徴とする受信装置。 - 上記バイアス電圧が供給されるリード端子は、上記高周波信号を増幅する増幅器と上記高周波信号が入力されるリード端子とを接続する配線の間に位置するリード端子以外のリード端子であることを特徴とする請求項5に記載の受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012134181A JP2013258331A (ja) | 2012-06-13 | 2012-06-13 | 半導体集積回路および受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012134181A JP2013258331A (ja) | 2012-06-13 | 2012-06-13 | 半導体集積回路および受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013258331A true JP2013258331A (ja) | 2013-12-26 |
Family
ID=49954500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012134181A Pending JP2013258331A (ja) | 2012-06-13 | 2012-06-13 | 半導体集積回路および受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013258331A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104392974A (zh) * | 2014-11-26 | 2015-03-04 | 厦门科塔电子有限公司 | Qfn封装高频集成电路的端子和内芯片配置结构 |
-
2012
- 2012-06-13 JP JP2012134181A patent/JP2013258331A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104392974A (zh) * | 2014-11-26 | 2015-03-04 | 厦门科塔电子有限公司 | Qfn封装高频集成电路的端子和内芯片配置结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11631659B2 (en) | High-frequency module and communication apparatus | |
US11309925B2 (en) | Radio-frequency module, transmission power amplifier, and communication apparatus | |
US9543914B2 (en) | Doherty amplifier structure | |
KR102448318B1 (ko) | 고주파 모듈 및 통신 장치 | |
US11689225B2 (en) | Radio frequency module and communication device | |
WO2019181590A1 (ja) | 高周波モジュールおよび通信装置 | |
EP1045442A2 (en) | Semiconductor integrated circuit | |
US11676825B2 (en) | Semiconductor chip | |
WO2019181589A1 (ja) | 高周波モジュールおよび通信装置 | |
KR102409089B1 (ko) | 고주파 모듈 및 통신 장치 | |
US6054900A (en) | Power amplifier MMIC and mobile communication terminal | |
US12047106B2 (en) | Radio-frequency module and communication device | |
US11489551B2 (en) | Radio-frequency module and communication device | |
JP2021048565A (ja) | 高周波モジュールおよび通信装置 | |
US20220393706A1 (en) | Radio frequency module and communication apparatus | |
US20230231582A1 (en) | Radio frequency module and communication device | |
US20230050988A1 (en) | Radio frequency amplifier | |
WO2012066791A1 (ja) | 半導体パッケージ | |
JP2013258331A (ja) | 半導体集積回路および受信装置 | |
WO2022209738A1 (ja) | 高周波モジュール及び通信装置 | |
WO2022209734A1 (ja) | 高周波モジュール及び通信装置 | |
US20240178868A1 (en) | Radio frequency circuit, communication device, and power amplification method for radio frequency circuit | |
US11784669B2 (en) | Radio-frequency module and a communication device that can suppress degradation of characteristics of electrical circuits formed at an integrated circuit | |
WO2022209731A1 (ja) | 高周波モジュール及び通信装置 | |
US20240213927A1 (en) | Amplifier device with multi-stage amplifier package |