JP2013258331A - 半導体集積回路および受信装置 - Google Patents

半導体集積回路および受信装置 Download PDF

Info

Publication number
JP2013258331A
JP2013258331A JP2012134181A JP2012134181A JP2013258331A JP 2013258331 A JP2013258331 A JP 2013258331A JP 2012134181 A JP2012134181 A JP 2012134181A JP 2012134181 A JP2012134181 A JP 2012134181A JP 2013258331 A JP2013258331 A JP 2013258331A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
input
semiconductor integrated
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012134181A
Other languages
English (en)
Inventor
Takeshi Mitsunaka
健 満仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012134181A priority Critical patent/JP2013258331A/ja
Publication of JP2013258331A publication Critical patent/JP2013258331A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】２入力・２出力のＬＮＢにおいて、ＩＣチップのチップ端子とリード端子とを接続するボンド・ワイヤの長さを調整可能にする。
【解決手段】２つ以上の異なるＲＦ信号が入力されるＩＣチップ１００と、ＩＣチップ１００が配置されるダイボンド領域１０２の周囲に配置されたリード端子１〜２４を有する半導体パッケージ１０１とを備えるＩＣ１０６において、ＲＦ信号が入力されるチップ端子５３および５６とボンド・ワイヤにより接続するリード端子１７および２０側に、ＩＣチップ１００をシフトして配置する。
【選択図】図１

Description

本発明は、半導体集積回路およびそれを備える受信装置に関するものである。
衛星放送では、地域により水平方向及び垂直方向などの偏波信号を用いて、放送信号を送信する。衛星放送を受信するＬＮＢ（Low Noise Block down converter）は、同一のパラボラアンテナが受信する水平方向及び垂直方向の偏波信号に対応する複数の入力端子を有するものがある。衛星放送の視聴者は、このようなＬＮＢを用いて視聴する場合、受信時に水平方向または垂直方向の偏波信号を選択する。
ＬＮＢには、仕向け地により同一のパラボラアンテナに複数の視聴者が同時に受信できるマルチ入力・マルチ出力タイプがある。例えば、非特許文献１には、２入力・２出力のＬＮＢを実現できるＩＣが記載されている。
非特許文献１に記載の２入力・２出力のＬＮＢの構成を図６に基づいて説明する。図６は、２入力・２出力のＬＮＢの要部構成の一例を示す図である。図６に示すように、ＬＮＢ３５０は、２つのアンテナ３０７および３１７と、４つの増幅器３０８、３０９、３１８および３１９と、ＩＣチップ（半導体集積回路チップ）３００とを備える。
ＩＣチップ３００は、局部発振信号（以下ＬＯ信号と略す）を生成する発振器３０５と、発振器３０５が生成するＬＯ信号の周波数を制御するＰＬＬ３０６と、周波数変換器３０２および３１２、増幅器３０１、３０３、３１１および３１３と、スイッチマトリクス回路とが同一基板上に集積されたものである。図６に示す例では、発振器３０５が１つのＬＯ信号を２つの周波数変換器３０２および３１２に供給し、スイッチマトリクス回路３０４が周波数変換器３０２及び３１２の出力信号を増幅器３０３及び３１３に出力する。
図６に示す２入力・２出力のＬＮＢ３５０では、２つのアンテナ３０７および３１７が受信したＲＦ周波数信号（以下ＲＦ信号と略す）は、高周波特性および低雑音性能に優れた電界効果トランジスタを使用した低雑音増幅器３０８、３０９、３１８、３１９を介して、ＩＣチップ３００の入力端子に入力される。ＩＣチップ３００に入力されたＲＦ信号は、入力整合回路を含む増幅器３０１、３１１にそれぞれ入力される。周波数変換器３０２、３１２は、増幅器３０１、３１１で増幅されたＲＦ信号をＬＯ信号と混合して、中間周波数信号（以下ＩＦ信号と略す）を生成し、ＩＦ信号を出力する。
通常、ＩＣチップ３００はパッケージ化されており、例えば、図７に示す典型的なＱＦＮ（Quad Flatpack Non-leaded）パッケージで封止される。以下では、ＩＣチップを半導体パッケージで封止したものをＩＣ（半導体集積回路）と称する。図７に基づいてＩＣ３３５の構成について説明する。図７に示す例では、ＩＣチップ３００は、ダイボンド領域３３３にペースト剤により貼り付けられる。また、半導体パッケージ３３１の各リード端子１〜２４と、ＩＣチップ３００の入出力端子であるチップ端子９０とがそれぞれボンド・ワイヤにより接続される。ＩＣチップ３００の接地端子であるチップ端子９１は、裏面接地端子となるダイボンド領域３３３にダウン・ボンドされる。
"A Single-Chip Receiver for Multi-User Low-Noise Block Down-Converters" T.Copani et.al. ISSCC Dig. Tech. Papers, pp.438, Feb.2005
衛星放送では、ＲＦ信号の入力周波数範囲が１０．７ＧＨｚ〜１２．７５ＧＨｚと高周波である。そのため、高周波性能を最大限引き出すために、ＩＣチップには入力整合回路を設ける必要がある。ボンド・ワイヤをインダクタとして含めた入力整合回路を作る場合、高周波性能を最大限引き出すためには、ボンド・ワイヤの長さを調整できることが好ましい。
しかしながら、２入力・２出力のＬＮＢに適用するＩＣチップは、通常、リードフレームの（ダイボンド領域の）中央に配置されるため、長さを調整すること、特に短くすることが困難もしくは不可能な場合がある。また、２入力・２出力のＬＮＢに適用するＩＣは、ＲＦ信号が入力されるリード端子が２つある。そのため、それぞれのＲＦ信号が入力されるリード端子が、正対する辺にある場合、ボンド・ワイヤの長さを調整することが困難である。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、２入力・２出力のＬＮＢにおいて、ＩＣチップのチップ端子とリード端子とを接続するボンド・ワイヤの長さが調整可能な半導体集積回路およびそれを備える受信装置を実現することにある。
本発明に係る半導体集積回路は、上記課題を解決するために、同一半導体基板上に２つ以上の異なる高周波信号が入力される半導体集積回路チップと、上記半導体集積回路チップが配置されるダイボンド領域の周囲に配置されたリード端子を有する半導体パッケージとを備える半導体集積回路であって、上記２つ以上の高周波信号は、上記半導体集積回路チップの隣り合う２辺に配置されたチップ端子にそれぞれ入力され、上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの隣り合う２辺に対向する上記半導体パッケージの２辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの２辺側にシフトした位置に配置されることを特徴としている。
また、本発明に係る半導体集積回路は、上記課題を解決するために、同一半導体基板上に２つ以上の異なる高周波信号が入力される半導体集積回路チップと、上記半導体集積回路チップが配置されるダイボンド領域の周囲に配置されたリード端子を有する半導体パッケージとを備える半導体集積回路であって、上記２つ以上の高周波信号は、上記半導体集積回路チップの或る一辺に配置されたチップ端子にそれぞれ入力され、上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの或る一辺に対向する上記半導体パッケージの一辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの一辺側にシフトした位置に配置されることを特徴としている。
上記の構成によれば、上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子側にシフトして配置されるため、高周波信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤの長さを容易に調製することができるという効果を奏する。
例えば、ボンド・ワイヤの長さを短くすることにより、ボンド・ワイヤの寄生インダクタンスを小さくでき、それにより、高周波特性を良好なものとすることができる。よって、半導体集積回路チップにおいて、高周波信号の入力端子を接続するボンド・ワイヤに直列接続された入力整合回路が有するインダクタを小さくする、または削除することができるため、半導体集積回路を小型化・低コスト化できる。従って、安価な半導体パッケージにより高周波特性を改善できる。
また、本発明に係る半導体集積回路は、上記高周波信号が入力されるチップ端子が配置された辺上の接地端子であるチップ端子は、上記半導体パッケージの対向する辺に配置されたリード端子であって、上記高周波信号が入力されるチップ端子と接続するリード端子以外のリード端子と接続されることが好ましい。
上記の構成によれば、上記高周波信号が入力されるチップ端子が配置された辺上の接地端子であるチップ端子は、上記半導体パッケージの対向する辺に配置されたリード端子であって、上記高周波信号が入力されるチップ端子と接続するリード端子以外のリード端子と接続される。そのため、接地端子を裏面接地端子にダウン・ボンドする領域をなくすことができる。よって、ダイボンド領域における半導体集積回路チップの配置の自由度が向上し、高周波信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤの長さをより容易に調製することができる。
また、本発明に係る半導体集積回路は、上記半導体集積回路チップは、入力整合回路を有する複数の低雑音増幅器および複数の混合回路を有することが好ましい。
上記の構成によれば、上記半導体集積回路の高周波特性を良好なものにすることができる。そのため、当該半導体集積回路を搭載した、２つ以上の入出力を有するＬＮＢを実現できる。
また、本発明に係る受信装置は、上記半導体集積回路を備える受信装置であって、上記２つ以上の高周波信号を受信する２つ以上の複数の受信アンテナと、上記受信アンテナが受信した上記高周波信号を増幅して上記リード端子に出力する、電界効果トランジスタを用いた複数の増幅器と、を備え、上記電界効果トランジスタのバイアス電圧は、上記半導体集積回路チップからリード端子を介して供給されることが好ましい。
上記の構成によれば、アンテナが受信した高周波信号を増幅して半導体集積回路チップに出力する増幅器のバイアス電圧を半導体集積回路チップから供給する。よって、受信装置に実装される部品点数を削減することができるため、実装面積の削減およびコストの削減を図ることができる。
また、本発明に係る受信装置は、上記バイアス電圧が供給されるリード端子は、上記高周波信号を増幅する増幅器と上記高周波信号が入力されるリード端子とを接続する配線の間に位置するリード端子以外のリード端子であることが好ましい。
上記の構成によれば、２つの異なる高周波信号の半導体パッケージへの配線と電界効果トランジスタへのバイアス電源配線とが重ならないため、受信信号の干渉を抑制することができる。さらに、２つの異なる高周波信号を増幅する電界効果トランジスタへの配線が大きく変わることなく配線できるため、受信品質を向上させることができる。
以上のように、本発明に係る半導体集積回路は、２つ以上の高周波信号が、半導体集積回路チップの隣り合う２辺に配置されたチップ端子にそれぞれ入力され、上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの隣り合う２辺に対向する上記半導体パッケージの２辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、上記半導体集積回路チップは、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの２辺側にシフトした位置に配置される。
また、本発明に係る半導体集積回路は、２つ以上の高周波信号は、半導体集積回路チップの或る一辺に配置されたチップ端子にそれぞれ入力され、上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの或る一辺に対向する上記半導体パッケージの一辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、上記半導体集積回路チップは、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの一辺側にシフトした位置に配置される。
よって、高周波信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤの長さを容易に調製することができるという効果を奏する。
本発明の第１実施形態を示すものであり、ＩＣ（半導体集積回路）の要部構成の一例を示す概略図である。 本発明の第２実施形態を示すものであり、ＩＣの要部構成の一例を示す概略図である。 ２入力・２出力ＬＮＢに適用されるＩＣの入力回路の一例を示す図面である。 本発明の第３実施形態を示すものであり、ＬＮＢおよびＬＮＢが備えるＩＣチップの要部構成の一例を示す図である。 上記ＬＮＢの要部構成を示すものであり、ＩＣチップの外部に配置された増幅器への電源供給経路を示す図である。 従来技術を示すものであり、２入力・２出力のＬＮＢの要部構成の一例を示す図である。 従来技術を示すものであり、ＩＣチップを半導体パッケージで封止したＩＣの要部構成の一例を示す図である。
〔第１実施形態〕
本発明の第１実施形態について図１に基づいて説明する。図１は、本発明の第１実施形態を示すものであり、ＩＣ（半導体集積回路）の要部構成を示す概略図である。図１に示すように、ＩＣ１０６は、ダイボンド領域１０２に配置されたＩＣチップ（半導体集積回路チップ）１００と、ＩＣチップ１００を封止する半導体パッケージ１０１とを備える。
本実施形態に係るＩＣ１０６は、２入力・２出力のＬＮＢ（受信装置）に搭載されるものである。また、ＩＣチップ１００は、発振器、ＰＬＬ、周波数変換器、増幅器およびスイッチマトリクス回路等が同一基板上に集積されたものである。
図１に示すように、ＩＣチップ１００は、矩形であり、各辺端部（辺縁部）に入出力端子であるチップ端子５１〜５８を有する。また、半導体パッケージ１０１は、外形が矩形であり、各辺端部（辺縁部）にリード端子１〜２４を有する。
本実施形態では、ＩＣチップ１００のＹ軸の正方向側の辺端部１１１に位置するチップ端子５３と、辺端部１１１と隣り合う、Ｘ軸の負方向側の辺端部１１２に位置するチップ端子５６とに、それぞれＲＦ信号が入力されるものとする。
また、チップ端子５３をボンド・ワイヤで接続するリード端子を、ＩＣチップ１００の辺端部１１１に対向する、半導体パッケージ１０１のＹ軸の正方向側の辺端部１１３に位置するリード端子１７とする。また、チップ端子５６をボンド・ワイヤで接続するリード端子を、ＩＣチップ１００の辺端部１１２に対向する、半導体パッケージ１０１のＸ軸の負方向側の辺端部１１４に位置するリード端子２０とする。つまり、半導体パッケージ１０１のリード端子１７番ピンおよび２０番ピンを２つの異なるＲＦ信号の入力端子（ＲＦＩＮ１およびＲＦＩＮ２）とする。
このとき、ＩＣチップ１００をダイボンド領域１０２に配置する際に、ＩＣチップ１００を、ダイボンド領域１０２の中央からリード端子１７および２０に近づける方向にシフトした位置に配置する。換言すると、ＩＣチップ１００を、ダイボンド領域１０２の中央からＹ軸の正方向側であって、Ｘ軸の負方向側にシフトした位置に配置する。
このように、ダイボンド領域１０２の中央を基準位置として、ＩＣチップ１００をシフトして配置することにより、ＲＦ信号が入力されるチップ端子およびリード端子間を接続するボンド・ワイヤの長さを容易に調整することができる。特に、ボンド・ワイヤの長さを容易に短くすることができる。そのため、ボンド・ワイヤの寄生インダクタンスを小さくでき、高周波特性を良好なものとすることができる。
また、ＩＣチップ１００上のＲＦ信号が入力されるチップ端子５３と同じ辺端部１１１に位置する接地端子であるチップ端子５２および５４は、ＩＣチップ１００の辺端部１１１と対向する半導体パッケージ１０１の辺端部１１３に位置するリード端子１６番ピンおよび１８番ピンにボンド・ワイヤを介して接続される。また、ＩＣチップ１００上のＲＦ信号が入力されるチップ端子５６と同じ辺端部１１２に位置する接地端子であるチップ端子５５および５７は、ＩＣチップ１００の辺端部１１２と対向する半導体パッケージ１０１の辺端部１１４に位置するリード端子１９番ピンおよび２１番ピンにボンド・ワイヤを介して接続される。そして、リード端子１６番ピン、１８番ピン、１９番ピンおよび２１番ピンは接地される。
このように、ＩＣチップ１００上のＲＦ信号が入力されるチップ端子と同じ辺端部に位置する接地端子を、ダイボンド領域１０２に接続せず、リード端子と接続することにより、ＩＣチップ１００上の接地端子をダイボンド領域１０２に接続するための面積を省くことができる。そのため、ＩＣチップ１００をＲＦ信号が入力されるリード端子１７および２０により近づけることができ、ＩＣチップ１００の配置の自由度が向上する。よって、ＲＦ信号が入力されるチップ端子およびリード端子間を接続するボンド・ワイヤの長さをより容易に調整することができる。
なお、図１では、ＩＣチップ１００のチップ端子および半導体パッケージ１０１のリード端子、並びに、それらを接続するボンド・ワイヤに関しては、発明の特徴に関係するもののみを図示し、その他は省略している。
また、本実施形態に係るＩＣ１０６は、２入力・２出力のＬＮＢに搭載されるものであるため、２つの異なるＲＦ信号がＩＣ１０６（ＩＣチップ１００）に入力されるが、これに限るものではない。３つ以上の互いに異なるＲＦ信号がＩＣ１０６（ＩＣチップ１００）に入力されてもよい。
また、本実施形態では、ＩＣチップ１００のＹ軸の正方向側の辺端部１１１に位置するチップ端子５３と、辺端部１１１と隣り合う、Ｘ軸の負方向側の辺端部１１２に位置するチップ端子５６とに、それぞれＲＦ信号が入力されるが、これに限るものではない。ＲＦ信号が入力される各チップ端子は、隣り合う２つの辺端部に位置する何れかのチップ端子であればよい。
また、本実施形態では、ＩＣチップ１００上のＲＦ信号が入力されるチップ端子５３と同じ辺端部１１１に位置する接地端子を、リード端子１６，１８，１９，２１と接続しているが、これに限るものではない。ＩＣチップ１００上のＲＦ信号が入力されるチップ端子５３と同じ辺端部１１１に位置する接地端子は、辺端部１１１と対向する半導体パッケージ１０１の辺端部１１３に位置するリード端子であって、ＲＦ信号が入力されるリード端子１７以外の任意のリード端子と接続すればよい。同様に、ＩＣチップ１００上のＲＦ信号が入力されるチップ端子５６と同じ辺端部１１２に位置する接地端子は、辺端部１１２と対向する半導体パッケージ１０１の辺端部１１４に位置するリード端子であって、ＲＦ信号が入力されるリード端子２０以外の任意のリード端子と接続すればよい。
また、図１に示していないが、ＩＣ１０６は、ＲＦ信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤをインダクタとして含む入力整合回路と、周波数変換器（混合回路）とを含むものである。この入力整合回路および周波数変換器については、後述の第２実施形態において詳細に説明する。
また、図１に示していないが、ＩＣ１０６は、２入力・２出力のＬＮＢに搭載されるものである。このＬＮＢは、ＩＣ１０６に加えて、２つのアンテナと、２つのアンテナがそれぞれ受信したＲＦ信号をそれぞれ増幅する増幅器とを備えるものである。このＬＮＢの構成については、後述の第３実施形態において詳細に説明する。
〔第２実施形態〕
本発明の第２実施形態について図２および図３に基づいて説明する。図２は、本発明の第２実施形態を示すものであり、ＩＣの要部構成を示す概略図である。図２に示すように、ＩＣ１０７は、ダイボンド領域１０４に配置されたＩＣチップ１０５と、ＩＣチップ１０５を封止する半導体パッケージ１０３とを備える。
本実施形態に係るＩＣ１０５は、第１実施形態と同様に、２入力・２出力のＬＮＢに搭載されるものである。また、ＩＣチップ１０５は、発振器、ＰＬＬ、周波数変換器、増幅器およびスイッチマトリクス回路等が同一基板上に集積されたものである。
図２に示すように、ＩＣチップ１０５は、矩形であり、各辺端部（辺縁部）に入出力端子であるチップ端子６１〜６６を有する。また、半導体パッケージ１０３は、外形が矩形であり、各辺端部（辺縁部）にリード端子１〜２４を有する。
本実施形態では、ＩＣチップ１０５のＸ軸の負方向側の辺端部１１５に位置するチップ端子６２および６５に、それぞれＲＦ信号が入力されるものとする。
また、チップ端子６２および６５をボンド・ワイヤで接続するリード端子を、ＩＣチップ１０５の辺端部１１５に対向する、半導体パッケージ１０３のＸ軸の負方向側の辺端部１１６に位置するリード端子２０および２３とする。つまり、半導体パッケージ１０３のリード端子２０番ピンおよび２３番ピンを２つの異なるＲＦ信号の入力端子（ＲＦＩＮ１およびＲＦＩＮ２）とする。
このとき、ＩＣチップ１０５をダイボンド領域１０２に配置する際に、ＩＣチップ１０５を、ダイボンド領域１０４の中央からリード端子２０および２３に近づける方向にシフトした位置に配置する。換言すると、ＩＣチップ１０５を、ダイボンド領域１０４の中央からＸ軸の負方向側にシフトした位置に配置する。
このように、ＩＣチップ１０５をシフトして配置することにより、ＲＦ信号が入力されるチップ端子およびリード端子間を接続するボンド・ワイヤの長さを容易に調整することができる。特に、ボンド・ワイヤの長さを容易に短くすることができる。そのため、ボンド・ワイヤの寄生インダクタンスを小さくでき、高周波特性を良好なものとすることができる。
また、ＩＣチップ１０５上のＲＦ信号が入力されるチップ端子６２と同じ辺端部１１５に位置する接地端子であるチップ端子６１，６３，６４および６６は、ＩＣチップ１０５の辺端部１１５と対向する半導体パッケージ１０３の辺端部１１６に位置するリード端子１９番ピン、２１番ピン、２２番ピンおよび２４番ピンにボンド・ワイヤを介してそれぞれ接続される。そして、リード端子１９番ピン、２１番ピン、２２番ピンおよび２４番ピンは接地される。
このように、ＩＣチップ１０５上のＲＦ信号が入力されるチップ端子６２および６５と同じ辺端部１１５に位置する接地端子６１，６３，６４および６６を、ダイボンド領域１０４に接続せず、リード端子１９、２１、２２および２４とそれぞれ接続することにより、ＩＣチップ１０５上の接地端子をダイボンド領域１０４に接続するための面積を省くことができる。そのため、ＩＣチップ１０５をＲＦ信号が入力されるリード端子２０および２３により近づけることができ、ＩＣチップ１０５の配置の自由度が向上する。よって、ＲＦ信号が入力されるチップ端子およびリード端子間を接続するボンド・ワイヤの長さをより容易に調整することができる。
なお、図２では、ＩＣチップ１０５のチップ端子および半導体パッケージ１０３のリード端子、並びに、それらを接続するボンド・ワイヤに関しては、発明の特徴に関係するもののみを図示し、その他は省略している。
また、本実施形態に係るＩＣ１０７は、２入力・２出力のＬＮＢに搭載されるものであるため、２つの異なるＲＦ信号がＩＣ１０７（ＩＣチップ１０５）に入力されるが、これに限るものではない。３つ以上の互いに異なるＲＦ信号がＩＣ１０７（ＩＣチップ１０５）に入力されてもよい。
また、本実施形態では、ＩＣチップ１０５のＸ軸の負方向側の辺端部１１５に位置するチップ端子６２および６５に、それぞれＲＦ信号が入力されるが、これに限るものではない。ＲＦ信号が入力される各チップ端子は、同一の辺端部に位置する何れかのチップ端子であればよい。
また、本実施形態では、ＩＣチップ１０５上のＲＦ信号が入力されるチップ端子６２および６５と同じ辺端部１１５に位置する接地端子６１，６３，６４および６６を、リード端子１９、２１、２２および２４と接続しているが、これに限るものではない。ＩＣチップ１０５上のＲＦ信号が入力されるチップ端子６２および６５と同じ辺端部１１５に位置する接地端子は、辺端部１１５と対向する半導体パッケージ１０１の辺端部１１６に位置するリード端子であって、ＲＦ信号が入力されるリード端子２０および２３以外の任意のリード端子と接続すればよい。
次に図３に基づいて、ＩＣ１０７が有する入力整合回路と、周波数変換器（混合回路）について説明する。この入力整合回路は、ＲＦ信号が入力されるチップ端子とリード端子とを接続するボンド・ワイヤをインダクタとして含むものである。図３は、２入力・２出力ＬＮＢに適用されるＩＣ１０７の入力回路を示す図面である。
図３に示すように、リード端子２０（ＲＦＩＮ１）に入力されたＲＦ信号は、ボンド・ワイヤ３１を介して、ＩＣチップ１０５のチップ端子６２に入力される。また、リード端子２３（ＲＦＩＮ２）に入力されたＲＦ信号は、ボンド・ワイヤ４１を介して、ＩＣチップ１０５のチップ端子６５に入力される。
ＩＣチップ１０５は、増幅器３３および４３と、周波数変換器３４および４４とを含む。ＩＣチップ１０５のチップ端子６２に入力されたＲＦ信号は、増幅器３３に入力され、増幅器３３で増幅されたＲＦ信号は周波数変換器３４に出力される。また、ＩＣチップ１０５のチップ端子６５に入力されたＲＦ信号は、増幅器４３に入力され、増幅器４３で増幅されたＲＦ信号は周波数変換器４４に出力される。
増幅器３３および４３は、入力整合回路を有する。具体的には、増幅器３３は、キャパシタ３５、トランジスタ３６および３８、並びに、インダクタ３７および３９を含む。ただし、本実施形態では、ボンド・ワイヤ３１または４１のインダクタおよび増幅器３３または４３でそれぞれ入力整合回路を構成する。
ここで、インダクタ３７のインダクタンスをＬｓとし、トランジスタ３６のトランスコンダクタンスをｇｍ、ゲート容量をＣｇｓとし、ボンド・ワイヤ３１のインダクタンスをＬｇとする。この場合、入力整合時のインピーダンスＺｉｎの実数成分は、
Ｚｉｎ＝ｇｍ（Ｌｇ＋Ｌｓ）／Ｃｇｓ
となる。そのため、Ｌｇの大きさを調整することで入力整合を取ることができる。つまり、ボンド・ワイヤ３１または４１の長さを調整することにより、高周波特性が最良となるように設計することができる。例えば、ボンド・ワイヤの長さを短くして、Ｌｇを小さくすることにより、インピーダンスＺｉｎを小さくすることができる。
なお、図２および図３に示していないが、ＩＣ１０７は、２入力・２出力のＬＮＢに搭載されるものである。このＬＮＢは、ＩＣ１０７に加えて、２つのアンテナと、２つのアンテナがそれぞれ受信したＲＦ信号をそれぞれ増幅する増幅器とを備えるものである。このＬＮＢの構成については、後述の第３実施形態において詳細に説明する。
〔第３実施形態〕
本発明の第３実施形態について図４および図５に基づいて説明する。図４は、本実施形態に係るＬＮＢおよびＬＮＢが備えるＩＣチップの要部構成の一例を示す図である。図４に示すように、ＬＮＢ２５４は、２つのアンテナ２０７および２１７と、増幅器２０８、２０９、２１８および２１９と、ＩＣチップ２００とを備える。また、ＩＣチップ２００は、増幅器２０１および２１１と、周波数変換器２０２および２１２と、発振器２０５と、ＰＬＬ２０６と、スイッチマトリクス回路２３０と、増幅器２０３および２１３と、バイアス電源回路２３１および２４１とを備える。
本実施形態に係るＬＮＢ２５４は、２入力・２出力のＬＮＢであり、ＩＣチップ２００は、図２に示す第２実施形態のＩＣチップ１０５と同様に、或る一辺に位置するチップ端子７６および７９に２つのＲＦ信号が入力されるものとする。なお、図４では、半導体パッケージおよびリード端子を省略する。
バイアス電源回路２３１および２４１は、ＩＣチップ２００の外部に配置された増幅器であって、アンテナ２０７および２１７が受信したＲＦ信号を増幅してＩＣチップ２００に出力する増幅器２０８、２０９、２１８および２１９にバイアス電圧を供給するものである。また、増幅器２０８、２０９、２１８および２１９は、電界効果トランジスタを用いた、高周波特性及び低雑音性能に優れた増幅器である。
ここで、バイアス電源回路２３１は、チップ端子７１〜７４を介して、増幅器２０８および２０９のゲート電圧およびドレイン電圧をそれぞれ供給する。また、バイアス電源回路２４１は、チップ端子８１〜８４を介して、増幅器２１８および２１９のゲート電圧およびドレイン電圧をそれぞれ供給する。
このように、増幅器２０８、２０９、２１８および２１９のバイアス電圧を、ＩＣチップ２００から供給することにより、ＬＮＢ２５４が別途バイアス電源回路等を備える必要がない。
次に、図５は、本実施形態に係るＬＮＢの要部構成を示すものであり、ＩＣチップの外部に配置された増幅器２０８、２０９、２１８および２１９への電源供給経路を示す図である。図５に示すように、図２に示す第２実施形態のＩＣ１０７と同様に、ＩＣチップ２００は、ＲＦ信号が入力されるリード端子２０および２３側（Ｘ軸の負方向側）にシフトした位置に配置される。
また、図５に示すように、バイアス電源回路２３１から、チップ端子７１〜７４およびリード端子１５〜１８を介して増幅器２０８および２０９にバイアス電圧が供給される。同様に、バイアス電源回路２４１から、チップ端子８１〜８４およびリード端子１〜４を介して増幅器２１８および２１９にバイアス電圧が供給される。
このように、バイアス電圧の出力端子であるリード端子は、ＲＦ信号が入力されるリード端子２０および２３の内側ではなく、外側に配置される。つまり、図５に示す例では、バイアス電圧の出力端子であるリード端子は、リード端子１〜１９、２４のうちの何れかのリード端子であればよい。換言すると、バイアス電圧の出力端子であるリード端子は、ＲＦ信号を増幅する増幅器とＲＦ信号が入力されるリード端子とを接続する配線の間に位置するリード端子以外のリード端子であればよい。
バイアス電圧の出力端子（チップ端子７１〜７４、８１〜８４、および、リード端子１５〜１８、１〜４）がＲＦ信号の入力端子（チップ端子７６、７９、および、リード端子２０、２３）の間にないため、チップ端子７１〜７４、８１〜８４が、ＬＮＢを実装する基板上で互いにクロスすることがなく、ＩＣ２５３に入力されるＲＦ信号に対する干渉を防ぐことができる。
また、図５に示すように、増幅器２０８および２０９に供給するバイアス電圧の出力端子と、増幅器２１８および２１９に供給するバイアス電圧の出力端子とは、増幅器２０８、２０９、２１８および２１９に対して、対称的に配置されることが好ましい。
これにより、増幅器２０８および２０９とリード端子１５〜１８とを接続する配線と、増幅器２１８および２１９とリード端子１〜４とを接続する配線との長さを略同一にすることができるため、２入力・２出力のＬＮＢを実装する基板上の配線面積を小さくできる。さらには、２つの異なる高周波信号を増幅する電界効果トランジスタへの配線（増幅器２０８および２０９と増幅器２１８および２１９とに対する配線）が大きく変わることなく配線できるので受信品質の向上につながる。
〔補足〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、衛星放送を受信するＬＮＢ等の２つ以上の異なる高周波信号を受信する受信装置およびそれに適用されるＩＣに利用することができる。
１〜２４：リード端子
３１，４１：ボンド・ワイヤ
３３、４３：増幅器
３４，４４：周波数変換器（混合回路）
５１〜５８：チップ端子
６１〜６６：チップ端子
７１〜８４：チップ端子
１００、１０５、２００：ＩＣチップ（半導体集積回路チップ）
１０１、１０３、２５２：半導体パッケージ
１０２、１０４、２５１：ダイボンド領域
１０６、１０７、２５３：ＩＣ（半導体集積回路）
２０１、２１１：増幅器
２０２、２１２：周波数変換器
２０７，２１７：アンテナ
２０８，２０９，２１８，２１９：増幅器
２３１、２４１：バイアス電源回路
２５４：ＬＮＢ（受信装置）

Claims (6)

  1. 同一半導体基板上に２つ以上の異なる高周波信号が入力される半導体集積回路チップと、上記半導体集積回路チップが配置されるダイボンド領域の周囲に配置されたリード端子を有する半導体パッケージとを備える半導体集積回路であって、
    上記２つ以上の高周波信号は、上記半導体集積回路チップの隣り合う２辺に配置されたチップ端子にそれぞれ入力され、
    上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの隣り合う２辺に対向する上記半導体パッケージの２辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、
    上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの２辺側にシフトした位置に配置されることを特徴とする半導体集積回路。
  2. 同一半導体基板上に２つ以上の異なる高周波信号が入力される半導体集積回路チップと、上記半導体集積回路チップが配置されるダイボンド領域の周囲に配置されたリード端子を有する半導体パッケージとを備える半導体集積回路であって、
    上記２つ以上の高周波信号は、上記半導体集積回路チップの或る一辺に配置されたチップ端子にそれぞれ入力され、
    上記高周波信号が入力される各チップ端子は、上記半導体集積回路チップの或る一辺に対向する上記半導体パッケージの一辺に配置されたリード端子とボンド・ワイヤによりそれぞれ接続され、
    上記半導体集積回路チップは、上記ダイボンド領域の中央を基準位置として、上記高周波信号が入力されるチップ端子と接続するリード端子が配置された上記半導体パッケージの一辺側にシフトした位置に配置されることを特徴とする半導体集積回路。
  3. 上記高周波信号が入力されるチップ端子が配置された辺上の接地端子であるチップ端子は、上記半導体パッケージの対向する辺に配置されたリード端子であって、上記高周波信号が入力されるチップ端子と接続するリード端子以外のリード端子と接続されることを特徴とする請求項１または２に記載の半導体集積回路。
  4. 上記半導体集積回路チップは、入力整合回路を有する複数の低雑音増幅器および複数の混合回路を有することを特徴とする請求項１〜３の何れか１項に記載の半導体集積回路。
  5. 請求項１〜４の何れか１項に記載の半導体集積回路を備える受信装置であって、
    上記２つ以上の高周波信号を受信する２つ以上の複数の受信アンテナと、
    上記受信アンテナが受信した上記高周波信号を増幅して上記リード端子に出力する、電界効果トランジスタを用いた複数の増幅器と、を備え、
    上記電界効果トランジスタのバイアス電圧は、上記半導体集積回路チップからリード端子を介して供給されることを特徴とする受信装置。
  6. 上記バイアス電圧が供給されるリード端子は、上記高周波信号を増幅する増幅器と上記高周波信号が入力されるリード端子とを接続する配線の間に位置するリード端子以外のリード端子であることを特徴とする請求項５に記載の受信装置。
JP2012134181A 2012-06-13 2012-06-13 半導体集積回路および受信装置 Pending JP2013258331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012134181A JP2013258331A (ja) 2012-06-13 2012-06-13 半導体集積回路および受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012134181A JP2013258331A (ja) 2012-06-13 2012-06-13 半導体集積回路および受信装置

Publications (1)

Publication Number Publication Date
JP2013258331A true JP2013258331A (ja) 2013-12-26

Family

ID=49954500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012134181A Pending JP2013258331A (ja) 2012-06-13 2012-06-13 半導体集積回路および受信装置

Country Status (1)

Country Link
JP (1) JP2013258331A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392974A (zh) * 2014-11-26 2015-03-04 厦门科塔电子有限公司 Qfn封装高频集成电路的端子和内芯片配置结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392974A (zh) * 2014-11-26 2015-03-04 厦门科塔电子有限公司 Qfn封装高频集成电路的端子和内芯片配置结构

Similar Documents

Publication Publication Date Title
US11631659B2 (en) High-frequency module and communication apparatus
US11309925B2 (en) Radio-frequency module, transmission power amplifier, and communication apparatus
US9543914B2 (en) Doherty amplifier structure
KR102448318B1 (ko) 고주파 모듈 및 통신 장치
US11689225B2 (en) Radio frequency module and communication device
WO2019181590A1 (ja) 高周波モジュールおよび通信装置
EP1045442A2 (en) Semiconductor integrated circuit
US11676825B2 (en) Semiconductor chip
WO2019181589A1 (ja) 高周波モジュールおよび通信装置
KR102409089B1 (ko) 고주파 모듈 및 통신 장치
US6054900A (en) Power amplifier MMIC and mobile communication terminal
US12047106B2 (en) Radio-frequency module and communication device
US11489551B2 (en) Radio-frequency module and communication device
JP2021048565A (ja) 高周波モジュールおよび通信装置
US20220393706A1 (en) Radio frequency module and communication apparatus
US20230231582A1 (en) Radio frequency module and communication device
US20230050988A1 (en) Radio frequency amplifier
WO2012066791A1 (ja) 半導体パッケージ
JP2013258331A (ja) 半導体集積回路および受信装置
WO2022209738A1 (ja) 高周波モジュール及び通信装置
WO2022209734A1 (ja) 高周波モジュール及び通信装置
US20240178868A1 (en) Radio frequency circuit, communication device, and power amplification method for radio frequency circuit
US11784669B2 (en) Radio-frequency module and a communication device that can suppress degradation of characteristics of electrical circuits formed at an integrated circuit
WO2022209731A1 (ja) 高周波モジュール及び通信装置
US20240213927A1 (en) Amplifier device with multi-stage amplifier package