JP2013257177A - Semiconductor tester - Google Patents
Semiconductor tester Download PDFInfo
- Publication number
- JP2013257177A JP2013257177A JP2012132137A JP2012132137A JP2013257177A JP 2013257177 A JP2013257177 A JP 2013257177A JP 2012132137 A JP2012132137 A JP 2012132137A JP 2012132137 A JP2012132137 A JP 2012132137A JP 2013257177 A JP2013257177 A JP 2013257177A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- gate terminal
- leakage current
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
この発明は、パワーデバイス等の半導体試験装置及び試験方法に関する。より詳しくは、被検体の半導体装置に試験電圧を印加し、被検体に破壊が生じた場合に破壊後の過電流による破損の拡大を抑制できる半導体試験装置に関する。 The present invention relates to a semiconductor test apparatus such as a power device and a test method. More specifically, the present invention relates to a semiconductor test apparatus that can suppress the expansion of damage due to overcurrent after breakdown when a test voltage is applied to the semiconductor apparatus of the object and the object is destroyed.
パワーデバイス等の半導体製品は、高電圧の環境下で使用されるものが多い。開発段階では製品の信頼性、耐久性を確保するために、製造段階では製品のスクリーニングテストとして、また製品サポートの段階では不良解析のために、被検体である半導体装置に電圧を印加して破壊の有無を調べる高電圧印加試験が実施される。この高電圧印加試験は、ウエハ状態でまたはパッケージされた製品の状態で実施される。この高電圧印加の試験で被検体に破壊が生じた場合、試験後に物理解析を行って破壊の原因を特定する。ところが、被検体に微少な初期破壊（一次破壊）が生じた場合、それがトリガとなって被検体や試験装置に大きな短絡電流等が流れる。そうするとその電流流路中の抵抗成分にエネルギーが集中して破壊が拡大する（二次破壊）。被検体に二次破壊が生じると、破壊後の被検体を解析しても不良の原因となった因子や不良発生箇所を特定することが容易でない。あるいは、短絡電流などによって試験装置が破壊されることもある。試験装置が破壊された場合は修理に時間と費用を要し、修理が完了するまで試験が継続できなくなる。 Many semiconductor products such as power devices are used in a high voltage environment. In order to ensure the reliability and durability of the product at the development stage, as a product screening test at the manufacturing stage, and for failure analysis at the product support stage, voltage is applied to the semiconductor device that is the subject for destruction. A high voltage application test is conducted to check for the presence or absence of this. This high voltage application test is performed in a wafer state or a packaged product state. When the test object is destroyed in this high voltage application test, a physical analysis is performed after the test to identify the cause of the destruction. However, when a minute initial destruction (primary destruction) occurs in the subject, a large short-circuit current or the like flows through the subject or the test apparatus as a trigger. As a result, energy concentrates on the resistance component in the current flow path and the destruction expands (secondary destruction). When secondary destruction occurs in the subject, it is not easy to identify the factor that caused the failure and the location where the failure occurred even if the subject after destruction is analyzed. Alternatively, the test apparatus may be destroyed by a short circuit current or the like. If the test equipment is destroyed, it takes time and money to repair, and the test cannot be continued until the repair is completed.
このように、高電圧印加試験における二次破壊の低減は製品開発において重要な要素となっている。二次破壊を低減する一つの手法として、試験装置側で電流制限（クランプ電流値）を設定することが一般に行われている。この電流制限によって被検体や試験装置に流れる電流を抑制し、二次破壊によるダメージの低減を図っている。しかし、クランプ電流値は正常動作時に流れる電流値よりも大きく設定することはできない。また、試験装置と被検体の間には試験治具や配線が存在するが、それらは寄生容量や寄生インダクタンスの成分を有する。試験装置側での電流制限によって試験装置は保護できるが、前述の寄生容量および寄生インダクタンスに起因して破壊時の被検体に流れる電流を制限することはできない。よって、被検体の二次破壊を十分に抑制することができない。 Thus, the reduction of secondary breakdown in the high voltage application test is an important factor in product development. As one method for reducing secondary breakdown, setting a current limit (clamp current value) on the test apparatus side is generally performed. This current limit suppresses the current flowing through the subject and the test apparatus, thereby reducing damage caused by secondary breakdown. However, the clamp current value cannot be set larger than the current value that flows during normal operation. Further, test jigs and wiring exist between the test apparatus and the subject, and they have components of parasitic capacitance and parasitic inductance. Although the test apparatus can be protected by current limitation on the test apparatus side, the current flowing to the subject at the time of destruction cannot be limited due to the parasitic capacitance and parasitic inductance described above. Therefore, the secondary destruction of the subject cannot be sufficiently suppressed.
これに対して、次のような半導体試験装置が提案されている。電源部と被検体との間に半導体スイッチを配して試験装置からの電流を完全に遮断する構成とする。さらに、その半導体スイッチと並列に放電阻止型のスナバ回路を設けて前記半導体スイッチのターンオフ時に発生するサージ電圧を吸収させる。この構成により、被検体の破壊後に継続電流による被検体の損傷拡大（二次破壊）や試験回路の損傷を抑制するものである（例えば特許文献１参照）。 On the other hand, the following semiconductor test apparatus has been proposed. A semiconductor switch is arranged between the power supply unit and the subject to completely cut off the current from the test apparatus. Further, a discharge-preventing snubber circuit is provided in parallel with the semiconductor switch to absorb the surge voltage generated when the semiconductor switch is turned off. With this configuration, after the subject is destroyed, the damage of the subject due to the continuous current (secondary destruction) and the damage to the test circuit are suppressed (see, for example, Patent Document 1).
しかし、前記特許文献１のものは試験回路の損傷の防止ができるとしてもなお、被検体の二次破壊を十分に抑制ことができない。即ち、被検体の破壊箇所を容易に特定できる程度に被検体の二次破壊を抑制することはできない。何故なら、寄生容量や寄生インダクタンスの成分は、試験治具や配線のみならず被検体自身が有しているためである。一般に、被検体であるトランジスタは、内部に寄生容量成分Ｃdsを有しており、高電圧印加試験時にその寄生容量に蓄えられる電荷の放出が二次破壊の一因と考えられている。寄生容量Ｃdsの影響をうける限り、高電圧印加試験時の被検体の破壊を、破壊箇所の解析が可能な程度の微少な破壊（前述の一次破壊）に留めることができない。 However, even if the thing of the said patent document 1 can prevent the damage of a test circuit, it cannot fully suppress the secondary destruction of a test object. In other words, the secondary destruction of the subject cannot be suppressed to such an extent that the location of the subject's destruction can be easily specified. This is because the subject itself has not only the test jig and wiring, but also the parasitic capacitance and parasitic inductance components. In general, a transistor, which is a subject, has a parasitic capacitance component C ds inside, and it is considered that discharge of charge stored in the parasitic capacitance during a high voltage application test is a cause of secondary breakdown. As long as the influence of the parasitic capacitance C ds is received, the destruction of the subject at the time of the high voltage application test cannot be limited to the minute destruction (the above-mentioned primary destruction) to the extent that the broken portion can be analyzed.
この発明は、以上のような事情を考慮してなされたものであって、半導体装置の高電圧印加試験で一次破壊が発生したとき、その一次破壊が生じた箇所に被検体内部の寄生容量成分に蓄えられた電荷の放出による電流が流れて損傷が拡大するのを抑制できる半導体試験装置を提供するものである。 The present invention has been made in consideration of the above circumstances, and when a primary breakdown occurs in a high voltage application test of a semiconductor device, a parasitic capacitance component inside the subject is generated at the location where the primary breakdown occurs. The present invention provides a semiconductor test apparatus capable of suppressing the expansion of damage due to the flow of current due to the discharge of electric charge stored in the semiconductor.
この発明は、制御用ゲート端子を有する高耐圧トランジスタの前記ゲート端子にそのトランジスタをオフ状態にするオフ電圧を印加しかつ他の端子に予め定められた大きさの高電圧を印加する高電圧印加試験用の電源部と、高電圧印加試験中に生じる破壊の初期段階で前記トランジスタの何れかの端子に流れるリーク電流を検出するリーク電流検出回路と、前記リーク電流検出回路が予め定められた大きさのリーク電流を検出したとき前記トランジスタをオン状態にするオン電圧まで前記ゲート端子の電圧を上昇させるかまたは前記高電圧が印加されている端子を接地させる破壊抑止回路とを備えることを特徴とする半導体試験装置を提供する。 The present invention applies a high voltage application in which an off voltage for turning off the transistor is applied to the gate terminal of a high voltage transistor having a control gate terminal, and a high voltage of a predetermined magnitude is applied to the other terminal. A power supply unit for testing, a leakage current detection circuit for detecting a leakage current flowing in any terminal of the transistor at an initial stage of breakdown that occurs during a high voltage application test, and the leakage current detection circuit having a predetermined size A breakdown inhibiting circuit that raises the voltage of the gate terminal to an ON voltage that turns on the transistor when a leak current is detected, or grounds a terminal to which the high voltage is applied. A semiconductor test apparatus is provided.
この発明の半導体試験装置は破壊の初期段階で流れるリーク電流を検出するリーク電流検出回路と、予め定められた大きさのリーク電流を検出したとき前記トランジスタをオン状態にするかまたは前記高電圧が印加されている端子を接地させる破壊抑止回路とを備えるので、高電圧印加試験で一次破壊が発生したとき、破壊の初期段階でトランジスタをオン状態にするかまたは前記高電圧が印加されている端子を接地させることによって、一次破壊が生じた箇所に被検体であるトランジスタ内部の寄生容量成分に蓄えられた電荷の放出による電流が流れて損傷が拡大するのを抑制できる。さらに、試験装置からの電流や試験装置と被検体間のテスト冶具や配線の寄生容量やインダクタンスに起因する電流に起因する損傷の拡大を抑制することができる。 A semiconductor test apparatus according to the present invention includes a leakage current detection circuit that detects a leakage current that flows in an initial stage of breakdown, and when the leakage current of a predetermined magnitude is detected, the transistor is turned on or the high voltage is A breakdown suppression circuit that grounds the applied terminal, so that when a primary breakdown occurs in a high voltage application test, the transistor is turned on at the initial stage of breakdown or the terminal to which the high voltage is applied Is grounded, it is possible to suppress the spread of damage due to the flow of current due to the discharge of the charge stored in the parasitic capacitance component inside the transistor, which is the subject, at the location where the primary breakdown has occurred. Furthermore, it is possible to suppress the expansion of damage caused by the current caused by the current from the test apparatus and the current caused by the parasitic capacitance and inductance of the test jig and wiring between the test apparatus and the subject.
即ち、この発明によれば、被検体内部の寄生容量に蓄えられた電荷の放出等による電流が破壊が発生した箇所に集中せず、トランジスタがターンオンして形成されるチャネルや二次元電子ガス（２ＤＥＧ）などの電流経路へ流れる。そのために被検体のダメージの拡大が低減できる。よって、破壊の解析が容易になる。ひいては、製品設計や製造工程においてその解析に基づく対策が容易になり、製品の歩留まり改善や品質改善を図ることができる。 That is, according to the present invention, a channel formed by turning on a transistor or a two-dimensional electron gas ((2) is not concentrated on a location where a breakdown occurs due to discharge of charge stored in a parasitic capacitance inside a subject. 2DEG). As a result, the increase in the damage to the subject can be reduced. Therefore, analysis of destruction becomes easy. As a result, measures based on the analysis in the product design and manufacturing process become easy, and the yield and quality of the product can be improved.
この発明についてもう少し具体的に述べておく。
この発明において、高耐圧トランジスタは、例えば、パワーＭＯＳＦＥＴや絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）など、電力機器向けの半導体装置（いわゆるパワーデバイス）を含む。ただし、これに限定されるものでなく、他のトランジスタにも適用可能であり、パワーデバイス以外のトランジスタにも適用可能である。半導体の材質は特に限定されない。例えば、シリコン、ＳｉＣ（シリコンカーバイト）あるいはＧａＮ（窒化ガリウム）を始めとする種々の材質について適用可能である。
This invention will be described more specifically.
In the present invention, the high breakdown voltage transistor includes a semiconductor device (so-called power device) for power equipment such as a power MOSFET and an insulated gate bipolar transistor (IGBT). However, the present invention is not limited to this, and can be applied to other transistors, and can be applied to transistors other than power devices. The material of the semiconductor is not particularly limited. For example, various materials such as silicon, SiC (silicon carbide) or GaN (gallium nitride) can be applied.
以下、この発明の好ましい態様について説明する。
前記リーク電流検出回路は、前記電源部と前記ゲート端子との間に配置されて前記リーク電流が前記ゲート端子から前記電源部へ向けて流れることによりゲート端子の電位をオン電圧まで上昇させる破壊抑止回路を兼ねる抵抗器であってもよい。このようにすれば、従来の試験装置にゲート端子の抵抗器を追加するだけの単純な構成で、被検体内部の寄生容量に蓄えられた電荷の放出に起因する破壊の拡大を抑制することができる。
Hereinafter, preferred embodiments of the present invention will be described.
The leakage current detection circuit is disposed between the power supply unit and the gate terminal, and prevents the leakage current from flowing from the gate terminal toward the power supply unit, thereby increasing the potential of the gate terminal to an on-voltage. A resistor also serving as a circuit may be used. In this way, it is possible to suppress the expansion of breakdown due to the discharge of charges stored in the parasitic capacitance inside the subject with a simple configuration in which a resistor at the gate terminal is added to the conventional test apparatus. it can.
さらに、前記抵抗器の抵抗値および、前記抵抗器を介して前記ゲート端子に電圧を印加する電源部の電圧は、前記抵抗器にリーク電流による電圧降下がないとき前記ゲート端子にオフ電圧になり、かつ、予め定められた大きさのリーク電流による電圧降下が発生したとき前記ゲート端子がオン電圧になるように決定されてもよい。このようにすれば、破壊の拡大を抑制するために適切な抵抗値および電源部の電圧を決定することができる。 Furthermore, the resistance value of the resistor and the voltage of the power supply unit that applies a voltage to the gate terminal via the resistor become an off-voltage at the gate terminal when there is no voltage drop due to leakage current in the resistor. In addition, the gate terminal may be determined to be an on-voltage when a voltage drop due to a leak current having a predetermined magnitude occurs. In this way, it is possible to determine an appropriate resistance value and voltage of the power supply unit in order to suppress the expansion of destruction.
また、前記リーク電流検出回路は前記ゲート端子に流れる電流を検出し、前記破壊抑止回路は、前記高電圧が印加されている端子を接地する半導体スイッチと、前記ゲート端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記ゲート端子を流れる電流が前記リーク電流に達したら前記半導体スイッチをオンさせるスイッチドライバ回路とで構成されてもよい。このようにすれば、リーク電流を精度よく検出して前記半導体スイッチをオンすることにより前記高電圧が印加されている端子を接地して被検体内部の寄生容量に蓄えられた電荷を放出させ、被検体であるトランジスタの破壊の拡大を抑制することができる。 The leakage current detection circuit detects a current flowing through the gate terminal, the breakdown suppression circuit includes a semiconductor switch that grounds the terminal to which the high voltage is applied, and the current flowing through the gate terminal is the leakage current. And a switch driver circuit for turning on the semiconductor switch when the current flowing through the gate terminal reaches the leakage current. In this way, the leakage current is accurately detected and the semiconductor switch is turned on to ground the terminal to which the high voltage is applied to release the charge stored in the parasitic capacitance inside the subject, Expansion of destruction of the transistor that is the subject can be suppressed.
あるいは、前記リーク電流検出回路は前記ゲート端子に流れる電流を検出し、前記破壊抑止回路は、前記高電圧が印加されている端子を接地する半導体スイッチと、前記ゲート端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記ゲート端子を流れる電流が前記リーク電流に達したら前記ゲート端子の電圧をオン電圧以上にするように前記電源部を制御する電源制御回路から構成されてもよい。このようにすれば、リーク電流を精度よく検出してゲート端子をオン電圧以上にすることによって前記トランジスタをターンオンさせ被検体内部の寄生容量に蓄えられた電荷を放出させ、被検体であるトランジスタの破壊の拡大を抑制することができる。 Alternatively, the leakage current detection circuit detects a current flowing through the gate terminal, the breakdown prevention circuit includes a semiconductor switch that grounds the terminal to which the high voltage is applied, and the current flowing through the gate terminal is the leakage current. A comparator circuit for comparing whether or not a current value corresponding to the current value has been reached, and when the current flowing through the gate terminal reaches the leakage current, the power supply unit is controlled so that the voltage at the gate terminal becomes equal to or higher than the ON voltage. You may comprise from a power supply control circuit. In this way, the leakage current is accurately detected and the gate terminal is set to the ON voltage or more to turn on the transistor, thereby releasing the charge stored in the parasitic capacitance inside the subject, and the transistor that is the subject. Expansion of destruction can be suppressed.
また、前記高耐圧トランジスタは、前記ゲート端子の他にドレインまたはコレクタ端子およびソースまたはエミッタ端子を備え、前記リーク電流検出回路は前記ドレインまたはコレクタ端子に流れる電流を検出し、前記破壊抑止回路は、前記ドレインまたはコレクタ端子を前記ソースまたはエミッタ端子と短絡する半導体スイッチと、前記ドレインまたはコレクタ端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記コンパレータの出力信号を受けて前記コンパレータが前記リーク電流に達したと判定したときに前記半導体スイッチをオンさせるスイッチドライバ回路とで構成されてもよい。このようにすれば、リーク電流を精度よく検出して前記半導体スイッチをオンすることにより前記高電圧が印加されている端子を接地して被検体内部の寄生容量に蓄えられた電荷を放出させ、被検体であるトランジスタの破壊の拡大を抑制することができる。 The high breakdown voltage transistor includes a drain or collector terminal and a source or emitter terminal in addition to the gate terminal, the leakage current detection circuit detects a current flowing through the drain or collector terminal, and the breakdown suppression circuit includes: A semiconductor switch for short-circuiting the drain or collector terminal with the source or emitter terminal; a comparator circuit for comparing whether or not a current flowing through the drain or collector terminal has reached a current value corresponding to the leakage current; and the comparator And a switch driver circuit that turns on the semiconductor switch when the comparator determines that the leakage current has been reached. In this way, the leakage current is accurately detected and the semiconductor switch is turned on to ground the terminal to which the high voltage is applied to release the charge stored in the parasitic capacitance inside the subject, Expansion of destruction of the transistor that is the subject can be suppressed.
あるいは、前記高耐圧トランジスタは、前記ゲート端子の他にドレインまたはコレクタ端子およびソースまたはエミッタ端子を備え、前記リーク電流検出回路は前記ドレインまたはコレクタ端子に流れる電流を検出し、前記破壊抑止回路は、前記ドレインまたはコレクタ端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記コンパレータの出力信号を受けて前記コンパレータが前記リーク電流に達したと判定したときに前記ゲート端子の電圧をオン電圧以上にするよう前記電源部を制御する電源制御回路から構成されてもよい。このようにすれば、リーク電流を精度よく検出してゲート端子をオン電圧以上にすることによって前記トランジスタをターンオンさせ被検体内部の寄生容量に蓄えられた電荷を放出させ、被検体であるトランジスタの破壊の拡大を抑制することができる。 Alternatively, the high-breakdown-voltage transistor includes a drain or collector terminal and a source or emitter terminal in addition to the gate terminal, the leakage current detection circuit detects a current flowing through the drain or collector terminal, and the breakdown suppression circuit includes: A comparator circuit for comparing whether or not the current flowing through the drain or collector terminal has reached a current value corresponding to the leakage current, and determining that the comparator has reached the leakage current in response to an output signal of the comparator Sometimes, the power supply control circuit may be configured to control the power supply unit so that the voltage of the gate terminal is higher than the ON voltage. In this way, the leakage current is accurately detected and the gate terminal is set to the ON voltage or more to turn on the transistor, thereby releasing the charge stored in the parasitic capacitance inside the subject, and the transistor that is the subject. Expansion of destruction can be suppressed.
また、前記高耐圧トランジスタは、前記ゲート端子の他にドレインまたはコレクタ端子およびソースまたはエミッタ端子を備え、前記リーク電流検出回路は前記ソースまたはエミッタ端子に流れる電流を検出し、前記破壊抑止回路は、前記ドレインまたはコレクタ端子を前記ソースまたはエミッタ端子と短絡する半導体スイッチと、前記ソースまたはエミッタ端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記コンパレータの出力信号を受けて前記コンパレータが前記リーク電流に達したと判定したときに前記半導体スイッチをオンさせるスイッチドライバ回路とで構成されてもよい。このようにすれば、リーク電流を精度よく検出して前記半導体スイッチをオンすることにより前記高電圧が印加されている端子を接地して被検体内部の寄生容量に蓄えられた電荷を放出させ、被検体であるトランジスタの破壊の拡大を抑制することができる。 The high breakdown voltage transistor includes a drain or collector terminal and a source or emitter terminal in addition to the gate terminal, the leakage current detection circuit detects a current flowing through the source or emitter terminal, and the breakdown suppression circuit includes: A semiconductor switch that short-circuits the drain or collector terminal with the source or emitter terminal; a comparator circuit that compares whether or not a current flowing through the source or emitter terminal has reached a current value corresponding to the leakage current; and the comparator And a switch driver circuit that turns on the semiconductor switch when the comparator determines that the leakage current has been reached. In this way, the leakage current is accurately detected and the semiconductor switch is turned on to ground the terminal to which the high voltage is applied to release the charge stored in the parasitic capacitance inside the subject, Expansion of destruction of the transistor that is the subject can be suppressed.
あるいは、前記高耐圧トランジスタは、前記ゲート端子の他にドレインまたはコレクタ端子およびソースまたはエミッタ端子を備え、前記リーク電流検出回路は前記ソースまたはエミッタ端子に流れる電流を検出し、前記破壊抑止回路は、前記ソースまたはエミッタ端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記コンパレータの出力信号を受けて前記コンパレータが前記リーク電流に達したと判定したときに前記ゲート端子の電圧をオン電圧以上にするよう前記電源部を制御する電源制御回路から構成されてもよい。このようにすれば、リーク電流を精度よく検出してゲート端子をオン電圧以上にすることによって前記トランジスタをターンオンさせ被検体内部の寄生容量に蓄えられた電荷を放出させ、被検体であるトランジスタの破壊の拡大を抑制することができる。
この発明の好ましい態様は、ここで示した複数の態様のうち何れかを組み合わせたものも含む。
Alternatively, the high-breakdown-voltage transistor includes a drain or collector terminal and a source or emitter terminal in addition to the gate terminal, the leakage current detection circuit detects a current flowing through the source or emitter terminal, and the breakdown suppression circuit includes: A comparator circuit for comparing whether or not the current flowing through the source or emitter terminal has reached a current value corresponding to the leakage current, and determining that the comparator has reached the leakage current upon receiving an output signal of the comparator Sometimes, the power supply control circuit may be configured to control the power supply unit so that the voltage of the gate terminal is higher than the ON voltage. In this way, the leakage current is accurately detected and the gate terminal is set to the ON voltage or more to turn on the transistor, thereby releasing the charge stored in the parasitic capacitance inside the subject, and the transistor that is the subject. Expansion of destruction can be suppressed.
Preferred embodiments of the present invention include combinations of any of the plurality of embodiments shown here.
以上に述べたように、この発明は、幾つかの具体的な態様を含む。即ち、
（１）被検体のゲート端子に抵抗器を取り付ける。抵抗器を取り付ける前に被検体で破壊が発生した初期段階で発生するリーク電流（ゲート端子側の電流）の大きさを確認しておく。リーク電流が流れた際にゲート端子に取り付けた抵抗器によるゲート電圧上昇でトランジスタをターンオンさせることができるように抵抗値を設定しておくことで、破壊の初期段階でトランジスタを確実にターンオンさせる。
（２）ゲート端子に設定する電圧は次のように決定する。ゲート端子に取り付けた抵抗器を流れるリーク電流によってゲート端子の電圧が上昇する。このため、高電圧印加試験前に同種の被検体でゲート端子のリーク電流を測定しておく。さらに、リーク電流が抵抗器を流れることによりゲート端子の電圧が上昇する差分の電圧を調べておく。そして、差分の電圧だけ低めの値を予め試験装置に設定しゲート端子に印加する。このようにして、設定すべき試験装置の電圧を決定することができる。
（３）高電圧印加試験で一次破壊が発生し、リーク電流がドレイン端子からゲート端子に流れた場合、ゲート端子の電圧が上昇する。ゲート端子の電圧がオン電圧を超えることで、被試験デバイスが完全破壊する前にトランジスタがターンオンし、一次破壊が生じた箇所に大きなダメージが発生することを回避する。
As described above, the present invention includes several specific embodiments. That is,
(1) A resistor is attached to the gate terminal of the subject. Before attaching the resistor, the magnitude of the leak current (current on the gate terminal side) generated at the initial stage when the breakdown occurs in the subject is confirmed. By setting a resistance value so that the transistor can be turned on by a rise in gate voltage by a resistor attached to the gate terminal when a leak current flows, the transistor is reliably turned on at the initial stage of breakdown.
(2) The voltage to be set at the gate terminal is determined as follows. The voltage at the gate terminal rises due to the leakage current flowing through the resistor attached to the gate terminal. For this reason, the leakage current of the gate terminal is measured with the same type of specimen before the high voltage application test. Further, the differential voltage at which the gate terminal voltage increases due to leakage current flowing through the resistor is examined. Then, a value lower by the difference voltage is set in the test apparatus in advance and applied to the gate terminal. In this way, the voltage of the test apparatus to be set can be determined.
(3) When a primary breakdown occurs in a high voltage application test and a leak current flows from the drain terminal to the gate terminal, the voltage at the gate terminal increases. When the voltage at the gate terminal exceeds the on-voltage, the transistor is turned on before the device under test is completely destroyed, thereby avoiding the occurrence of large damage at the location where the primary destruction occurs.
（４）他の方法として、外部に取り付けた半導体スイッチを用いる方法がある。この半導体スイッチがオンした際、被検体のドレインとソースが短絡するような箇所に取り付ける。
（５）上記、前記（２）と同様に、事前にゲート端子に設定する電圧を決定する。リーク電流によってゲート端子の電圧が上昇した状態で、外部に取り付けたサンプルホールド回路にその電圧を記憶させる。一次破壊発生時はゲート電圧が上昇する。事前にサンプルホールド回路に取りこんだゲート電圧と上昇したゲート電圧をコンパレータ回路で比較し、前記（４）で述べた構成の半導体スイッチをオンさせることで、一次破壊発生後に試験装置や寄生容量成分に起因する電流が半導体スイッチの方に流れるようにして一次破壊の箇所のダメージを低減させる。
（６）前記（４）および（５）は、ドレイン端子とゲート端子間に破壊が生じ、ゲート端子の電流に異常が生じる場合についての説明であるが、ドレイン端子の電流に異常が生じる場合は、ドレイン端子側に電流検出用の抵抗器を取り付ければよい。
（７）あるいは、ソース端子の電流に異常が生じる場合は、ソース端子側に電流検出用の抵抗器を取り付ければよい。
(4) As another method, there is a method using a semiconductor switch attached to the outside. When this semiconductor switch is turned on, it is attached at a location where the drain and source of the subject are short-circuited.
(5) Similarly to the above (2), the voltage to be set to the gate terminal is determined in advance. In a state where the voltage of the gate terminal is increased by the leakage current, the voltage is stored in a sample hold circuit attached to the outside. When primary breakdown occurs, the gate voltage rises. Comparing the gate voltage previously taken into the sample and hold circuit with the increased gate voltage by the comparator circuit, and turning on the semiconductor switch having the configuration described in (4) above, the test device and the parasitic capacitance component can be used after the occurrence of the primary breakdown. The resulting current flows toward the semiconductor switch to reduce the damage at the primary breakdown location.
(6) The above (4) and (5) are explanations for the case where breakdown occurs between the drain terminal and the gate terminal, and an abnormality occurs in the current at the gate terminal. A resistor for current detection may be attached to the drain terminal side.
(7) Alternatively, if an abnormality occurs in the current at the source terminal, a current detection resistor may be attached to the source terminal side.
以下、図面を用いてこの発明をさらに詳述する。なお、以下の説明は、すべての点で例示であって、この発明を限定するものと解されるべきではない。
≪従来技術の詳細（本願構成の前提として）≫
この発明をよりよく理解できるように、従来の半導体試験装置の詳細な構成についてまず説明しておく。この実施形態で、被検体は電力機器向けの半導体装置（いわゆるパワーデバイス）であり、特にパワーＭＯＳＦＥＴとする。ただし、この発明はこれに限定されるものでなく、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を始めとする他のトランジスタにも適用可能である。なお、ＩＧＢＴの場合ＭＯＳＦＥＴでいうドレインがコレクタに、またソースがエミッタに相当する。半導体の材料としてはシリコンを始めとしてＳｉＣ（シリコンカーバイト）やＧａＮ（窒化ガリウム）などが適用可能である。さらに、この発明の好適な被検体はパワーデバイスであるが、これに限定されるものでなく被検体が通常のトランジスタにも適用可能である。
Hereinafter, the present invention will be described in more detail with reference to the drawings. In addition, the following description is an illustration in all the points, Comprising: It should not be interpreted as limiting this invention.
≪Details of conventional technology (as a premise of the composition of the present application) ≫
To better understand the present invention, a detailed configuration of a conventional semiconductor test apparatus will be described first. In this embodiment, the subject is a semiconductor device (so-called power device) for electric power equipment, and particularly a power MOSFET. However, the present invention is not limited to this, and can be applied to other transistors including an insulated gate bipolar transistor (IGBT). In the case of IGBT, the drain in the MOSFET corresponds to the collector and the source corresponds to the emitter. As semiconductor materials, silicon (SiC), silicon carbide (GaN), GaN (gallium nitride) and the like can be used. Furthermore, the preferred subject of the present invention is a power device, but is not limited to this, and the subject can also be applied to a normal transistor.
図１１は、電流制限を設けた従来の試験装置の構成を示す説明図である。図１１に示すように、パワーデバイスの高電圧試験は、被検体１０１であるトランジスタのドレイン端子、ゲート端子、ソース端子をそれぞれ試験装置に接続して行われる。図１１では便宜上、その試験装置をドレイン端子接続部１０２、ゲート端子接続部１０３およびソース端子接続部１０４の３つのブロックで表しているが、それらは関連性のない独立した試験装置ではなく、図示しない電源部とそれらが一体となって各端子に必要な電圧を必要なタイミングで提供するものである。一般に、高電圧印加試験では、ソース端子接続部１０４を接地し、被検体１０１がオフ状態となるゲート電圧を試験装置のゲート端子接続部に与え、高電圧のドレイン電圧をドレイン端子接続部１０２に印加する。高電圧印加中に被検体のドレイン端子とゲート端子間、あるいはドレイン端子とソース端子間が微少な絶縁破壊（一次破壊）を起こすと、ドレイン端子側からゲート端子またはソース端子に短絡電流が流れる。抵抗成分のある部分に短絡電流が流れるとその部分が発熱し破壊が拡大する（二次破壊）。抵抗成分は、被検体内部に限らず、試験装置の内部回路あるいはプローブやソケットなどの試験治具にも存在し得る。この二次破壊により試験治具のプローブカードやソケットなどが損傷するのを防止するために、一般的にドレイン端子接続部１０２の回路に電流制限（クランプという）をかける。 FIG. 11 is an explanatory diagram showing a configuration of a conventional test apparatus provided with a current limit. As shown in FIG. 11, the high voltage test of the power device is performed by connecting the drain terminal, the gate terminal, and the source terminal of the transistor that is the subject 101 to the test apparatus. In FIG. 11, for convenience, the test apparatus is represented by three blocks of a drain terminal connection unit 102, a gate terminal connection unit 103, and a source terminal connection unit 104, but these are not independent test apparatuses that are not related to each other. The power supply unit that is not connected to each other provides the necessary voltage to each terminal at the necessary timing. In general, in the high voltage application test, the source terminal connection unit 104 is grounded, a gate voltage at which the subject 101 is turned off is applied to the gate terminal connection unit of the test apparatus, and a high drain voltage is applied to the drain terminal connection unit 102. Apply. When a minute dielectric breakdown (primary breakdown) occurs between the drain terminal and the gate terminal of the subject or between the drain terminal and the source terminal while a high voltage is applied, a short-circuit current flows from the drain terminal side to the gate terminal or the source terminal. When a short-circuit current flows through a part with a resistance component, the part generates heat and the breakdown expands (secondary breakdown). The resistance component is not limited to the inside of the subject but may be present in an internal circuit of the test apparatus or a test jig such as a probe or a socket. In order to prevent the probe card or socket of the test jig from being damaged due to the secondary breakdown, a current limit (referred to as a clamp) is generally applied to the circuit of the drain terminal connection portion 102.
図１２は図１１に示す従来の高電圧試験における破壊発生時のドレイン電圧、ゲート電圧およびドレイン電流の波形を示す波形図である。図１２（ａ）は、ソースを基準電位（０Ｖ）としたときのドレイン電圧の波形である。以降ドレイン電圧波形と呼ぶ。図１２（ｂ）はソースを基準電位（０Ｖ）としたときのゲート電圧の波形である。図１２（ｂ）に示すゲート電圧に応じて被検体１０１のオン、オフ状態が切りかわる。以降ゲート電圧波形と呼ぶ。図１２（ｃ）は、ドレイン電流の波形である。ドレイン電圧に高電圧を印加した状態で絶縁破壊が発生しドレインに短絡電流が流れると、ドレイン端子接続部１０２に接続された回路の電流制限が働いてドレイン電圧が降下する。ドレイン電流は電流制限をかけた値まで電流が流れるがそれ以上の電流は流れない。これにより二次破壊によるダメージの原因である被検体１０１に高電圧(ドレイン電圧)がかかった状態で大電流(ドレイン電流)が流れる事象の発生が防止される。よって、二次破壊によるダメージが低減される。 FIG. 12 is a waveform diagram showing waveforms of the drain voltage, gate voltage and drain current at the time of occurrence of breakdown in the conventional high voltage test shown in FIG. FIG. 12A shows the waveform of the drain voltage when the source is at the reference potential (0 V). Hereinafter, it is called a drain voltage waveform. FIG. 12B shows the waveform of the gate voltage when the source is set to the reference potential (0 V). The on / off state of the subject 101 is switched according to the gate voltage shown in FIG. Hereinafter referred to as a gate voltage waveform. FIG. 12C shows a drain current waveform. When dielectric breakdown occurs in a state where a high voltage is applied to the drain voltage and a short-circuit current flows through the drain, the current limit of the circuit connected to the drain terminal connection portion 102 acts and the drain voltage drops. The drain current flows up to the current-limited value, but no further current flows. This prevents the occurrence of an event in which a large current (drain current) flows in a state where a high voltage (drain voltage) is applied to the subject 101 that is a cause of damage due to secondary breakdown. Therefore, damage due to secondary destruction is reduced.
図１３は、破壊ダメージをさらに低減すべく特許文献１に示された従来の高電圧試験装置の構成を示す説明図である。図１３に示す構成では、被検体１０１のドレイン端子と試験装置のドレイン端子接続部１０２との間に半導体スイッチ１０５を配している。半導体スイッチ１０５は試験装置に含まれる。絶縁破壊が発生すると、ゲートドライバ１０７が半導体スイッチ１０５をオフする。これによって被検体１０１のドレイン端子と試験装置のドレイン端子接続部１０２とが切り離される。従って、被検体の一次破壊が発生した後、継続電流の流路が半導体スイッチ１０５によって遮断される。その結果、被検体１０１の破壊箇所にかかる電圧が０Ｖ（ゼロボルト）に、その破壊箇所を流れる電流が０Ａ（ゼロアンペア）になり二次破壊が軽減される。さらに、半導体スイッチ１０５と並列に接続されたスナバ回路１０６が半導体スイッチ１０５のターンオフ後に流れる継続電流を減少させる。 FIG. 13 is an explanatory diagram showing a configuration of a conventional high-voltage test apparatus disclosed in Patent Document 1 in order to further reduce destruction damage. In the configuration shown in FIG. 13, a semiconductor switch 105 is arranged between the drain terminal of the subject 101 and the drain terminal connection portion 102 of the test apparatus. The semiconductor switch 105 is included in the test apparatus. When dielectric breakdown occurs, the gate driver 107 turns off the semiconductor switch 105. As a result, the drain terminal of the subject 101 is disconnected from the drain terminal connection portion 102 of the test apparatus. Therefore, after the primary destruction of the subject occurs, the flow path of the continuous current is blocked by the semiconductor switch 105. As a result, the voltage applied to the destruction location of the subject 101 becomes 0 V (zero volt), the current flowing through the destruction location becomes 0 A (zero ampere), and secondary destruction is reduced. Furthermore, the snubber circuit 106 connected in parallel with the semiconductor switch 105 reduces the continuous current that flows after the semiconductor switch 105 is turned off.
図１１や図１３に示す方法で二次破壊を軽減し、試験治具の損傷を低減することは可能である。しかし、被検体１０１のチップ内部に発生した破壊箇所（不具合の発生箇所）を、物理解析に好適な数μメートルのサイズにまで抑制することは困難である。何故なら、被検体１０１は、寄生容量の成分を有しておりこの寄生容量に起因する二次破壊を抑制する効果は得られないからである。図１３に被検体１０１が有する寄生容量１０９をＣdsで示す。高電圧印加試験でドレイン、ソース間に高電圧が印加されると寄生容量１０９に電荷が蓄積される。蓄積された電荷は、絶縁破壊が発生したとき瞬時に短絡経路を通って放出される。 It is possible to reduce the secondary fracture and reduce the damage of the test jig by the method shown in FIGS. However, it is difficult to suppress the destruction location (defect occurrence location) generated inside the chip of the subject 101 to a size of several μm suitable for physical analysis. This is because the subject 101 has a parasitic capacitance component, and an effect of suppressing secondary destruction caused by the parasitic capacitance cannot be obtained. FIG. 13 shows the parasitic capacitance 109 of the subject 101 as C ds . When a high voltage is applied between the drain and source in the high voltage application test, charges are accumulated in the parasitic capacitance 109. The accumulated charge is released through the short-circuit path instantly when dielectric breakdown occurs.
図１４は図１３に示す従来の高電圧印加試験における破壊発生時のドレイン電圧、ゲート電圧およびドレイン電流の波形を示す波形図である。ただし、寄生容量１０９の影響を省略している。
図１５は、図１４の従来構成の波形図に寄生容量１０９の影響を加えた波形図である。寄生容量１０９に蓄えられた電荷が破壊により放電する数十ナノ秒〜数百ナノ秒の期間に、高電圧（数百Ｖ）かつ大電流（数Ａ）の状態が発生する。この高電圧かつ大電流が被検体１０１のチップ内で一次破壊が生じた箇所に集中して破壊が拡大し二次破壊に至る。一次破壊後に二次破壊が伴うと一次破壊の痕跡が失われて解析が困難になる。図１１の回路構成に対応する図１２の波形図おいても寄生容量の影響を省略しているが、同様の現象が発生する。
FIG. 14 is a waveform diagram showing waveforms of a drain voltage, a gate voltage, and a drain current when a breakdown occurs in the conventional high voltage application test shown in FIG. However, the influence of the parasitic capacitance 109 is omitted.
FIG. 15 is a waveform diagram in which the influence of the parasitic capacitance 109 is added to the waveform diagram of the conventional configuration of FIG. A high voltage (several hundred volts) and a large current (several A) are generated during a period of several tens of nanoseconds to several hundreds of nanoseconds when the charge stored in the parasitic capacitance 109 is discharged due to breakdown. This high voltage and large current concentrates at the location where the primary breakdown occurs in the chip of the subject 101, and the breakdown expands to lead to a secondary breakdown. If secondary failure is accompanied by primary failure, traces of primary failure are lost, making analysis difficult. Although the influence of the parasitic capacitance is omitted in the waveform diagram of FIG. 12 corresponding to the circuit configuration of FIG. 11, the same phenomenon occurs.
≪第１実施形態≫
前述の従来技術に対してこの発明によれば、高電圧試験中に被検体に微少な破壊が発生した場合に寄生容量に蓄積された電荷の影響を抑制し、破壊箇所の損傷を解析が容易な微少なレベル、即ち一次破壊の段階にとどめて二次破壊を抑制することができる。
図１は、この発明の第１の実施形態に係る試験装置の構成を示す説明図である。図１に示す構成では、被検体１のゲート端子がリーク電流検出回路および破壊抑止回路として機能する抵抗器５を介してゲート端子接続部３に接続されている。ドレイン端子は図１１と同様にドレイン端子接続部２に接続されており、また、ソース端子は図１１と同様にソース端子接続部４に接続されている。図１では便宜上、試験装置をドレイン端子接続部２、ゲート端子接続部３およびソース端子接続部４の３つのブロックで表しているが、それらは関連性のない独立した試験装置ではなく、図示しない電源部とそれらが一体となって各端子に必要な電圧を必要なタイミングで提供する。これは、この発明の他の実施形態についても同様である。
<< First Embodiment >>
In contrast to the above-described prior art, according to the present invention, when a minute breakdown occurs in a subject during a high voltage test, the influence of the charge accumulated in the parasitic capacitance is suppressed, and the damage at the broken portion can be easily analyzed. At a very small level, that is, at the stage of primary destruction, secondary destruction can be suppressed.
FIG. 1 is an explanatory diagram showing the configuration of the test apparatus according to the first embodiment of the present invention. In the configuration shown in FIG. 1, the gate terminal of the subject 1 is connected to the gate terminal connection unit 3 via a resistor 5 that functions as a leakage current detection circuit and a breakdown suppression circuit. The drain terminal is connected to the drain terminal connection portion 2 as in FIG. 11, and the source terminal is connected to the source terminal connection portion 4 as in FIG. In FIG. 1, for the sake of convenience, the test apparatus is represented by three blocks of the drain terminal connection part 2, the gate terminal connection part 3, and the source terminal connection part 4, but these are not independent independent test apparatuses and are not shown. Together with the power supply unit, the voltage required for each terminal is provided at the required timing. The same applies to other embodiments of the present invention.
図２は、図１に示す構成の高圧印加試験における破壊発生時のドレイン電圧、ゲート電圧（抵抗器５の試験装置側Ａ点と被検体側Ｂ点）およびドレイン電流の波形を示す波形図である。図２で、リーク電流が流れるとゲート電圧が上昇して被検体１がオン状態になり、ドレイン電流が流れる。寄生容量Ｃdsに蓄えられた電荷はトランジスタがオン状態になって形成されるチャネルや二次元電子ガス（２ＤＥＧ）などの電流経路へ流れる。よって、一次破壊が生じた破壊箇所に集中することがない。
抵抗器５の抵抗値および高電圧印加試験開始時のゲート端子接続部３の電圧、つまりＡ点の電圧は、一次破壊発生の段階で流れるリーク電流により抵抗器５の両端に生じる電圧降下に基づいて決定される。即ち、一次破壊発生時のＢ点の電圧に着目して決定される。抵抗器５の両端部の電圧うち被検体１のゲート端子側であるＢ点の電圧は、抵抗器５の抵抗値と、被検体１に一次破壊が発生した段階でドレイン、ゲート間に流れるリーク電流Ｉb1による電圧降下を考慮した値を設定する。
FIG. 2 is a waveform diagram showing waveforms of drain voltage, gate voltage (point A on the test apparatus side and point B on the object side of the resistor 5), and drain current when breakdown occurs in the high voltage application test having the configuration shown in FIG. is there. In FIG. 2, when a leak current flows, the gate voltage rises, the subject 1 is turned on, and a drain current flows. The charge stored in the parasitic capacitance C ds flows through a current path such as a channel formed by turning on the transistor or a two-dimensional electron gas (2DEG). Therefore, it does not concentrate on the destruction location where the primary destruction has occurred.
The resistance value of the resistor 5 and the voltage of the gate terminal connection portion 3 at the start of the high voltage application test, that is, the voltage at the point A are based on a voltage drop generated at both ends of the resistor 5 due to a leak current flowing at the stage of primary breakdown occurrence. Determined. That is, it is determined by paying attention to the voltage at the point B when the primary breakdown occurs. Among the voltages at both ends of the resistor 5, the voltage at the point B on the gate terminal side of the subject 1 is a leak that flows between the drain and gate when the primary breakdown occurs in the subject 1 and the resistance value of the resistor 5. A value considering the voltage drop due to the current I b1 is set.
一例として、抵抗器５の抵抗値を１０キロオームとし、一次破壊の段階で流れるリーク電流を１００マイクロアンペアとする。この場合、一次破壊のリーク電流Ｉb1によって抵抗器５の両端に発生する電圧降下は１０（キロオーム）×１００（マイクロアンペア）＝１（ボルト）となる。そして、例えば、破壊直前のＢ点の電圧を０Ｖ（ゼロボルト）にしたい場合、ゲート端子接続部３の電位を−１Ｖに設定する。 As an example, the resistance value of the resistor 5 is 10 kilohms, and the leak current flowing at the stage of primary breakdown is 100 microamperes. In this case, the voltage drop generated across the resistor 5 by the primary breakdown leakage current I b1 is 10 (kiloohms) × 100 (microamperes) = 1 (volts). For example, when it is desired to set the voltage at point B immediately before destruction to 0 V (zero volt), the potential of the gate terminal connection portion 3 is set to −1 V.
高電圧印加試験でドレイン、ゲート間に一次破壊が発生すると、ドレイン、ゲート間にリーク電流Ｉb1が流れはじめる。リーク電流Ｉb1が抵抗器５を流れることによって抵抗器５の両端に電圧降下が発生し、Ｂ点の電位はＡ点の電位よりも上昇する。Ｂ点の電位が被検体１をオンさせる閾値を超えて上昇すると、被検体１のトランジスタがターンオンし、被検体１のドレイン、ソース間にチャネルあるいは二次元電子ガスが生成される。 When primary breakdown occurs between the drain and the gate in the high voltage application test, a leakage current Ib1 begins to flow between the drain and the gate. As the leakage current I b1 flows through the resistor 5, a voltage drop occurs at both ends of the resistor 5, and the potential at the point B rises higher than the potential at the point A. When the potential at point B rises above the threshold value for turning on the subject 1, the transistor of the subject 1 is turned on, and a channel or two-dimensional electron gas is generated between the drain and source of the subject 1.
ドレイン側からの電流及び、寄生容量９に蓄積された電荷は、被検体１が一次破壊の段階でターンオンすることによってソース端子側に放出される。ドレイン、ゲート間に発生した破壊箇所に高電圧が印加されかつ大電流が流れる状態が継続しないため、破壊箇所を微少なダメージのまま維持することができる。なお、抵抗器５の抵抗値は、一次破壊後にダメージを拡大させないようにする電流の上限値と、被検体１がターンオンするゲート電圧の閾値とに基づいて決定する。 The current from the drain side and the charge accumulated in the parasitic capacitance 9 are released to the source terminal side when the subject 1 is turned on at the stage of primary destruction. Since a state where a high voltage is applied to a broken portion generated between the drain and the gate and a large current does not continue does not continue, the broken portion can be maintained with slight damage. The resistance value of the resistor 5 is determined based on the upper limit value of the current that prevents the damage from being expanded after the primary destruction and the threshold value of the gate voltage at which the subject 1 is turned on.
例えば、被検体１が確実にオフ状態を維持するゲート電圧を０Ｖ（ゼロボルト）、ターンオンの閾値電圧を５Ｖ、抵抗器５で検知したいリーク電流値が１ミリアンペアとする。この場合、ゲート端子接続部３を０Ｖに維持しておき、リーク電流として１ミリアンペアの電流が流れた際にゲート端子電圧（Ｂ点の電圧）がＡ点の電圧よりも＋５Ｖ上昇する５キロオームの抵抗器をゲート端子側に取り付けるとよい。 For example, assume that the gate voltage for reliably maintaining the OFF state of the subject 1 is 0 V (zero volts), the turn-on threshold voltage is 5 V, and the leak current value to be detected by the resistor 5 is 1 milliampere. In this case, the gate terminal connection part 3 is maintained at 0V, and when a current of 1 milliampere flows as a leakage current, the gate terminal voltage (the voltage at the B point) increases by 5V from the voltage at the A point by 5 kilohms. A resistor should be attached to the gate terminal side.
≪第２実施形態≫
この発明の第２の実施形態について説明する。
図３は、この発明の第２の実施形態に係る試験装置の構成を示す説明図である。図３に示す構成では、被検体１のゲート端子がリーク電流検出回路としての抵抗器１５を介してゲート端子接続部３に接続されている。さらに、被検体１のドレイン端子およびソース端子の間に、被検体１と並列に半導体スイッチ６が接続されている。半導体スイッチ６のゲートには、半導体スイッチ６のオンおよびオフを制御するコンパレータ回路がスイッチドライバ回路（図示を省略している）を介して接続されている。コンパレータ回路は、コンパレータ１７およびサンプルホールド回路１８からなる。サンプルホールド回路１８は、リーク電流に対応する電圧を予め保持する。サンプルホールド回路１８が保持する電圧は、リーク電流が流れている状態で図３に図示しない回路を用いてのＢ点の電圧をサンプリングし、それを保持（ホールド）したものである。ドレイン端子は図１１と同様にドレイン端子接続部２に接続されており、また、ソース端子は図１１と同様にソース端子接続部４に接続されている。
<< Second Embodiment >>
A second embodiment of the present invention will be described.
FIG. 3 is an explanatory diagram showing the configuration of the test apparatus according to the second embodiment of the present invention. In the configuration shown in FIG. 3, the gate terminal of the subject 1 is connected to the gate terminal connection unit 3 via a resistor 15 as a leakage current detection circuit. Further, a semiconductor switch 6 is connected between the drain terminal and the source terminal of the subject 1 in parallel with the subject 1. A comparator circuit for controlling on and off of the semiconductor switch 6 is connected to the gate of the semiconductor switch 6 via a switch driver circuit (not shown). The comparator circuit includes a comparator 17 and a sample hold circuit 18. The sample hold circuit 18 holds in advance a voltage corresponding to the leak current. The voltage held by the sample and hold circuit 18 is obtained by sampling and holding (holding) the voltage at the point B using a circuit not shown in FIG. 3 in a state where a leak current is flowing. The drain terminal is connected to the drain terminal connection portion 2 as in FIG. 11, and the source terminal is connected to the source terminal connection portion 4 as in FIG.
図１の回路構成は一次破壊の段階で被検体１をターンオンさせることで、電流パスを生成し被検体１の一次破壊の発生箇所に継続して電流が流れることを防止した。これに対して、図３の構成は、外部に取り付けた半導体スイッチ６によって被検体１のソース、ドレインと並列に電流パスを作り、被検体１の一次破壊の発生箇所に継続して電流が流れることを防止する。
図４は、図３に示す構成の高圧印加試験における破壊発生時のドレイン電圧、ゲート電圧（抵抗器５の被検体側Ｂ点）、コンパレータ出力電圧およびドレイン電流の波形を示す波形図である。図４で、リーク電流が流れるとゲート電圧が上昇してＢ点の電圧がＣ点の電圧まで上昇する。このとき、コンパレータ１７の出力が反転し、半導体スイッチ６をオンする。半導体スイッチ６がオンすると、寄生容量Ｃdsに蓄えられた電荷は半導体スイッチに流れて放出される。よって、一次破壊が生じた破壊箇所に集中することがない。
The circuit configuration of FIG. 1 turns on the subject 1 at the stage of primary destruction, thereby generating a current path and preventing a current from continuously flowing to the location where the primary destruction of the subject 1 occurs. On the other hand, in the configuration of FIG. 3, a current path is formed in parallel with the source and drain of the subject 1 by the semiconductor switch 6 attached to the outside, and a current flows continuously to the location where the primary breakdown occurs in the subject 1. To prevent that.
FIG. 4 is a waveform diagram showing waveforms of a drain voltage, a gate voltage (a point B on the subject side of the resistor 5), a comparator output voltage, and a drain current when a breakdown occurs in the high voltage application test having the configuration shown in FIG. In FIG. 4, when a leakage current flows, the gate voltage rises and the voltage at point B rises to the voltage at point C. At this time, the output of the comparator 17 is inverted and the semiconductor switch 6 is turned on. When the semiconductor switch 6 is turned on, the charge stored in the parasitic capacitance Cds flows to the semiconductor switch and is released. Therefore, it does not concentrate on the destruction location where the primary destruction has occurred.
図５は、図３に示す構成の発明の試験装置の変形例を示す説明図である。図３と異なる点は、コンパレータ１７の出力が試験装置（図５ではゲート端子接続部３）に接続されている点である。図５では詳細を省略しているが、コンパレータ出力はゲート端子接続部の電圧を制御する電源制御回路に接続されている。Ｂ点の電圧がＣ点の電圧まで上昇してコンパレータ出力が反転すると、ゲート端子接続部３は高い電圧を出力する。この電圧は、ゲート端子の電圧即ちＢ点の電圧をオン電圧にするように予め設定された電圧である。よって、リーク電圧によりＢ点の電圧がＣ点の電圧まで上昇すると被検体１がオン状態になり、ドレイン電流が流れる。寄生容量Ｃdsに蓄えられた電荷はトランジスタがオン状態になって形成されるチャネルや二次元電子ガス（２ＤＥＧ）などの電流経路へ流れる。よって、一次破壊が生じた破壊箇所に集中することがない。 FIG. 5 is an explanatory view showing a modification of the test apparatus of the invention having the configuration shown in FIG. The difference from FIG. 3 is that the output of the comparator 17 is connected to the test apparatus (the gate terminal connection 3 in FIG. 5). Although details are omitted in FIG. 5, the comparator output is connected to a power supply control circuit that controls the voltage at the gate terminal connection. When the voltage at the point B rises to the voltage at the point C and the comparator output is inverted, the gate terminal connection unit 3 outputs a high voltage. This voltage is a voltage set in advance so that the voltage at the gate terminal, that is, the voltage at the point B is turned on. Therefore, when the voltage at the point B rises to the voltage at the point C due to the leakage voltage, the subject 1 is turned on and a drain current flows. The charge stored in the parasitic capacitance C ds flows through a current path such as a channel formed by turning on the transistor or a two-dimensional electron gas (2DEG). Therefore, it does not concentrate on the destruction location where the primary destruction has occurred.
≪変形例≫
図６は、図３に示すこの発明の試験装置の異なる変形例を示す説明図である。図３の構成はドレイン端子とゲート端子間に破壊が発生した場合を想定しているが、この発明の本質はそれに限定されるものでない。図６に示す回路構成は、ドレイン端子とソース端子間に破壊が発生する場合に適用できる構成である。図６では、ドレイン端子接続部２とドレイン端子との間にドレインに流れるリーク電流を検出するための抵抗器２５が接続されている。抵抗器２５は、リーク電流検出回路として機能する。
≪Modification≫
FIG. 6 is an explanatory view showing a different modification of the test apparatus of the present invention shown in FIG. Although the configuration of FIG. 3 assumes a case where breakdown occurs between the drain terminal and the gate terminal, the essence of the present invention is not limited thereto. The circuit configuration shown in FIG. 6 is applicable when breakdown occurs between the drain terminal and the source terminal. In FIG. 6, a resistor 25 for detecting a leak current flowing in the drain is connected between the drain terminal connection portion 2 and the drain terminal. The resistor 25 functions as a leakage current detection circuit.
図７は、図６に示す構成の高圧印加試験における破壊発生時のドレイン電圧（抵抗器２５の被検体側Ｄ点）、ゲート電圧、コンパレータ出力電圧およびドレイン電流の波形を示す波形図である。図７で、リーク電流が流れるとドレイン端子の電圧、即ちＤ点の電圧がサンプルホールド回路２８の出力であるＥ点の電圧まで降下する。このとき、コンパレータ２７の出力が反転し、図示しないスイッチドライバ回路を介して半導体スイッチ６をオンする。半導体スイッチ６がオンすると、寄生容量Ｃdsに蓄えられた電荷は半導体スイッチに流れて放出される。よって、一次破壊が生じた破壊箇所に集中することがない。 FIG. 7 is a waveform diagram showing waveforms of a drain voltage (a point D on the subject side of the resistor 25), a gate voltage, a comparator output voltage, and a drain current when a breakdown occurs in the high voltage application test having the configuration shown in FIG. In FIG. 7, when a leak current flows, the voltage at the drain terminal, that is, the voltage at the point D drops to the voltage at the point E that is the output of the sample hold circuit 28. At this time, the output of the comparator 27 is inverted and the semiconductor switch 6 is turned on via a switch driver circuit (not shown). When the semiconductor switch 6 is turned on, the charge stored in the parasitic capacitance Cds flows to the semiconductor switch and is released. Therefore, it does not concentrate on the destruction location where the primary destruction has occurred.
図８は、図６に示すこの発明の試験装置のさらなる変形例を示す説明図である。図６と異なる点は、コンパレータ２７の出力が試験装置（図８ではゲート端子接続部３）に接続されている点である。図８では詳細を省略しているが、コンパレータ出力はゲート端子接続部の電圧を制御する電源制御回路に接続されている。Ｄ点の電圧がサンプルホールド回路２８の出力であるＥ点の電圧まで降下してコンパレータ出力が反転すると、ゲート端子接続部３がオン電圧を出力する。よって、被検体１がオン状態になり、ドレイン電流が流れる。寄生容量Ｃdsに蓄えられた電荷はトランジスタがオン状態になって形成されるチャネルや二次元電子ガス（２ＤＥＧ）などの電流経路へ流れる。よって、一次破壊が生じた破壊箇所に集中することがない。 FIG. 8 is an explanatory view showing a further modification of the test apparatus of the present invention shown in FIG. The difference from FIG. 6 is that the output of the comparator 27 is connected to the test apparatus (the gate terminal connection 3 in FIG. 8). Although details are omitted in FIG. 8, the comparator output is connected to a power supply control circuit that controls the voltage at the gate terminal connection. When the voltage at point D drops to the voltage at point E, which is the output of the sample and hold circuit 28, and the comparator output is inverted, the gate terminal connection unit 3 outputs an on-voltage. Therefore, the subject 1 is turned on and a drain current flows. The charge stored in the parasitic capacitance C ds flows through a current path such as a channel formed by turning on the transistor or a two-dimensional electron gas (2DEG). Therefore, it does not concentrate on the destruction location where the primary destruction has occurred.
図９は、図３に示すこの発明の試験装置のさらに異なる変形例を示す説明図である。図９に示す回路構成は、ゲート端子とソース端子間に破壊が発生する場合に適用することができる。図９では、ソース端子接続部４とソース端子との間にソース電流を検出するための抵抗器３５が接続されている。抵抗器３５は、リーク電流検出回路として機能する。
リーク電流が流れるとソース端子の電圧、即ちＦ点の電圧がサンプルホールド回路３８の出力であるＧ点の電圧まで上昇する。このとき、コンパレータ３７の出力が反転し、図示しないスイッチドライバ回路を介して半導体スイッチ６をオンする。半導体スイッチ６がオンすると、寄生容量Ｃdsに蓄えられた電荷は半導体スイッチに流れて放出される。よって、一次破壊が生じた破壊箇所に集中することがない。
FIG. 9 is an explanatory view showing still another modification of the test apparatus of the present invention shown in FIG. The circuit configuration shown in FIG. 9 can be applied when breakdown occurs between the gate terminal and the source terminal. In FIG. 9, a resistor 35 for detecting a source current is connected between the source terminal connection 4 and the source terminal. The resistor 35 functions as a leak current detection circuit.
When the leak current flows, the voltage at the source terminal, that is, the voltage at the F point rises to the voltage at the G point that is the output of the sample and hold circuit 38. At this time, the output of the comparator 37 is inverted and the semiconductor switch 6 is turned on via a switch driver circuit (not shown). When the semiconductor switch 6 is turned on, the charge stored in the parasitic capacitance Cds flows to the semiconductor switch and is released. Therefore, it does not concentrate on the destruction location where the primary destruction has occurred.
図１０は、図９に示すこの発明の試験装置のさらなる変形例を示す説明図である。図９と異なる点は、コンパレータ３７の出力が試験装置（図１０ではゲート端子接続部３）に接続されている点である。図１０では詳細を省略しているが、コンパレータ出力はゲート端子接続部の電圧を制御する電源制御回路に接続されている。Ｆ点の電圧がサンプルホールド回路３８の出力であるＧ点の電圧まで上昇してコンパレータ出力が反転すると、ゲート端子接続部３がオン電圧を出力する。よって、被検体１がオン状態になり、ドレイン電流が流れる。寄生容量Ｃdsに蓄えられた電荷はトランジスタがオン状態になって形成されるチャネルや二次元電子ガス（２ＤＥＧ）などの電流経路へ流れる。よって、一次破壊が生じた破壊箇所に集中することがない。 FIG. 10 is an explanatory view showing a further modification of the test apparatus of the present invention shown in FIG. The difference from FIG. 9 is that the output of the comparator 37 is connected to the test apparatus (the gate terminal connection 3 in FIG. 10). Although details are omitted in FIG. 10, the comparator output is connected to a power supply control circuit that controls the voltage at the gate terminal connection. When the voltage at point F rises to the voltage at point G, which is the output of the sample and hold circuit 38, and the comparator output is inverted, the gate terminal connection unit 3 outputs an on-voltage. Therefore, the subject 1 is turned on and a drain current flows. The charge stored in the parasitic capacitance C ds flows through a current path such as a channel formed by turning on the transistor or a two-dimensional electron gas (2DEG). Therefore, it does not concentrate on the destruction location where the primary destruction has occurred.
前述した実施の形態の他にも、この発明について種々の変形例があり得る。それらの変形例は、この発明の範囲に属さないと解されるべきものではない。この発明には、請求の範囲と均等の意味および前記範囲内でのすべての変形とが含まれるべきである。 In addition to the embodiments described above, there can be various modifications of the present invention. These modifications should not be construed as not belonging to the scope of the present invention. The present invention should include the meaning equivalent to the scope of the claims and all modifications within the scope.
１，１０１：被検体
２，１０２：ドレイン端子接続部、試験装置
３，１０３：ゲート端子接続部、試験装置
４，１０４：ソース端子接続部、試験装置
５，１５，２５，３５：抵抗器
６，１０５：半導体スイッチ
９，１０９：寄生容量
１７，２７，３７：コンパレータ
１８，２８，３８：サンプルホールド回路
１０６：スナバ回路
１０７：ゲートドライバ
DESCRIPTION OF SYMBOLS 1,101: Test object 2,102: Drain terminal connection part, Test apparatus 3,103: Gate terminal connection part, Test apparatus 4,104: Source terminal connection part, Test apparatus 5,15,25,35: Resistor 6 , 105: Semiconductor switch 9, 109: Parasitic capacitance 17, 27, 37: Comparator 18, 28, 38: Sample hold circuit 106: Snubber circuit 107: Gate driver
Claims (9)
高電圧印加試験中に生じる破壊の初期段階で前記トランジスタの何れかの端子に流れるリーク電流を検出するリーク電流検出回路と、
前記リーク電流検出回路が予め定められた大きさのリーク電流を検出したとき前記トランジスタをオン状態にするオン電圧まで前記ゲート端子の電圧を上昇させるかまたは前記高電圧が印加されている端子を接地させる破壊抑止回路とを備えることを特徴とする半導体試験装置。 A power supply for a high voltage application test in which an off voltage for turning off the transistor is applied to the gate terminal of the high breakdown voltage transistor having a control gate terminal and a predetermined high voltage is applied to the other terminal. And
A leakage current detection circuit for detecting a leakage current flowing in any terminal of the transistor at an initial stage of breakdown occurring during a high voltage application test;
When the leakage current detection circuit detects a leakage current of a predetermined magnitude, the voltage of the gate terminal is increased to an ON voltage that turns on the transistor, or the terminal to which the high voltage is applied is grounded A semiconductor test apparatus comprising: a destructive destructive circuit.
前記破壊抑止回路は、前記高電圧が印加されている端子を接地する半導体スイッチと、前記ゲート端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記ゲート端子を流れる電流が前記リーク電流に達したら前記半導体スイッチをオンさせるスイッチドライバ回路とで構成される請求項１に記載の半導体試験装置。 The leakage current detection circuit detects a current flowing through the gate terminal;
The breakdown suppression circuit includes a semiconductor switch that grounds the terminal to which the high voltage is applied, a comparator circuit that compares whether or not the current flowing through the gate terminal has reached a current value corresponding to the leakage current, The semiconductor test apparatus according to claim 1, further comprising: a switch driver circuit that turns on the semiconductor switch when a current flowing through the gate terminal reaches the leakage current.
前記破壊抑止回路は、前記高電圧が印加されている端子を接地する半導体スイッチと、前記ゲート端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記ゲート端子を流れる電流が前記リーク電流に達したら前記ゲート端子の電圧をオン電圧以上にするように前記電源部を制御する電源制御回路から構成される請求項１に記載の半導体試験装置。 The leakage current detection circuit detects a current flowing through the gate terminal;
The breakdown suppression circuit includes a semiconductor switch that grounds the terminal to which the high voltage is applied, a comparator circuit that compares whether or not the current flowing through the gate terminal has reached a current value corresponding to the leakage current, 2. The semiconductor test apparatus according to claim 1, further comprising: a power supply control circuit that controls the power supply unit so that a voltage of the gate terminal becomes equal to or higher than an ON voltage when a current flowing through the gate terminal reaches the leakage current.
前記リーク電流検出回路は前記ドレインまたはコレクタ端子に流れる電流を検出し、
前記破壊抑止回路は、前記ドレインまたはコレクタ端子を前記ソースまたはエミッタ端子と短絡する半導体スイッチと、前記ドレインまたはコレクタ端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記コンパレータの出力信号を受けて前記コンパレータが前記リーク電流に達したと判定したときに前記半導体スイッチをオンさせるスイッチドライバ回路とで構成される請求項１に記載の半導体試験装置。 The high voltage transistor includes a drain or collector terminal and a source or emitter terminal in addition to the gate terminal,
The leakage current detection circuit detects a current flowing through the drain or collector terminal,
The breakdown suppression circuit compares a semiconductor switch that short-circuits the drain or collector terminal with the source or emitter terminal, and whether or not the current flowing through the drain or collector terminal has reached a current value corresponding to the leakage current. 2. The semiconductor test apparatus according to claim 1, comprising: a comparator circuit; and a switch driver circuit that turns on the semiconductor switch when the comparator determines that the leak current has been received in response to the output signal of the comparator.
前記リーク電流検出回路は前記ドレインまたはコレクタ端子に流れる電流を検出し、
前記破壊抑止回路は、前記ドレインまたはコレクタ端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記コンパレータの出力信号を受けて前記コンパレータが前記リーク電流に達したと判定したときに前記ゲート端子の電圧をオン電圧以上にするよう前記電源部を制御する電源制御回路から構成される請求項１に記載の半導体試験装置。 The high voltage transistor includes a drain or collector terminal and a source or emitter terminal in addition to the gate terminal,
The leakage current detection circuit detects a current flowing through the drain or collector terminal,
The breakdown suppression circuit includes: a comparator circuit that compares whether or not a current flowing through the drain or collector terminal has reached a current value corresponding to the leakage current; and a comparator that receives an output signal of the comparator, The semiconductor test apparatus according to claim 1, further comprising: a power supply control circuit that controls the power supply unit so that the voltage at the gate terminal is set to an ON voltage or higher when it is determined that the voltage reaches the voltage.
前記リーク電流検出回路は前記ソースまたはエミッタ端子に流れる電流を検出し、
前記破壊抑止回路は、前記ドレインまたはコレクタ端子を前記ソースまたはエミッタ端子と短絡する半導体スイッチと、前記ソースまたはエミッタ端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記コンパレータの出力信号を受けて前記コンパレータが前記リーク電流に達したと判定したときに前記半導体スイッチをオンさせるスイッチドライバ回路とで構成される請求項１に記載の半導体試験装置。 The high voltage transistor includes a drain or collector terminal and a source or emitter terminal in addition to the gate terminal,
The leakage current detection circuit detects a current flowing through the source or emitter terminal,
The breakdown suppression circuit compares a semiconductor switch that short-circuits the drain or collector terminal with the source or emitter terminal and whether or not the current flowing through the source or emitter terminal has reached a current value corresponding to the leakage current. 2. The semiconductor test apparatus according to claim 1, comprising: a comparator circuit; and a switch driver circuit that turns on the semiconductor switch when the comparator determines that the leak current has been received in response to the output signal of the comparator.
前記リーク電流検出回路は前記ソースまたはエミッタ端子に流れる電流を検出し、
前記破壊抑止回路は、前記ソースまたはエミッタ端子を流れる電流が前記リーク電流に対応する電流値に達したか否かを比較するコンパレータ回路と、前記コンパレータの出力信号を受けて前記コンパレータが前記リーク電流に達したと判定したときに前記ゲート端子の電圧をオン電圧以上にするよう前記電源部を制御する電源制御回路から構成される請求項１に記載の半導体試験装置。 The high voltage transistor includes a drain or collector terminal and a source or emitter terminal in addition to the gate terminal,
The leakage current detection circuit detects a current flowing through the source or emitter terminal,
The breakdown suppression circuit includes: a comparator circuit that compares whether the current flowing through the source or emitter terminal has reached a current value corresponding to the leakage current; and the comparator that receives the output signal of the comparator, The semiconductor test apparatus according to claim 1, further comprising: a power supply control circuit that controls the power supply unit so that the voltage at the gate terminal is set to an ON voltage or higher when it is determined that the voltage reaches the voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012132137A JP2013257177A (en) | 2012-06-11 | 2012-06-11 | Semiconductor tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012132137A JP2013257177A (en) | 2012-06-11 | 2012-06-11 | Semiconductor tester |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013257177A true JP2013257177A (en) | 2013-12-26 |
Family
ID=49953739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012132137A Pending JP2013257177A (en) | 2012-06-11 | 2012-06-11 | Semiconductor tester |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013257177A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582290A (en) * | 2019-09-30 | 2021-03-30 | 三菱电机株式会社 | Semiconductor test apparatus, test method of semiconductor device, and manufacturing method of semiconductor device |
| CN113295981A (en) * | 2021-05-24 | 2021-08-24 | 长江存储科技有限责任公司 | Time-lapse breakdown testing equipment and method |
| CN113740691A (en) * | 2021-07-27 | 2021-12-03 | 杭州士兰集成电路有限公司 | Method for testing field effect transistor |
| CN116413632A (en) * | 2023-06-12 | 2023-07-11 | 荣耀终端有限公司 | Leakage current testing device and leakage current testing method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153480A (en) * | 1974-11-06 | 1976-05-11 | Hitachi Ltd | Toranjisutano 2 jikofukugenshosokuteisochi |
| JPS54181879U (en) * | 1978-06-12 | 1979-12-22 | ||
| JPS5730962A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Measuring method for dielectric strength of field effect transistor |
| JPS5793269A (en) * | 1980-11-29 | 1982-06-10 | Toshiba Corp | Transistor tester |
| JPS5983068A (en) * | 1982-11-04 | 1984-05-14 | Nec Corp | System for measuring voltage current characteristics of semiconductor element |
| JP2007258378A (en) * | 2006-03-22 | 2007-10-04 | Tokyo Electron Ltd | Circuit and method for protecting testing object, and testing device and method |
-
2012
- 2012-06-11 JP JP2012132137A patent/JP2013257177A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153480A (en) * | 1974-11-06 | 1976-05-11 | Hitachi Ltd | Toranjisutano 2 jikofukugenshosokuteisochi |
| JPS54181879U (en) * | 1978-06-12 | 1979-12-22 | ||
| JPS5730962A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Measuring method for dielectric strength of field effect transistor |
| JPS5793269A (en) * | 1980-11-29 | 1982-06-10 | Toshiba Corp | Transistor tester |
| JPS5983068A (en) * | 1982-11-04 | 1984-05-14 | Nec Corp | System for measuring voltage current characteristics of semiconductor element |
| JP2007258378A (en) * | 2006-03-22 | 2007-10-04 | Tokyo Electron Ltd | Circuit and method for protecting testing object, and testing device and method |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582290A (en) * | 2019-09-30 | 2021-03-30 | 三菱电机株式会社 | Semiconductor test apparatus, test method of semiconductor device, and manufacturing method of semiconductor device |
| JP2021056100A (en) * | 2019-09-30 | 2021-04-08 | 三菱電機株式会社 | Semiconductor testing device, testing method for semiconductor device, and manufacturing method for semiconductor device |
| JP7294036B2 (en) | 2019-09-30 | 2023-06-20 | 三菱電機株式会社 | Semiconductor testing apparatus, semiconductor device testing method, and semiconductor device manufacturing method |
| CN112582290B (en) * | 2019-09-30 | 2024-03-08 | 三菱电机株式会社 | Semiconductor test device, method for testing semiconductor device, and method for manufacturing semiconductor device |
| CN113295981A (en) * | 2021-05-24 | 2021-08-24 | 长江存储科技有限责任公司 | Time-lapse breakdown testing equipment and method |
| CN113295981B (en) * | 2021-05-24 | 2023-10-10 | 长江存储科技有限责任公司 | Time-lapse breakdown testing equipment and method |
| CN113740691A (en) * | 2021-07-27 | 2021-12-03 | 杭州士兰集成电路有限公司 | Method for testing field effect transistor |
| CN116413632A (en) * | 2023-06-12 | 2023-07-11 | 荣耀终端有限公司 | Leakage current testing device and leakage current testing method |
| CN116413632B (en) * | 2023-06-12 | 2023-10-20 | 荣耀终端有限公司 | Leakage current testing device and leakage current testing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5528998B2 (en) | Test equipment | |
| CN106990344B (en) | monitoring device and monitoring method | |
| Song et al. | Robustness of cascode GaN HEMTs in unclamped inductive switching | |
| US7274545B2 (en) | ESD clamp with “trailing pulse” suppression | |
| Yu et al. | Short-circuit capability: benchmarking SiC and GaN devices with Si-based technologies | |
| CN1982909A (en) | Configurations and method for carrying out wafer level unclamped inductive switching tests | |
| US9595821B2 (en) | Failure detection for switch devices | |
| US9097759B2 (en) | Apparatus related to an inductive switching test | |
| US9863999B2 (en) | Circuit and method for inspecting semiconductor device | |
| JP2013257177A (en) | Semiconductor tester | |
| CN102204054B (en) | Low voltage electrostatic discharge protection | |
| JP5528999B2 (en) | Test equipment | |
| US20130229200A1 (en) | Testing apparatus for performing an avalanche test and method thereof | |
| US9525273B1 (en) | Method of forming an igniter circuit and structure therefor | |
| US9933476B2 (en) | Probe card and method for performing an unclamped inductive switching test using multiple equal-length interconnection lines emanating from a common connection node | |
| US11740278B2 (en) | Electronic test equipment apparatus and methods of operating thereof | |
| JP2009047473A (en) | Semiconductor device | |
| JP5969941B2 (en) | Method for testing semiconductor transistors | |
| JP6790974B2 (en) | Inspection device for semiconductor elements | |
| JP2016045042A (en) | Test method for semiconductor transistor | |
| Park et al. | Concurrent ESD and surge protection clamps in RF power amplifier | |
| JP2011169681A (en) | Apparatus for testing semiconductor device | |
| US11549998B1 (en) | Driver device having an NMOS power transistor and a blocking circuit for stress test mode, and method of stress testing the driver device | |
| JP2015075432A (en) | Method for testing semiconductor transistor and test circuit | |
| US11585844B1 (en) | Systems, circuits, and methods to detect gate-open failures in MOS based insulated gate transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161004 |