JP2013254759A - Circuit substrate and electronic apparatus - Google Patents

Circuit substrate and electronic apparatus Download PDF

Info

Publication number
JP2013254759A
JP2013254759A JP2012127631A JP2012127631A JP2013254759A JP 2013254759 A JP2013254759 A JP 2013254759A JP 2012127631 A JP2012127631 A JP 2012127631A JP 2012127631 A JP2012127631 A JP 2012127631A JP 2013254759 A JP2013254759 A JP 2013254759A
Authority
JP
Japan
Prior art keywords
circuit board
gnd
noise
substrate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012127631A
Other languages
Japanese (ja)
Inventor
Yasumaro Komiya
泰麿 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012127631A priority Critical patent/JP2013254759A/en
Publication of JP2013254759A publication Critical patent/JP2013254759A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit substrate that reduces noise propagating to wiring during static noise application and reaching an IC at lower costs.SOLUTION: A circuit substrate has a configuration in which an angular ring-like GND pattern is formed on signal wiring layers relative to a substrate end outer peripheral part to be an intrusion port of noise, and the GND pattern is electrically connected with a substrate GND through a plurality of points of GND veer. Accordingly, electromagnetic noise that is diffracted at a substrate end and intrudes into an interlayer insulating film is reduced.

Description

本発明は、回路基板及び回路基板が搭載された電子機器に関する。   The present invention relates to a circuit board and an electronic device on which the circuit board is mounted.

本技術分野の背景技術として、特開2006−350243号公報(特許文献1)がある。この公報には、「液晶パネルとメイン基板とを接続する、液晶パネルへの信号伝送用の液晶フレキシブルプリント配線板(FPC)40のGND線41、42の途中(金属フレーム32の近く)にGND端子41A、42Bを形成する。この液晶FPC40を折り返して前記GND端子41A、42Bを、液晶パネル等を収納する金属フレーム32に接続する。これにより、液晶パネルの液晶駆動用ドライバ等のGNDの強化を図る(インピーダンスを低くする)ようにしている。」と記載されている。(要約参照)
また、特開平10−326868号公報(特許文献2)がある。この公報には、「半導体集積回路素子内に形成されるコンデンサと抵抗からなる高周波ノイズカット回路を形成し、この高周波ノイズカット回路によりパッドからの信号ラインに生じる静電気ノイズを低減する。また、多層メタルまたは多結晶シリコンによって信号ライン、電源ライン、トランジスタ等を覆うことにより、容量(コンデンサ)Cを持たせることにより、静電気ノイズによる内部変動を均一化するとともに、電磁ノイズから守ることで誤動作を防ぐ。」と記載されている。(要約参照)
As background art in this technical field, there is JP-A-2006-350243 (Patent Document 1). In this publication, “GND is connected in the middle of GND lines 41 and 42 of a liquid crystal flexible printed circuit board (FPC) 40 for connecting a liquid crystal panel and a main board for signal transmission to the liquid crystal panel (near the metal frame 32). Terminals 41A and 42B are formed, and the liquid crystal FPC 40 is folded and the GND terminals 41A and 42B are connected to the metal frame 32 for housing the liquid crystal panel etc. Thereby, the GND of the liquid crystal driving driver for the liquid crystal panel is strengthened. (Improves impedance) ”. (See summary)
There is also JP-A-10-326868 (Patent Document 2). In this publication, “a high-frequency noise cut circuit composed of a capacitor and a resistor formed in a semiconductor integrated circuit element is formed, and this high-frequency noise cut circuit reduces static noise generated in a signal line from a pad. By covering the signal line, power supply line, transistor, etc. with metal or polycrystalline silicon, the capacitance (capacitor) C is provided to equalize internal fluctuations due to electrostatic noise and prevent malfunctions by protecting it from electromagnetic noise. . " (See summary)

特開2006−350243号公報JP 2006-350243 A 特開平10 −326868号公報JP-A-10-326868

近年の電子機器の小型化、高密度化や、高速化、高機能化に伴い、電子回路に搭載されるICにおいては、製造プロセスの微細化や高速、低電力化が進み、静電気放電時に印加される静電ノイズへの耐性が低下し、静電ノイズ起因による回路の誤動作がより大きな問題となっている。この問題に対して、例えば特許文献1ではフレシキブルプリント基板にGND端子を設け、筐体フレームに接続することによりインピーダンスを低減し、GND強化することを提案している。   With the recent miniaturization, high density, high speed, and high functionality of electronic devices, ICs mounted on electronic circuits have become more miniaturized, faster, and lower in power and applied during electrostatic discharge. As a result, the circuit malfunction due to electrostatic noise has become a greater problem. To solve this problem, for example, Patent Document 1 proposes that a GND terminal is provided on a flexible printed circuit board and connected to a housing frame to reduce impedance and strengthen GND.

上記のGND強化により、静電気放電時、コネクタ等より印加された静電ノイズを低インピーダンスの筐体側へと逃がすことで、回路基板内への侵入を抑制する事が可能となるが、静電気放電の一部は電磁ノイズとなり電磁波として空間を伝播する。回路基板上に搭載されたコネクタへの静電気放電などでは、発生する電磁ノイズは回路基板表面上を伝播し、基板上の信号配線と結合して誘導ノイズを発生する。上記ノイズは配線の接続先であるICへと伝播するため、コネクタに印加されるノイズレベルによっては、回路の誤動作を引き起こす。   By strengthening the GND described above, it is possible to suppress the intrusion into the circuit board by escaping the electrostatic noise applied from the connector or the like to the low impedance housing side during electrostatic discharge. Some become electromagnetic noise and propagate in space as electromagnetic waves. In electrostatic discharge to a connector mounted on a circuit board, generated electromagnetic noise propagates on the surface of the circuit board and is combined with signal wiring on the board to generate inductive noise. Since the noise propagates to the IC to which the wiring is connected, the circuit may malfunction depending on the noise level applied to the connector.

この誤動作の抑制方法として回路基板をストリップライン構造とし、ノイズに脆弱な配線を内層化することにより、信号配線と結合する誘導ノイズを抑制する手法がある。しかし基板表面を伝播する電磁ノイズは基板端部において回折し、ノイズの一部は回路基板内の層間絶縁膜へ侵入し、内層の信号配線に到達し、誘導ノイズを発生させる。   As a method of suppressing this malfunction, there is a method of suppressing inductive noise coupled with signal wiring by forming a circuit board with a stripline structure and forming a wiring vulnerable to noise as an inner layer. However, electromagnetic noise propagating on the substrate surface is diffracted at the edge of the substrate, and part of the noise penetrates into the interlayer insulating film in the circuit board, reaches the signal wiring in the inner layer, and generates inductive noise.

上記のノイズを抑制するためには、高周波フィルタ回路やノイズ抑制素子を構成する手法を併用し、誤動作を防いでいるのが一般的である。しかし回路の追加構成やノイズ抑制素子の追加に伴い、基板面積が増加する問題を引き起こしている。実装面積の追加に対して特許文献2では、半導体集積回路素子内にコンデンサと抵抗からなる高周波ノイズカット回路を形成し、基板面積の増加を抑制しているが更なるコスト増加の問題を引き起こしている。   In order to suppress the above-mentioned noise, it is common to use a method of constructing a high-frequency filter circuit or a noise suppression element to prevent malfunction. However, with the additional circuit configuration and the addition of noise suppression elements, there is a problem that the board area increases. In contrast to the additional mounting area, Patent Document 2 forms a high-frequency noise cut circuit composed of a capacitor and a resistor in a semiconductor integrated circuit element to suppress an increase in substrate area, but causes a problem of further cost increase. Yes.

そこで本発明の目的は、電磁ノイズ耐性の向上を低コストで実現し、回路基板及び電子機器の動作の信頼性を向上することにある。   Therefore, an object of the present invention is to improve the electromagnetic noise resistance at a low cost and to improve the reliability of the operation of the circuit board and the electronic device.

上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。
本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、回路基板1においてノイズ侵入口となる基板端外周部に対して囲うように各信号配線層に角リング状のGNDパターン6を構成し、前述のGNDパターン6に対し、複数点のGNDビア2を介して基板GND8と電気的に接続する構造とすることにより、基板端にて回折し層間絶縁膜9に侵入する電磁ノイズを低減することを特徴とする。
In order to solve the above problems, for example, the configuration described in the claims is adopted.
The present application includes a plurality of means for solving the above-mentioned problems. To give an example, each signal wiring layer has a square ring shape so as to surround the outer periphery of the circuit board 1 serving as a noise intrusion port. The GND pattern 6 is configured, and the above-described GND pattern 6 is electrically connected to the substrate GND 8 through a plurality of GND vias 2 to be diffracted at the substrate edge and enter the interlayer insulating film 9. It is characterized by reducing electromagnetic noise.

本発明によれば、電磁ノイズ耐性の向上を低コストで実現し、回路基板及び電子機器の動作の信頼性を向上することができる。   According to the present invention, improvement in electromagnetic noise resistance can be realized at low cost, and the reliability of the operation of the circuit board and the electronic device can be improved.

本発明の実施例1における回路基板構成例の図である。It is a figure of the circuit board structural example in Example 1 of this invention. 本発明の実施例1における回路基板断面の図である。It is a figure of the circuit board cross section in Example 1 of this invention. 内層に信号配線を含む回路基板におけるノイズ伝播状況の模式図である。It is a schematic diagram of the noise propagation situation in the circuit board including the signal wiring in the inner layer. 本発明の実施例1における回路基板のノイズ伝播状況の模式図である。It is a schematic diagram of the noise propagation situation of the circuit board in Example 1 of the present invention. 電磁界解析を用いて本発明の効果を検証したシミュレーション結果である。It is the simulation result which verified the effect of the present invention using electromagnetic field analysis. 本発明の実施例1におけるGNDビア本数と誘導ノイズ電圧結果を示す図である。It is a figure which shows the number of GND vias and the induction noise voltage result in Example 1 of this invention. 本発明の実施例1における回路基板を搭載した薄型TV外観図である。1 is an external view of a thin TV equipped with a circuit board according to Embodiment 1 of the present invention. 本発明の実施例1における基板構成を採用した制御基板を搭載したHDD外観図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an external view of an HDD equipped with a control board that employs a board configuration according to a first embodiment of the present invention. 本発明の実施例2における回路基板構成例の図である。It is a figure of the circuit board structural example in Example 2 of this invention. 本発明の第3の実施例における回路基板の構成例図であるIt is a structural example figure of the circuit board in 3rd Example of this invention. 本発明の第4の実施例における回路基板の構成例図であるIt is a structural example figure of the circuit board in 4th Example of this invention. 本発明の第5の実施例における回路基板の構成例図であるIt is a structural example figure of the circuit board in the 5th Example of this invention. 本発明の第6の実施例における回路基板の構成例図であるIt is a structural example figure of the circuit board in the 6th Example of this invention.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

以下では、本発明の実施の形態1である回路基板について説明する。図1は本実施の形態の回路基板の構成例を示す図であり、図2は本実施の形態の回路基板の断面図である。   Below, the circuit board which is Embodiment 1 of this invention is demonstrated. FIG. 1 is a diagram illustrating a configuration example of a circuit board according to the present embodiment, and FIG. 2 is a cross-sectional view of the circuit board according to the present embodiment.

筐体4に取り付けられた回路基板1は基板内層に信号配線を有し、回路基板1の表面には外部からの信号を入力、もしくは外部へ信号を出力するためのコネクタ7が設けられている。そして、電磁波の侵入口となる基板端外周部に対しては各信号配線層に構成したリング状のGNDパターン6を有している。前述の各信号配線層に構成したGNDパターン6のリング形状は回路基板1の基板端外周に沿った形状を有し、複数のGNDビア2を介して基板GND8と電気的に接続される。   The circuit board 1 attached to the housing 4 has signal wiring in the inner layer of the board, and a connector 7 for inputting a signal from the outside or outputting a signal to the outside is provided on the surface of the circuit board 1. . A ring-shaped GND pattern 6 formed in each signal wiring layer is provided on the outer peripheral portion of the substrate end serving as an electromagnetic wave entrance. The ring shape of the GND pattern 6 formed in each of the signal wiring layers described above has a shape along the outer periphery of the circuit board 1 and is electrically connected to the substrate GND 8 through the plurality of GND vias 2.

回路基板1に構成された電源配線層9に対しては、図2に示されるようにGNDビア2による電気的接続を行わず、GNDビア2に対しクリアランスを設けるパターンレイアウトとする。なおGNDパターン6のリング形状は基板端外周部を囲う形状に限定されるものではない。   As shown in FIG. 2, the power wiring layer 9 formed on the circuit board 1 is not electrically connected by the GND via 2, but has a pattern layout in which a clearance is provided for the GND via 2. The ring shape of the GND pattern 6 is not limited to the shape surrounding the outer periphery of the substrate end.

次に本発明の構成により電磁ノイズが低減される効果について説明する。   Next, the effect of reducing electromagnetic noise by the configuration of the present invention will be described.

図3は内層に信号配線3が形成された回路基板1における、ノイズ伝播状況の模式図である。基板実装コネクタ7よりノイズが印加されると、放電ガン11の先端周辺では電磁波が発生し、回路基板GND8の表面上を空間伝播する。伝播電磁波は回路基板1の基板端に到達した際、一部の電磁波は基板端にて回折し、基板内の層間絶縁膜9に電磁ノイズとして侵入する。基板構造がストリップ構造を有する場合には、侵入した電磁波は上下に構成された基板GND8にてシールドされるため、電磁波の強度が減衰せずに信号配線3に到達し、誘導結合によりノイズ電圧が発生する。このようにして誘導ノイズ電圧が生じると、配線上で信号波形へと重畳し信号受信回路へと伝播されるため、回路誤作動等の不具合が生じる。   FIG. 3 is a schematic diagram of a noise propagation state in the circuit board 1 in which the signal wiring 3 is formed in the inner layer. When noise is applied from the board-mounted connector 7, electromagnetic waves are generated around the tip of the discharge gun 11 and propagate in space on the surface of the circuit board GND8. When the propagating electromagnetic wave reaches the substrate end of the circuit board 1, a part of the electromagnetic wave is diffracted at the substrate end and enters the interlayer insulating film 9 in the substrate as electromagnetic noise. When the substrate structure has a strip structure, the electromagnetic wave that has entered is shielded by the substrate GND 8 formed above and below, so that the intensity of the electromagnetic wave reaches the signal wiring 3 without being attenuated, and noise voltage is generated by inductive coupling. Occur. When an induced noise voltage is generated in this way, it is superimposed on the signal waveform on the wiring and propagated to the signal receiving circuit, resulting in problems such as circuit malfunction.

これに対し、図4は本発明の実施例1に係る回路基板1におけるノイズ伝播状況の模式図である。本発明の実施例1では基板端外周部において、基板の断面方向に対し格子状のGNDパターンを有している。ノイズ印加により発生した伝播電磁波が回路基板1の基板端に到達、回折し、基板内の層間絶縁膜9に電磁ノイズとして侵入する際、格子状のGNDパターンは基板端外周部において、電気的に基板断面方向からの電磁ノイズ侵入を抑制する電磁波シールド壁として機能する。このため従来の基板構造と比較して、基板内の層間絶縁膜に侵入する電磁波強度を低減することが出来る。   On the other hand, FIG. 4 is a schematic diagram of a noise propagation situation in the circuit board 1 according to the first embodiment of the present invention. In Example 1 of the present invention, the outer peripheral portion of the substrate end has a grid-like GND pattern with respect to the cross-sectional direction of the substrate. When a propagation electromagnetic wave generated by applying noise reaches the substrate end of the circuit board 1 and is diffracted and enters the interlayer insulating film 9 in the substrate as electromagnetic noise, the grid-like GND pattern is electrically It functions as an electromagnetic shielding wall that suppresses electromagnetic noise intrusion from the substrate cross-sectional direction. For this reason, compared with the conventional substrate structure, the electromagnetic wave intensity which penetrate | invades into the interlayer insulation film in a board | substrate can be reduced.

このようにして、回路基板1の各々の基板端外周部に対し、断面方向に格子状のGNDパターンを構成することにより、回路基板1に実装されたコネクタ7に対して静電気放電等による静電ノイズが印加され、発生した電磁波が基板表面上を空間伝播し、基板端において層間絶縁膜9へと回折した場合であっても、GNDパターン6によって電磁波がシールドされるため層間絶縁膜9に侵入する電磁ノイズを低減することが出来る。   In this manner, by forming a grid-like GND pattern in the cross-sectional direction on the outer peripheral portion of each circuit board 1, electrostatic discharge due to electrostatic discharge or the like is applied to the connector 7 mounted on the circuit board 1. Even when noise is applied and the generated electromagnetic wave propagates in space on the substrate surface and diffracts into the interlayer insulating film 9 at the edge of the substrate, the electromagnetic wave is shielded by the GND pattern 6 and therefore enters the interlayer insulating film 9 Electromagnetic noise can be reduced.

図5は電磁界解析を用いて本発明の効果を検証したシミュレーション結果である。基板中心部にコネクタのGNDピンを想定したGNDビアを構成し、本GNDビアより配線距離15mm、配線長100mmの条件にて特性インピーダンス値50Ωを有する直線配線を構成した6層構造を有するFR4基板をモデル化した。上記回路基板に対し、静電気試験器による放電電圧8kVの放電ノイズを模擬した波形を印加した際、配線端部にて誘起されるノイズ波形をシミュレーションした結果を示す。   FIG. 5 is a simulation result in which the effect of the present invention is verified using electromagnetic field analysis. A FR4 board having a 6-layer structure in which a GND via assuming the GND pin of the connector is formed in the center of the board, and a straight wiring having a characteristic impedance value of 50Ω is formed from this GND via under the conditions of a wiring distance of 15 mm and a wiring length of 100 mm. Was modeled. The result of having simulated the noise waveform induced in the wiring edge part when the waveform which simulated the discharge noise of the discharge voltage 8kV by an electrostatic tester is applied with respect to the said circuit board is shown.

回路基板外周部に対して複数のGNDビア2を構成した基板構造では、負極では最大0.193Vのノイズ波形が発生している。これに対し、信号配線3がレイアウトされている配線層に対し、基板端外周部に角リング状のGNDパターン6を構成し、複数のGNDビア2を介して基板GND8と接続した基板構造では、負極ノイズの最大振幅は0.185Vに低減している。   In the substrate structure in which a plurality of GND vias 2 are formed with respect to the circuit board outer peripheral portion, a noise waveform of 0.193 V at the maximum is generated in the negative electrode. On the other hand, for the wiring layer in which the signal wiring 3 is laid out, in the substrate structure in which the square ring-shaped GND pattern 6 is formed on the outer peripheral portion of the substrate and connected to the substrate GND 8 via the plurality of GND vias 2, The maximum amplitude of negative noise is reduced to 0.185V.

更に電源配線層のレイアウト層を除いた3層の配線層に対し、基板端外周部に角リング状のGNDパターン6を構成し、複数のGNDビア2を介して基板GND8と接続した構造では、負極ノイズの最大振幅は0.163Vまでに低減する。回路基板外周部に対して複数のGNDビア2を構成したのみの構造に対し、振幅値を更に約15%低減することが可能となる。このように各配線層に対応してGNDパターンを配することで、基板端外周部より侵入する電磁ノイズを低減し、電磁ノイズと誘導結合して信号配線に発生するノイズ電圧の低減効果を奏することができる。   Further, for the three wiring layers excluding the layout layer of the power supply wiring layer, a square ring-shaped GND pattern 6 is formed on the outer peripheral portion of the substrate end, and connected to the substrate GND 8 via a plurality of GND vias 2. The maximum amplitude of negative noise is reduced to 0.163V. The amplitude value can be further reduced by about 15% with respect to the structure in which only the plurality of GND vias 2 are formed on the outer peripheral portion of the circuit board. Thus, by arranging the GND pattern corresponding to each wiring layer, the electromagnetic noise entering from the outer peripheral portion of the substrate end is reduced, and the effect of reducing the noise voltage generated in the signal wiring by inductive coupling with the electromagnetic noise is exhibited. be able to.

この低減効果は基板端外周部に設けるGNDビア本数を増加する事により、大きくする事が出来る。図6に回路基板外周部に構成するGNDビア本数と信号配線に誘導するノイズ電圧との関係を示す。回路基板の4隅をポスト接地のみにて接続時、信号配線に誘導するノイズ電圧を0dBに正規化すると、GNDビア本数を増加するに従って電圧レベルは低下し、28本設けた時に誘導ノイズ電圧レベルは約1/7となる−17dBにまで低減する。   This reduction effect can be increased by increasing the number of GND vias provided on the outer peripheral portion of the substrate end. FIG. 6 shows the relationship between the number of GND vias formed on the outer periphery of the circuit board and the noise voltage induced in the signal wiring. When the four corners of the circuit board are connected only by post-grounding, if the noise voltage induced to the signal wiring is normalized to 0 dB, the voltage level decreases as the number of GND vias increases, and the induced noise voltage level when 28 are provided Is reduced to -17 dB, which is about 1/7.

ところで、近年、民生用の電子機器では軽量化、低コスト化に伴い回路基板と筐体フレーム接合部の削減や筐体フレーム等の非金属化が進んでおり、回路基板に対し静電気障害の抑制設計が重要度を増している。これに対し、様々な電子機器において本発明の構成を有する回路基板を搭載することで上記課題を解決することが可能である。   By the way, in recent years, consumer electronics have been reduced in weight and cost, and the circuit board and housing frame joints have been reduced and the housing frame has been made non-metallic. Design is gaining importance. On the other hand, the above-described problem can be solved by mounting a circuit board having the configuration of the present invention in various electronic devices.

図7は本発明の回路基板を搭載した薄型TV外観図である。薄型TVでは、その多くがプラスチック材料にて前面筐体21及び背面筐体28が構成されており、筐体には放熱用の開口部29は各所に設けられている。筐体の直下には台座となるフレーム22を介して、HDD23、オーディオ部、ビデオ部、及びチューナ部などの制御回路が集約された回路基板(メインボード)24、電源基板25やインバータ基板26が配置され、ケーブル27にて各々接続されている。メインボード24上には電磁ノイズの侵入口となる各種コネクタ7が直接実装されており、背面筐体28による電磁波シールド効果を得ることが出来ないため、メインボード単体で電磁ノイズ耐性を向上させる実装設計が極めて重要となる。   FIG. 7 is an external view of a thin TV on which the circuit board of the present invention is mounted. In a thin TV, a front casing 21 and a rear casing 28 are mostly made of a plastic material, and openings 29 for heat dissipation are provided in various places in the casing. A circuit board (main board) 24 in which control circuits such as an HDD 23, an audio unit, a video unit, and a tuner unit are integrated, a power supply board 25, and an inverter board 26 are provided directly below the housing through a frame 22 serving as a base. They are arranged and connected by cables 27. Various connectors 7 that are electromagnetic noise intrusion ports are directly mounted on the main board 24, and the electromagnetic shielding effect by the back housing 28 cannot be obtained. Design is extremely important.

メインボードに対して本発明による実施構造を適用することにより、コネクタ7からの静電ノイズ流入時、メインボード表面上を空間伝播し、基板端にて回折し層間絶縁膜に侵入する電磁ノイズを低減することが出来る。本発明により、製品レベルでの電磁ノイズ耐性を向上することが出来、かつ低コストに実現が可能となる。   By applying the implementation structure according to the present invention to the main board, when electrostatic noise flows from the connector 7, electromagnetic noise that propagates in space on the surface of the main board and diffracts at the substrate edge and enters the interlayer insulating film It can be reduced. According to the present invention, it is possible to improve the electromagnetic noise resistance at the product level, and it can be realized at low cost.

その他の適用製品として、近年、各種の電子機器、及び情報機器に搭載が進んでいるHDDへの実施及び効果について説明する。
図8は本発明の構成を採用した制御基板を搭載したハードディスクドライブ(HDD)の外観図である。HDDでは搭載製品の多種及び多様化により、製品搭載状態だけではなく、HDD製品単体での電磁ノイズへの高い耐性が求めれている。この要求に対しディスク部分については、金属筐体4による密閉が行われ電磁波に対してシールドされているが、制御基板31については軽量化、低コスト化のためシールドされておらず筐体裏面部に露出した状態にて、ポスト5を介して金属筐体4と電気的にGND接続した形態にて配置されている。スピンドルモータ32はケーブル27を介し、制御基板と接続されている。また静電ノイズの侵入口となるコネクタ7については制御基板の端部に直接実装されており、薄型TVと同様、制御基板単体で電磁ノイズ耐性を向上させる実装設計が極めて重要となる。
As other applicable products, implementation and effects on HDDs that have been installed in various electronic devices and information devices in recent years will be described.
FIG. 8 is an external view of a hard disk drive (HDD) equipped with a control board adopting the configuration of the present invention. Due to the variety and diversification of mounted products, HDDs are required to have high resistance to electromagnetic noise not only in the product mounting state but also in a single HDD product. In response to this requirement, the disk portion is sealed with a metal casing 4 and shielded against electromagnetic waves, but the control board 31 is not shielded for weight reduction and cost reduction. In such a state that it is electrically exposed to the metal casing 4 via the post 5 in a state where it is exposed to the ground. The spindle motor 32 is connected to the control board via the cable 27. Further, the connector 7 serving as an entrance for electrostatic noise is directly mounted on the end portion of the control board, and the mounting design for improving the electromagnetic noise resistance with the control board alone is extremely important as in the case of a thin TV.

制御基板31に対して本発明による実施構造を適用することにより、コネクタ7からの静電ノイズ流入時、制御基板31表面上を空間伝播し、基板端にて回折し層間絶縁膜に侵入する電磁ノイズを低減することが出来る。   By applying the structure according to the present invention to the control board 31, when electrostatic noise flows from the connector 7, the electromagnetic wave propagates in space on the surface of the control board 31, diffracts at the board edge, and enters the interlayer insulating film Noise can be reduced.

これにより制御基板内の内層にある信号配線配線に到達し誘導するノイズを低減し、誤動作を防止することが出来る。本発明の適用により、製品レベルでの電磁ノイズ耐性について向上する事が出来、かつ低コストに実現が可能となる。   As a result, noise that reaches and leads to the signal wiring in the inner layer of the control board can be reduced, and malfunction can be prevented. By applying the present invention, it is possible to improve the electromagnetic noise resistance at the product level, and it can be realized at a low cost.

その他の適用製品として、金属筐体を持つサーバー、ワークステーション等が挙げられる。これらの情報処理機器装置への適用効果について以下に説明する。
従来までにもサーバー、ワークステーション等の高い信頼性が要求される情報機器では内部の回路基板(CPUボード)は金属筐体にて覆われており、静電ノイズの侵入口となる各種コネクタについては、コネクタのGND部と前記の金属筐体が電気的に接続されている。このためコネクタからの静電ノイズ流入時、筐体を介してノイズをアースへと逃がすと共に、コネクタ近傍で発生した電磁波を筐体にてシールドし、筐体内部へ侵入し、回路基板(CPUボード)表面上を電磁波が伝播するのを抑制する構造となっている。
Other applicable products include servers and workstations with metal enclosures. The effects applied to these information processing apparatus devices will be described below.
Conventionally, in information equipment that requires high reliability such as servers and workstations, the internal circuit board (CPU board) is covered with a metal casing, and various connectors that serve as an entrance for electrostatic noise Are electrically connected to the GND portion of the connector and the metal casing. For this reason, when electrostatic noise flows from the connector, the noise is released to the ground through the housing, and electromagnetic waves generated in the vicinity of the connector are shielded by the housing and enter the housing, and the circuit board (CPU board) ) The structure suppresses the propagation of electromagnetic waves on the surface.

しかし近年の高速化、高性能化により消費電力は増加しており、より高いレベルでの放熱設計が要求され、ファン設置等による通風孔が構成され、通風孔などによる開口部からの電磁ノイズの侵入が問題となって来ている。このため、金属筐体を持つサーバー、ワークステーションにおいても、搭載された回路基板(CPUボード)に対して、電磁ノイズ耐性を向上させる電磁波障害の抑制設計が重要度を増している。   However, power consumption has increased due to recent increases in speed and performance, and a higher level of heat dissipation design is required.Ventilation holes are constructed by installing fans, etc. Intrusion has become a problem. For this reason, even in a server or workstation having a metal casing, an electromagnetic interference suppression design that improves electromagnetic noise resistance is increasing in importance for a mounted circuit board (CPU board).

そこで回路基板(CPUボード)に対して本発明による実施構造を適用することにより、コネクタからの静電ノイズ流入時、筐体の開口部から侵入した電磁波が回路基板(CPUボード)表面上を空間伝播し、基板端にて回折し層間絶縁膜に侵入する電磁ノイズを低減し、電磁ノイズ耐性を向上することが可能となる。   Therefore, by applying the implementation structure according to the present invention to the circuit board (CPU board), when electrostatic noise flows in from the connector, electromagnetic waves that have entered from the opening of the housing space on the surface of the circuit board (CPU board). Electromagnetic noise that propagates, diffracts at the substrate edge, and enters the interlayer insulating film can be reduced, and electromagnetic noise resistance can be improved.

上記のとおり本発明の適用実施により、回路基板が搭載された各種電子機器、及び情報処理装置において、電磁ノイズ耐性を向上することが出来、回路基板及び回路基板が搭載された電子機器の信頼性を向上することができる。   As described above, the application of the present invention can improve electromagnetic noise resistance in various electronic devices and information processing devices on which circuit boards are mounted, and the reliability of circuit devices and electronic devices on which circuit boards are mounted. Can be improved.

図9は本発明の第2の実施例における回路基板の構成例図である。回路基板1において、ノイズ侵入口となる基板端外周部に対して各信号配線層に角リング状のGNDパターン6を構成する。前述の各信号配線層に構成したGNDパターン6は、複数のGNDビア2を介して基板GND8と電気的に接続される。上記GNDビアは各々の隣接するビアに対して千鳥状に配置構成する実施形態とする。   FIG. 9 is a configuration diagram of a circuit board in the second embodiment of the present invention. In the circuit board 1, a square ring-shaped GND pattern 6 is formed on each signal wiring layer with respect to the outer peripheral portion of the board end serving as a noise intrusion opening. The GND pattern 6 formed in each signal wiring layer is electrically connected to the substrate GND8 through the plurality of GND vias 2. In the embodiment, the GND vias are arranged in a staggered manner with respect to each adjacent via.

GNDビア2を直線状配置に比べて、ビア間距離を短く配置することにより、電磁波シールド効果を向上することが可能となる。   The electromagnetic wave shielding effect can be improved by arranging the GND via 2 at a shorter distance between the vias than in the linear arrangement.

図10は本発明の第3の実施例における回路基板の構成例図である。回路基板1において基板GND8のパターン上に開口部12を有するとき、開口部12の外周部にリング状のGNDパターン6を各信号配線層に構成する。GNDパターン6は、複数のGNDビア2を介して基板GND8と電気的に接続する実施形態とする。
本形態により開口部にシールド壁を構成することで、開口部で回折し、侵入する電磁ノイズをシールドすることが可能となる。
FIG. 10 is a configuration diagram of a circuit board in the third embodiment of the present invention. When the circuit board 1 has the opening 12 on the pattern of the substrate GND 8, a ring-shaped GND pattern 6 is formed on each signal wiring layer on the outer periphery of the opening 12. The GND pattern 6 is an embodiment in which the GND pattern 6 is electrically connected to the substrate GND 8 through a plurality of GND vias 2.
By configuring a shield wall in the opening according to this embodiment, it is possible to shield electromagnetic noise that is diffracted and invades at the opening.

図11は本発明の第4の実施例における回路基板の構成例図である。回路基板1において静電ノイズの印加、侵入口であるコネクタ7の搭載位置に最も近接している基板端面において、端面側の全辺長を包含するGNDパターン6を各信号配線層に構成する。GNDパターン6は、複数のGNDビア2を介して基板GND8と電気的に接続される。   FIG. 11 is a structural diagram of a circuit board in the fourth embodiment of the present invention. In the circuit board 1, the GND pattern 6 including the entire side length on the end face side is formed in each signal wiring layer on the end face of the circuit board 1 that is closest to the mounting position of the connector 7 that is the entrance of the electrostatic noise. The GND pattern 6 is electrically connected to the substrate GND8 through a plurality of GND vias 2.

基板表面上を空間伝播し、基板端にて回折し層間絶縁膜9に侵入する電磁ノイズ強度は、コネクタ7の搭載位置に最も近接している基板端面が最も高く、信号配線に誘導するノイズ電圧レベルの決定要因となる。上記のコネクタに最も近接している基板端面に信号配線層に対応するGNDパターンを設けることで、シールド壁を形成し、信号配線に誘導するノイズ電圧を低減することが出来る。   The electromagnetic noise intensity that propagates in space on the substrate surface, diffracts at the substrate edge, and enters the interlayer insulating film 9 is highest at the substrate end surface closest to the mounting position of the connector 7 and is a noise voltage that is induced to the signal wiring. Determining the level. By providing the GND pattern corresponding to the signal wiring layer on the end face of the board closest to the connector, a shield wall can be formed and the noise voltage induced in the signal wiring can be reduced.

図12は本発明の第5の実施例における回路基板の構成例図である。回路基板1において静電ノイズの印加、侵入口であるコネクタ7の搭載位置に最も近接している基板端面と、近接基板端面と直交する2端面において全辺長を包含するGNDパターン6を各信号配線層に構成する。GNDパターン6は、複数のGNDビア2を介して基板GND8と電気的に接続される。   FIG. 12 is a diagram showing a configuration example of a circuit board in the fifth embodiment of the present invention. In the circuit board 1, the electrostatic noise is applied, and the GND pattern 6 including the entire side length is provided for each signal on the board end face closest to the mounting position of the connector 7, which is an entry port, and the two end faces orthogonal to the adjacent board end face. Configure in the wiring layer. The GND pattern 6 is electrically connected to the substrate GND8 through a plurality of GND vias 2.

なお、近接基板端面と直交する2端面については、全辺長ではなく、一部の辺長を覆うGNDパターン6を構成し、複数のGNDビア2を介して基板GND8と電気的に接続する実施形態でも良い。   In addition, about the 2 end surfaces orthogonal to the adjacent substrate end surface, the GND pattern 6 that covers a part of the side length is formed instead of the entire side length, and is electrically connected to the substrate GND 8 through the plurality of GND vias 2. Form may be sufficient.

図13は本発明の第6の実施例における回路基板の構成例図である。回路基板1においてノイズに脆弱な信号配線3に対し、配線外周部を囲む角リング状のGNDパターン6を構成する。前述の各信号配線層に構成したGNDパターン6は、複数のGNDビア2を介して基板GND8と電気的に接続される。このようにノイズに脆弱な構成の周囲において、各配線層に構成したGNDパターンを配することで、GNDパターン実装のコストを低減するとともに、電磁ノイズを低減することができる。   FIG. 13 is a diagram showing a configuration example of a circuit board in the sixth embodiment of the present invention. For the signal wiring 3 that is vulnerable to noise in the circuit board 1, a square ring-shaped GND pattern 6 that surrounds the outer periphery of the wiring is formed. The GND pattern 6 formed in each signal wiring layer is electrically connected to the substrate GND8 through the plurality of GND vias 2. By arranging the GND pattern configured in each wiring layer around the configuration vulnerable to noise in this way, it is possible to reduce the cost of mounting the GND pattern and reduce electromagnetic noise.

1 回路基板
2 GNDビア
3 信号配線
4 筐体
5 ポスト
6 GNDリング
7 コネクタ
8 基板GND
9 電源配線
10 層間絶縁膜
11 放電ガン
12 開口部

21 前面筐体
22 フレーム
23 HDD
24 メインボード
25 電源基板
26 インバータ基板
27 ケーブル
28 背面筐体
29 開口部

31 制御基板
32 スピンドルモータ
1 Circuit Board 2 GND Via 3 Signal Wiring 4 Housing 5 Post 6 GND Ring 7 Connector 8 Board GND
9 Power supply wiring 10 Interlayer insulating film 11 Discharge gun 12 Opening

21 Front housing 22 Frame 23 HDD
24 Main board 25 Power supply board 26 Inverter board 27 Cable 28 Rear housing 29 Opening

31 Control board 32 Spindle motor

Claims (7)

回路基板であって、
前記回路基板の上下層を構成する基板GNDと、
前記回路基板の内部層に設けられた信号配線と、
前記信号配線が形成された層に設けられたGNDパターンと、
前記回路基板の上下層の前記基板GND間を接続するGNDビアと、を有し、
前記GNDパターンは前記GNDビアを介して前記基板GNDと電気的に接続されたことを特徴とする回路基板。
A circuit board,
A substrate GND constituting upper and lower layers of the circuit substrate;
Signal wiring provided in an inner layer of the circuit board;
A GND pattern provided in a layer in which the signal wiring is formed;
A GND via for connecting between the substrate GNDs on the upper and lower layers of the circuit board,
The circuit board, wherein the GND pattern is electrically connected to the substrate GND through the GND via.
請求項1に記載の回路基板であって、
前記GNDパターンは、前記信号配線の周囲を覆うリング形状を有していることを特徴とする回路基板。
The circuit board according to claim 1,
The circuit board, wherein the GND pattern has a ring shape covering the periphery of the signal wiring.
請求項2に記載の回路基板であって、
前記GNDパターンは、前記回路基板の端部外周に沿う形状を有し、前記回路基板の端部外周に配置されたことを特徴とする回路基板。
The circuit board according to claim 2,
The GND pattern has a shape along an outer periphery of an end portion of the circuit board, and is arranged on an outer periphery of the end portion of the circuit board.
請求項1に記載の回路基板であって、
前記回路基板は外部機器と接続するコネクタを有し、
前記コネクタの配置位置に最も近接している前記回路基板の端面において、端面側の全辺長を包含する前記GNDパターンを設けたことを特徴とする回路基板。
The circuit board according to claim 1,
The circuit board has a connector for connecting to an external device,
A circuit board comprising the GND pattern including the entire side length on the end face side at the end face of the circuit board closest to the connector arrangement position.
請求項4に記載の回路基板であって、
前記回路基板は外部機器接続するコネクタを有し、
前記コネクタの配置位置に最も近接している基板端面と直交する2端面において全辺長を包含する前記GNDパターンを設けたことを特徴とする回路基板。
The circuit board according to claim 4,
The circuit board has a connector for connecting an external device,
A circuit board comprising the GND pattern including the entire length at two end faces orthogonal to a board end face closest to the connector arrangement position.
請求項1〜5のいずれか1項に記載の回路基板であって、
前記GNDビアを複数設け、複数のGNDビアを千鳥状に配置したことを特徴とする回路基板。
The circuit board according to any one of claims 1 to 5,
A circuit board comprising a plurality of the GND vias and a plurality of GND vias arranged in a staggered manner.
請求項1〜6のいずれか1項に記載の回路基板を搭載したことを特徴とする電子機器。   An electronic apparatus comprising the circuit board according to any one of claims 1 to 6.
JP2012127631A 2012-06-05 2012-06-05 Circuit substrate and electronic apparatus Pending JP2013254759A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012127631A JP2013254759A (en) 2012-06-05 2012-06-05 Circuit substrate and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012127631A JP2013254759A (en) 2012-06-05 2012-06-05 Circuit substrate and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013254759A true JP2013254759A (en) 2013-12-19

Family

ID=49952059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012127631A Pending JP2013254759A (en) 2012-06-05 2012-06-05 Circuit substrate and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013254759A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016017024A1 (en) * 2014-08-01 2016-02-04 株式会社日立製作所 Circuit substrate, electronic device and mounting structure
JP2018098234A (en) * 2016-12-08 2018-06-21 本田技研工業株式会社 Circuit board
US10375818B2 (en) 2015-07-08 2019-08-06 Nec Corporation Printed board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016017024A1 (en) * 2014-08-01 2016-02-04 株式会社日立製作所 Circuit substrate, electronic device and mounting structure
US10375818B2 (en) 2015-07-08 2019-08-06 Nec Corporation Printed board
JP2018098234A (en) * 2016-12-08 2018-06-21 本田技研工業株式会社 Circuit board

Similar Documents

Publication Publication Date Title
JP6422395B2 (en) Circuit board
US20180116046A1 (en) Display panel and display terminal
JP2014036138A (en) Printed circuit board
JP2020021808A (en) Circuit board, and electronic apparatus with the circuit board
CN107396621B (en) Electromagnetic shield for electronic device
JP2013254759A (en) Circuit substrate and electronic apparatus
JP2010278132A (en) Flexible wiring board, assembling structure of the same, and electronic apparatus
TW201342011A (en) Electronic apparatus
US20200253049A1 (en) Display device and printed circuit board
JP2006222341A (en) Fixing structure for constitution member
JP2000183533A (en) Low-emi multilayer circuit board and electric and electronic device
JP5986032B2 (en) Connectors, circuit boards, and electronics
JPWO2019159549A1 (en) Circuit boards, electronic devices
JP4735670B2 (en) Printed circuit board and image processing apparatus
JP4957543B2 (en) Printed circuit board
JP2012129495A (en) Grounding structure of printed circuit board of communication equipment
JP6612008B1 (en) Electronics
JP5320801B2 (en) Electronic device and noise shielding method thereof
JP6236892B2 (en) Display device
JP7485517B2 (en) Circuit Board Device
JP2016174079A (en) Circuit board device and electronic apparatus
CN113015314B (en) Circuit board device
JP6452566B2 (en) Shield connector
TWI712358B (en) Circuit board device
JP2005302799A (en) Multilayered printed wiring board