JP2013247320A - Method for preparing thin film device and method for preparing common mode filter using the same - Google Patents

Method for preparing thin film device and method for preparing common mode filter using the same Download PDF

Info

Publication number
JP2013247320A
JP2013247320A JP2012121672A JP2012121672A JP2013247320A JP 2013247320 A JP2013247320 A JP 2013247320A JP 2012121672 A JP2012121672 A JP 2012121672A JP 2012121672 A JP2012121672 A JP 2012121672A JP 2013247320 A JP2013247320 A JP 2013247320A
Authority
JP
Japan
Prior art keywords
preparing
polyimide film
dry polyimide
conductive pattern
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012121672A
Other languages
Japanese (ja)
Inventor
Hui Ru Chan
ホアイルゥ チャン
Yu Chia Chang
ユィチア チャン
Ming Huang Sie
ミンフン シエ
Siu Mei Xu
シウメイ シュー
Kuo Joon Fu
クォジュン フゥ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inpaq Technology Co Ltd
Original Assignee
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inpaq Technology Co Ltd filed Critical Inpaq Technology Co Ltd
Priority to JP2012121672A priority Critical patent/JP2013247320A/en
Publication of JP2013247320A publication Critical patent/JP2013247320A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve alignment in a lithography process for a second conductive pattern, by making a first insulation layer planar to electrically insulate a first conductive pattern from the second conductive pattern in a thin film device.SOLUTION: At least one first conductive pattern 33A to 33C are formed on a substrate 31. A dry polyimide film 37 is placed on the first conductive pattern 33A to 33C. Force is applied to the dry polyimide film 37 such that the dry polyimide film 37 fills space 41 in the first conductive pattern 33A to 33C. At least one second conductive pattern 43A to 43C is formed on the dry polyimide film 37, to prepare the thin film device.

Description

本発明は、薄膜デバイスを調製する方法およびそれを使用したコモンモードフィルタを調製する方法に関し、より詳しくは、乾燥ポリイミド膜から絶縁層を調製する方法およびそれを使用したコモンモードフィルタを調製する方法に関する。   The present invention relates to a method for preparing a thin film device and a method for preparing a common mode filter using the same, and more particularly, a method for preparing an insulating layer from a dry polyimide film and a method for preparing a common mode filter using the same. About.

薄膜デバイスにおいて、異なる層の導電パターンを電気的に分離するために、ポリイミド膜などの絶縁層が広く使用されている。従来技術において、ポリイミド膜は、一般にスピンコート技法により形成され、一般に、ポリイミド膜の厚さを均一にすることが望ましい。   In thin film devices, an insulating layer such as a polyimide film is widely used to electrically separate conductive patterns of different layers. In the prior art, the polyimide film is generally formed by a spin coating technique, and it is generally desirable to make the thickness of the polyimide film uniform.

図１および２は、従来技術による薄膜デバイス１０を調製する方法を示している。図１を参照し、堆積、リソグラフィー、電気メッキおよびエッチングの各プロセスを行って、基板１１上に第１の導電パターン１３を形成し、次いで、スピンコートプロセスおよび熱処理プロセスによって、第１の導電パターン１３上に第１の絶縁層１５を形成する。   1 and 2 illustrate a method of preparing a thin film device 10 according to the prior art. Referring to FIG. 1, deposition, lithography, electroplating, and etching processes are performed to form a first conductive pattern 13 on the substrate 11, and then the first conductive pattern is formed by a spin coat process and a heat treatment process. A first insulating layer 15 is formed on 13.

図２を参照し、堆積、リソグラフィー、電気メッキおよびエッチングの各プロセスを行って、第１の絶縁層１５上に第２の導電パターン１７を形成し、次いで、スピンコートプロセスおよび熱処理プロセスによって、第２の導電パターン１７上に第２の絶縁層１９を形成する。   Referring to FIG. 2, deposition, lithography, electroplating, and etching processes are performed to form second conductive pattern 17 on first insulating layer 15, and then, by spin coating process and heat treatment process, A second insulating layer 19 is formed on the two conductive patterns 17.

スピンコートプロセスにより形成された第１の絶縁層１５は、第１の導電パターン１３を第２の導電パターン１７から電気的に分離させることができる。しかしながら、スピンコートプロセスにより形成された第１の絶縁層１５の表面は、平らではない。このため、第２の導電パターン１７を調製するリソグラフィープロセスの位置合せが妨げられる、すなわち、その後に形成される第２の導電パターン１７の位置に影響するであろう。その上、第１の導電パターン１３と第２の導電パターン１７の間の第１の絶縁層１５の厚さは均一ではなく、これにより、薄膜デバイス１０の電気的性質が影響を受けてしまう。   The first insulating layer 15 formed by the spin coating process can electrically separate the first conductive pattern 13 from the second conductive pattern 17. However, the surface of the first insulating layer 15 formed by the spin coating process is not flat. For this reason, the alignment of the lithography process for preparing the second conductive pattern 17 is hindered, that is, the position of the second conductive pattern 17 formed thereafter will be affected. In addition, the thickness of the first insulating layer 15 between the first conductive pattern 13 and the second conductive pattern 17 is not uniform, which affects the electrical properties of the thin film device 10.

本発明のある態様は、乾燥ポリイミド膜から形成された絶縁層を備えた薄膜デバイスを調製する方法およびそれを使用したコモンモードフィルタを調製する方法を提供する。   Certain aspects of the present invention provide a method for preparing a thin film device with an insulating layer formed from a dry polyimide film and a method for preparing a common mode filter using the same.

本発明のこの態様による薄膜デバイスを調製する方法は、基板上に第１の導電パターンを形成する工程、第１の導電パターン上に乾燥ポリイミド膜を配置する工程、乾燥ポリイミド膜が第１の導電パターン中の空間を満たすように乾燥ポリイミド膜に力を印加する工程、および乾燥ポリイミド膜上に第２の導電パターンを形成する工程を有してなる。   A method of preparing a thin film device according to this aspect of the invention includes a step of forming a first conductive pattern on a substrate, a step of placing a dry polyimide film on the first conductive pattern, and the dry polyimide film being a first conductive pattern. The method includes a step of applying a force to the dry polyimide film so as to fill a space in the pattern, and a step of forming a second conductive pattern on the dry polyimide film.

本発明の別の態様によるコモンモードフィルタを調製する方法は、基板上に第１の導電パターンを形成する工程、第１の導電パターン上に乾燥ポリイミド膜を配置する工程、乾燥ポリイミド膜が第１の導電パターン中の空間を満たすように乾燥ポリイミド膜に力を印加する工程、および乾燥ポリイミド膜上に第２の導電パターンを形成する工程を有してなる。この「コモンモードフィルタ」は、前記「薄膜デバイス」の特定の用途の内の１つであることに留意されたい。   A method for preparing a common mode filter according to another aspect of the present invention includes: a step of forming a first conductive pattern on a substrate; a step of disposing a dry polyimide film on the first conductive pattern; A step of applying a force to the dry polyimide film so as to fill a space in the conductive pattern, and a step of forming a second conductive pattern on the dry polyimide film. Note that this “common mode filter” is one of the specific applications of the “thin film device”.

以下の本発明の詳細な説明がよりよく理解されるように、先の説明は、本発明の特徴をかなり広く概説してきた。本発明の追加の特徴は、下文に記載され、本発明の特許請求の範囲の主題を形成する。開示された概念および特別の実施の形態は、本発明の同じ目的を実施するための他の構造またはプロセスを改変または設計するための基礎として容易に利用されるであろうことが当業者には認識されよう。そのような同等の構造が、添付の特許請求の範囲に述べられた本発明の精神および範囲から逸脱しないことが当業者には理解されよう。   The foregoing has outlined rather broadly the features of the present invention in order that the detailed description of the invention that follows may be better understood. Additional features of the invention will be described hereinafter which form the subject of the claims of the invention. It will be apparent to those skilled in the art that the disclosed concepts and specific embodiments may be readily utilized as a basis for modifying or designing other structures or processes for carrying out the same purposes of the present invention. Be recognized. Those skilled in the art will recognize that such equivalent constructions do not depart from the spirit and scope of the invention as set forth in the appended claims.

本発明の目的が、以下の説明を読み、添付の図面を参照した際に明白になるであろう。
従来技術による薄膜デバイスを調製する方法を説明する断面図 従来技術による薄膜デバイスを調製する方法を説明する断面図 本発明の１つの実施の形態による薄膜デバイスを調製する方法を説明する断面図 本発明の１つの実施の形態による薄膜デバイスを調製する方法を説明する断面図 本発明の１つの実施の形態による薄膜デバイスを調製する方法を説明する断面図 本発明の１つの実施の形態による薄膜デバイスを調製する方法を説明する断面図 本発明の１つの実施の形態による薄膜デバイスを調製する方法を説明する断面図 本発明の１つの実施の形態による薄膜デバイスを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の１つの実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 本発明の別の実施の形態によるコモンモードフィルタを調製する方法を説明する断面図 The objects of the invention will become apparent upon reading the following description and upon reference to the accompanying drawings.
Sectional drawing explaining the method of preparing the thin film device by a prior art Sectional drawing explaining the method of preparing the thin film device by a prior art Sectional drawing explaining the method of preparing the thin film device by one embodiment of this invention Sectional drawing explaining the method of preparing the thin film device by one embodiment of this invention Sectional drawing explaining the method of preparing the thin film device by one embodiment of this invention Sectional drawing explaining the method of preparing the thin film device by one embodiment of this invention Sectional drawing explaining the method of preparing the thin film device by one embodiment of this invention Sectional drawing explaining the method of preparing the thin film device by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by one embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention Sectional drawing explaining the method of preparing the common mode filter by another embodiment of this invention

図３から８は、本発明のある実施の形態による薄膜デバイス３０を調製する方法を示す。図３を参照すると、堆積、リソグラフィー、電気メッキおよびエッチングの各プロセスを行って、基板３１上に空間３５と共に第１の導電パターン３３Ａ〜３３Ｃを形成する。その後、図４に示されるように、第１の導電パターン３３Ａ〜３３Ｃ上に乾燥ポリイミド膜３７を配置する。   3-8 illustrate a method of preparing a thin film device 30 according to an embodiment of the present invention. Referring to FIG. 3, deposition, lithography, electroplating, and etching processes are performed to form first conductive patterns 33 </ b> A to 33 </ b> C together with the space 35 on the substrate 31. Thereafter, as shown in FIG. 4, a dry polyimide film 37 is disposed on the first conductive patterns 33 </ b> A to 33 </ b> C.

図５を参照して、第１の導電パターン３３Ａ〜３３Ｃ中の空間３５を乾燥ポリイミド膜３７が満たすように乾燥ポリイミド膜３７に力２５を印加する。その後、第１の導電パターン３３Ａ〜３３Ｃを電気的に絶縁するための絶縁層として働く乾燥ポリイミド膜３７に硬化プロセスを行う。   Referring to FIG. 5, force 25 is applied to dry polyimide film 37 so that dry polyimide film 37 fills space 35 in first conductive patterns 33 </ b> A to 33 </ b> C. Thereafter, a curing process is performed on the dry polyimide film 37 serving as an insulating layer for electrically insulating the first conductive patterns 33A to 33C.

本発明のある実施の形態において、ゴムまたはダイヤフラムなどのエラストマー２３を通じた液圧プレスにより、またはローラにより、乾燥ポリイミド膜３７に力２５を印加する。本発明のある実施の形態において、力２５は、実質的に真空環境中で乾燥ポリイミド膜３７に印加される。本発明のある実施の形態において、力２５は、実質的に５０℃と１１０℃の間の温度で乾燥ポリイミド膜３７に印加される。この温度は、乾燥ポリイミド膜３７のガラス転移温度以上である。本発明のある実施の形態において、硬化プロセスは、１６０℃と３７０℃の間の温度で行われる熱処理プロセスである。   In one embodiment of the invention, force 25 is applied to the dried polyimide film 37 by hydraulic press through an elastomer 23 such as rubber or diaphragm, or by a roller. In one embodiment of the present invention, force 25 is applied to dry polyimide film 37 in a substantially vacuum environment. In one embodiment of the invention, the force 25 is applied to the dry polyimide film 37 at a temperature substantially between 50 ° C. and 110 ° C. This temperature is equal to or higher than the glass transition temperature of the dry polyimide film 37. In certain embodiments of the invention, the curing process is a heat treatment process performed at a temperature between 160 ° C and 370 ° C.

図６を参照して、乾燥ポリイミド膜３７にパターン形成プロセスを行って、孔３９を形成し、第１の導電パターン３３Ｂの一部分を露出させる。本発明のある実施の形態において、パターン形成プロセスはリソグラフィープロセスを含む。   Referring to FIG. 6, the dry polyimide film 37 is subjected to a pattern formation process to form a hole 39 to expose a part of the first conductive pattern 33B. In certain embodiments of the invention, the patterning process includes a lithographic process.

図７を参照して、堆積、リソグラフィー、電気メッキおよびエッチングの各プロセスを含む製造プロセスを乾燥ポリイミド膜３７に行って、この乾燥ポリイミド膜３７上に空間４５と共に第２の導電パターン４３Ａ〜４３Ｃを形成する。それに加え、この製造プロセスは、図７に示されるように、第２の導電パターン４３Ｂを第１の導電パターン３３Ｂに接続するビア４１も形成する。その後、図４および図５に示された製造プロセスを行って、図８に示されるように、薄膜デバイス３０の第２の導電パターン４３Ａ〜４３Ｃを電気的に絶縁するための絶縁層として働く乾燥ポリイミド膜４７を形成する。   Referring to FIG. 7, a manufacturing process including deposition, lithography, electroplating, and etching processes is performed on dry polyimide film 37, and second conductive patterns 43 </ b> A to 43 </ b> C are formed on dry polyimide film 37 together with space 45. Form. In addition, the manufacturing process also forms a via 41 that connects the second conductive pattern 43B to the first conductive pattern 33B, as shown in FIG. Thereafter, the manufacturing process shown in FIGS. 4 and 5 is performed, and as shown in FIG. 8, the drying that serves as an insulating layer for electrically insulating the second conductive patterns 43 </ b> A to 43 </ b> C of the thin film device 30. A polyimide film 47 is formed.

図９から１８は、本発明の１つの実施の形態によるコモンモードフィルタ１００を調製する方法を示す。   9-18 illustrate a method of preparing a common mode filter 100 according to one embodiment of the present invention.

図９を参照すると、スピンコートプロセスによって、磁性基板１１１上に、ポリイミド膜などの第１の絶縁層１２１が形成される。   Referring to FIG. 9, a first insulating layer 121 such as a polyimide film is formed on the magnetic substrate 111 by a spin coating process.

図１０を参照すると、薄膜金属堆積プロセス、フォトリソグラフィープロセス、電気メッキプロセスおよびエッチングプロセスによって、第１の絶縁層１２１上に下側コイル主導層１１３が形成される。本発明のある実施の形態において、薄膜金属堆積プロセスはスパッタリングプロセスである。   Referring to FIG. 10, a lower coil main layer 113 is formed on the first insulating layer 121 by a thin film metal deposition process, a photolithography process, an electroplating process, and an etching process. In certain embodiments of the invention, the thin film metal deposition process is a sputtering process.

図１１を参照すると、図４および図５に記載された製造プロセスによって、すなわち、下側コイル主導層１１３上に乾燥ポリイミド膜を配置し、この乾燥ポリイミド膜が下側コイル主導層１１３を被覆するように乾燥ポリイミド膜に力を印加することによって、下側コイル主導層１１３上に乾燥ポリイミド膜から第２の絶縁層１２２を形成する。その後、図６に記載された製造プロセスによって、第２の絶縁層１２２にパターン形成プロセスを行って、孔１２２１を形成する。この孔１２２１は、下側コイル主導層１１３の一部分を露出する。   Referring to FIG. 11, a dry polyimide film is disposed on the lower coil main layer 113 by the manufacturing process described in FIGS. 4 and 5, and the dry polyimide film covers the lower coil main layer 113. Thus, the second insulating layer 122 is formed from the dry polyimide film on the lower coil main layer 113 by applying a force to the dry polyimide film. Thereafter, a pattern forming process is performed on the second insulating layer 122 by the manufacturing process shown in FIG. The hole 1221 exposes a part of the lower coil main layer 113.

図１２を参照すると、薄膜金属堆積プロセス、フォトリソグラフィープロセス、電気メッキプロセスおよびエッチングプロセスによって、第２の絶縁層１２２上に第１のコイル本体層１１４が形成される。本発明のある実施の形態において、薄膜金属堆積プロセスはスパッタリングプロセスである。本発明のある実施の形態において、第１のコイル本体層１１４は、空間１１４１と共に導電パターンを含む。   Referring to FIG. 12, a first coil body layer 114 is formed on the second insulating layer 122 by a thin film metal deposition process, a photolithography process, an electroplating process, and an etching process. In certain embodiments of the invention, the thin film metal deposition process is a sputtering process. In an embodiment of the present invention, the first coil body layer 114 includes a conductive pattern together with the space 1141.

図１３を参照すると、図４および図５に記載された製造プロセスによって、すなわち、第１のコイル本体層１１４上に乾燥ポリイミド膜を配置し、この乾燥ポリイミド膜が第１のコイル本体層１１４の導電パターン内の空間１１４１を満たすように乾燥ポリイミド膜に力を印加することによって、第１のコイル本体層１１４上に乾燥ポリイミド膜から第３の絶縁層１２３を形成する。   Referring to FIG. 13, a dry polyimide film is disposed on the first coil body layer 114 by the manufacturing process described in FIGS. 4 and 5, and the dry polyimide film is formed on the first coil body layer 114. A third insulating layer 123 is formed from the dry polyimide film on the first coil body layer 114 by applying a force to the dry polyimide film so as to fill the space 1141 in the conductive pattern.

図１４を参照すると、薄膜金属堆積プロセス、フォトリソグラフィープロセス、電気メッキプロセスおよびエッチングプロセスによって、第３の絶縁層１２３上に第２のコイル本体層１１５が形成される。本発明のある実施の形態において、薄膜金属堆積プロセスはスパッタリングプロセスである。本発明のある実施の形態において、第２のコイル本体層１１５は、空間１１５１と共に導電パターンを含む。   Referring to FIG. 14, a second coil body layer 115 is formed on the third insulating layer 123 by a thin film metal deposition process, a photolithography process, an electroplating process, and an etching process. In certain embodiments of the invention, the thin film metal deposition process is a sputtering process. In an embodiment of the present invention, the second coil body layer 115 includes a conductive pattern together with the space 1151.

図１５を参照すると、図４および図５に記載された製造プロセスによって、すなわち、第２のコイル本体層１１５上に乾燥ポリイミド膜を配置し、この乾燥ポリイミド膜が第２のコイル本体層１１５の導電パターン内の空間１１５１を満たすように乾燥ポリイミド膜に力を印加することによって、第２のコイル本体層１１５上に乾燥ポリイミド膜から第４の絶縁層１２４を形成する。その後、図６に記載された製造プロセスによって、第４の絶縁層１２４にパターン形成プロセスを行って、孔１２４１を形成する。この孔１２４１は、第２のコイル本体層１１５の一部分を露出する。   Referring to FIG. 15, a dry polyimide film is disposed on the second coil body layer 115 by the manufacturing process described in FIGS. 4 and 5, and the dry polyimide film is formed on the second coil body layer 115. A fourth insulating layer 124 is formed from the dried polyimide film on the second coil body layer 115 by applying a force to the dried polyimide film so as to fill the space 1151 in the conductive pattern. Thereafter, a pattern formation process is performed on the fourth insulating layer 124 by the manufacturing process illustrated in FIG. 6 to form the holes 1241. The hole 1241 exposes a part of the second coil body layer 115.

図１６を参照すると、薄膜金属堆積プロセス、フォトリソグラフィープロセス、電気メッキプロセスおよびエッチングプロセスによって、上側コイル主導層１１６が形成される。本発明のある実施の形態において、薄膜金属堆積プロセスはスパッタリングプロセスである。   Referring to FIG. 16, the upper coil main layer 116 is formed by a thin film metal deposition process, a photolithography process, an electroplating process, and an etching process. In certain embodiments of the invention, the thin film metal deposition process is a sputtering process.

図１７を参照すると、図４および図５に記載された製造プロセスによって、すなわち、上側コイル主導層１１６上に乾燥ポリイミド膜を配置し、この乾燥ポリイミド膜が上側コイル主導層１１６を被覆するように乾燥ポリイミド膜に力を印加することによって、上側コイル主導層１１６上に乾燥ポリイミド膜から第５の絶縁層１２５を形成する。   Referring to FIG. 17, the dry polyimide film is disposed on the upper coil main layer 116 by the manufacturing process described in FIGS. 4 and 5, and the dry polyimide film covers the upper coil main layer 116. By applying a force to the dry polyimide film, the fifth insulating layer 125 is formed on the upper coil main layer 116 from the dry polyimide film.

図１８を参照すると、スクリーン印刷プロセスによって、第５の絶縁層１２５上に磁性材料層１１７を形成して、コモンモードフィルタ１００を完成する。   Referring to FIG. 18, a magnetic material layer 117 is formed on the fifth insulating layer 125 by a screen printing process, and the common mode filter 100 is completed.

図１９から２７は、本発明の１つの実施の形態によるコモンモードフィルタ２００を調製する方法を示す。   19-27 illustrate a method for preparing a common mode filter 200 according to one embodiment of the present invention.

図１９を参照すると、非磁性誘電体基板２１１上に磁性材料層２１２を形成する。本発明のある実施の形態において、非磁性誘電体基板２１１は、Ａｌ2Ｏ3、ＡｌＮ、ガラス、または石英を含んでよい。本発明のある実施の形態において、磁性材料層２１２は、高い透磁性を有し、ＮｉＺｎフェライト材料またはＭｎＺｎフェライト材料などのフェライトを含んでもよい。 Referring to FIG. 19, a magnetic material layer 212 is formed on a nonmagnetic dielectric substrate 211. In an embodiment of the present invention, the nonmagnetic dielectric substrate 211 may include Al 2 O 3 , AlN, glass, or quartz. In an embodiment of the present invention, the magnetic material layer 212 has high magnetic permeability and may include ferrite such as NiZn ferrite material or MnZn ferrite material.

図２０を参照すると、スピンコートプロセスによって、磁性材料層２１２上に、ポリイミド膜などの第１の絶縁層２２１が形成される。   Referring to FIG. 20, a first insulating layer 221 such as a polyimide film is formed on the magnetic material layer 212 by a spin coating process.

図２１を参照すると、薄膜金属堆積プロセス、フォトリソグラフィープロセス、電気メッキプロセスおよびエッチングプロセスによって、第１の絶縁層２２１上に第１のコイル本体層２１３が形成される。本発明のある実施の形態において、薄膜金属堆積プロセスはスパッタリングプロセスである。本発明のある実施の形態において、第１のコイル本体層２１３は、空間２１３１と共に導電パターンを含む。   Referring to FIG. 21, a first coil body layer 213 is formed on the first insulating layer 221 by a thin film metal deposition process, a photolithography process, an electroplating process, and an etching process. In certain embodiments of the invention, the thin film metal deposition process is a sputtering process. In an embodiment of the present invention, the first coil body layer 213 includes a conductive pattern together with the space 2131.

図２２を参照すると、図４および図５に記載された製造プロセスによって、すなわち、第１のコイル本体層２１３上に乾燥ポリイミド膜を配置し、この乾燥ポリイミド膜が第１のコイル本体層２１３の導電パターン内の空間２１３１を満たすように乾燥ポリイミド膜に力を印加することによって、第１のコイル本体層２１３上に乾燥ポリイミド膜から第２の絶縁層２２２を形成する。その後、図６に記載された製造プロセスによって、第２の絶縁層２２２にパターン形成プロセスを行って、孔２２２１を形成する。この孔２２２１は、第１のコイル本体層２１３の一部分を露出する。   Referring to FIG. 22, a dry polyimide film is disposed on the first coil body layer 213 by the manufacturing process described in FIGS. 4 and 5. By applying a force to the dry polyimide film so as to fill the space 2131 in the conductive pattern, the second insulating layer 222 is formed from the dry polyimide film on the first coil body layer 213. Thereafter, a pattern formation process is performed on the second insulating layer 222 by the manufacturing process described in FIG. The hole 2221 exposes a part of the first coil body layer 213.

図２３を参照すると、薄膜金属堆積プロセス、フォトリソグラフィープロセス、電気メッキプロセスおよびエッチングプロセスによって、第２の絶縁層２２２上にコイル主導層２１４が形成される。本発明のある実施の形態において、薄膜金属堆積プロセスはスパッタリングプロセスであり、孔２２２１内のコイル主導層２１４は第１のコイル本体層２１３と接触している。   Referring to FIG. 23, a coil main layer 214 is formed on the second insulating layer 222 by a thin film metal deposition process, a photolithography process, an electroplating process, and an etching process. In one embodiment of the invention, the thin film metal deposition process is a sputtering process, and the coil dominant layer 214 in the hole 2221 is in contact with the first coil body layer 213.

図２４を参照すると、図４および図５に記載された製造プロセスによって、すなわち、コイル主導層２１４上に乾燥ポリイミド膜を配置し、この乾燥ポリイミド膜に力を印加することによって、コイル主導層２１４上に乾燥ポリイミド膜から第３の絶縁層２２３を形成し、それによって、コイル主導層２１４を絶縁する。   Referring to FIG. 24, the coil drive layer 214 is manufactured by the manufacturing process described in FIGS. 4 and 5, that is, by placing a dry polyimide film on the coil drive layer 214 and applying a force to the dry polyimide film. A third insulating layer 223 is formed on the dried polyimide film, thereby insulating the coil main layer 214.

図２５を参照すると、薄膜金属堆積プロセス、フォトリソグラフィープロセス、電気メッキプロセスおよびエッチングプロセスによって、第３の絶縁層２２３上に第２のコイル本体層２１５が形成される。本発明のある実施の形態において、薄膜金属堆積プロセスはスパッタリングプロセスであり、第２のコイル本体層２１５は、第３の絶縁層２２３中のコイル主導層２１４と接触している。本発明のある実施の形態において、第２のコイル本体層２１５は、空間２１５１と共に導電パターンを含む。   Referring to FIG. 25, a second coil body layer 215 is formed on the third insulating layer 223 by a thin film metal deposition process, a photolithography process, an electroplating process, and an etching process. In one embodiment of the invention, the thin film metal deposition process is a sputtering process, and the second coil body layer 215 is in contact with the coil lead layer 214 in the third insulating layer 223. In an embodiment of the present invention, the second coil body layer 215 includes a conductive pattern along with the space 2151.

図２６を参照すると、図４および図５に記載された製造プロセスによって、すなわち、第２のコイル本体層２１５上に乾燥ポリイミド膜を配置し、この乾燥ポリイミド膜が第２のコイル本体層２１５の導電パターン内の空間２１５１を満たすように乾燥ポリイミド膜に力を印加することによって、第２のコイル本体層２１５上に乾燥ポリイミド膜から第４の絶縁層２２４を形成する。   Referring to FIG. 26, a dry polyimide film is disposed on the second coil body layer 215 by the manufacturing process described in FIGS. 4 and 5, and the dry polyimide film is formed on the second coil body layer 215. A fourth insulating layer 224 is formed from the dried polyimide film on the second coil body layer 215 by applying a force to the dried polyimide film so as to fill the space 2151 in the conductive pattern.

図２７を参照すると、スクリーン印刷プロセスによって、第４の絶縁層２２４上に磁性材料層２１７を形成して、コモンモードフィルタ２００を完成する。   Referring to FIG. 27, the magnetic material layer 217 is formed on the fourth insulating layer 224 by a screen printing process, and the common mode filter 200 is completed.

本発明とその目的を詳しく記載してきたが、添付の特許請求の範囲により定義された本発明の精神および範囲から逸脱せずに、様々な変更、置換および改変を行えることが理解されよう。例えば、先に議論されたプロセスの多くは、異なる方法論で実施し、他のプロセスまたはその組合せによって置き換えられる。   Although the invention and its objects have been described in detail, it will be understood that various changes, substitutions and modifications can be made without departing from the spirit and scope of the invention as defined by the appended claims. For example, many of the processes discussed above are implemented with different methodologies and replaced by other processes or combinations thereof.

さらに、本出願の範囲は、本明細書に記載されたプロセス、装置、製造、物質の組成、手段、方法および工程の特定の実施の形態に制限されることは意図されていない。本発明の開示から当業者には容易に認識されるように、ここに記載された対応する実施の形態と実質的に同じ機能を果たすまたは実質的に同じ結果を達成する、既存の、または後に開発される、プロセス、装置、製造、物質の組成、手段、方法、または工程を、本発明にしたがって使用してよい。したがって、添付の特許請求の範囲は、そのようなプロセス、装置、製造、物質の組成、手段、方法、または工程をその範囲内に含むことが意図されている。   Furthermore, the scope of this application is not intended to be limited to the specific embodiments of the processes, apparatus, manufacture, composition of matter, means, methods and steps described herein. As will be readily appreciated by those skilled in the art from the disclosure of the present invention, existing or later that performs substantially the same function or achieves substantially the same results as the corresponding embodiments described herein. Any process, apparatus, manufacture, composition of matter, means, method or process that may be developed may be used in accordance with the present invention. Accordingly, the appended claims are intended to include within their scope such processes, machines, manufacture, compositions of matter, means, methods, or steps.

１０，３０ 薄膜デバイス
１１，３１ 基板
１３，３３Ａ〜３３Ｃ 第１の導電パターン
１５ 第１の絶縁層
１７，４３Ａ〜４３Ｃ 第２の導電パターン
１９ 第２の絶縁層
２５ 力
３５，１１４１，１１５１，２１３１，２１５１ 空間
３７，４７ 乾燥ポリイミド膜
１００，２００ コモンモードフィルタ
１１１ 磁性基板
１１３ 下側コイル主導層
１１４，２１３ 第１のコイル本体層
１１５，２１５ 第２のコイル本体層
１１６ 上側コイル主導層
１２１，２２１ 第１の絶縁層
１２２，２２２ 第２の絶縁層
１２３，２２３ 第３の絶縁層
１２４，２２４ 第４の絶縁層
１２５ 第５の絶縁層
２１１ 非磁性誘電体基板
２１２，２１７ 磁性材料層
２１４ コイル主導層 DESCRIPTION OF SYMBOLS 10,30 Thin film device 11,31 Board | substrate 13,33A-33C 1st conductive pattern 15 1st insulating layer 17,43A-43C 2nd conductive pattern 19 2nd insulating layer 25 Force 35,1141,1151,131 , 2151 Space 37, 47 Dry polyimide film 100, 200 Common mode filter 111 Magnetic substrate 113 Lower coil main layer 114, 213 First coil main body layer 115, 215 Second coil main body layer 116 Upper coil main layer 121, 221 First insulating layer 122, 222 Second insulating layer 123, 223 Third insulating layer 124, 224 Fourth insulating layer 125 Fifth insulating layer 211 Non-magnetic dielectric substrate 212, 217 Magnetic material layer 214 Coil driven layer

Claims (20)

薄膜デバイスを調製する方法であって、
基板上に少なくとも１つの第１の導電パターンを形成する工程、
前記第１の導電パターン上に乾燥ポリイミド膜を配置する工程、
前記乾燥ポリイミド膜が前記第１の導電パターン中の空間を満たすように該乾燥ポリイミド膜に力を印加する工程、および
前記乾燥ポリイミド膜上に少なくとも１つの第２の導電パターンを形成する工程、
を有してなる薄膜デバイスを調製する方法。 A method for preparing a thin film device comprising:
Forming at least one first conductive pattern on the substrate;
Disposing a dry polyimide film on the first conductive pattern;
Applying a force to the dry polyimide film so that the dry polyimide film fills a space in the first conductive pattern; and forming at least one second conductive pattern on the dry polyimide film;
A method of preparing a thin film device comprising: 前記力をローラにより前記乾燥ポリイミド膜に印加することを特徴とする請求項１記載の薄膜デバイスを調製する方法。   The method for preparing a thin film device according to claim 1, wherein the force is applied to the dry polyimide film by a roller. 前記力を液圧プレスにより前記乾燥ポリイミド膜に印加することを特徴とする請求項１記載の薄膜デバイスを調製する方法。   The method of preparing a thin film device according to claim 1, wherein the force is applied to the dry polyimide film by a hydraulic press. 前記力をエラストマーを通じて前記乾燥ポリイミド膜に印加することを特徴とする請求項１記載の薄膜デバイスを調製する方法。   The method of preparing a thin film device according to claim 1, wherein the force is applied to the dry polyimide film through an elastomer. 前記エラストマーがゴムまたはダイヤフラムを含むことを特徴とする請求項４記載の薄膜デバイスを調製する方法。   5. A method for preparing a thin film device according to claim 4, wherein the elastomer comprises a rubber or a diaphragm. 前記力を実質的に真空環境中で前記乾燥ポリイミド膜に印加することを特徴とする請求項１記載の薄膜デバイスを調製する方法。   The method of preparing a thin film device according to claim 1, wherein the force is applied to the dry polyimide film in a substantially vacuum environment. 前記力を前記乾燥ポリイミド膜のガラス転移温度以上の温度で該乾燥ポリイミド膜に印加することを特徴とする請求項１記載の薄膜デバイスを調製する方法。   The method of preparing a thin film device according to claim 1, wherein the force is applied to the dry polyimide film at a temperature equal to or higher than the glass transition temperature of the dry polyimide film. 前記第２の導電パターンを形成する前に、前記乾燥ポリイミド膜にパターンを形成する工程をさらに含むことを特徴とする請求項１記載の薄膜デバイスを調製する方法。   2. The method of preparing a thin film device according to claim 1, further comprising a step of forming a pattern on the dry polyimide film before forming the second conductive pattern. 前記第２の導電パターンを形成する前に、前記乾燥ポリイミド膜を硬化させる工程をさらに含むことを特徴とする請求項８記載の薄膜デバイスを調製する方法。   9. The method of preparing a thin film device according to claim 8, further comprising a step of curing the dry polyimide film before forming the second conductive pattern. 前記乾燥ポリイミド膜の硬化を、１６０℃と３７０℃の間の温度での熱処理プロセスによって行うことを特徴とする請求項９記載の薄膜デバイスを調製する方法。   10. The method of preparing a thin film device according to claim 9, wherein the curing of the dry polyimide film is performed by a heat treatment process at a temperature between 160 [deg.] C. and 370 [deg.] C. コモンモードフィルタを調製する方法であって、
基板上に少なくとも１つの第１の導電パターンを形成する工程、
前記第１の導電パターン上に乾燥ポリイミド膜を配置する工程、
前記乾燥ポリイミド膜が前記第１の導電パターン中の空間を満たすように該乾燥ポリイミド膜に力を印加する工程、および
前記乾燥ポリイミド膜上に少なくとも１つの第２の導電パターンを形成する工程、
を有してなるコモンモードフィルタを調製する方法。 A method for preparing a common mode filter comprising:
Forming at least one first conductive pattern on the substrate;
Disposing a dry polyimide film on the first conductive pattern;
Applying a force to the dry polyimide film so that the dry polyimide film fills a space in the first conductive pattern; and forming at least one second conductive pattern on the dry polyimide film;
A method of preparing a common mode filter comprising: 前記力をローラにより前記乾燥ポリイミド膜に印加することを特徴とする請求項１１記載のコモンモードフィルタを調製する方法。   The method for preparing a common mode filter according to claim 11, wherein the force is applied to the dry polyimide film by a roller. 前記力を液圧プレスにより前記乾燥ポリイミド膜に印加することを特徴とする請求項１１記載のコモンモードフィルタを調製する方法。   The method for preparing a common mode filter according to claim 11, wherein the force is applied to the dry polyimide film by a hydraulic press. 前記力をエラストマーを通じて前記乾燥ポリイミド膜に印加することを特徴とする請求項１１記載のコモンモードフィルタを調製する方法。   The method of preparing a common mode filter according to claim 11, wherein the force is applied to the dry polyimide film through an elastomer. 前記エラストマーがゴムまたはダイヤフラムを含むことを特徴とする請求項１４記載のコモンモードフィルタを調製する方法。   The method of preparing a common mode filter according to claim 14, wherein the elastomer comprises rubber or a diaphragm. 前記力を実質的に真空環境中で前記乾燥ポリイミド膜に印加することを特徴とする請求項１１記載のコモンモードフィルタを調製する方法。   The method of preparing a common mode filter according to claim 11, wherein the force is applied to the dry polyimide film in a substantially vacuum environment. 前記力を前記乾燥ポリイミド膜のガラス転移温度以上の温度で該乾燥ポリイミド膜に印加することを特徴とする請求項１１記載のコモンモードフィルタを調製する方法。   The method for preparing a common mode filter according to claim 11, wherein the force is applied to the dry polyimide film at a temperature equal to or higher than a glass transition temperature of the dry polyimide film. 前記第２の導電パターンを形成する前に、前記乾燥ポリイミド膜にパターンを形成する工程をさらに含むことを特徴とする請求項１１記載のコモンモードフィルタを調製する方法。   The method for preparing a common mode filter according to claim 11, further comprising forming a pattern on the dry polyimide film before forming the second conductive pattern. 前記第２の導電パターンを形成する前に、前記乾燥ポリイミド膜を硬化させる工程をさらに含むことを特徴とする請求項１８記載のコモンモードフィルタを調製する方法。   19. The method for preparing a common mode filter according to claim 18, further comprising a step of curing the dry polyimide film before forming the second conductive pattern. 前記乾燥ポリイミド膜の硬化を、１６０℃と３７０℃の間の温度での熱処理プロセスによって行うことを特徴とする請求項１９記載のコモンモードフィルタを調製する方法。   The method for preparing a common mode filter according to claim 19, wherein the curing of the dry polyimide film is performed by a heat treatment process at a temperature between 160 ° C and 370 ° C.
JP2012121672A 2012-05-29 2012-05-29 Method for preparing thin film device and method for preparing common mode filter using the same Pending JP2013247320A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012121672A JP2013247320A (en) 2012-05-29 2012-05-29 Method for preparing thin film device and method for preparing common mode filter using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012121672A JP2013247320A (en) 2012-05-29 2012-05-29 Method for preparing thin film device and method for preparing common mode filter using the same

Publications (1)

Publication Number Publication Date
JP2013247320A true JP2013247320A (en) 2013-12-09

Family

ID=49846848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012121672A Pending JP2013247320A (en) 2012-05-29 2012-05-29 Method for preparing thin film device and method for preparing common mode filter using the same

Country Status (1)

Country Link
JP (1) JP2013247320A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022513216A (en) * 2018-12-14 2022-02-07 ゼネラル・エレクトリック・カンパニイ High-voltage semiconductor device with improved electric field suppression
JP2022513218A (en) * 2018-12-14 2022-02-07 ゼネラル・エレクトリック・カンパニイ How to manufacture high voltage semiconductor devices with improved electric field suppression

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147895A (en) * 1987-12-03 1989-06-09 Hitachi Chem Co Ltd Manufacture of high density multilayer interconnection board
JPH09270323A (en) * 1996-03-29 1997-10-14 Toshiba Corp Electronic device, manufacturing method thereof and planar inductor
JPH10209644A (en) * 1997-01-16 1998-08-07 Nippon Steel Chem Co Ltd Manufacture of multilayer wiring board
JPH10209583A (en) * 1997-01-27 1998-08-07 Mitsui Chem Inc Flexible metal foil polyimide laminate
JP2011035364A (en) * 2009-08-03 2011-02-17 Inpaq Technology Co Ltd Common mode filter, and method for manufacturing the same
JP2012009798A (en) * 2010-06-28 2012-01-12 Inpaq Technology Co Ltd Thin type common mode filter and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147895A (en) * 1987-12-03 1989-06-09 Hitachi Chem Co Ltd Manufacture of high density multilayer interconnection board
JPH09270323A (en) * 1996-03-29 1997-10-14 Toshiba Corp Electronic device, manufacturing method thereof and planar inductor
JPH10209644A (en) * 1997-01-16 1998-08-07 Nippon Steel Chem Co Ltd Manufacture of multilayer wiring board
JPH10209583A (en) * 1997-01-27 1998-08-07 Mitsui Chem Inc Flexible metal foil polyimide laminate
JP2011035364A (en) * 2009-08-03 2011-02-17 Inpaq Technology Co Ltd Common mode filter, and method for manufacturing the same
JP2012009798A (en) * 2010-06-28 2012-01-12 Inpaq Technology Co Ltd Thin type common mode filter and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022513216A (en) * 2018-12-14 2022-02-07 ゼネラル・エレクトリック・カンパニイ High-voltage semiconductor device with improved electric field suppression
JP2022513218A (en) * 2018-12-14 2022-02-07 ゼネラル・エレクトリック・カンパニイ How to manufacture high voltage semiconductor devices with improved electric field suppression
US11538769B2 (en) 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
JP7241879B2 (en) 2018-12-14 2023-03-17 ゼネラル・エレクトリック・カンパニイ High voltage semiconductor device with improved field suppression

Similar Documents

Publication Publication Date Title
KR100665114B1 (en) Method for manufacturing planar magnetic inductor
US8497499B2 (en) Method to modify the conductivity of graphene
JP2016148112A (en) Method of manufacturing vapor deposition mask, and vapor deposition mask
KR20130044646A (en) Graphene-transferring member and method of transferring graphene and method of fabrication graphene device using the same
US9893286B2 (en) Organic single crystal field effect circuit and preparing method thereof
US20130244343A1 (en) Method for preparing a thin film device and method for preparing a common mode filter using the same
CN101969098A (en) Manufacturing method of magnetic resistance sensor
KR100957626B1 (en) Producing method of electrode
JP2013247320A (en) Method for preparing thin film device and method for preparing common mode filter using the same
KR20150094248A (en) Manufacturing method of foldable electronics and foldable electronics using the same
JP2014521527A5 (en)
JP2002313891A (en) Tray for substrate transport and manufacturing method therefor
CN208284503U (en) A kind of Hall element
RU2013118368A (en) METHOD FOR PRODUCING MAGNETIC RESISTANCE SENSOR
CN108352399A (en) A method of being used to form the device including two-dimensional material
CN108735892A (en) A kind of Hall element and preparation method thereof
KR20110023343A (en) Reproduction method of space transformer for probe card
JP2009524231A5 (en)
US20170250356A1 (en) Stretchable substrate, electronic apparatus having the stretchable substrate, and method of manufacturing the electronic apparatus
KR20080099716A (en) A layout method for mask and a semiconductor device and method for manufacturing the same
TW201340805A (en) Method for preparing a thin film device and method for preparing a common mode filter using the same
JP2014003167A (en) Electronic component
US9081031B2 (en) Electrical current sensor and method of manufacturing the same
KR100991103B1 (en) Method for fabricating fine conductive patterns using surface modified mask template
KR101481464B1 (en) A method of forming a metal patterns

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304