JP2013247205A - 固体撮像装置、固体撮像装置の組立方法、および電子情報機器 - Google Patents

Abstract

【課題】周辺統合ＩＣチップとともにパッケージに収容されるＣＣＤチップの転送効率を簡単に向上させることができ、これによりＣＣＤチップがテスト工程で転送効率の劣化に起因して不良と判定されるのを簡単に抑制することができ、その結果、歩留りの低下を招くことなく、最終製品での動作の保障を行うことができる固体撮像装置を実現する。
【解決手段】入射光を画素信号電荷に変換するＣＣＤチップ１１０と、ＣＣＤチップ１１０を駆動制御する周辺統合ＩＣチップ１２０とを有し、ＣＣＤチップ１１０および周辺統合ＩＣチップ１２０を同一パッケージ内に収容した固体撮像装置１００において、ＣＣＤチップ１１０は電荷転送部を有し、周辺統合ＩＣチップ１２０は、この電荷転送部を駆動信号により駆動する駆動回路を有し、この駆動信号の特性は、ＣＣＤチップ１１０の個体ばらつきによる電荷転送部の特性変動を吸収するように設定されている。
【選択図】図１

Description

本発明は、固体撮像装置、固体撮像装置の組立方法、および電子情報機器に関し、特に、固体撮像素子を構成する半導体チップとその周辺回路を構成する半導体チップとを同一パッケージ内に収容してなる固体撮像装置、このような固体撮像装置の組立方法、およびこのような固体撮像装置を含む電子情報機器に関するものである。

近年、固体撮像装置における高画素化が進んでおり、画素のピッチが急激に小さくなってきている。

そのため、従来のＣＣＤ型固体撮像装置では、画素信号を垂直方向に転送する転送路部分の面積、つまり垂直転送部における垂直転送チャネルの幅も小さくなり、垂直転送効率が下がっている。

また、従来のＣＣＤ型固体撮像装置では、低消費電力化のために、水平読み出しの複数フィールド化が行われ、水平転送効率が下がっている。

例えば、画素を行列状に配列してなる画素部の奇数画素列からの画素信号と、この画素部の偶数画素列からの画素信号とを別々のフィールドで読み出すようにして水平転送部の駆動信号の周波数を下げ、これにより低消費電力化を図っている。

ところが、画素ピッチの縮小に起因する垂直転送効率の低下は垂直転送劣化不良を招き、また、水平読み出しの複数フィールド化により水平転送効率が低下して水平転送劣化不良が発生し、その結果、固体撮像装置の性能低下と歩留り低下を招いていた。

図１０は、従来の固体撮像装置を説明する図であり、図１０（ａ）は、この固体撮像装置を構成する固体撮像素子と周辺集積回路素子との間での信号の流れを示し、図１０（ｂ）は、該固体撮像素子の構成を示している。

この固体撮像装置２００は、ＣＣＤイメージセンサチップをパッケージ内に収容してなる固体撮像素子（ＣＣＤ）２００ａと、ＣＣＤイメージセンサチップを駆動する種々の周辺回路をパッケージ内に統合して収容してなる周辺回路素子（ＣＣＤ周辺統合ＩＣ）２００ｂとを有しており、固体撮像素子２００ａおよび周辺回路素子２００ｂは実装基板（図示せず）上に実装されている。

この固体撮像素子２００ａは、図１０（ｂ）に示すように、半導体基板上に複数の受光画素Ｐｘを行列状に配列してなる画素アレイ２０１を有している。画素アレイ２０１では、各受光画素Ｐｘを構成する光電変換部（フォトダイオード部）ＰＤが行列状に配列され、また各光電変換部ＰＤの列毎に、この光電変換部ＰＤに蓄積された電荷を例えば４相の垂直駆動信号φＶ１、φＶ２、φＶ３、φＶ４により垂直方向Ｘに転送する垂直転送部２０２が配置されている。ここで、受光画素Ｐｘは、光電変換部ＰＤと、垂直転送部２０２の、この光電変換部ＰＤに対向する部分と、この光電変換部ＰＤに蓄積された電荷を垂直転送部２０２へ読み出すための電荷読出部（読出ゲート）Ｔｇとから構成されている。また、固体撮像素子２００ａは、垂直転送部２０２からの信号電荷を例えば２相の水平駆動信号φＨ１およびφＨ２とリセット信号φＲにより水平方向Ｙに転送する水平転送部２０３と、この水平転送部２０３からの信号電荷を電圧信号（アナログ信号）Ｓａに変換し増幅して、ＣＣＤ出力信号として出力する出力回路２０４とを有している。なお、リセット信号φＲは水平転送部２０３の最終段に設けられたリセット電極に印加される信号であり、各受光画素からの信号電荷が出力回路２０４により電圧信号に変換されて出力される度に、この信号電荷を破棄するための信号である。

一方、上記周辺回路素子２００ｂは、上記垂直駆動信号φＶ（具体的にはφＶ１、φＶ２、φＶ３、φＶ４）を垂直転送部２０２に供給し、かつ水平駆動信号φＨ（具体的にはφＨ１、φＨ２）およびφＲを水平転送部２０３に供給するとともに、各画素に蓄積された信号電荷を半導体基板の外部に排出するための基板制御信号Ｃｓを半導体基板に供給し、さらに固体撮像素子２００ａからのＣＣＤ出力信号として出力される画像信号（アナログ信号）Ｓａをデジタル信号に変換する構成となっている。この周辺回路素子２００ｂは、外部からの制御信号Ｓｃおよび同期信号Ｓｔを受け、これらの信号に基づいて固体撮像素子に対する駆動制御および固体撮像素子からの画像信号のＡＤ変換を行うよう構成されている。

なお、固体撮像素子２００ａおよび周辺回路素子２００ｂには外部から電源信号Ｐｓとして電力が供給されるようになっている。

次に、この固体撮像装置２００の組立方法について説明する。

図１１は、この固体撮像装置２００の組立て方法を工程順に示す図であり、ここでは、固体撮像装置がカメラなどの最終製品に組み込まれる場合について説明する。

まず、アセンブリ工程Ｓ１では、固体撮像素子２００ａおよび周辺回路素子２００ｂが別々に実装基板上に組み立てられ、実装基板と電気的に接続される。

その後、テスト工程Ｓ２では、組み立てられた固体撮像素子２００ａおよび周辺回路素子２００ｂに対して別々にテストが行われ、このテストの結果、良品と判定されたものが最終製品に組み込まれる（工程Ｓ３）。

このようなテスト工程では、固体撮像素子の固体ばらつきによる転送不良が発生しているものは排除できるが、従来の固体撮像装置は、これを構成する固体撮像素子と周辺回路素子とが別々にテストされるので、テスト工程では、固体撮像素子および周辺回路素子がそれぞれ最終製品にて設計どおりの性能を発揮するよう保障しなければならず、特に、固体撮像素子については、このテスト工程で多数の不良が発生していた。

なお、このような従来の固体撮像装置では、固体撮像素子と周辺回路素子とが別々のパッケージに収容されているので、それぞれ別々に機器の基板に実装する必要があり、機器の組立に手間がかかるという問題がある。

これに対しては、特許文献１には、固体撮像装置を構成する固体撮像素子（ＣＣＤ）と周辺回路素子（ＣＣＤ周辺統合ＩＣ）とをワンパッケージ化して、固体撮像装置を機器に組み込む際に手間がかからないようにしたものが開示されている。

また、特許文献２には、固体撮像素子を用いた電子内視鏡と、電子内視鏡を制御するプロセッサ装置とを有する内視鏡システムにおいて、個体差によらず常に最適な状態で電子内視鏡の固体撮像素子を駆動させるために、電子内視鏡の個体情報（型番データ）に基づいて、電子内視鏡に供給する電源電圧を調整するものが開示されている。

特開２００３−３３２５８９号公報 特開２０１０−０８８６５６号公報

以上のように従来の固体撮像装置では、これを構成する固体撮像素子と周辺回路素子とが別々に組み立てられてテストされるので、テスト工程では、個体ばらつきによる転送不良が発生している固体撮像素子や固体ばらつきによる基準以下の性能劣化が生じている周辺回路素子は排除できるが、固体撮像素子および周辺回路素子がそれぞれ最終製品にて仕様どおりの性能を発揮するよう保障しなければならず、特に、固体撮像素子については、このテスト工程で多数の不良が発生するという問題があり、歩留りの低下によるコストアップは回避できない。

また、特許文献１についても、上記と同様に、固体撮像素子および周辺回路素子のテストにより、最終製品にて仕様どおりの性能を発揮するよう保障しなければならず、特に、固体撮像素子については、このテスト工程で多数の不良が発生するという問題があり、歩留りの低下によるコストアップは回避できない。

この問題に対しては、固体撮像素子単体での転送効率の向上を図ることにより改善する改善法が考えられるが、この改善法は、半導体プロセスへの投資や技術開発を伴うものであり、非常に高難度なものである。

また、特許文献２では、電源電圧の調整により、個体差によらず常に最適な状態で電子内視鏡の固体撮像素子を駆動させているが、この方法は、電源電圧の調整機能を持たないカメラなどの電子機器に搭載される固体撮像素子には適用できない。

本発明は、上記のような問題点を解決するためになされたものであり、周辺回路素子とともにパッケージに収容される固体撮像素子の個体ばらつきに起因する転送効率の劣化を簡単に回復させることができ、これにより固体撮像素子がテスト工程で転送効率の劣化に起因して不良と判定されるのを抑制して、歩留りの低下を抑えつつ最終製品での動作の保障を行うことができる固体撮像装置、固体撮像装置の組立方法、および電子情報機器を得ることを目的とする。

本発明に係る固体撮像装置は、入射光の光電変換により画素信号電荷を生成する複数の受光画素を有し、該画素信号電荷に対応した画像信号を出力する固体撮像素子と、該固体撮像素子を駆動制御する周辺ＩＣ素子とを有し、該固体撮像素子および該周辺ＩＣ素子を同一パッケージ内に収容した固体撮像装置であって、該固体撮像素子は、該複数の受光画素から読み出した画素信号電荷を転送する電荷転送部を有し、該周辺ＩＣ素子は、該電荷転送部を駆動信号により駆動する駆動回路を有し、該駆動信号の特性は、該固体撮像素子の個体ばらつきによる該電荷転送部の特性変動が該駆動信号の特性により吸収されるように設定されており、そのことにより上記目的が達成される。

本発明は、上記固体撮像装置において、前記駆動信号の電圧値、電流値、および位相のうちの少なくとも１つは、複数の候補値のうちの、前記固体撮像素子の個体ばらつきにより変動した前記電荷転送部の特性に対して最適な値である最適値に設定されていることが好ましい。

本発明は、上記固体撮像装置において、前記周辺ＩＣ素子は、前記最適値を記憶する記憶部を有することが好ましい。

本発明は、上記固体撮像装置において、前記駆動信号はパルス信号であり、該駆動信号の電圧値は前記パルス信号の振幅であって、該電圧値の複数の候補値のうちの、前記固体撮像素子の個体ばらつきにより変動した前記電荷転送部の特性に対して最適な値である最適値に設定されていることが好ましい。

本発明は、上記固体撮像装置において、前記駆動信号はパルス信号であり、該駆動信号の電流値は、前記駆動回路の駆動能力に相当する前記パルス信号のパルス立上り特性あるいはパルス立下り特性を決めるものであって、該電流値の複数の候補値のうちの、前記固体撮像素子の個体ばらつきにより変動した該電荷転送部の特性に対して最適な値である最適値に設定されていることが好ましい。

本発明は、上記固体撮像装置において、前記電荷転送部は、前記画素信号電荷を転送する転送経路に沿って配置された複数の転送電極を有し、前記駆動信号はパルス信号であり、前記駆動回路は、前記駆動信号として、位相の異なる複数のパルス信号のそれぞれを該複数の転送電極のうちの対応する転送電極に印加して該電荷転送部を駆動し、該駆動信号の位相は、該複数のパルス信号の位相を決めるものであり、該駆動信号の位相は、該複数のパルス信号のうちの、隣接する転送電極に印加されるパルス信号の位相差が、前記固体撮像素子の個体ばらつきにより変動した該電荷転送部の特性に対して最適になるように、該駆動信号の位相の複数の候補値のうちの最適値に設定されていることが好ましい。

本発明は、上記固体撮像装置において、前記電荷転送部は、前記複数の受光画素から読み出した画素信号電荷を垂直方向に転送する垂直転送部と、該垂直転送部から転送されてきた画素信号電荷を水平方向に転送する水平転送部とを含み、前記駆動回路は、該垂直転送部を駆動する駆動信号として、前記固体撮像素子の個体ばらつきにより変動した該垂直転送部の特性に対して最適な特性を有する垂直駆動信号を該垂直転送部に出力するとともに、該水平転送部を駆動する駆動信号として、該固体撮像素子の個体ばらつきにより変動した該水平転送部の特性に対して最適な特性を有する水平駆動信号を該水平転送部に出力することが好ましい。

本発明は、上記固体撮像装置において、前記周辺ＩＣ素子は、前記駆動回路に加えて、前記画素信号電荷に応じたアナログ画像信号に対してノイズ除去処理を施す信号処理回路と、該ノイズ除去処理が施されたアナログ画像信号をデジタル画像信号に変換するＡＤ変換回路と、前記駆動回路に前記垂直駆動信号および前記水平駆動信号のそれぞれの電圧値、電流値、位相に関するデジタル情報を出力するデジタル情報出力回路と、該信号処理回路、該ＡＤ変換回路、該デジタル情報出力回路、および該駆動回路を制御する制御回路とを備えていることが好ましい。

本発明は、上記固体撮像装置において、前記固体撮像素子および前記周辺ＩＣ素子を実装する実装基板を備え、該実装基板の一方の面上に該固体撮像素子が実装されており、該実装基板の一方の面とは反対側の他方の面上に、該固体撮像素子と対向するよう該周辺ＩＣ素子が実装されており、該固体撮像素子と該周辺ＩＣ素子とは、該実装基板を貫通する配線により電気的に接続されていることが好ましい。

本発明は、上記固体撮像装置において、前記固体撮像素子および前記周辺ＩＣ素子を実装する実装基板を備え、該実装基板の一方の面上に該固体撮像素子と該周辺ＩＣ素子とが実装されており、該固体撮像素子と該周辺ＩＣ素子とは、該実装基板の一方の面上に形成された配線により電気的に接続されていることが好ましい。

本発明に係る固体撮像装置の組立方法は、入射光の光電変換により画素信号電荷を生成する複数の受光画素を有し、該画素信号電荷に対応した画像信号を出力する固体撮像素子と、該固体撮像素子を駆動制御する周辺ＩＣ素子とを含む固体撮像装置を組み立てる方法であって、該固体撮像素子は、該複数の受光画素から読み出した画素信号電荷を転送する電荷転送部を有し、該周辺ＩＣ素子は、該電荷転送部を駆動信号により駆動する駆動回路を有し、該方法は、該固体撮像素子と該周辺ＩＣ素子とを同一パッケージ内に収容して封止する封止工程と、該駆動回路により該電荷転送部を駆動したときに該固体撮像素子から出力される画像信号に基づいて該固体撮像素子の良品判定を行うテスト工程とを含むものであり、そのことにより上記目的が達成される。

本発明は、上記固体撮像装置の組立方法において、前記方法は、前記封止工程の後であって前記テスト工程の前に前記周辺ＩＣ素子の特性を最適化する最適化工程を含み、該最適化工程は、前記駆動信号の特性を、前記駆動回路により前記電荷転送部を駆動したときに前記固体撮像素子から出力される画像信号に基づいて、該固体撮像素子の個体ばらつきによる該電荷転送部の特性変動が該駆動信号の特性により吸収されるように最適化する工程であることが好ましい。

本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上述した本発明に係る固体撮像装置を含むものであり、そのことにより上記目的が達成される。

次に作用について説明する。

本発明においては、固体撮像装置を構成する固体撮像素子と周辺ＩＣ素子とを同一パッケージ内に収容し、固体撮像素子を駆動する周辺ＩＣ素子の駆動信号の特性を、固体撮像素子の個体ばらつきによる電荷転送部の特性変動が該駆動信号の特性により吸収されるように設定しているので、該固体撮像素子を周辺ＩＣ素子からの駆動信号により駆動したとき、該固体撮像素子の個体ばらつきによる電荷転送部の特性変動が低減あるいは解消することとなり、これにより、固体撮像素子がテスト工程で固体撮像素子の個体ばらつきによる転送効率の劣化に起因して不良と判定されるのを抑制することができる。このため、固体撮像装置のテスト工程での歩留りの低下を抑えつつ最終製品での動作を保障することができる。

また、駆動信号の特性を決める駆動信号の電圧値、電流値、および位相のうちの少なくとも１つを、複数の候補値のうちの、前記固体撮像素子の個体ばらつきにより変動した電荷転送部の特性に対して最適な値である最適値に設定し、この最適値を周辺ＩＣ素子で記憶することで、固体撮像装置をカメラなどの機器に組み込んで動作させるときには、駆動信号の電圧値、電流値、および位相の少なくとも１つを、記憶部に記憶した最適値に設定して固体撮像素子を駆動することができる。

また、本発明においては、固体撮像装置を構成する固体撮像素子と周辺ＩＣ素子とを同一パッケージ内に収容して封止した後、周辺ＩＣ素子の駆動回路により固体撮像素子の電荷転送部を駆動したときに該固体撮像素子から出力される画像信号に基づいて該固体撮像素子の良品判定を行うので、固体撮像素子の個体ばらつきによる電荷転送部の特性変動が周辺ＩＣ素子の個体ばらつきによる駆動回路の特性変動により吸収されている場合は、固体撮像素子が良品と判定され、これにより歩留まりの向上を図ることができる。

以上のように、本発明によれば、周辺回路素子とともにパッケージに収容される固体撮像素子の個体ばらつきに起因する転送効率を簡単に回復させることができ、これにより固体撮像素子がテスト工程で転送効率の劣化に起因して不良と判定されるのを抑制して、歩留りの低下を抑えつつ最終製品での動作の保障を行うことができる固体撮像装置、固体撮像装置の組立方法、および電子情報機器を実現することができる。

図１は、本発明の実施形態１による固体撮像装置を説明する図であり、図１（ａ）はこの固体撮像装置を構成するパッケージの上面を示し、図１（ｂ）はこの固体撮像装置を構成するパッケージの下面を示し、図１（ｃ）は、図１（ａ）のＡ１−Ａ１’線断面の構造を示している。 図２は、本発明の実施形態１による固体撮像装置を説明する図であり、図２（ａ）は、この固体撮像装置を構成する固体撮像素子（ＣＣＤチップ）の構成を示し、図２（ｂ）は、この固体撮像装置を構成する周辺ＩＣ素子（周辺統合ＩＣチップ）の構成を示している。 図３は、本発明の実施形態１による固体撮像装置を説明する斜視図であり、この固体撮像装置における固体撮像素子（ＣＣＤチップ）と周辺ＩＣ素子（周辺統合ＩＣチップ）との間での信号線の接続を示している。 図４は、本発明の実施形態１による固体撮像装置を説明する図であり、この固体撮像装置を含む電子情報機器を組み立てる方法を主要工程順に示している。 図５は、本発明の実施形態１による固体撮像装置を含む電子機器（カメラ）を組み立てる方法を説明する図であり、この組み立て方法における最適化工程で用いる機器を示している。 図６は、本発明の実施形態１による固体撮像装置を含む電子機器（カメラ）を組み立てる方法をより具体的に説明する図であり、この組立方法における駆動信号の最適化工程を示している。 図７は、本発明の実施形態２による固体撮像装置を説明する図であり、図７（ａ）は、図１（ａ）のＡ１−Ａ１’線断面に相当する部分の断面構造を示し、図７（ｂ）は、この固体撮像装置を構成する周辺ＩＣ素子（周辺統合ＩＣチップ）の構成を示している。 図８は、本発明の実施形態３による固体撮像装置を説明する図であり、図８（ａ）は、この固体撮像装置を構成するパッケージの上面を示し、図８（ｂ）は、図８（ａ）のＡ８−Ａ８’線断面の構造を示している。 図９は、本発明の実施形態４として、実施形態１から実施形態３のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。 図１０は、従来の固体撮像装置を説明する図であり、図１０（ａ）は、この固体撮像装置を構成する固体撮像素子と周辺集積回路素子との間での信号の流れを示し、図１０（ｂ）は、該固体撮像素子の構成を示している。 図１１は、従来の固体撮像装置を含む電子機器を組み立てる方法を説明する図であり、この方法を主要工程順に示している。

以下、本発明の実施形態について図面を参照しながら説明する。

（実施形態１）
図１は、本発明の実施形態１による固体撮像装置を説明する図であり、図１（ａ）はこの固体撮像装置を構成するパッケージの上面を示し、図１（ｂ）はこの固体撮像装置を構成するパッケージの下面を示し、図１（ｃ）は、図１（ａ）のＡ１−Ａ１’線断面の構造を示している。また、図２は、本発明の実施形態１による固体撮像装置を構成する固体撮像素子および周辺ＩＣ素子を説明する図であり、図２（ａ）は、この固体撮像素子の構成を示し、図２（ｂ）は、この周辺ＩＣ素子の構成を示している。

この実施形態１の固体撮像装置１００は、被写体の撮像により画像信号を出力する固体撮像素子１１０と、この固体撮像素子１１０を駆動制御する周辺ＩＣ素子１２０とを有し、これらの固体撮像素子（以下、ＣＣＤチップともいう。）１１０および周辺ＩＣ素子（以下、周辺統合ＩＣチップともいう。）１２０を同一パッケージ１３０内に収容したものである。

このパッケージ１３０は、ＣＣＤチップ１１０および周辺統合ＩＣチップ１２０を実装するパッケージ基板１３と、このパッケージ基板１３の表面側にその周縁に沿って配置されたパッケージ側壁１９と、このパッケージ側壁１９上に、パッケージ基板１３のパッケージ側壁１９に囲まれた領域に部品配置スペースＲｐが形成されるよう取り付けられた蓋部材（ＬＩＤグラス）１４とを有している。この部品配置スペースＲｐには上記ＣＣＤチップ１１０が配置されており、実装基板１３、パッケージ側壁１９および蓋部材１４により封止されている。また、この実装基板１３の裏面には、上記周辺統合ＩＣチップ１２０が実装されており、モールド樹脂１６により封止されている。このパッケージ１３０にはリードピン１５がパッケージ側面から突出するよう設けられている。

また、ＣＣＤチップ１１０の電極（図示せず）は金線（ワイヤー）１７により、実装基板１３の表面に形成された配線（図示せず）に接続され、周辺統合ＩＣチップ１２０の電極（図示せず）は金線（ワイヤー）１８により実装基板１３の裏面に形成された配線（図示せず）に接続されている。つまり、金線１７の一端は基板１３の表面のパッドに接着され、その他端はＣＣＤチップ１１０の電極に接着されている。金線１８の一端は基板１３の裏面のパッドに接着され、その他端は周辺統合ＩＣチップ１２０の電極に接着されている。また、実装基板１３の表面側の配線および裏面側の配線は、実装基板１３に形成されたスルーホール（図示せず）を介して相互に接続され、また、対応するリードピン１５に接続されている。また、パッケージ側壁１９はセラミック又はプラスチック等でできており、実装基板１３と緊密に接着されている。さらに、パッケージ側壁１９上にはＬＩＤグラス１４が載置されており、パッケージ側壁１９と接する部分で緊密に接着されている。

なお、ＬＩＤグラス１４は石英ガラスが主な主成分であり、十分に透明である。また、リードピン１５は金属製であり、実装基板１３に接続されている。樹脂モールド１６は、周辺統合ＩＣチップ１２０とリードピン１５とを覆うよう形成されており、リードピン１５はパッケージ外部の回路と接続可能となるよう樹脂モールド１６から外に出ている。

ここで、固体撮像素子１１０は、図２（ａ）に示すように、入射光の光電変換により画素信号電荷を生成する複数の受光画素Ｐｘを有し、この画素信号電荷に基づいて画像信号を出力するものであり、従来の固体撮像装置２００ａと同一のものである。

つまり、この固体撮像素子（ＣＣＤチップ）１１０は、半導体基板（図示せず）上に複数の受光画素Ｐｘを行列状に配列してなる画素アレイ１１１を有している。画素アレイ１１１では、各画素を構成する光電変換部（フォトダイオード部）ＰＤが行列状に配列され、また各光電変換部ＰＤの列毎に、この光電変換部ＰＤに蓄積された電荷（画素信号電荷）を垂直駆動信号φＶ（ここでは１６相の垂直転送パルス信号φＶ１〜φＶ１６）により垂直方向Ｘに転送する垂直転送部１１２が配置されている。ここで、画素Ｐｘは、光電変換部ＰＤと、垂直転送部１１２の、この光電変換部ＰＤに対向する部分と、この光電変換部ＰＤに蓄積された電荷を垂直転送部１１２へ読み出すための電荷読出部（読出ゲート）Ｔｇとから構成されている。また、固体撮像素子１１０は、垂直転送部１１２からの画素信号電荷を水平駆動信号φＨ，φＲ（ここでは２相の水平転送パルス信号φＨ１およびφＨ２とリセット信号φＲ）により水平方向Ｙに転送する水平転送部１１３と、この水平転送部１１３からの画素信号電荷を電圧信号（アナログ信号）Ｓａに変換し増幅して、ＣＣＤ出力信号として出力する出力回路１１４とを有している。なお、垂直駆動信号は、この実施形態１で示した１６相や従来技術で示した４相のものに限定されるものではなく、これら以外の相数のものでもよい。同様に水平駆動信号も、この実施形態１や従来技術で示した２相のものに限定されるものではなく、これら以外の相数のものでもよい。また、リセット信号φＲは水平転送部１１３の最終段に設けられたリセット電極に印加される信号であり、各受光画素からの信号電荷が出力回路１１４により電圧信号に変換されて出力される度に、この信号電荷を破棄するための信号である。

また、周辺ＩＣ素子１２０は、固体撮像素子（ＣＣＤチップ）１１０から画素信号電荷に対応する電圧信号として出力されたアナログ信号（ＣＣＤ出力信号）Ｓａに対してノイズ除去処理を施すＣＤＳ回路（信号処理回路）１２３と、このノイズ除去処理が施されたアナログ信号Ｓａをデジタル信号（ＣＣＤ出力信号）Ｓｄに変換するＡＤ変換回路１２４と、各種タイミングや駆動信号の特性を決める情報を含むデジタル情報を出力するタイミングジェネレータ回路（デジタル情報出力回路）１２５と、固体撮像装置の外部から供給される電源信号（具体的には、３．３Ｖ、１５Ｖ、−７Ｖの３種類の基準電圧）Ｐｓを受け、タイミングジェネレータ回路１２５からの情報に基づいて、垂直駆動信号φＶ（具体的には垂直転送パルス信号φＶ１〜φＶ１６）、基板制御信号Ｃｓ、および水平駆動信号φＨ，φＲ（具体的には水平転送パルス信号φＨ１およびφＨ２とリセット信号φＲ）を生成する電圧変換駆動回路１２６とを有している。さらに、周辺ＩＣ素子１２０は、データを記憶する不揮発メモリ１２２と、外部からの制御信号（指令信号）Ｓｃおよび同期信号（クロック信号）Ｓｔを受け、上記各回路１２３〜１２６および不揮発性メモリ１２２を制御するコントロールＣＰＵ１２１とを有している。ここでは、電圧変換駆動回路１２６は、基準電圧（１５Ｖ、−７Ｖ、３．３Ｖ）に基づいて、垂直駆動信号φＶ、水平駆動信号φＨ，φＲ、および基板制御信号Ｃｓを出力する構成となっており、その他の回路、ＣＰＵおよびメモリは基準電圧（３．３ｖ）で動作するようになっている。

なお、ここでは、固体撮像装置の外部から供給される電源信号Ｐｓが、３．３Ｖ、１５Ｖ、−７Ｖの３種類の基準電圧である場合を示しているが、この電源信号Ｐｓは、これらの基準電圧に限定されるものではなく、例えば、３．０Ｖ、１３．５Ｖ、−８Ｖの３種類の基準電圧である場合もある。

次に、上記実装基板１３の表面側に実装されたＣＣＤチップ１１０と、この実装基板１３の裏面側に実装された周辺統合ＩＣチップ１２０との間での信号配線および電源配線の接続について説明する。

図３は、本発明の実施形態１による固体撮像装置におけるＣＣＤチップ１１０と周辺統合ＩＣチップ１２０との間での信号配線および電源配線の接続を示している。

実装基板１３には、電源ＧＮＤ信号リード配線６４ａ、同期信号リード配線６４ｂ、制御信号リード線６４ｃが接続されている。この実装基板１３には、固体撮像装置１００の外部の回路から電源電圧および接地電位としての電源信号Ｐｓが電源ＧＮＤ信号リード配線６４ａにより供給され、同期信号（クロック信号）Ｓｔが同期信号リード配線６４ｂにより供給され、コンピュータからの指令信号などの制御信号Ｓｃが制御信号リード線６４ｃにより供給されるようになっている。

また、実装基板１３には信号出力リード線６４ｄが接続されており、周辺統合ＩＣチップ１２０からのデジタル信号Ｓｄがこの信号出力リード線６４ｄを介して外部の回路に出力されるようになっている。

さらに、実装基板１３とＣＣＤチップ１１０との間には、電源ＧＮＤ信号配線６２ａ、水平駆動信号配線６２ｂ、垂直駆動信号配線６２ｃ、および基板制御信号配線６２ｈが接続されており、実装基板１３からＣＣＤチップ１１０には、電源ＧＮＤ信号配線６２ａを介して電源電圧および接地電位としての電源信号Ｐｓが供給され、水平駆動信号配線６２ｂを介して水平駆動信号φＨ，φＲが供給され、垂直駆動信号配線６２ｃを介して垂直駆動信号φＶが供給され、さらに基板制御信号配線６２ｈを介して基板制御信号Ｃｓが供給されるようになっている。また、ＣＣＤチップ１１０と実装基板１３との間にはアナログ信号配線６２ｄが接続されており、ＣＣＤチップ１１０から画素信号電荷に相当するアナログ信号Ｓａが実装基板１３に出力されるようになっている。

また、周辺統合ＩＣチップ１２０と実装基板１３との間には、電源ＧＮＤ信号配線６３ａ、同期信号配線６３ｆ、および制御信号配線６３ｇが接続されており、実装基板１３から周辺統合ＩＣチップ１２０には、電源ＧＮＤ信号配線６３ａを介して電源電圧および接地電位としての電源信号Ｐｓが供給され、同期信号配線６３ｆを介して同期信号Ｓｔが供給され、さらに制御信号配線６３ｇを介して制御信号Ｓｃが供給されるようになっている。周辺統合ＩＣチップ１２０と実装基板１３との間には、水平駆動信号配線６３ｂ、垂直駆動信号配線６３ｃ、基板制御信号配線６３ｈ、およびＣＣＤ出力信号（デジタル）配線６３ｅが接続されている。これにより、周辺統合ＩＣチップ１２０から実装基板１３には、水平駆動信号配線６３ｂを介して水平駆動信号φＨ，φＲが供給され、垂直駆動信号配線６３ｃを介して垂直駆動信号φＶが供給され、さらにデジタル信号配線６３ｅを介して、画素信号電荷に相当するデジタル信号Ｓｄが供給され、基板制御信号配線６３ｈを介して基板制御信号Ｃｓが供給されるようになっている。

ここで、電源ＧＮＤ信号リード配線６２ａ、電源ＧＮＤ信号配線６３ａ、および電源ＧＮＤ信号リード配線６４ａは電気的に接続されており、これにより外部からの電圧信号Ｐｓが実装基板１３を介してＣＣＤチップ１１０および周辺統合ＩＣチップ１２０に供給されるようになっている。また、水平駆動信号配線６２ｂおよび６３ｂは電気的に接続されており、これにより周辺統合ＩＣチップ１２０で生成された水平駆動信号φＨ，φＲが実装基板１３を介してＣＣＤチップ１１０に供給されるようになっている。さらに、垂直駆動信号配線６２ｃおよび６３ｃは電気的に接続されており、これにより周辺統合ＩＣチップ１２０で生成された垂直駆動信号φＶが実装基板１３を介してＣＣＤチップ１１０に供給されるようになっている。またさらに、基板制御信号配線６２ｈおよび６３ｈは電気的に接続されており、これにより周辺統合ＩＣチップ１２０で生成された基板制御信号Ｃｓが実装基板１３を介してＣＣＤチップ１１０に供給されるようになっている。

アナログ信号配線６２ｄおよび６３ｄは電気的に接続されており、これによりＣＣＤチップ１１０からのアナログ信号Ｓａが実装基板１３を介して周辺統合ＩＣチップ１２０に供給されるようになっている。デジタル信号配線６３ｅおよびデジタルリード配線６４ｄは電気的に接続されており、これにより周辺統合ＩＣチップ１２０で生成されたデジタル信号Ｓｄが実装基板１３を介して固体撮像装置の外部に出力されるようになっている。

同期信号配線６３ｆと同期信号リード配線６４ｂは電気的に接続されており、これにより固体撮像装置の外部から供給される同期信号Ｓｔが実装基板１３を介して周辺統合ＩＣチップ１２０に供給されるようになっている。制御信号配線６３ｇと制御信号リード線６４ｃは電気的に接続されており、これにより固体撮像装置の外部から供給される制御信号Ｓｃが実装基板１３を介して周辺統合ＩＣチップ１２０に供給されるようになっている。

なお、実装基板１３内の配線により、アナログ信号配線６２ｄおよび６３ｄは可能な限り最短で接続されており、これにより、ＣＣＤチップ１１０からのアナログ信号の減衰を抑えることができる。さらに、水平駆動信号配線６２ｂおよび６３ｂは可能な限り最短で接続されており、これにより水平駆動信号の波形なまりを抑え、転送特性の劣化を低減できる。また、実装基板１３内の配線により、電源ＧＮＤ信号配線６２ａと電源ＧＮＤ信号配線６３ａと電源ＧＮＤ信号リード線６４ａは可能な限り最短で太いパターンで接続されている。これによりこれらの配線での発熱を抑え、かつ電源電圧の減衰を抑えることができる。

次に、本実施形態１による固体撮像装置を含むカメラなどの機器を組み立てる方法を説明する。

図４は、本発明の実施形態１による固体撮像装置を説明する図であり、この固体撮像装置を含む電子情報機器を組み立てる方法を主要工程順に示している。

まず、図１（ｃ）に示すように、実装基板１３の表面側にＣＣＤチップ１１０を実装するとともに、実装基板１３の裏面に周辺統合ＩＣチップ１２０を実装してこれらのチップを同一パッケージ１３０内に実装する（アセンブリ工程Ｓ１１）。

例えば、実装基板１３の裏面側に周辺統合ＩＣチップ１２０を固着するとともに、周辺統合ＩＣチップ１２０の電極（図示せず）と実装基板１３の配線とをワイヤ１８により接続し、該周辺統合ＩＣチップ１２０をモールド樹脂１６によりリード線１５とともに封止する。

その後、実装基板１３の表面側にＣＣＤチップ１１０をそのパッケージ側壁１９に囲まれた部品実装スペースＲｐに収容されるように固着し、該パッケージ側壁１９上にリッドガラス１４を部品実装スペースＲｐが密閉されるよう取り付ける（アセンブリ工程Ｓ１１）。

なお、ここでは、パッケージの組立方法として、最後にＣＣＤチップ１１０を実装基板１３に載置してリッドガラス１４を被せる一般的な方法を示したが、これは一例であり、パッケージの組立方法はこれに限定されるものではない。

このようにＣＣＤチップ１１０と周辺統合ＩＣチップ１２０とを１つのパッケージ１３０内に収容して封止することでこれらのチップのワンパッケージ化を行なった後、ＣＣＤチップ１１０を駆動する駆動信号（駆動パターン）の特性を最適化する最適化処理を行なう（最適化工程Ｓ１２）。

図５は、この最適化処理に用いる特性調整機器を示している。図６は、この組み立て方法における駆動信号の最適化処理を主要工程順に示している。

この特性調整機器７０は、ＣＣＤチップ１１０を駆動する駆動条件を設定し、設定した駆動条件でＣＣＤチップ１１０を駆動したときにＣＣＤチップ１１０から出力されて周辺統合ＩＣチップ１２０でＡＤ変換されたデジタル信号を取得するコンピュータ７１と、該コンピュータ７１からの駆動条件に基づいて周辺統合ＩＣチップ１２０に制御信号Ｓｃおよび同期信号Ｓｔを供給し、この制御信号Ｓｃおよび同期信号Ｓｔに基づいて周辺統合ＩＣチップ１２０がＣＣＤチップ１１０を駆動したときにＣＣＤチップ１１０から出力されるデジタル信号（ＣＣＤ出力信号）Ｓｄを取得してコンピュータ７１に供給する測定装置７２とを有している。ここで、測定装置７２は、上記ＣＣＤチップ１１０を装着するためのソケット部（図示せず）を有している。

コンピュータ７１は、固体撮像素子としてのＣＣＤチップ１１０を駆動する条件として、垂直駆動信号の電圧値、電流値、位相としての種々の値（候補値）を例えばテーブル形式で保持しており、同様に、ＣＣＤチップ１１０の駆動条件として、水平駆動信号の電圧値、電流値、位相である種々の値（候補値）を例えばテーブル形式で保持している。

ここで、垂直駆動信号は具体的には垂直転送パルス信号であり、垂直駆動信号の電圧値、つまり垂直駆動信号により垂直転送部１１２に供給される駆動電圧は、垂直転送パルス信号のパルス振幅である。また、垂直駆動信号の電流値、つまり、上記垂直駆動信号により垂直転送部１１２に供給される駆動電流は、電圧変換駆動回路１２６の駆動能力に相当するものであり、垂直駆動パルス信号のパルス立上り特性あるいはパルス立下り特性を決めるものである。この電圧変換駆動回路１２６の駆動能力は、駆動信号を出力する並列接続のトランジスタの数を調整することで調整することができる。

さらに、電圧変換駆動回路１２６は、位相の異なる複数の垂直転送パルス信号φＶ１〜φＶ１６のそれぞれを複数の転送電極のうちの対応する転送電極に印加して垂直転送部１１２を駆動するものであり、垂直駆動信号の位相は具体的には、隣接する転送電極に印加される垂直転送パルス信号の位相差である。

また、水平駆動信号は具体的には水平転送パルス信号とリセット信号であり、水平駆動信号の電圧値、つまり水平駆動信号により水平転送部１１３に供給される駆動電圧は、水平転送パルス信号およびリセット信号のパルス振幅である。また、水平駆動信号の電流値、つまり、上記水平駆動信号により水平転送部１１３に供給される駆動電流は、電圧変換駆動回路１２６の駆動能力に相当するものであり、水平転送パルス信号およびリセット信号）のパルス立上り特性あるいはパルス立下り特性を決めるものである。さらに、電圧変換駆動回路１２６は、位相の異なる水平転送パルス信号φＨ１〜φＨ２のそれぞれを複数の転送電極のうちの対応する転送電極に印加し、またリセット信号φＲをリセット電極に印加して水平転送部１１３を駆動するものであり、水平駆動信号の位相は具体的には、隣接する転送電極に印加される水平転送パルス信号の位相差である。

説明の簡略化のため、ここでは、コンピュータ７１は、固体撮像素子としてのＣＣＤチップ１１０を駆動する条件として、垂直駆動信号の電圧値、電流値、および位相として、それぞれ大、中、小の３つの値（第１〜第３の値）を有し、水平駆動信号の電圧値、電流値、および位相として、それぞれ大、中、小の３つの値（第１〜第３の値）を有しているとする。

そして、コンピュータ７１は、垂直駆動信号の電圧値、電流値、および位相と水平駆動信号の電圧値、電流値、および位相とを組み合わせて、ＣＣＤチップ１１０を駆動する条件を設定し、この設定した条件を示す情報を測定装置７２に送る。

コンピュータ７１より設定条件を受け取った測定装置７２は、この設定条件に応じた垂直駆動信号φＶおよび水平駆動信号φＨ，φＲが周辺統合ＩＣチップ１２０からＣＣＤチップ１１０に供給されるよう制御信号Ｓｃおよび同期信号Ｓｔを周辺統合ＩＣチップ１２０に供給する。

具体的には、コンピュータ７１は、垂直駆動信号の電圧値、電流値、および位相として第１の値（小さい値）を選択し、水平駆動信号の電圧値、電流値、および位相として第１の値（小さい値）を選択して、１つの駆動条件を設定する。そしてこの駆動条件を測定装置７２に送る（ステップＴ１１）。

測定装置７２は、この条件でＣＣＤチップ１１０が駆動されるよう制御信号Ｓｃおよび同期信号Ｓｔを周辺統合ＩＣチップ１２０に供給する。そして、周辺統合ＩＣチップ１２０では、コントロールＣＰＵ１２１が上記制御信号Ｓｃおよび同期信号Ｓｔに基づいて、タイミングジェネレータ回路１２５および電圧変換駆動回路１２６を制御する。これによりタイミングジェネレータ回路１２５はデジタル情報を電圧変換駆動回路１２６に供給する。デジタル情報を受けた電圧変換駆動回路１２６は、コントロールＣＰＵ１２１からの制御信号に基づいて、コンピュータ７１で設定された駆動条件に合うように垂直駆動信号φＶおよび水平駆動信号φＨ，φＲを生成して出力する。このとき、電圧変換駆動回路１２６は、基板制御信号Ｃｓ、つまりオーバーフロードレインを制御する信号をＣＣＤチップ１１０に出力する。

ＣＣＤチップ１１０では、周辺統合ＩＣチップ１２０から供給された垂直駆動信号φＶおよび水平駆動信号φＨ，φＲにより垂直転送部１１２および水平転送部１１３が駆動される。このとき、ＣＣＤチップ１１０には、例えば白色の光が照射されており、ＣＣＤチップ１１０では、各受光画素Ｐｘによりこの白色の光が光電変換されて画素信号電荷が生成され、受光画素Ｐｘから読み出された画素信号電荷が垂直転送部１１２および水平転送部１１３により転送されて、出力部１１４からＣＣＤ出力信号（アナログ信号）Ｓａとして周辺統合ＩＣチップ１２０に出力される。ここで、駆動条件の最適化の際にＣＣＤチップに照射されるは、白色の光に限定されるものではなく、様々な色の場合があり、さらには何らかの画像を表示する光である場合もある。

周辺統合ＩＣチップ１２０では、入力されたＣＣＤ出力信号（アナログ信号）Ｓａに対して雑音除去処理がＣＤＳ回路１２３により施され、さらにＣＤＳ回路１２３の出力であるアナログ信号がＡＤ変換回路１２４によりデジタル信号に変換されてＣＣＤ出力信号（デジタル信号）Ｓｄとして測定装置７２に出力される。

測定装置７２は、周辺統合ＩＣチップ１２０からのデジタル信号Ｓｄを測定しており、測定されたデジタル信号Ｓｄをコンピュータ７１に供給すると、コンピュータ７１は、測定装置７２からデジタル信号Ｓｄとして得られた画像信号を記録する（ステップＴ１２）。

次に、コンピュータ７１は、固体撮像素子としてのＣＣＤチップ１１０を駆動するすべての条件、つまり、垂直駆動信号の電圧値、電流値、および位相と、水平駆動信号の電圧値、電流値、および位相との組み合わせのすべてについて、ＣＣＤチップ１１０を駆動して画像信号を取得したか否かを判定し（ステップＴ１３）、すべての条件でＣＣＤチップ１１０を駆動して画像信号を取得するまで、ステップＴ１１〜Ｔ１３の処理を繰り返す。

そして、すべての条件でＣＣＤチップ１１０を駆動して画像信号を取得したとき、コンピュータ７１は、記録された測定値（画像信号）の解析により、最も転送効率がよいと判断される駆動条件を選択し、選択した駆動条件での垂直駆動信号の電圧値、電流値、および位相と、水平駆動信号の電圧値、電流値、および位相が不揮発メモリ１２２に記録されるように、周辺統合ＩＣチップ１２０のコントロールＣＰＵ１２１を制御する。

なお、駆動条件は、垂直駆動信号の電圧値、電流値、位相、水平駆動信号の電圧値、電流値、位相のすべての組み合わせである必要はなく、少なくともこれらの２つ以上の組み合わせでもよく、さらには、駆動条件は、これらの１つを変えて設定してもよい。

このように周辺統合ＩＣチップ１２０の不揮発メモリ１２２に最適な駆動条件における垂直駆動信号の電圧値、電流値、位相、水平駆動信号の電圧値、電流値、位相の値を記録することで、ＣＣＤチップ（固体撮像素子）１１０と周辺統合ＩＣチップ１２０とからなる固体撮像装置１００は、実際の製品に組み込まれたときに、ＣＣＤチップ１１０の個体ばらつきによる特性変動が、垂直駆動信号および水平駆動信号の少なくとも一方の特性により吸収されることとなる。

このように垂直駆動信号と水平駆動信号の特性の最適化を行った後に、この固体撮像装置に対するテストを行なう（ステップＳ１３）。

この固体撮像装置１００のテストでは、固体撮像素子１１０に供給する垂直駆動信号および水平駆動信号の特性が、固体撮像素子１１０の個体ばらつきによる特性変動が吸収されるよう設定されていることから、歩留まりが高くなる。

つまり、通常のテスト工程では、ＣＣＤチップ１１０と周辺統合ＩＣチップ１２０のそれぞれの固体バラツキを保障するために、多数のＣＣＤチップ１１０と周辺統合ＩＣチップ１２０が不良となるが、この実施形態１では、固体撮像素子の個体ばらつきによる特性変動が垂直駆動信号および水平駆動信号の特性により吸収されることから、歩留りは高くなる。

そして、上記固体撮像装置１００はカメラなどの電子情報機器にその構成部品として組み込まれ、電子情報機器の組立てが行われる（ステップＳ１４）。

このように本実施形態１では、ＣＣＤチップ１１０と周辺統合ＩＣチップ１２０をスタックしてアセンブリを行って同一パッケージ化し、周辺統合ＩＣチップ１２０からＣＣＤチップ１１０へ供給される垂直駆動信号と水平駆動信号のそれぞれの、位相と電圧値と電流値を最適化することにより、ＣＣＤチップの垂直転送特性と水平転送特性を向上させて、ＣＣＤチップの特性の向上と歩留りの向上を達成することができる。その結果、デジタルスチルカメラやビデオカメラ等に用いられるＣＣＤイメージセンサの高性能化と高歩留り化が達成され、品質がよくコストダウンされたデジタルスチルカメラやビデオカメラ等を実現することができる。

なお、この実施形態１では、封止工程（アセンブリ工程Ｓ１１）の後であってテスト工程Ｓ１３の前に周辺統合ＩＣチップ（周辺ＩＣ素子）の特性を最適化する最適化工程Ｓ１２を含んでいるが、この最適化工程Ｓ１２を含まない場合でも、固体撮像素子と周辺ＩＣ素子とを同一パッケージ内に収容して封止した後、周辺ＩＣ素子の駆動回路により固体撮像素子の電荷転送部を駆動したときに該固体撮像素子から出力される画像信号に基づいて該固体撮像素子の良品判定を行うことで、固体撮像素子の個体ばらつきによる電荷転送部の特性変動が周辺ＩＣ素子の個体ばらつきによる駆動回路の特性変動により吸収されている場合は、固体撮像素子が良品と判定され、これにより歩留まりの向上を図ることができる。
（実施形態２）
図７は、本発明の実施形態２による固体撮像装置を説明する図であり、図７（ａ）は、図１（ａ）のＡ１−Ａ１’線断面に相当する部分の断面構造を示し、図７（ｂ）は、この固体撮像装置を構成する周辺ＩＣ素子（周辺統合ＩＣチップ）の構成を示している。

この実施形態２による固体撮像装置１００ａは、実施形態１の固体撮像装置１００における周辺ＩＣ素子（周辺統合ＩＣチップ）１２０に代えて、この周辺統合ＩＣチップ１２０の構成に加えて昇圧回路１２７を有する周辺ＩＣ素子（周辺統合ＩＣチップ）１２０ａを備えたものであり、その他の構成は実施形態１の固体撮像装置１００と同一である。

つまり、この周辺統合ＩＣチップ１２０ａは、固体撮像素子（ＣＣＤチップ）１１０から出力されたアナログ信号（ＣＣＤ出力信号）Ｓａに対してノイズ除去処理を施すＣＤＳ回路（信号処理回路）１２３と、このノイズ除去処理が施されたアナログ信号Ｓａをデジタル信号（ＣＣＤ出力信号）Ｓｄに変換するＡＤ変換回路１２４と、各種タイミング信号とともにデジタル情報を出力するタイミングジェネレータ回路１２５とを有している。

そして、この実施形態２では、周辺統合ＩＣチップ１２０ａは、固体撮像装置１００ａの外部から供給される電源電圧（３．３Ｖ）を昇圧して昇圧電圧（１５Ｖ）を生成するとともに、電源電圧（３．３Ｖ）を負電圧（−７Ｖ）に変換する昇圧回路１２７を有している。従って、電圧変換駆動回路１２６は、この昇圧回路１２７からの昇圧電圧（１５Ｖ）及び負電圧（−７Ｖ）と、タイミング生成回路１２５からのデジタル情報とに基づいて垂直駆動信号φＶ、基板制御信号Ｃｓおよび水平駆動信号φＨ，φＲを生成するようになっている。

このような構成の実施形態２による固体撮像装置１００ａでは、上記実施形態１の効果に加えて、この固体撮像装置１００ａに供給する電源電圧は、例えば３．３Ｖの一種類のみでよく、例えば、この固体撮像装置１００ａを携帯電話などに搭載した場合には、ワンパッケージ化した固体撮像装置における固体撮像素子の駆動に必要な電圧を、携帯電話の１種類の電源電圧を用いて周辺統合ＩＣチップ１２０ａにて生成することができ、この固体撮像装置を組み込む機器の電源の制約を受けることがなくなる。
（実施形態３）
図８は、本発明の実施形態３による固体撮像装置を説明するブロック図であり、図８（ａ）はこの固体撮像装置を構成するパッケージの上面を示し、図８（ｂ）は、図８（ａ）のＡ８−Ａ８’線断面の構造を示している。

この実施形態３による固体撮像装置１００ｂは、実施形態１の固体撮像装置１００と同様、被写体の撮像により画像信号を出力する固体撮像素子（ＣＣＤチップ）１１０と、この固体撮像素子１１０を駆動制御する周辺ＩＣ素子（周辺統合ＩＣチップ）１２０とを有し、これらのＣＣＤチップ１１０および周辺統合ＩＣチップ１２０を同一パッケージ１３０ｂ内に収容したものである。

このパッケージ１３０ｂでは、パッケージ基板１３ｂの表面側にＣＣＤチップ１１０および周辺統合ＩＣチップ１２０が隣接するよう実装されており、周辺統合ＩＣチップ１２０は、モールド樹脂１０１ｂにより封止されている。

また、周辺統合ＩＣチップ１２０に隣接するＣＣＤチップ１１０の配置領域の周囲には該モールド樹脂１０１ｂによりパッケージ側壁１０１ｃが形成されており、このパッケージ側壁１０１ｃ上には、蓋部材（ＬＩＤグラス）１０１ａが配置され、実装基板１３ｂ、側壁１０１ｃ、および蓋部材（ＬＩＤグラス）１０１ａによりＣＣＤチップ１１０が封止されている。ここでは、蓋部材１０１ａとモールド樹脂１０１ｂとにより、パッケージ１３０ｂの封止構造１０１が形成されている。

また、ＣＣＤチップ１１０の電極（図示せず）は金線（ワイヤー）１７ａにより、実装基板１３の表面に形成された配線（図示せず）に接続され、周辺統合ＩＣチップ１２０の電極（図示せず）は金線（ワイヤー）１８ａにより実装基板１３ｂの表面に形成された配線（図示せず）に接続されている。なお、この実装基板１３ｂの裏面にはリードピン（図１（ｃ）参照）に相当する電極１５ｂが形成されている。

このような構成の実施形態３の固体撮像装置１００ｂにおいても、実施形態１と同様に、ＣＣＤチップ１１０と周辺統合ＩＣチップ１２０をスタックしてアセンブリを行って同一パッケージ化し、周辺統合ＩＣチップ１２０からＣＣＤチップ１１０へ供給される垂直駆動信号と水平駆動信号のそれぞれの位相と電圧値と電流値を最適化することにより、ＣＣＤチップの垂直転送特性と水平転送特性を向上させて、ＣＣＤチップの特性の向上と歩留りの向上を達成することができる。

さらに、上記実施形態１〜３では、各実施形態の固体撮像装置を含む電子機器としてカメラを挙げているが、固体撮像装置を利用可能な電子機器はカメラに限定されるものではなく、携帯電話やゲーム機などの電子情報機器にも用いることができる。
（実施形態４）
図９は、本発明の実施形態４として、実施形態１から実施形態３のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。

図９に示す本発明の実施形態４による電子情報機器９０は、本発明の上記実施形態１から実施形態３の固体撮像装置の少なくともいずれかを、被写体の撮影を行う撮像部９１として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部９３と、この画像データを通信用に所定の信号処理した後に通信処理する送受信装置などの通信部９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力部９５とのうちの少なくともいずれかを有している。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、固体撮像装置、固体撮像装置の組立方法、および電子情報機器の分野において、周辺回路素子とともにパッケージに収容される固体撮像素子の転送効率を簡単に向上させることができ、これにより固体撮像素子がテスト工程で転送効率の劣化に起因して不良と判定されるのを抑制して、歩留りの低下を抑えつつ最終製品での動作の保障を行うことができる固体撮像装置、固体撮像装置の組立方法、および電子情報機器を実現することができる。

１３ 基板
１４ ＬＩＤグラス
１５ リードピン
１５ｂ 電極
１６ 樹脂モールド
１７、１８ 金線
１９ 側壁
６２ａ 電源ＧＮＤ信号配線
６２ｂ 水平駆動信号配線
６２ｃ 垂直駆動信号配線
６２ｄ アナログ出力信号配線
６２ｈ、６３ｈ 基板制御信号配線
６３ａ 電源ＧＮＤ信号配線
６３ｂ 水平駆動信号配線
６３ｃ 垂直駆動信号配線
６３ｅ デジタル出力信号配線
６３ｆ 同期信号配線
６３ｇ 制御信号配線
６４ａ 電源ＧＮＤ信号リード線
６４ｂ 同期信号リード線
６４ｃ 制御信号リード線
６４ｄ デジタル出力リード線
７０ 特性調整機器
７１ コンピュータ
７２ 測定装置
９０ 電子情報機器
９１ 撮像部
９２ メモリ部
９３ 表示部
９４ 通信部
９５ 画像出力部
１００、１００ａ、１００ｂ 固体撮像装置
１１０ ＣＣＤチップ（固体撮像素子）
１１１ 画素アレイ
１１２ 垂直転送部
１１３ 水平転送部
１１４ 出力回路
１２０ 周辺統合ＩＣチップ（周辺ＩＣ素子）
１２１ コントロールＣＰＵ
１２２ 不揮発メモリ
１２３ ＣＤＳ回路（信号処理回路）
１２４ ＡＤ変換回路
１２５ タイミング生成回路（デジタル信号出力回路）
１２６ 電圧変換駆動回路
Ｒｐ 部品配置スペース
Ｐｘ 画素

Claims (13)

1. 入射光の光電変換により画素信号電荷を生成する複数の受光画素を有し、該画素信号電荷に対応した画像信号を出力する固体撮像素子と、該固体撮像素子を駆動制御する周辺ＩＣ素子とを有し、該固体撮像素子および該周辺ＩＣ素子を同一パッケージ内に収容した固体撮像装置であって、
   該固体撮像素子は、
   該複数の受光画素から読み出した画素信号電荷を転送する電荷転送部を有し、
   該周辺ＩＣ素子は、
   該電荷転送部を駆動信号により駆動する駆動回路を有し、
   該駆動信号の特性は、該固体撮像素子の個体ばらつきによる該電荷転送部の特性変動が該駆動信号の特性により吸収されるように設定されている、固体撮像装置。
2. 前記駆動信号の電圧値、電流値、および位相のうちの少なくとも１つは、複数の候補値のうちの、前記固体撮像素子の個体ばらつきにより変動した前記電荷転送部の特性に対して最適な値である最適値に設定されている、請求項１に記載の固体撮像装置。
3. 前記周辺ＩＣ素子は、
   前記最適値を記憶する記憶部を有する、請求項２に記載の固体撮像装置。
4. 前記駆動信号はパルス信号であり、
   該駆動信号の電圧値は前記パルス信号の振幅であって、該電圧値の複数の候補値のうちの、前記固体撮像素子の個体ばらつきにより変動した前記電荷転送部の特性に対して最適な値である最適値に設定されている、請求項２または３に記載の固体撮像装置。
5. 前記駆動信号はパルス信号であり、
   該駆動信号の電流値は、前記駆動回路の駆動能力に相当する前記パルス信号のパルス立上り特性あるいはパルス立下り特性を決めるものであって、該電流値の複数の候補値のうちの、前記固体撮像素子の個体ばらつきにより変動した該電荷転送部の特性に対して最適な値である最適値に設定されている、請求項２から請求項４のいずれか１項に記載の固体撮像装置。
6. 前記電荷転送部は、前記画素信号電荷を転送する転送経路に沿って配置された複数の転送電極を有し、
   前記駆動信号はパルス信号であり、
   前記駆動回路は、前記駆動信号として、位相の異なる複数のパルス信号のそれぞれを該複数の転送電極のうちの対応する転送電極に印加して該電荷転送部を駆動し、
   該駆動信号の位相は、該複数のパルス信号の位相を決めるものであり、該駆動信号の位相は、該複数のパルス信号のうちの、隣接する転送電極に印加されるパルス信号の位相差が、前記固体撮像素子の個体ばらつきにより変動した該電荷転送部の特性に対して最適になるように、該駆動信号の位相の複数の候補値のうちの最適値に設定されている、請求項２から請求項５のいずれか１項に記載の固体撮像装置。
7. 前記電荷転送部は、
   前記複数の受光画素から読み出した画素信号電荷を垂直方向に転送する垂直転送部と、
   該垂直転送部から転送されてきた画素信号電荷を水平方向に転送する水平転送部と
   を含み、
   前記駆動回路は、
   該垂直転送部を駆動する駆動信号として、前記固体撮像素子の個体ばらつきにより変動した該垂直転送部の特性に対して最適な特性を有する垂直駆動信号を該垂直転送部に出力するとともに、該水平転送部を駆動する駆動信号として、該固体撮像素子の個体ばらつきにより変動した該水平転送部の特性に対して最適な特性を有する水平駆動信号を該水平転送部に出力する、請求項１に記載の固体撮像装置。
8. 前記周辺ＩＣ素子は、
   前記駆動回路に加えて、
   前記画素信号電荷に応じたアナログ画像信号に対してノイズ除去処理を施す信号処理回路と、
   該ノイズ除去処理が施されたアナログ画像信号をデジタル画像信号に変換するＡＤ変換回路と、
   前記駆動回路に前記垂直駆動信号および前記水平駆動信号のそれぞれの電圧値、電流値、位相に関するデジタル情報を出力するデジタル情報出力回路と、
   該信号処理回路、該ＡＤ変換回路、該デジタル情報出力回路、および該駆動回路を制御する制御回路と
   を備えている、請求項７に記載の固体撮像装置。
9. 前記固体撮像素子および前記周辺ＩＣ素子を実装する実装基板を備え、
   該実装基板の一方の面上に該固体撮像素子が実装されており、
   該実装基板の一方の面とは反対側の他方の面上に、該固体撮像素子と対向するよう該周辺ＩＣ素子が実装されており、
   該固体撮像素子と該周辺ＩＣ素子とは、該実装基板を貫通する配線により電気的に接続されている、請求項１から請求項８のいずれか１項に記載の固体撮像装置。
10. 前記固体撮像素子および前記周辺ＩＣ素子を実装する実装基板を備え、
    該実装基板の一方の面上に該固体撮像素子と該周辺ＩＣ素子とが実装されており、
    該固体撮像素子と該周辺ＩＣ素子とは、該実装基板の一方の面上に形成された配線により電気的に接続されている、請求項１から請求項８のいずれか１項に記載の固体撮像装置。
11. 入射光の光電変換により画素信号電荷を生成する複数の受光画素を有し、該画素信号電荷に対応した画像信号を出力する固体撮像素子と、該固体撮像素子を駆動制御する周辺ＩＣ素子とを含む固体撮像装置を組み立てる方法であって、
    該固体撮像素子は、
    該複数の受光画素から読み出した画素信号電荷を転送する電荷転送部を有し、
    該周辺ＩＣ素子は、
    該電荷転送部を駆動信号により駆動する駆動回路を有し、
    該方法は、
    該固体撮像素子と該周辺ＩＣ素子とを同一パッケージ内に収容して封止する封止工程と、
    該駆動回路により該電荷転送部を駆動したときに該固体撮像素子から出力される画像信号に基づいて該固体撮像素子の良品判定を行うテスト工程と
    を含む、固体撮像装置の組立方法。
12. 前記方法は、
    前記封止工程の後であって前記テスト工程の前に前記周辺ＩＣ素子の特性を最適化する最適化工程を含み、
    該最適化工程は、前記駆動信号の特性を、前記駆動回路により前記電荷転送部を駆動したときに前記固体撮像素子から出力される画像信号に基づいて、該固体撮像素子の個体ばらつきによる該電荷転送部の特性変動が該駆動信号の特性により吸収されるように最適化する工程である、請求項１１に記載の固体撮像装置の組立方法。
13. 被写体の撮像を行う撮像部を備えた電子情報機器であって、
    該撮像部は、請求項１に記載の固体撮像装置を含む電子情報機器。

Images