JP2013239534A - Method for manufacturing semiconductor product and semiconductor manufacturing device - Google Patents

Method for manufacturing semiconductor product and semiconductor manufacturing device Download PDF

Info

Publication number
JP2013239534A
JP2013239534A JP2012110803A JP2012110803A JP2013239534A JP 2013239534 A JP2013239534 A JP 2013239534A JP 2012110803 A JP2012110803 A JP 2012110803A JP 2012110803 A JP2012110803 A JP 2012110803A JP 2013239534 A JP2013239534 A JP 2013239534A
Authority
JP
Japan
Prior art keywords
semiconductor
manufacturing
photoreflectance
semiconductor product
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012110803A
Other languages
Japanese (ja)
Other versions
JP5928146B2 (en
JP2013239534A5 (en
Inventor
Hajime Sasaki
肇 佐々木
Kaoru Kadoiwa
薫 門岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012110803A priority Critical patent/JP5928146B2/en
Publication of JP2013239534A publication Critical patent/JP2013239534A/en
Publication of JP2013239534A5 publication Critical patent/JP2013239534A5/ja
Application granted granted Critical
Publication of JP5928146B2 publication Critical patent/JP5928146B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method capable of manufacturing a high-quality semiconductor product, and a semiconductor manufacturing device.SOLUTION: A method for manufacturing a semiconductor product comprises a semiconductor product manufacturing step S54, a PR step S55, and a manufacturing condition correction step S56. The PR step S55 acquires a Franz-Keldysh oscillatory waveform about a surface of a semiconductor or a laminated film on the surface of the semiconductor by a photoreflectance method during the manufacturing step S54, and acquires at least one numeric value of a surface recombination velocity, electric field strength, a Fermi level, and a dangling bond density on the basis of the Franz-Keldysh oscillatory waveform. The manufacturing condition correction step S56 corrects the conditions of the manufacturing step S54 on the basis of the acquired numeric value during the manufacturing step S54.

Description

本発明は、半導体製品の製造方法、半導体製造装置に関する。   The present invention relates to a semiconductor product manufacturing method and a semiconductor manufacturing apparatus.

従来、例えば、下記の特許文献1〜12に開示されているように、フォトリフレクタンス法(PR法)を半導体製造技術に利用することが知られている。フォトリフレクタンス法によれば、非破壊非接触により、測定対象物である半導体デバイス等の表面状態を精度よく観察することができる。   Conventionally, for example, as disclosed in Patent Documents 1 to 12 below, it is known to use a photoreflectance method (PR method) in a semiconductor manufacturing technique. According to the photoreflectance method, it is possible to accurately observe the surface state of a semiconductor device or the like that is a measurement object by non-destructive non-contact.

特に、特許文献2である特開平7−50283号公報には、2層以上の半導体層からなり各半導体層の複素誘電率が異なる半導体のエッチングにおいて、エッチングしながら同時に複素誘電率を観測し、この変化に基づいてエッチングの制御を行う技術が開示されている。この公報においては、そのエッチング制御にフォトリフレクタンス法を用いることが開示され、具体的には、エッチング時にエッチャントを通してフォトレフレクタンス測定を行い、その測定値の変化に基づいてエッチングの制御を行う技術が開示されている。その詳細は、この特許文献2の段落0024に記載されている。その段落0024には、フォトリフレクタンス法により反射率を測定しながらエッチングを行ったこと、反射率スペクトルを測定するエネルギー範囲を予想される禁制帯幅近傍にしぼること、及び反射率スペクトルから禁制帯幅を求める計算プログラムを最適化することの記載がある。   In particular, in Japanese Patent Application Laid-Open No. 7-50283, which is Patent Document 2, in etching of a semiconductor composed of two or more semiconductor layers and having different complex permittivity of each semiconductor layer, the complex permittivity is observed simultaneously while etching, A technique for controlling etching based on this change is disclosed. In this publication, it is disclosed that a photoreflectance method is used for the etching control. Specifically, a technique of performing photoreflectance measurement through an etchant during etching and controlling etching based on a change in the measured value. Is disclosed. Details thereof are described in paragraph 0024 of Patent Document 2. In the paragraph 0024, etching is performed while measuring reflectance by the photoreflectance method, the energy range for measuring the reflectance spectrum is narrowed to the vicinity of the expected forbidden band width, and the forbidden band is calculated from the reflectance spectrum. There is a description of optimizing the calculation program for obtaining the width.

特開平6−342773号公報JP-A-6-342773 特開平7−50283号公報Japanese Patent Laid-Open No. 7-50283 特開平10−199949号公報JP-A-10-199949 特開2009−272447号公報JP 2009-272447 A 特開2009−4706号公報JP 2009-4706 A 特開2003−115514号公報JP 2003-115514 A 特開平2−212725号公報Japanese Patent Laid-Open No. 2-121725 特開2002−26094号公報JP 2002-26094 A 特開2004−247380号公報JP 2004-247380 A 特開2006−49659号公報JP 2006-49659 A 特開平7−218355号公報JP 7-218355 A 特開平7−63667号公報JP-A-7-63667

Photovoltaic effects on Franz-Keldysh oscillations in photoreflectance spectra: Application to determination of surface Fermi level and surface recombination velocity in undoped GaAs/n-type GaAs epitaxial layer structure, Hideo Takeuchi, et al, JOURNAL OF APPLIED PHYSICS Vol.97,063708 (2005)Photovoltaic effects on Franz-Keldysh oscillations in photoreflectance spectra: Application to determination of surface Fermi level and surface recombination velocity in undoped GaAs / n-type GaAs epitaxial layer structure, Hideo Takeuchi, et al, JOURNAL OF APPLIED PHYSICS Vol.97,063708 ( 2005)

フォトリフレクタンス法で取得されるPR信号は、横軸にプローブ光のエネルギー、縦軸に反射率の変化量をとった場合に、複数回の振動波形が観測されることが知られている(非特許文献1参照)。このような複数回の振動波形は、フランツ・ケルディッシュ振動と呼ばれるものである。   It is known that a PR signal acquired by the photoreflectance method has a plurality of vibration waveforms observed when the horizontal axis represents the probe light energy and the vertical axis represents the amount of change in reflectance (see FIG. Non-patent document 1). Such multiple vibration waveforms are called Franz-Keldish vibrations.

このフランツ・ケルディッシュ振動波形における振動周期やプローブ光強度依存性から、表面再結合速度などの半導体表面についての多種の詳細な情報を得ることができる。本願発明者は、このような詳細な情報を活用すること、すなわちフランツ・ケルディッシュ振動波形から求めた各種情報を半導体製品の製造工程中にリアルタイムに製造条件にフィードバックするという技術を見出した。   Various detailed information about the semiconductor surface such as the surface recombination velocity can be obtained from the vibration period and the probe light intensity dependency in the Franz-Keldish vibration waveform. The inventor of the present application has found a technique of utilizing such detailed information, that is, feeding back various information obtained from the Franz-Keldish vibration waveform to manufacturing conditions in real time during the manufacturing process of the semiconductor product.

特許文献2は、フォトリフレクタンス法により反射率を測定しながらエッチングを行う技術を記載しているものの、フランツ・ケルディッシュ振動波形を利用することについては記載も示唆もされていない。前提として、フランツ・ケルディッシュ振動波形から半導体表面についての多種の詳細な情報を得るという目的を達するためには、フランツ・ケルディッシュ振動波形における高エネルギー側の小さな振動波形をも解析対象に入れる必要がある。しかしながら、特許文献2では、段落0024にあるように、反射率スペクトルを測定するエネルギー範囲を予想される禁制帯幅近傍にしぼることが記載されており、これは反射率スペクトルの一部を使用することを意味している。つまり、結果的に、特許文献2ではフランツ・ケルディッシュ振動波形のうち低エネルギー側に現れるせいぜい一つ又は二つの振動(ピーク)に対応する情報(PR信号)を評価するにすぎない。このように特許文献2にはフォトリフレクタンス法におけるフランツ・ケルディッシュ振動波形を半導体製品の製造に活用するという観点が無く、他の文献にもこれに関連する記載が無い。従来技術は、半導体製品の高品質化という点でいまだ改善の余地を残すものであった。   Although Patent Document 2 describes a technique of performing etching while measuring reflectance by a photoreflectance method, there is no description or suggestion of using a Franz-Keldish vibration waveform. As a premise, in order to achieve the purpose of obtaining various detailed information on the semiconductor surface from the Franz-Keldish vibration waveform, it is also necessary to include the small vibration waveform on the high energy side in the Franz-Keldish vibration waveform There is. However, in Patent Document 2, as described in paragraph 0024, it is described that the energy range for measuring the reflectance spectrum is narrowed to the vicinity of the expected forbidden band width, and this uses a part of the reflectance spectrum. It means that. That is, as a result, Patent Document 2 merely evaluates information (PR signal) corresponding to at most one or two vibrations (peaks) appearing on the low energy side of the Franz-Keldish vibration waveform. As described above, Patent Document 2 does not have a viewpoint of utilizing the Franz-Keldish vibration waveform in the photoreflectance method for manufacturing a semiconductor product, and there is no description related to this in other documents. The prior art still leaves room for improvement in terms of improving the quality of semiconductor products.

本発明は、上述のような課題を解決するためになされたもので、高品質な半導体製品を製造することができる半導体製品の製造方法および半導体製造装置を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor product manufacturing method and a semiconductor manufacturing apparatus capable of manufacturing a high-quality semiconductor product.

第1の発明は、半導体製品の製造方法であって
半導体製品の製造を行う製造工程と、
前記製造工程中に、半導体の表面又は前記半導体の表面の積層膜についてフォトリフレクタンス法によりフランツ・ケルディッシュ振動波形を取得し、前記フランツ・ケルディッシュ振動波形に基づいて表面再結合速度、電界強度、フェルミレベルおよびダングリングボンド密度の少なくとも1つの数値を取得するPR工程と、
前記製造工程中に、前記数値に基づいて前記製造工程の条件を補正する製造条件補正工程と、
を有することを特徴とする。
1st invention is a manufacturing method of a semiconductor product, a manufacturing process for manufacturing a semiconductor product,
During the manufacturing process, a Franz-Keldish vibration waveform is obtained by a photoreflectance method for a semiconductor surface or a laminated film on the semiconductor surface, and a surface recombination velocity, electric field strength is obtained based on the Franz-Keldish vibration waveform. A PR process for obtaining at least one value of Fermi level and dangling bond density;
During the manufacturing process, a manufacturing condition correction process for correcting the conditions of the manufacturing process based on the numerical value;
It is characterized by having.

第2の発明は、半導体製造装置であって、
半導体製品の製造を行う製造手段と、
前記製造手段での製造工程中に、半導体の表面又は前記半導体の表面の積層膜についてフォトリフレクタンス法によりフランツ・ケルディッシュ振動波形を取得し、前記フランツ・ケルディッシュ振動波形に基づいて表面再結合速度、電界強度、フェルミレベルおよびダングリングボンド密度の少なくとも1つの数値を取得するPR手段と、
前記製造工程中に、前記数値に基づいて前記製造工程の条件を補正する製造条件補正手段と、
を有することを特徴とする。
A second invention is a semiconductor manufacturing apparatus,
Manufacturing means for manufacturing semiconductor products;
During the manufacturing process of the manufacturing means, a Franz-Keldish vibration waveform is obtained by a photoreflectance method for a semiconductor surface or a laminated film of the semiconductor surface, and surface recombination is performed based on the Franz-Keldish vibration waveform PR means for obtaining at least one value of velocity, electric field strength, Fermi level and dangling bond density;
During the manufacturing process, manufacturing condition correction means for correcting the conditions of the manufacturing process based on the numerical value;
It is characterized by having.

本発明によれば、製造工程中に、フォトリフレクタンス法による評価結果をリアルタイムで製造条件にフィードバックすることにより、製造工程中に製造条件を好適化することができる。その結果、高品質な製品を製造することができる。   According to the present invention, the manufacturing conditions can be optimized during the manufacturing process by feeding back the evaluation result by the photoreflectance method to the manufacturing conditions in real time during the manufacturing process. As a result, a high quality product can be manufactured.

本発明の実施の形態1にかかる熱CVD装置1を示す図である。It is a figure which shows the thermal CVD apparatus 1 concerning Embodiment 1 of this invention. 本発明の実施の形態1にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 1 of this invention. GaAsウェハを用いて測定されたフォトリフレクタンスの一実施例である。It is one Example of the photoreflectance measured using the GaAs wafer. 本発明の実施の形態2にかかるECRスパッタ装置を示す図である。It is a figure which shows the ECR sputtering apparatus concerning Embodiment 2 of this invention. 本発明の実施の形態2にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 2 of this invention. 本発明の実施の形態3にかかるICP−Deep−RIE装置200を示す図である。It is a figure which shows the ICP-Deep-RIE apparatus 200 concerning Embodiment 3 of this invention. 本発明の実施の形態3にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 3 of this invention. 本発明の実施の形態4にかかる蒸着装置300を示す図である。It is a figure which shows the vapor deposition apparatus 300 concerning Embodiment 4 of this invention. 本発明の実施の形態4にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 4 of this invention. 本発明の実施の形態5にかかるスパッタ装置400を示す図である。It is a figure which shows the sputtering device 400 concerning Embodiment 5 of this invention. 本発明の実施の形態5にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 5 of this invention. 本発明の実施の形態6にかかるイオン注入装置500を示す図である。It is a figure which shows the ion implantation apparatus 500 concerning Embodiment 6 of this invention. 本発明の実施の形態6にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 6 of this invention. 本発明の実施の形態7にかかるウェハ洗浄装置600を示す図である。It is a figure which shows the wafer cleaning apparatus 600 concerning Embodiment 7 of this invention. 本発明の実施の形態7にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 7 of this invention. 本発明の実施の形態8にかかる液相成長装置700を示す図である。It is a figure which shows the liquid phase growth apparatus 700 concerning Embodiment 8 of this invention. 本発明の実施の形態8にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 8 of this invention. 本発明の実施の形態9にかかる、めっき装置800を示す図である。It is a figure which shows the plating apparatus 800 concerning Embodiment 9 of this invention. 本発明の実施の形態9にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 9 of this invention. 本発明の実施の形態10にかかるCMP研磨装置900を示す図である。It is a figure which shows the CMP grinding | polishing apparatus 900 concerning Embodiment 10 of this invention. 本発明の実施の形態10にかかる半導体製品の製造方法を示す製造フローである。It is a manufacturing flow which shows the manufacturing method of the semiconductor product concerning Embodiment 10 of this invention. 本発明の実施の形態11にかかるめっき装置1000を示す図である。It is a figure which shows the plating apparatus 1000 concerning Embodiment 11 of this invention. 本発明の実施の形態12にかかるウェハ洗浄装置1100を示す図である。It is a figure which shows the wafer cleaning apparatus 1100 concerning Embodiment 12 of this invention. 本発明の実施の形態13にかかる半導体製品の製造方法について説明するための図であり、AlGaN/GaN HEMTのバンドダイアグラムを示す。It is a figure for demonstrating the manufacturing method of the semiconductor product concerning Embodiment 13 of this invention, and shows the band diagram of AlGaN / GaN HEMT. 本発明の実施の形態14にかかる熱CVD装置1200を示す図である。It is a figure which shows the thermal CVD apparatus 1200 concerning Embodiment 14 of this invention.

以下、本発明を実施するための形態として好ましいものを、図面を参照しつつ説明する。各実施形態の内容は下記に列挙するとおりである。なお、同一、又は対応する構成に対しては、共通の符号を付する。
実施の形態1.熱CVDを実施する製造方法および製造装置
実施の形態2.ECRを実施する製造方法および製造装置
実施の形態3.ICP Deep RIEを実施する製造方法および製造装置
実施の形態4.蒸着を実施する製造方法および製造装置
実施の形態5.スパッタを実施する製造方法および製造装置
実施の形態6.イオン注入工程を実施する製造方法および製造装置
実施の形態7.ウェハ洗浄工程を実施する製造方法および製造装置
実施の形態8.液相成長を実施する製造方法および製造装置
実施の形態9.めっき工程を実施する製造方法および製造装置
実施の形態10.研磨工程を実施する製造方法および製造装置
実施の形態11.めっき工程を実施する製造方法および製造装置(音波刺激)
実施の形態12.ウェハ洗浄工程を実施する製造方法および製造装置(音波刺激)
実施の形態13.量子井戸、二次元電子ガスを発生させるためのヘテロ接合をフォトリフレクタンスでモニタする製造方法
実施の形態14.フォトリフレクタンス、ラマン散乱、およびフォトルミネッセンスを評価手段として用いた製造方法および製造装置
Hereinafter, preferred embodiments for carrying out the present invention will be described with reference to the drawings. The contents of each embodiment are as listed below. In addition, the same code | symbol is attached | subjected to the same or corresponding structure.
Embodiment 1 FIG. Embodiment 2 of manufacturing method and manufacturing apparatus for performing thermal CVD 2. Manufacturing method and manufacturing apparatus for performing ECR 3. Manufacturing method and manufacturing apparatus for implementing ICP Deep RIE 4. Manufacturing method and manufacturing apparatus for performing vapor deposition 5. Manufacturing method and manufacturing apparatus for performing sputtering 6. Manufacturing method and manufacturing apparatus for carrying out ion implantation process 7. Manufacturing method and manufacturing apparatus for performing wafer cleaning process 8. Manufacturing method and manufacturing apparatus for performing liquid phase growth 9. Manufacturing method and manufacturing apparatus for carrying out plating process 10. Manufacturing method and manufacturing apparatus for carrying out polishing step Manufacturing method and manufacturing apparatus for performing plating process (sonic stimulation)
Embodiment 12 FIG. Manufacturing method and manufacturing apparatus for performing wafer cleaning process (sonic stimulation)
Embodiment 13 FIG. Embodiment 14. Manufacturing method for monitoring quantum well and heterojunction for generating two-dimensional electron gas by photoreflectance. Manufacturing method and manufacturing apparatus using photoreflectance, Raman scattering, and photoluminescence as evaluation means

実施の形態1.
本発明の実施の形態1は、熱CVDを実施する製造方法および製造装置である。
Embodiment 1 FIG.
Embodiment 1 of the present invention is a manufacturing method and manufacturing apparatus for performing thermal CVD.

[実施の形態1にかかる装置]
図1は本発明の実施の形態1にかかる熱CVD装置1を示す図である。図1において、半導体ウェハWが、高温に過熱するための下部電極2に設置される。上部電極3は、下部電極2と平行に設置されて下部電極2との間に高温状態を作製するための電極である。下部電極2と上部電極3の間に加熱ガス4が生じ、この部分でガスが分解し基板である半導体ウェハWに薄膜が成長される。ヒータ用電源5は、上部電極3を加熱するためのヒータ用電源である。ヒータ用電源6は、下部電極2を加熱するためのヒータ用電源である。チャンバー7は通常厚いステンレスで作製されている。ガス導入系8は、チャンバー7にガスを導入するためのガス導入系であり、バルブ8aが設けられている。真空ポンプ9は、チャンバー内に導入されたガスを外部に放出するためのものである。
[Apparatus according to Embodiment 1]
FIG. 1 is a diagram showing a thermal CVD apparatus 1 according to a first embodiment of the present invention. In FIG. 1, a semiconductor wafer W is placed on a lower electrode 2 for overheating to a high temperature. The upper electrode 3 is an electrode that is installed in parallel with the lower electrode 2 and creates a high-temperature state between the upper electrode 3 and the lower electrode 2. A heated gas 4 is generated between the lower electrode 2 and the upper electrode 3, and the gas is decomposed at this portion to grow a thin film on the semiconductor wafer W as a substrate. The heater power source 5 is a heater power source for heating the upper electrode 3. The heater power source 6 is a heater power source for heating the lower electrode 2. The chamber 7 is usually made of thick stainless steel. The gas introduction system 8 is a gas introduction system for introducing gas into the chamber 7, and is provided with a valve 8a. The vacuum pump 9 is for discharging the gas introduced into the chamber to the outside.

フォトリフレクタンスのプローブ光発生装置10が、プローブ光11を射出する。光検出器12は、半導体ウェハWで反射されたプローブ光11を受光するための光検出器である。フォトリフレクタンスのポンプ光発生装置13が、ポンプ光14を半導体ウェハWに射出し、これにより半導体が刺激される。   A photoreflectance probe light generator 10 emits probe light 11. The photodetector 12 is a photodetector for receiving the probe light 11 reflected by the semiconductor wafer W. The photoreflectance pump light generator 13 emits the pump light 14 onto the semiconductor wafer W, thereby stimulating the semiconductor.

熱CVD装置1は制御部20を備えている。制御部20は、ヒータ用電源5、6、バルブ8a、プローブ光発生装置10、光検出器12、ポンプ光発生装置13などに接続している。   The thermal CVD apparatus 1 includes a control unit 20. The control unit 20 is connected to the heater power supplies 5 and 6, the valve 8 a, the probe light generator 10, the photodetector 12, the pump light generator 13, and the like.

[実施の形態1の製造方法]
次に半導体製造工程を説明する。図2は、本発明の実施の形態1にかかる半導体製品の製造方法を示す製造フローである。
[Production Method of Embodiment 1]
Next, a semiconductor manufacturing process will be described. FIG. 2 is a manufacturing flow showing the manufacturing method of the semiconductor product according to the first embodiment of the present invention.

一般に、半導体製品は、半導体ウェハを作製し、場合によりエピ成長を行い、レジスト塗付、露光、現像工程でパターンを形成し、エッチングや膜形成を行うことを繰り返し、最終的に完成するものである。ただし、本明細書においては、「半導体製品」という言葉は、最終的な完成品を指す場合のみならず、その途中の半製品を指す場合でも用いる。   In general, a semiconductor product is a semiconductor wafer that is finally completed by producing a semiconductor wafer, optionally performing epi-growth, forming a pattern through resist coating, exposure, and development processes, and repeatedly performing etching and film formation. is there. However, in this specification, the term “semiconductor product” is used not only when referring to a final finished product but also when referring to a half-finished product.

まず、チャンバー7内の下部電極2上に半導体ウェハWを置き、ウェハセットがなされる(ステップS51)。   First, the semiconductor wafer W is placed on the lower electrode 2 in the chamber 7, and a wafer is set (step S51).

次に、ガス導入が実施される(ステップS52)。ここでは、ガス導入系8のバルブ8aを閉じ、真空排気系9から内部のガス(空気)を排出しチャンバー7の内部を真空状態にする。下部電極2を加熱し約300℃程度に設定する。ガス導入系8から所望のガスを導入し、真空排気系9の図示しないバルブを制御してガス排気量とのバランスを取って一定の圧力に設定する。通常は数torrの低真空状態に保持する。半導体をエッチングする場合はCHF,CF,O,Arなどのエッチングガスを導入し、膜を成膜する場合はSiH,H,NHなどの成膜ガスを導入する。 Next, gas introduction is performed (step S52). Here, the valve 8a of the gas introduction system 8 is closed, the internal gas (air) is exhausted from the vacuum exhaust system 9, and the inside of the chamber 7 is evacuated. The lower electrode 2 is heated and set to about 300 ° C. A desired gas is introduced from the gas introduction system 8 and a valve (not shown) of the vacuum exhaust system 9 is controlled to balance the gas exhaust amount and set to a constant pressure. Usually, it is kept at a low vacuum of several torr. When etching a semiconductor, an etching gas such as CHF 3 , CF 4 , O 2 , or Ar is introduced. When forming a film, a film forming gas such as SiH 4 , H 2 , or NH 3 is introduced.

一定の圧力に達した時点で加熱(ステップS53)が行われ、ヒータ用電源5をオンとしチャンバー7内部に高温状態400℃〜1200℃を形成する。   When a certain pressure is reached, heating is performed (step S53), the heater power supply 5 is turned on, and a high temperature state of 400 ° C to 1200 ° C is formed inside the chamber 7.

これにより成膜が行われる(ステップS55)。導入したガスが熱で分解する。半導体ウェハWがこの分解した元素に曝されることにより、半導体のエッチングやシリコン窒化膜の成膜が行われる。 Thereby, film formation is performed (step S55). The introduced gas is decomposed by heat. When the semiconductor wafer W is exposed to the decomposed element, the semiconductor is etched and the silicon nitride film is formed.

次に、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS55)、評価結果に基づいて製造条件が調整される(ステップS56)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed (step S55), and manufacturing conditions are adjusted based on the evaluation result (step S56). A detailed description of this part will be given later.

成膜が完了したら今回の製造プロセスが終了し、未完了であればプロセスがステップS52にループする(ステップS57)。   If the film formation is completed, the current manufacturing process ends. If the film formation is not completed, the process loops to step S52 (step S57).

[フォトリフレクタンス法の利用]
(基本技術)
本実施の形態では、この半導体製造工程において、新たにフォトリフレクタンスのモニタを追加することを特徴としている。プローブ光発生装置10からプローブ光11を発生させ、半導体ウェハWに照射する。照射したプローブ光11は半導体ウェハWで反射し、光検出器12で検出される。光強度は数μW/cmから数十μW/cm程度が一般的である。この時、ポンプ光発生装置13から、ポンプ光14を丁度プローブ光11が半導体ウェハWに照射される場所に重ねて照射する。ポンプ光14は一般的に532nm程度の波長で数十mW/cmの照射強度を用いる。このポンプ光14は短時間にパルス状に点滅させる。周波数は通常200Hzから2KHzを用いる。ポンプ光14をパルス状に点滅させることで半導体の光学的性質が変化しプローブ光11の反射率が変化する。この変化を光検出器12で検出する。変化率は小さいため、ロックインアンプがよく用いられる。次にプローブ光発生装置10内部で分光器を用いて単色化し照射波長を変化させる。
[Use of photoreflectance method]
(Basic technology)
The present embodiment is characterized in that a photoreflectance monitor is newly added in this semiconductor manufacturing process. The probe light 11 is generated from the probe light generator 10 and irradiated onto the semiconductor wafer W. The irradiated probe light 11 is reflected by the semiconductor wafer W and detected by the photodetector 12. The light intensity is generally about several μW / cm 2 to several tens μW / cm 2 . At this time, the pump light generator 13 irradiates the pump light 14 so as to overlap the place where the probe light 11 is irradiated onto the semiconductor wafer W. The pump light 14 generally uses an irradiation intensity of several tens of mW / cm 2 at a wavelength of about 532 nm. The pump light 14 blinks in a pulse shape in a short time. The frequency is usually 200 Hz to 2 KHz. By flashing the pump light 14 in a pulse shape, the optical properties of the semiconductor change and the reflectance of the probe light 11 changes. This change is detected by the photodetector 12. Since the rate of change is small, a lock-in amplifier is often used. Next, the probe light generator 10 is monochromatized using a spectroscope to change the irradiation wavelength.

図3はGaAsウェハを用いて測定されたフォトリフレクタンスの一実施例である。横軸はプローブ光のエネルギー、縦軸は反射率の変化量である。複数回の振動波形がみられる。これはフランツ・ケルディッシュ振動と呼ばれるものである。このフランツ・ケルディッシュ振動波形における振動周期やプローブ光強度依存性から、半導体表面の電界強度、表面再結合速度、フェルミレベル、ダングリングボンド密度が求まる。非常に詳細な情報を精度良く得ることができるという特徴がある。これらの原理はPhotovoltaic effects on Franz-Keldysh oscillations in photoreflectance spectra: Application to determination of surface Fermi level and surface recombination velocity in undoped GaAs/n-type GaAs epitaxial layer structure, Hideo Takeuchi, et al, JOURNAL OF APPLIED PHYSICS Vol.97,063708 (2005)に詳しく紹介されており、既に公知技術となっているため詳細な説明を省略する。   FIG. 3 shows an example of photoreflectance measured using a GaAs wafer. The horizontal axis represents the probe light energy, and the vertical axis represents the amount of change in reflectance. Multiple vibration waveforms are observed. This is called the Franz Keldish oscillation. The electric field strength, surface recombination velocity, Fermi level, and dangling bond density of the semiconductor surface can be determined from the vibration period and probe light intensity dependence in this Franz-Keldish vibration waveform. There is a feature that very detailed information can be obtained with high accuracy. These principles are described in Photovoltaic effects on Franz-Keldysh oscillations in photoreflectance spectra: Application to determination of surface Fermi level and surface recombination velocity in undoped GaAs / n-type GaAs epitaxial layer structure, Hideo Takeuchi, et al, JOURNAL OF APPLIED PHYSICS Vol. 97,063708 (2005), which has already been publicly known and will not be described in detail.

なお、特許文献2では、結果的に、フランツ・ケルディッシュ振動波形のうち低エネルギー側に現れる一つ又は二つの振動(ピーク)を評価することになる。つまり、特許文献2では、結果的に、図3においては1.42eV付近のピークや、その次の1.46eV付近のピークに現れる情報を利用するものに過ぎない。これでは、前述したような電界強度などの詳細な情報を取得することはできない。1.5eV以降に現れる微小な振動波形を含む解析を行ってはじめて、上記の電界強度等の情報を得ることができるのである。   In Patent Document 2, as a result, one or two vibrations (peaks) appearing on the low energy side of the Franz-Keldish vibration waveform are evaluated. That is, in Patent Document 2, as a result, only information that appears in the peak near 1.42 eV or the next peak near 1.46 eV in FIG. 3 is used. This makes it impossible to acquire detailed information such as the electric field strength as described above. Only when an analysis including a minute vibration waveform appearing after 1.5 eV is performed, information such as the electric field strength can be obtained.

本実施の形態を用いると、例えば熱CVDを例にとると、成膜中に、フォトリフレクタンス信号を測定し、半導体の状態をチェックし、表面状態に荒れが生じた場合、表面再結合速度の上昇、電界強度の増加がモニタできるため、温度やガス圧を変化させるなどのフィードバックを迅速に行うことができ、良好な成膜が可能になる。   When this embodiment is used, for example, in the case of thermal CVD, the photoreflectance signal is measured during film formation, the state of the semiconductor is checked, and when the surface state becomes rough, the surface recombination rate Therefore, it is possible to monitor the increase in electric field strength and the increase in electric field strength, so that it is possible to quickly perform feedback such as changing the temperature and gas pressure, and to achieve good film formation.

(本実施の形態の具体的構成)
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、成長している薄膜の結晶性である。この結晶性には、結晶欠陥、不純物、歪、多元系材料の場合はその組成比、易動度、表面の荒れ、成長中の温度などが含まれる。
また、PR法でモニタされる物理量としては、表面再結合速度が上昇した場合は、結晶欠陥の発生、不純物の混入が考えられる。電界強度が増加した場合は、結晶歪の増加、易動度の減少が考えられる。PRスペクトル強度が低下した場合や波形の半値幅が広がってブロードな波形になってしまう場合は、表面荒れが増大している。
(Specific configuration of the present embodiment)
(1) Use of PR method The state of a semiconductor to be evaluated by the PR method in this embodiment is the crystallinity of a growing thin film. This crystallinity includes crystal defects, impurities, strain, composition ratio, mobility, surface roughness, temperature during growth, etc. in the case of multi-component materials.
Moreover, as a physical quantity monitored by the PR method, when the surface recombination rate is increased, the generation of crystal defects and the mixing of impurities can be considered. When the electric field strength increases, the crystal strain increases and the mobility decreases. When the PR spectrum intensity is reduced or the half-value width of the waveform is widened to become a broad waveform, the surface roughness is increased.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、次のとおりである。
(i)電界強度はPRスペクトルの周期から求められる。周期が長くなるほど電界が強くなる。
(ii)表面再結合速度は、同様にPRスペクトルの周期から電界強度を求めるが、さらに、プローブ光の強度依存性を測定する。プローブ光強度を増加させるとスペクトルの周期が長くなり電界強度が低下する。この変動傾向を解析することにより表面再結合速度を測定する。表面再結合速度が大きいほどPRスペクトル周期が長くなり電界強度が増加し電界強度と再結合速度の区別がつき難くなるが、表面再結合速度はプローブ光の依存性からシミュレーションで正確に求めるのが異なる。
(iii)表面荒れが生じると、PR信号の減少が起きたり信号がブロードになる。
(iv)結晶欠陥や不純物、歪が多いと、電界強度や表面再結合速度が大きくなる。
(v)多元系の場合組成比がずれると、PRスペクトルの波長が全体的にシフトする。
(vi)成長中の温度が高くなると、PRスペクトル全体が低エネルギー側(波長側)にシフトする。これより温度を求めることができる。
(vii)PRのプローブ光の波長を変化させることで深さ方向の情報が得られる。長波長のプローブ光を用いると深いところまで測定することができる。
(viii)一般的に結晶性が良いほど、電界強度は低下し、表面再結合速度は低下する。
(2) Evaluation means of the present embodiment How to evaluate using the PR signal in the present embodiment is as follows.
(I) The electric field strength is obtained from the period of the PR spectrum. The longer the period, the stronger the electric field.
(Ii) For the surface recombination velocity, the electric field strength is similarly determined from the period of the PR spectrum, and the intensity dependency of the probe light is further measured. When the probe light intensity is increased, the spectrum period becomes longer and the electric field intensity decreases. The surface recombination velocity is measured by analyzing this variation tendency. The larger the surface recombination velocity, the longer the PR spectrum period and the greater the electric field strength, making it difficult to distinguish between the electric field strength and the recombination velocity. However, the surface recombination velocity can be accurately determined by simulation from the dependence of the probe light. Different.
(Iii) When surface roughness occurs, the PR signal decreases or the signal becomes broad.
(Iv) When there are many crystal defects, impurities, and strains, the electric field strength and the surface recombination rate increase.
(V) In the case of a multi-component system, if the composition ratio is shifted, the wavelength of the PR spectrum is shifted overall.
(Vi) When the temperature during growth increases, the entire PR spectrum shifts to the low energy side (wavelength side). From this, the temperature can be determined.
(Vii) Information in the depth direction can be obtained by changing the wavelength of the PR probe light. When a long wavelength probe light is used, it is possible to measure deep.
(Viii) Generally, the better the crystallinity, the lower the electric field strength and the lower the surface recombination rate.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、次に述べる動作を制御部が実施する。制御部20は、上記の評価基準に基づいて結晶性が低下したと認められた場合、下記の制御の少なくとも1つを実施する。
(i)炉内を高温にするように、ヒータ用電源5、6の発熱量(通電量)を制御する。
(ii)成長速度を下げるため供給ガス量を制限するように、バルブ8aを制御する。
(iii)ガスと共に導入する水素や窒素などの不活性キャリアガスの流量を増加させて、正確に結晶位置に原子を成長させるようにする。これは、不活性キャリアガスの流量を別途調節するためのバルブ(図示せず)を制御することになる。
(3) Feedback means of the present embodiment In the present embodiment, as to how the evaluation result by the PR method is fed back to which manufacturing condition, the controller performs the following operation. When it is recognized that the crystallinity has decreased based on the above evaluation criteria, the control unit 20 performs at least one of the following controls.
(I) The heat generation amount (energization amount) of the heater power sources 5 and 6 is controlled so that the temperature in the furnace becomes high.
(Ii) The valve 8a is controlled so as to limit the amount of supply gas in order to reduce the growth rate.
(Iii) Increasing the flow rate of an inert carrier gas such as hydrogen or nitrogen introduced together with the gas so that atoms are accurately grown at crystal positions. This controls a valve (not shown) for separately adjusting the flow rate of the inert carrier gas.

(4)本実施の形態の効果としては、成長条件を調整したので良質な結晶を得ることができる。 (4) As an effect of the present embodiment, since the growth conditions are adjusted, a high-quality crystal can be obtained.

[実施の形態1の効果]
従来の半導体製造工程では、半導体ウェハを作製し、場合によりエピ成長を行い、レジスト塗付、露光、現像工程でパターンを形成し、エッチングや膜形成を行うことを繰り返し、最終的に半導体製品を形成する。この時、レジスト塗付、露光、現像工程以外の、半導体製造工程で使用される装置は一般的に真空装置や液相装置が用いられている。
[Effect of Embodiment 1]
In the conventional semiconductor manufacturing process, a semiconductor wafer is manufactured, epi-growth is performed in some cases, a pattern is formed by resist coating, exposure, and development processes, and etching and film formation are repeated. Form. At this time, a vacuum apparatus or a liquid phase apparatus is generally used as an apparatus used in the semiconductor manufacturing process other than the resist coating, exposure, and development processes.

従来の半導体製造工程で使用する半導体製造装置は以上のように構成されているので、内部の状態がモニタし難く、製造している半導体ウェハがどのように加工、形成されているのか不明のまま製造することが多い。超高真空製造装置では電子線回折装置などが組み込めるため、表面の原子状態を観察しながら製造できるが、低真空製造装置では覗き窓から内部の色や形状を観察する程度で、半導体の出来栄えはプロセスが完了後、取り出して特性を評価することになる。ウェットプロセスでは、光学的な観察は難しく、電極を挿入して電気抵抗の変化を評価できる程度である。   Since the semiconductor manufacturing equipment used in the conventional semiconductor manufacturing process is configured as described above, it is difficult to monitor the internal state, and it remains unclear how the semiconductor wafer being manufactured is processed and formed. Often manufactured. Ultra-high vacuum manufacturing equipment can be built while observing the atomic state of the surface because it can incorporate an electron beam diffractometer, etc., but low vacuum manufacturing equipment can only observe the color and shape of the inside from the viewing window, and the performance of the semiconductor After the process is complete, it will be removed and evaluated for characteristics. In the wet process, optical observation is difficult, and the change in electrical resistance can be evaluated by inserting an electrode.

このように、従来の半導体製造装置は製造中に半導体を直接評価できないため良質の半導体の作製が難しいという問題点があった。つまり、フォトリフレクタンスのモニタ設備が設置されていないため、成膜中の状況を把握することが出来ず、良質の半導体を製造することが難しい。この点、本実施の形態では、半導体を形成中に半導体の性質をモニタできることにより、その情報をリアルタイムで形成条件にフィードバックし良質の半導体を製造することができる。   Thus, the conventional semiconductor manufacturing apparatus has a problem that it is difficult to manufacture a high-quality semiconductor because the semiconductor cannot be directly evaluated during manufacturing. That is, since no photoreflectance monitoring equipment is installed, it is difficult to grasp the situation during film formation, and it is difficult to manufacture a high-quality semiconductor. In this respect, in the present embodiment, since the properties of the semiconductor can be monitored during the formation of the semiconductor, the information can be fed back to the formation conditions in real time to manufacture a high-quality semiconductor.

[実施の形態1の変形例]
実施の形態1のプローブ光は照射場所が固定されているが、プローブ光を走査またはウェハを走査することで半導体ウェハ全面の面内分布を測定してもよい。つまり、半導体面内を走査するように半導体とプローブ光との相対的な位置関係を変化させることにより、半導体面内分布をフォトリフレクタンス法により評価してもよい。通常は光源、光検出器、半導体基板の幾何学的形状を固定するが、光源をテレビのブラウン管の電子ビームのように操作して、半導体基板を満遍なく観察しようということである。この場合、検出器を複数設けるか、反射した光を検出器にうまく導入するための反射板を設けることが好ましい。光源と検出器は固定して、ステージ(下部電極)を可動とするなどして、半導体をX−Y軸上で動かす。そうすれば半導体をまんべんなく評価することができる。
[Modification of Embodiment 1]
Although the irradiation location of the probe light of the first embodiment is fixed, the in-plane distribution of the entire surface of the semiconductor wafer may be measured by scanning the probe light or scanning the wafer. In other words, the semiconductor in-plane distribution may be evaluated by the photoreflectance method by changing the relative positional relationship between the semiconductor and the probe light so as to scan the semiconductor surface. Usually, the geometry of the light source, photodetector, and semiconductor substrate is fixed, but the light source is operated like an electron beam of a cathode ray tube of a television to observe the semiconductor substrate evenly. In this case, it is preferable to provide a plurality of detectors or to provide a reflector for successfully introducing the reflected light into the detector. The semiconductor is moved on the XY axis by fixing the light source and the detector and moving the stage (lower electrode). Then, the semiconductor can be evaluated evenly.

実施の形態1のポンプ光を用いる代わりに、プラズマ装置の場合は印加する高周波をパルス状に印加し、ポンプ光源を用いない簡略化した装置を構成してもよい。また、プラズマ装置以外の装置ではポンプ光の代わりに、電子ビーム、イオンビームを用いることも可能である。この場合も、ビームをパルス状に印加する。   Instead of using the pump light of the first embodiment, in the case of a plasma apparatus, a high frequency to be applied may be applied in a pulse shape, and a simplified apparatus that does not use a pump light source may be configured. Further, in an apparatus other than the plasma apparatus, an electron beam or an ion beam can be used instead of the pump light. Also in this case, the beam is applied in a pulse shape.

ウェットプロセスでは、音波を励起光の代わりに使用してもよい。ポンプ光は検出感度を上げるために用いているもので周波数が決まっていればよい。光ではなくても、周期的に半導体を刺激すればフォトリフレクタンス信号が得られる。
フォトリフレクタンススペクトルの振動周期から液温、半導体の表面温度を測定してもよい。温度が上昇すると半導体のバンドギャップが縮小する。そのためフォトリフレクタンスが現れるエネルギーが低く(波長は長く)なるからである。
In wet processes, sound waves may be used instead of excitation light. The pump light is used to increase the detection sensitivity, and the frequency only needs to be determined. Even if it is not light, a photoreflectance signal can be obtained by periodically stimulating the semiconductor.
The liquid temperature and the semiconductor surface temperature may be measured from the vibration period of the photoreflectance spectrum. As the temperature rises, the semiconductor band gap shrinks. This is because the energy at which photoreflectance appears is low (the wavelength is long).

実施の形態1ではプローブ光の波長を走査し振動波形を観察していたが、波長を走査するとある程度時間が必要になる。そこで量産工程ではプローブ波長を固定して光反射の変動強度だけをモニタしてもよく、これにより均一な半導体を製造できる。波長を固定するため迅速に製造工程にフィードバックすることができ、高額な分光器を省略することができる。   In the first embodiment, the wavelength of the probe light is scanned to observe the vibration waveform. However, scanning the wavelength requires a certain amount of time. Therefore, in the mass production process, the probe wavelength may be fixed and only the fluctuation intensity of the light reflection may be monitored, whereby a uniform semiconductor can be manufactured. Since the wavelength is fixed, it can be quickly fed back to the manufacturing process, and an expensive spectrometer can be omitted.

実施の形態1ではプローブ光の波長を走査していたが、複数の波長のプローブ光源を設置し、一度にフォトリフレクタンススペクトルを取得してもよい。これにより瞬時に一括してフォトリフレクタンススペクトルを測定することができる。複数の波長のプローブ光源は、光源を複数設置して実現すればよい。
虹色に分光した光を照射し、帯状に形成した複数のCCD受光器で同時に観察する範囲のすべての波長の光を取り込み、瞬時にスペクトルを取得してもよい。なお、複数の波長の単色プローブ光を用いるよりも特徴的な振動強度を示す波長を選べば、プローブ光源の設置数を削減することもできる。
評価対象が様々な半導体の場合、波長を操作してスペクトルの全体像を見て判断することが必要である。量産になった場合、得られるスペクトルは決まっているので、どこか一番感度のいい場所だけ注目しておけば、正常に製造できているかどうか判断できる。通常は、その波長の信号が低下すれば何か結晶性が低下していることになるので、これを製造方法にフォードバックする。
In the first embodiment, the wavelength of the probe light is scanned, but a probe light source having a plurality of wavelengths may be installed to obtain a photoreflectance spectrum at a time. As a result, the photoreflectance spectrum can be measured instantaneously and collectively. A probe light source having a plurality of wavelengths may be realized by installing a plurality of light sources.
It is also possible to irradiate rainbow-colored light, capture light of all wavelengths within the range simultaneously observed by a plurality of CCD light receivers formed in a strip shape, and acquire the spectrum instantaneously. Note that the number of probe light sources can be reduced by selecting a wavelength exhibiting a characteristic vibration intensity rather than using monochromatic probe light having a plurality of wavelengths.
When the evaluation target is various semiconductors, it is necessary to make a judgment by viewing the entire spectrum by manipulating the wavelength. In the case of mass production, the spectrum obtained is fixed, so if you focus only on the most sensitive place, you can judge whether it is manufactured normally. Usually, if the signal at that wavelength decreases, the crystallinity is decreased, and this is fordbacked to the manufacturing method.

実施の形態1ではプローブ光の入射角度を固定していたが、角度を変化させる構造、または異なる角度のプローブ光を設置することにより、半導体の深さ方向の情報を得てもよい。なお、プローブ光の角度を変更してもよく、プローブ光の波長を変化してもよい。半導体は通常数ミクロン単位でエピ成長したりイオン注入されたりするため、そのエピ膜厚が正確かなどの情報が必要になる。深さ方向とは表面から数ミクロンにわたってどのような状況になっているか評価することをいう。   Although the incident angle of the probe light is fixed in the first embodiment, information on the depth direction of the semiconductor may be obtained by installing a probe light having a structure that changes the angle or a different angle. Note that the angle of the probe light may be changed, and the wavelength of the probe light may be changed. Since semiconductors are usually epitaxially grown or ion-implanted in units of several microns, information on whether the epitaxial film thickness is accurate is required. The depth direction means to evaluate the situation over several microns from the surface.

これまで説明してきた半導体ウェハは半導体が露出した領域に光を照射することを想定していたが、絶縁膜が成膜されたウェハでも、照射光を絶縁膜のバンドギャップよりも小さい光を用いることで、半導体表面を評価することができる。加熱やプラズマ照射により絶縁膜が半導体に形成されていても半導体表面がプロセスの影響を受け変化するため、製造工程において半導体表面をモニタすることは重要である。   The semiconductor wafers described so far were supposed to irradiate light to the exposed region of the semiconductor, but even with a wafer with an insulating film formed, the irradiation light uses light smaller than the band gap of the insulating film. Thus, the semiconductor surface can be evaluated. Even if an insulating film is formed on a semiconductor by heating or plasma irradiation, it is important to monitor the semiconductor surface in the manufacturing process because the semiconductor surface changes due to the influence of the process.

「絶縁膜のバンドギャップ以下の光」「表面の半導体層のバンドギャップよりもエネルギーの小さいフォトリフレクタンス光」について、そのような光の具体的な説明(波長或いは周波数などのパラメータ)を、絶縁膜や表面の半導体層ごとに記載すると、下記のとおりである。Si(バンドギャップ:5.1eV)とGaAs基板(1.42eV)では当該関係が成立する。また、SiO(バンドギャップ:8.9eV)とGaAs基板(1.42eV)でも当該関係が成立する。また、Al0.31GaAs(バンドギャップ:1.85eV)とGaAs基板(1.42eV)とでも当該関係が成立する。 For “light below the band gap of the insulating film” and “photoreflectance light whose energy is smaller than the band gap of the semiconductor layer on the surface”, the specific description of such light (parameters such as wavelength or frequency) is insulated. It is as follows when it describes for every film | membrane and the semiconductor layer of the surface. This relationship is established between Si 3 N 4 (band gap: 5.1 eV) and a GaAs substrate (1.42 eV). In addition, this relationship also holds true for SiO 2 (band gap: 8.9 eV) and a GaAs substrate (1.42 eV). The relationship is also established between Al 0.31 GaAs (band gap: 1.85 eV) and a GaAs substrate (1.42 eV).

絶縁層や表面半導体層と、下層側に有る測定対称の半導体層の間は、光やバンドギャップ等については、表面にある膜のバンドギャップの方が下層になるものより大きくなければならない。逆の関係だと、表面で光が吸収されてしまい下に届かなくなるからである。   Between the insulating layer or the surface semiconductor layer and the measurement-symmetric semiconductor layer on the lower layer side, the band gap of the film on the surface must be larger than that of the lower layer with respect to the light and the band gap. This is because the reverse relationship is that light is absorbed by the surface and cannot reach below.

すなわち、実施の形態1の製造フローにおいて、半導体の表面にパッシベーション膜が成膜されている半導体を、パッシベーション膜のバンドギャップ以下の光を用いて半導体表面を直接評価する工程を含んでもよい。パッシベーション膜は、シリコン窒化膜やシリコン酸化膜、アルミナ膜、酸化インジューム錫膜、酸化マグネシューム膜、酸化チタン膜からなる群から選択した一つ以上の膜を含んでもよい。表面に第1のバンドギャップの第1半導体層が形成され半導体層の下層に第1のバンドギャップよりも小さな第2のバンドギャップの第2半導体層が設けられた半導体を取り扱っても良い。この場合、第1のバンドギャップよりもエネルギーの小さいフォトリフレクタンス光を用いて、第2半導体を評価してもよい。   That is, the manufacturing flow of the first embodiment may include a step of directly evaluating the semiconductor surface of the semiconductor in which the passivation film is formed on the surface of the semiconductor using light having a band gap less than that of the passivation film. The passivation film may include one or more films selected from the group consisting of a silicon nitride film, a silicon oxide film, an alumina film, an indium tin oxide film, a magnesium oxide film, and a titanium oxide film. A semiconductor in which a first semiconductor layer having a first band gap is formed on the surface and a second semiconductor layer having a second band gap smaller than the first band gap is provided below the semiconductor layer may be handled. In this case, the second semiconductor may be evaluated using photoreflectance light having energy smaller than that of the first band gap.

なお、上記実施の形態では熱CVD装置にフォトリフレクタンス装置を設けたものを示したが、半導体製造工程で良く用いられる、熱CVD装置、MBE装置、MOCVD装置、ドライエッチング装置、ECR装置、ICP装置、MBE装置、蒸着装置、スパッタ装置、イオン注入装置、アニール装置などに同様に適用することができる。すなわち、半導体製造工程としての、熱CVD、MBE、MOCVD、ドライエッチング、ECR、ICP、MBE、蒸着、スパッタ、イオン注入、アニールなどに同様に適用することができる。また、上記ドライプロセスだけでなく、ウエットエッチング装置、ウェハ洗浄装置、液相成長装置、メッキ装置、研磨装置などのウェットプロセスにも組み込むことができる。この点については、後述する実施の形態2以降において説明する。   In the above embodiment, a thermal CVD apparatus provided with a photoreflectance apparatus is shown. However, a thermal CVD apparatus, MBE apparatus, MOCVD apparatus, dry etching apparatus, ECR apparatus, ICP, which are often used in semiconductor manufacturing processes. The present invention can be similarly applied to an apparatus, an MBE apparatus, a vapor deposition apparatus, a sputtering apparatus, an ion implantation apparatus, an annealing apparatus, and the like. That is, it can be similarly applied to thermal CVD, MBE, MOCVD, dry etching, ECR, ICP, MBE, vapor deposition, sputtering, ion implantation, annealing, and the like as semiconductor manufacturing processes. In addition to the dry process, it can be incorporated into wet processes such as a wet etching apparatus, a wafer cleaning apparatus, a liquid phase growth apparatus, a plating apparatus, and a polishing apparatus. This point will be described in the second and later embodiments described later.

実施の形態2.
本発明の実施の形態2は、ECRを実施する製造方法および製造装置である。
Embodiment 2. FIG.
The second embodiment of the present invention is a manufacturing method and a manufacturing apparatus for performing ECR.

[実施の形態2にかかる装置]
図4は、本発明の実施の形態2にかかるECRスパッタ装置を示す図である。図4において、符号と構成の対応関係は下記のとおりである。100は、ECRスパッタ装置である。102は、プラズマ生成室である。102aは、プラズマ引き出し開口である。103は、反応室である。104は、マイクロ波導入孔である。105は、磁場コイルである。106は、排気口である。107は、ガス導入口である。108は、高周波電源である。109は、発信器及びEHチューナーである。110は、導波管である。111は、基板支持部である。112は、半導体基板である。113は、ターゲット電極である。バイアス電源DCが設けられている。115は、高周波電源である。120は、シールドである。B1、B2は、バルブであり、L1,L2は、ガスラインであり、M1,M2は、マスフローコントローラである。
[Apparatus according to Embodiment 2]
FIG. 4 is a diagram showing an ECR sputtering apparatus according to the second embodiment of the present invention. In FIG. 4, the correspondence between the symbols and the configuration is as follows. Reference numeral 100 denotes an ECR sputtering apparatus. Reference numeral 102 denotes a plasma generation chamber. Reference numeral 102a denotes a plasma extraction opening. 103 is a reaction chamber. Reference numeral 104 denotes a microwave introduction hole. Reference numeral 105 denotes a magnetic field coil. 106 is an exhaust port. Reference numeral 107 denotes a gas inlet. Reference numeral 108 denotes a high frequency power source. Reference numeral 109 denotes a transmitter and an EH tuner. Reference numeral 110 denotes a waveguide. 111 is a board | substrate support part. Reference numeral 112 denotes a semiconductor substrate. Reference numeral 113 denotes a target electrode. A bias power source DC is provided. Reference numeral 115 denotes a high frequency power source. 120 is a shield. B1 and B2 are valves, L1 and L2 are gas lines, and M1 and M2 are mass flow controllers.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method.

制御部140は、高周波電源108、バルブB1、B2、バイアス電源DC、高周波電源115とそれぞれ接続している。また、実施の形態1と同様に、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13とも接続している。   The control unit 140 is connected to the high-frequency power source 108, the valves B1 and B2, the bias power source DC, and the high-frequency power source 115, respectively. Further, similarly to the first embodiment, the probe light generator 10, the photodetector 12, and the pump light generator 13 are also connected.

[実施の形態2にかかる製造方法]
次に半導体製造工程を説明する。図5は、本発明の実施の形態2にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Second Embodiment]
Next, a semiconductor manufacturing process will be described. FIG. 5 is a manufacturing flow showing a method for manufacturing a semiconductor product according to the second embodiment of the present invention.

まず、基板支持部111に半導体基板112を置き、ウェハセットがなされる(ステップS151)。   First, the semiconductor substrate 112 is placed on the substrate support part 111, and a wafer is set (step S151).

次に、ガス導入が実施される(ステップS152)。ここでは、バルブB1およびB2を制御してガスを導入する。   Next, gas introduction is performed (step S152). Here, the gas is introduced by controlling the valves B1 and B2.

次にECRパワーが印加される(ステップS153)。これにより成膜が行われる(ステップS154)。   Next, ECR power is applied (step S153). Thereby, film formation is performed (step S154).

次に、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS155)、評価結果に基づいて製造条件が調整される(ステップS156)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed (step S155), and the manufacturing conditions are adjusted based on the evaluation result (step S156). A detailed description of this part will be given later.

成膜が完了したら今回の製造プロセスが終了し、未完了であればプロセスがステップS152にループする(ステップS157)。   If the film formation is completed, the current manufacturing process ends. If the film formation is not completed, the process loops to step S152 (step S157).

[フォトリフレクタンス法の利用]
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、次のとおりである。まず、ECR装置は、薄膜を成膜する場合とエッチングを行う場合とがある。薄膜を成長させる場合は、熱CVDと同様、結晶性を評価する。ここでいう結晶性には、結晶欠陥、不純物、歪、多元系材料の場合はその組成比、易動度、表面の荒れ、成長中の温度などが含まれる。エッチングを行う場合は、エッチングダメージを評価する。エッチングダメージには、ダメージの深さ、ダメージの種類、薄膜の残り厚などが含まれる。
PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(1) Use of PR method The state of a semiconductor to be evaluated by the PR method in this embodiment is as follows. First, the ECR apparatus has a case where a thin film is formed and a case where etching is performed. When growing a thin film, the crystallinity is evaluated as in the case of thermal CVD. The crystallinity here includes crystal defects, impurities, strains, and in the case of multi-component materials, the composition ratio, mobility, surface roughness, temperature during growth, and the like. When etching is performed, etching damage is evaluated. Etching damage includes the depth of damage, the type of damage, and the remaining thickness of the thin film.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、次に述べる動作を制御部が実施する。
ECRで膜成長を行う場合、結晶性が低下したと認められた場合は、制御部140は、ECRの高周波電力を抑制する制御、基板温度を上げる制御、成膜ガス濃度を下げる制御のうち少なくとも1つの制御を実施する。
ECRでエッチング中に結晶性が悪化したと認められた場合は、制御部140は、高周波電力を低下させる制御、内部のガス圧を上げてエッチングダメージを抑制する制御、基板温度を上げる制御のうち少なくとも1つの制御を実施する。
(3) Feedback means of the present embodiment In the present embodiment, as to how the evaluation result by the PR method is fed back to which manufacturing condition, the controller performs the following operation.
When film growth is performed by ECR, if it is recognized that the crystallinity has decreased, the control unit 140 performs at least one of control for suppressing high-frequency power of the ECR, control for raising the substrate temperature, and control for lowering the deposition gas concentration. One control is implemented.
When it is recognized by ECR that the crystallinity has deteriorated during etching, the control unit 140 controls the reduction of the high frequency power, the control of increasing the internal gas pressure to suppress the etching damage, and the control of raising the substrate temperature. At least one control is performed.

(4)本実施の形態の効果
成長条件を調整したので、良質な成膜ができる。
エッチング条件を調整したので、ダメージの少ないエッチングが可能になる。
(4) Effects of this embodiment Since the growth conditions are adjusted, a high-quality film can be formed.
Since the etching conditions are adjusted, etching with less damage is possible.

実施の形態3.
本発明の実施の形態3は、ICP−Deep−RIEを実施する製造方法および製造装置である。
Embodiment 3 FIG.
The third embodiment of the present invention is a manufacturing method and a manufacturing apparatus for performing ICP-Deep-RIE.

[実施の形態3にかかる装置]
図6は、本発明の実施の形態3にかかるICP−Deep−RIE装置200(以下、単に、装置200とも称す)を示す図である。符号Wは半導体ウェハである。ICP−Deep−RIE装置200は、Sm−Co永久磁石202と、マッチングユニット204と、RFジェネレータ206と、水冷RFコイル208a、208bと、耐熱ガラスカバー210と、SFガス入口212a、212bと、ステージ214と、メインバルブ216と、インダクタ220と、キャパシタ222と、電源224と、マッチングユニット226と、RFジェネレータ228と、冷媒経路230と、循環冷却システム232と、を備えている。
[Apparatus according to Embodiment 3]
FIG. 6 is a diagram showing an ICP-Deep-RIE apparatus 200 (hereinafter also simply referred to as apparatus 200) according to the third embodiment of the present invention. Reference symbol W denotes a semiconductor wafer. The ICP-Deep-RIE apparatus 200 includes an Sm-Co permanent magnet 202, a matching unit 204, an RF generator 206, water-cooled RF coils 208a and 208b, a heat-resistant glass cover 210, SF 6 gas inlets 212a and 212b, A stage 214, a main valve 216, an inductor 220, a capacitor 222, a power source 224, a matching unit 226, an RF generator 228, a refrigerant path 230, and a circulating cooling system 232 are provided.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method.

制御部240は、上記の装置200におけるガス導入にかかる構成およびICPパワー印加にかかる構成と接続している。   The control unit 240 is connected to the configuration related to gas introduction and the configuration related to ICP power application in the apparatus 200 described above.

[実施の形態3にかかる製造方法]
次に半導体製造工程を説明する。図7は、本発明の実施の形態3にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Third Embodiment]
Next, a semiconductor manufacturing process will be described. FIG. 7 is a manufacturing flow showing a method for manufacturing a semiconductor product according to the third embodiment of the present invention.

まず、ステージ214に半導体ウェハWを置き、ウェハセットがなされる(ステップS250)。   First, the semiconductor wafer W is placed on the stage 214, and a wafer is set (step S250).

次に、ガス導入が実施される(ステップS251)。ここでは、SFガス入口212a、212bの開閉のためバルブ(不図示)を制御してガスを導入する。 Next, gas introduction is performed (step S251). Here, gas is introduced by controlling a valve (not shown) for opening and closing the SF 6 gas inlets 212a and 212b.

次にICPパワーが印加される(ステップS252)。これにより成膜が行われる(ステップS253)。   Next, ICP power is applied (step S252). Thereby, film formation is performed (step S253).

次に、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS254)、評価結果に基づいて製造条件が調整される(ステップS255)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed (step S254), and the manufacturing conditions are adjusted based on the evaluation result (step S255). A detailed description of this part will be given later.

成膜が完了したら今回の製造プロセスが終了し、未完了であればプロセスがステップS251にループする(ステップS256)。   If the film formation is completed, the current manufacturing process ends. If the film formation is not completed, the process loops to step S251 (step S256).

[フォトリフレクタンス法の利用]
(本実施の形態の具体的構成)
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、次のとおりである。ICP装置もECR装置と作用はほとんど同じであるためPR法の用途は同様である。ICP装置では薄膜を成膜する場合とエッチングする場合がある。成長する場合は熱CVDと同様、結晶性(結晶欠陥、不純物、歪、多元系材料の場合はその組成比、易動度、表面の荒れ、成長中の温度など)を評価する。エッチングする場合は、エッチングダメージ(ダメージの深さ、ダメージの種類、薄膜の残り厚など)を評価する。
また、PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(Specific configuration of the present embodiment)
(1) Use of PR method The state of a semiconductor to be evaluated by the PR method in this embodiment is as follows. Since the operation of the ICP device is almost the same as that of the ECR device, the use of the PR method is the same. In the ICP apparatus, a thin film may be formed or etched. In the case of growth, crystallinity (crystal defects, impurities, strain, composition ratio, mobility, surface roughness, temperature during growth, etc. in the case of multi-component materials) is evaluated as in the case of thermal CVD. When etching, the etching damage (depth of damage, type of damage, remaining thickness of thin film, etc.) is evaluated.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、実施の形態2におけるECR装置の場合と同様である。
(3) Feedback means of the present embodiment In the present embodiment, how the evaluation result by the PR method is fed back to which manufacturing condition is the same as in the case of the ECR apparatus in the second embodiment.

(4)本実施の形態の効果は、実施の形態2におけるECR装置の場合と同様である。 (4) The effect of this embodiment is the same as that of the ECR apparatus in the second embodiment.

実施の形態4.
本発明の実施の形態4は、蒸着を実施する製造方法および製造装置である。
Embodiment 4 FIG.
Embodiment 4 of the present invention is a manufacturing method and manufacturing apparatus for performing vapor deposition.

[実施の形態4にかかる装置]
図8は、本発明の実施の形態4にかかる蒸着装置300を示す図である。真空ベッセル302の内部には、ヒータ付基板ホルダ304と、シャッタ308と、蒸発源制御部309および蒸着源310と、バッフル312とが設けられている。半導体基板W4がヒータ付基板ホルダ304にセットされている。油回転ポンプ314および油拡散ポンプ316によって、真空ベッセル302内のガスを引き抜くことができる。
[Apparatus according to Embodiment 4]
FIG. 8 is a diagram showing a vapor deposition apparatus 300 according to Embodiment 4 of the present invention. Inside the vacuum vessel 302, a substrate holder with heater 304, a shutter 308, an evaporation source control unit 309, an evaporation source 310, and a baffle 312 are provided. The semiconductor substrate W4 is set on the substrate holder 304 with heater. The gas in the vacuum vessel 302 can be extracted by the oil rotary pump 314 and the oil diffusion pump 316.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method.

制御部340は、蒸発源制御部309、油回転ポンプ314、油拡散ポンプ316と接続しているとともに、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13とも接続している。   The control unit 340 is connected to the evaporation source control unit 309, the oil rotary pump 314, and the oil diffusion pump 316, and is also connected to the probe light generation device 10, the light detector 12, and the pump light generation device 13.

[実施の形態4にかかる製造方法]
次に半導体製造工程を説明する。図9は、本発明の実施の形態4にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Fourth Embodiment]
Next, a semiconductor manufacturing process will be described. FIG. 9 is a manufacturing flow showing a method for manufacturing a semiconductor product according to the fourth embodiment of the present invention.

まず、ヒータ付基板ホルダ304に半導体基板W4をセットし、ウェハセットがなされる(ステップS350)。   First, the semiconductor substrate W4 is set on the substrate holder with heater 304, and a wafer is set (step S350).

次に、真空ポンプ(油回転ポンプ314、油拡散ポンプ316)の作動が実施される(ステップS351)。これにより真空ベッセル302内の圧力が所定値まで低下し、維持される。   Next, the operation of the vacuum pump (oil rotary pump 314, oil diffusion pump 316) is performed (step S351). As a result, the pressure in the vacuum vessel 302 is reduced to a predetermined value and maintained.

次に蒸発源310の加熱がなされる(ステップS352)。これにより成膜が行われる(ステップS353)。   Next, the evaporation source 310 is heated (step S352). Thereby, film formation is performed (step S353).

次に、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS354)、評価結果に基づいて製造条件が調整される(ステップS355)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed (step S354), and the manufacturing conditions are adjusted based on the evaluation result (step S355). A detailed description of this part will be given later.

成膜が完了したら今回の製造プロセスが終了し、未完了であればプロセスがステップS351にループする(ステップS356)。   If the film formation is completed, the current manufacturing process is terminated. If the film formation is not completed, the process loops to step S351 (step S356).

[フォトリフレクタンス法の利用]
(本実施の形態の具体的構成)
(1) PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、次のとおりである。蒸着装置では、蒸着で形成する薄膜の密度、不純物、歪、組成比、多元系材料の場合はその組成比、伝導度、表面の荒れ、成長中の温度などを評価する。蒸着では結晶性というより多結晶や非晶質膜を成膜するのが特徴である。
また、PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(Specific configuration of the present embodiment)
(1) Use of PR method The state of a semiconductor to be evaluated by the PR method in this embodiment is as follows. In the vapor deposition apparatus, the density, impurities, strain, composition ratio of the thin film formed by vapor deposition, and the composition ratio, conductivity, surface roughness, temperature during growth, and the like in the case of multi-component materials are evaluated. Vapor deposition is characterized by forming a polycrystalline or amorphous film rather than crystalline.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、次に述べる動作を制御部が実施する。
(i)蒸着装置で不純物が増えた場合は、真空度を上げる。
(ii)歪が増加した場合は、電子ビームの電流を絞って成膜速度を下げる。
(iii)組成比が変化した場合は、電子ビームを当てる割合を変えて不測元素が多く蒸着されるようにする。
(iv)伝導度が低下した場合は蒸着速度を下げて基板温度を上げる。
(v)表面荒れが生じた場合は蒸着速度を下げ、基板温度を上げ、真空度を上げる。
(3) Feedback means of the present embodiment In the present embodiment, as to how the evaluation result by the PR method is fed back to which manufacturing condition, the controller performs the following operation.
(I) Increase the degree of vacuum when impurities increase in the vapor deposition system.
(Ii) If the strain increases, the current of the electron beam is reduced to lower the film formation rate.
(Iii) When the composition ratio is changed, a large amount of unexpected elements is deposited by changing the ratio of application of the electron beam.
(Iv) If the conductivity decreases, increase the substrate temperature by decreasing the deposition rate.
(V) If surface roughness occurs, decrease the deposition rate, increase the substrate temperature, and increase the degree of vacuum.

(4)本実施の形態の効果は、蒸着条件を調整したため、組成比の整った良質で表面荒れが少ない膜が得られる。 (4) The effect of the present embodiment is that the deposition conditions are adjusted, so that a film having a good composition ratio and less surface roughness can be obtained.

実施の形態5.
本発明の実施の形態5は、スパッタを実施する製造方法および製造装置である。
Embodiment 5 FIG.
Embodiment 5 of the present invention is a manufacturing method and a manufacturing apparatus for performing sputtering.

[実施の形態5にかかる装置]
図10は、本発明の実施の形態5にかかるスパッタ装置400を示す図である。チャンバー402の内部には、基板電極404とターゲット412が対向して配置されている。ターゲット412は高圧電源414と接続している。チャンバー402は、排気管406を介して図示しない真空ポンプに接続している。ガス導入管410には途中にバルブ408が配置されている。
[Apparatus according to Embodiment 5]
FIG. 10 is a diagram showing a sputtering apparatus 400 according to the fifth embodiment of the present invention. Inside the chamber 402, a substrate electrode 404 and a target 412 are arranged to face each other. The target 412 is connected to the high voltage power source 414. The chamber 402 is connected to a vacuum pump (not shown) via an exhaust pipe 406. A valve 408 is disposed in the gas introduction pipe 410 on the way.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method.

制御部440は、バルブ408、高圧電源414、図示しない真空ポンプなどに接続しているとともに、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13とも接続している。   The control unit 440 is connected to the valve 408, the high-voltage power supply 414, a vacuum pump (not shown), and the like, and is also connected to the probe light generator 10, the photodetector 12, and the pump light generator 13.

[実施の形態5にかかる製造方法]
次に半導体製造工程を説明する。図11は、本発明の実施の形態5にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Embodiment 5]
Next, a semiconductor manufacturing process will be described. FIG. 11 is a manufacturing flow showing a method for manufacturing a semiconductor product according to the fifth embodiment of the present invention.

まず、基板電極402側に半導体基板をセットし、ウェハセットがなされる(ステップS450)。   First, a semiconductor substrate is set on the substrate electrode 402 side, and a wafer is set (step S450).

次に、ガス導入が実施される(ステップS451)。つまり、図示しない真空ポンプの作動とともに、バルブ408が制御されて、チャンバー402内に所定圧力で所定ガスが充填される。   Next, gas introduction is performed (step S451). That is, the valve 408 is controlled with the operation of a vacuum pump (not shown), and the chamber 402 is filled with a predetermined gas at a predetermined pressure.

次に、高圧電源414が制御されて高圧電源の印加がなされる(ステップS452)。これによりスパッタリングによる成膜が行われる(ステップS453)。   Next, the high voltage power source 414 is controlled to apply the high voltage power source (step S452). Thereby, film formation by sputtering is performed (step S453).

次に、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS454)、評価結果に基づいて製造条件が調整される(ステップS455)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed (step S454), and the manufacturing conditions are adjusted based on the evaluation result (step S455). A detailed description of this part will be given later.

成膜が完了したら今回の製造プロセスが終了し、未完了であればプロセスがステップS451にループする(ステップS456)。   If the film formation is completed, the current manufacturing process ends. If the film formation is not completed, the process loops to step S451 (step S456).

[フォトリフレクタンス法の利用]
(本実施の形態の具体的構成)
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、スパッタ装置は蒸着とほぼ同じである。スパッタ装置では、蒸着で形成する薄膜の密度、不純物、歪、組成比、多元系材料の場合はその組成比、伝導度、表面の荒れ、成長中の温度などを評価する。スパッタ装置では結晶性というより多結晶や非晶質膜を成膜するのが特徴である。
また、PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(Specific configuration of the present embodiment)
(1) Use of PR method In this embodiment, the state of a semiconductor to be evaluated by the PR method is almost the same as that of vapor deposition. In the sputtering apparatus, the density, impurities, strain, composition ratio of a thin film formed by vapor deposition, and the composition ratio, conductivity, surface roughness, temperature during growth, and the like in the case of multi-component materials are evaluated. The sputtering apparatus is characterized by forming a polycrystalline or amorphous film rather than crystallinity.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、実施の形態4で説明した蒸着装置の場合と同様である。
(3) Feedback means of the present embodiment In the present embodiment, how the evaluation result by the PR method is fed back to which manufacturing condition is the same as that of the vapor deposition apparatus described in the fourth embodiment.

(4)本実施の形態の効果は、実施の形態4で説明した蒸着装置の場合と同様である。 (4) The effect of this embodiment is the same as that of the vapor deposition apparatus described in the fourth embodiment.

実施の形態6.
本発明の実施の形態6は、イオン注入工程を実施する製造方法および製造装置である。
Embodiment 6 FIG.
Embodiment 6 of the present invention is a manufacturing method and a manufacturing apparatus for performing an ion implantation process.

[実施の形態6にかかる装置]
図12は、本発明の実施の形態6にかかるイオン注入装置500を示す図である。60kVの高電圧電源502と、ガス系統ソース電源504と、拡散ポンプ506と、イオンソース508と、アナライザマグネット512と、100keV電源514と、ステージ516とを備えている。510はイオンビームである。ステージ516上に半導体基板W6が配置される。高電圧電源502、ガス系統ソース電源504、イオンソース508は、主にイオン量の調節にかかる構成である。アナライザマグネット514、100keV電源514が、主にイオン注入にかかる構成である。
[Apparatus according to Embodiment 6]
FIG. 12 is a diagram showing an ion implantation apparatus 500 according to the sixth embodiment of the present invention. A 60 kV high-voltage power supply 502, a gas system source power supply 504, a diffusion pump 506, an ion source 508, an analyzer magnet 512, a 100 keV power supply 514, and a stage 516 are provided. 510 is an ion beam. A semiconductor substrate W6 is disposed on the stage 516. The high-voltage power source 502, the gas system source power source 504, and the ion source 508 are mainly configured to adjust the ion amount. The analyzer magnet 514 and the 100 keV power source 514 are mainly configured for ion implantation.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method.

制御部540は、上述したイオン量の調節にかかる構成およびイオン注入気かかる構成に接続しているとともに、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13とも接続している。   The control unit 540 is connected to the configuration related to the adjustment of the ion amount and the configuration related to the ion implantation, and is also connected to the probe light generation device 10, the photodetector 12, and the pump light generation device 13.

[実施の形態6にかかる製造方法]
次に半導体製造工程を説明する。図13は、本発明の実施の形態6にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Sixth Embodiment]
Next, a semiconductor manufacturing process will be described. FIG. 13 is a manufacturing flow showing a method for manufacturing a semiconductor product according to the sixth embodiment of the present invention.

まず、ステージ516に半導体基板W6をセットし、ウェハセットがなされる(ステップS550)。   First, the semiconductor substrate W6 is set on the stage 516, and a wafer is set (step S550).

次に、制御部540が上記のイオン発生にかかる構成を制御して、イオン発生が実施される(ステップS551)。   Next, the control unit 540 controls the configuration related to the above-described ion generation, and the ion generation is performed (step S551).

次に、制御部540が上記のイオン注入にかかる構成を制御して、イオン注入が実施される(ステップS552)。   Next, the control unit 540 controls the configuration related to the above ion implantation, and the ion implantation is performed (step S552).

次に、半導体基板W6に対して、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS553)、評価結果に基づいて製造条件が調整される(ステップS554)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed on the semiconductor substrate W6 (step S553), and manufacturing conditions are adjusted based on the evaluation result (step S554). A detailed description of this part will be given later.

成膜が完了したら今回の製造プロセスが終了し、未完了であればプロセスがステップS551にループする(ステップS555)。   If the film formation is completed, the current manufacturing process ends. If the film formation is not completed, the process loops to step S551 (step S555).

[フォトリフレクタンス法の利用]
(本実施の形態の具体的構成)
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、イオン注入装置では注入される結晶の結晶性を評価する。この結晶性とは、結晶欠陥、注入される不純物、歪、多元系材料の場合はその組成比、易動度、表面の荒れ、成長中の温度などを含む。
また、PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(Specific configuration of the present embodiment)
(1) Use of PR method As the state of a semiconductor to be evaluated by the PR method in this embodiment, the ion implantation apparatus evaluates the crystallinity of an implanted crystal. This crystallinity includes crystal defects, implanted impurities, strain, composition ratio in the case of multi-component materials, mobility, surface roughness, temperature during growth, and the like.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、イオン注入で不純物が増加した場合、真空度を良くする。その他、蒸着と同じである。
(3) Feedback means of this embodiment In this embodiment, as to how the evaluation result by the PR method is fed back to which manufacturing condition, the degree of vacuum is improved when impurities are increased by ion implantation. Others are the same as vapor deposition.

(4)本実施の形態の効果は、真空度を調整したため、不純物の少なく良質な結晶のイオン注入が可能になる。 (4) The effect of this embodiment is that the degree of vacuum is adjusted, so that ion implantation of high-quality crystals with few impurities is possible.

実施の形態7.
本発明の実施の形態7は、ウェハ洗浄工程を実施する製造方法および製造装置である。
Embodiment 7 FIG.
Embodiment 7 of the present invention is a manufacturing method and a manufacturing apparatus for performing a wafer cleaning process.

[実施の形態7にかかる装置]
図14は、本発明の実施の形態7にかかるウェハ洗浄装置600を示す図である。本装置は、ウェハWを洗浄するものである。621は、洗浄槽である。621aは、外壁である。623は、洗浄槽底部である。625は、排液口である。629は、排液案内部である。631は、上面である。633は、中央排液口である。635は、外側排液口である。637、643は、循環配管である。639は、その回転数を制御することで洗浄液の攪拌速度を調節する役割を果たす循環ポンプである。641は、フィルタである。645は、外槽である。647は、外周壁である。653は、混合洗浄液である。634は、洗浄液温度を調節する役割を果たすヒータである。図中矢印のごとく洗浄液が循環する。
[Apparatus according to Embodiment 7]
FIG. 14 shows a wafer cleaning apparatus 600 according to the seventh embodiment of the present invention. This apparatus cleans the wafer W. Reference numeral 621 denotes a cleaning tank. 621a is an outer wall. 623 is a washing tank bottom. 625 is a drainage port. Reference numeral 629 denotes a drainage guide unit. Reference numeral 631 denotes an upper surface. Reference numeral 633 denotes a central drain port. Reference numeral 635 denotes an outer drainage port. 637 and 643 are circulation pipes. Reference numeral 639 denotes a circulation pump that plays a role of adjusting the stirring speed of the cleaning liquid by controlling the number of rotations thereof. Reference numeral 641 denotes a filter. 645 is an outer tub. Reference numeral 647 denotes an outer peripheral wall. Reference numeral 653 denotes a mixed cleaning liquid. A heater 634 serves to adjust the temperature of the cleaning liquid. The cleaning liquid circulates as shown by the arrows in the figure.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method.

制御部640は、ヒータ634および循環ポンプ639に接続しているとともに、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13とも接続している。   The controller 640 is connected to the heater 634 and the circulation pump 639, and is also connected to the probe light generator 10, the photodetector 12, and the pump light generator 13.

[実施の形態7にかかる製造方法]
次に半導体製造工程を説明する。図15は、本発明の実施の形態7にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Embodiment 7]
Next, a semiconductor manufacturing process will be described. FIG. 15 is a manufacturing flow showing a method of manufacturing a semiconductor product according to the seventh embodiment of the present invention.

まず、洗浄槽621内に半導体ウェハWをセットし、ウェハセットがなされる(ステップS650)。   First, the semiconductor wafer W is set in the cleaning tank 621, and the wafer is set (step S650).

次に、ヒータ634および循環ポンプ639の制御が行われることにより、所定の温度および攪拌速度によって、洗浄が実施される(ステップS651)。   Next, by controlling the heater 634 and the circulation pump 639, cleaning is performed at a predetermined temperature and stirring speed (step S651).

次に、半導体ウェハWに対して、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS652)、評価結果に基づいて製造条件が調整される(ステップS653)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed on the semiconductor wafer W (step S652), and manufacturing conditions are adjusted based on the evaluation result (step S653). A detailed description of this part will be given later.

洗浄が完了したら今回の洗浄プロセスが終了し、未完了であればプロセスがステップS651にループする(ステップS654)。   If the cleaning is completed, the current cleaning process ends. If the cleaning process is not completed, the process loops to step S651 (step S654).

[フォトリフレクタンス法の利用]
(本実施の形態の具体的構成)
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、ウェハ洗浄装置では、表面の残留不純物、エッチング量、表面荒れを評価する。
また、PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(Specific configuration of the present embodiment)
(1) Use of PR Method As a semiconductor state to be evaluated by the PR method in this embodiment, the wafer cleaning apparatus evaluates residual impurities, etching amount, and surface roughness on the surface.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、次のとおりである。残留不純物がある場合、PRスペクトルの強度が低下する。そこで、PRスペクトルの強度低下が認められた場合は、制御部640が、洗浄水量や水の噴出強度を増加させるようにヒータ634および循環ポンプ639を制御する。
(3) Feedback Means of the Present Embodiment In the present embodiment, how to feed back the evaluation result by the PR method to which manufacturing condition is as follows. When there are residual impurities, the PR spectrum intensity decreases. Therefore, when a decrease in the intensity of the PR spectrum is recognized, the control unit 640 controls the heater 634 and the circulation pump 639 so as to increase the amount of washing water and the water ejection intensity.

(4)本実施の形態の効果としては、洗浄水量や強度を調整したため、良好なウェハ洗浄ができる。 (4) As an effect of the present embodiment, since the cleaning water amount and strength are adjusted, good wafer cleaning can be performed.

実施の形態8.
本発明の実施の形態8は、液相成長を実施する製造方法および製造装置である。
Embodiment 8 FIG.
Embodiment 8 of the present invention is a manufacturing method and manufacturing apparatus for performing liquid phase growth.

[実施の形態8にかかる装置]
図16は、本発明の実施の形態8にかかる液相成長装置700を示す図である。液相成長装置700は、ケース702と、ヒータ704a、704b、706a、706bと、ソース結晶716が内部に注がれたソース容器708と、配管710と、内部に不純物としてのPまたはTeが注がれた不純物容器712と、バルブ711と、サブヒータ714と、カーボンポート718とを備えている。半導体基板W8に、ソース結晶716により薄膜の液相成長が実施される。
[Apparatus according to Embodiment 8]
FIG. 16 is a diagram showing a liquid phase growth apparatus 700 according to the eighth embodiment of the present invention. The liquid phase growth apparatus 700 includes a case 702, heaters 704a, 704b, 706a, and 706b, a source container 708 in which a source crystal 716 is poured, a pipe 710, and P or Te as an impurity therein. A removed impurity container 712, a valve 711, a sub-heater 714, and a carbon port 718 are provided. Liquid phase growth of a thin film is performed on the semiconductor substrate W8 by the source crystal 716.

配管710は、ソース結晶供給部720に接続している。ソース結晶供給部720は、ソース結晶として、本実施の形態ではGaAsを供給することができるものとする。特に、本実施の形態では、ソース結晶供給部720内に、Ga供給部とAs供給部とが個別に設けられており、それぞれの供給量を可変とすることで、ソース結晶として供給するGaAsの濃度比を調節可能な構成とする。そして、制御部740と接続することでGaAsの濃度比を所望濃度比に調節可能であるものとする。   The pipe 710 is connected to the source crystal supply unit 720. The source crystal supply unit 720 can supply GaAs in the present embodiment as a source crystal. In particular, in the present embodiment, a Ga supply unit and an As supply unit are individually provided in the source crystal supply unit 720, and by making each supply amount variable, GaAs supplied as a source crystal can be supplied. The concentration ratio is adjustable. It is assumed that the concentration ratio of GaAs can be adjusted to a desired concentration ratio by connecting to the control unit 740.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method.

制御部740は、ヒータ704a、704b、706a、706bと、バルブ711と、サブヒータ714と、ソース結晶供給部720に接続しているとともに、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13とも接続している。   The control unit 740 is connected to the heaters 704a, 704b, 706a, and 706b, the valve 711, the sub-heater 714, and the source crystal supply unit 720, and includes the probe light generator 10, the photodetector 12, and pump light generation. The device 13 is also connected.

[実施の形態8にかかる製造方法]
次に半導体製造工程を説明する。図17は、本発明の実施の形態8にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Eighth Embodiment]
Next, a semiconductor manufacturing process will be described. FIG. 17 is a manufacturing flow showing the method of manufacturing a semiconductor product according to the eighth embodiment of the present invention.

まず、半導体基板W8をセットし、ウェハセットがなされる(ステップS750)。   First, the semiconductor substrate W8 is set, and a wafer is set (step S750).

次に、バルブ711の制御等により成長液の導入が実施される。(ステップS751)。なお、制御部740の制御により、ソース結晶の供給量を調節したり、GaAsの濃度比を調節したり、不純物容器712からの不純物添加量の調節などが実施される。   Next, the growth liquid is introduced by controlling the valve 711 or the like. (Step S751). Note that the control of the control unit 740 adjusts the supply amount of the source crystal, adjusts the concentration ratio of GaAs, and adjusts the impurity addition amount from the impurity container 712.

次に、制御部740はヒータ704a、704b、706a、706bおよびサブヒータ714を制御して、加熱が行われる(ステップS752)。これにより、液相成長による成膜が実施される(ステップS753)。   Next, the controller 740 controls the heaters 704a, 704b, 706a, 706b and the sub heater 714 to perform heating (step S752). Thereby, film formation by liquid phase growth is performed (Step S753).

次に、半導体基板W8に対して、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS754)、評価結果に基づいて製造条件が調整される(ステップS755)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed on the semiconductor substrate W8 (step S754), and manufacturing conditions are adjusted based on the evaluation result (step S755). A detailed description of this part will be given later.

洗浄が完了したら今回の洗浄プロセスが終了し、未完了であればプロセスがステップS751にループする(ステップS756)。   If the cleaning is completed, the current cleaning process ends. If the cleaning is not completed, the process loops to step S751 (step S756).

[フォトリフレクタンス法の利用]
(本実施の形態の具体的構成)
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、液相成長装置では、成長している薄膜の結晶性を評価する。この結晶性には、結晶欠陥、不純物、歪、多元系材料の場合はその組成比、易動度、表面の荒れ、成長中の温度などが含まれる。
また、PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(Specific configuration of the present embodiment)
(1) Use of PR method As a state of a semiconductor to be evaluated by the PR method in this embodiment, a liquid phase growth apparatus evaluates the crystallinity of a growing thin film. This crystallinity includes crystal defects, impurities, strain, composition ratio, mobility, surface roughness, temperature during growth, etc. in the case of multi-component materials.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、次のとおりである。結晶性が低下したと認められた場合、制御部740は、液温度を上げる制御と液流量を下げる制御のうち少なくとも一方を実施する。
(3) Feedback Means of the Present Embodiment In the present embodiment, how to feed back the evaluation result by the PR method to which manufacturing condition is as follows. When it is recognized that the crystallinity has decreased, the control unit 740 performs at least one of the control for increasing the liquid temperature and the control for decreasing the liquid flow rate.

(4)本実施の形態の効果としては、上記条件を調整したため、良好な結晶が得られる。 (4) As an effect of the present embodiment, since the above conditions are adjusted, a good crystal can be obtained.

実施の形態9.
本発明の実施の形態9は、めっき工程を実施する製造方法および製造装置である。
Embodiment 9 FIG.
Embodiment 9 of the present invention is a manufacturing method and a manufacturing apparatus for performing a plating step.

[実施の形態9にかかる装置]
図18は、本発明の実施の形態9にかかる、めっき装置800を示す図である。めっき装置800は、電解めっきを行う装置である。801は、めっき処理槽である。802は、半導体ウェハである。803は、ウェハ支持部である。804は、シールパッキン(カソード電極に電気的に接続)である。805は、環状支持台である。806は、トップリングである。807は、ウェハ押さえである。808は、めっき液流出口である。809は、不溶性アノード電極である。810は、めっき液排出路である。811は、めっき液供給配管である。812は、めっき液噴射ノズル土台配管である。813は、めっき液噴射ノズルである。830は、めっき液供給部であり、めっき液の供給源とその流出量を制御するポンプ等からなる。832は、電解めっきの印加電界を生成および調節するための電界制御部である。
[Apparatus according to Embodiment 9]
FIG. 18 is a diagram showing a plating apparatus 800 according to the ninth embodiment of the present invention. The plating apparatus 800 is an apparatus that performs electrolytic plating. Reference numeral 801 denotes a plating tank. Reference numeral 802 denotes a semiconductor wafer. Reference numeral 803 denotes a wafer support. Reference numeral 804 denotes a seal packing (electrically connected to the cathode electrode). Reference numeral 805 denotes an annular support. Reference numeral 806 denotes a top ring. Reference numeral 807 denotes a wafer retainer. Reference numeral 808 denotes a plating solution outlet. Reference numeral 809 denotes an insoluble anode electrode. Reference numeral 810 denotes a plating solution discharge path. 811 is a plating solution supply pipe. Reference numeral 812 denotes a plating solution injection nozzle base pipe. 813 is a plating solution spray nozzle. A plating solution supply unit 830 includes a supply source of the plating solution and a pump for controlling the outflow amount thereof. Reference numeral 832 denotes an electric field control unit for generating and adjusting an applied electric field for electrolytic plating.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method.

制御部840は、めっき液供給部830および電界制御部832と接続しているとともに、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13とも接続している。   The control unit 840 is connected to the plating solution supply unit 830 and the electric field control unit 832, and is also connected to the probe light generation device 10, the photodetector 12, and the pump light generation device 13.

[実施の形態9にかかる製造方法]
次に半導体製造工程を説明する。図19は、本発明の実施の形態9にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Embodiment 9]
Next, a semiconductor manufacturing process will be described. FIG. 19 is a manufacturing flow showing the method of manufacturing a semiconductor product according to the ninth embodiment of the present invention.

まず、半導体ウェハ802をセットし、ウェハセットがなされる(ステップS851)。   First, the semiconductor wafer 802 is set, and the wafer is set (step S851).

次に、制御部840がめっき液供給部830を制御することで、めっき液の導入が実施される。(ステップS852)。   Next, the control unit 840 controls the plating solution supply unit 830 so that the plating solution is introduced. (Step S852).

次に、制御部840が電界制御部832を制御することで、電気分解が行われる(ステップS853)。これにより、半導体ウェハ802表面にめっきの成膜が実施される(ステップS854)。   Next, the control unit 840 controls the electric field control unit 832 to perform electrolysis (step S853). Thus, plating film formation is performed on the surface of the semiconductor wafer 802 (step S854).

次に、半導体ウェハ802に対して、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS855)、評価結果に基づいて製造条件が調整される(ステップS856)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed on the semiconductor wafer 802 (step S855), and manufacturing conditions are adjusted based on the evaluation result (step S856). A detailed description of this part will be given later.

めっきが完了したら今回のめっきプロセスが終了し、未完了であればプロセスがステップS852にループする(ステップS857)。   If the plating is completed, the current plating process is terminated. If the plating is not completed, the process loops to step S852 (step S857).

[フォトリフレクタンス法の利用]
(本実施の形態の具体的構成)
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、液相成長装置では、主に金属を成長させるが、その成長している薄膜の結晶性を評価する。結晶性には、結晶欠陥、不純物、歪、多元系材料の場合はその組成比、易動度、表面の荒れ、成長中の温度などが含まれる。
また、PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(Specific configuration of the present embodiment)
(1) Use of PR method In the present embodiment, as a state of a semiconductor to be evaluated by the PR method, a liquid phase growth apparatus mainly grows metal, but the crystallinity of the growing thin film is evaluated. The crystallinity includes crystal defects, impurities, strain, composition ratio in the case of multi-component materials, mobility, surface roughness, temperature during growth, and the like.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、実施の形態8における液相成長装置の場合と同様である。
(3) Feedback means of this embodiment In this embodiment, how to feed back the evaluation results by the PR method to which manufacturing conditions is the same as in the case of the liquid phase growth apparatus in the eighth embodiment.

(4)本実施の形態の効果は、実施の形態8における液相成長装置の場合と同様である。 (4) The effect of the present embodiment is the same as that of the liquid phase growth apparatus in the eighth embodiment.

なお、実施の形態10の変形例として、無電解めっき装置に対してPR法にかかる構成を取り付けて、上記の製造方法および制御を実施しても良い。   As a modification of the tenth embodiment, the above-described manufacturing method and control may be performed by attaching a configuration related to the PR method to an electroless plating apparatus.

実施の形態10.
本発明の実施の形態10は、研磨工程を実施する製造方法および製造装置である。
Embodiment 10 FIG.
Embodiment 10 of the present invention is a manufacturing method and a manufacturing apparatus for performing a polishing process.

[実施の形態10にかかる装置]
図20は、本発明の実施の形態10にかかるCMP研磨装置900を示す図である。912は、プラテンである。914は、研磨パッドである。916は、ウェハホルダーである。918は、スラリー供給ノズルである。920は、半導体ウェハである。
[Apparatus according to Embodiment 10]
FIG. 20 is a diagram showing a CMP polishing apparatus 900 according to the tenth embodiment of the present invention. Reference numeral 912 denotes a platen. 914 is a polishing pad. Reference numeral 916 denotes a wafer holder. Reference numeral 918 denotes a slurry supply nozzle. Reference numeral 920 denotes a semiconductor wafer.

実施の形態1と同様に、PR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13が備えられている。本実施の形態では、ウェハホルダー916および半導体ウェハ920が、ワイドギャップ半導体であり、プローブ光およびポンプ光に対して透明である。これにより、図20の位置関係によってもPR法を実施することができる。   As in the first embodiment, a probe light generation device 10, a photodetector 12, and a pump light generation device 13 are provided as a configuration for performing the PR method. In the present embodiment, wafer holder 916 and semiconductor wafer 920 are wide gap semiconductors and are transparent to probe light and pump light. As a result, the PR method can be implemented also by the positional relationship of FIG.

制御部940は、プラテン912を回転制御するモータ、ウェハホルダー916の回転制御モータおよび位置制御用の機構、およびスラリー供給ノズル918と接続しているとともに、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13とも接続している。   The control unit 940 is connected to a motor that controls the rotation of the platen 912, a rotation control motor and a position control mechanism for the wafer holder 916, and a slurry supply nozzle 918, as well as the probe light generator 10, the photodetector 12, The pump light generator 13 is also connected.

[実施の形態10にかかる製造方法]
次に半導体製造工程を説明する。図21は、本発明の実施の形態10にかかる半導体製品の製造方法を示す製造フローである。
[Manufacturing Method According to Tenth Embodiment]
Next, a semiconductor manufacturing process will be described. FIG. 21 is a manufacturing flow showing the method of manufacturing a semiconductor product according to the tenth embodiment of the present invention.

まず、半導体ウェハ920をウェハホルダー916にセットし、ウェハセットがなされる(ステップS950)。   First, the semiconductor wafer 920 is set on the wafer holder 916, and the wafer is set (step S950).

次に、制御部940の制御により、ウェハホルダー916およびプラテン912の回転等や、スラリー供給ノズル918を介したスラリー供給が実施され、研磨が実施される(ステップS951)。   Next, under the control of the control unit 940, rotation of the wafer holder 916 and the platen 912, etc., and slurry supply through the slurry supply nozzle 918 are performed, and polishing is performed (step S951).

次に、半導体ウェハ920に対して、フォトリフレクタンス法(PR法)によるフォトリフレクタンス評価が実施され(ステップS952)、評価結果に基づいて製造条件が調整される(ステップS954)。なお、この部分の詳細な説明は後述する。   Next, photoreflectance evaluation by the photoreflectance method (PR method) is performed on the semiconductor wafer 920 (step S952), and manufacturing conditions are adjusted based on the evaluation result (step S954). A detailed description of this part will be given later.

研磨が完了したら今回の研磨プロセスが終了し、未完了であればプロセスがステップS951にループする(ステップS954)。   If the polishing is completed, the current polishing process ends. If the polishing is not completed, the process loops to step S951 (step S954).

[フォトリフレクタンス法の利用]
(本実施の形態の具体的構成)
(1)PR法の用途
本実施の形態においてPR法で評価したい半導体の状態としては、研磨装置では、研磨面の荒れ、機械的に発生する結晶欠陥、研磨液による化学反応などを評価する。
また、PR法でモニタされる物理量としては、実施の形態1における熱CVDの場合と同様である。
[Use of photoreflectance method]
(Specific configuration of the present embodiment)
(1) Use of PR Method In this embodiment, as a state of a semiconductor to be evaluated by the PR method, a polishing apparatus evaluates a rough surface, mechanically generated crystal defects, a chemical reaction by a polishing liquid, and the like.
The physical quantity monitored by the PR method is the same as in the case of thermal CVD in the first embodiment.

(2)本実施の形態の評価手段
本実施の形態においてPR信号をどのように用いて評価を実施するのかについては、実施の形態1における熱CVDの場合と同様である。
(2) Evaluation means of the present embodiment The evaluation method using the PR signal in the present embodiment is the same as in the case of thermal CVD in the first embodiment.

(3)本実施の形態のフィードバック手段
本実施の形態においてPR法による評価結果をどの製造条件にどのようにフィードバックするかについては、次のとおりである。制御部940は、表面荒れが生じたと認められる場合には、研磨の回転速度を下げる制御と砥石の量を増減させて最適化する制御のうち少なくとも一方を実行する。
(3) Feedback Means of the Present Embodiment In the present embodiment, how to feed back the evaluation result by the PR method to which manufacturing condition is as follows. When it is recognized that surface roughness has occurred, the control unit 940 executes at least one of control for decreasing the rotation speed of polishing and control for increasing and decreasing the amount of the grindstone.

(4)本実施の形態の効果としては、研磨の速度や砥石の量を調整したため、ダメージの少ない平坦な面が得られる。 (4) As an effect of this embodiment, since the polishing speed and the amount of the grindstone are adjusted, a flat surface with little damage is obtained.

実施の形態11.
本発明の実施の形態11は、めっき工程を実施する製造方法および製造装置である。ポンプ光ではなく、音波を用いて半導体を刺激するという点が特徴である。
Embodiment 11 FIG.
Embodiment 11 of the present invention is a manufacturing method and a manufacturing apparatus for performing a plating process. It is characterized in that the semiconductor is stimulated using sound waves instead of pump light.

図22は、本発明の実施の形態11にかかるめっき装置1000を示す図である。音波発生源1013を有する点を除き、実施の形態9にかかるめっき装置800と同じ構成を備えている。制御部840は、この音波発生源1013に接続している。   FIG. 22 is a diagram showing a plating apparatus 1000 according to the eleventh embodiment of the present invention. Except for having a sound wave generation source 1013, it has the same configuration as the plating apparatus 800 according to the ninth embodiment. The control unit 840 is connected to the sound wave generation source 1013.

次に半導体製造工程を説明する。製造フローおよびフォトリフレクタンス法の使用方法は、図19に示した実施の形態9の製造フローと同じである。ただし、ポンプ光の代わりに音波発生源1013による音波で半導体を刺激する点が、実施の形態9と異なっている。   Next, a semiconductor manufacturing process will be described. The manufacturing flow and the method of using the photoreflectance method are the same as the manufacturing flow of the ninth embodiment shown in FIG. However, it differs from Embodiment 9 in that the semiconductor is stimulated with a sound wave from the sound wave generation source 1013 instead of the pump light.

実施の形態12.
本発明の実施の形態12は、ウェハ洗浄工程を実施する製造方法および製造装置である。ポンプ光ではなく、音波を用いて半導体を刺激するという点が特徴である。
Embodiment 12 FIG.
Embodiment 12 of the present invention is a manufacturing method and a manufacturing apparatus for performing a wafer cleaning process. It is characterized in that the semiconductor is stimulated using sound waves instead of pump light.

図23は、本発明の実施の形態12にかかるウェハ洗浄装置1100を示す図である。音波発生源1113を有する点を除き、実施の形態7にかかるウェハ洗浄装置600と同じ構成を備えている。制御部640は、この音波発生源1113に接続している。   FIG. 23 is a diagram showing a wafer cleaning apparatus 1100 according to the twelfth embodiment of the present invention. Except for having a sound wave generation source 1113, it has the same configuration as the wafer cleaning apparatus 600 according to the seventh embodiment. The control unit 640 is connected to the sound wave generation source 1113.

次に半導体製造工程を説明する。製造フローおよびフォトリフレクタンス法の使用方法は、図15に示した実施の形態7の製造フローと同じである。ただし、ポンプ光の代わりに音波発生源1113による音波で半導体を刺激する点が、実施の形態7と異なっている。   Next, a semiconductor manufacturing process will be described. The manufacturing flow and the method of using the photoreflectance method are the same as the manufacturing flow of the seventh embodiment shown in FIG. However, it differs from the seventh embodiment in that the semiconductor is stimulated with sound waves from the sound wave generation source 1113 instead of the pump light.

実施の形態13.
本発明の実施の形態13は、量子井戸、二次元電子ガスを発生させるためのヘテロ接合をフォトリフレクタンス法でモニタする製造方法である。
Embodiment 13 FIG.
Embodiment 13 of the present invention is a manufacturing method for monitoring a quantum well and a heterojunction for generating a two-dimensional electron gas by a photoreflectance method.

図24は、本発明の実施の形態13にかかる半導体製品の製造方法について説明するための図であり、AlGaN/GaN HEMTのバンドダイアグラムを示す。AlGaN/GaN界面に自発分極とピエゾ効果により二次元電子ガス(2DEG)が発生する。この二次元電子ガスは大きいほうがよく、成長条件で界面荒れが生じるなどで減少する場合がある。液相成長などの成長時に荒れを極力減少させるようにフィードバックして、良好な半導体を作製する。   FIG. 24 is a diagram for explaining the method for manufacturing a semiconductor product according to the thirteenth embodiment of the present invention, and shows a band diagram of an AlGaN / GaN HEMT. Two-dimensional electron gas (2DEG) is generated at the AlGaN / GaN interface by spontaneous polarization and the piezoelectric effect. This two-dimensional electron gas should be large, and may decrease due to interface roughening under growth conditions. A good semiconductor is manufactured by performing feedback so as to reduce the roughness as much as possible during growth such as liquid phase growth.

実施の形態13にかかる装置は図示しないが、MBE(分視線エピタキシー)、MOCVD装置、液相成長装置の公知の構成に対して、実施の形態1と同様に、半導体ウェハや半導体基板の表面にPR法を実施するための構成として、プローブ光発生装置10、光検出器12、およびポンプ光発生装置13を設ければよい。   Although the apparatus according to the thirteenth embodiment is not shown, the well-known configuration of MBE (line-of-sight epitaxy), MOCVD apparatus, and liquid phase growth apparatus is applied to the surface of a semiconductor wafer or semiconductor substrate as in the first embodiment. What is necessary is just to provide the probe light generator 10, the photodetector 12, and the pump light generator 13 as a structure for implementing PR method.

本実施の形態の製造工程は、二次元電子ガスを発生させるヘテロ接合を成長させる工程を含む。PR法での評価工程は、ヘテロ接合をフォトリフレクタンス法でモニタすることで評価を行う。製造条件補正は、PR法による評価結果に基づいて製造工程の条件を補正しながらへテロ接合を成長させる工程を含む。   The manufacturing process of the present embodiment includes a process of growing a heterojunction that generates a two-dimensional electron gas. The evaluation process using the PR method is performed by monitoring the heterojunction using the photoreflectance method. The manufacturing condition correction includes a step of growing the heterojunction while correcting the manufacturing process conditions based on the evaluation result by the PR method.

PR法でモニタされる物理量、PR信号をどのように用いて評価を実施するのか、フィードバック手段、効果については、まず、MBEであれば実施の形態4の蒸着装置の場合と同様とすればよい。また、MOCVDであれば実施の形態1の熱DVD装置の場合と類似に成長時の温度、真空度、成長速度およびガス濃度比を制御するものとすればよい。また、液相成長であれば実施の形態8の液相成長装置の場合と同様とすればよい。   Regarding the physical quantity monitored by the PR method, how to use the PR signal for the evaluation, the feedback means, and the effect, first, in the case of MBE, it may be the same as the case of the vapor deposition apparatus of the fourth embodiment. . Further, in the case of MOCVD, the temperature at the time of growth, the degree of vacuum, the growth rate, and the gas concentration ratio may be controlled similarly to the case of the thermal DVD apparatus of the first embodiment. Further, the liquid phase growth may be the same as in the liquid phase growth apparatus of the eighth embodiment.

実施の形態14.
本発明の実施の形態14は、フォトリフレクタンス、ラマン散乱、およびフォトルミネッセンスを評価手段として用いた製造方法および製造装置である。
Embodiment 14 FIG.
Embodiment 14 of the present invention is a manufacturing method and manufacturing apparatus using photoreflectance, Raman scattering, and photoluminescence as evaluation means.

[実施の形態14にかかる装置]
図25は、本発明の実施の形態14にかかる熱CVD装置1200を示す図である。基本的な構成は図1の熱CVD装置1と同じであるが、検出器1015を備える点が異なる。検出器1015は、ラマン散乱光の検出器である。ラマン散乱光の検出器に代えて、フォトルミネッセンスの検出器を用いてもよい。ポンプ光14が半導体ウェハWに照射された時、ポンプ光の波長と異なった波長の光が放出される。この光を検出し、ラマン散乱分光やフォトルミネッセンスの測定が可能になる。この時、本実施の形態では一つのポンプ光を用いて三種類の評価が可能になる。従来技術では、各種の測定を行う場合、各々に対応したポンプ光源が必要になっていたが、本実施の形態ではポンプ光源の小数化が可能である。
[Apparatus according to Embodiment 14]
FIG. 25 is a diagram showing a thermal CVD apparatus 1200 according to the fourteenth embodiment of the present invention. The basic configuration is the same as that of the thermal CVD apparatus 1 in FIG. 1 except that a detector 1015 is provided. The detector 1015 is a detector of Raman scattered light. A photoluminescence detector may be used in place of the Raman scattered light detector. When the pump light 14 is irradiated onto the semiconductor wafer W, light having a wavelength different from the wavelength of the pump light is emitted. This light can be detected, and Raman scattering spectroscopy and photoluminescence can be measured. At this time, in this embodiment, three types of evaluation can be performed using one pump light. In the prior art, when performing various measurements, a pump light source corresponding to each measurement is required. However, in this embodiment, the number of pump light sources can be reduced.

1 熱CVD装置
2 下部電極
3 上部電極
4 加熱ガス
5 ヒータ用電源
6 ヒータ用電源
7 チャンバー
8 ガス導入系
8a バルブ
9 真空排気系
9 形態
10 プローブ光発生装置
11 プローブ光
11 丁度プローブ光
11 プローブ光
12 光検出器
13 ポンプ光発生装置
14 ポンプ光
20 制御部
DESCRIPTION OF SYMBOLS 1 Thermal CVD apparatus 2 Lower electrode 3 Upper electrode 4 Heating gas 5 Heater power supply 6 Heater power supply 7 Chamber 8 Gas introduction system 8a Valve 9 Vacuum exhaust system 9 Form 10 Probe light generator 11 Probe light 11 Probe light 11 Probe light 12 Photodetector 13 Pump light generator 14 Pump light 20 Control unit

Claims (18)

半導体製品の製造を行う製造工程と、
前記製造工程中に、半導体の表面又は前記半導体の表面の積層膜についてフォトリフレクタンス法によりフランツ・ケルディッシュ振動波形を取得し、前記フランツ・ケルディッシュ振動波形に基づいて表面再結合速度、電界強度、フェルミレベルおよびダングリングボンド密度の少なくとも1つの数値を取得するPR工程と、
前記製造工程中に、前記数値に基づいて前記製造工程の条件を補正する製造条件補正工程と、
を有することを特徴とする半導体製品の製造方法。
A manufacturing process for manufacturing semiconductor products;
During the manufacturing process, a Franz-Keldish vibration waveform is obtained by a photoreflectance method for a semiconductor surface or a laminated film on the semiconductor surface, and a surface recombination velocity, electric field strength is obtained based on the Franz-Keldish vibration waveform. A PR process for obtaining at least one value of Fermi level and dangling bond density;
During the manufacturing process, a manufacturing condition correction process for correcting the conditions of the manufacturing process based on the numerical value;
A method for manufacturing a semiconductor product, comprising:
前記製造工程は、
熱CVD工程、ECR工程、ICP工程、蒸着工程、MBE工程、スパッタリング工程、イオン注入工程、ウェハ洗浄工程、液相成長工程、めっき工程、および研磨工程からなる群から選択した一つ以上の工程であることを特徴とする請求項1に記載の半導体製品の製造方法。
The manufacturing process includes
One or more processes selected from the group consisting of thermal CVD process, ECR process, ICP process, vapor deposition process, MBE process, sputtering process, ion implantation process, wafer cleaning process, liquid phase growth process, plating process, and polishing process. The method of manufacturing a semiconductor product according to claim 1, wherein:
前記PR工程は、半導体表面にプローブ光を照射し、前記プローブ光の反射光を受光し、前記半導体表面に励起のための刺激を与える工程を含み、半導体面内を走査するように半導体と前記プローブ光との相対的な位置関係を変化させることにより、半導体面内分布をフォトリフレクタンス法により評価するものであることを特徴とする請求項1または2に記載の半導体製品の製造方法。   The PR step includes a step of irradiating a semiconductor surface with probe light, receiving reflected light of the probe light, and applying a stimulus for excitation to the semiconductor surface, and scanning the semiconductor surface with the semiconductor 3. The method of manufacturing a semiconductor product according to claim 1, wherein the in-plane distribution of the semiconductor is evaluated by a photoreflectance method by changing a relative positional relationship with the probe light. 前記製造工程は、プラズマ、電子ビーム、およびイオン照射の少なくとも1つを実施する工程を含み、
フォトリフレクタンス法の励起源として、前記プラズマ、前記電子ビーム、および前記イオン照射の少なくとも1つをパルス状態として前記半導体の刺激に用いることを特徴とする請求項1乃至3のいずれか1項に記載の半導体製品の製造方法。
The manufacturing process includes performing at least one of plasma, electron beam, and ion irradiation,
4. The method according to claim 1, wherein at least one of the plasma, the electron beam, and the ion irradiation is used as a pulsed state for stimulating the semiconductor as an excitation source of a photoreflectance method. 5. The manufacturing method of the semiconductor product of description.
前記製造工程は、ウェットプロセスを含み、
前記PR工程は、前記ウェットプロセスにおける液相中の半導体に対してフォトリフレクタンス法による評価を実施することを特徴とする請求項1に記載の半導体製品の製造方法。
The manufacturing process includes a wet process,
2. The method of manufacturing a semiconductor product according to claim 1, wherein in the PR step, evaluation by a photoreflectance method is performed on a semiconductor in a liquid phase in the wet process.
前記PR工程は、音波を励起源として半導体に印加することによりフォトリフレクタンス法における半導体の励起を行うものであることを特徴とする請求項1乃至5のいずれか1項に記載の半導体製品の製造方法。   6. The semiconductor product according to claim 1, wherein in the PR step, the semiconductor is excited by a photoreflectance method by applying a sound wave to the semiconductor as an excitation source. Production method. 前記PR工程中にフォトリフレクタンス法のプローブ光の波長を固定することを特徴とする請求項1乃至6のいずれか1項に記載の半導体製品の製造方法。   The method of manufacturing a semiconductor product according to claim 1, wherein the wavelength of the probe light of the photoreflectance method is fixed during the PR process. 前記PR工程は、複数の波長のプローブ光を照射し、一度にフォトリフレクタンススペクトルを取得するものであることを特徴とする請求項1乃至7のいずれか1項に記載の半導体製品の製造方法。   8. The method of manufacturing a semiconductor product according to claim 1, wherein the PR step is to irradiate probe lights having a plurality of wavelengths and acquire a photoreflectance spectrum at a time. . フォトリフレクタンススペクトルの振動周期から液温、半導体の表面温度を測定することを特徴とする請求項1乃至8のいずれか1項に記載の半導体製品の製造方法。   9. The method of manufacturing a semiconductor product according to claim 1, wherein the liquid temperature and the surface temperature of the semiconductor are measured from the vibration period of the photoreflectance spectrum. 前記製造工程は、二次元電子ガスを発生させるヘテロ接合を成長させる工程を含み、
前記PR工程は、前記ヘテロ接合をフォトリフレクタンス法でモニタすることで評価を行い、
前記製造条件補正工程は、前記PR工程による評価結果に基づいて前記製造工程の条件を補正しながら前記へテロ接合を成長させる工程を含むことを特徴とする請求項1乃至9のいずれか1項に記載の半導体製品の製造方法。
The manufacturing process includes a step of growing a heterojunction that generates a two-dimensional electron gas,
The PR step is evaluated by monitoring the heterojunction by a photoreflectance method,
The said manufacturing condition correction process includes the process of growing the said heterojunction, correcting the conditions of the said manufacturing process based on the evaluation result by the said PR process. A method for producing a semiconductor product as described in 1.
前記PR工程は、ポンプ光の波長を変化させて半導体の深さ方向の構造の評価をする工程を含むことを特徴とする請求項1乃至10のいずれか1項に記載の半導体製品の製造方法。   The method of manufacturing a semiconductor product according to claim 1, wherein the PR step includes a step of evaluating a structure in a depth direction of the semiconductor by changing a wavelength of pump light. . 前記PR工程は、ポンプ光およびプローブ光の入射角度を変化させ、半導体の深さ方向の構造の評価を行うことを特徴とする請求項11に記載の半導体製品の製造方法。   12. The method of manufacturing a semiconductor product according to claim 11, wherein in the PR step, the structure in the depth direction of the semiconductor is evaluated by changing incident angles of the pump light and the probe light. 前記PR工程は、半導体の表面にパッシベーション膜が成膜されている半導体を、前記パッシベーション膜のバンドギャップ以下の光を用いて半導体表面を直接評価する工程を含むことを特徴とする請求項1乃至12のいずれか1項に記載の半導体製品の製造方法。   2. The PR step includes a step of directly evaluating a semiconductor surface of a semiconductor having a passivation film formed on the surface of the semiconductor using light having a band gap less than that of the passivation film. 13. A method for producing a semiconductor product as set forth in any one of 12 above. 前記パッシベーション膜は、シリコン窒化膜やシリコン酸化膜、アルミナ膜、酸化インジューム錫膜、酸化マグネシューム膜、酸化チタン膜からなる群から選択した一つ以上の膜を含むことを特徴とする請求項13に記載の半導体製品の製造方法。   14. The passivation film includes at least one film selected from the group consisting of a silicon nitride film, a silicon oxide film, an alumina film, an indium tin oxide film, a magnesium oxide film, and a titanium oxide film. A method for producing a semiconductor product as described in 1. above. 前記製造工程は、表面に第1のバンドギャップの第1半導体層が形成され前記半導体層の下層に前記第1のバンドギャップよりも小さな第2のバンドギャップの第2半導体層が設けられた半導体を取り扱うものであり、
前記PR工程は、前記第1のバンドギャップよりもエネルギーの小さいフォトリフレクタンス光を用いて、前記第2半導体を評価することを特徴とする請求項1乃至14のいずれか1項に記載の半導体製品の製造方法。
In the manufacturing process, a first semiconductor layer having a first band gap is formed on a surface, and a second semiconductor layer having a second band gap smaller than the first band gap is provided below the semiconductor layer. Is the one that handles
15. The semiconductor according to claim 1, wherein in the PR step, the second semiconductor is evaluated using photoreflectance light whose energy is smaller than that of the first band gap. Product manufacturing method.
前記PR工程でのフォトリフレクタンス法に用いる光を用いて、フォトルミネッセンス評価とラマン散乱評価のうち少なくとも一方を行うことを特徴とする請求項1乃至15のいずれか1項に記載の半導体製品の製造方法。   16. The semiconductor product according to claim 1, wherein at least one of photoluminescence evaluation and Raman scattering evaluation is performed using light used for a photoreflectance method in the PR step. Production method. 半導体製品の製造を行う製造手段と、
前記製造手段での製造工程中に、半導体の表面又は前記半導体の表面の積層膜についてフォトリフレクタンス法によりフランツ・ケルディッシュ振動波形を取得し、前記フランツ・ケルディッシュ振動波形に基づいて表面再結合速度、電界強度、フェルミレベルおよびダングリングボンド密度の少なくとも1つの数値を取得するPR手段と、
前記製造工程中に、前記数値に基づいて前記製造工程の条件を補正する製造条件補正手段と、
を有することを特徴とする半導体製造装置。
Manufacturing means for manufacturing semiconductor products;
During the manufacturing process of the manufacturing means, a Franz-Keldish vibration waveform is obtained by a photoreflectance method for a semiconductor surface or a laminated film of the semiconductor surface, and surface recombination is performed based on the Franz-Keldish vibration waveform PR means for obtaining at least one value of velocity, electric field strength, Fermi level and dangling bond density;
During the manufacturing process, manufacturing condition correction means for correcting the conditions of the manufacturing process based on the numerical value;
A semiconductor manufacturing apparatus comprising:
前記製造手段は、
熱CVD、ECR、ICP、蒸着、MBE、スパッタリング、イオン注入、ウェハ洗浄、液相成長、めっき、および研磨からなる群から選択した一つ以上の工程を実施するための手段であることを特徴とする請求項17に記載の半導体製品の製造方法。
The manufacturing means includes
It is a means for performing one or more processes selected from the group consisting of thermal CVD, ECR, ICP, vapor deposition, MBE, sputtering, ion implantation, wafer cleaning, liquid phase growth, plating, and polishing. A method for manufacturing a semiconductor product according to claim 17.
JP2012110803A 2012-05-14 2012-05-14 Semiconductor product manufacturing method and semiconductor manufacturing apparatus Active JP5928146B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012110803A JP5928146B2 (en) 2012-05-14 2012-05-14 Semiconductor product manufacturing method and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110803A JP5928146B2 (en) 2012-05-14 2012-05-14 Semiconductor product manufacturing method and semiconductor manufacturing apparatus

Publications (3)

Publication Number Publication Date
JP2013239534A true JP2013239534A (en) 2013-11-28
JP2013239534A5 JP2013239534A5 (en) 2015-05-14
JP5928146B2 JP5928146B2 (en) 2016-06-01

Family

ID=49764332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012110803A Active JP5928146B2 (en) 2012-05-14 2012-05-14 Semiconductor product manufacturing method and semiconductor manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP5928146B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269661B2 (en) 2017-03-23 2019-04-23 Toshiba Memory Corporation Manufacturing system for semiconductor device, method of manufacturing semiconductor device, and control device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737958A (en) * 1993-07-16 1995-02-07 Nippon Telegr & Teleph Corp <Ntt> Monitoring apparatus for semiconductor treatment process
JPH0750283A (en) * 1993-08-06 1995-02-21 Hitachi Cable Ltd Etching method for semiconductor wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737958A (en) * 1993-07-16 1995-02-07 Nippon Telegr & Teleph Corp <Ntt> Monitoring apparatus for semiconductor treatment process
JPH0750283A (en) * 1993-08-06 1995-02-21 Hitachi Cable Ltd Etching method for semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269661B2 (en) 2017-03-23 2019-04-23 Toshiba Memory Corporation Manufacturing system for semiconductor device, method of manufacturing semiconductor device, and control device

Also Published As

Publication number Publication date
JP5928146B2 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
EP2700739B1 (en) Process for producing an epitaxial silicon carbide single-crystal substrate
US8474403B2 (en) Apparatus for forming thin film and method of manufacturing semiconductor film
JP5366413B2 (en) Dose measurement using emission spectroscopy / residual gas analyzer related to ion current
CN109075066A (en) Dry etch process feature is controlled using non-wafer dry clean emission spectrum
EP3211657A2 (en) Method for manufacturing diamond substrate, diamond substrate, and freestanding diamond substrate
JP5298015B2 (en) Method for producing doped III-N bulk crystal and free-standing doped III-N substrate
JP2018014343A (en) Method for evaluating carbon concentration of silicon sample, method for evaluating silicon wafer manufacturing process, method for manufacturing silicon wafer, method for manufacturing silicon single crystal ingot, silicon single crystal ingot, and silicon wafer
US20200176570A1 (en) Laminate substrate, freestanding substrate, method for manufacturing laminate substrate, and method for manufacturing freestanding substrate
US20080083910A1 (en) Process for the manufacture of a doped iii-n bulk crystal and a free-standing iii-n substrate, and doped iii-n bulk crystal and free-standing iii-n substrate as such
JP6729445B2 (en) Method for evaluating carbon concentration of silicon sample, method for evaluating silicon wafer manufacturing process, method for manufacturing silicon wafer, and method for manufacturing silicon single crystal ingot
US20020005159A1 (en) Method of producing thin semiconductor film and apparatus therefor
EP3211658B1 (en) Method for manufacturing diamond substrate
JP5928146B2 (en) Semiconductor product manufacturing method and semiconductor manufacturing apparatus
Xu et al. Electron cyclotron resonance plasma enhanced metalorganic chemical vapor deposition system with monitoring in situ for epitaxial growth of group-III nitrides
KR20030090650A (en) Method for producing parts and a vacuum processing system
WO2013018292A1 (en) Film formation method
JP6645545B1 (en) Method for evaluating carbon concentration of silicon sample, method for evaluating silicon wafer manufacturing process, method for manufacturing silicon wafer, and method for manufacturing silicon single crystal ingot
Amalraj et al. Influence of chamber pressure on the crystal quality of homo-epitaxial GaN grown by radical-enhanced MOCVD (REMOCVD)
WO2003077303A1 (en) Plasma processing method, seasoning end detection method, and plasma processing device
JP5629340B2 (en) Doped III-N bulk crystal and free-standing doped III-N substrate
CN115044973B (en) Method for obtaining local enhanced color center luminescence through epitaxial growth of metal array on diamond surface
Jou et al. The characteristics of EPI-Si thin film in electron cyclotron resonance plasma examined by an integrated plasma diagnostic sub-system
JP2002359200A (en) Method for manufacturing and evaluating silicon epitaxial wafer
JP2022075127A (en) Semiconductor wafer evaluation device and semiconductor wafer manufacturing method
Zonooz Depositing highly crystalline thin film silicon for photovoltaic solar cells utilizing metal surface wave plasmas

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250