JP2013236020A - Solar battery manufacturing apparatus and manufacturing method of solar battery - Google Patents
Solar battery manufacturing apparatus and manufacturing method of solar battery Download PDFInfo
- Publication number
- JP2013236020A JP2013236020A JP2012108861A JP2012108861A JP2013236020A JP 2013236020 A JP2013236020 A JP 2013236020A JP 2012108861 A JP2012108861 A JP 2012108861A JP 2012108861 A JP2012108861 A JP 2012108861A JP 2013236020 A JP2013236020 A JP 2013236020A
- Authority
- JP
- Japan
- Prior art keywords
- film
- film thickness
- substrate
- mass
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
この発明は、太陽電池製造装置および太陽電池の製造方法に関するものである。 The present invention relates to a solar cell manufacturing apparatus and a solar cell manufacturing method.
近年、アモルファスシリコン(以下、a−Siという)を単結晶シリコン(以下、c−Siという)と組み合わせたヘテロ接合型太陽電池が20%を超える高い変換効率を実現しており、注目を集めている。この太陽電池の特徴は、導電性の異なるa−Siとc−Si(たとえばp型のa−Siとn型のc−Si)で形成される接合部に、ドーパントのないi型a−Si膜(パッシベーション層)を薄く(膜厚〜5.0nm)挿入することにある。これによって、光学的バンドギャップの大きいi型a−Si層がヘテロ界面で急峻な接合を形成すると同時に、ドーパント材料(ボロンやリンなど)が相互に混入することを防ぎ、ヘテロ接合界面でのキャリアの再結合を低減して、より高い開放電圧(Voc)を実現する。 In recent years, heterojunction solar cells combining amorphous silicon (hereinafter referred to as a-Si) with single crystal silicon (hereinafter referred to as c-Si) have achieved a high conversion efficiency exceeding 20%, attracting attention. Yes. The feature of this solar cell is that i-type a-Si without a dopant at the junction formed by a-Si and c-Si (for example, p-type a-Si and n-type c-Si) having different conductivity. The purpose is to insert a thin film (passivation layer) (film thickness to 5.0 nm). As a result, the i-type a-Si layer having a large optical band gap forms a sharp junction at the heterointerface, and at the same time, the dopant material (boron, phosphorus, etc.) is prevented from being mixed with each other, and the carrier at the heterojunction interface To achieve a higher open circuit voltage (V oc ).
このようなヘテロ接合太陽電池を実現する上で、上記のパッシベーション層(i型a−Si膜)を製膜するプロセスの役割は非常に重要であり、高品質なi型a−Si膜をc−Si上に、目標とする膜厚で高精度に形成する技術が望まれている。これは、パッシベーション層の厚さが最適値に対して過剰な場合には、セル内における直列電気抵抗成分が増大することによって、曲線因子(FF)が低下してしまい、逆に、パッシベーション層の厚さが最適値に対して不足する場合には、パッシベーション効果が不十分となり、Vocが減少してしまうからである。そのため、ヘテロ接合太陽電池において、高い発電効率を複数の製膜ロット間で安定に実現するためには、パッシベーション層の膜厚ばらつきを±0.25nm以下(目標値に対して±5.0%以下)に抑えることが要求される。 In realizing such a heterojunction solar cell, the role of the process for forming the passivation layer (i-type a-Si film) is very important. A technique for forming a film with a target film thickness with high accuracy on -Si is desired. This is because when the thickness of the passivation layer is excessive with respect to the optimum value, the series electrical resistance component in the cell increases, and the fill factor (FF) decreases, and conversely, This is because when the thickness is insufficient with respect to the optimum value, the passivation effect becomes insufficient and V oc decreases. Therefore, in a heterojunction solar cell, in order to stably realize high power generation efficiency among a plurality of deposition lots, the thickness variation of the passivation layer is ± 0.25 nm or less (± 5.0% of the target value). The following is required to be suppressed.
ところで、従来では、基体上への薄膜形成中にその膜厚を計測することができる薄膜製造装置が提案されている(たとえば、特許文献1参照)。この特許文献1には、チャンバ内に基体保持具を有し、基体保持具に保持された基体上に薄膜を形成する薄膜製造装置で、薄膜形成中に生じる基体保持具と基体の総重量変化を測定する秤を設けた構造を有するものが開示されている。そして、この薄膜製造装置では、製膜中の質量をモニタすることで、基体および基体保持具への総膜付着量を把握し、目標とする膜厚(膜付着量)の薄膜を得ることができる。
By the way, conventionally, a thin film manufacturing apparatus capable of measuring the film thickness during the formation of a thin film on a substrate has been proposed (for example, see Patent Document 1). This
上記従来の技術のように、基体保持具を含めた基体の総質量を測定し、膜付着量をモニタする方法は、ヘテロ接合型太陽電池セルにおけるa−Si膜(パッシベーション層やドーピング層)の製造においても有効と考えられる。しかしながら、ヘテロ接合型太陽電池セルで製膜されるa−Si膜の厚さは〜5.0nmと非常に薄く、たとえば165mm角の基板1枚あたりの質量に換算すると数百μgである。これに対し、基体保持具はメータ角の大きさを有しており、質量も数十kgあるのが一般的である。また、9〜16枚程度の基板を並べて同時処理できるようにチャンバもメータ角の大きさを有している。このように、基体保持具の質量は基板への膜付着量に比べて約7桁も高くなっている。すなわち、特許文献1に記載の薄膜製造装置の構成でa−Si膜の膜厚(膜付着量)を管理しようとした場合、膜付着量は基体保持具の質量の測定誤差に埋もれてしまい、精度良く制御することができないという問題点があった。また、膜付着量が目標値に対してずれた場合にフィードバックする機構が設けられておらず、高い膜厚安定性が得られないという問題点もあった。
The method of measuring the total mass of the substrate including the substrate holder and monitoring the film adhesion amount as in the conventional technique described above is the method of a-Si film (passivation layer or doping layer) in a heterojunction solar cell. It is also considered effective in manufacturing. However, the thickness of the a-Si film formed by the heterojunction solar cell is as very thin as ˜5.0 nm, which is several hundred μg, for example, in terms of the mass per 165 mm square substrate. On the other hand, the substrate holder generally has a meter angle size and a mass of several tens of kg. The chamber also has a meter angle so that about 9 to 16 substrates can be arranged and processed simultaneously. Thus, the mass of the substrate holder is about seven orders of magnitude higher than the amount of film attached to the substrate. That is, when it is going to manage the film thickness (film adhesion amount) of an a-Si film with the structure of the thin film manufacturing apparatus described in
この発明は、上記に鑑みてなされたもので、複数枚の基板を並べて同時処理可能な太陽電池製造装置において、基板に付着した半導体膜の膜厚を精度良く測定することができる太陽電池製造装置および太陽電池の製造方法を得ることを目的とする。 The present invention has been made in view of the above, and in a solar cell manufacturing apparatus capable of simultaneously processing a plurality of substrates arranged side by side, a solar cell manufacturing apparatus capable of accurately measuring the film thickness of a semiconductor film attached to the substrate And it aims at obtaining the manufacturing method of a solar cell.
上記目的を達成するため、この発明にかかる太陽電池製造装置は、チャンバと、前記チャンバ内で半導体基板を保持する基板保持手段と、前記チャンバ内で前記半導体基板上に半導体膜を形成する薄膜形成手段と、前記基板保持手段に設けられる厚さ方向に貫通する孔部に設けられ、前記半導体基板を前記基板保持手段に接触しない状態で支持する複数の基板支持部材と、前記基板支持部材にかかる荷重を検出して前記半導体基板の質量を測定する質量測定手段と、前記質量測定手段で、前記半導体基板の製膜前の基準質量と、製膜後の質量と、を測定する制御手段と、を備えることを特徴とする。 To achieve the above object, a solar cell manufacturing apparatus according to the present invention includes a chamber, substrate holding means for holding a semiconductor substrate in the chamber, and thin film formation for forming a semiconductor film on the semiconductor substrate in the chamber. And a plurality of substrate support members that are provided in a hole that penetrates in the thickness direction provided in the substrate holding means, and that support the semiconductor substrate without contacting the substrate holding means, and the substrate support member A mass measuring means for detecting the load and measuring the mass of the semiconductor substrate; and a control means for measuring a reference mass before film formation of the semiconductor substrate and a mass after film formation by the mass measurement means; It is characterized by providing.
この発明によれば、基板支持部材に支持された半導体基板の製膜前後の質量を質量測定手段で測定するようにしたので、メータ角サイズの複数の基板に半導体膜を製造する場合でも、複数枚の基板を並べて同時処理可能な太陽電池製造装置でも、基板に付着した半導体膜の膜厚を精度良く測定することができるという効果を有する。 According to the present invention, the mass before and after film formation of the semiconductor substrate supported by the substrate support member is measured by the mass measuring means. Therefore, even when a semiconductor film is manufactured on a plurality of substrates having a meter angle size, a plurality of semiconductor films are manufactured. Even a solar cell manufacturing apparatus that can process a plurality of substrates side by side has an effect that the film thickness of the semiconductor film attached to the substrate can be accurately measured.
以下に添付図面を参照して、この発明の実施の形態にかかる太陽電池製造装置および太陽電池の製造方法を詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。 Exemplary embodiments of a solar cell manufacturing apparatus and a solar cell manufacturing method according to the present invention will be explained below in detail with reference to the accompanying drawings. Note that the present invention is not limited to these embodiments.
実施の形態1.
図1は、この発明の実施の形態1による太陽電池製造装置の構成の一例を模式的に示す断面図である。なお、ここでは、太陽電池製造装置として、プラズマCVD(Chemical Vapor Deposition)装置を例に挙げる。太陽電池製造装置10は、気密に構成されたチャンバ11内の底面上に支持部材14を介して配置された基板保持手段である基板ステージ12を有する。基板ステージ12上には、処理対象のc−Si基板(以下、単に基板ともいう)111が配置される基板トレイ13が設けられる。基板トレイ13は、基板111を所定の位置に配置した状態で搬送可能な構成を有する。また、基板トレイ13は、複数の基板111を配置することができる。
1 is a cross-sectional view schematically showing an example of the configuration of a solar cell manufacturing apparatus according to
基板トレイ13の上方には、基板トレイ13の基板載置面と略平行にシャワーヘッド17が設けられる。図示していないが、このシャワーヘッド17は、チャンバ11の内面に絶縁部材を介して支持される構造となっている。シャワーヘッド17には、高周波電力を供給する給電線41が接続されており、この給電線41にブロッキングコンデンサ42、整合器43および高周波電源44が接続されている。製膜中には高周波電源44から所定の周波数の高周波電力がシャワーヘッド17に供給される。
Above the
チャンバ11の上面には、ガス供給口21が設けられており、このガス供給口21には配管22を介して原料ガス供給部23が接続されている。ここで、a−Si膜を製膜する場合には、原料ガス供給部23はたとえばシランガスを原料ガスとして保持する。配管22には原料ガス供給部23からの原料ガスのオン/オフを切り替えるガスバルブ24や、原料ガスの流量を制御する図示しないマスフローコントローラなどが設けられる。また、チャンバ11の下方(ここでは、底面)にはガス排気口18が設けられており、図示しない真空ポンプなどの排気手段によってチャンバ11内のガスが排気される。
A
この実施の形態1による太陽電池製造装置10の基板ステージ12と基板トレイ13には、基板トレイ13中央付近に載置される基板111の質量を計測することができる質量計測機構を備えている。図2は、実施の形態1による基板保持機構の構成を模式的に示す上面図であり、(a)は、基板ステージの上面図であり、(b)は、基板トレイの上面図である。基板ステージ12の中央付近には、基板ステージ12の厚さ方向に貫通する複数の貫通孔12aが設けられている。また、この基板ステージ12の貫通孔12aに対応する基板トレイ13の位置にも、厚さ方向に貫通する複数の貫通孔13aが設けられている。そして、これらの貫通孔12a,13aの形成位置には、基板支持部材であるリフトピン16が挿入され、その下部は伸縮アーム15によって支持部材14に支持されている。基板トレイ13の貫通孔13aと基板ステージ12の貫通孔12aの中心位置は一致しており、リフトピン16の上下動作に支障をきたさない構造となっている。製膜時にはリフトピン16の上端が基板トレイ13の上面と一致するように伸縮アーム15が縮み、質量測定時には伸縮アーム15が伸びるように構成される。ここでは、リフトピン16(基板ステージ12と基板トレイ13の貫通孔)の数は、4個である場合を示しているが、基板111を支持することができる個数であれば個数に制限はない。
The
支持部材14には、リフトピン16に接続される伸縮アーム15にかかる荷重を測定するロードセルなどの質量測定器31が設けられている。リフトピン16上に載せられた基板111が伸縮アーム15を介して質量測定器31にかける荷重を検出することによって、リフトピン16上の基板111の質量を精密に測ることができる。質量測定器31は、チャンバ11外部の制御部32に接続されており、測定した基板111の質量の値を測定値データとして制御部32に出力する。なお、この実施の形態1では、計測する質量は、処理対象となる1枚の基板111のみであり、基板111を保持する部材などは含まれないので、従来例に比して測定する薄膜の付着量を精確に測定することが可能になる。
The
制御部32は、太陽電池製造装置10での製膜処理を制御する。具体的には、予め定められた時間の間a−Si膜の製膜を行った後、質量測定器31からの測定値データを用いて基板111上に製膜されたa−Si膜の膜厚を計算によって求め、目的とする膜厚に到達しているかを判定する。目的とする膜厚に到達している場合には、処理を終了し、目的とする膜厚に到達していない場合には、現在の膜厚から目的とする膜厚にするまでに必要な製膜処理時間を計算し、再び製膜処理を実行する。そして、目的とする膜厚に到達するまで、このような処理が繰り返し実行されることになる。このような処理を実行するのに、制御部32は、質量測定部321と、質量記憶部322と、製膜時間算出部323と、質量−膜厚対応情報格納部324と、製膜処理部325と、を有する。
The
質量測定部321は、製膜処理の前後で基板111の質量を測定する処理を行う。たとえば、質量測定時には伸縮アーム15を伸ばし、リフトピン16に支持された基板111の質量を質量測定器31で測定する処理を実行する。これによって、基板111上に形成された半導体膜の膜厚がインラインで高精度に把握される。
The
質量記憶部322は、質量測定部321によって質量測定処理が実行された際の質量測定器31で検出された質量の測定値データを記憶する。製膜前に測定された質量を初期質量といい、製膜後に測定された質量を製膜後質量というものとする。なお、ここでは、初期質量と製膜後質量の2つを記憶するようにしているが、初期質量のみを記憶する構成としてもよい。
The
製膜時間算出部323は、半導体膜(a−Si膜)を目標とする膜厚値(以下、目標膜厚値という)にするための製膜時間を、現在の推定される半導体膜の膜厚値(以下、推定膜厚値という)と目標膜厚値と製膜速度とを用いて算出する。具体的には、質量記憶部322の製膜後質量と初期質量との差分から製膜によって基板111表面に付着した半導体膜の質量を定量化し、質量−膜厚対応情報格納部324中の質量−膜厚対応情報を用いて算出した質量に対応する半導体膜の膜厚を求め、これを推定膜厚値とする。そして、目標膜厚値と推定膜厚値との差を算出する。これによって、基板111上に形成された半導体膜の目標値とのずれがインラインで高精度に把握される。そして、この差が所定の範囲内であれば製膜時間を0、すなわち製膜完了とし、この差が所定の範囲を超えて大きい場合には、その差を製膜速度で割って得られる値を製膜時間とし、製膜処理部325に渡す。なお、製膜処理を行なっていない場合には、たとえば目標膜厚値の半導体膜を形成するための製膜時間を予め設定しておき、この設定された製膜時間を製膜処理部325に渡すようにすることができる。
The film formation
質量−膜厚対応情報格納部324は、製膜対象である基板111に半導体膜を形成した場合の基板111に付着した半導体膜の質量と膜厚との間の関係を示す質量−膜厚対応情報を格納する。図3は、質量−膜厚対応情報の一例を示す図である。この図において、横軸は、基板111に付着した半導体膜の質量(μg)であり、縦軸は、基板111に付着した半導体膜の厚さ(nm)である。この質量−膜厚対応情報は、形成した半導体膜をエリプソメトリで測定して得られる膜厚値と、そのときの半導体膜の質量値との組み合わせを複数予め実験によって求めることで得られる。
The mass-film thickness correspondence
製膜処理部325は、リフトピン16に接続されている伸縮アーム15を縮めて製膜時の状態とし、チャンバ11内を所定の真空度にして、原料ガスをチャンバ11内に供給するとともに、シャワーヘッド17に高周波電力を印加して原料ガスをプラズマ化し、製膜する製膜処理を行う。なお、最初に基板111上に製膜を行うときは予め設定された製膜時間だけ製膜処理を行ない、基板111上の半導体膜上に重ねて2度目以降の製膜を行うときは製膜時間算出部323によって算出された成膜時間だけ製膜処理を行う。
The film
このように、製膜時にはリフトピン16を下げておくようにしたので、半導体膜がリフトピン16の側面などに付着することがなく、基板111にのみ付着することになる。その結果、質量測定器31で測定される半導体膜の質量は、基板111に付着した分のみとすることができる。
As described above, since the lift pins 16 are lowered during film formation, the semiconductor film does not adhere to the side surfaces of the lift pins 16 but adheres only to the
つぎに、このような太陽電池製造装置10における太陽電池の製膜方法について説明する。図4は、実施の形態1による太陽電池の製造方法の処理手順の一例を示すフローチャートであり、図5−1は、実施の形態1による太陽電池製造装置での製膜処理時の一例を示す断面図であり、図5−2は、実施の形態1による太陽電池製造装置での質量測定処理時の一例を示す断面図である。また、図6は、太陽電池製造装置で製造される両面ヘテロ接合太陽電池の構成の一例を模式的に示す断面図である。なお、図6において、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。
Next, a method for forming a solar cell in such a solar
最初に、図6を参照して太陽電池製造装置10で製造する両面ヘテロ接合太陽電池の構造について説明する。両面ヘテロ接合太陽電池100は、第1導電型c−Si基板111の受光面となる第1の面上に、主たる発電層となり、実質的に真性なi型a−Si層112と、第2導電型a−Si層113と、透明導電性材料からなる第1透明導電層114と、が積層された構造を有する。つまり、この両面ヘテロ接合太陽電池100は、pn接合特性を改善するために第1導電型c−Si基板111と第2導電型a−Si層113との間にi型a−Si層112を設けたヘテロ接合を有する。また、このi型a−Si層112は、第1導電型c−Si基板111に含まれる第1導電型の不純物と第2導電型a−Si層113に含まれる第2導電型の不純物とが相互に拡散することを抑制するパッシベーション機能も有する。第1透明導電層114上には、櫛型の第1集電極115が形成されている。
First, the structure of a double-sided heterojunction solar cell manufactured by the solar
また、第1導電型c−Si基板111の第1の面に対向する第2の面上には、BSF(Back Surface Field)層116と、透明導電性材料からなる第2透明導電層117と、が積層されている。BSF層116は、第1導電型c−Si基板111上に、i型a−Si層1161と、第1導電型Si層1162とが順に積層されたBSF構造を有し、これによって、第1導電型c−Si基板111内の第2透明導電層117側でのキャリアの再結合が防止される。第2透明導電層117上にも第2集電極118が形成されている。
Further, on the second surface facing the first surface of the first conductivity type c-
このような両面ヘテロ接合太陽電池100で、i型a−Si層112の膜厚は5nm程度に精密に制御することが求められている。そこで、この実施の形態1では、図6のi型a−Si層112である半導体膜を製膜する太陽電池製造装置10と太陽電池の製造方法について説明する。
In such a double-sided heterojunction
まず、基板トレイ13上の所定の位置に基板111を配置し(ステップS11)、基板トレイ13をチャンバ11内に搬送し、基板トレイ13を基板ステージ12上に配置する。このとき、基板ステージ12の貫通孔12aと基板トレイ13の貫通孔13aの位置が一致するように位置合わせを行う。このとき、基板トレイ13上に配置した1つの基板(この例では、基板トレイ13の中央の基板111)は、リフトピン16の配置位置上に配置される。ついで、チャンバ11内を真空ポンプなどの排気手段によって排気し(ステップS12)、所定の真空度にする。その後、制御部32の質量測定部321は基板111の質量測定処理を行なう。具体的には、質量測定器31は、リフトピン16上に配置された基板111の質量を測定し(ステップS13)、その値を測定値データとして制御部32に出力し、質量記憶部322では受け取った測定値データを初期質量として記憶する(ステップS14)。
First, the
ついで、製膜処理部325による製膜処理が行われる(ステップS15、図5−1)。図5−1に示されるように、リフトピン16の上端が基板トレイ13の上面と一致するように伸縮アーム15をたたんだ状態とする。ついで、原料ガス供給部23からの原料ガス(たとえばシランガス)231を配管22を通してチャンバ11に送りこみ、シャワーヘッド17を介して基板111上に分散供給する。原料ガス231を供給している際に、基板ステージ12を接地し、シャワーヘッド17に高周波電源44から高周波電力を印加することによって、原料ガスプラズマ232が生成され、基板111上に半導体膜(a−Si層112)が形成される。この状態を予め設定された製膜時間、すなわち目標膜厚値に対応する製膜時間、維持する。予め設定した製膜時間が経過した後、シャワーヘッド17への高周波電力の供給を止めて原料ガスプラズマ232を消滅させる。さらに、チャンバ11内への原料ガス231の供給を停止し、ガス排気口18を介してチャンバ11内を真空引きし、製膜処理を終了させる。
Next, a film forming process is performed by the film forming process unit 325 (step S15, FIG. 5-1). As shown in FIG. 5A, the
その後、質量測定部321は、質量計測処理を実行する(ステップS16、図5−2)。図5−2に示されるように、質量計測処理では、伸縮アーム15を伸ばし、リフトピン16を上昇させ、半導体膜が形成された基板111を持ち上げ、質量測定器31によって基板111の質量を測定する。そして、質量測定器31は、この測定した質量を測定値データとして制御部32に出力し、制御部32は、受け取った測定値データを製膜後質量として取得する(ステップS17)。このとき、製膜後質量を質量記憶部322に記憶してもよい。
Thereafter, the
ついで、制御部32は、製膜後質量と初期質量とを用いて形成された半導体膜の質量を演算し(ステップS18)、この半導体膜の質量から質量−膜厚対応情報を用いて、対応する半導体膜の膜厚を取得する(ステップS19)。半導体膜の膜厚の求め方は、製膜後質量と初期質量との差を計算し、基板111表面に付着している半導体膜の質量を定量化する。そして、この半導体膜の質量から図3の質量−膜厚対応情報を用いて半導体膜の膜厚を推定する。
Next, the
ついで、制御部32の製膜時間算出部323は、半導体膜の推定膜厚値を予め設定された目標膜厚値と比較し、推定膜厚値が目標膜厚値に対して所定の範囲内に収まっているかを判定する(ステップS20)。所定の範囲内として、たとえば目標膜厚値に対して±5.0%の範囲とすることができる。推定膜厚値が目標膜厚値に対して所定の範囲内に収まっていない場合、ここでは推定膜厚値が目標膜厚値に比して所定の範囲を超えて小さい場合(ステップS20でNoの場合)には、製膜時間算出部323は、不足分に相当する膜厚値を計算し、不足分を補うのに必要な製膜時間を算出する(ステップS21)。たとえば、目標膜厚値と推定膜厚値との差を計算し、その差を製膜処理時の製膜速度で割ることによって製膜時間を求めることができる。その後、制御部32は、ステップS15に戻り、ステップS21で算出された製膜時間の間製膜処理を行う。その後は、上記した処理が行われる。
Next, the film formation
一方、推定膜厚値が目標膜厚値に対して所定の範囲内に収まっている場合(ステップS20でYesの場合)には、基板111には半導体膜が目標膜厚値の厚さだけ付着していることになり、チャンバ11内の基板111を搬出する処理が行われる(ステップS22)。つまり、推定膜厚値が目標膜厚値に到達するまで、上記した処理を繰り返し実行する。以上によって、太陽電池の製造方法が終了する。
On the other hand, when the estimated film thickness value is within the predetermined range with respect to the target film thickness value (Yes in step S20), the semiconductor film adheres to the
図7は、実施の形態1による太陽電池製造装置と従来の太陽電池製造装置で半導体膜を製膜した際の膜厚の測定値を示す図である。この図で、横軸は、半導体膜の製膜回数(ロット数)を示し、縦軸は、基板111に形成された半導体膜の膜厚(nm)を示している。ここでは、上記した太陽電池製造装置10で半導体膜を9枚連続で製膜し、エリプソメトリによって測定した実際の膜厚である測定値を黒塗りの三角印で示している。また、比較例として、特許文献1に記載の方法で半導体膜を同様に9枚連続で製膜し、エリプソメトリによって測定した実際の膜厚である測定値を黒塗りの丸印で示している。なお、ここでは、同一条件で、目標膜厚値を5.0nmとして製膜を行っている。この図7に示されるように、比較例では、膜厚のばらつきがMax−Minで±13.2%となっているが、実施の形態1による方法では、膜厚のばらつきが±6.7%にまで低減できている。
FIG. 7 is a diagram showing measured values of film thickness when a semiconductor film is formed by the solar cell manufacturing apparatus according to
実施の形態1では、製膜前後に基板111の質量を測定することで、基板111の表面に付着した半導体膜の膜厚値を推定し、目標膜厚値に対して不足している場合には、不足分の膜厚値を見積もり、追加製膜を実施するようにした。これによって、メータ角サイズの基板111上に半導体膜を製膜する場合に、異なる複数の製膜ロット間での膜厚ばらつきを従来の約1/2まで抑え、製膜する膜厚を安定化させたプロセスを実現することができるという効果を有する。特に、太陽電池用のシリコン基板の上に、数nmのシリコン膜を形成する場合でも付着量を精度よく測定できる。そして、シリコン基板の上に膜厚が制御された導電性のシリコン膜を形成することで、太陽電池を製造する際の性能のばらつきを大幅に抑制でき、歩留まりを向上させることができる。
In the first embodiment, the thickness of the semiconductor film attached to the surface of the
また、実施の形態1による方法では、基板111の質量のみを測定し、基板トレイ13などの基板保持部材の質量については測定対象とはなっていない。そのため、特許文献1で問題となっていた、膜付着量は基体保持部材の質量の測定誤差に埋もれてしまうことを避けることができる。その結果、膜付着量を精度良く制御することができるという効果も有する。
In the method according to the first embodiment, only the mass of the
実施の形態2.
実施の形態1では、質量計測器で計測された質量から求めた推定膜厚値が目標膜厚値以下である場合の処理について説明したが、推定膜厚値が目標膜厚値を超える場合もある。そこで、実施の形態2では、推定膜厚値が目標膜厚値を超える場合の太陽電池製造装置および太陽電池の製膜方法について説明する。
In
図8は、この発明の実施の形態2による太陽電池製造装置の構成の一例を模式的に示す断面図である。なお、ここでも、太陽電池製造装置として、プラズマCVD装置を例に挙げる。この太陽電池製造装置10Aは、実施の形態1の太陽電池製造装置10において、ガス供給口21に接続される配管22に、エッチングガス供給部25がさらに設けられる構成となっている。半導体膜としてa−Si膜を用いる場合には、エッチングガスとして水素ガスを用いることができる。このエッチングガス供給部25に接続される配管22にもエッチングガス供給部25からのエッチングガスのオン/オフを切り替えるガスバルブ24や、エッチングガスの流量を制御する図示しないマスフローコントローラなどが設けられる。また、制御部32は、プラズマ照射時間−エッチング量対応情報格納部326と、エッチング時間算出部327と、エッチング処理部328と、をさらに有する。
FIG. 8 is a cross-sectional view schematically showing an example of the configuration of the solar cell manufacturing apparatus according to
プラズマ照射時間−エッチング量対応情報格納部326は、半導体膜(a−Si層112)をエッチングガス(水素ガス)でエッチングした際のエッチング時間とエッチング量との関係を示すプラズマ照射時間−エッチング量対応情報を格納する。図9は、プラズマ照射時間−エッチング量対応情報の一例を示す図である。この図において、横軸は、エッチングガス(ここでは水素)のプラズマ照射時間(s)であり、縦軸は、半導体膜の削れ量(エッチング量)(nm)である。このプラズマ照射時間−エッチング量対応情報は、予め実験によって求められるものである。
The plasma irradiation time-etching amount correspondence
エッチング時間算出部327は、推定膜厚値が目標膜厚値を超えた場合に、超えた分の膜厚を除去するのに必要なエッチング時間を算出する。具体的には、質量記憶部322の製膜後質量と初期質量との差分から製膜によって基板111表面に付着した半導体膜の質量を定量化し、質量−膜厚対応情報格納部324中の質量−膜厚対応情報を用いて算出した質量に対応する半導体膜の膜厚を求め、これを推定膜厚値とする。そして、目標膜厚値と推定膜厚値との差を算出し、推定膜厚値が目標膜厚値よりも所定の範囲を超えて大きい場合には、推定膜厚値と目標膜厚値との差を過剰分の膜厚値とし、この膜厚値に対応する水素プラズマ照射時間を、プラズマ照射時間−エッチング量対応情報から取得する。そして、この取得した時間をエッチング時間とし、エッチング処理部328に渡す。
When the estimated film thickness value exceeds the target film thickness value, the etching
エッチング処理部328は、エッチング時間算出部327から取得したエッチング時間だけ、基板111をエッチングする処理を実行するように制御する。なお、実施の形態1と同一の構成要素には、同一の符号を付してその説明を省略する。
The
つぎに、このような太陽電池製造装置10Aにおける太陽電池の製造方法について説明する。図10は、実施の形態2による太陽電池の製造方法の処理手順の一例を示すフローチャートであり、図11は、実施の形態2による太陽電池製造装置での質量測定処理時の一例を示す断面図である。
Below, the manufacturing method of the solar cell in such a solar
実施の形態1の図4のステップS11〜S20で説明したように、チャンバ11内に基板111を搬送し、リフトピン16が位置する基板111の質量を計測した後、基板111上に半導体膜を製膜し、リフトピン16が位置する基板111の質量を計測し、その計測結果に基づいて基板111に形成された半導体膜の推定膜厚値が目標膜厚値に対して所定の範囲内に収まっているかを判定する(ステップS31〜S40、図11)。なお、この処理については、実施の形態1で説明したので、その説明を省略する。
As described in steps S11 to S20 in FIG. 4 of the first embodiment, the
推定膜厚値が目標膜厚値に対して所定の範囲内を超えて大きい場合(ステップS40でNoの場合)には、エッチング時間算出部327は、過剰分に相当する膜厚値を計算し、過剰分を除去するのに必要なエッチング時間を算出する(ステップS41)。たとえば、エッチング時間算出部327は、半導体膜の推定膜厚値と目標膜厚値との差を計算し、その差に対応するエッチング時間をプラズマ照射時間−エッチング量対応情報から求める。そして、このエッチング時間をエッチング処理部328に渡す。
When the estimated film thickness value is larger than the target film thickness value within a predetermined range (No in step S40), the etching
ついで、制御部32のエッチング処理部328は、求められたエッチング時間の間、基板111に形成した半導体膜のエッチング処理を行う(ステップS42、図8)。図8に示されるように、エッチングガス供給部25からのエッチングガス251(たとえば水素ガス)を配管22を通してチャンバ11に送りこみ、シャワーヘッド17を介して基板111上に分散供給する。エッチングガス251を供給している際に、基板ステージ12を接地し、シャワーヘッド17には高周波電源44から高周波電力を印加することによって、エッチングガスプラズマ252が生成され、基板111上の半導体膜の表面をエッチングする。算定されたエッチング時間が経過した後、シャワーヘッド17への高周波電力の供給を止めてエッチングガスプラズマ252を消滅させる。さらに、チャンバ11内へのエッチングガス251の供給を停止し、ガス排気口18を介してチャンバ11内を真空引きしてエッチング処理を終了する。その後、ステップS36(図10)に処理が戻る。
Next, the
一方、ステップS40で、推定膜厚値が目標膜厚値に対して所定の範囲内に収まっている場合(ステップS40でYesの場合)には、基板111には半導体膜が目標値の厚さだけ付着していることになり、チャンバ11内の基板111を搬出する処理が行われる(ステップS43)。つまり、推定膜厚値が目標膜厚値に到達するまで、上記した処理を繰り返し実行する。以上によって、太陽電池の製造方法が終了する。
On the other hand, when the estimated film thickness value is within the predetermined range with respect to the target film thickness value in Step S40 (Yes in Step S40), the semiconductor film on the
なお、ここでは、推定膜厚値が目標膜厚値から所定の範囲を超えて大きい場合に、過剰な膜厚分だけエッチングで除去する場合を説明しているが、実施の形態1の方法と組み合わせて、推定膜厚値が目標膜厚値から所定の範囲を超えて小さい場合には、実施の形態1の方法によって不足分の膜厚の半導体膜を形成し、逆に大きい場合には、実施の形態2の方法によって過剰分の膜厚の半導体膜を除去することによって、さらに精度の高い半導体膜の膜厚制御を行うことができる。
Here, the case where the estimated film thickness value is larger than the target film thickness value beyond a predetermined range has been described for the case where the excessive film thickness is removed by etching. In combination, when the estimated film thickness value is small beyond the predetermined range from the target film thickness value, a semiconductor film having an insufficient film thickness is formed by the method of the first embodiment. By removing the excessive semiconductor film by the method of
図12は、実施の形態1,2による太陽電池製造装置で半導体膜を製膜した際の膜厚の測定値を示す図である。この図で、横軸は、半導体膜の製膜回数(ロット数)を示し、縦軸は半導体膜の膜厚(nm)を示している。ここでは、実施の形態2で説明した太陽電池製造装置10Aで半導体膜を9枚連続で製膜し、エリプソメトリによって測定した実際の膜厚である測定値を黒塗りの四角印で示している。また、この図には、実施の形態1で説明した太陽電池製造装置10で半導体膜を同様に9枚連続で製膜し、エリプソメトリによって測定した実際の膜厚である測定値を黒塗りの三角印で示している。なお、ここでは、同一条件で、目標膜厚を5.0nmとして製膜を行っている。この図12に示されるように、実施の形態1では、膜厚のばらつきがMax−Minで±6.7%となっているが、実施の形態2による方法では、膜厚のばらつきが±3.0%にまで低減できている。
FIG. 12 is a diagram showing measured values of film thickness when a semiconductor film is formed by the solar cell manufacturing apparatus according to
つぎに、実施の形態2の太陽電池製造装置10Aでi型a−Si層112を形成した両面ヘテロ接合太陽電池と、従来の方法でi型a−Si層112を形成した両面ヘテロ接合太陽電池の発電効率の比較について説明する。図13は、実施の形態2による太陽電池製造装置と従来の太陽電池製造装置で半導体膜を形成した場合の発電効率の結果の一例を示す図である。この図で、横軸は、半導体膜の製膜回数(ロット数)を示し、縦軸は、得られた太陽電池の発電効率を示している。また、この図では、それぞれの場合の発電効率について、最も高い発電効率で規格化している。さらに、実施の形態2による太陽電池製造装置10Aでi型a−Si層112を9枚連続で製膜した両面ヘテロ接合太陽電池の発電効率を黒塗りの四角印で示している。また、比較例として、特許文献1に記載の方法でi型a−Si層112を同様に9枚連続で製膜した両面ヘテロ接合太陽電池の発電効率を黒塗りの丸印で示している。この図13に示されるように、比較例では、発電効率のロット間のばらつきがMax−Minで±6.0%となっているが、実施の形態2による方法では、発電効率のロット間のばらつきが±1.7%にまで低減できている。
Next, the double-sided heterojunction solar cell in which the i-
実施の形態2では、製膜前後に基板111の質量を測定することで、基板111の表面に付着した半導体膜の膜厚値を推定し、目標値に対して過剰となっている場合には、過剰分の膜厚値を見積もり、エッチング処理を実施するようにした。これによって、メータ角サイズの基板111上に半導体膜を製膜する場合に、異なる複数の製膜ロット間での膜厚ばらつきを実施の形態1の場合に比して1/2以下まで抑え、製膜する膜厚を安定化させたプロセスを実現することができるという効果を有する。また、半導体膜のロット間のばらつきを抑えることができるので、この半導体膜をi型a−Si層112として使用した両面ヘテロ接合太陽電池を製造する場合には、特許文献1の場合に比して高い発電効率の太陽電池を安定して得ることができるという効果も有する。
In
なお、上述した説明では質量測定器31をチャンバ11内の支持部材14に設け、リフトピン16を上下させる構造を示したが、基板トレイ13を設置する基板ステージ12などの下にリフトピン16を有する質量測定器31を配置し、質量測定器31ごと上下に移動する機構を備えるようにしてもよい。つまり、リフトピン16を上下に移動させる伸縮アーム15が質量測定器31の下にあってもよい。このような方法でも、上記と同様にシリコン基板の重量変化を精度良く測定することができる。
In the above description, the
また、上述した説明ではチャンバ11(製膜室)に質量測定器31を設けたが、製膜室に連続する真空容器を設け、この真空容器内で同様な質量測定を行ってもよい。たとえば、チャンバ11を真空に保ったままチャンバ11に基板トレイ13を搬送するための基板搬送室に質量測定器31を設けて質量測定を行ってもよい。さらに、膜のエッチングを、製膜を行うチャンバ11(製膜室)とは別の処理室で行ってもよい。
In the above description, the
また、上記した説明では、太陽電池製造装置として、プラズマCVD装置を例に挙げて説明しているが、これに限定されるものではない。たとえばスパッタ装置など他の太陽電池を構成する半導体膜を形成する製膜装置でも、上記した構成を適用することで、同様の効果を得ることができる。 In the above description, the plasma CVD apparatus is described as an example of the solar cell manufacturing apparatus, but is not limited to this. For example, even in a film forming apparatus that forms a semiconductor film constituting another solar cell, such as a sputtering apparatus, the same effect can be obtained by applying the above-described configuration.
10,10A 太陽電池製造装置
11 チャンバ
12 基板ステージ
12a,13a 貫通孔
13 基板トレイ
14 支持部材
15 伸縮アーム
16 リフトピン
17 シャワーヘッド
18 ガス排気口
21 ガス供給口
22 配管
23 原料ガス供給部
24 ガスバルブ
25 エッチングガス供給部
31 質量測定器
32 制御部
41 給電線
42 ブロッキングコンデンサ
43 整合器
44 高周波電源
100 両面ヘテロ接合太陽電池
111 c−Si基板
112 i型a−Si層
113 第2導電型a−Si層
114 透明導電層
115,118 集電極
116 BSF層
117 透明導電層
321 質量測定部
322 質量記憶部
323 製膜時間算出部
324 質量−膜厚対応情報格納部
325 製膜処理部
326 プラズマ照射時間−エッチング量対応情報格納部
327 エッチング時間算出部
328 エッチング処理部
1161 i型a−Si層
1162 第1導電型Si層
DESCRIPTION OF
Claims (10)
前記チャンバ内で半導体基板を保持する基板保持手段と、
前記チャンバ内で前記半導体基板上に半導体膜を形成する薄膜形成手段と、
前記基板保持手段に設けられる厚さ方向に貫通する孔部に設けられ、前記半導体基板を前記基板保持手段に接触しない状態で支持する複数の基板支持部材と、
前記基板支持部材にかかる荷重を検出して前記半導体基板の質量を測定する質量測定手段と、
前記質量測定手段で、前記半導体基板の製膜前の基準質量と、製膜後の質量と、を測定する制御手段と、
を備えることを特徴とする太陽電池製造装置。 A chamber;
Substrate holding means for holding a semiconductor substrate in the chamber;
Thin film forming means for forming a semiconductor film on the semiconductor substrate in the chamber;
A plurality of substrate support members that are provided in a hole penetrating in the thickness direction provided in the substrate holding means, and support the semiconductor substrate without contacting the substrate holding means;
A mass measuring means for detecting a load applied to the substrate support member and measuring a mass of the semiconductor substrate;
Control means for measuring a reference mass before film formation of the semiconductor substrate and a mass after film formation by the mass measurement means;
A solar cell manufacturing apparatus comprising:
前記制御手段は、前記半導体膜の推定膜厚値が目標膜厚値に比して大きい場合に、前記推定膜厚値と前記目標膜厚値との差と、前記エッチング手段によるエッチング速度と、を用いて、過剰膜厚分を除去するエッチング時間を算出し、前記エッチング時間だけ前記エッチング手段による前記半導体膜のエッチング処理を実行することを特徴とする請求項3または4に記載の太陽電池製造装置。 Etching means for etching the semiconductor film;
The control means, when the estimated film thickness value of the semiconductor film is larger than the target film thickness value, the difference between the estimated film thickness value and the target film thickness value, the etching rate by the etching means, 5. The solar cell manufacturing according to claim 3, wherein an etching time for removing an excess film thickness is calculated using the step of etching the semiconductor film by the etching means for the etching time. apparatus.
前記チャンバ内で半導体基板を保持する基板保持手段と、
前記チャンバ内で前記半導体基板上に半導体膜を形成する薄膜形成手段と、
前記基板保持手段に設けられる厚さ方向に貫通する孔部に設けられ、前記半導体基板を前記基板保持手段に接触しない状態で支持する複数の基板支持部材と、
前記基板支持部材にかかる荷重を検出して前記半導体基板の質量を測定する質量測定手段と、
を備える太陽電池製造装置での太陽電池の製造方法であって、
前記質量測定手段で前記基板支持部材に支持された前記半導体基板の製膜前の基準質量を測定する製膜前質量測定工程と、
前記薄膜形成手段で前記半導体基板上に前記半導体膜を形成する膜形成工程と、
前記質量測定手段で前記半導体基板の製膜後の質量を測定する製膜後質量測定工程と、
を含むことを特徴とする太陽電池の製造方法。 A chamber;
Substrate holding means for holding a semiconductor substrate in the chamber;
Thin film forming means for forming a semiconductor film on the semiconductor substrate in the chamber;
A plurality of substrate support members that are provided in a hole penetrating in the thickness direction provided in the substrate holding means, and support the semiconductor substrate without contacting the substrate holding means;
A mass measuring means for detecting a load applied to the substrate support member and measuring a mass of the semiconductor substrate;
A solar cell manufacturing method in a solar cell manufacturing apparatus comprising:
A pre-film formation mass measurement step of measuring a reference mass before film formation of the semiconductor substrate supported by the substrate support member by the mass measuring means;
A film forming step of forming the semiconductor film on the semiconductor substrate by the thin film forming means;
A post-film formation mass measurement step of measuring the mass of the semiconductor substrate after film formation with the mass measurement means;
The manufacturing method of the solar cell characterized by including.
前記半導体膜の前記推定膜厚値が目標膜厚値に比して小さい場合に、前記目標膜厚値と前記推定膜厚値との差と、前記薄膜形成手段による製膜速度と、を用いて不足膜厚分の製膜時間を算出する製膜時間算出工程と、
前記不足膜厚分の製膜時間だけ前記薄膜形成手段による前記半導体膜の追加の製膜処理を実行する追加製膜処理工程と、
をさらに含み、
前記推定膜厚値が前記目標膜厚値に対して所定の範囲内となるまで前記膜厚比較工程から前記追加製膜処理工程を繰り返し実行することを特徴とする請求項8に記載の太陽電池の製造方法。 A film thickness comparison step for comparing the estimated film thickness value with a target film thickness value of the semiconductor film;
When the estimated film thickness value of the semiconductor film is smaller than the target film thickness value, a difference between the target film thickness value and the estimated film thickness value and a film forming speed by the thin film forming unit are used. A film forming time calculating step for calculating a film forming time for the insufficient film thickness,
An additional film forming process step of performing an additional film forming process of the semiconductor film by the thin film forming means for a film forming time corresponding to the insufficient film thickness;
Further including
The solar cell according to claim 8, wherein the additional film forming process is repeatedly executed from the film thickness comparison process until the estimated film thickness value falls within a predetermined range with respect to the target film thickness value. Manufacturing method.
前記推定膜厚値と前記半導体膜の目標膜厚値とを比較する膜厚比較工程と、
前記半導体膜の前記推定膜厚値が目標膜厚値に比して大きい場合に、前記推定膜厚値と前記目標膜厚値との差と、前記エッチング手段によるエッチング速度と、を用いて過剰膜厚分のエッチング時間を算出するエッチング時間算出工程と、
前記エッチング時間だけ前記エッチング手段による前記半導体膜のエッチング処理を実行するエッチング工程と、
をさらに含み、
前記推定膜厚値が前記目標膜厚値に対して所定の範囲内となるまで前記膜厚比較工程から前記エッチング工程を繰り返し実行することを特徴とする請求項8に記載の太陽電池の製造方法。
The solar cell manufacturing apparatus further includes etching means for etching the semiconductor film,
A film thickness comparison step for comparing the estimated film thickness value with a target film thickness value of the semiconductor film;
When the estimated film thickness value of the semiconductor film is larger than the target film thickness value, the difference between the estimated film thickness value and the target film thickness value and the etching rate by the etching means are excessive. An etching time calculating step for calculating an etching time for the film thickness;
An etching step of performing an etching process of the semiconductor film by the etching means for the etching time;
Further including
The method for manufacturing a solar cell according to claim 8, wherein the etching process is repeatedly executed from the film thickness comparison process until the estimated film thickness value falls within a predetermined range with respect to the target film thickness value. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012108861A JP5854921B2 (en) | 2012-05-10 | 2012-05-10 | Solar cell manufacturing apparatus and solar cell manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012108861A JP5854921B2 (en) | 2012-05-10 | 2012-05-10 | Solar cell manufacturing apparatus and solar cell manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013236020A true JP2013236020A (en) | 2013-11-21 |
JP5854921B2 JP5854921B2 (en) | 2016-02-09 |
Family
ID=49761886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012108861A Expired - Fee Related JP5854921B2 (en) | 2012-05-10 | 2012-05-10 | Solar cell manufacturing apparatus and solar cell manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5854921B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017110457A1 (en) * | 2015-12-24 | 2017-06-29 | 株式会社カネカ | Method for manufacturing photoelectric conversion device |
WO2019004126A1 (en) * | 2017-06-28 | 2019-01-03 | 株式会社カネカ | Method for manufacturing photoelectric conversion device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01290267A (en) * | 1988-05-18 | 1989-11-22 | Fuji Electric Co Ltd | Manufacture of photoelectric conversion element |
JPH03267372A (en) * | 1990-03-19 | 1991-11-28 | Hitachi Ltd | Continuous film forming method |
JPH0770757A (en) * | 1993-09-01 | 1995-03-14 | Murata Mfg Co Ltd | Thin film forming device and formation of thin film using the same |
JP2008060285A (en) * | 2006-08-31 | 2008-03-13 | Tokyo Electron Ltd | Substrate-mounting mechanism and method for transferring substrate |
JP2010272709A (en) * | 2009-05-22 | 2010-12-02 | Tokyo Electron Ltd | Substrate processing apparatus, substrate detaching method and program |
DE102010041858A1 (en) * | 2010-10-01 | 2012-04-05 | Von Ardenne Anlagentechnik Gmbh | Controlling layer thickness during the coating of substrates in vacuum, comprises determining growth of the layer on a substrate in a vacuum coating system |
-
2012
- 2012-05-10 JP JP2012108861A patent/JP5854921B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01290267A (en) * | 1988-05-18 | 1989-11-22 | Fuji Electric Co Ltd | Manufacture of photoelectric conversion element |
JPH03267372A (en) * | 1990-03-19 | 1991-11-28 | Hitachi Ltd | Continuous film forming method |
JPH0770757A (en) * | 1993-09-01 | 1995-03-14 | Murata Mfg Co Ltd | Thin film forming device and formation of thin film using the same |
JP2008060285A (en) * | 2006-08-31 | 2008-03-13 | Tokyo Electron Ltd | Substrate-mounting mechanism and method for transferring substrate |
JP2010272709A (en) * | 2009-05-22 | 2010-12-02 | Tokyo Electron Ltd | Substrate processing apparatus, substrate detaching method and program |
DE102010041858A1 (en) * | 2010-10-01 | 2012-04-05 | Von Ardenne Anlagentechnik Gmbh | Controlling layer thickness during the coating of substrates in vacuum, comprises determining growth of the layer on a substrate in a vacuum coating system |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017110457A1 (en) * | 2015-12-24 | 2017-06-29 | 株式会社カネカ | Method for manufacturing photoelectric conversion device |
JPWO2017110457A1 (en) * | 2015-12-24 | 2018-08-16 | 株式会社カネカ | Method for manufacturing photoelectric conversion device |
JP2020017763A (en) * | 2015-12-24 | 2020-01-30 | 株式会社カネカ | Manufacturing method of photoelectric conversion device |
US10658537B2 (en) | 2015-12-24 | 2020-05-19 | Kaneka Corporation | Method for manufacturing photoelectric conversion device |
WO2019004126A1 (en) * | 2017-06-28 | 2019-01-03 | 株式会社カネカ | Method for manufacturing photoelectric conversion device |
JPWO2019004126A1 (en) * | 2017-06-28 | 2020-04-23 | 株式会社カネカ | Method for manufacturing photoelectric conversion device |
US11069828B2 (en) | 2017-06-28 | 2021-07-20 | Kaneka Corporation | Method for manufacturing photoelectric conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP5854921B2 (en) | 2016-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhu et al. | Novel etching method on high rate ZnO: Al thin films reactively sputtered from dual tube metallic targets for silicon-based solar cells | |
US8586484B2 (en) | Film forming method and film forming apparatus | |
US20110277825A1 (en) | Solar cell with metal grid fabricated by electroplating | |
JP2012009854A (en) | Susceptor for plasma processing chamber | |
Chen et al. | Vacuum-free, room-temperature organic passivation of silicon: Toward very low recombination of micro-/nanotextured surface structures | |
US20180062008A1 (en) | Method and system for manufacturing electrical contact for photovoltaic structures | |
JP2010534940A (en) | Apparatus and method for controlling substrate temperature during thin film solar manufacturing | |
Berge et al. | 150-mm layer transfer for monocrystalline silicon solar cells | |
CN102712999B (en) | Method of coating a substrate | |
EP3978646A1 (en) | Method for preparing perovskite solar cell absorbing layer by means of chemical vapor deposition | |
CN105810615A (en) | Method and system for monitoring in-situ etching of etching sample by employing crystal oscillator | |
JP5854921B2 (en) | Solar cell manufacturing apparatus and solar cell manufacturing method | |
Hussain | Improvement in open circuit voltage of n‐ZnO/p‐Si solar cell by using amorphous‐ZnO at the interface | |
US20220199846A1 (en) | Photovoltaic cell | |
WO2022086827A1 (en) | Real time bias detection and correction for electrostatic chuck | |
TWI811809B (en) | Semiconductor processing methods and systems | |
KR20130035876A (en) | Photoelectric conversion device | |
Balaji et al. | Development of 40 μm thin flexible silicon heterojunction solar cells | |
JP2011502344A (en) | Dynamic temperature control method during microcrystalline SI growth | |
WO2013121538A1 (en) | Semiconductor film manufacturing apparatus, semiconductor device manufacturing method, and semiconductor device | |
JP3198796U (en) | Diamond-like carbon coating for substrate carriers | |
US20240038601A1 (en) | Methods and mechanisms for adjusting chucking voltage during substrate manufacturing | |
Hossion et al. | Fabrication of nip diode using hot wire chemical vapor deposition technique | |
CN102420131B (en) | Silicon wafer back silicon nitride growth method integrated in FEOL (front end of line) | |
Shojaei et al. | New concept of PECVD reactor for efficient production of silicon heterojunction solar cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5854921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |