JP2013230030A - Malfunction prevention device - Google Patents
Malfunction prevention device Download PDFInfo
- Publication number
- JP2013230030A JP2013230030A JP2012101165A JP2012101165A JP2013230030A JP 2013230030 A JP2013230030 A JP 2013230030A JP 2012101165 A JP2012101165 A JP 2012101165A JP 2012101165 A JP2012101165 A JP 2012101165A JP 2013230030 A JP2013230030 A JP 2013230030A
- Authority
- JP
- Japan
- Prior art keywords
- load
- power supply
- prevention device
- malfunction prevention
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、車載用のバッテリーが正負逆に接続される逆接続時における誤動作を防止する誤動作防止装置に関する。 The present invention relates to a malfunction prevention device for preventing malfunction during reverse connection in which a vehicle-mounted battery is connected in positive and negative directions.
自動車の電源、すなわちバッテリーはメンテナンスのため取り外したり、過放電時に交換したりする可能性のある部品であるため、バッテリーの取り付け時において作業ミス等によりバッテリーを正負逆に接続してしまうという、電源逆接続を行ってしまう懸念がある。電源逆接続を行うと、バッテリーで動作する電気システムに逆方向の電流(逆電流)が供給されることになり、電気システム内における電装品が想定外の動作(誤動作)を行ってしまう。このような電源逆接続の対策を図った装置として例えば特許文献1で開示されたバッテリー逆接続保護装置がある。
The power supply of the automobile, that is, the battery is a part that can be removed for maintenance or replaced when overdischarged. There is a concern of reverse connection. When the power supply is reversely connected, a reverse current (reverse current) is supplied to the battery-operated electric system, and an electrical component in the electric system performs an unexpected operation (malfunction). For example, there is a battery reverse connection protection device disclosed in
一方、電装品制御の高度化に伴い、電源供給のスイッチング手段として半導体素子を用いる傾向がある。特に、MOSFETであるMOSトランジスタがよく用いられているが、その構造上必然的に発生する寄生ダイオードが電源逆接続における逆電流パスとなり、制御の状態に関わらず電装品が誤動作してしまう懸念があるため、電源逆接続に対する対策は必須となる。 On the other hand, with the advancement of electrical component control, semiconductor elements tend to be used as switching means for power supply. In particular, MOS transistors, which are MOSFETs, are often used, but the parasitic diodes that inevitably occur due to the structure become reverse current paths in the reverse connection of the power supply, and there is a concern that electrical components may malfunction regardless of the control state. Therefore, measures against reverse power connection are essential.
図7は電源供給スイッチング手段としてMOSトランジスタを用いた場合の電源逆接続における問題点を示す回路図である。 FIG. 7 is a circuit diagram showing problems in reverse connection of power when MOS transistors are used as power supply switching means.
同図に示すように、正端子P1から電気負荷2を介して負端子P2に至る負荷用電源線L4上にヒューズ3及びPMOSトランジスタQ1が介挿される。すなわち、正端子P1はヒューズ3を介してPMOSトランジスタQ1のソース電極に接続され、PMOSトランジスタQ1のドレイン電極が電気負荷2を介して負端子P2に接続される。この際、PMOSトランジスタQ1の寄生ダイオードD1が、負端子P2側をアノード、正端子P1側をカソードとして設けられる。
As shown in the figure, a
このような構成において、通常は、同図(a) に示すように、正端子P1に電源電圧VD、負端子P2にグランド電圧VGがそれぞれ付与されるようにバッテリーが接続される。 In such a configuration, the battery is normally connected so that the power supply voltage VD is applied to the positive terminal P1 and the ground voltage VG is applied to the negative terminal P2, as shown in FIG.
したがって、通常時は、正端子P1から供給される電源電圧VDの電気負荷2への供給の有無を制御信号SCに基づくPMOSトランジスタQ1のオン/オフ動作によって制御することができる。すなわち、PMOSトランジスタQ1がオン状態の時、電源電圧VDが電気負荷2に供給され、正端子P1から負端子P2の方向に負荷電流I2が流れる。
Therefore, at normal times, whether or not the power supply voltage VD supplied from the positive terminal P1 is supplied to the
一方、同図(b) に示すように、電源逆接続時は、負端子P2に電源電圧VD、正端子P1にグランド電圧VGがそれぞれ付与される。 On the other hand, as shown in FIG. 5B, when the power supply is reversely connected, the power supply voltage VD is applied to the negative terminal P2, and the ground voltage VG is applied to the positive terminal P1.
したがって、電源逆接続時は、PMOSトランジスタQ1をオフ状態としても、負端子P2から、電気負荷2、寄生ダイオードD1及びヒューズ3を介して正端子P1に逆方向電流I2Rが流れてしまう。
Therefore, when the power supply is reversely connected, the reverse current I2R flows from the negative terminal P2 to the positive terminal P1 via the
この際、電気負荷2が意図しない誤動作を十句する可能性があり、電気負荷2の種別によって無視できない現象が生じてしまう懸念がある。
At this time, there is a possibility that a malfunction that is not intended by the
図8は逆接阻止ダイオードD5を設けた第1の従来の保護装置を示す回路図である。同図に示すように、負荷用電源線L4上のPMOSトランジスタQ1と電気負荷2との間にアノード側をPMOSトランジスタQ1、カソード側を電気負荷2として逆接阻止ダイオードD5を挿入している。
FIG. 8 is a circuit diagram showing a first conventional protection device provided with a reverse connection blocking diode D5. As shown in the figure, a reverse connection blocking diode D5 is inserted between the PMOS transistor Q1 and the
このような構成において、同図(a) に示すように、通常時は、PMOSトランジスタQ1がオン状態の時、電源電圧VDが順方向の逆接阻止ダイオードD5を介して電気負荷2に供給され、正端子P1から負端子P2の方向に負荷電流I2が流れる。
In such a configuration, as shown in FIG. 6A, normally, when the PMOS transistor Q1 is in the ON state, the power supply voltage VD is supplied to the
そして、同図(b) に示すように、電源逆接続時は、逆接阻止ダイオードD5が逆方向電流I2Rを阻止する逆方向に配置されているため、逆方向電流I2Rの発生を防止している。 As shown in FIG. 5B, when the power supply is reversely connected, the reverse connection blocking diode D5 is disposed in the reverse direction to block the reverse current I2R, thereby preventing the reverse current I2R from being generated. .
しかし、第1の従来の保護装置では通常時に逆接阻止ダイオードD5にも電流が流れるため、逆接阻止ダイオードD5が余分に発熱するという不具合が生じる。 However, in the first conventional protection device, since a current also flows through the reverse connection blocking diode D5 in a normal state, there arises a problem that the reverse connection blocking diode D5 generates extra heat.
加えて、負荷電流I2としては10A程度の電流量が想定されるため、10A程度の電流を流すことができる比較的大容量な逆接阻止ダイオードD5を必要とする分、コストが嵩むという問題点があった。 In addition, since a current amount of about 10 A is assumed as the load current I2, there is a problem in that the cost increases because a relatively large capacity reverse connection blocking diode D5 capable of flowing a current of about 10 A is required. there were.
図9は逆接阻止PMOSトランジスタQ6を設けた第2の従来の保護装置を示す回路図である。同図に示すように、負荷用電源線L4上のPMOSトランジスタQ1と電気負荷2との間にドレイン電極側をPMOSトランジスタQ1、ソース電極側を電気負荷2として逆接阻止PMOSトランジスタQ6を挿入している。この際、逆接阻止PMOSトランジスタQ6の寄生ダイオードD6が、負端子P2側をカソード、正端子P1側をアノードとして設けられる。そして、逆接阻止PMOSトランジスタQ6はゲート電極に制御信号SCを受ける。
FIG. 9 is a circuit diagram showing a second conventional protection device provided with a reverse connection blocking PMOS transistor Q6. As shown in the figure, a reverse contact blocking PMOS transistor Q6 is inserted between the PMOS transistor Q1 on the load power supply line L4 and the
このような構成において、同図(a) に示すように、通常時は、PMOSトランジスタQ1がオン状態の時、逆接阻止PMOSトランジスタQ6も併せてオン状態となり、電源電圧VDがPMOSトランジスタQ1,逆接阻止PMOSトランジスタQ6を介して電気負荷2に供給され、正端子P1から負端子P2の方向に負荷電流I2が流れる。
In such a configuration, as shown in FIG. 5A, normally, when the PMOS transistor Q1 is on, the reverse connection blocking PMOS transistor Q6 is also turned on, and the power supply voltage VD is connected to the PMOS transistor Q1, reverse connection. The electric current is supplied to the
そして、同図(b) に示すように、電源逆接続時は、寄生ダイオードD6が逆方向電流I2Rを阻止する方向に配置されているため、逆方向電流I2Rの発生を防止している。 As shown in FIG. 5B, when the power supply is reversely connected, the parasitic diode D6 is arranged in a direction to block the reverse current I2R, thereby preventing the reverse current I2R from being generated.
しかし、第2の従来の保護装置では通常時に逆接阻止PMOSトランジスタQ6に電流が流れるため、逆接阻止PMOSトランジスタQ6が余分に発熱するという不具合が生じる。また、逆接阻止PMOSトランジスタQ6としてPMOSトランジスタQ1以外にMOSトランジスタを必要とする分、コスト高を招いてしまうという問題があった。 However, in the second conventional protection device, since a current flows through the reverse connection blocking PMOS transistor Q6 in a normal state, the reverse connection blocking PMOS transistor Q6 generates extra heat. In addition, there is a problem in that the reverse connection blocking PMOS transistor Q6 requires a MOS transistor in addition to the PMOS transistor Q1, which increases the cost.
従来の電源逆接続時における第1及び第2の従来の保護装置は以上のように構成されており、通常時において対策部品(寄生ダイオードD6,逆接阻止PMOSトランジスタQ6)自体に電流が流れるため、対策部品として高性能(低損失、大容量)な部品を必要とするためコスト高を招くとともに、通常時に対策部品自体が発熱しまうため、当該発熱を考慮して電源制御時における熱設計マージンを圧迫してしまうという問題点があった。 The first and second conventional protection devices at the time of reverse connection of the conventional power supply are configured as described above, and current flows through the countermeasure component (parasitic diode D6, reverse connection blocking PMOS transistor Q6) itself at the normal time. High-performance (low loss, large capacity) parts are required as countermeasure parts, resulting in high costs and the countermeasure parts themselves generate heat during normal operation. There was a problem of doing.
また、特許文献1で開示された保護装置(第3の従来の保護装置)は、常閉タイプの電磁リレー(メカニカルリレー)を自動車の電源システムの最上流に接地し、電源逆接続時のみ電磁リレーを開放状態にすることにより逆電流を遮断する考え方に基づいている。
Further, the protection device (third conventional protection device) disclosed in
しかしながら、第3の従来の保護装置は、バッテリーからの電源電圧の負荷への供給の有無を制御するスイッチング手段(図7〜図9のPMOSトランジスタQ1に相当する手段)の存在を前提としていない。すなわち、常時、バッテリーから電源電圧が全ての電装品(負荷)に供給されていることが前提とされており、電磁リレーにおけるスイッチ部の接点容量が少なくとも100A程度必要とされている。スイッチ部が大容量な電磁リレーは比較的高価なため、従来の第3の保護装置を実現するための障害となる。 However, the third conventional protection device does not presuppose the existence of switching means (means corresponding to the PMOS transistor Q1 in FIGS. 7 to 9) for controlling whether or not the power supply voltage is supplied from the battery to the load. That is, it is assumed that the power supply voltage is always supplied from the battery to all electrical components (loads), and the contact capacity of the switch portion in the electromagnetic relay is required to be at least about 100A. Since an electromagnetic relay having a large capacity switch unit is relatively expensive, it becomes an obstacle for realizing the conventional third protection device.
この発明は上記問題点を解決するためになされたもので、比較的安価な構成で通常時における発熱を最小現に抑えながら、電源逆接続時における負荷の誤動作を防止することができる誤動作防止装置を得ることを目的とする。 The present invention has been made to solve the above problems, and provides a malfunction prevention device capable of preventing a malfunction of a load when a power supply is reversely connected while minimizing heat generation in a normal state with a relatively inexpensive configuration. The purpose is to obtain.
この発明に係る請求項1記載の誤動作防止装置は、バッテリー接続用の正端子及び負端子の間に設けられ、前記正端子にバッテリーの負極が接続され前記負端子に前記バッテリーの正極が接続されるバッテリーの逆接続時における逆電流の発生を防止する誤動作防止装置であって、前記正端子から所定の負荷を経由して前記負端子に至る負荷用電源線上において前記所定の負荷より前記正端子側に介挿され、所定の制御信号に基づきオン/オフ状態となるMOSトランジスタと、スイッチ部とコイル部とを有する電磁リレーとを備え、前記コイル部は前記バッテリーの逆接続時にのみ電流が流れるように前記負荷用電源線とは異なる補助信号線上に設けられ、前記スイッチ部は、前記負荷用電源線上に介挿され、前記コイル部に電流が流れない通常時に前記負荷用電源線の電源経路を導通可能状態とし、前記コイル部に電流が流れる異常時に前記負荷用電源線の電源経路を強制的に遮断状態とする誤動作差防止処理を実行することを特徴とする。
The malfunction prevention device according to
請求項2の発明は、請求項1記載の誤動作防止装置であって、前記電磁リレーの前記スイッチ部は前記負荷用電源線上において前記MOSトランジスタと前記所定の負荷との間に介挿される。
The invention according to
請求項3の発明は、請求項1記載の誤動作防止装置であって、前記電磁リレーの前記スイッチ部は前記負荷用電源線上において前記MOSトランジスタより前記正端子側に設けられる。
The invention according to
請求項4の発明は、請求項3記載の誤動作防止装置であって、前記所定の負荷は複数の負荷を含み、前記所定の負荷用電源線は前記複数の負荷に対応した複数の負荷用電源線を含み、前記MOSトランジスタは複数のMOSトランジスタを含み、前記複数のMOSトランジスタはそれぞれ、対応する負荷用電源線上に介挿され、前記電磁コイルにおける前記スイッチ部における前記導通可能状態は、前記複数の負荷用電源線の電源経路を全ての導通可能状態を含み、前記遮断状態は前記複数の負荷用電源線の電源経路の全ての遮断状態を含む。
The invention according to claim 4 is the malfunction prevention device according to
請求項5の発明は、請求項1記載の誤動作防止装置であって、前記電磁リレーの前記スイッチ部は前記負荷用電源線上において前記所定の負荷より前記負端子側に設けられる。 A fifth aspect of the present invention is the malfunction prevention device according to the first aspect, wherein the switch portion of the electromagnetic relay is provided closer to the negative terminal side than the predetermined load on the load power line.
請求項6の発明は、請求項5記載の誤動作防止装置であって、前記所定の負荷は複数の負荷を含み、前記所定の負荷用電源線は前記複数の負荷に対応した複数の負荷用電源線を含み、前記MOSトランジスタは複数のMOSトランジスタを含み、前記複数のMOSトランジスタはそれぞれ、対応する負荷用電源線上に介挿され、前記電磁コイルにおける前記スイッチ部における前記導通可能状態は、前記複数の負荷用電源線の電源経路を全ての導通可能状態を含み、前記遮断状態は前記複数の負荷用電源線の電源経路の全ての遮断状態を含む。
The invention according to claim 6 is the malfunction prevention device according to
請求項7の発明は、請求項6記載の誤動作防止装置であって、前記複数の負荷より前記負端子側にある前記複数の負荷用電源線の端部部分に接続される第1のコネクタと、前記電磁リレーを内部に収納し、前記負端子に接続用の接続端子を有する第2のコネクタとをさらに備え、前記第1のコネクタと前記第2のコネクタとは、複数の負荷用電源線の端部部分を前記電磁リレーの前記スイッチ部を介して前記接続端子に電気的接続されるように接合される。 A seventh aspect of the present invention is the malfunction prevention device according to the sixth aspect, wherein the first connector is connected to end portions of the plurality of load power lines located closer to the negative terminal than the plurality of loads. And a second connector having a connection terminal for connection to the negative terminal, wherein the first connector and the second connector include a plurality of load power lines. Are joined so as to be electrically connected to the connection terminal via the switch portion of the electromagnetic relay.
請求項1記載の本願発明の誤動作防止装置において電磁リレーのスイッチ部は通常時に導通可能状態となり負荷用電源線の電源経路は有効に機能するため、MOSトランジスタのオン/オフ動作によって正端子から付与されるバッテリー電圧を所定の負荷に支障なく供給することができる。一方、バッテリーの逆接続時にはコイル部に電流が流れるため、電磁リレーのスイッチ部は異常時に遮断状態となり、負荷用電源線の電源経路が強制的に無効にされるため、所定の負荷に逆電流が流れることを防止することができる。
In the malfunction prevention device of the present invention according to
さらに、導通可能状態から遮断状態への遷移は電磁リレーのスイッチ部によって行われており、コイル部は負荷用電源線と異なる補助信号線に接続されているため、コイル部を流れる電流量を必要最小限に抑えることができる。 Furthermore, the transition from the continuable state to the cut-off state is performed by the switch part of the electromagnetic relay, and the coil part is connected to an auxiliary signal line different from the power supply line for the load, so the amount of current flowing through the coil part is required. Can be minimized.
また、電磁リレーは導通可能状態(通常時)の際、スイッチ部において電流が流れることによるリレー接点の発熱のみの発生で済ますことができるため、所定の負荷の通常使用時に電磁リレーが発熱することもない。 In addition, when the electromagnetic relay is in a conductive state (during normal operation), it is only necessary to generate heat at the relay contact due to the current flowing through the switch, so the electromagnetic relay generates heat during normal use of a given load. Nor.
加えて、主要構成として、スイッチ部とコイル部とを有する電磁リレーを設ける構成で済ますことができるため、装置構成の簡略化に伴い比較的安価に装置を実現することができる。 In addition, as the main configuration, an electromagnetic relay having a switch portion and a coil portion can be provided, so that the device can be realized at a relatively low cost with the simplification of the device configuration.
請求項2記載の本願発明において、MOSトランジスタと所定の負荷との間に介挿される電磁リレーのスイッチ部は、MOSトランジスタと所定の負荷との間において導通/遮断状態となることにより、負荷用電源線の電源経路を効率的に有効/無効に制御することができる。
In the present invention according to
請求項3記載の本願発明では、電磁リレーのスイッチ部は負荷用電源線上においてMOSトランジスタより正端子側に設けられるため、電磁リレーと正端子との電源線形成部分を負荷用電源線と補助用信号線との間で比較的簡単に共通利用することができるため、配線(電源線,信号線)の効率利用が図れる。 According to the third aspect of the present invention, since the switch portion of the electromagnetic relay is provided on the load power supply line on the positive terminal side from the MOS transistor, the power line formation portion between the electromagnetic relay and the positive terminal is used as the load power supply line and the auxiliary power supply line. Since it can be shared with signal lines relatively easily, efficient use of wiring (power supply lines, signal lines) can be achieved.
請求項4記載の本願発明は、一つの電磁リレーにより複数の負荷用電源線に対して一括して導通可能状態/遮断状態にして誤動作防止処理を行うことができるため、電磁リレーに要するスペース及びコストの低減化を図ることができる。 Since the invention of claim 4 can perform the malfunction prevention processing by making the conductive state / interruptible state collectively for a plurality of load power lines with one electromagnetic relay, the space required for the electromagnetic relay and Cost can be reduced.
請求項5記載の本願発明では、電磁リレーのスイッチ部は負荷用電源線上において所定の負荷より負端子側に設けられるため、電磁リレーと負端子との電源線形成部分を負荷用電源線と補助用信号線との間で比較的簡単に共通利用することができため、配線(電源線,信号線)の効率利用が図れる。
In the invention of
請求項6記載の本願発明は、一つの電磁リレーにより複数の負荷用電源線に対して一括して導通可能状態/手段状態による誤動作防止処理を行うことができるため、電磁リレーに要するスペース及びコストの低減化を図ることができる。 According to the sixth aspect of the present invention, since a malfunction prevention process can be performed by a single electromagnetic relay at a time with respect to a plurality of power supply lines for load by means of a conductive state / means state, the space and cost required for the electromagnetic relay are reduced. Can be reduced.
請求項7記載の本願発明においては、第1コネクタと第2のコネクタとの接合により複数の負荷用電源線の電磁コイルのスイッチ部を介した負端子の接続を簡単かつ精度良く行うことができる。 In this invention of Claim 7, the connection of the negative terminal via the switch part of the electromagnetic coil of several load power wires can be performed simply and accurately by joining the 1st connector and the 2nd connector. .
<実施の形態1>
(原理)
図1はこの発明の実施の形態1である電源逆接続用の誤動作防止装置の構成を示す回路図である。
<
(principle)
1 is a circuit diagram showing a configuration of a malfunction prevention device for reverse power connection according to
同図に示すように、実施の形態1では、1つの電気負荷2に対して1つのPMOSトランジスタQ1を設けて電源電圧VDの供給を制御している。
As shown in the figure, in the first embodiment, one PMOS transistor Q1 is provided for one
前述したように、第3の従来の保護装置にように全ての負荷に対する電源逆接続時における保護を行う構成は比較的高価な構成となってしまう。電気負荷2として、電源逆接続時に動作すると危険な負荷も存在する一方、ランプ類など特に問題のない負荷も存在する。したがって、第3の従来の保護装置のように、過度な対策を施した保護装置は必要以上に費用が嵩むため好ましいとは言えない。そこで、実施の形態1及び以下で述べる実施の形態2〜実施の形態5においては、電源逆接続が必要な少なくとも1つの電気負荷に対して1つのMOSトランジスタを設けている。
As described above, the configuration for protecting all loads at the time of reverse power connection as in the third conventional protection device is a relatively expensive configuration. As the
さらに、図1に示すように、実施の形態1の誤動作防止装置の主要構成として、スイッチ部SW1及びコイル部CL1からなる電磁リレー(メカニカルリレー)1を用いている。 Further, as shown in FIG. 1, an electromagnetic relay (mechanical relay) 1 including a switch unit SW1 and a coil unit CL1 is used as the main configuration of the malfunction prevention device of the first embodiment.
コイル部CL1は上流側端子PU2,下流側端子PD3間に介挿される。スイッチ部SW1はコイル部CL1への電流の有/無に基づき、{上流側端子PU1,下流側端子PD1間}/{上流側端子PU1,下流側端子PD2}間の電気的接続を切り換えるスイッチング動作を行う。電磁リレー1の構成及び動作は以下で述べる実施の形態2〜実施の形態5おいても同様である。
The coil part CL1 is inserted between the upstream terminal PU2 and the downstream terminal PD3. The switching unit SW1 is a switching operation for switching electrical connection between {upstream terminal PU1, downstream terminal PD1} / {upstream terminal PU1, downstream terminal PD2} based on the presence / absence of current to the coil unit CL1. I do. The configuration and operation of the
したがって、以下で述べる実施の形態1〜実施の形態5は、PMOSトランジスタQ1の電源供給制御において、電源逆接続対策用に電磁リレー1を設けることにより、低費用に抑えつつ、低熱ロスで実現した誤動作防止装置である。
Therefore, the first to fifth embodiments described below have been realized with low heat loss while keeping the cost low by providing the
(構成)
図1に示すように、正端子P1から電気負荷2(所定の負荷)を介して負端子P2に至る負荷用電源線L1上にヒューズ3、PMOSトランジスタQ1及び電磁リレー1のスイッチ部SW1が介挿される。すなわち、正端子P1はヒューズ3を介してPMOSトランジスタQ1のソース電極に接続され、PMOSトランジスタQ1のドレイン電極が電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1が電気負荷2を介して負端子P2に接続される態様で負荷用電源線L1が構成される。この際、PMOSトランジスタQ1の寄生ダイオードD1が、負端子P2側をアノード、正端子P1側をカソードとして設けられる。
(Constitution)
As shown in FIG. 1, a
コイル部CL1は負荷用電源線L1と異なる補助信号線LS1上に介挿される。すなわち、正端子P1はヒューズ3を介してコイル部CL1の上流側端子PU2に接続され、コイル部CL1の下流側端子PD3にダイオードD2のカソードが接続され、ダイオードD2のアノードが負端子P2に接続される態様で補助信号線LS2が構成される。
Coil portion CL1 is inserted on auxiliary signal line LS1 different from load power supply line L1. That is, the positive terminal P1 is connected to the upstream terminal PU2 of the coil part CL1 through the
スイッチ部SW1はコイル部CL1に電流が流れない時、上流側端子PU1と下流側端子PD1とを電気的に接続する導通可能状態、コイル部CL1に電流が流れる時、上流側端子PU1と下流側端子PD2(フローティング状態)とを電気的に接続して、上流側端子PU1と下流側端子PD1とを電気的に遮断状態にするスイッチング動作を行う。 The switch part SW1 is in a conductive state in which the upstream terminal PU1 and the downstream terminal PD1 are electrically connected when no current flows in the coil part CL1, and when the current flows in the coil part CL1, the upstream terminal PU1 and the downstream side A switching operation for electrically connecting the terminal PD2 (floating state) to electrically disconnect the upstream terminal PU1 and the downstream terminal PD1 is performed.
(動作)
このような構成において、通常は、同図(a) に示すように、正端子P1に電源電圧VD、負端子P2にグランド電圧VGがそれぞれ付与されるようにバッテリーが正常に接続される。
(Operation)
In such a configuration, the battery is normally connected normally such that the power supply voltage VD is applied to the positive terminal P1 and the ground voltage VG is applied to the negative terminal P2, as shown in FIG.
したがって、通常時は、順方向電流を阻止するダイオードD2の存在によりコイル部CL1には電流が流れないため、スイッチ部SW1の上流側端子PU1,下流側端子PD1間が電気的に接続され、負荷用電源線L1は導通可能状態となる。したがって、正端子P1から供給される電源電圧VDの電気負荷2への供給の有無を、制御信号SCに基づくPMOSトランジスタQ1のオン/オフ動作によって制御することができる。すなわち、PMOSトランジスタQ1がオン状態の時、電源電圧VDがスイッチ部SW1(PU1,PD1間)を介して電気負荷2に供給され、正端子P1から負端子P2の方向に負荷電流I2が流れる。この際、スイッチ部SW1は1単位の電気負荷2(30A以下程度)に電流供給を行えば良いため、電流供給能力は30Aあれば十分である。なぜならば、一般に車載用の1単位の電気負荷2に要求される負荷電流はほとんどが10A以下であり、最大で30A程度であるからである。
Therefore, in normal times, current does not flow through the coil portion CL1 due to the presence of the diode D2 that blocks forward current, and therefore, the upstream side terminal PU1 and the downstream side terminal PD1 of the switch portion SW1 are electrically connected, and the load The power supply line L1 becomes conductive. Therefore, whether or not the power supply voltage VD supplied from the positive terminal P1 is supplied to the
一方、同図(b) に示すように、電源逆接続時は、負端子P2に電源電圧VD、正端子P1にグランド電圧VGがそれぞれ付与される。 On the other hand, as shown in FIG. 5B, when the power supply is reversely connected, the power supply voltage VD is applied to the negative terminal P2, and the ground voltage VG is applied to the positive terminal P1.
したがって、電源逆接続時は、ダイオードD2を介してコイル部CL1には電流が流れるため、スイッチ部SW1は上流側端子PU1,下流側端子PD2間を電気的に接続する。すなわち、負荷用電源線L1の電源経路は上流側端子PU1,下流側端子PD1間で強制的に遮断状態となる。 Therefore, when the power supply is reversely connected, a current flows through the coil portion CL1 via the diode D2, so that the switch portion SW1 electrically connects the upstream terminal PU1 and the downstream terminal PD2. That is, the power supply path of the load power supply line L1 is forcibly cut off between the upstream terminal PU1 and the downstream terminal PD1.
その結果、同図(b) に示すように、電源逆接続時は、遮断状態のスイッチ部SW1によって逆方向電流I2Rの発生を防止することができる。 As a result, as shown in FIG. 4B, when the power supply is reversely connected, the reverse switch I2R can be prevented from being generated by the switch part SW1 in the cut-off state.
この際、実施の形態1の誤動作防止装置では通常時にコイル部CL1に電流が流れないためコイル部CL1による発熱はない。わずかに、スイッチ部SW1の接点が少し発熱するに程度に留めることができる。 At this time, in the malfunction preventing apparatus of the first embodiment, since no current flows through the coil part CL1 during normal time, no heat is generated by the coil part CL1. Slightly, the contact of the switch part SW1 can be kept to a certain extent to generate heat.
また、電磁リレー1は電気負荷2に対応して設けられているため、バッテリーからの電源電圧VDを必要とする他の負荷への電流供給能力は要求されていない。したがって、スイッチ部SW1の電流供給能力は電気負荷2への電流供給が可能であれば良いため十分低い容量に抑えることができる。
Moreover, since the
(効果)
このように、実施の形態1の誤動作防止装置において電磁リレー1のスイッチ部SW1は通常時に負荷用電源線L1の電源経路を導通可能状態とするため、PMOSトランジスタQ1のオン/オフ動作によって正端子P1から付与される電源電圧VDを電気負荷2に支障なく供給することができる。一方、電源逆接時にはコイル部CL1に電流が流れるため、電磁リレー1のスイッチ部SW1は異常時に負荷用電源線L1を遮断状態とする。その結果、負荷用電源線L1の電源経路が強制的に無効にされるため、電気負荷2に逆電流が流れることを防止することができる。
(effect)
As described above, in the malfunction preventing apparatus of the first embodiment, the switch part SW1 of the
さらに、負荷用電源線L1における上記導通可能状態から上記遮断状態への遷移は電磁リレー1のスイッチ部SW1によって行われており、コイル部CL1は負荷用電源線L1と異なる補助信号線LS2に接続されているため、コイル部CL1を流れる電流量を必要最小限に抑えることができる。
Furthermore, the transition from the conductive state to the cut-off state in the load power line L1 is performed by the switch part SW1 of the
また、電磁リレー1は上記導通可能状態(通常時)の時、スイッチ部SW1において電流が流れることによるリレー接点の発熱のみの発生で済ますことができるため、電気負荷2の通常使用時に電磁リレー1として発熱することもない。
In addition, when the
加えて、誤動作防止装置の主要構成として、スイッチ部SW1とコイル部CL1とを有する電磁リレー1を設けるという構成で済ますことができるため、装置構成の簡略化に伴い比較的安価な構成で装置を実現することができる。
In addition, since the main configuration of the malfunction prevention device can be the configuration of providing the
そして、PMOSトランジスタQ1,電気負荷2間に設けられる電磁リレー1のスイッチ部SW1によって、PMOSトランジスタQ1と電気負荷2との電気的接続/遮断を行うことにより、負荷用電源線L1の電源経路の有効/無効を効率的に制御することができる。
Then, by electrically connecting / disconnecting the PMOS transistor Q1 and the
<実施の形態2>
(構成)
図2はこの発明の実施の形態2である電源逆接続用の誤動作防止装置の構成を示す回路図である。なお、実施の形態2において、実施の形態1と同じ構成部分は同一符号を付して説明を適宜省略する。
<
(Constitution)
FIG. 2 is a circuit diagram showing a configuration of a malfunction prevention device for reverse power connection according to
同図に示すように、正端子P1から電気負荷2を介して負端子P2に至る負荷用電源線L2上にヒューズ3、電磁リレー1のスイッチ部SW1及びMOSトランジスタQ1が介挿される。すなわち、正端子P1はヒューズ3を介して電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1がPMOSトランジスタQ1のソース電極に接続され、PMOSトランジスタQ1のドレイン電極が電気負荷2を介して負端子P2に接続される態様で負荷用電源線L2が構成される。
As shown in the figure, a
電磁リレー1のコイル部CL1は負荷用電源線L2と異なる補助信号線LS2上に介挿される。すなわち、正端子P1はヒューズ3を介してコイル部CL1の上流側端子PU2に接続され、コイル部CL1の下流側端子PD3にダイオードD2のカソードが接続され、ダイオードD2のアノードが負端子P2に接続される態様で補助信号線LS2が構成される。なお、負荷用電源線L2と補助信号線LS2とは電磁リレー1の正端子P1側においてノードN1で接続され、ノードN1,正端子P1間は共用される。
The coil part CL1 of the
(動作)
このような構成において、通常時は、実施の形態1と同様に、PMOSトランジスタQ1がオン状態の時、電源電圧VDが電気負荷2に供給され、正端子P1から負端子P2の方向に負荷電流I2が流れる。
(Operation)
In such a configuration, in the normal state, as in the first embodiment, when the PMOS transistor Q1 is in the ON state, the power supply voltage VD is supplied to the
一方、電源逆接続時は、実施の形態1と同様、遮断状態のスイッチ部SW1によって逆方向電流の発生を防止することができる。 On the other hand, when the power supply is reversely connected, the generation of reverse current can be prevented by the switch part SW1 in the cut-off state, as in the first embodiment.
(効果)
このように、実施の形態2の誤動作防止装置では、実施の形態1と同様の効果を奏する。すなわち、通常時に支障なく、電源逆接続時に電気負荷2に逆電流が流れるのを防止することができる。また、実施の形態1と同様、コイル部CL1を流れる電流量は必要最小限に抑え、電気負荷2通常使用時に電磁リレー1として発熱することもない。
(effect)
Thus, the malfunction prevention device of the second embodiment has the same effects as those of the first embodiment. That is, it is possible to prevent a reverse current from flowing through the
加えて、実施の形態2では、電磁リレー1のスイッチ部SW1は負荷用電源線L2上においてPMOSトランジスタQ1より正端子P1側が設けられている上流設定構成を呈している。このため、PMOSトランジスタQ1や電気負荷2の存在を考慮することなく、電磁リレー1と正端子P1との電源線形成部分を負荷用電源線L3と補助信号線LS3との間(図2の正端子P1,ノードN1間)で比較的簡単に共通利用することができる分、配線(電源線,信号線)の効率利用が図れる。
In addition, in the second embodiment, the switch section SW1 of the
<実施の形態3>
(構成)
図3はこの発明の実施の形態3である電源逆接続用の誤動作防止装置の構成を示す回路図である。なお、実施の形態3において、実施の形態2と同じ構成部分は同一符号を付して説明を適宜省略する。
<
(Constitution)
FIG. 3 is a circuit diagram showing a configuration of a malfunction prevention device for reverse power connection according to
同図に示すように、実施の形態3の誤動作防止装置では、電気負荷21〜23に対応してPMOSトランジスタQ11〜Q13を設けている。PMOSトランジスタQ11〜Q13は制御信号SC1〜SC3によってオン/オフ動作が制御される。したがって、正端子P1から電気負荷21〜23それぞれを介して負端子P2に至る、3本の負荷用電源線L21〜L23が存在する。
As shown in the figure, in the malfunction prevention device of the third embodiment, PMOS transistors Q11 to Q13 are provided corresponding to the
すなわち、正端子P1はヒューズ3を介して電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1がPMOSトランジスタQ11のソース電極に接続され、PMOSトランジスタQ11のドレイン電極が電気負荷21を介して負端子P2に接続される態様で負荷用電源線L21が構成される。
That is, the positive terminal P1 is connected to the upstream terminal PU1 of the switch unit SW1 of the
そして、正端子P1はヒューズ3を介して電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1がPMOSトランジスタQ12のソース電極に接続され、PMOSトランジスタQ12のドレイン電極が電気負荷22を介して負端子P2に接続される態様で負荷用電源線L22が構成される。
The positive terminal P1 is connected to the upstream terminal PU1 of the switch part SW1 of the
さらに、正端子P1はヒューズ3を介して電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1がPMOSトランジスタQ13のソース電極に接続され、PMOSトランジスタQ13のドレイン電極が電気負荷23を介して負端子P2に接続される態様で負荷用電源線L23が構成される。
Further, the positive terminal P1 is connected to the upstream terminal PU1 of the switch part SW1 of the
(動作)
このような構成において、通常時は、実施の形態1及び実施の形態2と同様に、PMOSトランジスタQ11〜Q13がオン状態の時、電源電圧VDが電気負荷21〜23に供給され、負荷用電源線L21〜L23それぞれにおいてに負荷電流が流れる。すなわち、PMOSトランジスタQ1i(i=1〜3)のオン/オフ動作によって電気負荷2iへの電源電圧VDの供給/遮断が制御される。ただし、スイッチ部SW1は3単位の電気負荷21〜23(総計100A以下程度)に電流供給を行う必要があるため、電流供給能力は100A程度に設定する必要がある。
(Operation)
In such a configuration, during normal times, as in the first and second embodiments, when the PMOS transistors Q11 to Q13 are on, the power supply voltage VD is supplied to the
一方、電源逆接続時は、負荷用電源線L21〜L23の電源経路は全て上流側端子PU1,下流側端子PD1間で強制的に遮断される。その結果、遮断状態のスイッチ部SW1によって、電気負荷21〜23に対する逆方向電流の発生を一括して防止することができる。
On the other hand, at the time of reverse power connection, all the power paths of the load power lines L21 to L23 are forcibly cut off between the upstream terminal PU1 and the downstream terminal PD1. As a result, the generation of reverse current to the
(効果)
このように、実施の形態3の誤動作防止装置では、実施の形態1と同様に、通常時に支障なく、電源逆接続時に電気負荷2に逆電流が流れるのを防止することができ、コイル部CL1を流れる電流量は必要最小限に抑え、電気負荷2通常使用時に電磁リレー1として発熱することもない。
(effect)
As described above, in the malfunction prevention device of the third embodiment, as in the first embodiment, there is no problem during normal time, and it is possible to prevent a reverse current from flowing through the
また、実施の形態3では、実施の形態2と同様、PMOSトランジスタQ1を回避させて補助信号線LS2を設ける必要がない分、配線(電源線,信号線)の効率利用が図れる。 Further, in the third embodiment, as in the second embodiment, it is not necessary to provide the auxiliary signal line LS2 by avoiding the PMOS transistor Q1, and the wiring (power supply line, signal line) can be used efficiently.
加えて、実施の形態3の誤動作防止装置は、一つの電磁リレー1ーにより3本の負荷用電源線L21〜L23に対して一括して導通可能状態/遮断状態として電気負荷21〜23に対する誤動作防止処理を行うことができるため、電磁リレー1に要するスペース及びコストの低減化を図ることができる。
In addition, the malfunction prevention device according to the third embodiment malfunctions with respect to the
<実施の形態4>
(構成)
図4はこの発明の実施の形態4である電源逆接続用の誤動作防止装置の構成を示す回路図である。なお、実施の形態4において、実施の形態1と同じ構成部分は同一符号を付して説明を適宜省略する。
<Embodiment 4>
(Constitution)
FIG. 4 is a circuit diagram showing a configuration of a malfunction prevention device for reverse power connection according to Embodiment 4 of the present invention. Note that in the fourth embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
同図に示すように、正端子P1から電気負荷2を介して負端子P2に至る負荷用電源線L3上にヒューズ3、MOSトランジスタQ1及び電磁リレー1のスイッチ部SW1が介挿される。すなわち、正端子P1はヒューズ3を介してPMOSトランジスタQ1のソース電極に接続され、PMOSトランジスタQ1のドレイン電極が電気負荷2を介して電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1が負端子P2に接続される態様で負荷用電源線L3が構成される。
As shown in the figure, a
電磁リレー1のコイル部CL1は負荷用電源線L3と異なる補助信号線LS3上に介挿される。すなわち、正端子P1はヒューズ3を介してコイル部CL1の上流側端子PU2に接続され、コイル部CL1の下流側端子PD3にダイオードD2のカソードが接続され、ダイオードD2のアノードが負端子P2に接続される態様で補助信号線LS3が構成される。なお、負荷用電源線L3と補助信号線LS3とは電磁リレー1の負端子P2側においてノードN2で接続され、ノードN2,負端子P2間は共用される。
The coil portion CL1 of the
(動作)
このような構成において、通常時は、実施の形態1及び実施の形態2と同様に、PMOSトランジスタQ1がオン状態の時、電源電圧VDが電気負荷2に供給され、正端子P1から負端子P2の方向に負荷電流I2が流れる。
(Operation)
In such a configuration, during normal times, as in the first and second embodiments, when the PMOS transistor Q1 is in the ON state, the power supply voltage VD is supplied to the
一方、電源逆接続時は、実施の形態1及び実施の形態2と同様に、遮断状態のスイッチ部SW1によって逆方向電流の発生を防止することができる。 On the other hand, when the power supply is reversely connected, the occurrence of reverse current can be prevented by the switch part SW1 in the cut-off state, as in the first and second embodiments.
このように、実施の形態4の誤動作防止装置では、実施の形態1と同様の効果を奏する。すなわち、通常時に支障なく、電源逆接続時に電気負荷2に逆電流が流れるのを防止することができる。また、実施の形態1と同様、コイル部CL1を流れる電流量は必要最小限に抑え、電気負荷2通常使用時に電磁リレー1として発熱することもない。
Thus, the malfunction prevention device of the fourth embodiment has the same effects as those of the first embodiment. That is, it is possible to prevent a reverse current from flowing through the
加えて、実施の形態5では、電磁リレー1のスイッチ部SW1は負荷用電源線L2上において電気負荷2より負端子P2側が設けられている下流設定構成を呈している。このため、PMOSトランジスタQ1や電気負荷2の存在を考慮することなく、電磁リレー1と負端子P2との電源線形成部分を負荷用電源線L3と補助信号線LS3との間(図4の負端子P2,ノードN2間)で比較的簡単に共通利用することができる分、配線(電源線,信号線)の効率利用が図れる。
In addition, in the fifth embodiment, the switch unit SW1 of the
<実施の形態5>
(構成)
図5はこの発明の実施の形態5である電源逆接続用の誤動作防止装置の構成を示す回路図である。なお、実施の形態5において、実施の形態4と同じ構成部分は同一符号を付して説明を適宜省略する。
<
(Constitution)
FIG. 5 is a circuit diagram showing a configuration of a malfunction prevention device for reverse power connection according to
同図に示すように、実施の形態5の誤動作防止装置では、実施の形態3と同様、電気負荷21〜23に対応してPMOSトランジスタQ11〜Q13を設けている。PMOSトランジスタQ11〜Q13は制御信号SC1〜SC3によってオン/オフ動作が制御される。したがって、正端子P1から電気負荷21〜23それぞれを介して負端子P2に至る負荷用電源線L31〜L33が存在する。
As shown in the figure, in the malfunction prevention device of the fifth embodiment, PMOS transistors Q11 to Q13 are provided corresponding to the
すなわち、正端子P1はヒューズ3を介してPMOSトランジスタQ11のソース電極に接続され、PMOSトランジスタQ11のドレイン電極が電気負荷21を介して電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1が負端子P2に接続される態様で負荷用電源線L31が構成される。
That is, the positive terminal P1 is connected to the source electrode of the PMOS transistor Q11 via the
そして、正端子P1はヒューズ3を介してPMOSトランジスタQ12のソース電極に接続され、PMOSトランジスタQ12のドレイン電極が電気負荷22を介して電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1が負端子P2に接続される態様で負荷用電源線L32が構成される。
The positive terminal P1 is connected to the source electrode of the PMOS transistor Q12 via the
加えて、正端子P1はヒューズ3を介してPMOSトランジスタQ13のソース電極に接続され、PMOSトランジスタQ13のドレイン電極が電気負荷23を介して負端子P2に接続され電磁リレー1のスイッチ部SW1の上流側端子PU1に接続され、スイッチ部SW1の下流側端子PD1が接続される態様で負荷用電源線L33が構成される。
In addition, the positive terminal P1 is connected to the source electrode of the PMOS transistor Q13 via the
(動作)
このような構成において、通常時は、実施の形態3と同様に、PMOSトランジスタQ11〜Q13がオン状態の時、電源電圧VDが電気負荷21〜23に供給され、負荷用電源線L31〜L33それぞれにおいてに負荷電流が流れる。すなわち、PMOSトランジスタQ1i(i=1〜3)のオン/オフ動作によって電気負荷2iへの電源電圧VDの供給/遮断が制御される。
(Operation)
In such a configuration, in the normal state, as in the third embodiment, when the PMOS transistors Q11 to Q13 are in the ON state, the power supply voltage VD is supplied to the
一方、電源逆接続時は、負荷用電源線L31〜L33の電源経路は全て上流側端子PU1,下流側端子PD1間で強制的に遮断される。その結果、遮断状態のスイッチ部SW1によって、電気負荷21〜23に対する逆方向電流の発生を一括して防止することができる。
On the other hand, when the power supply is reversely connected, all the power paths of the load power supply lines L31 to L33 are forcibly cut off between the upstream terminal PU1 and the downstream terminal PD1. As a result, the generation of reverse current to the
(効果)
このように、実施の形態5の誤動作防止装置では、実施の形態1と同様に、通常時に支障なく、電源逆接続時に電気負荷2に逆電流が流れるのを防止することができ、コイル部CL1を流れる電流量は必要最小限に抑え、電気負荷2通常使用時に電磁リレー1として発熱することもない。
(effect)
As described above, in the malfunction prevention device of the fifth embodiment, similarly to the first embodiment, it is possible to prevent a reverse current from flowing through the
また、実施の形態5では、実施の形態4と同様、電磁リレー1と負端子P2との電源線形成部分(図5の負端子P2,ノードN2間)を負荷用電源線L31〜L33と補助信号線LS3との間で比較的簡単に共通利用することができため、配線(電源線,信号線)の効率利用が図れる。
Further, in the fifth embodiment, as in the fourth embodiment, the power line forming portion (between the negative terminal P2 and the node N2 in FIG. 5) between the
加えて、実施の形態5の誤動作防止装置は、一つの電磁リレー1ーにより複数の負荷用電源線L31〜L33に対して一括して誤動作防止処理を行うことができるため、電磁リレー1に要するスペース及びコストの低減化を図ることができる。
In addition, the malfunction prevention device of the fifth embodiment is required for the
(アースジョイントコネクタ12の活用)
図6はアースジョイントコネクタを用いた実施の形態5の応用例を示す説明図である。同図に示すように、負荷用電源線L31〜L33を含む電源線の負端子P2側の端部はコネクタ11に接続している。
(Utilization of earth joint connector 12)
FIG. 6 is an explanatory view showing an application example of the fifth embodiment using an earth joint connector. As shown in the figure, the end of the power supply line including the load power supply lines L31 to L33 on the negative terminal P2 side is connected to the
一方、アースジョイントコネクタ12は負端子P2との接続用のアース接続端子13を有し、コネクタ11と接合可能である。そこで、アースジョイントコネクタ12内に電磁リレー1及びダイオードD2を挿入し、コネクタ11との接合時に、負荷用電源線L31〜L33と電磁リレー1とが図5で示す様な接続関係になるように接続される態様にしている。
On the other hand, the ground
このように、実施の形態5の応用例では、コネクタ11(第1コネクタ)とアースジョイントコネクタ12(第2のコネクタ)との接合により負荷用電源線L31〜L33の電磁リレー1のスイッチ部SW1を介した負端子P2の接続を簡単かつ精度良く行うことができる。
As described above, in the application example of the fifth embodiment, the switch portion SW1 of the
<その他>
なお、上述した実施の形態では、MOSFETとしてPMOSトランジスタを用いた例を示したがPMOSトランジスタに代えてNMOSトランジスタを用いても良いことは勿論である。
<Others>
In the above-described embodiment, an example in which a PMOS transistor is used as the MOSFET has been described. However, it goes without saying that an NMOS transistor may be used instead of the PMOS transistor.
また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 Also, within the scope of the present invention, the embodiments can be freely combined, or the embodiments can be appropriately modified or omitted.
Q1,Q11〜Q13 PMOSトランジスタ
1 電磁リレー
SW1 スイッチ部
CL1 コイル部
L1〜L3,L21〜L23,L31〜L33 負荷用電源線
LS1〜LS3 補助信号線
11 コネクタ
12 アースジョイントコネクタ
13 アース接続端子
Q1, Q11 to
Claims (7)
前記正端子から所定の負荷を経由して前記負端子に至る負荷用電源線上において前記所定の負荷より前記正端子側に介挿され、所定の制御信号に基づきオン/オフ状態となるMOSトランジスタと、
スイッチ部とコイル部とを有する電磁リレーとを備え、
前記コイル部は前記バッテリーの逆接続時にのみ電流が流れるように前記負荷用電源線とは異なる補助信号線上に設けられ、
前記スイッチ部は、前記負荷用電源線上に介挿され、前記コイル部に電流が流れない通常時に前記負荷用電源線の電源経路を導通可能状態とし、前記コイル部に電流が流れる異常時に前記負荷用電源線の電源経路を強制的に遮断状態とする誤動作差防止処理を実行することを特徴とする、
誤動作防止装置。 It is provided between a positive terminal and a negative terminal for battery connection, and a negative current of the battery is connected to the positive terminal and a positive electrode of the battery is connected to the negative terminal to prevent a reverse current from being generated when the battery is reversely connected. A malfunction prevention device,
A MOS transistor inserted on the positive terminal side from the predetermined load on the load power line extending from the positive terminal via the predetermined load to the negative terminal, and turned on / off based on a predetermined control signal; ,
An electromagnetic relay having a switch portion and a coil portion;
The coil part is provided on an auxiliary signal line different from the load power line so that a current flows only when the battery is reversely connected,
The switch unit is inserted on the power supply line for the load, makes the power path of the power supply line for the load power supply conductive when the current does not flow to the coil unit, and the load at the time of an abnormal current flow to the coil unit. It is characterized by executing a malfunction difference prevention process for forcibly shutting off the power path of the power line for power.
Malfunction prevention device.
前記電磁リレーの前記スイッチ部は前記負荷用電源線上において前記MOSトランジスタと前記所定の負荷との間に介挿される、
誤動作防止装置。 The malfunction prevention device according to claim 1,
The switch portion of the electromagnetic relay is interposed between the MOS transistor and the predetermined load on the load power line.
Malfunction prevention device.
前記電磁リレーの前記スイッチ部は前記負荷用電源線上において前記MOSトランジスタより前記正端子側に設けられる、
誤動作防止装置。 The malfunction prevention device according to claim 1,
The switch portion of the electromagnetic relay is provided on the positive terminal side from the MOS transistor on the load power line.
Malfunction prevention device.
前記所定の負荷は複数の負荷を含み、
前記所定の負荷用電源線は前記複数の負荷に対応した複数の負荷用電源線を含み、
前記MOSトランジスタは複数のMOSトランジスタを含み、
前記複数のMOSトランジスタはそれぞれ、対応する負荷用電源線上に介挿され、
前記電磁コイルにおける前記スイッチ部における前記導通可能状態は、前記複数の負荷用電源線の電源経路を全ての導通可能状態を含み、前記遮断状態は前記複数の負荷用電源線の電源経路の全ての遮断状態を含む、
誤動作防止装置。 The malfunction prevention device according to claim 3,
The predetermined load includes a plurality of loads,
The predetermined load power line includes a plurality of load power lines corresponding to the plurality of loads,
The MOS transistor includes a plurality of MOS transistors,
Each of the plurality of MOS transistors is inserted on a corresponding power supply line for load,
The conductive state in the switch section of the electromagnetic coil includes all conductive states of the power paths of the plurality of load power lines, and the cutoff state includes all of the power paths of the plurality of load power lines. Including blocking status,
Malfunction prevention device.
前記電磁リレーの前記スイッチ部は前記負荷用電源線上において前記所定の負荷より前記負端子側に設けられる、
誤動作防止装置。 The malfunction prevention device according to claim 1,
The switch part of the electromagnetic relay is provided on the negative terminal side from the predetermined load on the load power line.
Malfunction prevention device.
前記所定の負荷は複数の負荷を含み、
前記所定の負荷用電源線は前記複数の負荷に対応した複数の負荷用電源線を含み、
前記MOSトランジスタは複数のMOSトランジスタを含み、
前記複数のMOSトランジスタはそれぞれ、対応する負荷用電源線上に介挿され、
前記電磁コイルにおける前記スイッチ部における前記導通可能状態は、前記複数の負荷用電源線の電源経路を全ての導通可能状態を含み、前記遮断状態は前記複数の負荷用電源線の電源経路の全ての遮断状態を含む、
誤動作防止装置。 The malfunction prevention device according to claim 5,
The predetermined load includes a plurality of loads,
The predetermined load power line includes a plurality of load power lines corresponding to the plurality of loads,
The MOS transistor includes a plurality of MOS transistors,
Each of the plurality of MOS transistors is inserted on a corresponding power supply line for load,
The conductive state in the switch section of the electromagnetic coil includes all conductive states of the power paths of the plurality of load power lines, and the cutoff state includes all of the power paths of the plurality of load power lines. Including blocking status,
Malfunction prevention device.
前記複数の負荷より前記負端子側にある前記複数の負荷用電源線の端部部分に接続される第1のコネクタと、
前記電磁リレーを内部に収納し、前記負端子に接続用の接続端子を有する第2のコネクタとをさらに備え、
前記第1のコネクタと前記第2のコネクタとは、複数の負荷用電源線の端部部分を前記電磁リレーの前記スイッチ部を介して前記接続端子に電気的接続されるように接合される、
誤動作防止装置。 The malfunction prevention device according to claim 6,
A first connector connected to an end portion of the plurality of load power lines on the negative terminal side from the plurality of loads;
The electromagnetic relay is housed inside, and further includes a second connector having a connection terminal for connection at the negative terminal,
The first connector and the second connector are joined so that end portions of a plurality of load power lines are electrically connected to the connection terminal via the switch portion of the electromagnetic relay.
Malfunction prevention device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101165A JP2013230030A (en) | 2012-04-26 | 2012-04-26 | Malfunction prevention device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101165A JP2013230030A (en) | 2012-04-26 | 2012-04-26 | Malfunction prevention device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013230030A true JP2013230030A (en) | 2013-11-07 |
Family
ID=49677154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012101165A Pending JP2013230030A (en) | 2012-04-26 | 2012-04-26 | Malfunction prevention device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013230030A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180124072A (en) * | 2016-03-15 | 2018-11-20 | 리텔퓨즈 인코퍼레이티드 | Method and apparatus for protecting a polar sensitive load |
JP2020200002A (en) * | 2019-06-13 | 2020-12-17 | マツダ株式会社 | On-vehicle network system |
-
2012
- 2012-04-26 JP JP2012101165A patent/JP2013230030A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180124072A (en) * | 2016-03-15 | 2018-11-20 | 리텔퓨즈 인코퍼레이티드 | Method and apparatus for protecting a polar sensitive load |
CN109075569A (en) * | 2016-03-15 | 2018-12-21 | 力特有限公司 | Method and apparatus for protecting polar sensitive to load |
JP2019509009A (en) * | 2016-03-15 | 2019-03-28 | リテルヒューズ・インク | Method and apparatus for protecting polarity-sensitive loads |
KR102267382B1 (en) * | 2016-03-15 | 2021-06-21 | 리텔퓨즈 인코퍼레이티드 | Method and apparatus for protecting polarity sensitive loads |
JP2020200002A (en) * | 2019-06-13 | 2020-12-17 | マツダ株式会社 | On-vehicle network system |
WO2020250530A1 (en) * | 2019-06-13 | 2020-12-17 | マツダ株式会社 | Onboard network system |
JP7434728B2 (en) | 2019-06-13 | 2024-02-21 | マツダ株式会社 | In-vehicle network system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140001840A1 (en) | Local high voltage safety interlock for hv components in a vehicle with feedback to the vehicle system | |
EP2071726B1 (en) | Load driving device | |
US10811897B2 (en) | Relay device and power supply device | |
US20130329329A1 (en) | Solid state power control system for aircraft high voltage dc power distribution | |
US9893511B2 (en) | Protective circuit assemblage for a multi-voltage electrical system | |
US20110285202A1 (en) | Bus-Tie SSPCS for DC Power Distribution System | |
EP3021485B1 (en) | Semiconductor device | |
CN108886266B (en) | Relay device and vehicle-mounted system | |
JP2018072155A (en) | Semiconductor switch control apparatus | |
JP6935437B2 (en) | Power supply | |
CN108183472B (en) | Power distribution system comprising a commutation device | |
CN109075558A (en) | Relay-set | |
JP2009100502A (en) | Power supply switching device and power supply system using same | |
JP2013230030A (en) | Malfunction prevention device | |
CN107251434A (en) | The output driver prevented with reverse power supply | |
JP2014216056A (en) | Dc circuit breaker device | |
CN108321764A (en) | Fault-tolerant solid state electrical controller | |
JP2017052473A (en) | On-vehicle power supply device | |
WO2019044573A1 (en) | Connection unit and power source system | |
JP6264186B2 (en) | Battery pack | |
JP5825957B2 (en) | Switching circuit | |
JPWO2015104921A1 (en) | In-vehicle electronic control unit | |
JP2014161147A (en) | Power supply device | |
JP7224100B2 (en) | Reverse connection protection circuit and load system | |
JP2020096439A (en) | Power supply controller |