JP2013219894A - Power source device and image forming apparatus - Google Patents

Power source device and image forming apparatus Download PDF

Info

Publication number
JP2013219894A
JP2013219894A JP2012087405A JP2012087405A JP2013219894A JP 2013219894 A JP2013219894 A JP 2013219894A JP 2012087405 A JP2012087405 A JP 2012087405A JP 2012087405 A JP2012087405 A JP 2012087405A JP 2013219894 A JP2013219894 A JP 2013219894A
Authority
JP
Japan
Prior art keywords
voltage
output
frequency
power supply
feature amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012087405A
Other languages
Japanese (ja)
Inventor
Masaru Aoki
大 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012087405A priority Critical patent/JP2013219894A/en
Publication of JP2013219894A publication Critical patent/JP2013219894A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To accurately determine failure of a multistage voltage doubler rectifier circuit.SOLUTION: In a power source device, a controller 206 that controls a frequency of a pulse signal on the basis of a voltage value detected by an output voltage detection circuit detects a voltage by the output voltage detection circuit while changing a frequency of a pulse signal to be output for turning on and off a field effect transistor Q101, calculates a feature amount based on the frequency of the pulse signal and the detected voltage, and determines failure of a multistage voltage doubler rectifier circuit on the basis of the calculated feature amount.

Description

本発明は、高電圧を発生させる電源装置及びその電源装置を備える画像形成装置に関する。   The present invention relates to a power supply device that generates a high voltage and an image forming apparatus including the power supply device.

従来から知られている電子写真方式の画像形成装置において、半導電性又は表面に誘電層を有する弾性ローラを現像ローラとして用い、感光体の表面に押し当てながら現像を行う接触現像方式がよく用いられる。このような接触現像方式において、現像部材の表面にトナーを担持させるために、現像部材に印加する電圧として直流電圧を用いている。良好な画像形成を行うためには、通常300Vから800V程度の直流電圧を現像部材に印加する必要がある。また、現像ローラのような部材の他に、感光体の表面を一様に帯電する帯電部材としての帯電ローラや感光体に現像されたトナー像を記録紙やベルト等の転写体に転写する転写部材にも高電圧を印加する必要がある。   In a conventionally known electrophotographic image forming apparatus, a semi-conductive or elastic roller having a dielectric layer on the surface is used as a developing roller, and a contact developing method in which development is performed while being pressed against the surface of a photoreceptor is often used. It is done. In such a contact development system, a DC voltage is used as a voltage applied to the developing member in order to carry the toner on the surface of the developing member. In order to perform good image formation, it is usually necessary to apply a DC voltage of about 300 V to 800 V to the developing member. In addition to a member such as a developing roller, a charging roller as a charging member for uniformly charging the surface of the photosensitive member or a transfer for transferring a toner image developed on the photosensitive member to a transfer member such as a recording paper or a belt. It is necessary to apply a high voltage to the member.

高電圧を印加するために従来は巻線式の電磁トランスや圧電トランスを使用した高圧電源装置を用いている。出力電圧制御を行う方法として、電磁トランスを用いた回路では、トランスに供給する電圧を可変する方法が主に用いられている。また、圧電トランスを用いた回路では、圧電トランスの1次側に供給する周波数を可変する方法が主に用いられている。   In order to apply a high voltage, conventionally, a high voltage power supply device using a wound electromagnetic transformer or a piezoelectric transformer is used. As a method for performing output voltage control, in a circuit using an electromagnetic transformer, a method of changing a voltage supplied to the transformer is mainly used. Further, in a circuit using a piezoelectric transformer, a method of changing the frequency supplied to the primary side of the piezoelectric transformer is mainly used.

特開2006−091757号公報JP 2006-091757 A

しかしながら、高圧電源装置にトランスを用いる上で、次のような課題があった。まず、高圧回路のコストに占めるトランスの部品コストの割合は、他の部品と比較して大きい。また、スペースの面では、高さ、面積ともに他の部品よりも大きい場合が多い。更に、重量においても、特にフェライトや銅線を用いる電磁トランスは、他の部品と比較して重い。特に、複数の高圧回路が必要となるフルカラー画像形成装置に用いられる高圧電源装置では、トランスを使用することに伴う影響は大きくなる。以上のように、トランスを用いた高圧電源装置の低コスト化、小型化、軽量化は大きな課題となっている。   However, the use of a transformer in the high-voltage power supply device has the following problems. First, the ratio of transformer component costs to the cost of high-voltage circuits is large compared to other components. Also, in terms of space, the height and area are often larger than other parts. Furthermore, in terms of weight, particularly an electromagnetic transformer using ferrite or copper wire is heavier than other components. In particular, in a high-voltage power supply device used in a full-color image forming apparatus that requires a plurality of high-voltage circuits, the influence caused by using a transformer is large. As described above, cost reduction, size reduction, and weight reduction of high-voltage power supply devices using transformers are major issues.

このため、複数の容量素子と複数の整流素子とで多段倍電圧整流回路を構成し、高電圧の出力を可能とする電源装置とすることが考えられる。しかし、高圧電源装置に多段倍電圧整流回路を用いる上で、次のような課題がある。即ち、多段倍電圧整流回路を形成する一つの素子が故障した場合、出力される高圧電圧の出力電圧が若干低下するものの、高圧電圧を出力し続けることはできる。また高圧電源装置に接続される負荷が大きくなった場合においても、出力される高圧電圧の出力電圧が低下する。このように、従来の多段倍電圧整流回路では、出力電圧の低下が多段倍電圧整流回路の故障によるものか負荷変動によるものかを区別することが難しいという課題がある。   For this reason, it is conceivable that a multistage voltage doubler rectifier circuit is constituted by a plurality of capacitive elements and a plurality of rectifier elements to provide a power supply device capable of outputting a high voltage. However, there are the following problems in using the multistage voltage doubler rectifier circuit in the high-voltage power supply device. That is, when one element forming the multi-stage voltage doubler rectifier circuit fails, the output voltage of the high voltage output is slightly reduced, but the high voltage can continue to be output. Even when the load connected to the high-voltage power supply device becomes large, the output voltage of the high-voltage output is lowered. As described above, the conventional multi-stage voltage doubler rectifier circuit has a problem that it is difficult to distinguish whether the decrease in the output voltage is caused by a failure of the multi-stage voltage doubler rectifier circuit or a load change.

本発明は、このような状況のもとでなされたもので、多段倍電圧整流回路の故障を精度よく判断することを目的とする。   The present invention has been made under such circumstances, and an object thereof is to accurately determine a failure of a multistage voltage doubler rectifier circuit.

前述の課題を解決するために、本発明は以下の構成を備える。   In order to solve the above-described problems, the present invention has the following configuration.

(1)電圧を発生させるための誘導素子と、前記誘導素子に印加する電圧をオンオフするスイッチング素子と、複数の容量素子と複数の整流素子を有し、前記誘導素子に発生した電圧を昇圧する昇圧回路と、前記昇圧回路から出力された電圧を検出する検出手段と、前記検出手段により検出した電圧の値に基づいて前記スイッチング素子をオンオフするために出力するパルス信号の周波数を制御する制御手段と、を備え、前記制御手段は、パルス信号の周波数を変更しながら前記検出手段により電圧を検出し、パルス信号の周波数と検出された電圧とに基づく特徴量を算出し、算出した特徴量に基づいて前記昇圧回路の故障を判断することを特徴とする電源装置。   (1) An inductive element for generating a voltage, a switching element for turning on and off a voltage applied to the inductive element, a plurality of capacitive elements and a plurality of rectifying elements, and boosting the voltage generated in the inductive element A boosting circuit; a detecting means for detecting a voltage output from the boosting circuit; and a control means for controlling a frequency of a pulse signal output for turning on and off the switching element based on a voltage value detected by the detecting means. The control means detects the voltage by the detection means while changing the frequency of the pulse signal, calculates the feature quantity based on the frequency of the pulse signal and the detected voltage, and calculates the calculated feature quantity. And determining a failure of the booster circuit based on the power supply device.

(2)感光体と、前記感光体を帯電する帯電手段と、前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、前記露光手段により形成された静電潜像をトナーにより現像する現像手段と、前記現像手段により現像されたトナー像を像担持体に転写する転写手段と、を備える画像形成装置であって、前記(1)の電源装置を備え、前記電源装置は、前記帯電手段、前記現像手段及び前記転写手段の少なくとも一つに電力を供給することを特徴とする画像形成装置。   (2) a photoconductor, a charging unit for charging the photoconductor, an exposure unit for forming an electrostatic latent image on the photoconductor charged by the charging unit, and an electrostatic latent image formed by the exposure unit An image forming apparatus comprising: a developing unit that develops toner with toner; and a transfer unit that transfers a toner image developed by the developing unit to an image carrier. The apparatus supplies an electric power to at least one of the charging unit, the developing unit, and the transfer unit.

本発明によれば、多段倍電圧整流回路の故障を精度よく判断することができる。   According to the present invention, it is possible to accurately determine the failure of the multistage voltage doubler rectifier circuit.

実施例1の多段倍電圧整流回路を示す図The figure which shows the multistage voltage doubler rectifier circuit of Example 1. FIG. 実施例1の高圧電源装置を示すブロック図1 is a block diagram showing a high-voltage power supply device according to a first embodiment. 実施例1の多段倍電圧整流回路の動作を示す図The figure which shows operation | movement of the multistage voltage doubler rectifier circuit of Example 1. FIG. 実施例1の多段倍電圧整流回路を示す図、駆動周波数−高圧出力電圧特性を示すグラフThe figure which shows the multistage voltage doubler rectifier circuit of Example 1, the graph which shows a drive frequency-high voltage output voltage characteristic 実施例1の特徴量検出方法を示すグラフ、高圧負荷−特徴量特性を示すグラフThe graph which shows the feature-value detection method of Example 1, The graph which shows a high voltage | pressure load-feature-value characteristic 実施例2の特徴量検出方法を示すグラフA graph which shows the feature-value detection method of Example 2. 実施例3の多段倍電圧整流回路を示す図、特徴量検出方法を示すグラフ、高圧負荷−特徴量特性を示すグラフThe figure which shows the multistage voltage doubler rectifier circuit of Example 3, the graph which shows the feature-value detection method, The graph which shows a high voltage load-feature-value characteristic 実施例4の多段倍電圧整流回路の動作を示す図The figure which shows operation | movement of the multistage voltage doubler rectifier circuit of Example 4. 実施例5の画像形成装置の構成を示す図FIG. 10 is a diagram illustrating a configuration of an image forming apparatus according to a fifth embodiment.

以下本発明を実施するための形態を、実施例により詳しく説明する。   The mode for carrying out the present invention will be described in detail below with reference to examples.

[多段倍電圧整流回路]
図1は、実施例1の高圧電源装置の多段倍電圧整流回路(昇圧回路)を示したものである。図1において、インダクタL100(誘導素子)とコンデンサC100で電圧共振回路が構成される。インダクタL100は、スイッチング素子と電源電圧Vcc(+24Vなど)との間に接続された素子であって、スイッチング素子の駆動により断続的に電圧が印加されるインダクタンス成分を有する素子の一例である。また、コンデンサC100は接地される。この電圧共振回路の出力は、整流平滑回路によって正電圧に整流平滑される。整流平滑回路は、順方向に電流を流すダイオードD101(整流素子)と、ダイオードD101のカソード端子と電源電圧Vcc間に接続されて電荷のチャージを担うコンデンサC101(容量素子)によって、正極性のフライバック電圧が取り出される。続いて、ダイオードD102、D103、D104、D105(複数の整流素子)及びコンデンサC102、C103、C104、C105(複数の容量素子)による多段整流回路が形成されている。その出力は平滑用コンデンサC106を介して接地されて出力波形が平滑される。尚、コンデンサC104とダイオードD104の間には、必要な出力電圧に応じた必要な数のコンデンサとダイオードが接続されるものとし、図示は省略する。
[Multi-stage voltage doubler rectifier circuit]
FIG. 1 shows a multi-stage voltage doubler rectifier circuit (boost circuit) of the high-voltage power supply device according to the first embodiment. In FIG. 1, an inductor L100 (inductive element) and a capacitor C100 constitute a voltage resonance circuit. The inductor L100 is an element connected between a switching element and a power supply voltage Vcc (+24 V or the like), and is an example of an element having an inductance component to which voltage is intermittently applied by driving the switching element. The capacitor C100 is grounded. The output of the voltage resonance circuit is rectified and smoothed to a positive voltage by a rectifying and smoothing circuit. The rectifying / smoothing circuit includes a diode D101 (rectifier element) that conducts current in the forward direction and a capacitor C101 (capacitor element) that is connected between the cathode terminal of the diode D101 and the power supply voltage Vcc and charges electric charges. The back voltage is taken out. Subsequently, a multi-stage rectifier circuit is formed by diodes D102, D103, D104, D105 (a plurality of rectifier elements) and capacitors C102, C103, C104, C105 (a plurality of capacitor elements). The output is grounded through the smoothing capacitor C106, and the output waveform is smoothed. Note that a required number of capacitors and diodes corresponding to a required output voltage are connected between the capacitor C104 and the diode D104, and the illustration is omitted.

整流平滑回路の出力は、出力端子104(Vout)に接続されて出力電圧が取り出される。一方、電圧検出抵抗R101、分圧抵抗R102、R103、ノイズ除去用コンデンサC107により出力電圧検出回路が構成される。出力電圧は、出力電圧検出回路に入力され、出力電圧検出回路の出力は、出力電圧検出端子102から検出電圧Vsenseとしてコントローラ206(図2参照)へと出力される。コントローラ206は、出力電圧検出端子102から入力された出力電圧(検出電圧Vsense)から、出力電圧が所望の電圧になっていることを判断することができる。もし、出力電圧が所望の電圧となっていない場合、コントローラ206は制御周波数入力端子103(fcont)に対し出力する駆動周波数を制御する。   The output of the rectifying and smoothing circuit is connected to the output terminal 104 (Vout), and the output voltage is taken out. On the other hand, the voltage detection resistor R101, the voltage dividing resistors R102 and R103, and the noise removal capacitor C107 constitute an output voltage detection circuit. The output voltage is input to the output voltage detection circuit, and the output of the output voltage detection circuit is output from the output voltage detection terminal 102 to the controller 206 (see FIG. 2) as the detection voltage Vsense. The controller 206 can determine from the output voltage (detection voltage Vsense) input from the output voltage detection terminal 102 that the output voltage is a desired voltage. If the output voltage is not a desired voltage, the controller 206 controls the drive frequency output to the control frequency input terminal 103 (fcont).

また制御周波数入力端子103(fcont)は、制限抵抗R107を介し、電界効果トランジスタQ101のゲート端子に接続される。電界効果トランジスタQ101は、コントローラ206からのパルス状の出力信号(パルス信号)によってオンオフすることにより駆動されるスイッチング素子の一例である。電界効果トランジスタQ101のドレイン端子は、前述の電圧共振回路に接続され、インダクタL100を介して電源電圧Vcc(例えば+24Vなど)に接続されるとともに、コンデンサC100を介して接地されている。電界効果トランジスタQ101のソース端子は接地される。   The control frequency input terminal 103 (fcont) is connected to the gate terminal of the field effect transistor Q101 via the limiting resistor R107. The field effect transistor Q101 is an example of a switching element that is driven by being turned on / off by a pulsed output signal (pulse signal) from the controller 206. The drain terminal of the field effect transistor Q101 is connected to the above-described voltage resonance circuit, is connected to the power supply voltage Vcc (for example, +24 V) via the inductor L100, and is grounded via the capacitor C100. The source terminal of the field effect transistor Q101 is grounded.

このようにインダクタL100とコンデンサC100により構成される電圧共振回路によって増幅された電圧を整流回路によって直接整流し、その整流回路の段数を多段にすることによって、より高い電圧に昇圧して出力することができる。以上が本実施例の回路構成及び回路動作の一例である。   In this way, the voltage amplified by the voltage resonance circuit composed of the inductor L100 and the capacitor C100 is directly rectified by the rectifier circuit, and the number of stages of the rectifier circuit is increased to increase the voltage to be output. Can do. The above is an example of the circuit configuration and circuit operation of this embodiment.

[高圧電源装置の動作]
次に図2に示すブロック図を用いて、高圧電源装置の動きについて説明する。高圧発生部202は、図1で示す多段倍電圧整流回路が内包されているブロックである。また、コントローラ206は、中央演算装置201、特徴量算出部203、出力電圧検出部204、不揮発メモリ205を有する。
[Operation of high-voltage power supply]
Next, the operation of the high-voltage power supply device will be described with reference to the block diagram shown in FIG. The high voltage generator 202 is a block that includes the multistage voltage doubler rectifier circuit shown in FIG. The controller 206 includes a central processing unit 201, a feature amount calculation unit 203, an output voltage detection unit 204, and a nonvolatile memory 205.

高圧発生部202の出力電圧検出端子102からコントローラ206に検出電圧Vsenseが出力される。検出電圧Vsenseは、コントローラ206の出力電圧検出部204に入力され、出力電圧検出部204によりアナログ値からデジタル値で表現されるデジタル検出電圧207にアナログデジタル(AD)変換される。中央演算装置201は、出力電圧検出部204によりAD変換されたデジタル検出電圧207が目標電圧となっているかを判断し、目標値となるように制御周波数を変更する。中央演算装置201から出力された制御周波数fcontの信号は、高圧発生部202の制御周波数入力端子103に入力され、高圧発生部202は制御周波数fcontに応じた高圧電圧(Vout)を出力端子104から出力する。   The detection voltage Vsense is output from the output voltage detection terminal 102 of the high voltage generator 202 to the controller 206. The detection voltage Vsense is input to the output voltage detection unit 204 of the controller 206, and the output voltage detection unit 204 performs analog-to-digital (AD) conversion from an analog value to a digital detection voltage 207 expressed by a digital value. The central processing unit 201 determines whether the digital detection voltage 207 AD-converted by the output voltage detection unit 204 is a target voltage, and changes the control frequency so as to be a target value. The signal of the control frequency fcont output from the central processing unit 201 is input to the control frequency input terminal 103 of the high voltage generator 202, and the high voltage generator 202 outputs a high voltage (Vout) corresponding to the control frequency fcont from the output terminal 104. Output.

出力電圧検出部204から出力されるデジタル検出電圧207は、特徴量算出部203にも入力される。特徴量算出部203は、例えば電源装置が自己診断モードである場合に、制御周波数fcontを掃引させながら高圧発生部202の電圧を検出することにより高圧発生部202の入出力特性を計測し、その入出力特性の特徴量を算出する。即ち、特徴量算出部203は、ある駆動周波数のパルス信号を高圧発生部202の制御周波数入力端子103に出力する。そして、その駆動周波数に応じて高圧発生部202が出力した出力電圧が、出力電圧検出部204を介してデジタル検出電圧207として、特徴量算出部203に入力される。特徴量算出部203は、高圧発生部202の制御周波数入力端子103に出力する制御周波数を変えながら(掃引動作を行いながら)上述の処理を繰り返す。このようにして、特徴量算出部203は、駆動周波数(入力周波数)と、その駆動周波数に対応する高圧出力電圧との対応関係(即ち、入出力特性)を得ることができる。特徴量算出部203は、入出力特性から算出した特徴量の情報を中央演算装置201に出力する。   The digital detection voltage 207 output from the output voltage detection unit 204 is also input to the feature amount calculation unit 203. For example, when the power supply device is in the self-diagnosis mode, the feature amount calculation unit 203 measures the input / output characteristics of the high voltage generation unit 202 by detecting the voltage of the high voltage generation unit 202 while sweeping the control frequency fcont. Calculate the feature quantity of the input / output characteristics. That is, the feature amount calculation unit 203 outputs a pulse signal having a certain drive frequency to the control frequency input terminal 103 of the high voltage generation unit 202. Then, the output voltage output from the high voltage generator 202 in accordance with the drive frequency is input to the feature amount calculator 203 as the digital detection voltage 207 via the output voltage detector 204. The feature amount calculation unit 203 repeats the above processing while changing the control frequency output to the control frequency input terminal 103 of the high voltage generation unit 202 (while performing the sweep operation). In this way, the feature amount calculation unit 203 can obtain a correspondence relationship (that is, input / output characteristics) between the drive frequency (input frequency) and the high-voltage output voltage corresponding to the drive frequency. The feature amount calculation unit 203 outputs information on the feature amount calculated from the input / output characteristics to the central processing unit 201.

特徴量算出部203から出力され、中央演算装置201に入力された特徴量は、不揮発メモリ205に予め記録されている後述するしきい値と比較され、中央演算装置201による高圧発生部202の故障検出に使用される。   The feature amount output from the feature amount calculation unit 203 and input to the central processing unit 201 is compared with a threshold value, which will be described later, recorded in advance in the nonvolatile memory 205, and the central processing unit 201 has failed in the high voltage generation unit 202. Used for detection.

高圧発生部202の制御周波数入力端子103には、中央演算装置201又は特徴量算出部203から制御周波数fcontのパルス信号が入力される。高圧電源装置が、例えば自己診断モードで動作を開始した際に、制御周波数入力端子103への入力を、特徴量算出部203から行うように切り替える。図2のコントローラ206中の白丸で示した箇所は、例えばセレクタのようなものであり、上述の切り替えを行う。尚、中央演算装置201又は特徴量算出部203から制御周波数入力端子103に入力される信号(パルス信号)の周波数(fcont)を、以下、制御周波数、駆動周波数又は入力周波数等という。   A pulse signal having a control frequency fcont is input to the control frequency input terminal 103 of the high voltage generation unit 202 from the central processing unit 201 or the feature amount calculation unit 203. For example, when the high-voltage power supply device starts operating in the self-diagnosis mode, the input to the control frequency input terminal 103 is switched from the feature amount calculation unit 203. A portion indicated by a white circle in the controller 206 in FIG. 2 is, for example, a selector and performs the above-described switching. The frequency (fcont) of the signal (pulse signal) input from the central processing unit 201 or the feature amount calculation unit 203 to the control frequency input terminal 103 is hereinafter referred to as a control frequency, a drive frequency, an input frequency, or the like.

[多段倍電圧整流回路の動作]
図3は、図1に示した各部の動作波形である。ここで、3Aはコントローラ206から電界効果トランジスタQ101のゲートに印加される電圧波形(ゲート電圧の波形)であり、図に示すようなパルス信号である。中央演算装置201又は特徴量算出部203から制御周波数fcontで出力される信号の波形も、3Aとほぼ等価の波形となる。電界効果トランジスタQ101がオンした場合、電源電圧VccからインダクタL100に電流が流れる。このときの電界効果トランジスタQ101に流れるドレイン電流を表した波形(ドレイン電流の波形)が3Bである。即ち、電流の流れる時間に応じて、インダクタL100にエネルギーが蓄積される。
[Operation of multi-stage voltage doubler rectifier circuit]
FIG. 3 is an operation waveform of each part shown in FIG. Here, 3A is a voltage waveform (gate voltage waveform) applied from the controller 206 to the gate of the field effect transistor Q101, which is a pulse signal as shown in the figure. The waveform of the signal output at the control frequency fcont from the central processing unit 201 or the feature amount calculation unit 203 is also substantially equivalent to 3A. When field effect transistor Q101 is turned on, a current flows from power supply voltage Vcc to inductor L100. The waveform (drain current waveform) representing the drain current flowing through the field effect transistor Q101 at this time is 3B. That is, energy is stored in the inductor L100 in accordance with the current flowing time.

次に、電界効果トランジスタQ101がオフした場合、コンデンサC100とインダクタL100の間で電圧共振が起こる。このときの電界効果トランジスタQ101のドレイン電圧波形が3Cである。この電圧波形は、一般的にフライバック電圧と呼ばれる。電圧共振により、共振回路のフライバック電圧の最大値V1aは、電源電圧Vccの数倍の電圧値になる。また、この共振電圧が0V以下で次の電界効果トランジスタQ101のオン時間が始まるように設定することにより、ハードスイッチングさせることなく効率良く後段の回路に電圧を供給することが可能になる。この共振回路で生成された電圧は、後段の整流回路で整流段の段数分昇圧されることになる。整流回路の最終段に配置されたダイオードD105のアノード端子の電圧波形(アノード電圧の波形)が3Dである。その電圧波形は、電圧最大値V1bで、理想的にはフライバック電圧V1aが重畳される。また、ダイオードD105のカソード端子の電圧は一定電圧V1b(一点鎖線)となり、それを平滑用コンデンサC106で平滑して安定化したものが、出力端子104(Vout)において3E(高圧出力)で表される電圧波形になる。   Next, when the field effect transistor Q101 is turned off, voltage resonance occurs between the capacitor C100 and the inductor L100. The drain voltage waveform of the field effect transistor Q101 at this time is 3C. This voltage waveform is generally called a flyback voltage. Due to the voltage resonance, the maximum value V1a of the flyback voltage of the resonance circuit becomes a voltage value several times the power supply voltage Vcc. Further, by setting the resonance voltage to be 0 V or less so that the next on-time of the field effect transistor Q101 starts, it is possible to efficiently supply the voltage to the subsequent circuit without performing hard switching. The voltage generated by this resonance circuit is boosted by the number of rectification stages in the subsequent rectification circuit. The voltage waveform (anode voltage waveform) of the anode terminal of the diode D105 arranged at the final stage of the rectifier circuit is 3D. The voltage waveform is the maximum voltage value V1b, and ideally the flyback voltage V1a is superimposed on it. The voltage at the cathode terminal of the diode D105 is a constant voltage V1b (one-dot chain line), which is smoothed and stabilized by the smoothing capacitor C106, and is represented by 3E (high voltage output) at the output terminal 104 (Vout). Voltage waveform.

次に、整流回路の動作を詳細に説明する。電界効果トランジスタQ101がオフしたときに、インダクタL100とコンデンサC100の共振回路により正極性のフライバック電圧が発生する。発生したフライバック電圧は、ダイオードD101を介してC101に電荷がチャージされることで最大電圧Vmax1がホールドされる。次に、電界効果トランジスタQ101がオンすると、インダクタL100で逆起電圧が発生する。今度は、ダイオードD102を介して電荷が移動し、コンデンサC102に電荷がチャージされる。これにより、コンデンサC101での最大電圧Vmax1を基準として、コンデンサC102においてフライバック電圧Vmax1が加えられ、最大電圧Vmax2(≒2×Vmax1)に増幅される。更に、電界効果トランジスタQ101がオフするタイミングで、コンデンサC102にチャージされた電荷は、ダイオードD103を介して移動し、コンデンサC103に電荷がチャージされる。これにより、コンデンサC103では最大電圧Vmax2にホールドされる。以下同様に、コンデンサによる電圧ホールドとフライバック電圧分の電圧加算を整流段の段数分繰り返して電圧増幅される。   Next, the operation of the rectifier circuit will be described in detail. When field effect transistor Q101 is turned off, a positive flyback voltage is generated by the resonant circuit of inductor L100 and capacitor C100. The generated flyback voltage is held at the maximum voltage Vmax1 by charging C101 through the diode D101. Next, when the field effect transistor Q101 is turned on, a counter electromotive voltage is generated in the inductor L100. This time, the charge moves through the diode D102, and the capacitor C102 is charged. As a result, the flyback voltage Vmax1 is applied to the capacitor C102 based on the maximum voltage Vmax1 at the capacitor C101, and is amplified to the maximum voltage Vmax2 (≈2 × Vmax1). Furthermore, when the field effect transistor Q101 is turned off, the charge charged in the capacitor C102 moves through the diode D103, and the capacitor C103 is charged. As a result, the capacitor C103 is held at the maximum voltage Vmax2. Similarly, the voltage is amplified by repeating the voltage hold by the capacitor and the voltage addition for the flyback voltage by the number of rectification stages.

なお、実際には、コンデンサやダイオードの容量分による損失は避けられないので、共振回路のフライバック電圧が整流段の段数倍に増幅できる訳ではない。整流回路の最終段である、ダイオードD105のカソードとコンデンサC105の接続部に発生した電圧は、平滑用のコンデンサC106により平滑され、出力端子104(Vout)から安定した電圧として出力される。   Actually, loss due to the capacity of the capacitor or the diode is unavoidable, so the flyback voltage of the resonance circuit cannot be amplified by the number of rectification stages. The voltage generated at the connection between the cathode of the diode D105 and the capacitor C105, which is the final stage of the rectifier circuit, is smoothed by the smoothing capacitor C106, and is output as a stable voltage from the output terminal 104 (Vout).

[制御周波数による出力電圧の制御]
次に、コントローラ206から電界効果トランジスタQ101のゲート端子に入力される制御周波数fcontを可変制御した場合の動作について説明する。ここでは、制御周波数のオン(ON)とオフ(OFF)のデューティー比は固定としている。周波数による出力電圧制御は、出力電圧を高くしたい場合は制御周波数を低くし、出力電圧を低くしたい場合は制御周波数を高くすることで可能である。より詳細に説明すると、制御周波数が低くなると、電界効果トランジスタQ101のオン時間tonが長くなるのに応じて、よりインダクタL100にエネルギーが蓄えられるようになり、共振回路のフライバック電圧波形の最大値も高くなる。即ち、出力端子104から出力される電圧は高くなる。逆に、制御周波数が高くなると、電界効果トランジスタQ101のオン時間tonが短くなるのに応じて、インダクタL100に蓄えられるエネルギーが低下し、共振回路のフライバック電圧波形の最大値も低くなる。即ち、出力端子104(Vout)から出力される電圧は低くなる。このようにして、制御周波数fcontを変化させて出力電圧を制御することが可能である。
[Control of output voltage by control frequency]
Next, an operation when the control frequency fcont input from the controller 206 to the gate terminal of the field effect transistor Q101 is variably controlled will be described. Here, the duty ratio between on (ON) and off (OFF) of the control frequency is fixed. The output voltage control by frequency can be performed by lowering the control frequency when increasing the output voltage, and by increasing the control frequency when decreasing the output voltage. More specifically, when the control frequency is lowered, energy is stored in the inductor L100 as the on-time ton of the field effect transistor Q101 becomes longer, and the maximum value of the flyback voltage waveform of the resonance circuit is increased. Also gets higher. That is, the voltage output from the output terminal 104 increases. Conversely, as the control frequency increases, the energy stored in the inductor L100 decreases as the ON time ton of the field effect transistor Q101 decreases, and the maximum value of the flyback voltage waveform of the resonant circuit also decreases. That is, the voltage output from the output terminal 104 (Vout) becomes low. In this way, the output voltage can be controlled by changing the control frequency fcont.

[多段倍電圧整流回路の出力電圧が低下する要因]
・多段倍電圧整流回路の故障
ここで、前述の多段倍電圧整流回路が故障した場合を考える。図4(a)に、整流回路中のコンデンサC103がオープン故障を起こした場合の回路図を示す。このことは、図1と図4(a)を比較すれば、コンデンサC103が存在しないことからもわかる。この場合、コンデンサC102にチャージされた電荷は、コンデンサC104及びダイオードD105を介して、コンデンサC105をチャージする。コンデンサC103が存在しないため、電荷をチャージするコンデンサの数が減り、出力端子104(Vout)から出力される出力電圧もVmax1分だけ低くなる。
[Causes of output voltage drop of multi-stage voltage doubler rectifier]
-Failure of multi-stage voltage doubler rectifier circuit Here, consider the case where the above-mentioned multi-stage voltage doubler rectifier circuit fails. FIG. 4A shows a circuit diagram when the capacitor C103 in the rectifier circuit has an open failure. This can be seen from the absence of the capacitor C103 when comparing FIG. 1 and FIG. 4 (a). In this case, the charge charged in the capacitor C102 charges the capacitor C105 via the capacitor C104 and the diode D105. Since the capacitor C103 does not exist, the number of capacitors to be charged decreases, and the output voltage output from the output terminal 104 (Vout) also decreases by Vmax1.

・負荷変動
また整流回路が正常であったとしても、出力端子104(Vout)に接続されている負荷が大きくなった場合、出力される出力電圧も低くなる。
-Load fluctuation Even if the rectifier circuit is normal, when the load connected to the output terminal 104 (Vout) increases, the output voltage to be output also decreases.

図4(b)に正常時に負荷が重い(重負荷)場合(実線)と、故障時に負荷が軽い(軽負荷)場合(破線)との駆動周波数−高圧出力電圧特性を示す。ここでは、負荷変動による出力電圧の低下と故障による出力電圧の低下とがほぼ同等の状態のものを示している。ここで、故障時と正常時とを比較すると、コンデンサの数が少ない分だけ、同じ制御周波数で駆動したときに得られる出力電圧が高くなり、故障時のほうが、得られる出力電圧の効率が高くなる。   FIG. 4B shows the drive frequency-high voltage output voltage characteristics when the load is heavy (heavy load) during normal operation (solid line) and when the load is light (light load) during failure (broken line). Here, the output voltage drop due to load fluctuations and the output voltage drop due to a failure are substantially equal. Here, comparing the failure time with the normal time, the output voltage obtained when driving at the same control frequency is increased by the smaller number of capacitors, and the efficiency of the output voltage obtained is higher at the time of failure. Become.

実際のコンデンサには漏れ電流が存在する。そのため駆動周波数が高くフライバック電圧が低いと、コンデンサに蓄えられる電荷が少なく電荷に対する漏れ電流の割合が大きくなり、コンデンサの数が少ない故障時のほうが、高圧出力電圧が高くなる。一方、駆動周波数が低くフライバック電圧が高いと、フライバック電圧をチャージするコンデンサの数が多い分、正常時のほうが、高圧出力電圧が高くなる。このように故障時では、正常時(重負荷)に比べて、駆動周波数−高圧出力電圧特性が、図4(b)に示す曲線のようになだらかになる傾向がある。   There is a leakage current in an actual capacitor. Therefore, when the drive frequency is high and the flyback voltage is low, the amount of charge stored in the capacitor is small and the ratio of leakage current to the charge is large, and the high-voltage output voltage is higher in the case of a failure with a small number of capacitors. On the other hand, when the drive frequency is low and the flyback voltage is high, the number of capacitors that charge the flyback voltage is large, so that the high-voltage output voltage is higher under normal conditions. Thus, at the time of failure, the drive frequency-high voltage output voltage characteristics tend to be gentle as shown by the curve shown in FIG. 4B, compared to when normal (heavy load).

[正常時と故障時の切り分け]
次に図5(a)を用いて、コントローラ206がどのようにして、正常時と故障時とを切り分けるのかについて説明する。まず特徴量算出部203が、入力周波数を掃引しながら高圧発生部202の高圧出力電圧を検出することにより入出力特性を計測する。尚、入力周波数(制御周波数fcont)を掃引させる周波数の範囲については特に限定するものではなく、例えば、使用する電界効果トランジスタQ101の規格に応じて決定すればよい。例えば、制限周波数fcontの下限は使用する電界効果トランジスタQ101のドレイン電流(図3の3B)により決定され、上限は使用する電界効果トランジスタQ101のドレイン電圧(図3の3C)により決定される。
[Separation between normal and failure]
Next, with reference to FIG. 5A, how the controller 206 distinguishes between a normal time and a failure time will be described. First, the feature quantity calculation unit 203 measures input / output characteristics by detecting the high voltage output voltage of the high voltage generation unit 202 while sweeping the input frequency. The frequency range for sweeping the input frequency (control frequency fcont) is not particularly limited. For example, it may be determined according to the standard of the field effect transistor Q101 to be used. For example, the lower limit of the limiting frequency fcont is determined by the drain current (3B in FIG. 3) of the field effect transistor Q101 used, and the upper limit is determined by the drain voltage (3C in FIG. 3) of the field effect transistor Q101 used.

特徴量算出部203は、開始時の周波数における出力電圧(6A)と終了時の周波数における出力電圧(6B)との間を例えば等差数列で補間した基準直線(6D)を算出する。ここで、掃引開始時の入力周波数をxstart、掃引開始時の入力周波数xstartに応じて出力された出力電圧をystartとする。また、掃引終了時の入力周波数をxend、掃引終了時の入力周波数xendに応じて出力された出力電圧をyendとする。更に、掃引開始時と終了時の間の測定データについて、入力周波数をx、x、・・・、xとし、それぞれの入力周波数に応じて出力された出力電圧をy、y、・・・、yとする。そして、特徴量算出部203は、計測した入出力特性と基準直線(6D)との乖離量(6C)を測定ポイント全体において合算し、乖離特徴量Ecとする。尚、乖離量(6C)は、例えばn番目の測定データについては、入力周波数の関数である基準直線(6D)にxを代入したときの値と、入力周波数xに応じて出力された出力電圧yとの差である。

Figure 2013219894
The feature amount calculation unit 203 calculates a reference line (6D) obtained by interpolating, for example, with an arithmetic sequence between the output voltage (6A) at the start frequency and the output voltage (6B) at the end frequency. Here, the input frequency at the start of the sweep is x start , and the output voltage output according to the input frequency x start at the start of the sweep is y start . Also, the input frequency at the end of the sweep is x end , and the output voltage output according to the input frequency x end at the end of the sweep is y end . Further, with respect to the measurement data between the start and end of the sweep, the input frequencies are x 1 , x 2 ,..., X n and the output voltages output according to the respective input frequencies are y 1 , y 2 ,. ..., and y n. Then, the feature amount calculation unit 203 adds the divergence amount (6C) between the measured input / output characteristic and the reference line (6D) in the entire measurement point to obtain the divergence feature amount Ec. Incidentally, the deviation amount (6C) is for example the n-th measurement data, the value obtained when substituting x n to the reference straight line (6D) which is a function of the input frequency, which is output according to the input frequency x n is the difference between the output voltage y n.
Figure 2013219894

図5(b)に正常時と故障時とにおける高圧負荷−特徴量特性を示す。図5(b)に示すように、正常時の特徴量(7B:実線)と故障時の特徴量(7C:破線)との間にしきい値(7A:一点鎖線)を設けることができる。中央演算装置201は、特徴量算出部203から入力された乖離特徴量Ec(7B又は7C)と、不揮発メモリ205に予め定められたしきい値(7A)とを比較し、乖離特徴量Ecがしきい値より小さければ、高圧発生部202が故障であると判断する。   FIG. 5 (b) shows the high-voltage load-feature value characteristics during normal operation and failure. As shown in FIG. 5B, a threshold value (7A: one-dot chain line) can be provided between the normal feature value (7B: solid line) and the failure feature value (7C: broken line). The central processing unit 201 compares the deviation feature quantity Ec (7B or 7C) input from the feature quantity calculation unit 203 with a threshold value (7A) predetermined in the nonvolatile memory 205, and the deviation feature quantity Ec is determined. If it is smaller than the threshold value, it is determined that the high pressure generator 202 is in failure.

中央演算装置201は、高圧発生部202が故障であると判断した場合、操作部(不図示)に今後故障が発生する可能性がある旨の警告を表示する。その上で、高圧電源装置が設定された高電圧を出力できる間は、動作を継続する。これにより、ユーザは操作部に表示された警告を確認した後、メーカに修理を依頼することが可能となる。メーカによる修理が開始されるまでの間も、必要な高電圧を出力できる場合には高圧電源装置は動作を行えるため、故障によるダウンタイムを最小限に限定することが可能となる。   When the central processing unit 201 determines that the high voltage generation unit 202 is in failure, the central processing unit 201 displays a warning that a failure may occur in the operation unit (not shown). In addition, the operation is continued while the high voltage power supply device can output the set high voltage. As a result, the user can request repair from the manufacturer after confirming the warning displayed on the operation unit. Until the repair by the manufacturer is started, if the necessary high voltage can be output, the high-voltage power supply device can operate, so that downtime due to failure can be limited to a minimum.

このように本実施例では、従来の多段倍電圧整流回路においては判別できなかった高圧負荷の増加による出力電圧の低下と故障による出力電圧の低下とを、精度よく判別することができるという効果がある。そして、多段倍電圧整流回路の故障である場合には、ユーザにその旨を適切に報知することができる。本実施例では、多段倍電圧整流回路を用いているため、コスト、空間スペース、重量を高い割合で占めていたトランスを無くすことを可能とし、高圧電源装置を低コスト、小型、軽量にできる。本実施例では高圧電源装置の回路構成、動作波形及び回路動作と故障検出方法について説明した。このように本実施例では、簡易な方法で故障検出が可能な高圧電源装置を構成することができる。   As described above, in this embodiment, there is an effect that it is possible to accurately discriminate between a decrease in output voltage due to an increase in a high voltage load and a decrease in output voltage due to a failure, which could not be determined in a conventional multistage voltage doubler rectifier circuit. is there. And when it is a failure of a multistage voltage doubler rectifier circuit, the user can be notified appropriately. In this embodiment, since a multi-stage voltage doubler rectifier circuit is used, it is possible to eliminate a transformer that occupied a high proportion of cost, space, and weight, and the high-voltage power supply device can be made low-cost, small, and lightweight. In the present embodiment, the circuit configuration, the operation waveform, the circuit operation, and the failure detection method of the high-voltage power supply device have been described. As described above, in this embodiment, it is possible to configure a high voltage power supply device capable of detecting a failure by a simple method.

以上、本実施例によれば、多段倍電圧整流回路の故障を精度よく判断することができる。   As described above, according to this embodiment, it is possible to accurately determine the failure of the multistage voltage doubler rectifier circuit.

実施例2では、特徴量算出部203で行う特徴量検出方法以外の基本的な構成は実施例1と同様であるため、基本的な構成に関する詳細な説明は省略する。本実施例では、特徴量検出方法として、入出力特性の曲率を使用する点が実施例1と異なる特徴である。   In the second embodiment, the basic configuration other than the feature amount detection method performed by the feature amount calculation unit 203 is the same as that in the first embodiment, and thus detailed description regarding the basic configuration is omitted. The present embodiment is different from the first embodiment in that the curvature of the input / output characteristic is used as the feature amount detection method.

[特徴量の算出]
まず図6を用いて、本実施例の特徴について説明する。本実施例の回路構成では、電圧共振によって発生するフライバック電圧を多段整流回路に接続しているため、駆動周波数(入力周波数)−高圧出力電圧特性は、図に示すように曲線となる。この曲線は例えば以下の二次関数(式2−1)により近似することができる。

Figure 2013219894
ここでaを曲率特徴量とする。前述のように故障時には駆動周波数−高圧出力電圧特性はなだらかになるため、曲率特徴量は小さくなる。また正常時では曲率特徴量は大きくなる。本実施例では、中央演算装置201は、曲率特徴量aが予め不揮発メモリ205に記憶されたしきい値より小さい場合に、多段倍電圧整流回路の故障であると判断する。 [Calculation of features]
First, the features of this embodiment will be described with reference to FIG. In the circuit configuration of the present embodiment, since the flyback voltage generated by voltage resonance is connected to the multistage rectifier circuit, the drive frequency (input frequency) -high voltage output voltage characteristic is a curve as shown in the figure. This curve can be approximated by, for example, the following quadratic function (Formula 2-1).
Figure 2013219894
Here, a is a curvature feature amount. As described above, since the drive frequency-high voltage output voltage characteristic becomes gentle at the time of failure, the curvature feature amount becomes small. In addition, the curvature feature amount is large at normal times. In the present embodiment, the central processing unit 201 determines that the multistage voltage doubler rectifier circuit has failed when the curvature feature amount a is smaller than the threshold value stored in the nonvolatile memory 205 in advance.

次に特徴量算出部203が、入力周波数を掃引しながら高圧発生部202の高圧出力電圧を検出することにより入手した入出力特性から、近似した二次関数を生成する方法について説明する。本実施例では、例えば最小二乗法を使用する。近似式を上述の式2−1とした場合、全ての測定点((xstart、ystart)、(x、y)、(x、y)、・・・、(x、y)、・・・、(xend、yend))を次式(式2−1)に代入する。そして、Tが最小となるa,b,cの組み合わせを求める。

Figure 2013219894
Next, a method for generating an approximate quadratic function from the input / output characteristics obtained by the feature amount calculation unit 203 by detecting the high-voltage output voltage of the high-voltage generation unit 202 while sweeping the input frequency will be described. In this embodiment, for example, the least square method is used. When the approximate expression is the above-described expression 2-1, all the measurement points ((x start , y start ), (x 1 , y 1 ), (x 2 , y 2 ), ..., (x n , (y n ),..., (x end , y end )) are substituted into the following equation (Equation 2-1). Then, a combination of a, b, and c that minimizes T is obtained.
Figure 2013219894

ある測定点における誤差が、

Figure 2013219894
で与えられるため、全ての測定点に対する誤差が最小となるa,b,cを求め、曲線を算出すると、駆動周波数−高圧出力電圧特性に近似する曲線を求めることができる。実施例1と同様に、中央演算装置201は、特徴量算出部203が求めた曲率特徴量aを不揮発メモリ205に保存してあるしきい値と比較し、曲率特徴量aがしきい値より小さければ、高圧発生部202が故障であると判断する。 The error at a measurement point is
Figure 2013219894
Therefore, when a, b, and c that minimize the error for all measurement points are obtained and the curve is calculated, a curve that approximates the drive frequency-high voltage output voltage characteristic can be obtained. Similar to the first embodiment, the central processing unit 201 compares the curvature feature quantity a obtained by the feature quantity calculation unit 203 with a threshold value stored in the nonvolatile memory 205, and the curvature feature quantity a is greater than the threshold value. If it is smaller, it is determined that the high pressure generator 202 is out of order.

ここまで説明したように本実施例によれば、駆動周波数−高圧出力電圧特性を二次関数に近似した曲率特徴量を使用することにより、高圧出力部の故障を判断することができる。   As described so far, according to the present embodiment, it is possible to determine the failure of the high-voltage output unit by using the curvature feature amount that approximates the drive frequency-high-voltage output voltage characteristic to a quadratic function.

尚、特徴量として、実施例1では乖離特徴量Ecを算出し、本実施例では曲率特徴量aを算出している。いずれも、特徴量算出部203が出力した制御周波数fcontとそれに応じて出力された出力電圧との入出力特性(図4(b)又は図6)から得られる量であり、あるしきい値により正常時と故障時を切り分けることができる量である。したがって、特徴量としては乖離特徴量Ecや曲率特徴量aに限定されるものではなく、正常時の入出力特性から故障のために変化した故障時の入出力特性の特徴を抽出できるような量であればよい。   As the feature amount, the deviation feature amount Ec is calculated in the first embodiment, and the curvature feature amount a is calculated in the present embodiment. Each is an amount obtained from the input / output characteristics (FIG. 4B or FIG. 6) of the control frequency fcont output by the feature amount calculation unit 203 and the output voltage output in accordance with the control frequency fcont. This is the amount that can be separated from normal and failure. Therefore, the feature quantity is not limited to the divergence feature quantity Ec or the curvature feature quantity a, but an amount that can extract the characteristic of the input / output characteristic at the time of failure that has changed due to the failure from the normal input / output characteristic. If it is.

以上、本実施例によれば、多段倍電圧整流回路の故障を精度よく判断することができる。   As described above, according to this embodiment, it is possible to accurately determine the failure of the multistage voltage doubler rectifier circuit.

実施例3では、回路構成以外の基本的な構成は実施例1と同様であるため、基本的な構成に関する詳細な説明は省略する。本実施例では、負電圧を出力するための回路構成として、多段倍電圧整流回路を構成するダイオードの極性を反転するように接続する点が実施例1と異なる特徴である。   In the third embodiment, the basic configuration other than the circuit configuration is the same as that of the first embodiment, and thus detailed description regarding the basic configuration is omitted. The present embodiment is different from the first embodiment in that the circuit configuration for outputting a negative voltage is such that the polarity of the diodes constituting the multistage voltage doubler rectifier circuit is reversed.

負電圧を出力可能な高圧電源装置の回路構成は、図7(a)で示すように簡単に構成できる。正電圧を出力可能な実施例1における回路構成と主に異なる点は、整流回路のダイオードの極性が反転するように接続したことである。これとは別に、出力電圧検出回路やコントローラ206についても、負電圧に対応した回路定数及び仕様にする必要がある。また、整流回路が多段の場合は、全てのダイオードの極性を反転させる必要がある。このことは、図1と図7(a)を比較すれば、ダイオードD101、D102、D103、D104、D105が反転していることからもわかる。このように多段倍電圧整流回路を構成することにより、出力端子104(Vout)において、負極性の安定電圧を取り出すことが可能となる。   The circuit configuration of the high-voltage power supply device that can output a negative voltage can be easily configured as shown in FIG. The main difference from the circuit configuration in the first embodiment capable of outputting a positive voltage is that the diodes of the rectifier circuit are connected so as to invert the polarity. Apart from this, the output voltage detection circuit and the controller 206 also need to have circuit constants and specifications corresponding to the negative voltage. Further, when the rectifier circuit is multistage, it is necessary to invert the polarities of all the diodes. This can also be seen from a comparison of FIG. 1 and FIG. 7A that the diodes D101, D102, D103, D104, and D105 are inverted. By configuring the multi-stage voltage doubler rectifier circuit in this way, it is possible to extract a negative stable voltage at the output terminal 104 (Vout).

図7(b)及び図7(c)に示すように、本実施例においても、実施例1に記載した乖離特徴量Ecを使用することにより、中央演算装置201は高圧発生部202の故障を判断することができる。本実施例のように、高圧出力電圧が負電圧である場合でも、正常時に比べて、故障時の駆動周波数−高圧出力電圧特性を示す曲線はなだらかになる傾向がある。即ち、本実施例では、実施例1の図4(b)の縦軸をマイナスとしたグラフとなる。尚、高圧出力電圧が負電圧であるため、図7(b)に示すように乖離特徴量Ecも負数となる。   As shown in FIGS. 7B and 7C, also in this embodiment, the central processing unit 201 uses the divergence feature amount Ec described in the first embodiment to cause the high-voltage generator 202 to fail. Judgment can be made. Even when the high-voltage output voltage is a negative voltage as in this embodiment, the curve indicating the drive frequency-high-voltage output voltage characteristic at the time of failure tends to be gentler than when it is normal. That is, in the present embodiment, a graph is shown in which the vertical axis of FIG. Since the high-voltage output voltage is a negative voltage, the deviation feature amount Ec is also a negative number as shown in FIG.

図7(c)に正常時と故障時とにおける高圧負荷−特徴量特性を示す。図7(c)に示すように、正常時の特徴量(11B:実線)と故障時の特徴量(11C:破線)との間にしきい値(11A:一点鎖線)を設けることができる。コントローラ206は、特徴量算出部203の出力する乖離特徴量Ec(11B又は11C)と予め定められたしきい値(11A:一点鎖線)とを比較する。そして、中央演算装置201は、乖離特徴量Ecがしきい値より大きいと判断すれば、高圧発生部202が故障であると判断する。尚、本実施例においても、特徴量として実施例2の曲率特徴量aを用いることができる。このように本実施例によれば、高圧出力部が負電圧を出力する回路構成であっても、高圧出力部の故障を判断することができる。   FIG. 7C shows the high-voltage load-feature quantity characteristics in normal and failure conditions. As shown in FIG. 7C, a threshold value (11A: one-dot chain line) can be provided between the normal feature quantity (11B: solid line) and the fault feature quantity (11C: broken line). The controller 206 compares the deviation feature amount Ec (11B or 11C) output from the feature amount calculation unit 203 with a predetermined threshold value (11A: one-dot chain line). If the central processing unit 201 determines that the deviation feature amount Ec is greater than the threshold value, the central processing unit 201 determines that the high voltage generation unit 202 is in failure. Also in the present embodiment, the curvature feature amount a of the second embodiment can be used as the feature amount. As described above, according to the present embodiment, even if the high voltage output unit has a circuit configuration that outputs a negative voltage, it is possible to determine a failure of the high voltage output unit.

以上、本実施例によれば、多段倍電圧整流回路の故障を精度よく判断することができる。   As described above, according to this embodiment, it is possible to accurately determine the failure of the multistage voltage doubler rectifier circuit.

実施例4について図8を参照しながら説明する。ただし、実施例1と重複する内容の説明は省略する。本実施例の回路は、図1で示される実施例1の回路図と同じである。実施例1との主たる相違点は、出力電圧制御の方法として、電界効果トランジスタQ101のゲート端子に入力される制御周波数のパルス信号のオフ時間toffを固定とし、オン時間tonのみを可変としたことである。   Example 4 will be described with reference to FIG. However, the description of the same contents as those in the first embodiment is omitted. The circuit of the present embodiment is the same as the circuit diagram of the first embodiment shown in FIG. The main difference from the first embodiment is that, as a method of output voltage control, the off time toff of the pulse signal of the control frequency input to the gate terminal of the field effect transistor Q101 is fixed and only the on time ton is variable. It is.

図8は、図1に示した各部の動作波形であり、かつ本実施例の動作波形である。低電圧出力時(図上段)と高電圧出力時(図下段)について別々に図示している。まず、12A及び12Eはコントローラ206から電界効果トランジスタQ101のゲートに印加される電圧波形(ゲート電圧の波形)である。電界効果トランジスタQ101がオンした場合、電源電圧VccからインダクタL100に電流が流れる。このときの電界効果トランジスタQ101に流れるドレイン電流を表した波形(ドレイン電流)が12B及び12Fである。即ち、電流の流れる時間に応じて、インダクタL100にエネルギーが蓄積される。次に、電界効果トランジスタQ101がオフした場合、コンデンサC100とインダクタL100の間で電圧共振が起こる。このときの電界効果トランジスタQ101のドレイン電圧波形が12C及び12Gである。電圧共振により、共振回路のフライバック電圧の最大値V2a又はV2cは、電源電圧Vccの数倍の電圧値になる。また、この共振電圧が0V以下で次の電界効果トランジスタQ101のオン時間が始まるように設定することにより、ハードスイッチングさせることなく効率良く後段の回路に電圧を供給することが可能になる。この共振回路で生成された電圧は、後段の整流回路で整流段の段数分昇圧されることになる。整流回路を経た電圧波形を平滑用コンデンサC106で平滑して安定化したものが、出力端子104(Vout)において12D及び12Hで表される電圧波形(高圧出力の波形)となり、電圧V2b又はV2dが出力される。   FIG. 8 is an operation waveform of each part shown in FIG. 1, and is an operation waveform of the present embodiment. A low voltage output (upper part of the figure) and a high voltage output (lower part of the figure) are separately illustrated. First, 12A and 12E are voltage waveforms (gate voltage waveforms) applied from the controller 206 to the gate of the field effect transistor Q101. When field effect transistor Q101 is turned on, a current flows from power supply voltage Vcc to inductor L100. Waveforms (drain currents) representing the drain current flowing through the field effect transistor Q101 at this time are 12B and 12F. That is, energy is stored in the inductor L100 in accordance with the current flowing time. Next, when the field effect transistor Q101 is turned off, voltage resonance occurs between the capacitor C100 and the inductor L100. The drain voltage waveforms of the field effect transistor Q101 at this time are 12C and 12G. Due to the voltage resonance, the maximum value V2a or V2c of the flyback voltage of the resonance circuit becomes a voltage value several times the power supply voltage Vcc. Further, by setting the resonance voltage to be 0 V or less so that the next on-time of the field effect transistor Q101 starts, it is possible to efficiently supply the voltage to the subsequent circuit without performing hard switching. The voltage generated by this resonance circuit is boosted by the number of rectification stages in the subsequent rectification circuit. The voltage waveform that has passed through the rectifier circuit and is smoothed and stabilized by the smoothing capacitor C106 becomes a voltage waveform (waveform of high voltage output) represented by 12D and 12H at the output terminal 104 (Vout), and the voltage V2b or V2d is Is output.

次に、コントローラ206から電界効果トランジスタQ101のゲート端子に入力される制御周波数を可変制御した場合の動作について説明する。周波数による出力電圧制御は、出力電圧を高くしたい場合は制御周波数を低くし、出力電圧を低くしたい場合は制御周波数を高くすることで可能である。より詳細に説明すると、制御周波数が低くなると、電界効果トランジスタQ101のオン時間tonが長くなるのに応じて、よりインダクタL100にエネルギーが蓄えられるようになり、共振回路のフライバック電圧波形の最大値も高くなる。即ち、出力端子104から出力される電圧は高くなる。逆に、制御周波数が高くなると、電界効果トランジスタQ101のオン時間tonが短くなるのに応じて、インダクタL100に蓄えられるエネルギーが低下し、共振回路のフライバック電圧波形の最大値も低くなる。即ち、出力端子104から出力される電圧は低くなる。このようにして、制御周波数を変化させて出力電圧を制御することが可能である。   Next, the operation when the control frequency input from the controller 206 to the gate terminal of the field effect transistor Q101 is variably controlled will be described. The output voltage control by frequency can be performed by lowering the control frequency when increasing the output voltage, and by increasing the control frequency when decreasing the output voltage. More specifically, when the control frequency is lowered, energy is stored in the inductor L100 as the on-time ton of the field effect transistor Q101 becomes longer, and the maximum value of the flyback voltage waveform of the resonance circuit is increased. Also gets higher. That is, the voltage output from the output terminal 104 increases. Conversely, as the control frequency increases, the energy stored in the inductor L100 decreases as the ON time ton of the field effect transistor Q101 decreases, and the maximum value of the flyback voltage waveform of the resonant circuit also decreases. That is, the voltage output from the output terminal 104 becomes low. In this way, it is possible to control the output voltage by changing the control frequency.

このとき、制御周波数のオン(ON)とオフ(OFF)のデューティー比を固定にしたまま制御周波数が高くなると、電界効果トランジスタQ101のオン時間tonとオフ時間toffは同じように短くなる。このため、周波数がある領域まで高くなると、電界効果トランジスタQ101のドレイン電圧が電位をもったままオンされてしまい、ハードスイッチングが発生するようになる。このように、ドレイン電圧が高い状態でハードスイッチングが発生した場合、オンした瞬間にドレイン−ソース間に電流が流れることによって、損失が増加する。   At this time, when the control frequency is increased while the duty ratio of the control frequency on (ON) and off (OFF) is fixed, the on-time ton and the off-time toff of the field effect transistor Q101 are similarly shortened. For this reason, when the frequency increases to a certain region, the drain voltage of the field effect transistor Q101 is turned on with a potential, and hard switching occurs. Thus, when hard switching occurs with a high drain voltage, a loss increases due to a current flowing between the drain and source at the moment of turning on.

そこで、本実施例では、図8に示すように、フライバック電圧が発生するオフ時間toffは固定にして、フライバック電圧が0V以下にまで低下してからオンするように、オン時間tonのみを可変させる制御を用いている。オフ時間toffは、インダクタL100とコンデンサC100により構成される電圧共振回路の共振周波数で決まるフライバック電圧波形の時間幅よりも長くしておく。また、低電圧出力時のオン時間ton1と高電圧出力時のオン時間ton2の関係は、
ton1<ton2
となるように制御する。
Therefore, in this embodiment, as shown in FIG. 8, the off time toff when the flyback voltage is generated is fixed, and only the on time ton is set so that the flyback voltage is turned on after the flyback voltage drops to 0 V or less. Variable control is used. The off time toff is set to be longer than the time width of the flyback voltage waveform determined by the resonance frequency of the voltage resonance circuit constituted by the inductor L100 and the capacitor C100. The relationship between the on time ton1 at the time of low voltage output and the on time ton2 at the time of high voltage output is as follows:
ton1 <ton2
Control to be

このことにより、出力電圧を制御可能な周波数範囲において、ハードスイッチングの発生を防止できるので、回路損失を抑えた安全かつ安定した出力電圧制御が可能となる。本実施例では、多段倍電圧整流回路の故障検出処理を行う際にも、制御周波数入力端子103に出力する制御周波数fcontのオン時間tonを可変とする。特徴量算出部203は、オン時間tonを可変として制御周波数を掃引し、特徴量として実施例1で説明した乖離特徴量Ecや実施例2で説明した曲率特徴量aを算出する。そして、中央演算装置201は、特徴量としきい値とに基づいて、多段倍電圧整流回路の故障か否かを判断する。   As a result, the occurrence of hard switching can be prevented in the frequency range in which the output voltage can be controlled, so that safe and stable output voltage control with reduced circuit loss is possible. In the present embodiment, the ON time ton of the control frequency fcont output to the control frequency input terminal 103 is also variable when performing the failure detection process of the multistage voltage doubler rectifier circuit. The feature amount calculation unit 203 sweeps the control frequency with the on-time ton variable, and calculates the deviation feature amount Ec described in the first embodiment and the curvature feature amount a described in the second embodiment as the feature amount. Then, the central processing unit 201 determines whether or not there is a failure in the multistage voltage doubler rectifier circuit based on the feature amount and the threshold value.

ここまで説明したように本実施例によれば、高圧出力部に与える制御周波数のオフ時間toffを固定とし、オン時間tonのみを可変とした構成であっても、高圧発生部202の故障を判断することができる。尚、本実施例は、実施例3の負電圧を出力する回路構成にも適用可能である。   As described so far, according to the present embodiment, even when the control frequency OFF time toff applied to the high voltage output unit is fixed and only the ON time ton is variable, the failure of the high voltage generation unit 202 is determined. can do. This embodiment can also be applied to the circuit configuration for outputting the negative voltage of the third embodiment.

以上、本実施例によれば、多段倍電圧整流回路の故障を精度よく判断することができる。   As described above, according to this embodiment, it is possible to accurately determine the failure of the multistage voltage doubler rectifier circuit.

実施例1〜4で説明した高圧電源装置は、例えば画像形成装置(電子写真方式)の高圧電源装置に適用可能である。その場合、高圧電源装置は、高電圧の出力対象(負荷)として、帯電部材、現像部材、転写部材等に電力を供給する。以下に、実施例1〜4の高圧電源装置が適用される画像形成装置の構成を説明する。   The high-voltage power supply apparatus described in the first to fourth embodiments can be applied to, for example, a high-voltage power supply apparatus for an image forming apparatus (electrophotographic system). In this case, the high-voltage power supply device supplies power to a charging member, a developing member, a transfer member, and the like as a high voltage output target (load). The configuration of the image forming apparatus to which the high-voltage power supply device according to the first to fourth embodiments is applied will be described below.

[画像形成装置の構成]
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図9に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ300は、露光装置313(露光手段)により静電潜像が形成される感光体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)を備えている。また、レーザビームプリンタ300は、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材(像担持体)としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ300は、実施例1〜4で説明した、図9には不図示の電源装置を備えている。尚、実施例1〜4の高圧電源装置を適用可能な画像形成装置は、図9に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルト(像担持体)に転写する一次転写部と、中間転写ベルト上のトナー像をシート(像担持体)に転写する二次転写部を備える画像形成装置であってもよい。
[Configuration of Image Forming Apparatus]
A laser beam printer will be described as an example of the image forming apparatus. FIG. 9 shows a schematic configuration of a laser beam printer which is an example of an electrophotographic printer. The laser beam printer 300 includes a photosensitive drum 311 as a photosensitive member on which an electrostatic latent image is formed by an exposure device 313 (exposure unit), and a charging unit 317 (charging unit) that uniformly charges the photosensitive drum 311. . The laser beam printer 300 includes a developing unit 312 (developing unit) that develops the electrostatic latent image formed on the photosensitive drum 311 with toner. The toner image developed on the photosensitive drum 311 is transferred to a sheet (not shown) as a recording material (image carrier) supplied from the cassette 316 by a transfer unit 318 (transfer means), and transferred to the sheet. The image is fixed by the fixing device 314 and discharged to the tray 315. The photosensitive drum 311, the charging unit 317, the developing unit 312, and the transfer unit 318 are image forming units. The laser beam printer 300 includes a power supply device (not shown in FIG. 9) described in the first to fourth embodiments. Note that the image forming apparatus to which the high-voltage power supply apparatus according to the first to fourth embodiments can be applied is not limited to the one illustrated in FIG. 9, and may be an image forming apparatus including a plurality of image forming units, for example. Further, the image includes a primary transfer portion that transfers the toner image on the photosensitive drum 311 to an intermediate transfer belt (image carrier) and a secondary transfer portion that transfers the toner image on the intermediate transfer belt to a sheet (image carrier). It may be a forming device.

実施例1〜4に記載の高圧電源装置は、帯電部317、現像部312及び転写部318に電力を供給する。即ち、実施例1〜4の出力端子104には、負荷として、帯電部317や現像部312、転写部318が接続される。   The high-voltage power supply devices described in Embodiments 1 to 4 supply power to the charging unit 317, the developing unit 312 and the transfer unit 318. That is, the charging unit 317, the developing unit 312, and the transfer unit 318 are connected as loads to the output terminals 104 of the first to fourth embodiments.

[画像形成装置における故障判断処理]
実施例1の図2で説明したコントローラ206は、画像形成装置における例えばエンジンコントローラに相当する。高圧電源装置の高圧発生部202の出力電圧検出端子102から出力された検出電圧は、出力電圧検出部204によりデジタル検出電圧207に変換され、特徴量算出部203に出力される。特徴量算出部203は、制御周波数を掃引しながら出力電圧を検出し、特徴量である、例えば実施例1で説明した乖離特徴量Ec又は実施例2で説明した曲率特徴量aを算出し、中央演算装置201に出力する。中央演算装置201は、特徴量と不揮発メモリ205に予め記憶されたしきい値とに基づいて、多段倍電圧整流回路の故障か否かを判断する。
[Failure determination processing in image forming apparatus]
The controller 206 described in FIG. 2 according to the first exemplary embodiment corresponds to, for example, an engine controller in the image forming apparatus. The detection voltage output from the output voltage detection terminal 102 of the high voltage generation unit 202 of the high voltage power supply device is converted into a digital detection voltage 207 by the output voltage detection unit 204 and output to the feature amount calculation unit 203. The feature amount calculation unit 203 detects the output voltage while sweeping the control frequency, calculates the feature amount, for example, the divergence feature amount Ec described in the first embodiment or the curvature feature amount a described in the second embodiment, Output to the central processing unit 201. The central processing unit 201 determines whether or not there is a failure in the multistage voltage doubler rectifier circuit based on the feature amount and the threshold value stored in advance in the nonvolatile memory 205.

画像形成装置には、電源が投入された後に、さまざまなチェックを行う自己診断モードを有するものがある。このような画像形成装置において、エンジンコントローラが実行する多段倍電圧整流回路の故障か否かの判断処理は、例えば自己診断モードの際に行う。これにより、画像形成装置の電源投入後の段階で、電源装置の多段倍電圧整流回路が故障であるか否かの判断を行うことができる。また、多段倍電圧整流回路の故障か否かの判断処理を、画像形成動作を行う前に実施してもよい。これにより画像形成動作を行う前に、電源装置の多段倍電圧整流回路が故障であるか否かを判断することができる。   Some image forming apparatuses have a self-diagnosis mode in which various checks are performed after power is turned on. In such an image forming apparatus, the process for determining whether or not the multi-stage voltage doubler rectifier circuit is faulty executed by the engine controller is performed, for example, in the self-diagnosis mode. As a result, it is possible to determine whether or not the multi-stage voltage doubler rectifier circuit of the power supply device is faulty at a stage after the image forming apparatus is powered on. Further, the determination process of whether or not the multi-stage voltage doubler rectifier circuit has failed may be performed before the image forming operation is performed. As a result, it is possible to determine whether or not the multi-stage voltage doubler rectifier circuit of the power supply device is out of order before performing the image forming operation.

以上、本実施例によれば、画像形成装置に搭載された電源装置の多段倍電圧整流回路の故障を精度よく判断することができる。   As described above, according to this embodiment, it is possible to accurately determine the failure of the multistage voltage doubler rectifier circuit of the power supply device mounted on the image forming apparatus.

206 コントローラ
C101〜C105 コンデンサ
D101〜D105 ダイオード
L100 インダクタ
Q101 電界効果トランジスタ
R101 電圧検出抵抗
206 Controllers C101 to C105 Capacitors D101 to D105 Diode L100 Inductor Q101 Field-effect transistor R101 Voltage detection resistor

Claims (7)

電圧を発生させるための誘導素子と、
前記誘導素子に印加する電圧をオンオフするスイッチング素子と、
複数の容量素子と複数の整流素子を有し、前記誘導素子に発生した電圧を昇圧する昇圧回路と、
前記昇圧回路から出力された電圧を検出する検出手段と、
前記検出手段により検出した電圧の値に基づいて前記スイッチング素子をオンオフするために出力するパルス信号の周波数を制御する制御手段と、
を備え、
前記制御手段は、パルス信号の周波数を変更しながら前記検出手段により電圧を検出し、パルス信号の周波数と検出された電圧とに基づく特徴量を算出し、算出した特徴量に基づいて前記昇圧回路の故障を判断することを特徴とする電源装置。
An inductive element for generating a voltage;
A switching element for turning on and off a voltage applied to the inductive element;
A booster circuit having a plurality of capacitive elements and a plurality of rectifying elements, and boosting a voltage generated in the inductive element;
Detecting means for detecting a voltage output from the booster circuit;
Control means for controlling the frequency of a pulse signal output for turning on and off the switching element based on the voltage value detected by the detection means;
With
The control means detects the voltage by the detection means while changing the frequency of the pulse signal, calculates a feature amount based on the frequency of the pulse signal and the detected voltage, and the boost circuit based on the calculated feature amount A power supply apparatus characterized by determining a failure of the power supply.
前記制御手段は、パルス信号の周波数の前記変更を行って前記検出手段により電圧を検出した際の周波数と電圧との対応関係である入出力特性を計測し、前記変更を開始したときの周波数に応じて出力された電圧と、前記変更を終了したときの周波数に応じて出力された電圧と、を通る直線を算出し、前記入出力特性と前記直線との乖離量に基づいて特徴量を算出することを特徴とする請求項1に記載の電源装置。   The control means measures the input / output characteristic that is a correspondence relationship between the frequency and the voltage when the voltage is detected by the detection means by performing the change of the frequency of the pulse signal, and sets the frequency when the change is started. A straight line that passes through the voltage output in response to the voltage output in accordance with the frequency when the change is completed is calculated, and the feature value is calculated based on the amount of deviation between the input / output characteristics and the straight line The power supply device according to claim 1. 前記制御手段は、パルス信号の周波数の前記変更を行って前記検出手段により電圧を検出した際の周波数と電圧との対応関係である入出力特性を計測し、前記入出力特性の曲率を特徴量とすることを特徴とする請求項1に記載の電源装置。   The control means measures an input / output characteristic corresponding to a frequency and a voltage when the voltage is detected by the detection means by performing the change of the frequency of the pulse signal, and calculates the curvature of the input / output characteristic as a feature amount. The power supply device according to claim 1, wherein: 前記昇圧回路は、正極性の電圧を出力することを特徴とする請求項1乃至3のいずれか1項に記載の電源装置。   4. The power supply device according to claim 1, wherein the booster circuit outputs a positive voltage. 5. 前記昇圧回路は、負極性の電圧を出力することを特徴とする請求項1乃至3のいずれか1項に記載の電源装置。   4. The power supply device according to claim 1, wherein the booster circuit outputs a negative voltage. 5. 前記制御手段は、前記パルス信号のオン時間を可変とすることを特徴とする請求項1乃至5のいずれか1項に記載の電源装置。   The power supply apparatus according to claim 1, wherein the control unit makes the ON time of the pulse signal variable. 感光体と、
前記感光体を帯電する帯電手段と、
前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、
前記露光手段により形成された静電潜像をトナーにより現像する現像手段と、
前記現像手段により現像されたトナー像を像担持体に転写する転写手段と、
を備える画像形成装置であって、
請求項1乃至6のいずれか1項に記載の電源装置を備え、
前記電源装置は、前記帯電手段、前記現像手段及び前記転写手段の少なくとも一つに電力を供給することを特徴とする画像形成装置。
A photoreceptor,
Charging means for charging the photoreceptor;
An exposure unit that forms an electrostatic latent image on the photoreceptor charged by the charging unit;
Developing means for developing the electrostatic latent image formed by the exposure means with toner;
Transfer means for transferring the toner image developed by the developing means to an image carrier;
An image forming apparatus comprising:
A power supply device according to any one of claims 1 to 6, comprising:
The image forming apparatus, wherein the power supply device supplies power to at least one of the charging unit, the developing unit, and the transfer unit.
JP2012087405A 2012-04-06 2012-04-06 Power source device and image forming apparatus Pending JP2013219894A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012087405A JP2013219894A (en) 2012-04-06 2012-04-06 Power source device and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012087405A JP2013219894A (en) 2012-04-06 2012-04-06 Power source device and image forming apparatus

Publications (1)

Publication Number Publication Date
JP2013219894A true JP2013219894A (en) 2013-10-24

Family

ID=49591392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012087405A Pending JP2013219894A (en) 2012-04-06 2012-04-06 Power source device and image forming apparatus

Country Status (1)

Country Link
JP (1) JP2013219894A (en)

Similar Documents

Publication Publication Date Title
US9270163B2 (en) Power source, power failure detection apparatus, and image forming apparatus
JP6300515B2 (en) Power supply device and image forming apparatus
US9071156B2 (en) Switching power supply device and image forming apparatus with switching power supply device
JP5974952B2 (en) Power supply system and image forming apparatus equipped with the power supply system
JP2018117501A (en) Power supply unit and image formation device
US8213823B2 (en) High-voltage power supply device and image forming apparatus including the same
US10148167B2 (en) Power supply device and control method
JP7114364B2 (en) Power supply and image forming apparatus
JP6028653B2 (en) Power supply system and image forming apparatus equipped with the power supply system
US20160036335A1 (en) Rectifying and smoothing circuit, power supply device and image forming apparatus
JP6218466B2 (en) High voltage power supply device and image forming apparatus
US9356529B2 (en) Power supply and image forming apparatus
US9450493B2 (en) Voltage generating apparatus for stably controlling voltage
US10411606B2 (en) Power supply apparatus and image forming apparatus
JP6961437B2 (en) Power supply and image forming equipment
JP2013219894A (en) Power source device and image forming apparatus
US10379457B2 (en) Image forming apparatus
JP2016082714A (en) Power source device and image forming apparatus
JP7182983B2 (en) Power supply and image forming apparatus
JP4590250B2 (en) High voltage power supply
JP2022135237A (en) Switching power supply and image forming apparatus
JP6312478B2 (en) Power supply device and image forming apparatus
JP2020072610A (en) Power supply device and image forming apparatus
JP2002153056A (en) Power device
JP6066651B2 (en) Power supply device and image forming apparatus