JP4590250B2 - High voltage power supply - Google Patents
High voltage power supply Download PDFInfo
- Publication number
- JP4590250B2 JP4590250B2 JP2004344286A JP2004344286A JP4590250B2 JP 4590250 B2 JP4590250 B2 JP 4590250B2 JP 2004344286 A JP2004344286 A JP 2004344286A JP 2004344286 A JP2004344286 A JP 2004344286A JP 4590250 B2 JP4590250 B2 JP 4590250B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- duty
- output
- voltage power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、プリンタ、複写機等の、電子写真方式の画像形成装置の高圧電源に好適な、高圧電源装置に関し、特にその効率の改善に関するものである。 The present invention relates to a high-voltage power supply apparatus suitable for a high-voltage power supply for an electrophotographic image forming apparatus such as a printer or a copying machine, and more particularly to improvement of the efficiency.
背景技術を図面に基づいて説明する。図１３は、レーザビームプリンタ１００の構成概略図である。レーザプリンタ１００は記録紙Ｐを収納するデッキ１０１を有し、デッキ１０１から記録紙Ｐを繰り出すピックアップローラ１０２、前記ピックアップローラ１０２によって繰り出された記録紙Ｐを搬送するデッキ給紙ローラ対１０３、１０４が設けられている。 Background art will be described with reference to the drawings. FIG. 13 is a schematic configuration diagram of the laser beam printer 100. The laser printer 100 includes a deck 101 that stores recording paper P, a pickup roller 102 that feeds the recording paper P from the deck 101, and a pair of deck feed rollers 103 and 104 that transport the recording paper P fed by the pickup roller 102. Is provided.
そして、記録紙Ｐを同期搬送するレジストローラ対１０５が配設されている。また、レジストローラ対１０５の下流には、レーザスキャナ部１０６，１０７，１０８，１０９からのレーザ光に基づいてトナー像を形成する感光ドラム１１０、１１１，１１２，１１３と、感光ドラム１１０，１１１，１１２，１１３上に形成されたトナー像を中間転写材１１８上に転写するためのローラ部材１１４，１１５，１１６，１１７が配置されている。また中間転写材１１８上に形成されたトナー像を記録紙Ｐに転写する転写ローラ部材１１９（以後二次転写ローラ）が二次転写ユニット駆動カム１２１にて駆動される二次転写ユニット１２０に配設されている。更に記録紙Ｐの電荷を除去し中間転写材１１８からの分離を促進するための放電部材１２２（以後除電針と記す）が配設されている。 A registration roller pair 105 that synchronously conveys the recording paper P is disposed. Further, downstream of the registration roller pair 105, the photosensitive drums 110, 111, 112, and 113 that form toner images based on the laser beams from the laser scanner units 106, 107, 108, and 109, and the photosensitive drums 110, 111, and 103, respectively. Roller members 114, 115, 116 and 117 for transferring the toner images formed on 112 and 113 onto the intermediate transfer material 118 are arranged. Further, a transfer roller member 119 (hereinafter referred to as a secondary transfer roller) for transferring the toner image formed on the intermediate transfer material 118 to the recording paper P is arranged in the secondary transfer unit 120 driven by the secondary transfer unit drive cam 121. It is installed. Further, a discharge member 122 (hereinafter referred to as a static elimination needle) for removing the charge on the recording paper P and promoting separation from the intermediate transfer material 118 is provided.
更に、除電針１２２の下流に記録紙Ｐ上に転写されたトナー像を熱定着するために内部に加熱用のハロゲンヒータ１２３を備えた定着ローラ１２４と加圧ローラ１２５対、定着ローラ１２４と加圧ローラ１２３対の下流には、記録紙を排紙する排紙ローラ対１２６，１２７が配設されている。 Further, in order to thermally fix the toner image transferred onto the recording paper P downstream of the static elimination needle 122, a pair of a fixing roller 124 and a pressure roller 125 each having a heating halogen heater 123 therein, and a fixing roller 124 are added. Disposed downstream of the pair of pressure rollers 123 are a pair of paper discharge rollers 126 and 127 for discharging the recording paper.
二次転写ローラ１１９は通常二次転写ユニット駆動カム１２１、二次転写ユニット１２０により中間転写材１１８から離間されており、記録紙Ｐに中間転写材上の画像を転写するときのみ、二次転写ユニット駆動カム１２１、二次転写ユニット１２０により当接される。 The secondary transfer roller 119 is usually separated from the intermediate transfer material 118 by the secondary transfer unit drive cam 121 and the secondary transfer unit 120, and only when the image on the intermediate transfer material is transferred to the recording paper P, the secondary transfer roller 119 is transferred. The unit drive cam 121 and the secondary transfer unit 120 are in contact with each other.
図１４は高圧電源部の二次転写バイアス制御部を示す回路図であり、正ＤＣバイアス出力回路、負ＤＣバイアス出力回路、負荷電流検出回路から構成されている。 FIG. 14 is a circuit diagram showing a secondary transfer bias control unit of the high voltage power supply unit, which is composed of a positive DC bias output circuit, a negative DC bias output circuit, and a load current detection circuit.
正ＤＣバイアス制御回路では、３３ＫＨｚデューティ（Ｄｕｔｙ）５０％のクロック信号ＣＬＫＡによりＦＥＴ３が駆動され、ＦＥＴ３のドレインはフライバックトランスの一次巻線及び共振用コンデンサ７と接続されている。ＦＥＴ３のゲート−ＧＮＤ間に接続されている抵抗２はＦＥＴ３のゲートに対する静電気対策抵抗である。フライバックトランス８の一次巻線の他方は、トランジスタ１０、抵抗１１，１３、オペアンプ１４、コンデンサ１５及び、制御端子ＤＣＰＣＮＴ１６により制御される電圧が印加される。ここでアルミ電解コンデンサ９はフライバックトランス８駆動時の急峻な電流変化の場合にも駆動電圧の変動を無くするためのコンデンサである。 In the positive DC bias control circuit, the FET 3 is driven by a clock signal CLKA having a 33 KHz duty (Duty) 50%, and the drain of the FET 3 is connected to the primary winding of the flyback transformer and the resonance capacitor 7. A resistor 2 connected between the gate and the GND of the FET 3 is an anti-static resistor for the gate of the FET 3. A voltage controlled by a transistor 10, resistors 11 and 13, an operational amplifier 14, a capacitor 15, and a control terminal DCPCNT16 is applied to the other primary winding of the flyback transformer 8. Here, the aluminum electrolytic capacitor 9 is a capacitor for eliminating fluctuations in the driving voltage even in the case of a steep current change when the flyback transformer 8 is driven.
このようにフライバックトランス８の一次巻線をある一定の制御電圧で駆動することによりフライバックトランス８の出力端子ＴＲ２ＯＵＴ１７には、制御端子ＤＣＰＣＮＴ１６の制御電圧に相当する高圧ＤＣバイアスが出力される。 Thus, by driving the primary winding of the flyback transformer 8 with a certain control voltage, a high voltage DC bias corresponding to the control voltage of the control terminal DCPCNT16 is output to the output terminal TR2OUT17 of the flyback transformer 8.
一方、負ＤＣバイアス制御回路では、４２ＫＨｚ正デューティ２５％のクロック信号ＣＬＫＢ２９によりＦＥＴ２７が駆動され、ＦＥＴ２７のドレイン端子がインバータトランス３０の一次巻線に接続されている。インバータトランスの一次巻線の他方はダイオード２６にてＧＮＤに接続されスナバを形成している。一次巻線のセンターには、トランジスタ２３、抵抗２１，２２、ダイオード２４、オペアンプ１９、コンデンサ２０、負ＤＣバイアス制御用電圧ＤＣＮＣＯＮＴ１８により制御される電圧が印加されている。アルミ電解コンデンサ２５はインバータトランス３０の一次巻線印加電圧を一定とするためのデカップリングコンデンサである。この様に一次巻線を駆動することによりインバータトランス３０の二次巻線には高圧ＡＣ電圧が発生する。この高圧ＡＣバイアスを高圧コンデンサ３１，３４、高圧ダイオード３２，３３により構成される倍整流回路によって高圧負ＤＣバイアスが生成される。ここで、抵抗３５は倍整流回路に配置された高圧コンデンサ３４の放電用ブリーダ抵抗である。このインバータトランス３０及び倍整流回路にて生成された負ＤＣバイアスは、フライバックトランス８の二次巻線入力端子に接続され、フライバックトランス８に内蔵されているブリーダ抵抗を通して出力端子ＴＲ２ＯＵＴ１７に出力される。 On the other hand, in the negative DC bias control circuit, the FET 27 is driven by the clock signal CLKB 29 having a positive duty of 25 kHz of 42 KHz, and the drain terminal of the FET 27 is connected to the primary winding of the inverter transformer 30. The other primary winding of the inverter transformer is connected to GND by a diode 26 to form a snubber. A voltage controlled by the transistor 23, resistors 21 and 22, diode 24, operational amplifier 19, capacitor 20, and negative DC bias control voltage DCNCONT18 is applied to the center of the primary winding. The aluminum electrolytic capacitor 25 is a decoupling capacitor for making the primary winding applied voltage of the inverter transformer 30 constant. By driving the primary winding in this way, a high voltage AC voltage is generated in the secondary winding of the inverter transformer 30. A high voltage negative DC bias is generated by a double rectifier circuit composed of the high voltage AC bias and the high voltage capacitors 31 and 34 and the high voltage diodes 32 and 33. Here, the resistor 35 is a discharge bleeder resistor of the high-voltage capacitor 34 arranged in the double rectifier circuit. The negative DC bias generated by the inverter transformer 30 and the double rectifier circuit is connected to the secondary winding input terminal of the flyback transformer 8 and is output to the output terminal TR2OUT17 through the bleeder resistor built in the flyback transformer 8. Is done.
抵抗３６は、高圧バイアス出力検出用抵抗であり、フライバックトランス８に内蔵されている高圧抵抗と直列に接続され出力制御用オペアンプの反転入力端子（正バイアス制御部）、非反転入力端子（負バイアス制御部）に接続される。 The resistor 36 is a high-voltage bias output detection resistor, and is connected in series with a high-voltage resistor built in the flyback transformer 8 and is connected to an inverting input terminal (positive bias control unit) and a non-inverting input terminal (negative) of the output control operational amplifier. Bias control unit).
Ｖｉｓｎｓ端子４６は電流検出出力端子であり、不図示の画像形成装置エンジン制御回路に接続される。電流検出回路は、抵抗３７、３８、４３、４５，４７、コンデンサ４１，４４、ダイオード３９，４０にて構成される。この回路の基準電圧はＶｓであり、抵抗３７，３８及び、基準電圧Ｖｃｃにて生成され次式で表される。 A Visns terminal 46 is a current detection output terminal, and is connected to an image forming apparatus engine control circuit (not shown). The current detection circuit includes resistors 37, 38, 43, 45, 47, capacitors 41, 44, and diodes 39, 40. The reference voltage of this circuit is Vs, which is generated by the resistors 37 and 38 and the reference voltage Vcc and expressed by the following equation.
Ｖｓ＝Ｖｃｃ×（抵抗３８）／（抵抗３７＋抵抗３８）
Ｖｉｓｎｓ端子４６電圧は、負荷電流“零”にてＶｓを示し、正の負荷電流が大きくなるに従い電圧は増加する。また負の負荷電流が大きくなった場合にはＶｉｓｎｓ端子４６電圧はＶｓより減少する。
Vs = Vcc × (resistance 38) / (resistance 37 + resistance 38)
The voltage at the Visns terminal 46 indicates Vs at a load current “zero”, and the voltage increases as the positive load current increases. When the negative load current increases, the voltage at the Visns terminal 46 decreases from Vs.
スイッチング電源のフライバックトランス制御に関して各種の提案がされている（特許文献１参照）。
しかしながら、前述の従来例では以下のような問題があった。
従来の技術で明記した高圧電源に用いるフライバックトランス制御回路においては、出力電圧制御をフライバックトランスの一次巻線に印加する電圧を可変することにより実現している。この制御手法は非常に優れた出力電圧制御特性を示す。しかしながら、出力電圧を最大出力の１／２程度で使用する場合において、フライバックトランスの一次巻線印加電圧制御のトランジスタの効率が悪化してしまう。即ち悪化した効率に見合った発熱を生じ放熱材等を追加しなければならなくなり、高圧電源の効率低下とともに、小型化の妨げになってしまっていた。
However, the conventional example described above has the following problems.
In the flyback transformer control circuit used for the high voltage power supply specified in the prior art, output voltage control is realized by varying the voltage applied to the primary winding of the flyback transformer. This control technique exhibits very good output voltage control characteristics. However, when the output voltage is used at about ½ of the maximum output, the efficiency of the primary winding applied voltage control transistor of the flyback transformer deteriorates. In other words, heat generation commensurate with the deteriorated efficiency must be generated and a heat dissipation material or the like has to be added, which has hindered miniaturization as the efficiency of the high-voltage power supply decreases.
本発明は、このような状況のもとでなされたもので、最大出力電圧よりも小さい出力電圧で動作させた場合においても、効率を悪化させることがない高圧電源装置を提供することを課題とするものである。 The present invention, problems such has been made under the circumstances, in the case of operating at a lower output voltage than the maximum output voltage, providing a high voltage power supplies is not deteriorated efficiency It is what.
前記課題を解決するため、本発明では、高圧電源装置を次の（１）のとおりに構成する。 In order to solve the above-described problem, in the present invention, a high-voltage power supply device is configured as described in (1) below.
（１）一次巻線と二次巻線を有するトランスと、前記一次巻線に電圧設定信号に応じた電圧を印加する電圧印加手段と、前記一次巻線を所定デューティの駆動信号によって駆動する駆動手段と、前記駆動手段によって前記一次巻線を前記所定デューティで駆動することにより前記二次巻線から高電圧を出力する高圧電源装置において、
前記電圧設定信号に応じて、前記駆動手段を駆動する前記駆動信号の前記所定デューティを変更するデューティ制御手段を備え、
前記デューティ制御手段は、前記電圧設定信号による設定電圧が低くなると、前記所定デューティの前記駆動信号を前記電圧設定信号に応じた短いデューティの駆動信号に変更する高圧電源装置。
(1) A transformer having a primary winding and a secondary winding, voltage applying means for applying a voltage according to a voltage setting signal to the primary winding, and driving for driving the primary winding with a drive signal having a predetermined duty And a high voltage power supply that outputs a high voltage from the secondary winding by driving the primary winding with the predetermined duty by the driving means ,
Depending on the prior SL electrostatic pressure set Sadanobu No. comprises duty control means for changing the predetermined duty cycle of the drive signal for driving said driving means,
The duty control means, when the set voltage according to previous SL voltage setting signal is lowered, a high voltage power source device for changing the drive signal of the predetermined duty short duty of the drive signal corresponding to the voltage setting signal.
本発明によれば、最大出力電圧よりも小さい出力電圧で動作させた場合においても、効率を悪化させることがない。 According to the present invention, even when operating with an output voltage smaller than the maximum output voltage, the efficiency is not deteriorated.
以下、本発明を実施するための最良の形態を実施例により詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail by way of examples.
図２は、実施例１である“レーザビームプリンタ”の概略構成を示す図である。レーザプリンタ２００は記録紙２４０を収納するデッキ２０１を有し、デッキ２０１から記録紙２４０を繰り出すピックアップローラ２０２、前記ピックアップローラ２０２によって繰り出された記録紙２４０を搬送するデッキ給紙ローラ対２０３、２０４が設けられている。 FIG. 2 is a diagram illustrating a schematic configuration of a “laser beam printer” according to the first embodiment. The laser printer 200 includes a deck 201 that stores recording paper 240, a pickup roller 202 that feeds the recording paper 240 from the deck 201, and deck feed roller pairs 203 and 204 that transport the recording paper 240 fed by the pickup roller 202. Is provided.
そして、記録紙２４０を同期搬送するレジストローラ対２０５が配設されている。また、レジストローラ対２０５の下流には、レーザスキャナ部２０６，２０７，２０８，２０９からのレーザ光に基づいて静電潜像を形成する感光ドラム２１０、２１１，２１２，２１３と、感光ドラム２１０、２１１，２１２，２１３を均一な電位に帯電するための帯電ローラ２３０、２３１，２３２，２３３、静電潜像にトナーを載せ現像するための現像スリーブ２３４，２３５，２３６，２３７などを具備したプロセスカートリッジが配設されている。 A registration roller pair 205 that synchronously conveys the recording paper 240 is provided. Further, downstream of the registration roller pair 205, photosensitive drums 210, 211, 212, and 213 that form electrostatic latent images based on laser beams from the laser scanner units 206, 207, 208, and 209, and the photosensitive drums 210, A process including charging rollers 230, 231, 232, 233 for charging 211, 212, 213 to a uniform potential, developing sleeves 234, 235, 236, 237 for developing toner on an electrostatic latent image. A cartridge is disposed.
感光ドラム２１０，２１１，２１２，２１３上に形成されたトナー像を中間転写材２１８上に転写するためのローラ部材２１４、２１５，２１６，２１７、中間転写材２１８上に形成された画像を記録紙２４０に転写する転写ローラ２１９部材（以後二次転写ローラ）が二次転写ユニット駆動カム２２１にて駆動される二次転写ユニット２２０に配設されている。更に記録紙２４０の電荷を除去し中間転写材２１８からの分離を促進するための放電部材２２２（以後除電針と記す）が配設されている。帯電ローラ２３０，２３１，２３２，２３３，現像スリーブ２３４，２３５，２３６，２３７、転写のためのローラ部材２１４，２１５，２１６，２１７、及び、中間転写材２１８上に形成された画像を記録紙２４０に転写する転写ローラ２１９には、本体制御回路２３９の制御に基づき高圧電源装置２３８から高圧バイアスを印加する構成になっている。 Roller members 214, 215, 216, and 217 for transferring the toner images formed on the photosensitive drums 210, 211, 212, and 213 onto the intermediate transfer material 218, and the image formed on the intermediate transfer material 218 as recording paper A transfer roller 219 member (hereinafter referred to as a secondary transfer roller) for transferring to 240 is disposed in a secondary transfer unit 220 driven by a secondary transfer unit drive cam 221. Further, a discharge member 222 (hereinafter referred to as a charge eliminating needle) is provided for removing the charge on the recording paper 240 and promoting separation from the intermediate transfer material 218. An image formed on the charging rollers 230, 231, 232, 233, developing sleeves 234, 235, 236, 237, roller members 214, 215, 216, 217 for transfer, and the intermediate transfer material 218 is recorded on the recording paper 240. A high-voltage bias is applied from the high-voltage power supply device 238 to the transfer roller 219 for transferring to the transfer roller 219 based on the control of the main body control circuit 239.
更に、除電針２２２の下流に記録紙２４０上に転写されたトナー像を熱定着するために内部に加熱用のハロゲンヒータ２２３を備えた定着ローラ２２４と加圧ローラ２２５対、定着ローラ２２４と加圧ローラ２２３対の下流には、記録紙を排紙する排紙ローラ対２２６，２２７が配設されている。 Further, in order to thermally fix the toner image transferred onto the recording paper 240 downstream of the static elimination needle 222, a pair of a fixing roller 224 and a pressure roller 225 having a heating halogen heater 223 therein, and a fixing roller 224 are added. Disposed on the downstream side of the pair of pressure rollers 223 are a pair of discharge rollers 226 and 227 for discharging recording paper.
図１は高圧電源部２３８における二次転写バイアス制御部の回路図であり、正ＤＣバイアス出力回路、負ＤＣバイアス出力回路、負荷電流検出回路から構成されている。 FIG. 1 is a circuit diagram of a secondary transfer bias control unit in the high-voltage power supply unit 238, and includes a positive DC bias output circuit, a negative DC bias output circuit, and a load current detection circuit.
正ＤＣバイアス制御回路では、抵抗５７を介し最大出力時においては、３３ＫＨｚ、デューティ５０％のクロック信号ＣＬＫＡによりＦＥＴ３が駆動され、ＦＥＴ３のドレインはフライバックトランスの一次巻線及び共振用コンデンサ７と接続されている。ＦＥＴ３ゲート−ＧＮＤ間に接続されている抵抗２はＦＥＴ３のゲートに対する静電気対策抵抗である。フライバックトランス８の一次巻線の他方は、トランジスタ１０、抵抗１１，１３、オペアンプ１４、コンデンサ１５及び、制御端子ＤＣＰＣＮＴ１６により制御される電圧が印加される。ここでアルミ電解コンデンサ９はフライバックトランス８駆動時の急峻な電流変化の場合にも駆動電圧の変動を無くするためのコンデンサである。このようにフライバックトランス８の一次巻線をある一定の制御電圧で駆動することによりフライバックトランス８の出力端子ＴＲ２ＯＵＴ１７には、制御電圧に相当する高圧ＤＣバイアスが出力される。 In the positive DC bias control circuit, the FET 3 is driven by the clock signal CLKA having a frequency of 33 KHz and a duty of 50% through the resistor 57 at the maximum output, and the drain of the FET 3 is connected to the primary winding of the flyback transformer and the resonance capacitor 7. Has been. A resistor 2 connected between the gate of the FET 3 and GND is an anti-static resistor for the gate of the FET 3. A voltage controlled by a transistor 10, resistors 11 and 13, an operational amplifier 14, a capacitor 15, and a control terminal DCPCNT16 is applied to the other primary winding of the flyback transformer 8. Here, the aluminum electrolytic capacitor 9 is a capacitor for eliminating fluctuations in the driving voltage even in the case of a steep current change when the flyback transformer 8 is driven. By driving the primary winding of the flyback transformer 8 with a certain control voltage in this way, a high voltage DC bias corresponding to the control voltage is output to the output terminal TR2OUT17 of the flyback transformer 8.
一方負ＤＣバイアス制御回路では、４２ＫＨｚのデューティ２５％のクロック信号ＣＬＫＢ２９によりＦＥＴ２７が駆動され、ＦＥＴ２７のドレイン端子がインバータトランス３０の一次巻線の一端に接続されている。インバータトランス３０の一次巻線の他端はダイオード２６を介してＧＮＤに接続されスナバを形成している。一次巻線の中点は、トランジスタ２３、抵抗２１，２２、ダイオード２４、オペアンプ１９、コンデンサ２０、負ＤＣバイアス制御用電圧ＤＣＮＣＯＮＴ１８により制御される電圧が印加されている。アルミ電解コンデンサ２５はインバータトランス３０の一次巻線印加電圧を一定とするためのデカップリングコンデンサである。この様に一次巻線を駆動することによりインバータトランス３０の二次巻線には高圧ＡＣ電圧が発生する。この高圧ＡＣバイアスを高圧コンデンサ３１，３４、高圧ダイオード３２，３３により構成される倍電圧整流回路によって高圧負ＤＣバイアスが生成される。ここで、抵抗３５は倍電圧整流回路に配された高圧コンデンサ３４の放電用ブリーダ抵抗である。このインバータトランス及び倍整流回路にて生成された負ＤＣバイアスは、フライバックトランス８の二次巻線入力端子に接続され、フライバックトランス８に内蔵されているブリーダ抵抗を通じて出力端子ＴＲ２ＯＵＴ１７に出力される。抵抗３６は、高圧バイアス出力検出用抵抗であり、フライバックトランス８に内蔵されている高圧抵抗と直列に接続され出力制御用オペアンプ１４の反転入力端子（正バイアス制御回路）、出力制御用オペアンプ１９の非反転入力端子（負バイアス制御回路）に接続される。 On the other hand, in the negative DC bias control circuit, the FET 27 is driven by a clock signal CLKB 29 with a duty of 25% of 42 KHz, and the drain terminal of the FET 27 is connected to one end of the primary winding of the inverter transformer 30. The other end of the primary winding of the inverter transformer 30 is connected to GND via a diode 26 to form a snubber. A voltage controlled by a transistor 23, resistors 21, 22, a diode 24, an operational amplifier 19, a capacitor 20, and a negative DC bias control voltage DCNCONT18 is applied to the middle point of the primary winding. The aluminum electrolytic capacitor 25 is a decoupling capacitor for making the primary winding applied voltage of the inverter transformer 30 constant. By driving the primary winding in this way, a high voltage AC voltage is generated in the secondary winding of the inverter transformer 30. A high voltage negative DC bias is generated by a voltage doubler rectifier circuit composed of the high voltage AC bias and the high voltage capacitors 31 and 34 and the high voltage diodes 32 and 33. Here, the resistor 35 is a discharge bleeder resistor for the high-voltage capacitor 34 arranged in the voltage doubler rectifier circuit. The negative DC bias generated by the inverter transformer and the double rectifier circuit is connected to the secondary winding input terminal of the flyback transformer 8 and is output to the output terminal TR2OUT17 through the bleeder resistor built in the flyback transformer 8. The The resistor 36 is a high-voltage bias output detection resistor, and is connected in series with a high-voltage resistor built in the flyback transformer 8. The output control operational amplifier 14 has an inverting input terminal (positive bias control circuit), and an output control operational amplifier 19. To the non-inverting input terminal (negative bias control circuit).
Ｖｉｓｎｓ端子４６は電流検出出力端子であり、画像形成装置エンジン制御回路２３９に接続される。電流検出回路は、抵抗３７、３８、４３、４５，４７、コンデンサ４１，４４、ダイオード３９，４０により構成される。この回路に基準電圧はＶｓであり、抵抗３７，３８及び、基準電圧Ｖｃｃにて生成され次式で表される。 A Visns terminal 46 is a current detection output terminal and is connected to the image forming apparatus engine control circuit 239. The current detection circuit includes resistors 37, 38, 43, 45, 47, capacitors 41, 44, and diodes 39, 40. In this circuit, the reference voltage is Vs, which is generated by the resistors 37 and 38 and the reference voltage Vcc and expressed by the following equation.
Ｖｓ＝Ｖｃｃ×（抵抗３８）／（抵抗３７＋抵抗３８）
負荷電流“零”ではＶｓを示し正の負荷電流が大きくなるに従い電圧は増加する。また負の負荷電流が大きくなった場合には基準電圧であるＶｓよりも減少する。
Vs = Vcc × (resistance 38) / (resistance 37 + resistance 38)
The load current “zero” indicates Vs, and the voltage increases as the positive load current increases. Further, when the negative load current increases, it decreases below the reference voltage Vs.
クロック信号ＣＬＫＡは、トランジスタ４９のベース端子に接続されている。トランジスタ４９のコレクタ端子は抵抗５８、ダイオード５１のアノードに接続され、抵抗５８のもう一方の端子は、電源Ｖｄｄに接続されている。ダイオード５１のカソードは抵抗５２、コンデンサ５３、コンパレータ５４の非反転入力端子に接続されている。コンパレータ５４の反転入力端子は制御端子ＤＣＰＣＮＴ１６に接続され、コンパレータ５４の出力端子は、トランジスタ５５のベースに接続され、抵抗５０により電源Ｖｄｄにプルアップされている。トランジスタ５５のコレクタは、ＦＥＴ３のゲート端子に接続されている。トランジスタ４９、抵抗５２、５８、ダイオード５１、コンデンサ５３は、クロック信号ＣＬＫＡの積分回路を形成している。 The clock signal CLKA is connected to the base terminal of the transistor 49. The collector terminal of the transistor 49 is connected to the resistor 58 and the anode of the diode 51, and the other terminal of the resistor 58 is connected to the power supply Vdd. The cathode of the diode 51 is connected to the resistor 52, the capacitor 53, and the non-inverting input terminal of the comparator 54. The inverting input terminal of the comparator 54 is connected to the control terminal DCPCNT16, the output terminal of the comparator 54 is connected to the base of the transistor 55, and is pulled up to the power supply Vdd by the resistor 50. The collector of the transistor 55 is connected to the gate terminal of the FET 3. The transistor 49, the resistors 52 and 58, the diode 51, and the capacitor 53 form an integrating circuit for the clock signal CLKA.
図３に、図１の高圧電源回路を、クロック信号ＣＬＫＡをデューティ５０％固定で動作させた場合のＤＣＰＣＯＮＴの設定値に対するトランジスタ１０での損失を示す。図３に示す通りクロック信号ＣＬＫＡをデューティ５０％で動作させた場合には、設定電圧の中心付近（設定値可変幅に対して１／２付近）におけるトランジスタ１０の損失が大きくなっていることが判る。これはフライバックトランス８の一次巻線に流れる電流即ちトランジスタ１０のコレクタ電流は設定電圧が中心付近においても大きな減少は見られず、一方トランジスタ１０のコレクタ-エミッタ間電圧が上昇しているためであると実験にて確認されている。 FIG. 3 shows the loss in the transistor 10 with respect to the set value of DCPCCONT when the high-voltage power supply circuit of FIG. 1 is operated with the clock signal CLKA fixed at a duty of 50%. As shown in FIG. 3, when the clock signal CLKA is operated at a duty of 50%, the loss of the transistor 10 is large near the center of the set voltage (near ½ of the set value variable width). I understand. This is because the current flowing through the primary winding of the flyback transformer 8, that is, the collector current of the transistor 10 does not decrease greatly even when the set voltage is near the center, while the collector-emitter voltage of the transistor 10 is increased. It has been confirmed through experiments.
本実施例においては、設定電圧の低い場合には、フライバックトランス８の駆動クロックＣＬＫＡのデューティ幅を短くし、フライバックトランス８の出力能力を低下させ、出力能力の低下によりフライバックトランス８の出力電圧が低下するように働く。フライバックトランス８の出力電圧が低下するとオペアンプ１４の反転入力端子電圧も低下する。オペアンプ１４の反転入力端子電圧が低下すると、オペアンプ１４は反転入力端子電圧が非反転入力端子電圧即ち設定電圧ＤＣＰＣＮＴと同じとなるよう出力端子電圧を上昇させる。このような動作によって、トランジスタ１０によるフライバックトランス８の一次巻線に印加する電圧を上昇させて補うことにより、フライバックトランス８からの出力電圧を正しく制御し、かつ、トランジスタ１０における損失を抑えるよう動作する。 In this embodiment, when the set voltage is low, the duty width of the drive clock CLKA of the flyback transformer 8 is shortened, the output capability of the flyback transformer 8 is reduced, and the flyback transformer 8 is reduced due to the decrease in output capability. It works to reduce the output voltage. When the output voltage of the flyback transformer 8 decreases, the inverting input terminal voltage of the operational amplifier 14 also decreases. When the inverting input terminal voltage of the operational amplifier 14 decreases, the operational amplifier 14 increases the output terminal voltage so that the inverting input terminal voltage becomes the same as the non-inverting input terminal voltage, that is, the set voltage DCPCNT. By such an operation, the voltage applied to the primary winding of the flyback transformer 8 by the transistor 10 is increased and compensated for, thereby correctly controlling the output voltage from the flyback transformer 8 and suppressing the loss in the transistor 10. Works like this.
図３で示したトランジスタ１０の損失の大きくなる出力設定値を選択し、出力電圧を一定とした場合の、フライバックトランス駆動クロックＣＬＫＡのデューティとトランジスタ１０損失との関係を図４に示す。 FIG. 4 shows the relationship between the duty of the flyback transformer drive clock CLKA and the loss of the transistor 10 when an output set value that increases the loss of the transistor 10 shown in FIG. 3 is selected and the output voltage is constant.
図４から、フライバックトランスの駆動クロックＣＬＫＡのデューティを５０％から３５％まで低下させるに従い、トランジスタ１０の損失も低下していることがわかる。 FIG. 4 shows that the loss of the transistor 10 decreases as the duty of the drive clock CLKA of the flyback transformer is reduced from 50% to 35%.
約３５％程度に絞った場合においては、高圧電源回路のトランジスタ１０のエミッタ電圧を上昇させるよう動作する。トランジスタ１０のエミッタ電圧が上昇することによってフライバックトランス８の一次巻線に印加される電圧が上昇し、出力電圧を一定に保つ動作を行う。このような一連の動作を行うことによって出力電圧は一定に保たれるながらも、トランジスタ１０での損失が低下し高圧電源回路としての効率を向上させることが出来る。 When it is reduced to about 35%, it operates to increase the emitter voltage of the transistor 10 of the high-voltage power supply circuit. As the emitter voltage of the transistor 10 rises, the voltage applied to the primary winding of the flyback transformer 8 rises, and the operation of keeping the output voltage constant is performed. By performing such a series of operations, the output voltage can be kept constant, but the loss in the transistor 10 can be reduced and the efficiency of the high-voltage power supply circuit can be improved.
図１に示す二次転写バイアス制御部の動作に関する詳細を図５に示す。
図５中ＣＬＫＡは図１に示すＣＬＫＡ信号であり３３ＫＨｚ、デューティ５０％のクロック信号である。
ダイオード５１カソード電圧は、ＣＬＫＡ信号をトランジスタ４９，抵抗５２、５８、ダイオード５１、コンデンサ５３により形成される積分回路にて波形整形された信号である。
コンパレータ５４出力は、前述のダイオード５１カソード電圧と正出力制御端子ＤＣＰＣＯＮＴ１６の制御電圧Ｖ＿ＤＣＰＣＯＮＴ１とを比較した結果を示す信号であり、ダイオード５１カソード電圧がＶ＿ＤＣＰＣＯＮＴ１電圧を下回ったときのみ“Ｌ”レベル（０Ｖ）を出力する。
トランジスタ５５コレクタ電圧は、コンパレータ５４出力により駆動されるトランジスタ５５のコレクタ電圧を示す。
トランジスタ５５のコレクタはＦＥＴ３のゲート端子に接続されているために、ＦＥＴ３ゲート電圧はトランジスタ５５コレクタ電圧と同一波形を示す。
Details regarding the operation of the secondary transfer bias controller shown in FIG. 1 are shown in FIG.
In FIG. 5, CLKA is the CLKA signal shown in FIG. 1 and is a clock signal of 33 KHz and a duty of 50%.
The cathode voltage of the diode 51 is a signal obtained by shaping the waveform of the CLKA signal by an integration circuit formed by the transistor 49, resistors 52 and 58, the diode 51, and the capacitor 53.
The output of the comparator 54 is a signal indicating the result of comparing the above-described diode 51 cathode voltage and the control voltage V_DCPCTON1 of the positive output control terminal DCPCCONT16. ) Is output.
The transistor 55 collector voltage indicates the collector voltage of the transistor 55 driven by the comparator 54 output.
Since the collector of the transistor 55 is connected to the gate terminal of the FET 3, the FET 3 gate voltage shows the same waveform as the transistor 55 collector voltage.
コンパレータ５４において、このダイオード５１カソード電圧と制御信号ＤＣＰＣＮＴとを比較して、比較した結果はコンパレータ５４出力に示すとおりとなる。コンパレータ５４出力電圧の立ち下がるタイミングは、制御信号ＤＣＰＣＮＴの電圧Ｖ＿ＤＣＰＣＯＮＴ１をダイオード５１カソード電圧が下回った時点ｔ１１、ｔ２１である。コンパレータ５４出力によりトランジスタ５５が駆動され、ＦＥＴ３を駆動する。ＦＥＴ３駆動はＦＥＴ３ゲート電圧で示す通り、ＣＬＫＡ信号に比較してｔ１０からｔ１１までの時間分だけ短いデューティのクロックにて駆動されることになる。フライバックトランス８はＦＥＴ３ゲート電圧に示す通り短いデューティのクロック（ｔ１１〜ｔ１２間）により駆動される。 The comparator 54 compares the cathode voltage of the diode 51 with the control signal DCPCNT, and the comparison result is as shown in the output of the comparator 54. The timing when the output voltage of the comparator 54 falls is t11 and t21 when the diode 51 cathode voltage falls below the voltage V_DCPCTON1 of the control signal DCPCNT. The transistor 55 is driven by the output of the comparator 54 to drive the FET 3. As indicated by the FET3 gate voltage, the FET3 drive is driven with a clock having a duty shorter than the CLKA signal by the time from t10 to t11. The flyback transformer 8 is driven by a short duty clock (between t11 and t12) as indicated by the FET3 gate voltage.
更に低い出力電圧を設定する場合には、制御信号ＤＣＰＣＮＴの電圧Ｖ＿ＤＣＰＣＯＮＴ１は更に低くすることになり、フライバックトランス８は更に短いデューティのクロックにて駆動されることになる。 When a lower output voltage is set, the voltage V_DCPCTON1 of the control signal DCPCNT is further lowered, and the flyback transformer 8 is driven with a clock with a shorter duty.
このようにフライバックトランス８の駆動クロックデューティ幅を短くすることにより、トランジスタ１０での電圧ドロップを少なくするよう回路が動作し、出力電圧精度は従来と変わることなく高圧電源回路の効率を改善できる。 By reducing the drive clock duty width of the flyback transformer 8 in this way, the circuit operates so as to reduce the voltage drop in the transistor 10, and the efficiency of the high-voltage power supply circuit can be improved without changing the output voltage accuracy. .
制御電圧ＤＤＣＰＣＮＴの低い時のフライバックトランス８を駆動するＦＥＴ３駆動クロックデューティの減少比率の決定は抵抗５２とコンデンサ５３の定数設定により調整できる。 Determination of the reduction ratio of the FET3 drive clock duty for driving the flyback transformer 8 when the control voltage DDCPCNT is low can be adjusted by setting constants of the resistor 52 and the capacitor 53.
本高圧電源回路において、最大電圧を出力する場合にはＦＥＴ３ゲート電圧はＣＬＫＡ信号波形と同様となりフライバックトランスは、デューティ５０％のクロックで駆動される。 In this high-voltage power supply circuit, when the maximum voltage is output, the gate voltage of the FET 3 is the same as the CLKA signal waveform, and the flyback transformer is driven with a clock having a duty of 50%.
以上説明したように、本実施例によれば、制御信号（出力電圧設定信号）ＤＣＰＣＯＮＴの値に応じてＦＥＴ３駆動用クロックのデューティを制御することにより、トランジスタ１０での損失を低下させ高圧電源回路の効率を向上させることができる。 As described above, according to the present embodiment, the loss of the transistor 10 is reduced by controlling the duty of the FET3 driving clock according to the value of the control signal (output voltage setting signal) DCPCCONT. Efficiency can be improved.
実施例２である“レーザビームプリンタ”を説明する。本実施例の構成は、高圧電源部の二次転写バイアス制御部以外は、実施例１と同様なので、実施例１の説明を援用する。 A “laser beam printer” which is Embodiment 2 will be described. The configuration of this embodiment is the same as that of the first embodiment except for the secondary transfer bias control unit of the high-voltage power supply unit, and thus the description of the first embodiment is cited.
本実施例における実施例１との主たる相違点は、フライバックトランス８の駆動クロック信号のデューティ可変を、制御信号ＤＣＰＣＯＮＴの電圧により制限する機能を付加していることにある。 The main difference between the present embodiment and the first embodiment is that a function of limiting the duty variable of the drive clock signal of the flyback transformer 8 by the voltage of the control signal DCPCCONT is added.
図６及び図７を基に説明を進める。高圧電源２３８は、本体制御部２３９からの正ＤＣバイアス制御用制御信号ＤＣＰＣＮＯＴの電圧値とフライバックトランス８の出力電圧ＴＲ２ＯＵＴ１７をフライバックトランス８内部の抵抗と高圧電源２３８内部の抵抗３６にて分圧された電圧が同一となるように、オペアンプ１４の出力端子電圧を制御する。オペアンプ１４の出力端電圧を可変することによってトランジスタ１０のベース電圧が可変され、フライバックトランス８の一次巻線に印加される電圧が可変される。フライバックトランス８の一次印加電圧が可変されることによってフライバックトランス８の出力電圧が可変される。このようにして、オペアンプ１４の反転入力端子電圧が制御信号ＤＣＰＣＯＮＴの電圧と同一となるよう制御される。即ち希望する高圧出力電圧に制御される。 The description will proceed based on FIG. 6 and FIG. The high voltage power supply 238 divides the voltage value of the positive DC bias control signal DCPCNOT from the main body control unit 239 and the output voltage TR2OUT17 of the flyback transformer 8 by the resistance inside the flyback transformer 8 and the resistance 36 inside the high voltage power supply 238. The output terminal voltage of the operational amplifier 14 is controlled so that the compressed voltages are the same. By changing the output terminal voltage of the operational amplifier 14, the base voltage of the transistor 10 is changed, and the voltage applied to the primary winding of the flyback transformer 8 is changed. By changing the primary applied voltage of the flyback transformer 8, the output voltage of the flyback transformer 8 is changed. In this way, the inverting input terminal voltage of the operational amplifier 14 is controlled to be the same as the voltage of the control signal DCPCCONT. That is, the desired high output voltage is controlled.
制御電圧ＤＣＰＣＯＮＴの設定電圧の変化に対するフライバックトランス８の駆動クロックのデューティ幅制御に関しては実施例１で説明したのとおり、制御電圧ＤＣＰＣＯＮＴの電圧が小さくなるにつれてフライバックトランス８駆動クロックデューティ幅は短くなるよう制御される。フライバックトランス８を用いた高圧電源の効率、この場合フライバックトランス８の入力電圧制御用トランジスタ１０の損失特性は、図３に示すとおりであり、出力電圧の低い領域即ち制御信号ＤＣＰＣＯＮＴ電圧の低い領域においては、フライバックトランス８の駆動クロックデューティ幅を制御しなくてもトランジスタ１０での損失は小さい。したがって制御信号ＤＣＰＣＯＮＴ電圧の低い領域においてはフライバックトランス８の駆動クロックのデューティ幅を制御する必要がないといえる。本実施例はこの点に着目したものである。 Regarding the duty width control of the drive clock of the flyback transformer 8 with respect to the change in the set voltage of the control voltage DCPCCONT, as described in the first embodiment, the flyback transformer 8 drive clock duty width becomes shorter as the control voltage DCPCCONT becomes smaller. It is controlled to become. The efficiency of the high-voltage power supply using the flyback transformer 8, in this case, the loss characteristic of the input voltage control transistor 10 of the flyback transformer 8 is as shown in FIG. 3, and the region where the output voltage is low, that is, the control signal DCPCTON voltage is low. In the region, the loss in the transistor 10 is small even if the drive clock duty width of the flyback transformer 8 is not controlled. Therefore, it can be said that it is not necessary to control the duty width of the drive clock of the flyback transformer 8 in the region where the control signal DCPCCONT voltage is low. The present embodiment focuses on this point.
制御信号ＤＣＰＣＯＮＴ電圧と、抵抗６１、抵抗６２によって生成された電圧をコンパレータ６０にて比較し、抵抗６１、抵抗６２によって生成された電圧よりも制御信号ＤＣＰＣＯＮＴ電圧が下回った場合においてはコンパレータ６０の出力は反転し“Ｌ”レベル（０Ｖ）を出力する。コンパレータ６０出力電圧が“Ｌ”レベル（０Ｖ）の状態においては、トランジスタ５５はＯＦＦされており、この状態においてフライバックトランス８は、駆動クロックＣＬＫＡに従い駆動されることになる（図７中ｔ１２以降の範囲）。 The control signal DCPCCONT voltage is compared with the voltage generated by the resistors 61 and 62 by the comparator 60. When the control signal DCPCCONT voltage is lower than the voltage generated by the resistors 61 and 62, the output of the comparator 60 is output. Is inverted and outputs “L” level (0 V). In the state where the output voltage of the comparator 60 is “L” level (0 V), the transistor 55 is turned off. In this state, the flyback transformer 8 is driven according to the drive clock CLKA (after t12 in FIG. 7). Range).
一方コンパレータ６０の出力が“Ｈ”レベルの場合、即ち制御信号ＤＣＰＣＯＮＴ電圧が抵抗Ｒ６１，６２で規定される電圧以上の場合には、フライバックトランス８は、実施例１で説明したように、制御信号ＤＣＰＣＮＴ電圧に従い駆動クロックのデューティ幅を可変制御されたもので駆動される（図７中ｔ１２以前の範囲）。 On the other hand, when the output of the comparator 60 is at the “H” level, that is, when the control signal DCPCCONT voltage is equal to or higher than the voltage defined by the resistors R61 and R62, the flyback transformer 8 controls as described in the first embodiment. The drive is performed with the duty width of the drive clock variably controlled according to the signal DCPCNT voltage (range before t12 in FIG. 7).
このようにフライバックトランス８の駆動クロックのデューティ幅制御に制限を付加することにより、フライバックトランス８の最大出力の大きな高圧電源装置において、駆動クロックパルス幅を必要以上に短くすることがなくなり、より広範囲にわたり高効率かつ高精度な電圧制御を可能とする、高圧電源を提供することが可能となる。 In this way, by adding a limit to the duty width control of the drive clock of the flyback transformer 8, in the high voltage power supply device with a large maximum output of the flyback transformer 8, the drive clock pulse width is not shortened more than necessary. It is possible to provide a high-voltage power supply that enables highly efficient and highly accurate voltage control over a wider range.
実施例３である“レーザビームプリンタ”を説明する。本実施例の構成は、高圧電源部の二次転写バイアス制御部以外は、実施例１と同様なので、実施例１の説明を援用する。 A “laser beam printer” which is Embodiment 3 will be described. The configuration of this embodiment is the same as that of the first embodiment except for the secondary transfer bias control unit of the high-voltage power supply unit, and thus the description of the first embodiment is cited.
図８，図９は本実施例における高圧電源部の二次転写バイアス制御部を説明する図である。 8 and 9 are diagrams for explaining the secondary transfer bias control unit of the high voltage power supply unit in this embodiment.
本実施例における実施例１との主たる相違点は、フライバックトランス８の駆動クロックＣＬＫＡをＣＰＵ６３のＰＷＭポートを用いて出力する構成とし、フライバックトランス８の駆動クロックＣＬＫＡのデューティ幅をＣＰＵ６３の内蔵メモリに予め格納されているデータに従い可変し、高圧電源の効率を改善することにある。 The main difference of the present embodiment from the first embodiment is that the drive clock CLKA of the flyback transformer 8 is output using the PWM port of the CPU 63, and the duty width of the drive clock CLKA of the flyback transformer 8 is built in the CPU 63. The purpose of this is to improve the efficiency of the high-voltage power supply by changing it according to the data stored in advance in the memory.
図９にＣＰＵ６３内蔵メモリに格納されている制御信号ＤＣＰＣＯＮＴに対するフライバックトランス８の駆動クロックＣＬＫＡのデューティ幅を示す。制御信号ＤＣＰＣＯＮＴに対する駆動クロックＣＬＫＡのデューティ幅に関しては、前述図３に示す出力電圧に対する損失のグラフから算出される。 FIG. 9 shows the duty width of the drive clock CLKA of the flyback transformer 8 with respect to the control signal DCPCONT stored in the CPU 63 built-in memory. The duty width of the drive clock CLKA with respect to the control signal DCPCCONT is calculated from the loss graph with respect to the output voltage shown in FIG.
高圧電源２３８は、本体制御部２３９内ＣＰＵ６３のＤＡＣ１の出力である制御信号ＤＣＰＣＯＮＴの値に応じたデューティを持つフライバックトランス８の駆動クロックをＣＰＵ６３のＰＷＭ出力ポートから出力することによってフライバックトランス８の出力電圧を制御する。正高電圧制御信号ＤＣＰＣＮＯＴ１６の電圧値とフライバックトランス８の出力電圧ＴＲ２ＯＵＴをフライバックトランス８内部の抵抗と高圧電源２３８内部の抵抗３６にて分圧された電圧が同一となるようにオペアンプ１４の出力端子電圧を制御する。オペアンプ１４の出力端電圧を可変することによってトランジスタ１０のベース電圧が可変され、フライバックトランス８の一次巻線に印加される電圧が可変される。フライバックトランス８の一次印加電圧が可変されることによってフライバックトランス８の出力電圧が可変される。このようにして、オペアンプ１４の反転入力端子電圧が制御電圧ＤＣＰＣＯＮＴと同一となるよう制御される。即ち希望する高圧出力電圧に制御される。 The high-voltage power supply 238 outputs the drive clock of the flyback transformer 8 having a duty corresponding to the value of the control signal DCPCONT, which is the output of the DAC 1 of the CPU 63 in the main body control unit 239, from the PWM output port of the CPU 63, thereby outputting the flyback transformer 8. To control the output voltage. The output of the operational amplifier 14 is set so that the voltage value of the positive high voltage control signal DCPCNOT16 and the output voltage TR2OUT of the flyback transformer 8 are divided by the resistor inside the flyback transformer 8 and the resistor 36 inside the high voltage power supply 238 are the same. Control terminal voltage. By changing the output terminal voltage of the operational amplifier 14, the base voltage of the transistor 10 is changed, and the voltage applied to the primary winding of the flyback transformer 8 is changed. By changing the primary applied voltage of the flyback transformer 8, the output voltage of the flyback transformer 8 is changed. In this way, the inverting input terminal voltage of the operational amplifier 14 is controlled to be the same as the control voltage DCPCONT. That is, the desired high output voltage is controlled.
この時、フライバックトランス８の駆動クロック信号ＣＬＫＡのデューティは予め設定された値となっている為に、フライバックトランス８の一次巻線に印加する電圧制御用トランジスタ１０のエミッタ電圧は、駆動クロック信号ＣＬＫＡのデューティを可変制御していない場合に比べて高い電圧となる。したがってトランジスタ１０で負担する電圧が少なくなり結果的にトランジスタ１０での損失が低減され、高圧電源２３８としての効率が改善される。 At this time, since the duty of the drive clock signal CLKA of the flyback transformer 8 is a preset value, the emitter voltage of the voltage control transistor 10 applied to the primary winding of the flyback transformer 8 is the drive clock. The voltage is higher than when the duty of the signal CLKA is not variably controlled. Therefore, the voltage borne by the transistor 10 is reduced, and as a result, the loss in the transistor 10 is reduced, and the efficiency as the high-voltage power supply 238 is improved.
また、本実施例において制御信号ＤＣＰＣＯＮＴの設定をＣＰＵ６３のＤＡＣ出力端子として説明を進めたけれども、ＰＷＭ出力端子からのＰＷＭ出力とローパスフィルタの組み合わせにより電圧を生成する手法を用いてもよい。高圧電源２３８の制御をＣＰＵ６３で実行する説明を進めたものの、これはゲートアレイをはじめとするＡＳＣＩとする手法を用いてもよい。 In the present embodiment, the description has been made on the setting of the control signal DCPCCONT as the DAC output terminal of the CPU 63. However, a method of generating a voltage by combining the PWM output from the PWM output terminal and the low-pass filter may be used. Although the description of executing the control of the high-voltage power supply 238 by the CPU 63 has been advanced, this may be performed by an ASCI method including a gate array.
実施例４である画像形成装置の高圧電源に好適な“高圧電源装置”を説明する。図１０、１１，１２は、本実施例を説明する図である。
実施例１ないし３で説明した高圧電源との主たる相違点は、インバータトランスを用いた高圧電源装置である点である。
A “high voltage power supply device” suitable for the high voltage power supply of the image forming apparatus according to the fourth embodiment will be described. 10, 11, and 12 are diagrams for explaining the present embodiment.
The main difference from the high-voltage power supply described in the first to third embodiments is a high-voltage power supply device using an inverter transformer.
図１０に、インバータトランスを用いた高圧電源装置を示す。
本高圧電源装置では、４２ＫＨｚの正デューティ２５％のクロック信号ＣＬＫＣ３０１によりＦＥＴ３０５を駆動しており、ＦＥＴ３０５のドレイン端子がインバータトランス３１４の一次巻線の一端に接続されている。インバータトランス３１４の一次巻線の他端はダイオード３１３によりＧＮＤに接続されスナバを形成している。一次巻線の中点は、トランジスタ３０８、抵抗３１０，３０７、ダイオード３０９、オペアンプ３１２、コンデンサ３１１、ＤＣバイアス制御用電圧ＤＣＰＣＯＮＴ＿Ｃ３３４により制御される電圧が印加されている。アルミ電解コンデンサ３０６はインバータトランス３１４の一次巻線印加電圧を一定とするためのデカップリングコンデンサである。この様に一次巻線を駆動することによりインバータトランス３１４の二次巻線には高圧ＡＣ電圧が発生する。この高圧ＡＣバイアスを、高圧コンデンサ３１５，３１８、高圧ダイオード３１６，３１７により構成される倍電圧整流回路によって高圧正ＤＣバイアスが生成される。ここで、抵抗３１９は倍電圧整流回路に配された高圧コンデンサ３１８の放電用ブリーダ抵抗である。
FIG. 10 shows a high voltage power supply device using an inverter transformer.
In this high-voltage power supply device, the FET 305 is driven by a clock signal CLKC301 of 42 KHz with a positive duty of 25%, and the drain terminal of the FET 305 is connected to one end of the primary winding of the inverter transformer 314. The other end of the primary winding of the inverter transformer 314 is connected to GND by a diode 313 to form a snubber. A voltage controlled by a transistor 308, resistors 310 and 307, a diode 309, an operational amplifier 312, a capacitor 311, and a DC bias control voltage DCPCONT_C334 is applied to the middle point of the primary winding. The aluminum electrolytic capacitor 306 is a decoupling capacitor for making the primary winding applied voltage of the inverter transformer 314 constant. By driving the primary winding in this way, a high voltage AC voltage is generated in the secondary winding of the inverter transformer 314. A high voltage positive DC bias is generated from the high voltage AC bias by a voltage doubler rectifier circuit including high voltage capacitors 315 and 318 and high voltage diodes 316 and 317. Here, the resistor 319 is a discharge bleeder resistor of the high-voltage capacitor 318 arranged in the voltage doubler rectifier circuit.
インバータトランスを用いた高圧電源装置においても、これまでのフライバックトランスを用いた高圧電源と同様に、出力電圧範囲の１／２付近での効率が悪化する（トランジスタ３０８での損失が大きい）。トランジスタ３０８での損失の大きい出力電圧範囲におけるＣＬＫＣ３０１のデューティに対するトランジスタ３０８の損失を図１１に示す。インバータトランスを用いた高圧電源装置においても、ＣＬＫＣ３０１のデューティ幅を短くすることで損失が低減している。 Even in a high-voltage power supply apparatus using an inverter transformer, the efficiency in the vicinity of ½ of the output voltage range is deteriorated as in the case of a high-voltage power supply using a flyback transformer so far (loss in the transistor 308 is large). FIG. 11 shows the loss of the transistor 308 with respect to the duty of the CLKC 301 in the output voltage range where the loss at the transistor 308 is large. Even in the high voltage power supply device using the inverter transformer, the loss is reduced by shortening the duty width of CLKC301.
実施例１〜３で説明を行ったフライバックトランスとの相違点は、駆動クロックのデューティ幅である。フライバックトランスを用いた場合には、クロックのデューティは５０％から３０％まで可変出来たものの、インバータトランスに関しては３０％から１５％と可変幅が狭くなる。しかしながらクロックのデューティ幅を狭くすることによって高圧電源の効率を向上できる点においては同様である。インバータトランスを用いた高圧電源装置では、設定するクロック周波数によっては、デューティ幅制御による効率改善効果の少ない場合もある為、トランス選定、クロック周波数設定には充分な確認が必要である。 The difference from the flyback transformer described in the first to third embodiments is the duty width of the drive clock. When the flyback transformer is used, the clock duty can be varied from 50% to 30%, but the variable width of the inverter transformer is reduced from 30% to 15%. However, the same is true in that the efficiency of the high-voltage power supply can be improved by reducing the duty width of the clock. In a high-voltage power supply device using an inverter transformer, depending on the set clock frequency, the efficiency improvement effect by the duty width control may be small. Therefore, sufficient confirmation is required for transformer selection and clock frequency setting.
トランス駆動クロックのデューティ制御回路は、トランジスタ３２３、３３０、抵抗３２４、３２６、３２９、３３２，３３３、ダイオード３２５、コンデンサ３２７、コンパレータ３２８、３３１により構成される。細部の動作に関しては実施例２と同様であるので省略する。 The duty control circuit of the transformer drive clock is configured by transistors 323 and 330, resistors 324, 326, 329, 332 and 333, a diode 325, a capacitor 327, and comparators 328 and 331. Detailed operations are the same as those in the second embodiment, and are therefore omitted.
図１２に本実施例における高圧電源装置の各部の波形を示す。出力設定値が抵抗３３２、３３３で決められる電圧値よりも高い場合には、本実施例回路においては、デューティ制御回路にて決定されるデューティにてインバータトランス３１４を駆動し（期間３３０）、低くなった場合にはデューティ制御回路からの出力信号はトランジスタ３３０により無効にされ、インバータトランス３１４は、ＣＬＫＣ３０１により駆動される（期間３３１）。 FIG. 12 shows waveforms at various parts of the high-voltage power supply device according to this embodiment. When the output set value is higher than the voltage value determined by the resistors 332 and 333, in the circuit of this embodiment, the inverter transformer 314 is driven with the duty determined by the duty control circuit (period 330), and the output set value is low. In this case, the output signal from the duty control circuit is invalidated by the transistor 330, and the inverter transformer 314 is driven by the CLKC 301 (period 331).
このようにインバータトランス駆動クロックのデューティ幅制御に制限を付加することにより、インバータトランスの最大出力の大きな高圧電源装置において、駆動クロックパルス幅を必要以上に短くすることがなくなり、より広範囲にわたり高効率かつ高精度な電圧制御を可能とする高圧電源を提供することが可能となる。特にクロックのデューティ幅の狭いインバータトランスの駆動回路においては特に有効である。 By limiting the duty width control of the inverter transformer drive clock in this way, in a high voltage power supply device with a large maximum output of the inverter transformer, the drive clock pulse width is not shortened more than necessary, and the efficiency is improved over a wider range. In addition, it is possible to provide a high-voltage power supply that enables highly accurate voltage control. This is particularly effective in an inverter transformer drive circuit having a narrow clock duty width.
なお、実施例１から３においては、レーザビームプリンタの高圧電源部の二次転写バイアス制御部について説明した。しかし本発明は、二次転写バイアス制御部に限定されるものではなく、高圧電源装置一般に適用できるものである。 In the first to third embodiments, the secondary transfer bias control unit of the high voltage power supply unit of the laser beam printer has been described. However, the present invention is not limited to the secondary transfer bias controller, and can be applied to general high-voltage power supply devices.
また、実施例４においては、代表的なインバータトランスを用いた高圧電源装置について説明した。このようなインバータトランスを用いた高圧電源装置を、実施例１ないし３で説明した高圧電源部の二次転写バイアス制御部におけるフライバックトランスを用いた高圧電源装置の代わりに用いる形で本発明を実施することもできる。 In the fourth embodiment, a high voltage power supply device using a typical inverter transformer has been described. Such a high voltage power supply device using an inverter transformer is used in place of the high voltage power supply device using a flyback transformer in the secondary transfer bias control unit of the high voltage power supply unit described in the first to third embodiments. It can also be implemented.
３ ＦＥＴ
８ フライバックトランス
１０、４９、５５ トランジスタ
１６ 制御端子ＤＣＰＣＯＮＴ
５４ コンパレータ
3 FET
8 Flyback transformer 10, 49, 55 Transistor 16 Control terminal DCPCONT
54 Comparator
Claims (4)
前記電圧設定信号に応じて、前記駆動手段を駆動する前記駆動信号の前記所定デューティを変更するデューティ制御手段を備え、
前記デューティ制御手段は、前記電圧設定信号による設定電圧が低くなると、前記所定デューティの前記駆動信号を前記電圧設定信号に応じた短いデューティの駆動信号に変更することを特徴とする高圧電源装置。 A transformer having a primary winding and a secondary winding; voltage applying means for applying a voltage according to a voltage setting signal to the primary winding; and driving means for driving the primary winding with a drive signal having a predetermined duty; In the high-voltage power supply device that outputs a high voltage from the secondary winding by driving the primary winding with the predetermined duty by the driving means ,
Depending on the prior SL electrostatic pressure set Sadanobu No. comprises duty control means for changing the predetermined duty cycle of the drive signal for driving said driving means,
The duty control means, when the set voltage according to previous SL voltage setting signal is lowered, the high pressure, characterized in that for changing the drive signal of the predetermined duty short duty of the drive signal corresponding to the voltage setting signal Power supply.
前記電圧設定信号による設定電圧に応じて、前記デューティ制御手段によって前記所定デューティの駆動信号を前記短いデューティの駆動信号に変更するか否かを切り換える切り換え手段を備えたことを特徴とする高圧電源装置。 In the high voltage power supply device according to claim 1,
Depending on the set voltage according to previous SL voltage setting signal, that the drive signal of the predetermined duty I by the duty control means comprising a switching means for switching whether to change the drive signal of the short duty A high-voltage power supply device.
前記トランスをフライバックトランスとしたことを特徴とする高圧電源装置。 The high-voltage power supply device according to claim 1 or 2,
A high-voltage power supply apparatus characterized in that the transformer is a flyback transformer.
前記トランスをインバータトランスとしたことを特徴とする高圧電源装置。 The high-voltage power supply device according to claim 1 or 2,
A high-voltage power supply device characterized in that the transformer is an inverter transformer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004344286A JP4590250B2 (en) | 2004-11-29 | 2004-11-29 | High voltage power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004344286A JP4590250B2 (en) | 2004-11-29 | 2004-11-29 | High voltage power supply |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006154248A JP2006154248A (en) | 2006-06-15 |
| JP2006154248A5 JP2006154248A5 (en) | 2007-12-13 |
| JP4590250B2 true JP4590250B2 (en) | 2010-12-01 |
Family
ID=36632652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004344286A Expired - Fee Related JP4590250B2 (en) | 2004-11-29 | 2004-11-29 | High voltage power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4590250B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6057591B2 (en) * | 2012-08-03 | 2017-01-11 | キヤノン株式会社 | High-voltage power supply for image forming equipment |
-
2004
- 2004-11-29 JP JP2004344286A patent/JP4590250B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006154248A (en) | 2006-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10320299B2 (en) | Power supply apparatus and image forming apparatus controlling a turn-on duty of a switching element for switching a voltage state | |
| JP4420458B2 (en) | High voltage power supply, image forming device | |
| US9904232B2 (en) | Power supply apparatus and image forming apparatus | |
| US10840799B2 (en) | Power supply apparatus and image forming apparatus | |
| US20130170850A1 (en) | Power supply device performing voltage conversion | |
| US8213823B2 (en) | High-voltage power supply device and image forming apparatus including the same | |
| US7579749B2 (en) | Power supply device and image forming apparatus using the power supply device | |
| US9235184B2 (en) | High-voltage power supply apparatus and image forming apparatus | |
| US9052676B2 (en) | High-voltage power source | |
| JP2007043891A (en) | Power supply device and image forming device using same | |
| JP6727806B2 (en) | Power supply device and image forming apparatus | |
| JP2010158149A (en) | Power supply apparatus and image forming apparatus | |
| US20070013409A1 (en) | Digitally controlled high-voltage power supply and method therefor | |
| JP4590250B2 (en) | High voltage power supply | |
| JP2009128416A (en) | Image forming apparatus and its control method | |
| US10175632B2 (en) | Power supply and image forming apparatus | |
| JP7204529B2 (en) | Power supply and image forming apparatus | |
| JP2020096487A (en) | Image forming apparatus | |
| JP2017028845A (en) | High-voltage power supply device and image forming apparatus | |
| JP2006129673A (en) | High voltage power supply device and method of controlling high voltage power supply device | |
| US20220181976A1 (en) | Power supply apparatus and image forming apparatus | |
| JP7114350B2 (en) | Power supply and image forming apparatus | |
| JP2006201351A (en) | Image forming apparatus | |
| JP2018063674A (en) | Power supply device and image forming apparatus | |
| JPH10201230A (en) | Dc high voltage power supply drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |