JP2013214584A - Plasma processing apparatus and plasma processing method - Google Patents

Plasma processing apparatus and plasma processing method Download PDF

Info

Publication number
JP2013214584A
JP2013214584A JP2012083468A JP2012083468A JP2013214584A JP 2013214584 A JP2013214584 A JP 2013214584A JP 2012083468 A JP2012083468 A JP 2012083468A JP 2012083468 A JP2012083468 A JP 2012083468A JP 2013214584 A JP2013214584 A JP 2013214584A
Authority
JP
Japan
Prior art keywords
coating film
plasma
plasma processing
processing chamber
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012083468A
Other languages
Japanese (ja)
Inventor
Yoshito Kamachi
義人 釜地
Masahiro Sumiya
誠浩 角屋
Yasushi Sonoda
靖 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2012083468A priority Critical patent/JP2013214584A/en
Publication of JP2013214584A publication Critical patent/JP2013214584A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a high throughput plasma processing method which improves efficiency of plasma processing while ensuring long-term stability of the plasma processing.SOLUTION: A plasma processing method comprises: measuring at a plasma processing apparatus by a current/voltage probe 113, a current flowing into or a voltage applied to plasma from a high-frequency power source 111 via a substrate electrode 106; calculating from impedance obtained by the current/voltage probe 113, before introducing a wafer 109 which is a treatment material to a processing chamber 101, a thickness of a coating film formed in the processing chamber 101 after cleaning by plasma; and setting time for formation processing of the coating film at time capable of obtaining an intended thickness of the coating film which is calculated on the basis of obtained thickness of the coating film thereby to automatically optimize the thickness of the coating film according to processing conditions.

Description

本発明は、プラズマ処理装置及びプラズマ処理方法に係り、特に半導体ウェハ等の表面加工に用いるプラズマを制御する方法に関する。   The present invention relates to a plasma processing apparatus and a plasma processing method, and more particularly to a method for controlling plasma used for surface processing of a semiconductor wafer or the like.

近年のLSIの高集積化に伴い、エッチング加工で要求される寸法精度(Critical
Dimension:以下、CDと称する。)は、ますます高まっている。半導体製造工場においては、CDの制御性に加えて、CD安定性の確保が重要となる。
With the recent high integration of LSI, critical accuracy required for etching (Critical
Dimension: hereinafter referred to as CD. ) Is growing more and more. In semiconductor manufacturing factories, it is important to ensure CD stability in addition to CD controllability.

エッチング工程でのCD変動の要因の一つに、処理の過程で発生する反応生成物等によるチャンバー内壁の状態変化が挙げられる。チャンバー内壁の状態変化に起因するプロセス性能の低減を抑制する方法として、様々な技術が検討されている。   One of the causes of CD fluctuation in the etching process is a change in the state of the inner wall of the chamber due to a reaction product or the like generated during the processing. Various techniques have been studied as a method for suppressing a reduction in process performance caused by a change in the state of the inner wall of the chamber.

従来、プロセス処理の過程でプロセスガスやレジスト等に起因して発生する堆積物を、チャンバー内壁から除去するため、ウェハ毎、またはロット毎にプラズマを用いたクリーニングが実施されてきた。また、チャンバー部材やウェハに起因して発生する金属粒子等の堆積物において、プラズマによるクリーニングでは十分な除去が困難であるため、あらかじめ、シーズニング等を用いて、チャンバー雰囲気を一定に保つ等の技術が知られている。   Conventionally, cleaning using plasma has been performed for each wafer or lot for removing deposits generated due to process gas, resist, and the like in the course of process processing from the inner wall of the chamber. In addition, because deposits such as metal particles generated due to chamber members and wafers are difficult to remove sufficiently by plasma cleaning, techniques such as keeping the chamber atmosphere constant by using seasoning etc. in advance It has been known.

また、特許文献1に明記される技術のように、ウェハのプロセス処理前毎に、チャンバー内壁全体にSiやO、C等で構成された膜を形成し、プロセス処理後に取り除く一連の処理により、ウェハ毎にチャンバー内壁状態をリセットする方法が知られている。   In addition, as in the technique specified in Patent Document 1, each time before wafer processing, a film composed of Si, O, C, etc. is formed on the entire inner wall of the chamber, and a series of processes removed after the processing, A method of resetting the chamber inner wall state for each wafer is known.

また、チャンバー内壁状態を評価する方法として、様々な技術が検討されている。例えば、特許文献2に明記される技術のように、プラズマ処理中にアースから基板電極までの電流値または電圧値等を測定し、チャンバー内壁の堆積物を定量化する方法や特許文献3に示される技術のように、OES(Optical Emission Spectrometer)により特定波長の発光強度を取得することでチャンバー内壁に付着した堆積物を評価する方法である。   Various techniques have been studied as a method for evaluating the inner wall state of the chamber. For example, as shown in Patent Document 2, a method for measuring the current value or voltage value from the ground to the substrate electrode during plasma processing and quantifying the deposit on the inner wall of the chamber is shown in Patent Document 3. In this method, the deposit attached to the inner wall of the chamber is evaluated by obtaining the emission intensity of a specific wavelength by OES (Optical Emission Spectrometer).

特開2011−192872号公報JP 2011-192872 A 米国特許出願公開第2006/0065631号明細書US Patent Application Publication No. 2006/0065631 特開2001−250812号公報JP 2001-250812 A

Principles of Plasma Discharges andMaterials Processing 2 Edition (2005)Principles of Plasma Discharges and Materials Processing 2 Edition (2005)

しかしながら、上記の従来技術では、以下の点についての考慮が十分なされていなかった。特許文献1に明記される技術では、処理室内壁に形成する被覆膜厚みに関する決定方法が明確でなく、プロセス処理条件として、特に被覆膜の消耗量が小さいプロセス処理において、膜厚が過剰となり、処理全体のスループットが低下するといった問題が生じていた。   However, in the above prior art, the following points have not been sufficiently considered. In the technique specified in Patent Document 1, the determination method related to the thickness of the coating film formed on the inner wall of the processing chamber is not clear, and the film thickness is excessive as a process processing condition, particularly in the process processing in which the amount of coating film consumption is small Thus, there has been a problem that the throughput of the entire process is reduced.

また、チャンバー内壁に形成した被覆膜厚みを測定する技術として、特許文献2や特許文献3に明記される技術では、チャンバー内の堆積物の定量化は可能であるが、これらの技術では、主に基板電極上の堆積物や被覆膜及び壁の堆積物等を除いた、正味の壁の被覆膜のみを定量化することはできず、処理室内に形成する被覆膜厚の最適化が困難であり、場合によってはスループットの低下といった問題が生じていた。   In addition, as a technique for measuring the thickness of the coating film formed on the inner wall of the chamber, the techniques specified in Patent Document 2 and Patent Document 3 can quantify the deposits in the chamber. It is not possible to quantify only the net wall coating film, except for deposits on the substrate electrode, coating film, and wall deposits. However, there is a problem that throughput is lowered in some cases.

本発明の目的は、プラズマ処理の効率を向上し、スループットの高いプラズマ処理装置及びプラズマ処理方法を提供することにある。   An object of the present invention is to provide a plasma processing apparatus and a plasma processing method with improved plasma processing efficiency and high throughput.

上記課題を解決するため、次のような手段を採用した。本発明のプラズマ処理装置は、被処理体をプラズマ処理する処理室と、前記処理室内にプラズマを生成するプラズマ生成手段と、前記処理室内に配置され前記被処理体を載置する電極と、前記電極に高周波電力を供給する高周波電源と、前記電極に印加された高周波電圧および前記電極に流れる高周波電流を測定する電圧/電流測定手段とを備えるプラズマ処理装置において、前記処理室内を被覆する被覆膜の厚さを求める被覆膜厚さ算出手段を具備し、前記被覆膜厚さ算出手段は、前記処理室内に前記被覆膜を被覆した後、第一のプラズマ処理中に前記電圧/電流測定手段により求められた第一のインピーダンスと、第二のプラズマ処理中に前記電圧/電流測定手段により求められた第二のインピーダンスと、の差分を算出することにより、前記被覆膜の厚さを求め、前記第二のプラズマ処理は、前記電極に前記被処理体を載置した状態で行われることを特徴とする。
また、本発明のプラズマ処理方法は、被処理体をプラズマ処理する処理室内をプラズマクリーニングするクリーニング処理と前記処理室内に被覆膜を被覆する被覆膜形成処理とを有する安定化処理後に前記被処理体をプラズマエッチングするプラズマ処理方法において、前記被覆膜形成処理と同じプラズマ処理条件にて前記処理室内に前記被覆膜を被覆した後、第一のプラズマ処理中に求めた第一のインピーダンスと、第二のプラズマ処理中に求めた第二のインピーダンスと、の差分を算出することにより前記被覆膜の厚さを求め、前記被覆膜形成処理の時間を前記求められた被覆膜の厚さを基に算出された所望の被覆膜の厚さとなる時間にして前記安定化処理を行うことを特徴とする。
In order to solve the above problems, the following means were adopted. The plasma processing apparatus of the present invention includes a processing chamber for plasma processing a target object, plasma generating means for generating plasma in the processing chamber, an electrode disposed in the processing chamber for mounting the target object, In a plasma processing apparatus, comprising: a high-frequency power source for supplying high-frequency power to an electrode; and a voltage / current measuring means for measuring a high-frequency voltage applied to the electrode and a high-frequency current flowing through the electrode. Coating film thickness calculating means for determining the thickness of the film, wherein the coating film thickness calculating means coats the coating film in the processing chamber and then applies the voltage / voltage during the first plasma processing. By calculating the difference between the first impedance obtained by the current measuring means and the second impedance obtained by the voltage / current measuring means during the second plasma treatment The calculated thickness of the coating film, the second plasma treatment is characterized in that it is performed in a state of mounting the object to be processed to the electrode.
In addition, the plasma processing method of the present invention includes a cleaning process for plasma cleaning a processing chamber for plasma processing a target object and a coating film forming process for coating a coating film in the processing chamber after the stabilization process. In the plasma processing method of plasma-etching the processing body, the first impedance obtained during the first plasma processing after coating the coating film in the processing chamber under the same plasma processing conditions as the coating film forming processing And calculating the difference between the second impedance obtained during the second plasma treatment and the thickness of the coating film, and calculating the coating film forming process time. The stabilization process is performed for a time period corresponding to the desired thickness of the coating film calculated based on the thickness of the film.

本発明は、以上の構成を備えるため、プロセス処理の安定性を維持しつつ、プラズマ処理の効率を向上し、スループットの高いプラズマ処理が可能である。   Since the present invention has the above-described configuration, it is possible to improve plasma processing efficiency and maintain high throughput plasma processing while maintaining the stability of the process processing.

本発明の第1の実施例に係るプラズマ処理装置の構成を説明する縦断面図である。It is a longitudinal cross-sectional view explaining the structure of the plasma processing apparatus which concerns on the 1st Example of this invention. 基板電極からアースまでの合成高周波インピーダンスの計算を行う演算回路モジュール概略図である。It is an arithmetic circuit module schematic diagram which calculates the synthetic high frequency impedance from a substrate electrode to the earth. 処理室内壁の被覆膜の厚みとプロセス性能およびその性能ばらつきを示す相関図である。It is a correlation diagram which shows the thickness of the coating film of a process chamber inner wall, process performance, and its performance dispersion | variation. 高周波電源から基板電極、プラズマを介したアースまでの等価回路モデルを示す図である。It is a figure which shows the equivalent circuit model from a high frequency power supply to a ground via a substrate electrode and plasma. V/Iプローブを用いた処理室内壁の被覆膜厚み計測フローである。(膜形成時、基板電極上にウェハを載置する方法)It is the coating film thickness measurement flow of the processing chamber inner wall using a V / I probe. (Method of placing wafer on substrate electrode during film formation) V/Iプローブを用いた処理室内壁の被覆膜厚み計測フローである。(膜形成時、基板電極上にウェハを載置しない方法)It is the coating film thickness measurement flow of the processing chamber inner wall using a V / I probe. (Method of not placing wafer on substrate electrode during film formation) 処理条件に応じた最適被覆膜厚の算出手順である。It is the calculation procedure of the optimal coating film thickness according to processing conditions. 本発明の第2の実施例に係るプラズマ処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the plasma processing apparatus which concerns on the 2nd Example of this invention. プラズマクリーニング時の特定波長の発光強度と処理時間の関係を示す特性図である。It is a characteristic view which shows the relationship between the emitted light intensity of the specific wavelength at the time of plasma cleaning, and processing time. プラズマ発光測定を用い被覆膜厚み計測フローである。It is a coating film thickness measurement flow using plasma luminescence measurement. 実施例1の膜形成時に基板電極にウェハを載置する場合に係る処理装置の全体構成図である。1 is an overall configuration diagram of a processing apparatus according to a case where a wafer is placed on a substrate electrode during film formation in Example 1. FIG.

以下、本発明の実施の形態について、図面を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1から図7は、本発明の第1の実施例を示している。図1は、本発明の実施の形態に係る、マイクロ波ECR(Electron Cyclotron Resonance)プラズマエッチング処理装置である。   1 to 7 show a first embodiment of the present invention. FIG. 1 shows a microwave ECR (Electron Cyclotron Resonance) plasma etching apparatus according to an embodiment of the present invention.

本図では、本発明の実施例1に係るプラズマ処理装置において、処理室内部に設置された基板電極、真空容器外部に設置された電界,磁界の供給装置、および電源を模式的に示している。これら以外の機器,装置は、本実施例に係る技術分野の通常の知識を有する者により、本実施例に係る発明の作用,効果を著しく損なわないように、求められる性能或いは仕様に応じて配置または削除可能である。   In this figure, in the plasma processing apparatus which concerns on Example 1 of this invention, the substrate electrode installed in the process chamber inside, the electric field and magnetic field supply apparatus installed in the vacuum chamber exterior, and the power supply are shown typically. . Equipment and devices other than these are arranged according to required performance or specifications so as not to significantly impair the operation and effect of the invention according to this embodiment by those who have ordinary knowledge in the technical field according to this embodiment. Or it can be deleted.

本図に示すプラズマ処理装置では、上部が開放された円筒形状を有する処理室101の上方に、反応性ガスを導入するための複数の貫通孔を有する円板形状のシャワープレート102と誘電体窓103(石英製等)を設置し、処理室101は、その誘電体窓103によって気密に封止されている。反応性ガスは、ガス供給装置120によって流量を制御され、シャワープレート102を介して処理室101に供給される。   In the plasma processing apparatus shown in this figure, a disc-shaped shower plate 102 having a plurality of through holes for introducing a reactive gas and a dielectric window above a processing chamber 101 having a cylindrical shape with an open top. 103 (made of quartz or the like) is installed, and the processing chamber 101 is hermetically sealed by the dielectric window 103. The flow rate of the reactive gas is controlled by the gas supply device 120 and is supplied to the processing chamber 101 via the shower plate 102.

処理室101の外周および上方には、処理室101内部に磁場を形成するソレノイドコイル108が配置されており、ソレノイドコイル108の電流によって処理室101内の磁場を制御することができる。また、処理室101上部の開放部には、マイクロ波を発生させるマグネトロン104とマイクロ波を伝送する導波管105が設置され、誘電体窓103の上方にある円筒形状の空間に連結されている。   A solenoid coil 108 that forms a magnetic field in the processing chamber 101 is disposed on the outer periphery and above the processing chamber 101, and the magnetic field in the processing chamber 101 can be controlled by the current of the solenoid coil 108. In addition, a magnetron 104 that generates a microwave and a waveguide 105 that transmits the microwave are installed in an open portion at the top of the processing chamber 101, and are connected to a cylindrical space above the dielectric window 103. .

本実施例で使用される電磁波は、マグネトロン104による2.45GHzのマイクロ波であるが、これは効果・作用によって、特に限定されない。マグネトロン104により発振されたマイクロ波は、導波管105内部を伝播して誘電体窓103を透過し、処理室101内部に導入される。処理室101の下部には、真空排気管107を通して真空排気ポンプ(図示省略)が接続され、処理室101の真空排気が可能である。また、処理室101上部のシャワープレート102に対向するように処理室101下部に設置された基板電極106は、誘電体膜(図示省略)で被覆されている。   The electromagnetic wave used in the present embodiment is a 2.45 GHz microwave generated by the magnetron 104, but this is not particularly limited by the effect and action. The microwave oscillated by the magnetron 104 propagates through the waveguide 105, passes through the dielectric window 103, and is introduced into the processing chamber 101. A vacuum exhaust pump (not shown) is connected to the lower portion of the processing chamber 101 through a vacuum exhaust pipe 107 so that the processing chamber 101 can be evacuated. In addition, the substrate electrode 106 disposed below the processing chamber 101 so as to face the shower plate 102 above the processing chamber 101 is covered with a dielectric film (not shown).

ウェハ109は、ロボットアーム等(図示省略)の搬送装置によって処理室101内部に搬送される。そして、基板電極106上に載置され、直流電源110から基板電極106内部の電極(図示省略)に印加される直流電圧によって静電的に吸着される。基板電極106に接続された高周波電源111は、高周波整合器112を介して、高周波を印加することができる。処理室101の側壁には、グランドに接続された円筒形状のアース121が設置されており、高周波電源111により基板電極106上に印加された高周波電流は、プラズマを介してアース121に流れる。また、アース上部には円筒形状の内筒122(石英製)が設置され、絶縁されている。   The wafer 109 is transferred into the processing chamber 101 by a transfer device such as a robot arm (not shown). Then, it is placed on the substrate electrode 106 and is electrostatically attracted by a DC voltage applied from the DC power source 110 to an electrode (not shown) inside the substrate electrode 106. A high frequency power source 111 connected to the substrate electrode 106 can apply a high frequency via a high frequency matching unit 112. A cylindrical earth 121 connected to the ground is installed on the side wall of the processing chamber 101, and the high-frequency current applied to the substrate electrode 106 by the high-frequency power supply 111 flows to the earth 121 through plasma. A cylindrical inner cylinder 122 (made of quartz) is installed above the ground and insulated.

上記プラズマ処理装置におけるエッチング(以下、「プロセス処理」と称する。)は、以下の流れで開始される。処理室101内にガス供給装置よりプロセスガスが導入され、所望の圧力が制御される。マグネトロン104より発振されて処理室101内部に供給された電磁波と、処理室101内部に形成された磁場による電子サイクロトロン共鳴により、処理用ガスが励起され、処理室101内にプラズマが生成される。基板電極106に接続された高周波電源111から高周波電力が印加され、基板電極106上に載置されたウェハ109の上面にプラズマからイオンが引き込まれ、エッチング処理が施される。   Etching (hereinafter referred to as “process processing”) in the plasma processing apparatus is started in the following flow. A process gas is introduced into the processing chamber 101 from a gas supply device, and a desired pressure is controlled. The processing gas is excited by an electromagnetic wave oscillated from the magnetron 104 and supplied into the processing chamber 101 and electron cyclotron resonance by a magnetic field formed in the processing chamber 101, and plasma is generated in the processing chamber 101. High frequency power is applied from a high frequency power supply 111 connected to the substrate electrode 106, ions are drawn into the upper surface of the wafer 109 placed on the substrate electrode 106, and an etching process is performed.

更に上記プロセス処理を行う際、ウェハ処理毎に、被覆膜形成プロセスが行われる。ここで、被覆膜形成プロセスとは、処理室101の内壁の状態変化に起因したプロセス性能への影響を抑制するため、処理室101内(例えば、基板電極106上や、処理室101に配置されている部材等)全体に対し、ウェハ109が基板電極106上に載置されていない状態で、処理室101内壁の堆積物を被覆するように膜(以下、「被覆膜」と称する。)を形成するプロセスである。この被覆膜形成プロセスでは、上記プロセス処理と同様な過程でプラズマが生成されるが、必ずしも高周波電源111からの高周波電力の印加は必要とされない。被覆膜形成プロセスは、以下のステップで構成されている。   Further, when performing the above process, a coating film forming process is performed for each wafer process. Here, the coating film forming process is arranged in the processing chamber 101 (for example, on the substrate electrode 106 or in the processing chamber 101) in order to suppress the influence on the process performance caused by the state change of the inner wall of the processing chamber 101. In the state where the wafer 109 is not placed on the substrate electrode 106, the film (hereinafter referred to as “coating film”) is coated so as to cover the deposit on the inner wall of the processing chamber 101. ). In this coating film forming process, plasma is generated in the same process as the above process, but application of high frequency power from the high frequency power supply 111 is not necessarily required. The coating film forming process includes the following steps.

すなわち、1)プラズマクリーニングステップ、2)プロセス処理、3)被覆膜形成ステップ、4)被覆膜表面のプラズマ処理ステップの4つである。プラズマクリーニングはウェハ109を載置しない状態で行われる。その後、ウェハ109は基板電極106上に搬入され、プロセス処理された後に搬出される。その後、被覆膜形成ステップと被覆膜表面のプラズマ処理がウェハ109を載置しない状態で行われる。   That is, there are four steps: 1) plasma cleaning step, 2) process treatment, 3) coating film forming step, and 4) plasma treatment step on the surface of the coating film. Plasma cleaning is performed in a state where the wafer 109 is not placed. Thereafter, the wafer 109 is loaded onto the substrate electrode 106 and is unloaded after being processed. Thereafter, the coating film forming step and the plasma processing of the coating film surface are performed without placing the wafer 109 thereon.

プラズマクリーニングステップは、処理室101内壁において、エッチング処理の過程で生じる付着物、または上記被覆膜形成プロセスによる被覆膜等の残留物がある状態を考慮し、それらをプラズマにより除去するステップである。クリーニングガスとして、例えば、NFとAr等の希釈ガスの混合ガス、または、SFとAr等の希釈ガスの混合ガスが用いられる。 The plasma cleaning step is a step in which the inner wall of the processing chamber 101 takes into account the state where there are deposits generated during the etching process or residues such as a coating film formed by the coating film forming process, and these are removed by plasma. is there. As the cleaning gas, for example, a mixed gas of a diluted gas such as NF 3 and Ar or a mixed gas of a diluted gas such as SF 6 and Ar is used.

被覆膜形成ステップは、基板電極106を含む処理室101内全体に対して、処理室101の内壁の部材や、プラズマクリーニングでは完全に除去することのできない反応生成物等の堆積物を被覆する膜を形成するステップである。この被覆膜は、Siを含有する被覆膜であり、Siと酸素(O)を含有する膜、またはSiと炭素(C)を含有する膜、Siと窒素(N)を含有する膜のいずれかである。   In the coating film forming step, the entire inside of the processing chamber 101 including the substrate electrode 106 is coated with a member on the inner wall of the processing chamber 101 or a deposit such as a reaction product that cannot be completely removed by plasma cleaning. This is a step of forming a film. This coating film is a coating film containing Si, a film containing Si and oxygen (O), a film containing Si and carbon (C), or a film containing Si and nitrogen (N). Either.

これらの被覆膜を形成するためのガスには、例えば、Siと酸素(O)を含有する膜には、SiClとOの混合ガス、Siと炭素(C)を含有する膜には、SiClとCHの混合ガス、Siと窒素(N)を含有する膜には、SiClとNの混合ガスが使用され、また、それらは、Ar等の希ガスによって希釈してもよい。これらのガスを使用し、プラズマを生成することにより被覆膜が形成される。本実施例では、SiClとOの混合ガスによってSiOを主成分とする膜を形成した場合について説明する。 Examples of the gas for forming these coating films include a film containing Si and oxygen (O), a mixed gas of SiCl 4 and O 2 , and a film containing Si and carbon (C). A mixed gas of SiCl 4 and CH 4 , and a film containing Si and nitrogen (N), a mixed gas of SiCl 4 and N 2 is used, and they can be diluted with a rare gas such as Ar. Good. A coating film is formed by using these gases and generating plasma. In this embodiment, a case where a film mainly composed of SiO 2 is formed by a mixed gas of SiCl 4 and O 2 will be described.

被覆膜表面のプラズマ処理ステップは、処理室101内に形成された被覆膜の表面に生じる凹凸を除去するステップである。これは、被覆膜が形成された基板電極106上に載置されたウェハ109が、直流電源110から基板電極106に印加される直流電圧によって生成された静電気力により吸着される際、被覆膜表面の凹凸により異物となる可能性があり、上記プラズマ処理により被覆膜表面の凹凸を減少させ、異物を抑制することが可能である。ガスとして、例えば、SF等のフッ素系ガスを使用することが有効である。 The plasma treatment step on the surface of the coating film is a step of removing irregularities generated on the surface of the coating film formed in the processing chamber 101. This is because when the wafer 109 placed on the substrate electrode 106 on which the coating film is formed is attracted by the electrostatic force generated by the DC voltage applied to the substrate electrode 106 from the DC power supply 110, the coating is performed. The unevenness on the surface of the film may cause foreign matter, and the plasma treatment can reduce the unevenness on the surface of the coating film and suppress foreign matter. For example, it is effective to use a fluorine-based gas such as SF 6 as the gas.

本実施例では、上記のような装置に加えて、以下が装着されている。すなわち、高周波電源111と基板電極106間には、高周波電流値または電圧値を測定することができる電圧/電流プローブ(以下V/Iプローブ)113が接続されており、測定値からインピーダンスを算出し、また、その結果を基に所望の演算ができる演算回路モジュール114、演算結果を表示する表示部115が接続されている。V/Iプローブ113は、基板電極106に印加される高周波電圧波形、高周波電流波形も測定可能で、それぞれの振幅、位相差を測定可能である。   In the present embodiment, in addition to the apparatus as described above, the following is mounted. That is, a voltage / current probe (hereinafter referred to as a V / I probe) 113 capable of measuring a high-frequency current value or a voltage value is connected between the high-frequency power source 111 and the substrate electrode 106, and the impedance is calculated from the measured value. Further, an arithmetic circuit module 114 capable of performing a desired calculation based on the result and a display unit 115 for displaying the calculation result are connected. The V / I probe 113 can also measure a high-frequency voltage waveform and a high-frequency current waveform applied to the substrate electrode 106, and can measure each amplitude and phase difference.

図2は、図1に示す実施例に係るプラズマ処理装置において、基板電極106からアースまでの合成高周波インピーダンスの計算を行う演算回路モジュール114の概略図である。演算回路モジュール114では、V/Iプローブ113によって測定された電流値または電圧値から、合成高周波インピーダンスを算出され、処理室101内壁に対して上記被覆膜形成プロセスによって形成された被覆膜の厚みを算出される。この演算回路モジュール114は、入力された測定値を一時記憶できる記憶部130、測定値に基づき、所望の演算を行うことができる算出部131、その演算に必要なパラメータの参照データが格納されているデータベース部132で構成されている。演算結果は、表示部115またはパラメータ制御部116に出力される。   FIG. 2 is a schematic diagram of the arithmetic circuit module 114 that calculates the synthetic high-frequency impedance from the substrate electrode 106 to the ground in the plasma processing apparatus according to the embodiment shown in FIG. In the arithmetic circuit module 114, the synthetic high frequency impedance is calculated from the current value or voltage value measured by the V / I probe 113, and the coating film formed by the coating film forming process on the inner wall of the processing chamber 101 is calculated. The thickness is calculated. The arithmetic circuit module 114 stores a storage unit 130 that can temporarily store input measurement values, a calculation unit 131 that can perform a desired calculation based on the measurement values, and reference data of parameters necessary for the calculation. The database unit 132 is configured. The calculation result is output to the display unit 115 or the parameter control unit 116.

以上の構成は、全て、パラメータ制御部116に接続され、適切なシーケンスで動作するよう、そのタイミング及び動作量がコントロールされる。   All of the above configurations are connected to the parameter control unit 116, and their timing and operation amount are controlled so as to operate in an appropriate sequence.

図3は、前記被覆膜形成プロセスによって形成される被覆膜の厚みと、プロセス性能(例えば、エッチングレート)およびプロセス性能ばらつきの関係を示したものである。プロセス性能は、ウェハ109を単発でプロセス処理した際のエッチング速度(レート)、および、数十枚のウェハ109を連続でプロセス処理した際に経時的に変化する各ウェハ処理におけるレートの全体のばらつき幅であるエッチングレート変動量(ΔER)を測定することにより評価した。   FIG. 3 shows the relationship between the thickness of the coating film formed by the coating film forming process, process performance (for example, etching rate), and process performance variation. The process performance includes the etching rate (rate) when the wafer 109 is processed in a single shot, and the overall rate variation in each wafer process that changes over time when several tens of wafers 109 are processed continuously. Evaluation was made by measuring the etching rate variation (ΔER), which is the width.

図3の縦軸は、エッチング速度(レート)、および、経時的なエッチングレート変動量(ΔER)を、横軸は、被覆膜厚をそれぞれ示している。本実験では、被プロセス処理材として、酸化膜のウェハ109を使用した。プロセスガスは、CFとCHF、CH、Ar等の希ガスの混合ガスとした。 The vertical axis in FIG. 3 shows the etching rate (rate) and the etching rate variation (ΔER) with time, and the horizontal axis shows the coating film thickness. In this experiment, an oxide film wafer 109 was used as a material to be processed. The process gas was a mixed gas of CF 4 and a rare gas such as CHF 3 , CH 4 , and Ar.

また、図中、上記実験結果における被覆膜の厚みは、あらかじめ、成膜レート(被覆膜が形成される速度)を測定して算出したものであり、所望の膜厚は、成膜時間によって制御されている。成膜レートの評価方法の一例としては、処理室101の内壁と同じ材料(石英、Al、Y等)が成膜された基板を処理室101内壁に貼りつけた状態で被覆膜形成プロセスを行った後、処理室101内壁から基板を取り外して、基板上に形成された膜の厚みを光学式膜厚測定器等によって、計測することにより求める方法がある。
一般に、数十枚のウェハ109を連続処理した後にプロセス性能(エッチングレート)が変動する要因は、処理室101の内壁に堆積した、被エッチング材やプロセスガスに起因する反応生成物等が、プラズマへ影響するためである。
In the figure, the thickness of the coating film in the above experimental results is calculated by measuring the film formation rate (the rate at which the coating film is formed) in advance, and the desired film thickness is determined by the film formation time. Is controlled by. As an example of a method for evaluating the film formation rate, a substrate on which the same material (quartz, Al 2 O 3 , Y 2 O 3, etc.) as the inner wall of the processing chamber 101 is formed is attached to the inner wall of the processing chamber 101. There is a method in which after the coating film forming process is performed, the substrate is removed from the inner wall of the processing chamber 101 and the thickness of the film formed on the substrate is measured by an optical film thickness measuring instrument or the like.
In general, the factor that the process performance (etching rate) fluctuates after continuously processing several tens of wafers 109 is that the reaction product caused by the material to be etched and the process gas deposited on the inner wall of the processing chamber 101 is plasma. It is because it affects.

図3に示すように、処理室101の内壁の表面状態の変化によるプロセス性能への影響は、ウェハ毎に処理室101の内壁に被覆膜を形成し、その膜厚を増加させることによって低減できることがわかる。しかし、形成される被覆膜の成膜レートは処理室101内壁の箇所で分布を持っており、内壁に漏れなく被覆膜を形成することは、スループットの増加等の観点から困難である。   As shown in FIG. 3, the influence on the process performance due to the change in the surface state of the inner wall of the processing chamber 101 is reduced by forming a coating film on the inner wall of the processing chamber 101 for each wafer and increasing the film thickness. I understand that I can do it. However, the deposition rate of the coating film to be formed has a distribution at the location of the inner wall of the processing chamber 101, and it is difficult to form the coating film on the inner wall without leakage from the viewpoint of increasing the throughput.

また、処理室101の内壁全てがプロセス性能へ影響を与える訳ではない。すなわち、処理室101の内壁状態の変化によるプロセス性能への影響が大きい箇所に必要十分な被覆膜を形成すれば良い。本実施例における処理室101の内壁状態の変化によってプロセス性能への与える影響の大きい箇所は、主に、基板電極106よりも上方に位置する、石英製シャワープレート102や内筒122、および処理室101の側壁に位置するアース121等であることが実験の結果から分かっている。   Further, not all inner walls of the processing chamber 101 affect the process performance. That is, a necessary and sufficient coating film may be formed in a place where the influence on the process performance due to the change in the inner wall state of the processing chamber 101 is large. In the present embodiment, the locations that have a large influence on the process performance due to the change in the inner wall state of the processing chamber 101 are mainly the quartz shower plate 102 and the inner cylinder 122 located above the substrate electrode 106, and the processing chamber. It is known from the experimental results that the ground is 121 or the like located on the side wall of 101.

また、本図において、膜厚B以上の膜厚では、膜厚に対するエッチングレートの変化は小さく、膜厚に対する経時的なエッチングレート変動量(ΔER)は、プロセス性能に要求される許容値以下となり、安定している。これは、被覆膜B以上において、処理室101の内壁におけるプラズマへの影響を与える箇所が、エッチング処理終了時まで被覆されていたためである。つまり、プロセス性能の変動を抑制するには、プロセス処理開始時に、膜厚Bの被覆膜が形成されていればよいと言える。膜厚Cでは、プロセス性能の変動は低減できているが、膜厚が過剰となっており、処理効率の低下につながる。また、膜厚Aでは、プロセス性能の変動が生じている。   Also, in this figure, when the film thickness is greater than or equal to film thickness B, the change in the etching rate with respect to the film thickness is small, and the amount of change in the etching rate over time with respect to the film thickness (ΔER) is less than the allowable value required for process performance. ,stable. This is because the portion of the inner wall of the processing chamber 101 that affects the plasma in the coating film B or higher was covered until the end of the etching process. That is, it can be said that a coating film having a film thickness B may be formed at the start of process processing in order to suppress the variation in process performance. With the film thickness C, the variation in process performance can be reduced, but the film thickness is excessive, leading to a reduction in processing efficiency. Further, in the film thickness A, the process performance varies.

これは、処理室101の内壁に形成した被覆膜の厚みが不十分であることを意味している。従って、処理室101の内壁の表面状態変化に起因するプロセス変動を抑制するためには、プロセス処理終了時まで、プラズマへの影響が大きい処理室101の内壁および部材の箇所を被覆する必要があり、図中、膜厚B以上の膜を、再現性良く形成することが必要となる。また、プロセス処理によって、被覆膜の消耗量と処理室101の内壁における消耗量の分布が異なるため、各プロセス処理に応じた最適な被覆膜Bを算出する必要がある。   This means that the thickness of the coating film formed on the inner wall of the processing chamber 101 is insufficient. Therefore, in order to suppress the process variation caused by the change in the surface state of the inner wall of the processing chamber 101, it is necessary to cover the inner wall of the processing chamber 101 and the location of the member having a large influence on the plasma until the end of the process processing. In the figure, it is necessary to form a film having a thickness of B or more with good reproducibility. In addition, since the distribution of the consumption amount of the coating film and the consumption amount on the inner wall of the processing chamber 101 differ depending on the process processing, it is necessary to calculate the optimal coating film B corresponding to each process processing.

本実施例では、特に、プラズマへの影響が大きい箇所となるアース121における被覆膜の厚みを測定する方法を提示する。非特許文献1に記載されるように、一般に、基板電極106に高周波電力が印加された場合、高周波電流は基板電極106および処理室101内に形成されたプラズマを介し、アース121へ流れる。また、プラズマとアース121および基板電極106(被処理材)表面にはシースが形成される。処理室101内壁に前述のように被覆膜を形成する場合、アース121および基板電極106上の被覆膜が形成される。   In the present embodiment, a method for measuring the thickness of the coating film on the ground 121, which is a portion having a great influence on plasma, is presented. As described in Non-Patent Document 1, generally, when high-frequency power is applied to the substrate electrode 106, the high-frequency current flows to the ground 121 via the plasma formed in the substrate electrode 106 and the processing chamber 101. A sheath is formed on the surface of the plasma and ground 121 and the substrate electrode 106 (material to be processed). When the coating film is formed on the inner wall of the processing chamber 101 as described above, the coating film on the ground 121 and the substrate electrode 106 is formed.

例えば、本実施例にてSiClとOの混合ガスにより形成される被覆膜の主成分はSiOであり絶縁膜が形成される。また、絶縁膜の高周波インピーダンスZは以下の式で記述される。ここで、Cは静電容量、ωは角周波数、εは絶縁膜の比誘電率、dは被覆膜厚、Sは処理室101内壁に形成された被覆膜面積である。
Z=1/jωC=d/jεS
For example, the main component of the coating film formed by the mixed gas of SiCl 4 and O 2 in this embodiment is SiO 2 , and an insulating film is formed. Further, the high frequency impedance Z of the insulating film is described by the following equation. Here, C is a capacitance, ω is an angular frequency, ε is a relative dielectric constant of the insulating film, d is a coating film thickness, and S is a coating film area formed on the inner wall of the processing chamber 101.
Z = 1 / jωC = d / jεS

図4は、本実施例における高周波電源111から基板電極106を介したアース121までの等価回路モデルを示している。図中のZs1、Zs2はシース、Zpはプラズマ、Zc1、Zc2は処理室101内壁および基板電極106上に形成された被覆膜の高周波インピーダンスを示す。異なる被覆膜厚に対して、形成されるプラズマ密度が一定であると仮定すると、被覆膜の比誘電率ε、面積Sが既知の場合には、基板電極106から、プラズマおよびアース121間の合成高周波インピーダンスを測定することで、被覆膜の厚み変化をインピーダンス変化として測定することが可能となる。   FIG. 4 shows an equivalent circuit model from the high frequency power supply 111 to the ground 121 via the substrate electrode 106 in the present embodiment. In the drawing, Zs1 and Zs2 are sheaths, Zp is plasma, and Zc1 and Zc2 are high-frequency impedances of the coating film formed on the inner wall of the processing chamber 101 and the substrate electrode 106. Assuming that the plasma density to be formed is constant for different coating thicknesses, when the relative dielectric constant ε and the area S of the coating film are known, the substrate electrode 106 is connected to the plasma and the ground 121. By measuring the synthetic high-frequency impedance, it is possible to measure a change in the thickness of the coating film as an impedance change.

図5、図6は、本実施例において、V/Iプローブ113を用いた処理室101内壁の被覆膜のみの厚みを評価する方法を示している。   5 and 6 show a method for evaluating the thickness of only the coating film on the inner wall of the processing chamber 101 using the V / I probe 113 in this embodiment.

本実施例では、アース121から基板電極106までの合成高周波インピーダンスは、高周波電源111に接続したV/Iプローブ113により、電流値または電圧値を測定することで算出される。これは、膜形成時にウェハを載置する方法とウェハを載置しない方法がある。   In this embodiment, the combined high frequency impedance from the ground 121 to the substrate electrode 106 is calculated by measuring a current value or a voltage value with the V / I probe 113 connected to the high frequency power supply 111. There are a method of placing a wafer during film formation and a method of not placing a wafer.

前者手順は、以下のとおりである。まず、図5−aに示すように、高周波バイアスが印加されたプラズマAを生成し、処理室101初期状態におけるインピーダンス1−aを測定する。処理室101の初期状態には、処理室101内に反応生成物等の堆積物が存在するため、その影響によって、所望の膜厚で被覆膜を形成できない可能性がある。そこで、処理室101の初期状態において、内壁の堆積物量が、所望の膜厚に被覆膜を形成する上で、過剰でないかを判定するため、インピーダンス1−aを測定する。   The former procedure is as follows. First, as shown in FIG. 5A, plasma A to which a high frequency bias is applied is generated, and the impedance 1-a in the initial state of the processing chamber 101 is measured. In the initial state of the processing chamber 101, deposits such as reaction products are present in the processing chamber 101. Therefore, there is a possibility that a coating film cannot be formed with a desired film thickness due to the influence. Therefore, in the initial state of the processing chamber 101, the impedance 1-a is measured in order to determine whether the amount of deposit on the inner wall is excessive in forming the coating film with a desired film thickness.

実験では、処理室101の内壁や被覆膜をエッチングしない等の理由から、プラズマAを生成するガスには、Ar等の希ガスを用いている。また、高周波バイアスは10〜50Wとした。この際、インピーダンス1−aの値が、処理室101内が十分クリーニングされており、所望の膜厚で被覆膜を形成できると判断できる堆積物量に対応するインピーダンス値に対して、許容値外(例えば10%以上)の場合、処理室101内は、NFとAr等の希釈ガスの混合ガス、または、SFとAr等の希釈ガスの混合ガスによる、プラズマクリーニングを行い、再びインピーダンス1−aの測定を開始する。インピーダンス1−aの値が許容値内に収まった場合、次の手順に移る。 In the experiment, a rare gas such as Ar is used as the gas for generating the plasma A because the inner wall of the processing chamber 101 and the coating film are not etched. The high frequency bias was 10 to 50W. At this time, the value of the impedance 1-a is out of the allowable value with respect to the impedance value corresponding to the amount of deposit that can be determined that the inside of the processing chamber 101 is sufficiently cleaned and the coating film can be formed with a desired film thickness. In the case of (for example, 10% or more), the inside of the processing chamber 101 is subjected to plasma cleaning with a mixed gas of a diluent gas such as NF 3 and Ar, or a mixed gas of a diluent gas such as SF 6 and Ar, and impedance 1 again. -Start measurement of a. When the value of the impedance 1-a falls within the allowable value, the process proceeds to the next procedure.

次に、図5−bに示すように、基板電極106上への被覆膜形成を避けるために膜形成時用ウェハを基板電極上に搬送し、プラズマBを生成し、処理室101内全体に固定膜厚の被覆膜を形成する。処理室101内に被覆膜形成後、膜形成時用ウェハは搬送により除かれる。ここで、プラズマBは、SiClとOの混合ガスにより生成されており、本実施例の被覆膜形成条件としている。また、実験では、被覆膜厚を50〜100nmとした。 Next, as shown in FIG. 5B, in order to avoid the formation of a coating film on the substrate electrode 106, the film formation wafer is transferred onto the substrate electrode, plasma B is generated, and the entire processing chamber 101 is formed. A coating film having a fixed thickness is formed on the substrate. After the coating film is formed in the processing chamber 101, the film forming wafer is removed by conveyance. Here, the plasma B is generated by a mixed gas of SiCl 4 and O 2 and is used as the coating film forming condition of this embodiment. Moreover, in experiment, the coating film thickness was 50-100 nm.

そして、図5−cに示すように、プラズマAを生成し、初期の被覆膜を形成した状態でインピーダンス2−aを測定する。さらに、図5−dに示すように、プロセス処理用ウェハを搬送し、プラズマCを生成してプロセス処理を行う。この際、プロセス処理によって、プロセス処理用ウェハとともに、被覆膜も少なからずエッチングされる。ここで、プロセス処理用ウェハは、プロセス処理の対象となるウェハである必要は無く、例えばSiウェハ等を使用しても良い。プラズマCは、被覆膜厚を最適化すべき対象となる実プロセス処理条件である。本実験では、プロセスガスは、CF、CHF、CH、Ar等の混合ガスであり、ウェハには高周波バイアスを印加し、実験を行った。 Then, as shown in FIG. 5C, the plasma 2-A is generated, and the impedance 2-a is measured in a state where the initial coating film is formed. Further, as shown in FIG. 5D, the process wafer is transferred, and plasma C is generated to perform the process. At this time, the coating film as well as the process processing wafer is etched by the process process. Here, the process processing wafer does not need to be a wafer to be processed, and for example, a Si wafer or the like may be used. Plasma C is an actual process processing condition for which the coating film thickness should be optimized. In this experiment, the process gas was a mixed gas of CF 4 , CHF 3 , CH 4 , Ar, etc., and an experiment was performed by applying a high frequency bias to the wafer.

最後に、図5−eに示すように、高周波バイアスを印加されたプラズマAを生成し、被覆膜がプロセス処理によってエッチングされた状態におけるインピーダンス3−aを測定する。インピーダンス3−aの測定後において、処理室101内では残留した被覆膜を除去するため、NFとAr等の希釈ガスの混合ガス、または、SFとAr等の希釈ガスの混合ガスにより、プラズマクリーニングされ、初期の処理室101の内壁状態へ戻される。 Finally, as shown in FIG. 5E, plasma A to which a high-frequency bias is applied is generated, and impedance 3-a in a state where the coating film is etched by the process is measured. After the measurement of the impedance 3-a, in order to remove the coating film remaining in the processing chamber 101, a mixed gas of NF 3 and a diluted gas such as Ar or a mixed gas of SF 6 and a diluted gas such as Ar is used. Then, the plasma cleaning is performed and the inner wall of the processing chamber 101 is returned to the initial state.

続いて、ウェハを載置しない方法(図6に示す)手順について説明する。まず、図6−aに示すように、高周波バイアスが印加されたプラズマAを生成し、処理室101初期状態におけるインピーダンス1−bを測定する。これは、上記インピーダンス1−bの測定方法と同様である。次に、図6−bに示すように、ウェハを載置しない状態で、プラズマBを生成し、処理室101内全体に固定膜厚の被覆膜を形成する。ここで、プラズマBは、上記被覆膜形成条件と同様である。そして、図6−cに示すように、プラズマAを生成し、初期の被覆膜を形成した状態でインピーダンス2−bを測定する。   Next, a procedure (not shown in FIG. 6) for not placing a wafer will be described. First, as shown in FIG. 6A, plasma A to which a high-frequency bias is applied is generated, and impedance 1-b in the initial state of the processing chamber 101 is measured. This is the same as the method for measuring the impedance 1-b. Next, as shown in FIG. 6B, plasma B is generated without placing a wafer, and a coating film having a fixed film thickness is formed in the entire processing chamber 101. Here, the plasma B is the same as the coating film forming conditions. Then, as shown in FIG. 6C, plasma A is generated, and the impedance 2-b is measured in a state where the initial coating film is formed.

さらに、図6−dに示すように、プロセス処理用ウェハを搬送し、高周波バイアスが印加されたプラズマCを生成してプロセス処理を行う。この際、プロセス処理によって、プロセス処理用ウェハとともに、処理室101の内壁の被覆膜は、少なからずエッチングされる。しかし、基板電極106上の被覆膜に関しては、プロセス処理用ウェハにより保護され、エッチングされず、膜厚の変化はないと考えられる。ここで、プラズマCは、上記プロセス処理条件と同様である。   Further, as shown in FIG. 6-d, the process wafer is transferred, and plasma C to which a high frequency bias is applied is generated to perform the process. At this time, not only the process processing wafer but also the coating film on the inner wall of the processing chamber 101 is etched by the process processing. However, it is considered that the coating film on the substrate electrode 106 is protected by the process processing wafer, is not etched, and the film thickness does not change. Here, the plasma C is the same as the above-described process conditions.

最後に、図6−eに示すように、高周波バイアスを印加されたプラズマAを生成し、被覆膜がプロセス処理によってエッチングされた状態におけるインピーダンス3−bを測定する。インピーダンス3−bの測定後において、処理室101内では残留した被覆膜を除去するため、NFまたはSFとAr等の希釈ガスの混合ガスにより、プラズマクリーニングされ、初期の処理室101の内壁状態へ戻される。 Finally, as shown in FIG. 6-e, plasma A to which a high frequency bias is applied is generated, and impedance 3-b in a state where the coating film is etched by the process is measured. After the measurement of the impedance 3-b, in order to remove the coating film remaining in the processing chamber 101, plasma cleaning is performed with a mixed gas of NF 3 or SF 6 and a dilution gas such as Ar, and the initial processing chamber 101 It is returned to the inner wall state.

このように、図5や図6に示すような手順によって測定されたインピーダンス2−a,3−a(または、2−b,3−b)は、演算回路モジュール114に入力され、対象となるプロセス処理において、プロセス性能を安定化させるために必要十分な被覆膜厚が算出される。   As described above, the impedances 2-a and 3-a (or 2-b and 3-b) measured by the procedures shown in FIGS. 5 and 6 are input to the arithmetic circuit module 114 and are targeted. In the process processing, a coating film thickness necessary and sufficient for stabilizing the process performance is calculated.

図7は、演算回路モジュール114の内部で行われる演算処理を模式的に示している。演算回路モジュール114に入力されたインピーダンス2−a,3−aは、まず記憶部130に一時記憶される。そして、算出部131により、インピーダンス2−aから3−aの差分をとることにより、処理室101の内壁の被覆膜において、プロセス処理によって消耗された厚みに対応する変動インピーダンス(ΔZ)が算出され、算出された変動インピーダンスに対応する被覆膜の消耗量Δdが算出される。   FIG. 7 schematically shows arithmetic processing performed in the arithmetic circuit module 114. The impedances 2-a and 3-a input to the arithmetic circuit module 114 are temporarily stored in the storage unit 130 first. Then, by calculating the difference between impedances 2-a and 3-a, the calculation unit 131 calculates the variable impedance (ΔZ) corresponding to the thickness consumed by the process processing in the coating film on the inner wall of the processing chamber 101. Then, the consumption amount Δd of the coating film corresponding to the calculated variable impedance is calculated.

ここで、前述の被覆膜形成プロセスにおいて、膜厚がΔdとなるよう被覆膜を形成した場合、プロセス処理終了と同時に被覆膜が消失することになる。すなわち、Δdはプロセス処理終了時まで処理室101内壁を被覆することができる最小膜厚と言え、これは、図3における膜厚Bに対応する。算出されたΔdが設定値(例えば50nm−100nm)以下の場合は、データベース部132に蓄積されたプロセス性能の変動抑制に必要十分な膜厚データと比較することで、成膜時間が算出される。算出結果は、表示部115に表示され、必要に応じてパラメータ制御部116へ出力される。また、得られた算出結果は、データベース部に保存され、新たにプロセス処理に対応した被覆膜厚の最適化を行う際、演算の参照データとして用いられる。   Here, in the above-described coating film forming process, when the coating film is formed so that the film thickness becomes Δd, the coating film disappears simultaneously with the end of the process treatment. That is, Δd can be said to be the minimum film thickness that can cover the inner wall of the processing chamber 101 until the end of the process processing, and this corresponds to the film thickness B in FIG. When the calculated Δd is equal to or smaller than a set value (for example, 50 nm to 100 nm), the film formation time is calculated by comparing with the film thickness data necessary and sufficient for suppressing the variation in process performance accumulated in the database unit 132. . The calculation result is displayed on the display unit 115 and output to the parameter control unit 116 as necessary. Further, the obtained calculation result is stored in the database unit, and is used as reference data for calculation when newly optimizing the coating film thickness corresponding to the process processing.

しかし、算出された消耗量Δdが設置値以上の場合は、プロセス処理中の被覆膜消耗量を正しく算出することができず、エラーが生じたと判断される。そして、初期の被覆膜が厚く形成されるよう自動的に、例えば1.5倍の膜厚等のように補正され、処理室101内のプラズマクリーニング後、再びインピーダンス1の測定から、上記手順でシーケンスが開始される。この際、被覆膜は補正された厚みで形成される。本実施例に係るプラズマ処理装置において、これらの手順は、自動的に実施されるような装置構成となっており、自動シーケンス化が可能である。   However, if the calculated consumption amount Δd is equal to or greater than the installation value, the coating film consumption amount during the process process cannot be calculated correctly, and it is determined that an error has occurred. Then, the initial coating film is automatically corrected so as to have a film thickness of 1.5 times, for example, and after the plasma cleaning in the processing chamber 101, the impedance 1 is measured again and the above procedure is performed. To start the sequence. At this time, the coating film is formed with a corrected thickness. In the plasma processing apparatus according to the present embodiment, these procedures are performed automatically and can be automatically sequenced.

上記のように、V/Iプローブ113を用いて被覆膜厚を測定し、自動的に各プロセスに必要な膜厚を算出し制御することによって、プロセス処理の安定性を維持しつつ、プラズマ処理の効率を向上し、スループットの高いプラズマ処理が可能である。   As described above, the coating film thickness is measured using the V / I probe 113, and the film thickness necessary for each process is automatically calculated and controlled, thereby maintaining the stability of the process processing and maintaining the plasma. The processing efficiency is improved, and plasma processing with high throughput is possible.

以下、図8を用いて第2の実施例を説明する。第1の実施例に加えて、以下の装置を具備又は実施することにより、処理室101の内壁に形成する被覆膜の厚みを、より高精度に評価可能である。以下、第1の実施例と異なる点のみを説明する。   Hereinafter, the second embodiment will be described with reference to FIG. In addition to the first embodiment, the thickness of the coating film formed on the inner wall of the processing chamber 101 can be evaluated with higher accuracy by including or implementing the following apparatus. Only the differences from the first embodiment will be described below.

図中の装置には、処理室101の外壁に、プラズマ等の発光を測定できる分光器118が接続されており、処理室101内壁にある石英窓等(図示省略)から入射した光を分光器118により分光し、発光データ解析装置119により解析することができる。発光解析装置119には、所望の演算ができる演算回路モジュール114、演算結果を表示する表示部115、パラメータ制御部116が接続されている。   In the apparatus shown in the figure, a spectrometer 118 capable of measuring light emission such as plasma is connected to the outer wall of the processing chamber 101, and the light incident from a quartz window or the like (not shown) on the inner wall of the processing chamber 101 is spectroscope. The light can be dispersed by 118 and analyzed by the light emission data analysis device 119. The light emission analysis device 119 is connected to an arithmetic circuit module 114 that can perform a desired calculation, a display unit 115 that displays a calculation result, and a parameter control unit 116.

以上の装置構成により、OES等を用いて、処理室101の内壁における被覆膜に対し、プラズマクリーニングを行い、その間、特定のプラズマ(またはラジカル)に対応した発光強度の変動をモニターすることで、プラズマクリーニングの終点を検出し、発光強度とクリーニング時間から、プロセス処理で消耗された被覆膜量を測定することが可能である。   With the above apparatus configuration, plasma cleaning is performed on the coating film on the inner wall of the processing chamber 101 using OES or the like, and during that time, the fluctuation in emission intensity corresponding to a specific plasma (or radical) is monitored. It is possible to detect the end point of the plasma cleaning and measure the amount of the coating film consumed in the process treatment from the emission intensity and the cleaning time.

図9は、本実施例におけるプラズマクリーニング中の特定波長の発光強度、および終点時間の関係を表す図である。図の縦軸である被覆膜のクリーニングに起因するラジカル発光強度は、壁に堆積する堆積物の表面積に値し、横軸である時間は、被覆膜厚に値する。すなわち、プロセス処理で消耗される被覆膜厚に必ずしも分布が生じない場合は、プラズマクリーニング波形の参照データからの差異によって被覆膜の厚みを評価できる。また、上記、基板電極106からアース121までの合成高周波インピーダンス測定と組み合わせることにより、より高精度な評価が可能となる。   FIG. 9 is a diagram showing the relationship between the emission intensity of a specific wavelength and the end point time during plasma cleaning in this example. The radical emission intensity resulting from the cleaning of the coating film on the vertical axis in the figure is equivalent to the surface area of the deposit deposited on the wall, and the time on the horizontal axis is equivalent to the coating film thickness. That is, when the distribution of the coating film thickness consumed in the process does not necessarily occur, the thickness of the coating film can be evaluated based on the difference from the reference data of the plasma cleaning waveform. Further, by combining with the synthetic high-frequency impedance measurement from the substrate electrode 106 to the ground 121, more accurate evaluation can be performed.

また、プラズマクリーニングを用いた評価を単体で行うことも可能である。図10は、本実施例における、プラズマクリーニングの終点を検出することによって、プロセス処理で消耗される被覆膜厚を評価する処理手順を示している。   It is also possible to perform evaluation using plasma cleaning alone. FIG. 10 shows a processing procedure for evaluating the coating film thickness consumed in the process processing by detecting the end point of the plasma cleaning in this embodiment.

まず、図10−aに示すように、プラズマDを生成し、処理室101内のプラズマクリーニングを行う。これは、処理室101内の初期状態には、プロセス処理の過程で発生した反応生成物等の堆積物が存在するため、その影響によって、所望の膜厚で被覆膜を形成できない可能性を考慮し、行う。例えば、プロセスガスとしては、NFまたはSF等のガスとAr等の希釈ガスの混合ガスが使用される。 First, as shown in FIG. 10A, plasma D is generated and plasma cleaning in the processing chamber 101 is performed. This is because there is a possibility that a coating film cannot be formed with a desired film thickness due to the presence of deposits such as reaction products generated in the process process in the initial state in the processing chamber 101. Consider and do. For example, as the process gas, a mixed gas of a gas such as NF 3 or SF 6 and a diluent gas such as Ar is used.

次に、図10−bに示すように、基板電極106上への被覆膜形成を避けるために膜形成時用ウェハを基板電極106上に搬送し、プラズマBを生成し、処理室101内全体に固定膜厚の被覆膜を形成する。その後、膜形成時用ウェハは搬送により除かれる。ここで、プラズマBは、SiClとOの混合ガスにより生成されており、本実施例の被覆膜形成条件としている。 Next, as shown in FIG. 10B, in order to avoid the formation of a coating film on the substrate electrode 106, the film formation wafer is transferred onto the substrate electrode 106, and plasma B is generated, A coating film having a fixed film thickness is formed on the entire surface. Thereafter, the film forming wafer is removed by conveyance. Here, the plasma B is generated by a mixed gas of SiCl 4 and O 2 and is used as the coating film forming condition of this embodiment.

そして、図10−cに示すように、プラズマDを生成し、初期の被覆膜を形成した状態で、プラズマクリーニングを行う。この際、例えば、SiClとOの混合ガスにより形成した被覆膜を形成している場合は、SiFに対応した440nmの発光強度を取得し、終点検出までの発光強度と時間をモニターする。 Then, as shown in FIG. 10C, plasma cleaning is performed with the plasma D being generated and the initial coating film being formed. At this time, for example, when a coating film formed of a mixed gas of SiCl 4 and O 2 is formed, the emission intensity of 440 nm corresponding to SiF is acquired, and the emission intensity and time until the end point detection is monitored. .

また、再び図11−dに示すように、基板電極106上への被覆膜形成を避けるために膜形成時用ウェハを基板電極106上に搬送し、プラズマBを生成し、処理室101内全体に固定膜厚の被覆膜を形成する。さらに、図10−eに示すように、プロセス処理用ウェハを搬送し、高周波バイアスが印加されたプラズマCを生成してプロセス処理を行う。   Further, as shown in FIG. 11-d again, in order to avoid the formation of the coating film on the substrate electrode 106, the film forming wafer is transferred onto the substrate electrode 106, and plasma B is generated. A coating film having a fixed film thickness is formed on the entire surface. Further, as shown in FIG. 10E, the process wafer is transferred, and plasma C to which a high frequency bias is applied is generated to perform the process.

この際、プロセス処理によって、プロセス処理用ウェハとともに、被覆膜も少なからずエッチングされる。ここで、プロセス処理用ウェハは、プロセス処理の対象となるウェハである必要は無く、例えばSiウェハ等を使用しても良い。本実験では、プロセスガスは、CFまたはCHF、CH、Ar等の混合ガスであり、ウェハには高周波バイアスを印加し、実験を行った。 At this time, the coating film as well as the process processing wafer is etched by the process process. Here, the process processing wafer does not need to be a wafer to be processed, and for example, a Si wafer or the like may be used. In this experiment, the process gas was a mixed gas of CF 4 or CHF 3 , CH 4 , Ar, etc., and a high frequency bias was applied to the wafer for the experiment.

最後に、図10−fに示すように、プラズマDを生成し、プロセス処理により消耗されてはいるが、残留している被覆膜をプラズマクリーニングし、その際、図10−cと同様に、プラズマクリーニング終点検出までの特定波長の発光強度と終点時間をモニターする。以上の手順は、実施例1と同様に、膜形成時用ウェハを載置しない方法も適用できる。   Finally, as shown in FIG. 10-f, the plasma D is generated and the remaining coating film that has been consumed by the process treatment is plasma-cleaned. The emission intensity at a specific wavelength and the end point time are monitored until the end point of plasma cleaning is detected. As in the first embodiment, the above procedure can be applied to a method in which the film forming wafer is not placed.

これらの手順によって測定された形成初期の被覆膜に対するプラズマクリーニングによる特定波長の発光強度と時間(測定結果α)、およびプロセス処理により消耗された被覆膜に対するプラズマクリーニングよる特定波長の発光強度と時間(測定結果β)は、演算回路モジュール114に入力され、対象となるプロセス処理において、プロセス性能を安定化させるために最適な被覆膜厚が算出される。   The emission intensity and time (specific measurement result α) of the specific wavelength by the plasma cleaning for the coating film in the initial stage of measurement, measured by these procedures, and the emission intensity of the specific wavelength by the plasma cleaning for the coating film consumed by the process treatment The time (measurement result β) is input to the arithmetic circuit module 114, and an optimum coating film thickness is calculated in order to stabilize the process performance in the target process.

上記実施例によれば、処理室101の内壁状態に起因したプロセス変動を抑えることを目的とする被覆膜形成において、プロセス処理に応じて、堆積物等を完全に被覆する膜厚で、かつ最小の膜厚となるよう、個々に最適化することができ、プロセス安定性の向上、ならびに、処理速度の向上が可能となる。   According to the above embodiment, in the formation of the coating film for the purpose of suppressing the process variation caused by the inner wall state of the processing chamber 101, the film thickness is such that the deposit is completely covered according to the process treatment, and It is possible to individually optimize the film thickness so as to obtain the minimum film thickness, and it is possible to improve the process stability and the processing speed.

図11は、実施例1の膜形成時に基盤電極106にウェハを載置する場合に係る処理装置の全体構成図である。これは、プロセス処理に用いられるプロセス処理用ウェハが収納されたウェハカセットA1005が設置されているロードポート1001、Fan Filter Unit(FFU)1002内に設置されたアライナー1003、プラズマ処理が行われる処理室1009、それらへウェハを真空搬送するための搬送室1008と、膜形成時用ウェハを待機させる待機室1004で構成されている。基板電極106上の膜形成を防ぐ役割を果たす膜形成時用ウェハは、あらかじめFFU1002内等に備え付けられた待機室1004に設置されたウェハカセットB1010内に準備されている。これらの装置構成により、実施例1に示す通りの手順を全自動で行うことが可能である。   FIG. 11 is an overall configuration diagram of a processing apparatus according to a case where a wafer is placed on the base electrode 106 during film formation according to the first embodiment. This is because a load port 1001 in which a wafer cassette A1005 in which process processing wafers used for process processing are stored is installed, an aligner 1003 installed in a fan filter unit (FFU) 1002, and a processing chamber in which plasma processing is performed. 1009, a transfer chamber 1008 for vacuum transfer of wafers to them, and a standby chamber 1004 for waiting for a film forming wafer. A film forming wafer that plays a role in preventing film formation on the substrate electrode 106 is prepared in a wafer cassette B1010 installed in a standby chamber 1004 provided in advance in the FFU 1002 or the like. With these apparatus configurations, the procedure as shown in the first embodiment can be performed fully automatically.

上記の本実施例では、特にECRプラズマ装置についての実施例を述べたが、本発明は他のプラズマ生成装置または方法、例えば誘導結合型プラズマ(ICP),容量結合型プラズマ(CCP)を用いても同様の効果がある。   In the above-described embodiment, the embodiment of the ECR plasma apparatus has been described. However, the present invention uses other plasma generation apparatuses or methods, for example, inductively coupled plasma (ICP), capacitively coupled plasma (CCP). Has the same effect.

101 処理室
102 シャワープレート
103 誘電体窓
104 マグネトロン
105 導波管
106 基板電極
107 真空排気管
108 ソレノイドコイル
109 ウェハ
110 直流電源
111 高周波電源
112 高周波整合器
113 V/Iプローブ
114 演算回路モジュール
115 表示部
116 パラメータ制御部
117 空洞共振
118 分光器
119 発光データ解析装置
120 ガス供給装置
121 アース
122 内筒
130 記憶部
131 算出部
132 データベース部
1001 ロードポート
1002 Fan Filter Unit(FFU)
1003 アライナー
1004 待機室
1005 ウェハカセットA
1006 ロードロック室
1007 アンロードロック室
1008 搬送室
1009 処理室
1010 ウェハカセットB
DESCRIPTION OF SYMBOLS 101 Processing chamber 102 Shower plate 103 Dielectric window 104 Magnetron 105 Waveguide 106 Substrate electrode 107 Vacuum exhaust pipe 108 Solenoid coil 109 Wafer 110 DC power supply 111 High frequency power supply 112 High frequency matching device 113 V / I probe 114 Arithmetic circuit module 115 Display part 116 Parameter Control Unit 117 Cavity Resonance 118 Spectroscope 119 Emission Data Analysis Device 120 Gas Supply Device 121 Earth 122 Inner Tube 130 Storage Unit 131 Calculation Unit 132 Database Unit 1001 Load Port 1002 Fan Filter Unit (FFU)
1003 Aligner 1004 Waiting room 1005 Wafer cassette A
1006 Load lock chamber 1007 Unload lock chamber 1008 Transfer chamber 1009 Processing chamber 1010 Wafer cassette B

Claims (9)

被処理体をプラズマ処理する処理室と、前記処理室内にプラズマを生成するプラズマ生成手段と、前記処理室内に配置され前記被処理体を載置する電極と、前記電極に高周波電力を供給する高周波電源と、前記電極に印加された高周波電圧および前記電極に流れる高周波電流を測定する電圧/電流測定手段とを備えるプラズマ処理装置において、
前記処理室内を被覆する被覆膜の厚さを求める被覆膜厚さ算出手段を具備し、
前記被覆膜厚さ算出手段は、前記処理室内に前記被覆膜を被覆した後、第一のプラズマ処理中に前記電圧/電流測定手段により求められた第一のインピーダンスと、第二のプラズマ処理中に前記電圧/電流測定手段により求められた第二のインピーダンスと、の差分を算出することにより、前記被覆膜の厚さを求め、
前記第二のプラズマ処理は、前記電極に前記被処理体を載置した状態で行われることを特徴とするプラズマ処理装置。
A processing chamber for plasma processing the object to be processed; plasma generating means for generating plasma in the processing chamber; an electrode disposed in the processing chamber for mounting the object to be processed; and a high frequency for supplying high frequency power to the electrode In a plasma processing apparatus comprising a power source and a voltage / current measuring means for measuring a high-frequency voltage applied to the electrode and a high-frequency current flowing through the electrode,
A coating film thickness calculating means for determining the thickness of the coating film covering the processing chamber;
The coating film thickness calculation means includes a first impedance obtained by the voltage / current measurement means during the first plasma treatment after the coating film is coated in the processing chamber, and a second plasma. By calculating the difference between the second impedance obtained by the voltage / current measuring means during the process, and determining the thickness of the coating film,
The plasma processing apparatus is characterized in that the second plasma processing is performed in a state where the object to be processed is placed on the electrode.
請求項1記載のプラズマ処理装置において、
前記被処理体が複数収納されたロットをプラズマ処理する前に前記被覆膜の厚さを求めることを特徴とするプラズマ処理装置。
The plasma processing apparatus according to claim 1,
A plasma processing apparatus characterized in that a thickness of the coating film is obtained before plasma processing a lot containing a plurality of objects to be processed.
請求項1記載のプラズマ処理装置において、
SiClガスとOガスとの混合ガスを用いて前記処理室内に前記被覆膜を被覆することを特徴とするプラズマ処理装置。
The plasma processing apparatus according to claim 1,
A plasma processing apparatus, wherein the coating film is coated in the processing chamber using a mixed gas of SiCl 4 gas and O 2 gas.
請求項1記載のプラズマ処理装置において、
前記第一のプラズマ処理は、ヘリウムガス、ネオンガス、アルゴンガス、キセノンガス、クリプトンガスのいずれかのガスを用いることを特徴とするプラズマ処理装置。
The plasma processing apparatus according to claim 1,
The plasma processing apparatus is characterized in that the first plasma treatment uses any one of helium gas, neon gas, argon gas, xenon gas, and krypton gas.
請求項1ないし請求項4のいずれか1項記載のプラズマ処理装置において、
前記プラズマ生成手段は、2.45GHzのマグネトロンと前記処理室内に磁場を生成する磁場生成手段とを具備することを特徴とするプラズマ処理装置。
The plasma processing apparatus according to any one of claims 1 to 4,
The plasma processing apparatus comprises a 2.45 GHz magnetron and a magnetic field generating means for generating a magnetic field in the processing chamber.
被処理体をプラズマ処理する処理室内をプラズマクリーニングするクリーニング処理と前記処理室内に被覆膜を被覆する被覆膜形成処理とを有する安定化処理後に前記被処理体をプラズマエッチングするプラズマ処理方法において、
前記被覆膜形成処理と同じプラズマ処理条件にて前記処理室内に前記被覆膜を被覆した後、第一のプラズマ処理中に求めた第一のインピーダンスと、第二のプラズマ処理中に求めた第二のインピーダンスと、の差分を算出することにより前記被覆膜の厚さを求め、
前記被覆膜形成処理の時間を前記求められた被覆膜の厚さを基に算出された所望の被覆膜の厚さとなる時間にして前記安定化処理を行うことを特徴とするプラズマ処理方法。
In a plasma processing method for plasma-etching the object to be processed after a stabilization process having a cleaning process for plasma-cleaning a processing chamber for plasma-processing the object to be processed and a coating film forming process for coating a coating film in the processing chamber ,
The first impedance obtained during the first plasma treatment and the second plasma treatment were obtained after coating the coating film in the processing chamber under the same plasma treatment conditions as the coating film formation treatment. By calculating the difference between the second impedance and the thickness of the coating film,
The plasma treatment is characterized in that the stabilization treatment is performed by setting the time for the coating film forming treatment to a time that becomes a desired coating film thickness calculated based on the obtained thickness of the coating film. Method.
請求項6記載のプラズマ処理方法において、
前記安定化処理を前記被処理体のプラズマ処理毎に行うことを特徴とするプラズマ処理方法。
The plasma processing method according to claim 6.
A plasma processing method, wherein the stabilization processing is performed for each plasma processing of the object to be processed.
請求項6記載のプラズマ処理方法において、
前記被覆膜形成処理は、SiClガスとOガスとの混合ガスを用いて行われることを特徴とするプラズマ処理方法。
The plasma processing method according to claim 6.
The plasma processing method, wherein the coating film forming process is performed using a mixed gas of SiCl 4 gas and O 2 gas.
請求項6記載のプラズマ処理方法において、
前記被覆膜形成処理の時間は、前記処理室内に被覆する前記被覆膜の厚さを所望の厚さとなるように前記被処理体のプラズマ処理条件に応じて調整されることを特徴とするプラズマ処理方法。
The plasma processing method according to claim 6.
The time for the coating film forming process is adjusted according to the plasma processing conditions of the object to be processed so that the thickness of the coating film to be coated in the processing chamber becomes a desired thickness. Plasma processing method.
JP2012083468A 2012-04-02 2012-04-02 Plasma processing apparatus and plasma processing method Pending JP2013214584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012083468A JP2013214584A (en) 2012-04-02 2012-04-02 Plasma processing apparatus and plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012083468A JP2013214584A (en) 2012-04-02 2012-04-02 Plasma processing apparatus and plasma processing method

Publications (1)

Publication Number Publication Date
JP2013214584A true JP2013214584A (en) 2013-10-17

Family

ID=49587737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012083468A Pending JP2013214584A (en) 2012-04-02 2012-04-02 Plasma processing apparatus and plasma processing method

Country Status (1)

Country Link
JP (1) JP2013214584A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056399A1 (en) * 2014-10-07 2016-04-14 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
JP2016072264A (en) * 2014-09-26 2016-05-09 株式会社日立ハイテクノロジーズ Plasma processing method and plasma processing unit
JP2017103345A (en) * 2015-12-02 2017-06-08 株式会社日立ハイテクノロジーズ Plasma processing method
CN111627809A (en) * 2019-02-28 2020-09-04 东京毅力科创株式会社 Substrate processing method and substrate processing apparatus
JP2020145404A (en) * 2019-02-28 2020-09-10 東京エレクトロン株式会社 Substrate processing method and substrate processing device
CN112447481A (en) * 2019-09-05 2021-03-05 东京毅力科创株式会社 Plasma processing apparatus and control method
US11214864B2 (en) 2017-03-29 2022-01-04 Tokyo Electron Limited Method for reducing metal contamination and film deposition apparatus
WO2024079776A1 (en) * 2022-10-11 2024-04-18 株式会社日立ハイテク Plasma processing method

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072264A (en) * 2014-09-26 2016-05-09 株式会社日立ハイテクノロジーズ Plasma processing method and plasma processing unit
EP3206223A4 (en) * 2014-10-07 2018-06-06 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
WO2016056399A1 (en) * 2014-10-07 2016-04-14 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
CN106605292A (en) * 2014-10-07 2017-04-26 东京毅力科创株式会社 Plasma processing method and plasma processing apparatus
KR20170067717A (en) * 2014-10-07 2017-06-16 도쿄엘렉트론가부시키가이샤 Plasma processing method and plasma processing apparatus
US10290476B2 (en) 2014-10-07 2019-05-14 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP2016076625A (en) * 2014-10-07 2016-05-12 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
KR102340222B1 (en) * 2014-10-07 2021-12-15 도쿄엘렉트론가부시키가이샤 Plasma processing method and plasma processing apparatus
JP2017103345A (en) * 2015-12-02 2017-06-08 株式会社日立ハイテクノロジーズ Plasma processing method
US11214864B2 (en) 2017-03-29 2022-01-04 Tokyo Electron Limited Method for reducing metal contamination and film deposition apparatus
CN111627809A (en) * 2019-02-28 2020-09-04 东京毅力科创株式会社 Substrate processing method and substrate processing apparatus
CN111627809B (en) * 2019-02-28 2024-03-22 东京毅力科创株式会社 Substrate processing method and substrate processing apparatus
JP2020145404A (en) * 2019-02-28 2020-09-10 東京エレクトロン株式会社 Substrate processing method and substrate processing device
US11728166B2 (en) 2019-02-28 2023-08-15 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
JP7390165B2 (en) 2019-02-28 2023-12-01 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus
CN112447481A (en) * 2019-09-05 2021-03-05 东京毅力科创株式会社 Plasma processing apparatus and control method
US11721528B2 (en) 2019-09-05 2023-08-08 Tokyo Electron Limited Plasma processing apparatus and control method
KR102464626B1 (en) * 2019-09-05 2022-11-08 도쿄엘렉트론가부시키가이샤 Plasma processing apparatus and control method
KR20210029098A (en) * 2019-09-05 2021-03-15 도쿄엘렉트론가부시키가이샤 Plasma processing apparatus and control method
WO2024079776A1 (en) * 2022-10-11 2024-04-18 株式会社日立ハイテク Plasma processing method

Similar Documents

Publication Publication Date Title
JP2013214584A (en) Plasma processing apparatus and plasma processing method
US6136214A (en) Plasma processing method and apparatus
JP5901887B2 (en) Cleaning method for plasma processing apparatus and plasma processing method
US8298957B2 (en) Plasma etchimg method and plasma etching apparatus
US7959970B2 (en) System and method of removing chamber residues from a plasma processing system in a dry cleaning process
TWI541893B (en) Process apparatus and method for plasma etching process
JP2001203097A (en) Apparatus and method of plasma density measurement and plasma processing apparatus and method by using it
US20140349418A1 (en) Plasma processing method
KR20150035593A (en) Pattern forming method and substrate processing system
JP2013085002A (en) Method and apparatus for determining endpoint of cleaning or conditioning process in plasma treatment system
US20100178415A1 (en) Method for seasoning plasma processing apparatus, and method for determining end point of seasoning
JP5740246B2 (en) Plasma processing apparatus and plasma processing method
JP2010177480A (en) Plasma processing device and plasma processing method
US9147556B2 (en) Plasma processing method and plasma processing apparatus
JP6275610B2 (en) Plasma processing method and plasma processing apparatus
US9691618B2 (en) Methods of fabricating semiconductor devices including performing an atomic layer etching process
JP2011243635A (en) Remote cleaning method for deposition chamber
JP2017045849A (en) Seasoning method and etching method
US11183374B2 (en) Wastage determination method and plasma processing apparatus
JP5753866B2 (en) Plasma processing method
JP2002118095A (en) Apparatus for manufacturing semiconductor, method for treating surface of substrate to be treated and method for observing adherence state of plasma product
KR20090103447A (en) Plasma processing apparatus, plasma control apparatus, and the control method of the plasma processing apparatus
JP5160393B2 (en) Plasma processing method, plasma processing apparatus, and moisture detection method for plasma processing apparatus
JP5189859B2 (en) Plasma processing method
JP2004006571A (en) Plasma processing method and apparatus