JP2013205729A - Integrated circuit device, electro-optic device, and electronic equipment - Google Patents

Integrated circuit device, electro-optic device, and electronic equipment Download PDF

Info

Publication number
JP2013205729A
JP2013205729A JP2012076468A JP2012076468A JP2013205729A JP 2013205729 A JP2013205729 A JP 2013205729A JP 2012076468 A JP2012076468 A JP 2012076468A JP 2012076468 A JP2012076468 A JP 2012076468A JP 2013205729 A JP2013205729 A JP 2013205729A
Authority
JP
Japan
Prior art keywords
temperature detection
integrated circuit
electro
circuit device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012076468A
Other languages
Japanese (ja)
Inventor
Haruo Hayashi
治雄 林
Hisanobu Ishiyama
久展 石山
Takashi Fujise
隆史 藤瀬
Motoaki Nishimura
元章 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012076468A priority Critical patent/JP2013205729A/en
Publication of JP2013205729A publication Critical patent/JP2013205729A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an integrated circuit device capable of high-quality image display irrespective of temperature change, an electro-optic device, and electronic equipment.SOLUTION: An integrated circuit device 100 includes a temperature detection circuit 140 that performs detection of environmental temperature by using a temperature detection element RTH outside the integrated circuit device 100, a control unit 130 that performs display control of an electro-optical panel 12 and control of the temperature detection circuit 140, a temperature detection monitor terminal TTS that is connected to the temperature detection element RTH, a ground terminal TGND, and an interface terminal group TGIF that is connected to a host device 310. The ground terminal TGND is arranged between the temperature detection monitor terminal TTS and the interface terminal group TGIF.

Description

本発明は、集積回路装置、電気光学装置及び電子機器等に関する。   The present invention relates to an integrated circuit device, an electro-optical device, an electronic apparatus, and the like.

電気光学パネルとしてEPD(Electrophoretic Display)パネルが知られている。アクティブEPDパネルにおいては、環境温度に対応して駆動波形を変えるために、環境温度を精度良く測定する必要がある。また、多階調表示のEPDパネルではさらに高い精度で環境温度を測定することが求められる。   An EPD (Electrophoretic Display) panel is known as an electro-optical panel. In the active EPD panel, it is necessary to measure the environmental temperature with high accuracy in order to change the drive waveform in accordance with the environmental temperature. In addition, an EPD panel for multi-gradation display is required to measure the environmental temperature with higher accuracy.

この課題に対して例えば特許文献1には、トランジスターのリーク電流を検出して温度を測定する手法が開示されている。しかしながら、この手法では、インターフェース回路などから発生するノイズなどにより正確な温度測定が難しいなどの問題がある。   For example, Patent Document 1 discloses a technique for measuring a temperature by detecting a leakage current of a transistor. However, this method has a problem that accurate temperature measurement is difficult due to noise generated from an interface circuit or the like.

特開2011−75999号公報JP 2011-75999 A

本発明の幾つかの態様によれば、温度が変化しても高品質の画像表示ができる集積回路装置、電気光学装置及び電子機器等を提供できる。   According to some embodiments of the present invention, it is possible to provide an integrated circuit device, an electro-optical device, an electronic apparatus, and the like that can display a high-quality image even when the temperature changes.

本発明の一態様は、集積回路装置の外部の温度検出素子を用いて環境温度の検出を行う温度検出回路と、電気光学パネルの表示制御及び前記温度検出回路の制御を行う制御部と、前記温度検出素子に接続される温度検出用モニター端子と、接地端子と、ホスト装置に接続されるインターフェース端子群とを含み、前記接地端子は、前記温度検出用モニター端子と前記インターフェース端子群との間に配置される集積回路装置に関係する。   One aspect of the present invention is a temperature detection circuit that detects an environmental temperature using a temperature detection element outside an integrated circuit device, a control unit that performs display control of the electro-optic panel and control of the temperature detection circuit, A temperature detection monitor terminal connected to the temperature detection element; a ground terminal; and an interface terminal group connected to the host device, wherein the ground terminal is between the temperature detection monitor terminal and the interface terminal group. Related to the integrated circuit device.

本発明の一態様によれば、接地端子に接続される接地線を、温度検出用モニター端子に接続される配線とインターフェース端子群に接続される信号線との間に配置することができるから、接地線のシールド効果によって、インターフェース端子群を介して入出力される信号から発生するノイズが環境温度の検出に与える影響を低減することができる。その結果、精度の高い温度検出が可能になるから、環境温度が変化した場合でも品質の高い画像表示などが可能になる。   According to one aspect of the present invention, the ground line connected to the ground terminal can be disposed between the wiring connected to the temperature detection monitor terminal and the signal line connected to the interface terminal group. Due to the shielding effect of the ground wire, it is possible to reduce the influence of noise generated from signals input / output via the interface terminal group on the detection of the environmental temperature. As a result, temperature detection with high accuracy becomes possible, so that even when the environmental temperature changes, high-quality image display or the like becomes possible.

また本発明の一態様では、集積回路装置の外部の昇圧電圧生成用素子に接続される昇圧用外部接続端子群を含み、前記接地端子は、前記温度検出用モニター端子と前記昇圧用外部接続端子群との間に配置されてもよい。   In one aspect of the present invention, it includes a boost external connection terminal group connected to an external boost voltage generating element of the integrated circuit device, and the ground terminal includes the temperature detection monitor terminal and the boost external connection terminal. You may arrange | position between groups.

このようにすれば、接地端子に接続される接地線を、温度検出用モニター端子に接続される配線と昇圧用外部接続端子群に接続される配線との間に配置することができるから、接地線のシールド効果によって、昇圧用外部接続端子群から出力される信号から発生するノイズが環境温度の検出に与える影響を低減することができる。その結果、精度の高い温度検出が可能になるから、環境温度が変化した場合でも品質の高い画像表示を行うことなどが可能になる。   In this way, the ground line connected to the ground terminal can be arranged between the wiring connected to the temperature detection monitor terminal and the wiring connected to the boosting external connection terminal group. The effect of noise generated from the signal output from the boosting external connection terminal group on the detection of the environmental temperature can be reduced by the line shielding effect. As a result, it is possible to detect the temperature with high accuracy, and it is possible to display a high-quality image even when the environmental temperature changes.

また本発明の一態様では、前記昇圧電圧生成用素子は、前記電気光学パネルのゲート線を駆動するゲートドライバーの電源電圧を生成する昇圧回路用素子であり、前記昇圧用外部接続端子群は、前記昇圧回路用素子に接続されてもよい。   In one aspect of the present invention, the boost voltage generating element is a boost circuit element that generates a power supply voltage of a gate driver that drives a gate line of the electro-optical panel, and the boost external connection terminal group includes: The booster circuit element may be connected.

このようにすれば、昇圧用回路素子を昇圧用外部接続端子群に接続して、ゲートドライバーの電源電圧を生成することができる。   In this way, the boosting circuit element can be connected to the boosting external connection terminal group to generate the power supply voltage of the gate driver.

また本発明の一態様では、前記電気光学パネルのソース線を駆動するソースドライバー部と、前記ソースドライバー部の電源電圧を生成する内部昇圧回路とを含み、前記昇圧電圧生成用素子は、前記内部昇圧回路用フライングキャパシターであり、前記昇圧用外部接続端子群は、前記フライングキャパシターに接続されてもよい。   In one aspect of the present invention, the device includes a source driver unit that drives a source line of the electro-optical panel, and an internal booster circuit that generates a power supply voltage of the source driver unit. The boosting capacitor may be a flying capacitor, and the boosting external connection terminal group may be connected to the flying capacitor.

このようにすれば、フライングキャパシターを昇圧用外部接続端子群に接続して、ソースドライバー部の電源電圧を生成することができる。   In this way, the flying capacitor can be connected to the boosting external connection terminal group to generate the power supply voltage of the source driver unit.

また本発明の一態様では、前記温度検出素子は、サーミスターであって、前記接地端子は、前記サーミスターの一端に接続され、前記温度検出用モニター端子は、前記サーミスターの他端に接続されてもよい。   In one aspect of the present invention, the temperature detection element is a thermistor, the ground terminal is connected to one end of the thermistor, and the temperature detection monitor terminal is connected to the other end of the thermistor. May be.

このようにすれば、サーミスターの抵抗値は温度により変化するから、サーミスターを用いて環境温度の検出を行うことができる。   In this way, since the resistance value of the thermistor changes with temperature, the ambient temperature can be detected using the thermistor.

また本発明の一態様では、温度検出用の基準電圧が出力される基準電圧端子を含み、前記サーミスターの他端に、温度検出用抵抗素子の一端が接続され、前記基準電圧端子に、前記温度検出用抵抗素子の他端が接続され、前記基準電圧が前記温度検出用抵抗素子と前記サーミスターとによって分圧された電圧が、前記温度検出用モニター端子に入力されてもよい。   In one aspect of the present invention, the temperature sensor includes a reference voltage terminal that outputs a reference voltage for temperature detection, one end of a temperature detection resistor element is connected to the other end of the thermistor, and the reference voltage terminal The other end of the temperature detection resistor element may be connected, and a voltage obtained by dividing the reference voltage by the temperature detection resistor element and the thermistor may be input to the temperature detection monitor terminal.

このようにすれば、温度検出用モニター端子の電圧を検出することで環境温度を検出することができる。   In this way, the environmental temperature can be detected by detecting the voltage at the temperature detection monitor terminal.

また本発明の一態様では、前記制御部は、前記温度検出回路が、前記電気光学パネルの表示制御期間と異なる期間において前記温度検出回路が温度検出を行うように、前記温度検出回路を制御してもよい。   In one embodiment of the present invention, the control unit controls the temperature detection circuit so that the temperature detection circuit performs temperature detection in a period different from a display control period of the electro-optical panel. May be.

このようにすれば、温度検出回路が、電気光学パネルを駆動するドライバー回路等の動作に伴う電源電圧の変動などの影響を受けずに温度検出を行うことができるから、精度の高い温度検出が可能になる。   In this way, the temperature detection circuit can detect the temperature without being affected by fluctuations in the power supply voltage accompanying the operation of the driver circuit or the like that drives the electro-optical panel. It becomes possible.

また本発明の一態様では、前記温度検出回路は、集積回路装置において、前記制御部との間に他の回路を挟んで配置されてもよい。   In the aspect of the invention, the temperature detection circuit may be disposed in the integrated circuit device with another circuit interposed between the temperature detection circuit and the control unit.

このようにすれば、温度検出回路を制御部から離して配置することができるから、制御部の動作が温度検出回路の動作に与える影響を低減することができる。   In this way, since the temperature detection circuit can be arranged away from the control unit, the influence of the operation of the control unit on the operation of the temperature detection circuit can be reduced.

また本発明の一態様では、前記温度検出回路は、集積回路装置の第1の短辺との間に他の回路を挟まずに配置されてもよい。   In the aspect of the invention, the temperature detection circuit may be disposed without interposing another circuit between the temperature detection circuit and the first short side of the integrated circuit device.

このようにすれば、温度検出回路と第1の短辺との間に他の回路が配置されないから、他の回路の動作が温度検出回路の動作に与える影響を低減することができる。   According to this configuration, since no other circuit is arranged between the temperature detection circuit and the first short side, the influence of the operation of the other circuit on the operation of the temperature detection circuit can be reduced.

また本発明の一態様では、前記電気光学パネルに表示される画像データを記憶する表示メモリーブロックを含み、前記温度検出回路と前記制御部との間に、前記表示メモリーブロックが配置されてもよい。   According to another aspect of the invention, the display memory block may include a display memory block that stores image data displayed on the electro-optical panel, and the display memory block may be disposed between the temperature detection circuit and the control unit. .

このようにすれば、温度検出回路と制御部との間に表示メモリーブロックを配置することで、制御部の動作が温度検出回路の動作に与える影響を低減することができる。   In this way, by arranging the display memory block between the temperature detection circuit and the control unit, the influence of the operation of the control unit on the operation of the temperature detection circuit can be reduced.

また本発明の一態様では、前記電気光学パネルは、電気泳動パネルであり、前記温度検出素子は、前記電気泳動パネル用温度検出素子であり、前記電気泳動パネルの表示状態を第1の表示状態から第2の表示状態に変化させる駆動波形情報を記憶する波形情報記憶部を更に含み、前記制御部は、前記温度検出部の検出結果に基づいて、環境温度に対応する前記駆動波形情報を選択し、選択された前記駆動波形情報に基づいて、前記電気泳動パネルを駆動する制御を行ってもよい。   In the aspect of the invention, the electro-optical panel is an electrophoretic panel, the temperature detection element is the temperature detection element for the electrophoretic panel, and the display state of the electrophoretic panel is changed to the first display state. A waveform information storage unit for storing drive waveform information to be changed from the first display state to the second display state, and the control unit selects the drive waveform information corresponding to an environmental temperature based on a detection result of the temperature detection unit Then, control for driving the electrophoretic panel may be performed based on the selected driving waveform information.

このようにすれば、制御部は、環境温度に対応して選択された駆動波形情報に基づいて電気泳動パネルを駆動する制御を行うことができるから、環境温度が変化した場合でも品質の高い画像表示などが可能になる。   In this way, the control unit can perform control to drive the electrophoretic panel based on the drive waveform information selected corresponding to the environmental temperature, so that a high-quality image can be obtained even when the environmental temperature changes. Display is possible.

本発明の他の態様は、電気光学パネルが形成されるガラス基板と、前記ガラス基板上に実装され、前記電気光学パネルを駆動する集積回路装置と、前記集積回路装置とホスト装置との間の信号線が配線されるフレキシブル基板と、前記フレキシブル基板上に実装される温度検出素子とを含み、前記集積回路装置は、温度検出用モニター端子を有し、前記温度検出用モニター端子と前記温度検出素子とは、前記ガラス基板上の配線及び前記フレキシブル基板上の配線により接続される電気光学装置に関係する。   According to another aspect of the present invention, there is provided a glass substrate on which an electro-optical panel is formed, an integrated circuit device that is mounted on the glass substrate and drives the electro-optical panel, and between the integrated circuit device and the host device. The integrated circuit device includes a temperature detection monitor terminal, and includes the temperature detection monitor terminal and the temperature detection. The flexible circuit board includes a flexible substrate on which a signal line is wired and a temperature detection element mounted on the flexible substrate. The element relates to an electro-optical device connected by wiring on the glass substrate and wiring on the flexible substrate.

本発明の他の態様によれば、温度検出素子を、ホスト装置が実装される主基板よりも電気光学パネルに近いフレキシブル基板上に実装することができるから、より正確に環境温度を検出することができる。その結果、環境温度が変化した場合でも品質の高い画像表示などが可能になる。   According to another aspect of the present invention, the temperature detection element can be mounted on a flexible substrate closer to the electro-optic panel than the main substrate on which the host device is mounted, so that the ambient temperature can be detected more accurately. Can do. As a result, high-quality image display can be performed even when the environmental temperature changes.

また本発明の他の態様では、前記集積回路装置は、接地端子と、前記ホスト装置に接続されるインターフェース端子群とを含み、前記接地端子は、前記温度検出用モニター端子と前記インターフェース端子群との間に配置されてもよい。   In another aspect of the present invention, the integrated circuit device includes a ground terminal and an interface terminal group connected to the host device, and the ground terminal includes the temperature detection monitor terminal and the interface terminal group. It may be arranged between.

このようにすれば、接地端子に接続される接地線を、温度検出用モニター端子に接続される配線とインターフェース端子群に接続される信号線との間に配置することができるから、接地線のシールド効果によって、インターフェース端子群を介して入出力される信号から発生するノイズが環境温度の検出に与える影響を低減することができるから、精度の高い温度検出が可能になる。   In this way, the ground line connected to the ground terminal can be arranged between the wiring connected to the temperature detection monitor terminal and the signal line connected to the interface terminal group. Due to the shielding effect, it is possible to reduce the influence of noise generated from signals input / output via the interface terminal group on the detection of the environmental temperature, thereby enabling highly accurate temperature detection.

また本発明の他の態様では、前記フレキシブル基板に実装される昇圧電圧生成用素子を含み、前記集積回路装置は、前記昇圧電圧生成用素子に接続される昇圧用外部接続端子群を有し、前記接地端子は、前記温度検出用モニター端子と前記昇圧用外部接続端子群との間に配置されてもよい。   In another aspect of the present invention, the device includes a boost voltage generating element mounted on the flexible substrate, and the integrated circuit device includes a boost external connection terminal group connected to the boost voltage generating element, The ground terminal may be disposed between the temperature detection monitor terminal and the boost external connection terminal group.

このようにすれば、接地端子に接続される接地線を、温度検出用モニター端子に接続される配線と昇圧用外部接続端子群に接続される配線との間に配置することができるから、接地線のシールド効果によって、昇圧用外部接続端子群から出力される信号から発生するノイズが環境温度の検出に与える影響を低減することができるから、精度の高い温度検出が可能になる。   In this way, the ground line connected to the ground terminal can be arranged between the wiring connected to the temperature detection monitor terminal and the wiring connected to the boosting external connection terminal group. The effect of noise generated from the signal output from the boosting external connection terminal group can be reduced by the line shielding effect, so that highly accurate temperature detection is possible.

また本発明の他の態様では、前記温度検出素子は、サーミスターであってもよい。   In another aspect of the present invention, the temperature detection element may be a thermistor.

このようにすれば、サーミスターの抵抗値は温度により変化するから、サーミスターを用いて環境温度の検出を行うことができる。   In this way, since the resistance value of the thermistor changes with temperature, the ambient temperature can be detected using the thermistor.

本発明の他の態様は、上記いずれかに記載の電気光学装置と、前記ホスト装置とを含む電子機器に関係する。   Another aspect of the invention relates to an electronic apparatus including any of the electro-optical devices described above and the host device.

電気光学パネルの画素の基本的な構成例。2 is a basic configuration example of a pixel of an electro-optical panel. 電気泳動マイクロカプセルの動作を説明する図。The figure explaining operation | movement of an electrophoresis microcapsule. サブフレーム駆動波形の一例。An example of a sub-frame drive waveform. 集積回路装置及び電気光学装置の基本的な構成例。2 shows a basic configuration example of an integrated circuit device and an electro-optical device. 温度検出回路の構成例。The structural example of a temperature detection circuit. 温度検出回路の動作を説明する図。The figure explaining operation | movement of a temperature detection circuit. 温度検出回路の各信号のタイミングチャートの一例。An example of a timing chart of each signal of the temperature detection circuit. Ready信号及びコマンドのタイミングチャートの一例。An example of a timing chart of a Ready signal and a command. 昇圧電圧生成用素子の詳細な構成例。3 is a detailed configuration example of a boosted voltage generating element. 内部昇圧回路及び昇圧電圧生成用素子の構成例。2 shows a configuration example of an internal booster circuit and a boosted voltage generating element. 集積回路装置における端子配置及び回路配置の一例。An example of terminal arrangement and circuit arrangement in an integrated circuit device. 電子機器の実装の一例。An example of implementation of an electronic device. 電子機器の構成例。Configuration example of an electronic device.

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。   Hereinafter, preferred embodiments of the present invention will be described in detail. The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not necessarily.

1.電気光学パネル
図1に、本実施形態の集積回路装置により駆動される電気光学パネル(EPD(Electrophoretic Display)パネル、電気泳動パネル)の画素の基本的な構成例を示す。図1に示すように、EPDパネルの画素20は、電気泳動マイクロカプセル30、画素選択トランジスター22、保持容量24、画素電極26、対向電極(共通電極)28を含む。画素選択トランジスター22は、ゲート線(走査線)14がゲートに接続され、ソース線(データ線)16がソースに接続され、ドレインが保持容量24及び画素電極26に接続されている。EPDパネルは、複数の画素20、複数のゲート線14及び複数のソース線16を含む。後述するように、ゲート線14はゲートドライバー220により駆動され、ソース線16は本実施形態の集積回路装置100が有するソースドライバー部110により駆動される。
1. FIG. 1 shows a basic configuration example of pixels of an electro-optical panel (EPD (Electrophoretic Display) panel, electrophoretic panel) driven by the integrated circuit device of the present embodiment. As shown in FIG. 1, the pixel 20 of the EPD panel includes an electrophoretic microcapsule 30, a pixel selection transistor 22, a storage capacitor 24, a pixel electrode 26, and a counter electrode (common electrode) 28. The pixel selection transistor 22 has a gate line (scanning line) 14 connected to the gate, a source line (data line) 16 connected to the source, and a drain connected to the storage capacitor 24 and the pixel electrode 26. The EPD panel includes a plurality of pixels 20, a plurality of gate lines 14, and a plurality of source lines 16. As will be described later, the gate line 14 is driven by a gate driver 220, and the source line 16 is driven by a source driver unit 110 included in the integrated circuit device 100 of the present embodiment.

図2は、EPDパネルの電気泳動マイクロカプセル30の動作を説明する図である。図2に示すように、アクティブマトリクス基板に形成された複数の画素電極26と対向する対向電極(共通電極)28が図示しない対向基板に形成され、その2枚の基板間に電気光学材料にて電気泳動層を形成する複数のマイクロカプセル30が設けられている。各マイクロカプセル30は、流体31に浮遊する正の電気を帯びた黒粒子32および負の電気を帯びた白粒子33を含む。   FIG. 2 is a diagram for explaining the operation of the electrophoresis microcapsule 30 of the EPD panel. As shown in FIG. 2, a counter electrode (common electrode) 28 facing the plurality of pixel electrodes 26 formed on the active matrix substrate is formed on a counter substrate (not shown), and an electro-optic material is formed between the two substrates. A plurality of microcapsules 30 forming an electrophoretic layer are provided. Each microcapsule 30 includes positively charged black particles 32 and negatively charged white particles 33 floating in the fluid 31.

ここで、対向電極28は所定の電圧に保持することができる。図1のゲート線14およびソース線16を用いて、画素電極26に印加される電圧を制御することができる。電界が正の場合、マイクロカプセル30aに示すように黒粒子32は対向電極28の方向に動き、その結果、透明な対向電極28側から見た画素20は黒くなる。逆に、電界が負の場合、マイクロカプセル30bに示すように白粒子33が対向電極28の方向に動き、その結果対向電極28側から見た画素20は白くなる。マイクロカプセル30cは完全に白または黒以外のグレーを表示している画素を示している。例えば黒、白またはグレーを有する画素を生成するには、電圧パルスのシーケンスが画素電極26に印加される。電気光学パネル12の表示が更新される際、駆動波形電圧がソース線16を介して画素20に印加される。印加される具体的な波形は画素20の更新後の表示状態及び更新前の表示状態に基づいて選択される。   Here, the counter electrode 28 can be held at a predetermined voltage. The voltage applied to the pixel electrode 26 can be controlled by using the gate line 14 and the source line 16 in FIG. When the electric field is positive, the black particles 32 move in the direction of the counter electrode 28 as shown in the microcapsule 30a. As a result, the pixel 20 viewed from the transparent counter electrode 28 side becomes black. Conversely, when the electric field is negative, the white particles 33 move in the direction of the counter electrode 28 as shown in the microcapsule 30b, and as a result, the pixel 20 viewed from the counter electrode 28 side becomes white. The microcapsule 30c shows a pixel that completely displays gray other than white or black. For example, to generate a pixel having black, white or gray, a sequence of voltage pulses is applied to the pixel electrode 26. When the display of the electro-optical panel 12 is updated, a driving waveform voltage is applied to the pixel 20 via the source line 16. The specific waveform to be applied is selected based on the display state after the update of the pixel 20 and the display state before the update.

画素電極26に適当な極性、持続時間、および振幅の電圧パルスを印加することにより、画素20を黒、白、またはある濃さのグレーの強度に駆動することができる。画素20に印加する電圧パルスは、温度等の環境情報や波形モードに依存させて、持続時間、振幅、または持続時間と振幅双方に関し変調することができる。   By applying voltage pulses of appropriate polarity, duration, and amplitude to the pixel electrode 26, the pixel 20 can be driven to black, white, or a dark gray intensity. The voltage pulse applied to the pixel 20 can be modulated in duration, amplitude, or both duration and amplitude, depending on environmental information such as temperature and waveform mode.

図3に、EPDパネルを駆動するサブフレーム駆動波形の一例を示す。EPDパネルの画素20は、図3に示すようなパルス列により駆動される。パルス列は複数のパルスで構成され、「波形(waveform)」または「電圧遷移シーケンス」とも呼ばれる。単パルスの印加時間が一つのサブフレーム(SF)に相当する。パルス列(波形)は、十数〜数十サブフレームにて構成することができる。   FIG. 3 shows an example of a subframe drive waveform for driving the EPD panel. The pixels 20 of the EPD panel are driven by a pulse train as shown in FIG. The pulse train is composed of a plurality of pulses, and is also called a “waveform” or a “voltage transition sequence”. The application time of a single pulse corresponds to one subframe (SF). The pulse train (waveform) can be composed of several tens to several tens of subframes.

2.集積回路装置及び電気光学装置
図4に、本実施形態の集積回路装置100及び電気光学装置200の基本的な構成例を示す。図4に示す集積回路装置100は、ソースドライバー部110、昇圧制御回路120、制御部130、温度検出回路140、波形情報記憶部150、ホストI/F(インターフェース)部160、表示メモリーブロック170、内部昇圧回路180、温度検出用モニター端子TTS、基準電圧端子TRF、接地端子TGND、インターフェース端子群TGIF、昇圧用外部接続端子群TGBSTを含む。電気光学装置200は、電気光学パネル(電気泳動パネル、EPDパネル)12、集積回路装置100、昇圧電圧生成用素子210、ゲートドライバー220、温度検出素子RTH、温度検出用抵抗素子RSを含む。なお、本実施形態の集積回路装置100及び電気光学装置200は図4の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
2. Integrated Circuit Device and Electro-Optical Device FIG. 4 shows a basic configuration example of the integrated circuit device 100 and the electro-optical device 200 of this embodiment. An integrated circuit device 100 shown in FIG. 4 includes a source driver unit 110, a boost control circuit 120, a control unit 130, a temperature detection circuit 140, a waveform information storage unit 150, a host I / F (interface) unit 160, a display memory block 170, It includes an internal booster circuit 180, a temperature detection monitor terminal TTS, a reference voltage terminal TRF, a ground terminal TGND, an interface terminal group TGIF, and a boost external connection terminal group TGBST. The electro-optical device 200 includes an electro-optical panel (electrophoresis panel, EPD panel) 12, an integrated circuit device 100, a boosted voltage generation element 210, a gate driver 220, a temperature detection element RTH, and a temperature detection resistance element RS. Note that the integrated circuit device 100 and the electro-optical device 200 of the present embodiment are not limited to the configuration in FIG. 4, and some of the components are omitted, replaced with other components, or other components are added. Various modifications can be made such as.

ソースドライバー部110は、制御部130からの制御により、電気光学パネル12の複数のソース線16を駆動する。ソースドライバー部110は、ゲートドライバー220を構成するトランジスターの耐圧(例えば40V)よりも低い耐圧(例えば30V)のトランジスターにより構成される。   The source driver unit 110 drives the plurality of source lines 16 of the electro-optical panel 12 under the control of the control unit 130. The source driver unit 110 is configured by a transistor having a breakdown voltage (for example, 30 V) lower than the breakdown voltage (for example, 40 V) of the transistors that constitute the gate driver 220.

昇圧制御回路120は、内部昇圧回路180及び外部の昇圧電圧生成用素子210の昇圧制御を行う。内部昇圧回路180は、昇圧制御回路120の昇圧制御に基づいて、ソースドライバー部110の高電位側電源電圧(例えば15V)VSH及び低電位側電源電圧(例えば−15V)VSLを出力する。ソースドライバー部110用電源電圧VSH、VSLは、昇圧電圧生成用素子210の昇圧基準電圧としても用いられる。昇圧制御回路120は、内部昇圧回路180に対して昇圧用クロック信号を出力し、また昇圧用外部接続端子群TGBSTを介して、昇圧電圧生成用素子210に対して昇圧用クロック信号を出力する。   The boost control circuit 120 performs boost control of the internal boost circuit 180 and the external boost voltage generating element 210. The internal booster circuit 180 outputs the high potential side power supply voltage (for example, 15V) VSH and the low potential side power supply voltage (for example, −15V) VSL of the source driver unit 110 based on the boost control of the boost control circuit 120. The power supply voltages VSH and VSL for the source driver unit 110 are also used as boost reference voltages for the boost voltage generation element 210. The boost control circuit 120 outputs a boost clock signal to the internal boost circuit 180, and outputs a boost clock signal to the boost voltage generation element 210 via the boost external connection terminal group TGBST.

昇圧用外部接続端子群TGBSTは、昇圧電圧生成用素子210に接続される。昇圧電圧生成用素子210は、例えばキャパシター、ダイオード、或いはインダクターなどであって、電気光学パネル12のゲート線を駆動するゲートドライバー220の高電位側電源電圧(例えば20V)VGH及び低電位側電源電圧(例えば−20V)VGLを生成する昇圧回路用素子である。また、昇圧電圧生成用素子210は、内部昇圧回路180用フライングキャパシターであってもよい。なお、昇圧電圧生成用素子210の詳細な構成例については、後述する。   The boosting external connection terminal group TGBST is connected to the boosting voltage generating element 210. The boosted voltage generating element 210 is, for example, a capacitor, a diode, or an inductor, and the high potential side power supply voltage (for example, 20 V) VGH and the low potential side power supply voltage of the gate driver 220 that drives the gate line of the electro-optical panel 12. This is an element for a booster circuit that generates (for example, −20 V) VGL. Further, the boosted voltage generating element 210 may be a flying capacitor for the internal booster circuit 180. A detailed configuration example of the boosted voltage generating element 210 will be described later.

制御部130は、電気光学パネル12の表示制御及び温度検出回路140の制御を行う。具体的には、例えばホストI/F部160を介してホスト装置310から表示データ(画像データ)を受け取り、温度検出回路140に対して環境温度の検出制御を行い、またソースドライバー部110及びゲートドライバー220を制御する。   The control unit 130 performs display control of the electro-optical panel 12 and control of the temperature detection circuit 140. Specifically, for example, display data (image data) is received from the host device 310 via the host I / F unit 160, the ambient temperature detection control is performed for the temperature detection circuit 140, and the source driver unit 110 and the gate are controlled. The driver 220 is controlled.

制御部130は、電気光学パネル12の表示制御期間と異なる期間において(ずれたタイミングで)温度検出回路140が温度検出を行うように、温度検出回路140を制御する。表示制御期間とは、集積回路装置100及びゲートドライバー220が、電気光学パネル12に対して駆動信号を出力する期間である。具体的には、ソースドライバー部110が制御部130の制御によりソース線16を介して駆動信号電圧を印加し、ゲートドライバー220が制御部130の制御によりゲート線14を介して画素選択トランジスター22をオン状態にすることにより、画素電極26を所望の電圧に設定する期間である。   The control unit 130 controls the temperature detection circuit 140 so that the temperature detection circuit 140 detects the temperature in a period different from the display control period of the electro-optical panel 12 (at a shifted timing). The display control period is a period during which the integrated circuit device 100 and the gate driver 220 output a drive signal to the electro-optical panel 12. Specifically, the source driver unit 110 applies a drive signal voltage through the source line 16 under the control of the control unit 130, and the gate driver 220 applies the pixel selection transistor 22 through the gate line 14 under the control of the control unit 130. This is a period in which the pixel electrode 26 is set to a desired voltage by being turned on.

温度検出回路140は、集積回路装置100の外部の温度検出素子RTHを用いて環境温度の検出を行う。温度検出回路140は、温度検出用モニター端子TTSを介して、温度検出素子RTHからの検出電圧VTSを受け取る。温度検出回路140は、検出電圧VTSの電圧値をアナログ−デジタル変換するA/D変換回路を有する。なお、温度検出回路140の詳細については、後述する。   The temperature detection circuit 140 detects the environmental temperature using the temperature detection element RTH outside the integrated circuit device 100. The temperature detection circuit 140 receives the detection voltage VTS from the temperature detection element RTH via the temperature detection monitor terminal TTS. The temperature detection circuit 140 includes an A / D conversion circuit that performs analog-digital conversion on the voltage value of the detection voltage VTS. Details of the temperature detection circuit 140 will be described later.

波形情報記憶部150は、電気泳動パネル(電気光学パネル)12の表示状態を第1の表示状態から第2の表示状態に変化させる駆動波形情報を記憶する。第1の表示状態とは、例えば図2のマイクロカプセル30aに示す状態(黒が表示される状態)であって、第2の表示状態とは、例えば図2のマイクロカプセル30bに示す状態(白が表示される状態)である。制御部130は、温度検出回路140の検出結果に基づいて、環境温度に対応する駆動波形情報を選択する。ソースドライバー部110は、選択された駆動波形情報に基づいて、電気泳動パネル12のソース線16を駆動する。   The waveform information storage unit 150 stores drive waveform information for changing the display state of the electrophoretic panel (electro-optical panel) 12 from the first display state to the second display state. The first display state is, for example, the state shown in the microcapsule 30a in FIG. 2 (a state in which black is displayed), and the second display state is, for example, the state shown in the microcapsule 30b in FIG. Is displayed). The control unit 130 selects drive waveform information corresponding to the environmental temperature based on the detection result of the temperature detection circuit 140. The source driver unit 110 drives the source line 16 of the electrophoresis panel 12 based on the selected drive waveform information.

ホストI/F(インターフェース)部160は、インターフェース端子群TGIFを介して、ホスト装置310との間の通信を行う。ホストI/F(インターフェース)部160は、例えばシリアルインターフェースや、ホスト装置からのアクセス毎に内部パルスを発生してメモリーにアクセスするMPUインターフェースや、ドットクロックにより動画のRGBデータを書き込むRGBインターフェースなどである。ホスト装置310は、例えば表示コントローラーなどであって、ホストI/F(インターフェース)部160を介して、画像データや制御コマンドなどを制御部130に送信する。   The host I / F (interface) unit 160 performs communication with the host device 310 via the interface terminal group TGIF. The host I / F (interface) unit 160 is, for example, a serial interface, an MPU interface that generates an internal pulse for each access from the host device and accesses the memory, or an RGB interface that writes RGB data of a moving image using a dot clock. is there. The host device 310 is, for example, a display controller, and transmits image data, control commands, and the like to the control unit 130 via a host I / F (interface) unit 160.

表示メモリーブロック170は、電気光学パネル12に表示される画像データを記憶する。   The display memory block 170 stores image data displayed on the electro-optical panel 12.

ゲートドライバー220は、集積回路装置100が有する制御部130の制御により、電気光学パネル12のゲート線14を駆動する。   The gate driver 220 drives the gate line 14 of the electro-optical panel 12 under the control of the control unit 130 included in the integrated circuit device 100.

温度検出素子RTHは、電気泳動パネル用温度検出素子であって、例えばサーミスターである。温度検出素子(サーミスター)RTHの一端は接地端子TGNDに接続され、他端は温度検出用抵抗素子RSの一端及び温度検出用モニター端子TTSに接続される。温度検出用抵抗素子RSの他端は基準電圧端子TRFに接続される。   The temperature detection element RTH is an electrophoretic panel temperature detection element, for example, a thermistor. One end of the temperature detection element (thermistor) RTH is connected to the ground terminal TGND, and the other end is connected to one end of the temperature detection resistance element RS and the temperature detection monitor terminal TTS. The other end of the temperature detecting resistance element RS is connected to the reference voltage terminal TRF.

EPDパネルでは、ソースドライバー部110が、例えば図3に示したような駆動波形によりソース線16を駆動する。EPDパネル12の画素は温度特性をもつために、環境温度を測定し、環境温度に対応する駆動波形を用いる必要がある。また、多階調表示のEPDパネルでは、2値表示の場合に比べて、より高い精度で温度検出が必要になる。そのため、電気泳動パネル用温度検出素子RTHを設けて、環境温度を検出し、検出された環境温度に対応する駆動波形を選択する。具体的には、波形情報記憶部150に駆動波形情報を記憶しておき、制御部130が、温度検出回路140の検出結果に基づいて、環境温度に対応する駆動波形情報を選択する。   In the EPD panel, the source driver unit 110 drives the source line 16 with a drive waveform as shown in FIG. 3, for example. Since the pixels of the EPD panel 12 have temperature characteristics, it is necessary to measure the environmental temperature and use a drive waveform corresponding to the environmental temperature. In addition, the EPD panel for multi-gradation display requires temperature detection with higher accuracy than in the case of binary display. Therefore, an electrophoretic panel temperature detection element RTH is provided to detect the environmental temperature and select a driving waveform corresponding to the detected environmental temperature. Specifically, drive waveform information is stored in the waveform information storage unit 150, and the control unit 130 selects drive waveform information corresponding to the environmental temperature based on the detection result of the temperature detection circuit 140.

昇圧制御回路120が昇圧制御を行う際には、昇圧用外部接続端子群TGBSTから、昇圧用クロック信号が出力される。また、ホストI/F部160がホスト装置310との間の通信を行う際には、インターフェース端子群TGIFを介して、データ信号などが入出力される。これらの信号から発生するノイズが温度検出素子RTHからの検出電圧VTSに重畳された場合には、正確な温度検出が難しくなる。そこで後述するように、本実施形態の集積回路装置100及び電気光学装置200では、これらの信号からのノイズにより温度検出が影響を受けないように、昇圧用外部接続端子群TGBST及びインターフェース端子群TGIFが配置される。   When the boost control circuit 120 performs boost control, a boost clock signal is output from the boost external connection terminal group TGBST. When the host I / F unit 160 performs communication with the host device 310, data signals and the like are input / output via the interface terminal group TGIF. When noise generated from these signals is superimposed on the detection voltage VTS from the temperature detection element RTH, accurate temperature detection becomes difficult. Therefore, as will be described later, in the integrated circuit device 100 and the electro-optical device 200 of this embodiment, the boosting external connection terminal group TGBST and the interface terminal group TGIF are set so that the temperature detection is not affected by noise from these signals. Is placed.

図5に、本実施形態の温度検出回路140の構成例を示す。温度検出回路140は、温度検出素子(サーミスター)RTHからの検出電圧VTSをアナログ−デジタル変換するA/D変換回路を有する。A/D変換回路は、ラダー抵抗素子RA、スイッチ素子SW1〜SWn(nは2以上の整数)、コンパレーターCMPを含む。なお、本実施形態の温度検出回路140は図5の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。   FIG. 5 shows a configuration example of the temperature detection circuit 140 of the present embodiment. The temperature detection circuit 140 includes an A / D conversion circuit that performs analog-digital conversion on the detection voltage VTS from the temperature detection element (thermistor) RTH. The A / D conversion circuit includes a ladder resistor element RA, switch elements SW1 to SWn (n is an integer of 2 or more), and a comparator CMP. Note that the temperature detection circuit 140 of the present embodiment is not limited to the configuration of FIG. 5, and various components such as omitting some of the components, replacing them with other components, and adding other components. Variations are possible.

ラダー抵抗素子RAの一端には基準電圧VRF(例えば2V)が印加され、他端は接地ノードGNDに接続される。ラダー抵抗素子RAには、n個のタップが設けられ、各タップにはスイッチ素子SW1〜SWnのうちの対応するスイッチ素子が接続される。   A reference voltage VRF (for example, 2V) is applied to one end of the ladder resistance element RA, and the other end is connected to the ground node GND. The ladder resistor element RA is provided with n taps, and the corresponding switch element among the switch elements SW1 to SWn is connected to each tap.

スイッチ素子SW1〜SWnは、制御部130からの比較電圧設定情報ADに基づいて、いずれか1つがオン状態に設定され、他はオフ状態に設定される。こうすることで、ラダー抵抗素子RAにより分圧されたn個の電圧のうちの比較電圧設定情報ADに対応する電圧が、比較電圧VAとしてコンパレーターCMPの反転入力ノード(−)に入力される。例えば、基準電圧VRFが2Vであり、デジタル値ADが9ビットで表現される場合には、n=2=512となり、0V〜2Vの範囲の512個の電圧のうちの1つが選択されて、コンパレーターCMPに入力される。 One of the switch elements SW <b> 1 to SWn is set to an on state based on the comparison voltage setting information AD from the control unit 130, and the other is set to an off state. By doing so, a voltage corresponding to the comparison voltage setting information AD among the n voltages divided by the ladder resistor element RA is input as the comparison voltage VA to the inverting input node (−) of the comparator CMP. . For example, when the reference voltage VRF is 2V and the digital value AD is expressed by 9 bits, n = 2 9 = 512, and one of 512 voltages in the range of 0V to 2V is selected. , Input to the comparator CMP.

コンパレーターCMPの非反転入力ノード(+)には、サーミスターRTH(広義には温度検出素子230)の一端の電圧である検出電圧VTSが入力され、検出電圧VTSと比較電圧VAとが比較される。コンパレーターCMPは、VTS>VAである場合には、コンパレーター出力CMPOUTとしてHレベル(高電位レベル)を出力する。一方、VTS<VAである場合には、コンパレーター出力CMPOUTとしてLレベル(低電位レベル)を出力する。   A detection voltage VTS, which is a voltage at one end of the thermistor RTH (temperature detection element 230 in a broad sense), is input to the non-inverting input node (+) of the comparator CMP, and the detection voltage VTS and the comparison voltage VA are compared. The When VTS> VA, the comparator CMP outputs an H level (high potential level) as the comparator output CMPOUT. On the other hand, when VTS <VA, L level (low potential level) is output as the comparator output CMPOUT.

制御部130は、コンパレーター出力CMPOUTに基づいて比較電圧設定情報ADを出力し、比較電圧VAを設定する。そして設定された比較電圧VAと検出電圧VTSとの比較結果CMPOUTに基づいて、比較電圧設定情報ADを更新する。更新された比較電圧設定情報ADに対応する比較電圧VAと検出電圧VTSとの比較結果CMPOUTに基づいて、さらに比較電圧設定情報ADを更新する。このように逐次比較を行うことで、検出電圧VTSに対応するデジタル値、即ちデジタル値に変換された温度情報を得ることができる。   The control unit 130 outputs the comparison voltage setting information AD based on the comparator output CMPOUT, and sets the comparison voltage VA. Then, the comparison voltage setting information AD is updated based on the comparison result CMPOUT between the set comparison voltage VA and the detection voltage VTS. The comparison voltage setting information AD is further updated based on the comparison result CMPOUT between the comparison voltage VA corresponding to the updated comparison voltage setting information AD and the detection voltage VTS. By performing successive comparison in this way, a digital value corresponding to the detected voltage VTS, that is, temperature information converted into a digital value can be obtained.

制御部130は、表示制御期間において、温度検出回路140のうちの少なくとも一部の回路の動作を非動作状態に設定することができる。具体的には、表示制御期間において、温度検出回路140が有するA/D変換回路の動作を非動作状態に設定する。例えば、制御部130はコンパレーターCMPに対して制御信号CMPONを出力することにより、表示制御期間においてコンパレーターCMPの動作を非動作状態に設定することができる。   The control unit 130 can set the operation of at least some of the temperature detection circuits 140 to a non-operation state during the display control period. Specifically, in the display control period, the operation of the A / D conversion circuit included in the temperature detection circuit 140 is set to a non-operation state. For example, the control unit 130 can set the operation of the comparator CMP to a non-operation state during the display control period by outputting the control signal CMPON to the comparator CMP.

サーミスターRTH(温度検出素子)の一端は抵抗素子RSに接続され、他端は接地ノードGNDに接続される。抵抗素子RSの一端には基準電圧VRFが印加される。基準電圧VRFが温度検出用抵抗素子RSとサーミスターRTHとによって分圧された電圧(検出電圧)VTSが、温度検出用モニター端子TTSに入力される。環境温度によりサーミスターRTHの抵抗値が変化するから、抵抗素子RSとサーミスターRTHとで分圧された電圧である検出電圧VTSも環境温度により変化する。従って、検出電圧VTSの電圧値を測定することで環境温度を測定することができる。   One end of the thermistor RTH (temperature detection element) is connected to the resistance element RS, and the other end is connected to the ground node GND. A reference voltage VRF is applied to one end of the resistance element RS. A voltage (detection voltage) VTS obtained by dividing the reference voltage VRF by the temperature detection resistor element RS and the thermistor RTH is input to the temperature detection monitor terminal TTS. Since the resistance value of the thermistor RTH changes depending on the environmental temperature, the detection voltage VTS that is a voltage divided by the resistance element RS and the thermistor RTH also changes depending on the environmental temperature. Therefore, the environmental temperature can be measured by measuring the voltage value of the detection voltage VTS.

図6は、図5に示した温度検出回路140の逐次比較による検出動作を説明する図である。横軸に比較回数、縦軸に比較電圧設定情報AD(9ビット)を示す。   FIG. 6 is a diagram for explaining a detection operation by successive comparison of the temperature detection circuit 140 shown in FIG. The horizontal axis indicates the number of comparisons, and the vertical axis indicates the comparison voltage setting information AD (9 bits).

図6に示すように、最初に制御部130はADを100h(16進数の100)に設定する。100hに対応する電圧値は検出電圧VTSより大きいから、第1回目の比較では、コンパレーターCMPはCMPOUTとしてLレベルを出力する。制御部130は、この比較結果に基づいて、ADを080hに設定する。080hに対応する電圧値は検出電圧VTSより小さいから、第2回目の比較では、コンパレーターCMPはCMPOUTとしてHレベルを出力する。制御部130は、この比較結果に基づいて、ADを0C0hに設定する。0C0hに対応する電圧値は検出電圧VTSより大きいから、第3回目の比較では、コンパレーターCMPはCMPOUTとしてLレベルを出力する。このように比較を繰り返すことにより、例えば第9回目の比較により検出電圧VTSに対応するデジタル値、即ちデジタル値に変換された温度情報として0A3hを得ることができる。   As shown in FIG. 6, first, the control unit 130 sets AD to 100h (hexadecimal number 100). Since the voltage value corresponding to 100h is larger than the detection voltage VTS, the comparator CMP outputs the L level as CMPOUT in the first comparison. The control unit 130 sets AD to 080h based on the comparison result. Since the voltage value corresponding to 080h is smaller than the detection voltage VTS, the comparator CMP outputs an H level as CMPOUT in the second comparison. The control unit 130 sets AD to 0C0h based on the comparison result. Since the voltage value corresponding to 0C0h is larger than the detection voltage VTS, the comparator CMP outputs L level as CMPOUT in the third comparison. By repeating the comparison in this way, for example, 0A3h can be obtained as the digital value corresponding to the detected voltage VTS by the ninth comparison, that is, the temperature information converted into the digital value.

図7は、温度検出回路140の各信号のタイミングチャートの一例である。図7には、集積回路装置100の電源電圧VDD、基準電圧VRF、制御信号CMPON、比較電圧設定情報AD(9ビット)、コンパレーター出力信号CMPOUTを示す。   FIG. 7 is an example of a timing chart of each signal of the temperature detection circuit 140. FIG. 7 shows the power supply voltage VDD, the reference voltage VRF, the control signal CMPON, the comparison voltage setting information AD (9 bits), and the comparator output signal CMPOUT of the integrated circuit device 100.

電源電圧VDDが立ち上がった後、基準電圧VRFが立ち上がり、ADは初期値000hに設定される。このときは制御信号CMPONがLレベルであるから、コンパレーターCMPは非動作状態である。次に制御信号CMPONがHレベルに設定されて、コンパレーターCMPが動作状態となり、検出電圧VTSと比較電圧VAとが比較される。ADは初期値000hであり、コンパレーター出力信号CMPOUTはHレベルである。次にADが100hに設定され、CMPOUTはLレベルになる。制御部130はt1のタイミングでこれをラッチする。そしてADが080hに設定され、CMPOUTはHレベルになり、制御部130はt2のタイミングでこれをラッチする。このように比較を繰り返して、最終的にADは0A3hに設定される。最終的なADの値が決定された後、制御信号CMPONがLレベルに設定されて、コンパレーターCMPは非動作状態となる。   After the power supply voltage VDD rises, the reference voltage VRF rises and AD is set to an initial value 000h. At this time, since the control signal CMPON is at L level, the comparator CMP is in a non-operating state. Next, the control signal CMPON is set to the H level, the comparator CMP is activated, and the detection voltage VTS is compared with the comparison voltage VA. AD is an initial value 000h, and the comparator output signal CMPOUT is at the H level. Next, AD is set to 100h, and CMPOUT becomes L level. The control unit 130 latches this at the timing t1. Then, AD is set to 080h, CMPOUT becomes H level, and the control unit 130 latches it at timing t2. Thus, the comparison is repeated, and finally AD is set to 0A3h. After the final AD value is determined, the control signal CMPON is set to the L level, and the comparator CMP becomes inoperative.

図8は、本実施形態の集積回路装置100とホスト装置310との間で通信されるReady信号及びコマンドのタイミングチャートの一例である。Ready信号は、集積回路装置100からホスト装置310に対して送信される。Ready信号がHレベルの期間に、ホスト装置310はコマンドを送信することができるが、Ready信号がLレベルの期間には、ホスト装置310はコマンドを送信することができない。   FIG. 8 is an example of a timing chart of a Ready signal and a command communicated between the integrated circuit device 100 and the host device 310 according to the present embodiment. The Ready signal is transmitted from the integrated circuit device 100 to the host device 310. While the Ready signal is at the H level, the host device 310 can transmit a command. However, when the Ready signal is at the L level, the host device 310 cannot transmit the command.

図8に示すように、Ready信号がHレベルの期間に、ホスト装置310がパネル書き込みコマンドを送信し、制御部130はパネル書き込みコマンドに基づいて電気光学パネル12の表示制御を行う。制御部130は、表示制御を行う期間(表示制御期間)にはReady信号をLレベルに設定する。そして表示制御期間の終了後にReady信号をHレベルに戻す。Ready信号がHレベルに復帰することにより、ホスト装置310は、温度検出コマンドを送信することができる。制御部130は受信した温度検出コマンドに基づいて温度検出の制御を行い、温度検出期間にはReady信号をLレベルに設定する。このようにすることで、表示制御期間と異なる期間において(ずれたタイミングで)、温度検出を行うことができる。   As shown in FIG. 8, the host device 310 transmits a panel writing command during the period when the Ready signal is at the H level, and the control unit 130 performs display control of the electro-optical panel 12 based on the panel writing command. The control unit 130 sets the Ready signal to the L level during the display control period (display control period). Then, the Ready signal is returned to the H level after the end of the display control period. When the Ready signal returns to the H level, the host device 310 can transmit a temperature detection command. The control unit 130 performs temperature detection control based on the received temperature detection command, and sets the Ready signal to L level during the temperature detection period. In this way, temperature detection can be performed in a period different from the display control period (at a shifted timing).

なお、本実施形態の集積回路装置100では、図8に示したようにReady信号を用いる構成に限定されるものではない。例えばReady信号を用いない構成では、ホスト装置310が表示制御期間に温度検出コマンドを送信する場合があり得るが、この場合には、表示制御期間の終了後に、制御部130が温度検出の制御を行えばよい。   Note that the integrated circuit device 100 of the present embodiment is not limited to the configuration using the Ready signal as shown in FIG. For example, in a configuration that does not use the Ready signal, the host device 310 may transmit a temperature detection command during the display control period. In this case, the control unit 130 controls the temperature detection after the display control period ends. Just do it.

図9に、昇圧電圧生成用素子210の詳細な構成例を示す。図9に示す昇圧電圧生成用素子210は、ゲートドライバー220の電源電圧VGH、VGLを生成する昇圧回路用素子であって、ダイオードDA1、DA2、DB1、DB2及びキャパシターCA1、CA2、CA3、CB1、CB2、CB3を含む。なお、本実施形態の昇圧電圧生成用素子210は図9の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。   FIG. 9 shows a detailed configuration example of the boosted voltage generating element 210. A boosting voltage generating element 210 shown in FIG. 9 is a boosting circuit element for generating power supply voltages VGH and VGL of the gate driver 220, and includes diodes DA1, DA2, DB1, DB2 and capacitors CA1, CA2, CA3, CB1, Includes CB2 and CB3. Note that the boosted voltage generating element 210 of the present embodiment is not limited to the configuration of FIG. 9, and some of the components are omitted, replaced with other components, or other components are added. Various modifications are possible.

図9の昇圧電圧生成用素子210は、第1及び第2の昇圧回路(チャージポンプ回路)を構成し、ゲートドライバー220の高電位側電源電圧(例えば20V)VGH及び低電位側電源電圧(例えば−20V)VGLをそれぞれ出力する。   9 constitutes first and second booster circuits (charge pump circuits), and the high-potential-side power supply voltage (for example, 20V) VGH and the low-potential-side power supply voltage (for example, the gate driver 220). −20V) Output VGL respectively.

第1のダイオードDA1(DB1)は、昇圧基準電圧端子TVSH(TVSL)と第1のノードNA1(NB1)との間に設けられる。また、第2のダイオードDA2(DB2)は、第1のノードNA1(NB1)と電圧出力ノードNGH(NGL)との間に設けられる。   The first diode DA1 (DB1) is provided between the boost reference voltage terminal TVSH (TVSL) and the first node NA1 (NB1). The second diode DA2 (DB2) is provided between the first node NA1 (NB1) and the voltage output node NGH (NGL).

第1のキャパシターCA1(CB1)は、昇圧用クロック端子TVCKH(TVCKL)と第1のノードNA1(NB1)との間に設けられる。第2のキャパシターCA2(CB2)は、電圧出力ノードNGH(NGL)と接地ノードGNDとの間に設けられる。また、第3のキャパシターCA3(CB3)は、昇圧基準電圧端子TVSH(TVSL)と接地ノードGNDとの間に設けられる。   The first capacitor CA1 (CB1) is provided between the boosting clock terminal TVCKH (TVCKL) and the first node NA1 (NB1). The second capacitor CA2 (CB2) is provided between the voltage output node NGH (NGL) and the ground node GND. The third capacitor CA3 (CB3) is provided between the boost reference voltage terminal TVSH (TVSL) and the ground node GND.

昇圧用クロック信号VCKHは、Lレベル(低電位レベル)が0V(GNDレベル)でありHレベル(高電位レベル)がVA(>0V)であるクロック信号である。昇圧基準電圧VSHは、ソースドライバー部110の高電位側電源電圧(例えば15V)である。   The boosting clock signal VCKH is a clock signal whose L level (low potential level) is 0 V (GND level) and H level (high potential level) is VA (> 0 V). The boost reference voltage VSH is a high-potential side power supply voltage (for example, 15 V) of the source driver unit 110.

昇圧用クロック信号VCKLは、Lレベル(低電位レベル)が−VAであり、Hレベル(高電位レベル)が0V(GNDレベル)であるクロック信号である。昇圧基準電圧VSLは、ソースドライバー部110の低電位側電源電圧(例えば−15V)である。   The boosting clock signal VCKL is a clock signal having an L level (low potential level) of −VA and an H level (high potential level) of 0 V (GND level). The boost reference voltage VSL is a low-potential-side power supply voltage (for example, −15 V) of the source driver unit 110.

第1の昇圧回路は、以下のように動作する。昇圧用クロック信号VCKHがLレベル(0V)である期間には、キャパシターCA1には電圧VSH−VFが印加され、この電圧に対応する電荷が蓄積される。また、キャパシターCA2には電圧VSH−2×VFが印加され、この電圧に対応する電荷が蓄積される。ここでVFはダイオードDA1、DA2の順方向電圧である。   The first booster circuit operates as follows. During the period in which the boosting clock signal VCKH is at the L level (0 V), the voltage VSH-VF is applied to the capacitor CA1, and charges corresponding to this voltage are accumulated. Further, the voltage VSH-2 × VF is applied to the capacitor CA2, and charges corresponding to this voltage are accumulated. Here, VF is a forward voltage of the diodes DA1 and DA2.

次に昇圧用クロック信号VCKHがHレベル、即ち電圧VAである期間には、昇圧用クロック端子TVCKHの電位がVAまで持ち上げられるから、ノードNA1の電位はVSH−VF+VAまで上昇する。これによってキャパシターCA1の電荷がダイオードDA2を介してキャパシターCA2に移動し、電圧出力ノードNGHの電位が上昇する。これを繰り返すことで、電圧出力ノードNGHにはVSH+VA−2×VFの電圧が生成される。このようにして、第1の昇圧回路により、ゲートドライバー220の高電位側電源電圧VGH=VSH+VA−2×VFが生成される。例えば、VSH=15V、VA=6V、VF=0.5Vである場合には、VGH=20Vである。   Next, during the period in which the boosting clock signal VCKH is at the H level, that is, the voltage VA, the potential of the boosting clock terminal TVCKH is raised to VA, so that the potential of the node NA1 rises to VSH−VF + VA. As a result, the charge of the capacitor CA1 moves to the capacitor CA2 via the diode DA2, and the potential of the voltage output node NGH rises. By repeating this, a voltage of VSH + VA−2 × VF is generated at the voltage output node NGH. In this manner, the first booster circuit generates the high-potential-side power supply voltage VGH = VSH + VA−2 × VF for the gate driver 220. For example, when VSH = 15V, VA = 6V, and VF = 0.5V, VGH = 20V.

第2の昇圧回路の動作は、電流の向き及び電荷の極性が逆になるだけで、第1の昇圧回路の動作と同様であるから、詳細な説明を省略する。第2の昇圧回路により、ゲートドライバー220の低電位側電源電圧VGL=VSL−VA+2×VFが生成される。例えば、VSL=−15V、VA=6V、VF=0.5Vである場合には、VGL=−20Vである。   The operation of the second booster circuit is the same as the operation of the first booster circuit except that the direction of current and the polarity of charge are reversed, and thus detailed description thereof is omitted. The second booster circuit generates the low-potential-side power supply voltage VGL = VSL−VA + 2 × VF for the gate driver 220. For example, when VSL = −15V, VA = 6V, and VF = 0.5V, VGL = −20V.

図10に、内部昇圧回路180及び昇圧電圧生成用素子210の構成例を示す。図10に示す昇圧電圧生成用素子210は、内部昇圧回路180用フライングキャパシターであって、複数のキャパシターCC1、CC2、CC3、CC4・・・を含む。   FIG. 10 shows a configuration example of the internal booster circuit 180 and the boosted voltage generating element 210. 10 is a flying capacitor for the internal booster circuit 180, and includes a plurality of capacitors CC1, CC2, CC3, CC4...

内部昇圧回路180は、1次昇圧回路BST1、2次昇圧回路BST2、3次昇圧回路BST3を含む。これら昇圧回路BST1〜BST3は、昇圧用外部接続端子群TGBSTを介してフライングキャパシターCC1、CC2、CC3、CC4・・・と接続される。内部昇圧回路180は、昇圧制御回路120の昇圧制御に基づいて、ソースドライバー部110の電源電圧VSH、VSLを生成する。   Internal booster circuit 180 includes a primary booster circuit BST1, a secondary booster circuit BST2, and a tertiary booster circuit BST3. These booster circuits BST1 to BST3 are connected to the flying capacitors CC1, CC2, CC3, CC4... Via the boosting external connection terminal group TGBST. The internal booster circuit 180 generates the power supply voltages VSH and VSL of the source driver unit 110 based on the boost control of the boost control circuit 120.

図11に、本実施形態の集積回路装置100における端子配置及び回路配置の一例を示す。上述したように、EPDパネル、特に多階調表示のEPDパネルでは、高い精度の温度検出が必要になるが、昇圧用外部接続端子群TGBSTから出力される昇圧用クロック信号やインターフェース端子群TGIFを介して入出力されるデータ信号などによるノイズが温度検出素子RTHからの検出電圧VTSに重畳された場合には、正確な温度検出が難しくなる。そこで本実施形態の集積回路装置100では、昇圧用クロック信号やデータ信号などの影響を低減するために、例えば図11に示す端子配置及び回路配置を採用する。   FIG. 11 shows an example of terminal arrangement and circuit arrangement in the integrated circuit device 100 of this embodiment. As described above, an EPD panel, particularly a multi-tone display EPD panel, requires high-accuracy temperature detection. However, the boost clock signal output from the boost external connection terminal group TGBST and the interface terminal group TGIF are When noise due to a data signal input / output via the signal is superimposed on the detection voltage VTS from the temperature detection element RTH, accurate temperature detection becomes difficult. Therefore, in the integrated circuit device 100 according to the present embodiment, for example, the terminal arrangement and the circuit arrangement shown in FIG.

接地端子TGNDは、温度検出用モニター端子TTS及び基準電圧端子TRFとインターフェース端子群TGIFとの間に配置される。このようにすることで、接地端子に接続される接地線を、温度検出用モニター端子TTSに接続される配線及び基準電圧端子TRFに接続される配線とインターフェース端子群TGIFに接続される複数の信号線との間に配置することができる。その結果、接地線のシールド効果によって、インターフェース端子群TGIFを介して入出力されるデータ信号から発生するノイズが検出電圧VTSに与える影響を低減することができる。   The ground terminal TGND is disposed between the temperature detection monitor terminal TTS and the reference voltage terminal TRF and the interface terminal group TGIF. In this manner, the ground line connected to the ground terminal is converted into a plurality of signals connected to the wiring connected to the temperature detection monitor terminal TTS, the wiring connected to the reference voltage terminal TRF, and the interface terminal group TGIF. It can be placed between the lines. As a result, the influence of noise generated from the data signal input / output via the interface terminal group TGIF on the detection voltage VTS can be reduced by the shielding effect of the ground line.

また、接地端子TGNDは、温度検出用モニター端子TTS及び基準電圧端子TRFと昇圧用外部接続端子群TGBSTとの間に配置される。このようにすることで、接地端子に接続される接地線を、温度検出用モニター端子TTSに接続される配線及び基準電圧端子TRFに接続される配線と昇圧用外部接続端子群TGBSTに接続される複数の配線との間に配置することができる。その結果、接地線のシールド効果によって、昇圧用外部接続端子群TGBSTから出力される昇圧用クロック信号から発生するノイズが検出電圧VTSに与える影響を低減することができる。   The ground terminal TGND is disposed between the temperature detection monitor terminal TTS and the reference voltage terminal TRF and the boosting external connection terminal group TGBST. Thus, the ground line connected to the ground terminal is connected to the wiring connected to the temperature detection monitor terminal TTS, the wiring connected to the reference voltage terminal TRF, and the boosting external connection terminal group TGBST. It can arrange | position between several wiring. As a result, the effect of noise generated from the boosting clock signal output from the boosting external connection terminal group TGBST on the detection voltage VTS can be reduced by the shielding effect of the ground line.

温度検出回路140は、集積回路装置100において、制御部130との間に他の回路を挟んで配置される。ここで他の回路とは、集積回路装置100に含まれ、特定の機能を有する回路であって、温度検出回路140及び制御部130を除く回路である。例えば、温度検出回路140と制御部130との間に、表示メモリーブロック170が配置される。このようにすることで、温度検出回路140を制御部130などノイズを発生する回路から離して配置することができるから、ノイズが温度検出回路140の動作に与える影響を低減する、又は最小限にすることができる。   The temperature detection circuit 140 is disposed in the integrated circuit device 100 with another circuit interposed between the temperature detection circuit 140 and the control unit 130. Here, the other circuit is a circuit that is included in the integrated circuit device 100 and has a specific function, and is a circuit excluding the temperature detection circuit 140 and the control unit 130. For example, the display memory block 170 is disposed between the temperature detection circuit 140 and the control unit 130. By doing so, the temperature detection circuit 140 can be arranged away from a circuit that generates noise, such as the control unit 130, and thus the influence of noise on the operation of the temperature detection circuit 140 is reduced or minimized. can do.

また、温度検出回路140は、集積回路装置100の第1の短辺SE1との間に他の回路を挟まずに配置されてもよい。このようにすることで、温度検出回路140と第1の短辺SE1との間に他の回路が配置されないから、他の回路から発生するノイズなどが温度検出回路140の動作に与える影響を低減することができる。さらに制御部130などノイズを発生する回路を、第1の短辺SE1に対向する第2の短辺SE2側に配置することで、ノイズによる影響をより低減することができる。   In addition, the temperature detection circuit 140 may be arranged without interposing another circuit between the first short side SE1 of the integrated circuit device 100. In this way, since no other circuit is arranged between the temperature detection circuit 140 and the first short side SE1, the influence of noise generated from other circuits on the operation of the temperature detection circuit 140 is reduced. can do. Further, by arranging a circuit that generates noise, such as the control unit 130, on the second short side SE2 side facing the first short side SE1, the influence of noise can be further reduced.

また、温度検出回路140、昇圧制御回路120、表示メモリーブロック170、制御部130などの各回路を、第1の短辺SE1側から第2の短辺SE2側に向かって、即ち第1の短辺SE1に交差する長辺LEに沿って配置してもよい。こうすることで、温度検出用モニター端子TTS、基準電圧端子TRF、接地端子TGNDなどの各端子を長辺側に配置することができるから、各端子とフレキシブル基板FLXとを接続するガラス基板GLS上の配線を短くすることができる。   Further, each circuit such as the temperature detection circuit 140, the boost control circuit 120, the display memory block 170, and the control unit 130 is moved from the first short side SE1 side to the second short side SE2 side, that is, the first short side SE2. You may arrange | position along the long side LE which cross | intersects side SE1. In this way, since the terminals such as the temperature detection monitor terminal TTS, the reference voltage terminal TRF, and the ground terminal TGND can be arranged on the long side, on the glass substrate GLS connecting the terminals and the flexible substrate FLX. Can be shortened.

集積回路装置100は、電気光学パネル12が形成されるガラス基板GLS上に実装される。集積回路装置100とホスト装置310とは、フレキシブル基板FLX上に配線された複数の信号線LGIFにより接続される。   The integrated circuit device 100 is mounted on a glass substrate GLS on which the electro-optical panel 12 is formed. The integrated circuit device 100 and the host device 310 are connected by a plurality of signal lines LGIF wired on the flexible substrate FLX.

温度検出素子(サーミスター)RTHは、フレキシブル基板FLX上に実装され、温度検出用モニター端子TTSと温度検出素子RTHとは、ガラス基板GLS上の配線及びフレキシブル基板FLX上の配線により接続される。   The temperature detection element (thermistor) RTH is mounted on the flexible substrate FLX, and the temperature detection monitor terminal TTS and the temperature detection element RTH are connected by wiring on the glass substrate GLS and wiring on the flexible substrate FLX.

昇圧電圧生成用素子210は、フレキシブル基板FLX上に実装され、昇圧用外部接続端子群TGBSTと昇圧電圧生成用素子210とは、ガラス基板GLS上の配線及びフレキシブル基板FLX上の配線により接続される。   The boosting voltage generating element 210 is mounted on the flexible substrate FLX, and the boosting external connection terminal group TGBST and the boosting voltage generating element 210 are connected by wiring on the glass substrate GLS and wiring on the flexible substrate FLX. .

接地配線LGNDは、フレキシブル基板FLX上の温度検出素子RTHと昇圧電圧生成用素子210との間に設けられる。なお、接地端子TGNDを複数設けてもよいし、また接地配線LGNDを複数設けてもよい。   The ground wiring LGND is provided between the temperature detection element RTH and the boosted voltage generation element 210 on the flexible substrate FLX. A plurality of ground terminals TGND may be provided, and a plurality of ground wirings LGND may be provided.

以上説明したように、本実施形態の集積回路装置100及び電気光学装置200によれば、環境温度を精度良く測定し、測定された温度に基づいて表示制御を行うことができるから、環境温度が変化した場合でも品質の高い画像を表示することなどが可能になる。   As described above, according to the integrated circuit device 100 and the electro-optical device 200 of this embodiment, the environmental temperature can be accurately measured, and display control can be performed based on the measured temperature. Even if it changes, it becomes possible to display a high-quality image.

3.電子機器
図12に、本実施形態の電子機器300の実装の一例を示す。電子機器300は、電気光学装置200、ホスト装置310、主基板MB、フレキシブル基板FLX、ガラス基板GLSを含む。電気光学装置200は、電気光学パネル12、集積回路装置100、ゲートドライバー220、温度検出素子RTHを含む。なお、本実施形態の電子機器300は図12の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
3. Electronic Device FIG. 12 shows an example of mounting the electronic device 300 of the present embodiment. The electronic apparatus 300 includes an electro-optical device 200, a host device 310, a main substrate MB, a flexible substrate FLX, and a glass substrate GLS. The electro-optical device 200 includes an electro-optical panel 12, an integrated circuit device 100, a gate driver 220, and a temperature detection element RTH. Note that the electronic apparatus 300 of the present embodiment is not limited to the configuration of FIG. 12, and various modifications such as omitting some of the components, replacing them with other components, and adding other components. Implementation is possible.

電気光学パネル12は、ガラス基板GLS上に形成され、集積回路装置100及びゲートドライバー220はガラス基板GLS上に実装される。   The electro-optical panel 12 is formed on the glass substrate GLS, and the integrated circuit device 100 and the gate driver 220 are mounted on the glass substrate GLS.

ホスト装置310は、主基板MBに実装され、フレキシブル基板FLXに設けられた複数の信号線LGIFを介して集積回路装置100と接続される。   The host device 310 is mounted on the main substrate MB and connected to the integrated circuit device 100 via a plurality of signal lines LGIF provided on the flexible substrate FLX.

図13に本実施形態の電子機器300の構成例を示す。この電子機器300は、電気光学パネル12、ホスト装置310、集積回路装置100、操作部320、記憶部330、通信部340を含む。なお、これらの一部の構成要素を省略し、他の構成要素を追加するなどの種々の変形実施が可能である。   FIG. 13 shows a configuration example of the electronic device 300 of the present embodiment. The electronic apparatus 300 includes an electro-optical panel 12, a host device 310, an integrated circuit device 100, an operation unit 320, a storage unit 330, and a communication unit 340. Various modifications such as omitting some of these components and adding other components are possible.

電気光学パネル12は、電子機器300の出力装置として各種画像(情報)を表示するためのものであり、例えばEPDパネルやECDパネルなどである。操作部320は、ユーザーが各種情報を入力するためのものであり、各種ボタン、キーボード等により実現できる。記憶部330は、画像データをなどの各種の情報を記憶するものであり、RAMやROM等により実現できる。通信部340は外部との通信処理を行うものである。   The electro-optical panel 12 is for displaying various images (information) as an output device of the electronic apparatus 300, and is, for example, an EPD panel or an ECD panel. The operation unit 320 is for a user to input various information, and can be realized by various buttons, a keyboard, and the like. The storage unit 330 stores various types of information such as image data, and can be realized by a RAM, a ROM, or the like. The communication unit 340 performs communication processing with the outside.

なお本実施形態により実現される電子機器としては、例えば、電子カード(クレジットカード、ポイントカード等)、電子ペーパー、リモコン、時計、携帯電話機、携帯情報端末、電卓等の種々の機器を挙げることができる。   Note that examples of the electronic device realized by the present embodiment include various devices such as an electronic card (credit card, point card, etc.), electronic paper, a remote control, a clock, a mobile phone, a portable information terminal, and a calculator. it can.

なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電気光学装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。   Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. Accordingly, all such modifications are intended to be included in the scope of the present invention. For example, a term described at least once together with a different term having a broader meaning or the same meaning in the specification or the drawings can be replaced with the different term in any part of the specification or the drawings. In addition, the configurations and operations of the integrated circuit device, the electro-optical device, and the electronic apparatus are not limited to those described in this embodiment, and various modifications can be made.

12 電気光学パネル(EPDパネル)、14 ゲート線、16 ソース線、
20 画素、24 保持容量、26 画素電極、28 対向電極、
30 マイクロカプセル、31 流体、32 黒粒子、33 白粒子、
100 集積回路装置、110 ソースドライバー部、120 昇圧制御回路、
130 制御部、140 温度検出回路、150 波形情報記憶部、
160 ホストI/F部、170 表示メモリーブロック、180 内部昇圧回路、
200 電気光学装置、
210 昇圧電圧生成用素子、220 ゲートドライバー、
300 電子機器、310 ホスト装置、320 操作部、
330 記憶部、340 通信部、
RTH 温度検出素子、TTS 温度検出用モニター端子、TRF 基準電圧端子、
TGND 接地端子、TGIF インターフェース端子群、TGBST 昇圧用外部接続端子群
12 electro-optic panel (EPD panel), 14 gate lines, 16 source lines,
20 pixels, 24 storage capacitors, 26 pixel electrodes, 28 counter electrodes,
30 microcapsules, 31 fluid, 32 black particles, 33 white particles,
100 integrated circuit device, 110 source driver unit, 120 boost control circuit,
130 control unit, 140 temperature detection circuit, 150 waveform information storage unit,
160 host I / F unit, 170 display memory block, 180 internal booster circuit,
200 electro-optic device,
210 boosted voltage generating element, 220 gate driver,
300 electronic device, 310 host device, 320 operation unit,
330 storage unit, 340 communication unit,
RTH temperature detection element, TTS temperature detection monitor terminal, TRF reference voltage terminal,
TGND ground terminal, TGIF interface terminal group, TGBST boost external connection terminal group

Claims (16)

集積回路装置の外部の温度検出素子を用いて環境温度の検出を行う温度検出回路と、
電気光学パネルの表示制御及び前記温度検出回路の制御を行う制御部と、
前記温度検出素子に接続される温度検出用モニター端子と、
接地端子と、
ホスト装置に接続されるインターフェース端子群とを含み、
前記接地端子は、
前記温度検出用モニター端子と前記インターフェース端子群との間に配置されることを特徴とする集積回路装置。
A temperature detection circuit that detects an environmental temperature using a temperature detection element outside the integrated circuit device; and
A control unit that performs display control of the electro-optic panel and control of the temperature detection circuit;
A temperature detection monitor terminal connected to the temperature detection element;
A grounding terminal;
An interface terminal group connected to the host device,
The ground terminal is
An integrated circuit device, wherein the integrated circuit device is disposed between the monitor terminal for temperature detection and the interface terminal group.
請求項1において、
集積回路装置の外部の昇圧電圧生成用素子に接続される昇圧用外部接続端子群を含み、
前記接地端子は、前記温度検出用モニター端子と前記昇圧用外部接続端子群との間に配置されることを特徴とする集積回路装置。
In claim 1,
A boost external connection terminal group connected to an external boost voltage generating element of the integrated circuit device;
The integrated circuit device, wherein the ground terminal is disposed between the temperature detection monitor terminal and the boost external connection terminal group.
請求項2において、
前記昇圧電圧生成用素子は、
前記電気光学パネルのゲート線を駆動するゲートドライバーの電源電圧を生成する昇圧回路用素子であり、
前記昇圧用外部接続端子群は、前記昇圧回路用素子に接続されることを特徴とする集積回路装置。
In claim 2,
The boost voltage generating element includes:
An element for a booster circuit that generates a power supply voltage of a gate driver that drives a gate line of the electro-optical panel;
2. The integrated circuit device according to claim 1, wherein the boosting external connection terminal group is connected to the boosting circuit element.
請求項2又は3において、
前記電気光学パネルのソース線を駆動するソースドライバー部と、
前記ソースドライバー部の電源電圧を生成する内部昇圧回路とを含み、
前記昇圧電圧生成用素子は、前記内部昇圧回路用フライングキャパシターであり、
前記昇圧用外部接続端子群は、前記フライングキャパシターに接続されることを特徴とする集積回路装置。
In claim 2 or 3,
A source driver section for driving a source line of the electro-optical panel;
An internal booster circuit for generating a power supply voltage of the source driver unit,
The boost voltage generating element is the flying capacitor for the internal boost circuit,
2. The integrated circuit device according to claim 1, wherein the boosting external connection terminal group is connected to the flying capacitor.
請求項1乃至4のいずれかにおいて、
前記温度検出素子は、サーミスターであって、
前記接地端子は、前記サーミスターの一端に接続され、
前記温度検出用モニター端子は、前記サーミスターの他端に接続されることを特徴とする集積回路装置。
In any one of Claims 1 thru | or 4,
The temperature detecting element is a thermistor,
The ground terminal is connected to one end of the thermistor,
The integrated circuit device, wherein the temperature detection monitor terminal is connected to the other end of the thermistor.
請求項5において、
温度検出用の基準電圧が出力される基準電圧端子を含み、
前記サーミスターの他端に、温度検出用抵抗素子の一端が接続され、
前記基準電圧端子に、前記温度検出用抵抗素子の他端が接続され、
前記基準電圧が前記温度検出用抵抗素子と前記サーミスターとによって分圧された電圧が、前記温度検出用モニター端子に入力されることを特徴とする集積回路装置。
In claim 5,
Including a reference voltage terminal from which a reference voltage for temperature detection is output,
One end of a resistance element for temperature detection is connected to the other end of the thermistor,
The other end of the temperature detecting resistance element is connected to the reference voltage terminal,
An integrated circuit device, wherein a voltage obtained by dividing the reference voltage by the temperature detecting resistance element and the thermistor is input to the temperature detecting monitor terminal.
請求項1乃至6のいずれかにおいて、
前記制御部は、
前記電気光学パネルの表示制御期間と異なる期間において前記温度検出回路が温度検出を行うように、前記温度検出回路を制御することを特徴とする集積回路装置。
In any one of Claims 1 thru | or 6.
The controller is
An integrated circuit device, wherein the temperature detection circuit is controlled so that the temperature detection circuit performs temperature detection in a period different from a display control period of the electro-optical panel.
請求項1乃至7のいずれかにおいて、
前記温度検出回路は、集積回路装置において、前記制御部との間に他の回路を挟んで配置されることを特徴とする集積回路装置。
In any one of Claims 1 thru | or 7,
In the integrated circuit device, the temperature detection circuit is disposed with another circuit interposed between the temperature detection circuit and the control unit.
請求項1乃至8のいずれかにおいて、
前記温度検出回路は、集積回路装置の第1の短辺との間に他の回路を挟まずに配置されることを特徴とする集積回路装置。
In any one of Claims 1 thru | or 8.
The integrated circuit device, wherein the temperature detection circuit is arranged without interposing another circuit between the first short side of the integrated circuit device.
請求項1乃至9のいずれかにおいて、
前記電気光学パネルに表示される画像データを記憶する表示メモリーブロックを含み、
前記温度検出回路と前記制御部との間に、前記表示メモリーブロックが配置されることを特徴とする集積回路装置。
In any one of Claims 1 thru | or 9,
A display memory block for storing image data displayed on the electro-optical panel;
The integrated circuit device, wherein the display memory block is disposed between the temperature detection circuit and the control unit.
請求項1乃至10のいずれかにおいて、
前記電気光学パネルは、電気泳動パネルであり、
前記温度検出素子は、前記電気泳動パネル用温度検出素子であり、
前記電気泳動パネルの表示状態を第1の表示状態から第2の表示状態に変化させる駆動波形情報を記憶する波形情報記憶部を更に含み、
前記制御部は、
前記温度検出部の検出結果に基づいて、環境温度に対応する前記駆動波形情報を選択し、選択された前記駆動波形情報に基づいて、前記電気泳動パネルを駆動する制御を行うことを特徴とする集積回路装置。
In any one of Claims 1 thru | or 10.
The electro-optical panel is an electrophoretic panel;
The temperature detection element is the temperature detection element for the electrophoresis panel,
A waveform information storage unit for storing drive waveform information for changing the display state of the electrophoretic panel from the first display state to the second display state;
The controller is
The drive waveform information corresponding to an environmental temperature is selected based on the detection result of the temperature detection unit, and the electrophoretic panel is controlled based on the selected drive waveform information. Integrated circuit device.
電気光学パネルが形成されるガラス基板と、
前記ガラス基板上に実装され、前記電気光学パネルを駆動する集積回路装置と、
前記集積回路装置とホスト装置との間の信号線が配線されるフレキシブル基板と、
前記フレキシブル基板上に実装される温度検出素子とを含み、
前記集積回路装置は、
温度検出用モニター端子を有し、
前記温度検出用モニター端子と前記温度検出素子とは、前記ガラス基板上の配線及び前記フレキシブル基板上の配線により接続されることを特徴とする電気光学装置。
A glass substrate on which an electro-optic panel is formed;
An integrated circuit device mounted on the glass substrate and driving the electro-optic panel;
A flexible substrate on which signal lines between the integrated circuit device and the host device are wired;
Including a temperature detection element mounted on the flexible substrate,
The integrated circuit device includes:
It has a monitor terminal for temperature detection,
The electro-optical device, wherein the temperature detection monitor terminal and the temperature detection element are connected by wiring on the glass substrate and wiring on the flexible substrate.
請求項12において、
前記集積回路装置は、
接地端子と、
前記ホスト装置に接続されるインターフェース端子群とを含み、
前記接地端子は、
前記温度検出用モニター端子と前記インターフェース端子群との間に配置されることを特徴とする電気光学装置。
In claim 12,
The integrated circuit device includes:
A grounding terminal;
An interface terminal group connected to the host device,
The ground terminal is
An electro-optical device, which is disposed between the temperature detection monitor terminal and the interface terminal group.
請求項12又は13において、
前記フレキシブル基板に実装される昇圧電圧生成用素子を含み、
前記集積回路装置は、
前記昇圧電圧生成用素子に接続される昇圧用外部接続端子群を有し、
前記接地端子は、前記温度検出用モニター端子と前記昇圧用外部接続端子群との間に配置されることを特徴とする電気光学装置。
In claim 12 or 13,
Including a boosted voltage generating element mounted on the flexible substrate;
The integrated circuit device includes:
A boosting external connection terminal group connected to the boosting voltage generating element;
The electro-optical device, wherein the ground terminal is disposed between the temperature detection monitor terminal and the boosting external connection terminal group.
請求項12乃至14のいずれかにおいて、
前記温度検出素子は、サーミスターであることを特徴とする電気光学装置。
In any of claims 12 to 14,
The electro-optical device, wherein the temperature detection element is a thermistor.
請求項12乃至15のいずれかに記載の電気光学装置と、
前記ホスト装置とを含むことを特徴とする電子機器。
The electro-optical device according to any one of claims 12 to 15,
An electronic device comprising the host device.
JP2012076468A 2012-03-29 2012-03-29 Integrated circuit device, electro-optic device, and electronic equipment Withdrawn JP2013205729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012076468A JP2013205729A (en) 2012-03-29 2012-03-29 Integrated circuit device, electro-optic device, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012076468A JP2013205729A (en) 2012-03-29 2012-03-29 Integrated circuit device, electro-optic device, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2013205729A true JP2013205729A (en) 2013-10-07

Family

ID=49524848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012076468A Withdrawn JP2013205729A (en) 2012-03-29 2012-03-29 Integrated circuit device, electro-optic device, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2013205729A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205671A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Integrated circuit device, electro-optical device and electronic apparatus

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181257A (en) * 1995-12-25 1997-07-11 Hitachi Ltd Semiconductor integrated circuit device
JP2004343893A (en) * 2003-05-15 2004-12-02 Seiko Epson Corp Step-up circuit
JP2005327768A (en) * 2004-05-12 2005-11-24 Renesas Technology Corp Semiconductor integrated circuit device
JP2006156866A (en) * 2004-12-01 2006-06-15 Seiko Epson Corp Electro-optic device and electronic equipment
WO2006132007A1 (en) * 2005-06-06 2006-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
JP2008116918A (en) * 2006-10-10 2008-05-22 Seiko Epson Corp Power supply circuit, drive circuit, electro-optical device, electronic device, and counter electrode driving method
JP2008209901A (en) * 2007-01-29 2008-09-11 Seiko Epson Corp Power source circuit, display driver, electrooptical device and electronic equipment
JP2009020285A (en) * 2007-07-11 2009-01-29 Seiko Epson Corp Electrophoretic display device, and electronic equipment
JP2010101952A (en) * 2008-10-21 2010-05-06 Epson Imaging Devices Corp Circuit board, electrooptical device, and electronic apparatus
JP2010204628A (en) * 2009-02-06 2010-09-16 Seiko Epson Corp Method for driving electrophoretic display device, electrophoretic display device, and electronic device
JP2011069894A (en) * 2009-09-24 2011-04-07 Seiko Epson Corp Integrated circuit device and electronic equipment
JP2012053084A (en) * 2010-08-31 2012-03-15 Seiko Epson Corp Integrated circuit device and electronic apparatus
JP2013205670A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Integrated circuit device, electro-optic device, and electronic equipment
JP2013205671A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Integrated circuit device, electro-optical device and electronic apparatus
JP5556614B2 (en) * 2010-11-19 2014-07-23 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP5754194B2 (en) * 2011-03-22 2015-07-29 セイコーエプソン株式会社 Integrated circuit device, electro-optical device and electronic apparatus

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181257A (en) * 1995-12-25 1997-07-11 Hitachi Ltd Semiconductor integrated circuit device
JP2004343893A (en) * 2003-05-15 2004-12-02 Seiko Epson Corp Step-up circuit
JP2005327768A (en) * 2004-05-12 2005-11-24 Renesas Technology Corp Semiconductor integrated circuit device
JP2006156866A (en) * 2004-12-01 2006-06-15 Seiko Epson Corp Electro-optic device and electronic equipment
WO2006132007A1 (en) * 2005-06-06 2006-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
JP2008116918A (en) * 2006-10-10 2008-05-22 Seiko Epson Corp Power supply circuit, drive circuit, electro-optical device, electronic device, and counter electrode driving method
JP2008209901A (en) * 2007-01-29 2008-09-11 Seiko Epson Corp Power source circuit, display driver, electrooptical device and electronic equipment
JP2009020285A (en) * 2007-07-11 2009-01-29 Seiko Epson Corp Electrophoretic display device, and electronic equipment
JP2010101952A (en) * 2008-10-21 2010-05-06 Epson Imaging Devices Corp Circuit board, electrooptical device, and electronic apparatus
JP2010204628A (en) * 2009-02-06 2010-09-16 Seiko Epson Corp Method for driving electrophoretic display device, electrophoretic display device, and electronic device
JP2011069894A (en) * 2009-09-24 2011-04-07 Seiko Epson Corp Integrated circuit device and electronic equipment
JP2012053084A (en) * 2010-08-31 2012-03-15 Seiko Epson Corp Integrated circuit device and electronic apparatus
JP5556614B2 (en) * 2010-11-19 2014-07-23 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP5754194B2 (en) * 2011-03-22 2015-07-29 セイコーエプソン株式会社 Integrated circuit device, electro-optical device and electronic apparatus
JP2013205670A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Integrated circuit device, electro-optic device, and electronic equipment
JP2013205671A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Integrated circuit device, electro-optical device and electronic apparatus

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
S1D13521 BROADSHEET (EINK EPD CONTROLLER), JPN6016002527, March 2010 (2010-03-01), ISSN: 0003242262 *
S1D13522 EINK EPD CONTROLLER, JPN6016002528, October 2009 (2009-10-01), ISSN: 0003242263 *
S1D13524 E INK EPD CONTROLLER, JPN6016002531, May 2010 (2010-05-01), ISSN: 0003242264 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205671A (en) * 2012-03-29 2013-10-07 Seiko Epson Corp Integrated circuit device, electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
CN109509415B (en) Display device comprising a level shifter
KR101966381B1 (en) Shift register and flat panel display device thereof
US9329674B2 (en) Display device with integrated touch screen
US9727163B2 (en) Touch detection device, display device with touch detection function, and electronic apparatus
JP5114326B2 (en) Display device
US10444881B2 (en) Touch power circuit having operational amplifier and touch display device using the same
CN104038206A (en) Output buffer circuit and source driving circuit including the same
JP2007334358A (en) Liquid crystal display device and driving method thereof
TWI521498B (en) Pixel circuit and driving method thereof
US10984691B2 (en) Panel defect detection method and a display driver apparatus incorporating the same
US20160078841A1 (en) Data driver and method of driving the same
US20140132589A1 (en) Organic light emitting display device
KR20110068148A (en) Display device having touch sensor
US9978326B2 (en) Liquid crystal display device and driving method thereof
JP5962127B2 (en) Integrated circuit device, electro-optical device and electronic apparatus
JP6010966B2 (en) Integrated circuit device, electro-optical device and electronic apparatus
KR20200145010A (en) Driving circuit and display device
US11749205B2 (en) Gate driving circuit having a dummy pull-down transistor to sense current and driving method thereof
JP2013205729A (en) Integrated circuit device, electro-optic device, and electronic equipment
KR102623170B1 (en) Touch display device, touch driving circuit, and touch sensing method
JP2006011004A (en) Liquid crystal display device, and its driving circuit and driving method
KR20220087720A (en) Touch display device and touch sensing circuit
KR102557776B1 (en) Generating circuit for power and display apparatus with integrated touch screen comprising the same
KR100989244B1 (en) Liquid crystal display device and dirving method thereof
KR102481862B1 (en) Touch power driving circuit and display apparatus with integrated touch screen comprising the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160315