JP2013205642A - Method for manufacturing spot size converter element and optical waveguide with spot size converter element - Google Patents

Method for manufacturing spot size converter element and optical waveguide with spot size converter element Download PDF

Info

Publication number
JP2013205642A
JP2013205642A JP2012074943A JP2012074943A JP2013205642A JP 2013205642 A JP2013205642 A JP 2013205642A JP 2012074943 A JP2012074943 A JP 2012074943A JP 2012074943 A JP2012074943 A JP 2012074943A JP 2013205642 A JP2013205642 A JP 2013205642A
Authority
JP
Japan
Prior art keywords
core
spot size
size conversion
cladding layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012074943A
Other languages
Japanese (ja)
Other versions
JP5900100B2 (en
Inventor
Teruo Kurahashi
輝雄 倉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012074943A priority Critical patent/JP5900100B2/en
Publication of JP2013205642A publication Critical patent/JP2013205642A/en
Application granted granted Critical
Publication of JP5900100B2 publication Critical patent/JP5900100B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing spot size converter elements avoiding etching damage on a silicon wire waveguide.SOLUTION: The method for manufacturing spot size converter elements includes: forming a first core having a first core diameter on a first cladding layer on a substrate; forming a metal silicide on the first core other than a spot size conversion area via a silicone oxide film; depositing a second core material having a refractive index larger than that of the first cladding layer on the entire surface of the substrate; etching the second core material, with the metal silicide used as an etching stopper; and forming a second core on the spot size conversion area, the second core connected to the first core and having a second core diameter larger than the first core diameter.

Description

本発明は、スポットサイズ変換素子の製造方法とスポットサイズ変換素子付き光導波路に関する。   The present invention relates to a method for manufacturing a spot size conversion element and an optical waveguide with a spot size conversion element.

シリコンフォトニクスの進展により、シリコン光導波路を形成した基板上に種々の光素子を集積した光モジュールの開発が注目されている。シリコン光導波路は、SOI(silicon-on-insulator)基板を利用して通常のシリコンCMOSプロセスで作製することができる。屈折率の大きなシリコンをコアとすることで、1.3〜1.6μm帯域の光を低損失で伝搬させることができる。   With the progress of silicon photonics, attention has been focused on the development of optical modules in which various optical elements are integrated on a substrate on which a silicon optical waveguide is formed. The silicon optical waveguide can be manufactured by a normal silicon CMOS process using an SOI (silicon-on-insulator) substrate. By using silicon with a large refractive index as a core, light in the 1.3 to 1.6 μm band can be propagated with low loss.

シリコンコアの断面積は非常に小さく、断面の高さと幅はサブミクロンのオーダーである。これに対して、光通信に用いられる光ファイバやレーザ端面におけるスポット径は、シリコンコアのスポット径の10倍以上である。シリコンコア光導波路をそのまま光ファイバやレーザの入出射端面に結合させると、モード不整合により結合損失が大きくなる。   The cross-sectional area of the silicon core is very small, and the height and width of the cross section are on the order of submicrons. On the other hand, the spot diameter in the optical fiber and laser end face used for optical communication is 10 times or more the spot diameter of the silicon core. If the silicon core optical waveguide is directly coupled to the input / output end face of the optical fiber or laser, the coupling loss increases due to mode mismatch.

この問題を解決するために、スポットサイズ変換器が用いられる。スポットサイズ変換領域でスポット径の大きな導波モードを持つコア・クラッドを介在させることによって、シリコンコアと光ファイバあるいはレーザを効率よく結合することができる。   To solve this problem, a spot size converter is used. By interposing a core / clad having a waveguide mode with a large spot diameter in the spot size conversion region, the silicon core and the optical fiber or laser can be efficiently coupled.

スポットサイズ変換器として、図1(A)の構成が提案されている(たとえば、特許文献1参照)。シリコン酸化膜402上のシリコンコア403の先端をテーパ状にして、径の大きなコア404に接続する。シリコンコア403の先端を先細りにすることによって、シリコンコア導波路とスポットサイズ変換領域との界面で生じる導波光の反射、損失を低減する。   As a spot size converter, the configuration of FIG. 1A has been proposed (see, for example, Patent Document 1). The tip of the silicon core 403 on the silicon oxide film 402 is tapered and connected to the core 404 having a large diameter. By tapering the tip of the silicon core 403, reflection and loss of guided light generated at the interface between the silicon core waveguide and the spot size conversion region are reduced.

しかし、従来のスポットサイズ変換器の作製方法には、加工上の問題がある。図1(B)に示すように、シリコンコア403を酸窒化シリコン(SiON)コア404に接続する場合、反応性イオンエッチング(RIE)などでSiON膜の不要な部分を除去して所定の形状に加工する。このときシリコンコア403の導波路にダメージ(あるいは変形)410が生じる。SiON膜404とシリコンコア403との選択比がとれないからである。   However, the conventional method for manufacturing a spot size converter has a processing problem. As shown in FIG. 1B, when the silicon core 403 is connected to the silicon oxynitride (SiON) core 404, an unnecessary portion of the SiON film is removed by reactive ion etching (RIE) or the like to obtain a predetermined shape. Process. At this time, damage (or deformation) 410 occurs in the waveguide of the silicon core 403. This is because the selective ratio between the SiON film 404 and the silicon core 403 cannot be obtained.

エッチング条件を最適化しても、スポットサイズ変換器のSiON膜404の膜厚は約3μmと厚いため、最適化だけでダメージを防止することは困難である。SiON膜404をウェットエッチングで除去する場合は、シリコンコア403に対する選択比がある程度確保されるため、シリコンドア403へのダメージは少ない。しかし、ウェットエッチングは等方性のためサイドエッチングが入り、スポットサイズ変換器の安定した作製が阻害される。   Even if the etching conditions are optimized, the thickness of the SiON film 404 of the spot size converter is as thick as about 3 μm, so that it is difficult to prevent damage only by optimization. In the case where the SiON film 404 is removed by wet etching, the silicon door 403 is less damaged because the selection ratio with respect to the silicon core 403 is secured to some extent. However, since wet etching is isotropic, side etching is included, and stable production of a spot size converter is hindered.

特開2010−230982号公報JP 2010-230982 A

一つの側面では、本発明は、シリコン導波路上へのエッチングダメージを回避したスポットサイズ変換素子の製造方法を提供することを目的とする。   In one aspect, an object of the present invention is to provide a method for manufacturing a spot size conversion element that avoids etching damage on a silicon waveguide.

第1の観点では、スポットサイズ変換素子の製造方法は、
基板上の第1クラッド層上に、第1のコア径を有する第1コアを形成し、
スポットサイズ変換領域を除き、前記第1コア上にシリコン酸化膜を介して金属シリサイドを形成し、
前記基板の全面に、前記第1クラッド層よりも屈折率の大きな第2コア材料を堆積し、
前記金属シリサイドをエッチングストッパとして、前記第2コア材料をエッチング加工し、前記スポットサイズ変換領域に、前記第1コアと結合し、かつ前記第1のコア径よりも大きな第2のコア径を有する第2コアを形成し、
前記金属シリサイドを除去し、
前記金属シリサイドの除去後に、前記第1コア及び前記第2コアを覆う第2クラッド層を形成する。
In a first aspect, a method for manufacturing a spot size conversion element includes:
Forming a first core having a first core diameter on the first cladding layer on the substrate;
Except for the spot size conversion region, a metal silicide is formed on the first core through a silicon oxide film,
Depositing a second core material having a refractive index larger than that of the first cladding layer on the entire surface of the substrate;
Using the metal silicide as an etching stopper, the second core material is etched, and the spot size conversion region has a second core diameter that is coupled to the first core and larger than the first core diameter. Forming a second core;
Removing the metal silicide;
After removing the metal silicide, a second cladding layer is formed to cover the first core and the second core.

別の側面では、スポットサイズ変換素子の製造方法は、
基板上の第1クラッド層上に、第1のコア径を有する第1コアを形成し、
スポットサイズ変換領域の前記第1クラッド層と前記第1コア上に、シリコン酸化膜を介して金属膜を形成し、
前記基板の全面に第2クラッド材料膜を形成し、
前記金属膜をエッチングストッパとして前記第2クラッド材料膜をエッチングし、前記スポットサイズ変換領域を除く前記第1コア上に第2クラッド層を形成し、
前記金属膜を除去し、
前記基板の全面に前記第1コアよりも屈折率の大きな第2コア材料を堆積し、
前記第2コア材料を所定の形状に加工して、前記スポットサイズ変換領域に、前記第1コアと結合し、かつ前記第1のコア径よりも大きな第2のコア径を有する第2コアを形成する。
In another aspect, a method for manufacturing a spot size conversion element includes:
Forming a first core having a first core diameter on the first cladding layer on the substrate;
A metal film is formed on the first cladding layer and the first core in the spot size conversion region via a silicon oxide film,
Forming a second cladding material film on the entire surface of the substrate;
Etching the second cladding material film using the metal film as an etching stopper, forming a second cladding layer on the first core excluding the spot size conversion region,
Removing the metal film,
Depositing a second core material having a higher refractive index than the first core on the entire surface of the substrate;
Processing the second core material into a predetermined shape, and in the spot size conversion region, a second core coupled to the first core and having a second core diameter larger than the first core diameter. Form.

シリコン導波路へのエッチングダメージを回避し安定したスポットサイズ変換素子の製造方法が実現する。   A stable spot size conversion element manufacturing method that avoids etching damage to the silicon waveguide is realized.

従来のスポットサイズ変換器の構成と作製上の問題点を示す図である。It is a figure which shows the structure and problem of manufacture of the conventional spot size converter. 実施形態に至る過程で考えられる手法を示す図である。It is a figure which shows the method considered in the process leading to embodiment. 一実施形態によるスポットサイズ変換素子の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the spot size conversion element by one Embodiment. 光伝搬方向と垂直な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in a cross section perpendicular | vertical to a light propagation direction. 光伝搬方向と垂直な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in a cross section perpendicular | vertical to a light propagation direction. 光伝搬方向と垂直な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in a cross section perpendicular | vertical to a light propagation direction. 光伝搬方向と垂直な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in a cross section perpendicular | vertical to a light propagation direction. 光伝搬方向と平行な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例1のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 1 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例2のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 2 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例2のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 2 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例2のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 2 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例2のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 2 in the cross section parallel to a light propagation direction. 光伝搬方向と平行な断面における実施例2のスポットサイズ変換素子の製造工程図である。It is a manufacturing-process figure of the spot size conversion element of Example 2 in the cross section parallel to a light propagation direction.

図面を参照して一実施形態のスポット変換素子(spot size converter)の製造方法について説明する。   A method for manufacturing a spot size converter according to an embodiment will be described with reference to the drawings.

図2は、本実施形態に至る過程で考えられる手法を示す。従来、シリコンコアに対するRIEエッチングダメージは、SiON膜とシリコンとの選択比の少なさに起因していた(図1(B)参照)。そこで、図2のように、SiO2ハードマスク104をシリコンコア13上に形成し、SiON膜15をRIEにてエッチングすることが考えられる。   FIG. 2 shows a possible method in the process leading to the present embodiment. Conventionally, RIE etching damage to a silicon core has been attributed to a low selectivity between the SiON film and silicon (see FIG. 1B). Therefore, as shown in FIG. 2, it is conceivable to form the SiO 2 hard mask 104 on the silicon core 13 and etch the SiON film 15 by RIE.

この方法では、シリコンコア13へのエッチングダメージは防止できるが、別の問題が生じる。SiO2ハードマスク104の膜厚が大きい場合、SiO2ハードマスク104が光閉じ込め層として機能し、シリコンコア13からSiON膜15への光の広がりが阻害される。この場合、スポットサイズ変換素子としての効果が減少する。逆に、SiO2ハードマスク104の膜厚が小さいと、シリコンコア13がエッチングされて伝搬ロスの原因となる。   Although this method can prevent etching damage to the silicon core 13, another problem arises. When the thickness of the SiO 2 hard mask 104 is large, the SiO 2 hard mask 104 functions as an optical confinement layer, and the spread of light from the silicon core 13 to the SiON film 15 is inhibited. In this case, the effect as a spot size conversion element is reduced. On the contrary, if the film thickness of the SiO2 hard mask 104 is small, the silicon core 13 is etched, causing a propagation loss.

そこで、実施形態ではシリコンコアへのダメージを回避し、かつスポットサイズ変換機能を阻害しないスポットサイズ変換素子の製造方法を提供する。   Therefore, the embodiment provides a method for manufacturing a spot size conversion element that avoids damage to the silicon core and does not hinder the spot size conversion function.

図3は、実施形態の方法で作製されたスポットサイズ変換素子(spot size converter)10の光伝搬方向に沿った断面図である。スポットサイズ変換素子10は、シリコン基板11上の埋め込み酸化膜12と、埋め込み酸化膜12上のシリコンコア13と、埋め込み酸化膜12上でシリコンコアに接続される酸窒化シリコン(SiON)コア15と、シリコンコア13及びSiONコア15を覆うシリコン酸化膜21を含む。   FIG. 3 is a cross-sectional view along the light propagation direction of a spot size converter 10 manufactured by the method of the embodiment. The spot size conversion element 10 includes a buried oxide film 12 on a silicon substrate 11, a silicon core 13 on the buried oxide film 12, and a silicon oxynitride (SiON) core 15 connected to the silicon core on the buried oxide film 12. The silicon oxide film 21 covering the silicon core 13 and the SiON core 15 is included.

埋め込み酸化膜12は、スポットサイズ変換素子10を含む光導波路の下部クラッドとして機能する。シリコン酸化膜21は、スポットサイズ変換素子10を含む光導波路の上部クラッドとして機能する。シリコンコア13は波長が1.3〜1.6μmの光に対して透明であり、近赤外帯域での光通信に有効に用いられる。シリコンコア13、埋め込み酸化膜(下部クラッド)12、及びシリコン酸化膜(上部クラッド)21で、シリコン光導波路を構成する。   The buried oxide film 12 functions as a lower clad of the optical waveguide including the spot size conversion element 10. The silicon oxide film 21 functions as an upper clad of the optical waveguide including the spot size conversion element 10. The silicon core 13 is transparent to light having a wavelength of 1.3 to 1.6 μm, and is effectively used for optical communication in the near infrared band. The silicon core 13, the buried oxide film (lower clad) 12, and the silicon oxide film (upper clad) 21 constitute a silicon optical waveguide.

SiONコア15は、埋め込み酸化膜12上でシリコンコア13に接続される。SiONコア15のコア径はシリコンコア13のコア径よりも大きい。SiONコア15はシリコンコア13の一部を覆い、シリコンコア13上にシリコン酸化膜21との界面15aを形成する。SiONの屈折率は埋め込み酸化膜12の屈折率よりも大きく、波長1.3〜1.6μmの光に対して透明である。SiONコア15の入出射端面15bの中心は、図示しない光ファイバあるいはレーザ端面の中心と位置合わせされることになる。   The SiON core 15 is connected to the silicon core 13 on the buried oxide film 12. The core diameter of the SiON core 15 is larger than the core diameter of the silicon core 13. The SiON core 15 covers a part of the silicon core 13 and forms an interface 15 a with the silicon oxide film 21 on the silicon core 13. The refractive index of SiON is larger than the refractive index of the buried oxide film 12 and is transparent to light having a wavelength of 1.3 to 1.6 μm. The center of the incident / exit end face 15b of the SiON core 15 is aligned with the center of an optical fiber (not shown) or the laser end face.

スポットサイズ変換素子10の特徴として、シリコンコア13上のSiONコア15とシリコン酸化膜21の界面15aで、SiONコア15とシリコン酸化膜21のいずれか一方が、他方に対する突起22を有している。これは後述するように、製造工程で用いたエッチングストッパの除去形跡によるものである。突起22は、高さが15〜50nm、突出量(光伝搬方向の長さ)が20〜40nmである。この程度の突起22であれば、SiONコア15への光の広がりを阻害しないので、伝搬ロスを回避することができる。   As a feature of the spot size conversion element 10, at the interface 15 a between the SiON core 15 and the silicon oxide film 21 on the silicon core 13, either the SiON core 15 or the silicon oxide film 21 has a protrusion 22 with respect to the other. . As will be described later, this is due to the removal trace of the etching stopper used in the manufacturing process. The protrusion 22 has a height of 15 to 50 nm and a protrusion amount (length in the light propagation direction) of 20 to 40 nm. Protrusion 22 of this level does not hinder the spread of light to SiON core 15, so that propagation loss can be avoided.

次に、スポットサイズ変換素子10の製造方法を説明する。   Next, a method for manufacturing the spot size conversion element 10 will be described.

図4A〜図4Cは、光伝搬方向と垂直な断面で、実施例1のスポットサイズ変換素子10の製造工程を示す図である。   4A to 4C are views showing a manufacturing process of the spot size conversion element 10 of Example 1 in a cross section perpendicular to the light propagation direction.

図4Aの上側は光モジュール30の上面図、下側はそのA−B断面図である。シリコン基板11上に、埋め込み酸化膜12を介してリブ型導波路23を形成する。リブ型導波路23で光変調器31、リング共振器32等の光デバイスを形成する。リブ型導波路23の一端23aはレーザ光の入射端となる。リブ型導波路23の他端23bは光ファイバとの結合部となる。リブ型導波路23の端部23aと23bに、後述するスポットサイズ変換素子が形成されることになる。リング共振器32はその共振周波数によってレーザの発振波長を決定するように構成される。光変調器31は、駆動信号あるいはバイアス電圧の印加に応じてレーザ光を変調するように形成されている。   The upper side of FIG. 4A is a top view of the optical module 30, and the lower side is a cross-sectional view taken along the line AB. A rib-type waveguide 23 is formed on the silicon substrate 11 via the buried oxide film 12. Optical devices such as an optical modulator 31 and a ring resonator 32 are formed by the rib-type waveguide 23. One end 23a of the rib-type waveguide 23 becomes an incident end of laser light. The other end 23b of the rib waveguide 23 serves as a coupling portion with the optical fiber. Spot size conversion elements to be described later are formed at the end portions 23 a and 23 b of the rib-type waveguide 23. The ring resonator 32 is configured to determine the oscillation wavelength of the laser according to the resonance frequency. The optical modulator 31 is formed so as to modulate laser light in accordance with application of a drive signal or a bias voltage.

リブ型導波路23の形成は、まず、SOI基板の全面にCVDにてSiO2膜24を成膜する。成膜条件は、たとえば原料ガス(SiH4: 20%/He: 80% + N2O)を供給し、温度790℃にて50nm堆積する。SiO2膜24上に、変調器31、共振器32を含む導波路パターンのレジストマスク(不図示)を形成する。このレジストマスクを用いて、SiO2膜とSOI基板の表面シリコン層をエッチングする。エッチング条件は、たとえばCF4ガスを用いたRIEにて、100mTorr、150WでSiO2膜24をエッチングし、続いて、HBrガスを用いたRIEにて、50mTorr、200WでSOI基板の表面シリコン層をエッチングする。表面シリコン層は、シリコンコア23cの両側にスラブ領域23sが膜厚40nm程度で残るようにエッチングする。リブ型導波路23のコア23cの高さは240〜500nm、幅は300〜500nmである。その後レジストマスクを剥離する。   In forming the rib-type waveguide 23, first, the SiO2 film 24 is formed on the entire surface of the SOI substrate by CVD. As the film forming conditions, for example, a source gas (SiH4: 20% / He: 80% + N2O) is supplied, and 50 nm is deposited at a temperature of 790 ° C. A resist mask (not shown) having a waveguide pattern including the modulator 31 and the resonator 32 is formed on the SiO 2 film 24. Using this resist mask, the SiO2 film and the surface silicon layer of the SOI substrate are etched. Etching conditions include, for example, etching the SiO2 film 24 at 100 mTorr and 150 W by RIE using CF4 gas, and then etching the surface silicon layer of the SOI substrate at 50 mTorr and 200 W by RIE using HBr gas. . The surface silicon layer is etched so that the slab regions 23s remain with a film thickness of about 40 nm on both sides of the silicon core 23c. The height of the core 23c of the rib-type waveguide 23 is 240 to 500 nm, and the width is 300 to 500 nm. Thereafter, the resist mask is peeled off.

図4Bの上側は光モジュール30の上面図、下側はそのC−D断面図である。リブ型導波路23を形成した基板上に、スポットサイズ変換領域50を含む基板端部に開口を有するレジストマスク(不図示)を形成する。このレジストマスクと、シリコンコア上のSiO2ハードマスク24を用いて、スラブ領域23sのシリコン膜40nmをエッチング除去する。スラブ領域23sのシリコン膜のエッチングは、HBrガスのRIEにて、50mTorr、200Wで行う。このエッチングにより、チャネル型導波路5のシリコンコア13の形状が得られる。また、シリコンコア13の両側の埋め込み酸化膜12が露出する。その後、レジストマスクを剥離する。   The upper side of FIG. 4B is a top view of the optical module 30, and the lower side is a CD sectional view thereof. A resist mask (not shown) having an opening at the end of the substrate including the spot size conversion region 50 is formed on the substrate on which the rib waveguide 23 is formed. Using this resist mask and the SiO 2 hard mask 24 on the silicon core, the silicon film 40 nm in the slab region 23 s is removed by etching. Etching of the silicon film in the slab region 23s is performed at 50 mTorr and 200 W by RIE of HBr gas. By this etching, the shape of the silicon core 13 of the channel type waveguide 5 is obtained. Further, the buried oxide film 12 on both sides of the silicon core 13 is exposed. Thereafter, the resist mask is peeled off.

図4Cの上側は光モジュール30の上面図、下側はそのC−D断面図である。シリコン13上のSiO2ハードマスク24をフッ酸(HF)で剥離し、スポット変換領域50にチャネル型導波路5が形成される。リソグラフィによりリブ型導波路23から連続してチャネル型導波路5を形成することができる。これにより、リブ型導波路23の伝搬光フィールド形状と、チャネル型導波路5の伝搬光フィールド形状をほぼ一致させることができる。   The upper side of FIG. 4C is a top view of the optical module 30, and the lower side is a CD cross-sectional view thereof. The SiO 2 hard mask 24 on the silicon 13 is stripped with hydrofluoric acid (HF), and the channel waveguide 5 is formed in the spot conversion region 50. The channel-type waveguide 5 can be formed continuously from the rib-type waveguide 23 by lithography. Thereby, the propagation light field shape of the rib-type waveguide 23 and the propagation light field shape of the channel-type waveguide 5 can be substantially matched.

図4Dで、チャネル型導波路5上にスポットサイズ変換素子10のSiONコア15を形成する。SiONコア15の形成工程は、図5A〜図5Fを参照して説明する。図5A〜図5Fは、光伝搬方向と平行な断面における製造工程図である。   In FIG. 4D, the SiON core 15 of the spot size conversion element 10 is formed on the channel type waveguide 5. The process of forming the SiON core 15 will be described with reference to FIGS. 5A to 5F. 5A to 5F are manufacturing process diagrams in a cross section parallel to the light propagation direction.

図5Aの上側は光モジュール30の上面図、下側はそのE−F断面図である。図5Aにおいて、スポットサイズ変換領域50内のシリコンコア13の端部を除去した後、シリコンコア13上にSiO2膜14を2〜5nmの膜厚で形成する。CVDで形成する場合は原料ガス(SiH4: 20%/He: 80% + N2O)を供給し、温度790℃にて2〜5nm堆積する。熱酸化による場合は、4〜5nmの膜厚で形成する。   The upper side of FIG. 5A is a top view of the optical module 30, and the lower side is an EF cross-sectional view thereof. In FIG. 5A, after the end of the silicon core 13 in the spot size conversion region 50 is removed, the SiO 2 film 14 is formed on the silicon core 13 with a film thickness of 2 to 5 nm. In the case of forming by CVD, a source gas (SiH4: 20% / He: 80% + N2O) is supplied and deposited at a temperature of 790 ° C. for 2 to 5 nm. In the case of thermal oxidation, it is formed with a film thickness of 4 to 5 nm.

続いて、SiO2膜14及び埋め込み酸化膜12上に、ポリシリコン膜16を10〜50nm、好ましくは20〜30nm成膜する。ポリシリコン膜16の膜厚は、その金属シリサイドがSiON膜の加工時にエッチングストッパとして機能し、かつスポットサイズ変換部での光拡散を阻害しない厚さである。ポリシリコン膜16は、CVDにて原料ガス(SiH4: 20%/He: 80%)を供給し、温度620℃で成膜する。   Subsequently, a polysilicon film 16 is formed on the SiO 2 film 14 and the buried oxide film 12 with a thickness of 10 to 50 nm, preferably 20 to 30 nm. The thickness of the polysilicon film 16 is such a thickness that the metal silicide functions as an etching stopper when the SiON film is processed and does not hinder light diffusion in the spot size conversion portion. The polysilicon film 16 is formed at a temperature of 620 ° C. by supplying a source gas (SiH4: 20% / He: 80%) by CVD.

図5Bで、スポットサイズ変換領域50に開口を有するレジストマスク(不図示)をリソグラフィにより形成し、ポリシリコン膜16をエッチングする。エッチングは、たとえばHBrガスを用いたRIEである。ポリシリコン膜16と、下層のSiO2膜14とのエッチング選択比は大きく、シリコンコア13にダメージを与えない。その後、レジストマスクを剥離する。   In FIG. 5B, a resist mask (not shown) having an opening in the spot size conversion region 50 is formed by lithography, and the polysilicon film 16 is etched. Etching is, for example, RIE using HBr gas. The etching selectivity between the polysilicon film 16 and the underlying SiO 2 film 14 is large and does not damage the silicon core 13. Thereafter, the resist mask is peeled off.

図5Cで、全面にNi,Co、Ti、Pt、Pd等の高融点金属膜(不図示)を形成する。一例として、Niを20〜30nm堆積する。その後400℃、120分のアニールを行うことでニッケルシリサイド(NiSi)17が形成される。NiSi層17の膜厚は50〜70nmとなっている。シリサイドはポリシリコン膜16が存在する領域にだけ形成されるので、ポリシリコン膜16のない領域に堆積された未反応のNiは、硫酸過水(H2SO2とH2O2)で剥離することができる。NiSi層17は、リソグラフィの位置合わせマージンを考慮してスポットサイズ変換領域に20〜40nm突き出ている。   In FIG. 5C, a refractory metal film (not shown) such as Ni, Co, Ti, Pt, or Pd is formed on the entire surface. As an example, 20-30 nm of Ni is deposited. Then, nickel silicide (NiSi) 17 is formed by annealing at 400 ° C. for 120 minutes. The thickness of the NiSi layer 17 is 50 to 70 nm. Since silicide is formed only in the region where the polysilicon film 16 exists, unreacted Ni deposited in the region where the polysilicon film 16 does not exist can be peeled off with sulfuric acid / hydrogen peroxide (H 2 SO 2 and H 2 O 2). The NiSi layer 17 protrudes 20 to 40 nm in the spot size conversion region in consideration of the lithography alignment margin.

図5Dで、任意で、CF系ガスによりシリコンコア13上のSiO2膜14をエッチングする。SiO2膜14は、2〜5nmと薄いので、除去しないで残しておいてもよい。   In FIG. 5D, the SiO 2 film 14 on the silicon core 13 is optionally etched with a CF-based gas. Since the SiO2 film 14 is as thin as 2 to 5 nm, it may be left without being removed.

図5Eで、全面にSiON膜を堆積する。成膜条件は、CVDにてSiH4を78sccm(131.82×10-4 Pa・m3/sec)、N2Oを500sccm(845×10-4 Pa・m3/sec)供給し、温度360℃にて3μm堆積する。さらにレジストマスク18を形成し、SiON膜15をRIEにてエッチングする。エッチングガスはC4F8を用いる。このとき、NiSi層17がエッチングストッパとして機能する。SiONとニッケルシリサイド(NiSi)とのエッチング選択比は大きく、シリコンコア13へのダメージを防止することができる。このエッチングによりスポットサイズ変換領域のSiONコア15が形成される。SiONコア15は、シリコンコア13の端部を覆ってシリコンコア13と接続する。SiOnコア15は、NiSi層17にわずかにかぶさっている。この例では、NiSi層17及びSiO2膜14のSiONコア15への突出量は25nmである。 In FIG. 5E, a SiON film is deposited on the entire surface. Film formation conditions are as follows: SiH4 is supplied by CVD at 78 sccm (131.82 × 10 −4 Pa · m 3 / sec), N 2 O is supplied at 500 sccm (845 × 10 −4 Pa · m 3 / sec), and a temperature of 360 ° C. is 3 μm. accumulate. Further, a resist mask 18 is formed, and the SiON film 15 is etched by RIE. The etching gas is C4F8. At this time, the NiSi layer 17 functions as an etching stopper. The etching selectivity between SiON and nickel silicide (NiSi) is large, and damage to the silicon core 13 can be prevented. By this etching, the SiON core 15 in the spot size conversion region is formed. The SiON core 15 covers the end of the silicon core 13 and is connected to the silicon core 13. The SiOn core 15 slightly covers the NiSi layer 17. In this example, the protrusion amount of the NiSi layer 17 and the SiO2 film 14 to the SiON core 15 is 25 nm.

図5Fで、シリコンコア13上のNiSi層17を希フッ酸(HF)でウェットエッチングする。SiONとシリコン(Si)は希フッ酸ではエッチングされないので、NiSi層17だけが除去される。その後、CVDにより全面にTEOS膜21を1μm程度成膜する。TEOS膜21の成膜により、NiSi層17を除去したくぼみにTEOS膜が入り込む。その結果、上部クラッドがSiONコア15にわずかに入り込み、突起22を有する形状となる。これによりスポットサイズ変換素子10が出来上がる。   In FIG. 5F, the NiSi layer 17 on the silicon core 13 is wet-etched with dilute hydrofluoric acid (HF). Since SiON and silicon (Si) are not etched with dilute hydrofluoric acid, only the NiSi layer 17 is removed. Thereafter, a TEOS film 21 is formed to a thickness of about 1 μm on the entire surface by CVD. By forming the TEOS film 21, the TEOS film enters the recess from which the NiSi layer 17 has been removed. As a result, the upper clad slightly enters the SiON core 15 and has a shape having protrusions 22. Thereby, the spot size conversion element 10 is completed.

次に、図6A〜図6Eを参照して、実施例2のスポットサイズ変換素子40の製造工程を説明する。図6A〜図6Eは、光伝搬方向に水平な断面図である。   Next, with reference to FIGS. 6A to 6E, a manufacturing process of the spot size conversion element 40 of Example 2 will be described. 6A to 6E are cross-sectional views horizontal to the light propagation direction.

図6Aで、チャネル型導波路(図4C参照)13上にSiO2膜14を5〜10nm形成し、続けて、Ti,Mo,V,W,Ta、Zr、Hf、これらの窒化物等の高融点金属膜47を10〜50nm形成する。この例では、熱酸化によりSiO2膜14を5nm成膜した後に、CVD法により窒化チタン(TiN)層47を20nm成膜する。TiN層47は後工程でエッチングストッパとして機能する。   In FIG. 6A, a SiO2 film 14 is formed to 5 to 10 nm on the channel-type waveguide (see FIG. 4C), and subsequently, Ti, Mo, V, W, Ta, Zr, Hf, nitrides thereof, etc. A melting point metal film 47 is formed to 10 to 50 nm. In this example, after the SiO2 film 14 is formed to a thickness of 5 nm by thermal oxidation, a titanium nitride (TiN) layer 47 is formed to a thickness of 20 nm by the CVD method. The TiN layer 47 functions as an etching stopper in a later process.

図6Bで、レジストマスク(不図示)を形成し、シリコン導波路の上部クラッドとなる領域のTiN層47を塩素ガスでエッチングする。その後、レジストマスクを除去する。   In FIG. 6B, a resist mask (not shown) is formed, and the TiN layer 47 in the region to be the upper clad of the silicon waveguide is etched with chlorine gas. Thereafter, the resist mask is removed.

図6Cで、全面にTEOS膜41を1μm成膜し、レジストマスク44にてスポットサイズ変換領域となる部分のTEOS膜41をエッチング除去する。このとき、TiN層47がエッチングストッパとなる。エッチング後の状態では、TiN層47は上部クラッドとなるTEOS膜41に対して20〜40nm、この例では約25nm突き出た状態で残る。   In FIG. 6C, a TEOS film 41 is formed to a thickness of 1 μm on the entire surface, and the TEOS film 41 in a portion serving as a spot size conversion region is removed by etching using a resist mask 44. At this time, the TiN layer 47 serves as an etching stopper. In the state after the etching, the TiN layer 47 remains in a state protruding from 20 to 40 nm, in this example, about 25 nm, with respect to the TEOS film 41 serving as the upper clad.

図6Dで、TiN層47を硫酸過酸化水(H2SO2+H2O2)にてウェットエッチングし、さらにSiO2膜14を希フッ酸(HF)でエッチングする。エッチングにより、TEOS膜41にくぼみ51が形成される。   In FIG. 6D, the TiN layer 47 is wet etched with sulfuric acid peroxide (H 2 SO 2 + H 2 O 2), and the SiO 2 film 14 is further etched with dilute hydrofluoric acid (HF). A recess 51 is formed in the TEOS film 41 by etching.

図6Eで、CVD法により全面にSiON膜を3μm程度成膜する。このとき、SiONがくぼみ51内に入り込む。SiON膜の成膜後に、所定の位置にレジストマスク(不図示)を形成し、RIEによりSiONコア45を形成する。シリコンコア13は十分な膜厚を有するTEOS膜41にカバーされているので、シリコンコア13に対するダメージは生じない。その後、全面を覆うTEOS膜(不図示)をさらに形成してもよい。   In FIG. 6E, a SiON film is formed to a thickness of about 3 μm on the entire surface by the CVD method. At this time, SiON enters the recess 51. After the formation of the SiON film, a resist mask (not shown) is formed at a predetermined position, and the SiON core 45 is formed by RIE. Since the silicon core 13 is covered with the TEOS film 41 having a sufficient thickness, the silicon core 13 is not damaged. Thereafter, a TEOS film (not shown) covering the entire surface may be further formed.

実施例2の方法により、シリコンコア13へのダメージの少ないスポットサイズ変換素子を形成することができる。上部クラッドとしてのTEOS膜41が、わずかにSiONコア15内に入りこんでいるが、シリコンコア13からSiONコア45への光の広がりを阻害しない。このスポットサイズ変換素子40により、低損失の光結合が実現する。   By the method of Example 2, a spot size conversion element with little damage to the silicon core 13 can be formed. The TEOS film 41 as the upper clad slightly enters the SiON core 15, but does not hinder the spread of light from the silicon core 13 to the SiON core 45. This spot size conversion element 40 realizes low-loss optical coupling.

なお、実施例1、実施例2では図示の便宜上、単一のスポットサイズ変換素子の作製を説明したが、複数のシリコン細線光導波路に対応して複数のスポットサイズ変換素子をアレイ状に配置する場合にも、実施形態の方法は有効である。   In the first and second embodiments, the fabrication of a single spot size conversion element has been described for the sake of illustration. However, a plurality of spot size conversion elements are arranged in an array corresponding to a plurality of silicon fine wire optical waveguides. Even in this case, the method of the embodiment is effective.

また、第2コアの材料としてSiON以外に、SiO2よりも屈折率の大きいシリカ系材料を用いた場合にも実施例の手法は適用できる。   Further, the method of the embodiment can be applied to a case where a silica-based material having a refractive index larger than that of SiO 2 is used as the second core material in addition to SiON.

以上の説明に対し、以下の付記を提示する。
(付記1)
基板上の第1クラッド層上に、第1のコア径を有する第1コアを形成し、
スポットサイズ変換領域を除き、前記第1コア上にシリコン酸化膜を介して金属シリサイドを形成し、
前記基板の全面に、前記第1クラッド層よりも屈折率の大きな第2コア材料を堆積し、
前記金属シリサイドをエッチングストッパとして、前記第2コア材料をエッチング加工し、前記スポットサイズ変換領域に、前記第1コアと結合し、かつ前記第1のコア径よりも大きな第2のコア径を有する第2コアを形成し、
前記金属シリサイドを除去し、
前記金属シリサイドの除去後に、前記第1コア及び前記第2コアを覆う第2クラッド層を形成する
ことを特徴とするスポットサイズ変換素子の製造方法。
(付記2)
前記第2コアは、前記第1コアの端部を覆うとともに、前記第1コア上の前記金属シリサイドに一部重なって形成され、
前記金属シリサイドの除去によって、前記第2コアと前記第1コアの間に光伝搬方向のくぼみが形成され、
前記くぼみ内に前記第2クラッド層が入り込むことを特徴とする付記1に記載のスポットサイズ変換素子の製造方法。
(付記3)
前記金属シリサイドの形成は、
前記スポットサイズ変換領域を除く前記基板領域全体に、前記シリコン酸化膜を介してポリシリコン膜を形成し、
前記ポリシリコン膜上に高融点金属膜を配置し、熱処理によって金属シリサイドを形成する、
ことを特徴とする付記1又は2に記載のスポットサイズ変換素子の製造方法。
(付記4)
前記金属シリサイドは、SiONとのエッチング選択比の高い材料であることを特徴とする付記3に記載のスポットサイズ変換素子の製造方法。
(付記5)
基板上の第1クラッド層上に、第1のコア径を有する第1コアを形成し、
スポットサイズ変換領域の前記第1クラッド層と前記第1コア上に、シリコン酸化膜を介して金属膜を形成し、
前記基板の全面に第2クラッド材料膜を形成し、
前記金属膜をエッチングストッパとして前記第2クラッド材料膜をエッチングし、前記スポットサイズ変換領域を除く前記第1コア上に第2クラッド層を形成し、
前記金属膜を除去し、
前記基板の全面に前記第1クラッド層及び第2クラッド層よりも屈折率の大きな第2コア材料を堆積し、
前記第2コア材料を所定の形状に加工して、前記スポットサイズ変換領域に、前記第1コアと結合し、かつ前記第1のコア径よりも大きな第2のコア径を有する第2コアを形成する、
ことを特徴とするスポットサイズ変換素子の製造方法。
(付記6)
前記金属膜を除去したことによって、前記第1コアと前記第2クラッドとの間に光伝搬方向に沿ったくぼみが形成され、
前記くぼみ内に前記第2コアが入り込む
ことを特徴とする付記5に記載のスポットサイズ変換素子の製造方法。(請求項4、図6D6E)
(付記7)
前記金属膜は、Ti,Mo,V,W,Ta、Zr、Hf、及びこれらの窒化物を含むことを特徴とする付記5又は6に記載のスポットサイズ変換素子の製造方法。
(付記8)
基板上の第1クラッド層と、
前記第1クラッド層上に位置し第1のコア径を有する第1コアと、
前記第1クラッド上で前記第1コアに結合され、前記第1のコア径よりも大きな第2のコア径を有する第2コアと、
前記第1コアと前記第2コアを覆う第2クラッド層と、
を含み、
前記第2コアと前記第2クラッド層は、前記第1コア上で互いに隣接し、前記第2コアと前記第2クラッド層との界面において、前記第2コアと前記第2クラッドのいずれか一方が、他方に対して光伝搬方向に突出する突起を有する
ことを特徴とする光変換素子付き光導波路。
The following notes are presented for the above explanation.
(Appendix 1)
Forming a first core having a first core diameter on the first cladding layer on the substrate;
Except for the spot size conversion region, a metal silicide is formed on the first core through a silicon oxide film,
Depositing a second core material having a refractive index larger than that of the first cladding layer on the entire surface of the substrate;
Using the metal silicide as an etching stopper, the second core material is etched, and the spot size conversion region has a second core diameter that is coupled to the first core and larger than the first core diameter. Forming a second core;
Removing the metal silicide;
A method of manufacturing a spot size conversion element, comprising: forming a second cladding layer that covers the first core and the second core after removing the metal silicide.
(Appendix 2)
The second core covers an end of the first core and is formed to partially overlap the metal silicide on the first core,
By removing the metal silicide, a recess in the light propagation direction is formed between the second core and the first core,
The method for manufacturing a spot size conversion element according to appendix 1, wherein the second cladding layer enters the recess.
(Appendix 3)
The formation of the metal silicide is
A polysilicon film is formed on the entire substrate area excluding the spot size conversion area via the silicon oxide film,
A refractory metal film is disposed on the polysilicon film, and a metal silicide is formed by heat treatment;
The manufacturing method of the spot size conversion element of Additional remark 1 or 2 characterized by the above-mentioned.
(Appendix 4)
4. The method for manufacturing a spot size conversion element according to appendix 3, wherein the metal silicide is a material having a high etching selection ratio with SiON.
(Appendix 5)
Forming a first core having a first core diameter on the first cladding layer on the substrate;
A metal film is formed on the first cladding layer and the first core in the spot size conversion region via a silicon oxide film,
Forming a second cladding material film on the entire surface of the substrate;
Etching the second cladding material film using the metal film as an etching stopper, forming a second cladding layer on the first core excluding the spot size conversion region,
Removing the metal film,
Depositing a second core material having a higher refractive index than the first cladding layer and the second cladding layer on the entire surface of the substrate;
Processing the second core material into a predetermined shape, and in the spot size conversion region, a second core coupled to the first core and having a second core diameter larger than the first core diameter. Form,
A method for manufacturing a spot size conversion element.
(Appendix 6)
By removing the metal film, a depression along the light propagation direction is formed between the first core and the second cladding,
The method for manufacturing a spot size conversion element according to appendix 5, wherein the second core enters the recess. (Claim 4, FIG. 6D6E)
(Appendix 7)
The method for manufacturing a spot size conversion element according to appendix 5 or 6, wherein the metal film contains Ti, Mo, V, W, Ta, Zr, Hf, and nitrides thereof.
(Appendix 8)
A first cladding layer on the substrate;
A first core located on the first cladding layer and having a first core diameter;
A second core coupled to the first core on the first cladding and having a second core diameter greater than the first core diameter;
A second cladding layer covering the first core and the second core;
Including
The second core and the second clad layer are adjacent to each other on the first core, and at the interface between the second core and the second clad layer, either the second core or the second clad However, the optical waveguide with a light converting element has a protrusion protruding in the light propagation direction with respect to the other.

光通信におけるスポットサイズの変換に利用することができる。特に、シリコン導波路を用いたフォトニクスデバイスと、光ファイバあるいはレーザを光結合するサーバシステム、光ネットワーク等に利用することができる。   It can be used for spot size conversion in optical communication. In particular, it can be used in a server system, an optical network, etc., which optically couples a photonics device using a silicon waveguide with an optical fiber or a laser.

2 光ファイバ
5 チャネル型導波路
10、40 スポットサイズ変換素子
11 シリコン基板
12 埋め込み酸化膜
13 シリコンコア又はシリコン導波路(第1コア)
14 シリコン酸化膜
15、45 SiONコア(第2コア)
16 ポリシリコン膜
17 金属シリサイド
21、41 TEOS膜(シリコン酸化膜)
22、52 突起
23 リブ型導波路
30 光モジュール
47 高融点金属膜
2 Optical fiber 5 Channel type waveguide 10, 40 Spot size conversion element 11 Silicon substrate 12 Embedded oxide film 13 Silicon core or silicon waveguide (first core)
14 Silicon oxide films 15 and 45 SiON core (second core)
16 Polysilicon film 17 Metal silicide 21, 41 TEOS film (silicon oxide film)
22, 52 Protrusions 23 Rib type waveguide 30 Optical module 47 Refractory metal film

Claims (5)

基板上の第1クラッド層上に、第1のコア径を有する第1コアを形成し、
スポットサイズ変換領域を除き、前記第1コア上にシリコン酸化膜を介して金属シリサイドを形成し、
前記基板の全面に、前記第1クラッド層よりも屈折率の大きな第2コア材料を堆積し、
前記金属シリサイドをエッチングストッパとして、前記第2コア材料をエッチング加工し、前記スポットサイズ変換領域に、前記第1コアと結合し、かつ前記第1のコア径よりも大きな第2のコア径を有する第2コアを形成し、
前記金属シリサイドを除去し、
前記金属シリサイドの除去後に、前記第1コア及び前記第2コアを覆う第2クラッド層を形成する
ことを特徴とするスポットサイズ変換素子の製造方法。
Forming a first core having a first core diameter on the first cladding layer on the substrate;
Except for the spot size conversion region, a metal silicide is formed on the first core through a silicon oxide film,
Depositing a second core material having a refractive index larger than that of the first cladding layer on the entire surface of the substrate;
Using the metal silicide as an etching stopper, the second core material is etched, and the spot size conversion region has a second core diameter that is coupled to the first core and larger than the first core diameter. Forming a second core;
Removing the metal silicide;
A method of manufacturing a spot size conversion element, comprising: forming a second cladding layer that covers the first core and the second core after removing the metal silicide.
前記第2コアは、前記第1コアの端部を覆うとともに、前記第1コア上の前記金属シリサイドに一部重なって形成され、
前記金属シリサイドの除去によって、前記第2コアと前記第1コアの間に光伝搬方向のくぼみが形成され、
前記くぼみ内に前記第2クラッド層が入り込む、
ことを特徴とする請求項1に記載のスポットサイズ変換素子の製造方法。
The second core covers an end of the first core and is formed to partially overlap the metal silicide on the first core,
By removing the metal silicide, a recess in the light propagation direction is formed between the second core and the first core,
The second cladding layer enters the recess,
The method for manufacturing a spot size conversion element according to claim 1.
基板上の第1クラッド層上に、第1のコア径を有する第1コアを形成し、
スポットサイズ変換領域の前記第1クラッド層と前記第1コア上に、シリコン酸化膜を介して金属膜を形成し、
前記基板の全面に第2クラッド材料膜を形成し、
前記金属膜をエッチングストッパとして前記第2クラッド材料膜をエッチングし、前記スポットサイズ変換領域を除く前記第1コア上に第2クラッド層を形成し、
前記金属膜を除去し、
前記基板の全面に前記第1クラッド層及び第2クラッド層よりも屈折率の大きな第2コア材料を堆積し、
前記第2コア材料を所定の形状に加工して、前記スポットサイズ変換領域に、前記第1コアと結合し、かつ前記第1のコア径よりも大きな第2のコア径を有する第2コアを形成する、
ことを特徴とするスポットサイズ変換素子の製造方法。
Forming a first core having a first core diameter on the first cladding layer on the substrate;
A metal film is formed on the first cladding layer and the first core in the spot size conversion region via a silicon oxide film,
Forming a second cladding material film on the entire surface of the substrate;
Etching the second cladding material film using the metal film as an etching stopper, forming a second cladding layer on the first core excluding the spot size conversion region,
Removing the metal film,
Depositing a second core material having a higher refractive index than the first cladding layer and the second cladding layer on the entire surface of the substrate;
Processing the second core material into a predetermined shape, and in the spot size conversion region, a second core coupled to the first core and having a second core diameter larger than the first core diameter. Form,
A method for manufacturing a spot size conversion element.
前記金属膜を除去したことによって、前記第1コアと前記第2クラッド層との間に光伝搬方向に沿ったくぼみが形成され、
前記くぼみ内に前記第2コアが入り込む
ことを特徴とする請求項3に記載のスポットサイズ変換素子の製造方法。
By removing the metal film, a recess along the light propagation direction is formed between the first core and the second cladding layer,
The method for manufacturing a spot size conversion element according to claim 3, wherein the second core enters the recess.
基板上の第1クラッド層と、
前記第1クラッド層上に位置し第1のコア径を有する第1コアと、
前記第1クラッド上で前記第1コアに結合され、前記第1のコア径よりも大きな第2のコア径を有する第2コアと、
前記第1コアと前記第2コアを覆う第2クラッド層と、
を含み、
前記第2コアと前記第2クラッド層は、前記第1コア上で互いに隣接し、前記第2コアと前記第2クラッド層との界面において、前記第2コアと前記第2クラッドのいずれか一方が、他方に対して光伝搬方向に突出する突起を有する
ことを特徴とする光変換素子付き光導波路。
A first cladding layer on the substrate;
A first core located on the first cladding layer and having a first core diameter;
A second core coupled to the first core on the first cladding and having a second core diameter greater than the first core diameter;
A second cladding layer covering the first core and the second core;
Including
The second core and the second clad layer are adjacent to each other on the first core, and at the interface between the second core and the second clad layer, either the second core or the second clad However, the optical waveguide with a light converting element has a protrusion protruding in the light propagation direction with respect to the other.
JP2012074943A 2012-03-28 2012-03-28 Method for manufacturing spot size conversion element and optical waveguide with spot size conversion element Expired - Fee Related JP5900100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012074943A JP5900100B2 (en) 2012-03-28 2012-03-28 Method for manufacturing spot size conversion element and optical waveguide with spot size conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012074943A JP5900100B2 (en) 2012-03-28 2012-03-28 Method for manufacturing spot size conversion element and optical waveguide with spot size conversion element

Publications (2)

Publication Number Publication Date
JP2013205642A true JP2013205642A (en) 2013-10-07
JP5900100B2 JP5900100B2 (en) 2016-04-06

Family

ID=49524786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012074943A Expired - Fee Related JP5900100B2 (en) 2012-03-28 2012-03-28 Method for manufacturing spot size conversion element and optical waveguide with spot size conversion element

Country Status (1)

Country Link
JP (1) JP5900100B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105305231A (en) * 2015-11-30 2016-02-03 武汉邮电科学研究院 High-efficiency wide spectrum output single-chip multi-wavelength silicon-based laser
KR20180112164A (en) * 2017-03-30 2018-10-12 한국전자통신연구원 Spot size converter and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050266A1 (en) * 2000-05-02 2001-12-13 Sherrer David W. Single mask technique for making positive and negative micromachined features on a substrate
JP2005274208A (en) * 2004-03-23 2005-10-06 Nippon Telegr & Teleph Corp <Ntt> Waveguide type light source
JP2009251218A (en) * 2008-04-04 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing optical waveguide
JP2011022464A (en) * 2009-07-17 2011-02-03 Nec Corp Optical waveguide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050266A1 (en) * 2000-05-02 2001-12-13 Sherrer David W. Single mask technique for making positive and negative micromachined features on a substrate
JP2005274208A (en) * 2004-03-23 2005-10-06 Nippon Telegr & Teleph Corp <Ntt> Waveguide type light source
JP2009251218A (en) * 2008-04-04 2009-10-29 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing optical waveguide
JP2011022464A (en) * 2009-07-17 2011-02-03 Nec Corp Optical waveguide

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105305231A (en) * 2015-11-30 2016-02-03 武汉邮电科学研究院 High-efficiency wide spectrum output single-chip multi-wavelength silicon-based laser
KR20180112164A (en) * 2017-03-30 2018-10-12 한국전자통신연구원 Spot size converter and method of fabricating the same
KR102373209B1 (en) 2017-03-30 2022-03-15 한국전자통신연구원 Spot size converter and method of fabricating the same

Also Published As

Publication number Publication date
JP5900100B2 (en) 2016-04-06

Similar Documents

Publication Publication Date Title
US6946238B2 (en) Process for fabrication of optical waveguides
US8093080B2 (en) Optical device having light sensor employing horizontal electrical field
US20020191916A1 (en) Vertical waveguide tapers for optical coupling between optical fibers and thin silicon waveguides
US9568674B2 (en) Photonic device structure and method of manufacture
JP2005538426A (en) Embedded mode converter
JP2004133446A (en) Optical module and its manufacturing method
JP5761754B2 (en) Optical module and manufacturing method thereof
JP2004184986A (en) Optical element and its manufacturing method
JP2002323633A (en) Optical waveguide device and method for manufacturing the same
CN210123485U (en) Silicon-based optical coupling structure and silicon-based monolithic integrated optical device
US8463093B2 (en) Extension of steps in reflective optical gratings
JP4914396B2 (en) Optical waveguide fabrication method
JP5900100B2 (en) Method for manufacturing spot size conversion element and optical waveguide with spot size conversion element
JP2005115117A (en) Optical module and its manufacturing method
JP6560153B2 (en) Optical module and manufacturing method thereof
US8300999B2 (en) Reducing optical loss in reflective optical gratings
KR20150062231A (en) A semiconductor laser and method of forming the same
JP3890046B2 (en) Method for manufacturing planar circuit type optical element
JP5204059B2 (en) Photodetector manufacturing method
JP7201082B2 (en) Optical module and manufacturing method thereof
US11966078B2 (en) Optoelectronic device and method of manufacture thereof
US20030000919A1 (en) Formation of a smooth surface on an optical component
JP2013238708A (en) Spot size converter and method for manufacturing the same
JP2005070557A (en) Spot size converter and its manufacturing method
JP5195700B2 (en) Optical semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5900100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees