JP2013205574A

JP2013205574A - Backlight device, control method of backlight device, and liquid crystal display device

Info

Publication number: JP2013205574A
Application number: JP2012073584A
Authority: JP
Inventors: Makoto Onogi; 誠大野木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-03-28
Filing date: 2012-03-28
Publication date: 2013-10-07
Anticipated expiration: 2032-03-28
Also published as: JP6128741B2

Abstract

PROBLEM TO BE SOLVED: To provide a technology capable of suppressing a variation in light emission luminance of a backlight caused by a change of a cycle of a vertical synchronization signal of an image signal, while keeping the synchronization of the vertical synchronization signal with control of the backlight.SOLUTION: A backlight device is used for a liquid crystal display device that displays an image based on an image signal. The backlight device comprises: a backlight; generation means that generates a clock signal at a set frequency; counting means that counts the number of clock signals generated by the generation means; and control means that controls turning on and off of the backlight on the basis of the counted value by the counting means. When a cycle of a vertical synchronization signal of the image signal changes from a predetermined cycle, the generation means changes the frequency of the clock signal according to the changed cycle.

Description

本発明は、バックライト装置、バックライト装置の制御方法、及び、液晶表示装置に関する。 The present invention relates to a backlight device, a control method for the backlight device, and a liquid crystal display device.

近年では、画像表示装置として、液晶パネルを用いた液晶表示装置が主流になってきている。液晶パネルは自発光デバイスではないため、液晶表示装置では、ＬＥＤ等の光源を用いたバックライトが必要になる。また、液晶表示装置において、画像の輝度を変更する方法には、次の２つの方法がある。１つは、液晶パネルの制御（液晶パネルが有する液晶素子の透過率（バックライトからの光が液晶素子を透過する割合）の制御）により画像の輝度を変更する方法である。もう１つは、バックライトの発光輝度を変更することにより画像の輝度を変更する方法である。画面内のコントラスト比を高めるためには、画面上の輝度が所望の輝度となるように、バックライトの発光輝度を変更する方法を用いるのがよい。 In recent years, liquid crystal display devices using liquid crystal panels have become mainstream as image display devices. Since the liquid crystal panel is not a self-luminous device, the liquid crystal display device needs a backlight using a light source such as an LED. Further, there are the following two methods for changing the luminance of an image in a liquid crystal display device. One is a method of changing the luminance of an image by controlling the liquid crystal panel (controlling the transmittance of the liquid crystal element included in the liquid crystal panel (the ratio of the light from the backlight passing through the liquid crystal element)). The other is a method of changing the brightness of the image by changing the light emission brightness of the backlight. In order to increase the contrast ratio in the screen, it is preferable to use a method of changing the light emission luminance of the backlight so that the luminance on the screen becomes a desired luminance.

バックライトの発光輝度の変更方法（変更方式）として、ＰＷＭ（パルス幅変調）方式が多く用いられている。この方式は、バックライトを一定周期で点灯させ、点灯期間の長さと消灯期間の長さの比（以下ＤＵＴＹ比）を変更することでバックライトの発光輝度を変更するものである。点灯期間の間隔（即ち消灯期間）が長いとバックライトの点滅が人の目に視認されるため、視聴者がちらつき（フリッカ）を感じることがある。そのため、ＰＷＭ方式を用いたバックライトの制御では、２００Ｈｚ以上の高い周波数でバックライトを点灯させるのが一般的である。 A PWM (pulse width modulation) method is often used as a method for changing the light emission luminance of the backlight (change method). In this method, the backlight is turned on at a constant cycle, and the light emission luminance of the backlight is changed by changing the ratio between the length of the lighting period and the length of the extinguishing period (hereinafter, DUTY ratio). If the interval of the lighting period (that is, the extinguishing period) is long, the flashing of the backlight is visually recognized by human eyes, and thus the viewer may feel flicker. Therefore, in the backlight control using the PWM method, it is common to turn on the backlight at a high frequency of 200 Hz or higher.

ところで、液晶表示装置では、液晶素子の透過率を制御してバックライトからの光（バックライト光）を遮光することで黒を表現することができる。しかし、液晶素子によるバックライト光の遮光は完全ではなく、黒を表現しようとしても、バックライト光がわずかに漏れてしまい（バックライト光がわずかに液晶素子を透過してしまい）、完全な黒を表現することができず、いわゆる「黒浮き」が生じてしまう。そのため、バックライトの発光輝度が画面全体で均一になるようにバックライトを制御すると、黒浮きにより画面内のコントラスト比は制限されてしまう。それを解消するために、ローカルディミングと呼ばれる技術が提案されている。これは、画像の明暗に合わせて、画面内の領域ごとにバックライトの発光輝度を変更する制御を行うことで、黒浮きを防止して、画面内のコントラスト比を高めることを可能にする技術であり、特許文献１等に開示されている。 By the way, in the liquid crystal display device, black can be expressed by controlling the transmittance of the liquid crystal element to block light from the backlight (backlight light). However, the light shielding of the backlight by the liquid crystal element is not perfect, and even if it tries to express black, the backlight light leaks slightly (the backlight light slightly passes through the liquid crystal element), and the black light is completely black. Cannot be expressed, and so-called “black floating” occurs. For this reason, when the backlight is controlled so that the light emission luminance of the backlight is uniform over the entire screen, the contrast ratio in the screen is limited due to black floating. In order to solve this problem, a technique called local dimming has been proposed. This is a technology that prevents the black float and increases the contrast ratio in the screen by performing control to change the light emission brightness of the backlight for each area in the screen according to the brightness of the image. It is disclosed in Patent Document 1 and the like.

また、液晶パネルは、ブラウン管ディスプレイやプラズマディスプレイ等の自発光デバイスに比べると応答性で劣るため、動画を表示する際に動画ボケが目立つなどの欠点があった。そのため今日ではこの欠点を解消するための様々な技術が提案されており、その中の一つにバックライトスキャンと呼ばれる技術がある。バックライトスキャンは、液晶パネルの走査（スキャン）、即ち液晶素子の駆動に合わせてバックライトの点灯及び消灯を制御することで、液晶素子の透過率の切り替わりの瞬間を見えなくし、動画ボケの低減を図る技術である。バックライトスキャンについては特許文献２等に開示されている。 In addition, since the liquid crystal panel is inferior in response to a self-luminous device such as a cathode ray tube display or a plasma display, there is a disadvantage that moving image blur is conspicuous when displaying a moving image. For this reason, various techniques for solving this drawback have been proposed today, and one of them is a technique called backlight scanning. Backlight scanning makes it impossible to see the moment when the transmittance of the liquid crystal element changes, and reduces motion blur by controlling the turning on and off of the backlight according to the scanning of the liquid crystal panel, that is, driving the liquid crystal element. It is a technology to plan. The backlight scan is disclosed in Patent Document 2 and the like.

ローカルディミングやバックライトスキャンを行う際には、バックライトの点灯開始のタイミングやバックライトの発光輝度の変更のタイミングを画像信号と合わせる（同期させる）必要がある。一般的には、画像信号の垂直同期信号（以下ＶＳＹＮＣ）に同期して、バックライトが制御される。 When performing local dimming or backlight scanning, it is necessary to match (synchronize) the timing of starting lighting of the backlight and the timing of changing the light emission luminance of the backlight with the image signal. In general, the backlight is controlled in synchronization with a vertical synchronization signal (hereinafter VSYNC) of an image signal.

次に、一般的なＬＥＤドライバを用いた場合の、バックライトのＰＷＭ制御について説明する。ＬＥＤドライバは、バックライトの点灯、消灯、発光輝度などを制御する制御回路である。ＬＥＤドライバには、点灯期間の基準となるクロック信号（以下ＰＷＭ−ＣＬＫ）が入力される。ＬＥＤドライバは、このＰＷＭ−ＣＬＫをカウントすることで、バックライトをＰＷＭ制御する。例えば、ＬＥＤドライバに対して「点灯開始：２、点灯期間：５」という設定値が設定されたとすると、ＬＥＤドライバは、図８に示すように、ＰＷＭカウント値（ＰＷＭ−ＣＬＫのカウント値）が２になった時点でバックライトを点灯させる。そして、ＬＥＤドライバは、バックライトを点灯してからＰＷＭ−ＣＬＫ５カウント分の時間後に（ＰＷＭカウント値が７になった時点で）バックライトを消灯させる。また、点灯期間の周期の基準の信号（以下ＰＷＭ−ＳＹＮＣ）が入力されると、ＰＷＭカウント値は、次のＰＷＭ−ＣＬＫのタイミングで０になるようにリセットされる。ＬＥＤドライバに対して一定周波数のＰＷＭ−ＣＬＫと、一定周波数のＰＷＭ−ＳＹＮＣを入力し続けることで、一定周期の点灯期間を設定することが可能になる。 Next, backlight PWM control when a general LED driver is used will be described. The LED driver is a control circuit that controls turning on / off of the backlight, light emission luminance, and the like. The LED driver receives a clock signal (hereinafter referred to as PWM-CLK) serving as a reference for the lighting period. The LED driver performs PWM control of the backlight by counting the PWM-CLK. For example, if a set value of “lighting start: 2, lighting period: 5” is set for the LED driver, the LED driver has a PWM count value (a count value of PWM-CLK) as shown in FIG. When 2 is reached, the backlight is turned on. Then, the LED driver turns off the backlight after a time corresponding to 5 counts of PWM-CLK after turning on the backlight (when the PWM count value becomes 7). Further, when a reference signal (hereinafter referred to as PWM-SYNC) of the period of the lighting period is input, the PWM count value is reset to 0 at the next PWM-CLK timing. By continuously inputting PWM-CLK having a constant frequency and PWM-SYNC having a constant frequency to the LED driver, it becomes possible to set a lighting period having a constant period.

ＬＥＤドライバには様々な仕様のものがあり、ＰＷＭカウント値が０のときにバックライトの点灯が開始されるものや、ＰＷＭカウント値に従って消灯期間を設定するものなどがある。上記消灯期間を設定するＬＥＤドライバは、例えば、「消灯開始：２、消灯期間：５」という設定値が設定された場合に、ＰＷＭカウント値が２になった時点でバックライトを消灯させ、ＰＷＭカウント値が７になった時点でバックライトを点灯させる。他にはカウンタのリセットをまたいで点灯期間ないし消灯期間を設定出来るものもある。例えば「点灯開始：８、点灯期間：５」と設定したときにはカウンタの最大値が９ならばカウンタが８の時点で点灯を開始してカウンタ０へのリセットを経てカウンタが３になった時点で消灯する。また、ＰＷＭカウント値の最大値もＬＥＤドライバによって様々であり、一般的には、ＤＵＴＹ比を細かく調整するために、ＰＷＭカウント値の最大値がかなり大きいものが多い。本明細書においては、説明を簡略化するためにあえてＰＷＭカウント値の最大値が小さい場合の例について説明を行う。ＬＥＤドライバには、ＰＷＭカウント値が最大値を超えた場合に、ＰＷＭカウント値が自動的にリセットされるものや、ＰＷＭカウント値が最大値を超えた場合に、ＰＷＭ−ＳＹＮＣが入力されるまでバックライトの制御を中止するものもある。 There are LED drivers of various specifications, such as those that start turning on the backlight when the PWM count value is 0, and those that set the extinguishing period according to the PWM count value. The LED driver for setting the extinguishing period turns off the backlight when the PWM count value becomes 2, for example, when the setting values “extinguishing start: 2, extinguishing period: 5” are set, When the count value becomes 7, the backlight is turned on. Others can set the lighting period or the extinguishing period across counter resets. For example, when “lighting start: 8, lighting period: 5” is set, if the maximum value of the counter is 9, the lighting starts when the counter is 8, and when the counter becomes 3 after being reset to the counter 0 Turns off. In addition, the maximum value of the PWM count value varies depending on the LED driver, and generally the maximum value of the PWM count value is considerably large in order to finely adjust the DUTY ratio. In this specification, an example where the maximum value of the PWM count value is small will be described in order to simplify the description. The LED driver automatically resets the PWM count value when the PWM count value exceeds the maximum value, or until PWM-SYNC is input when the PWM count value exceeds the maximum value Some stop control of the backlight.

次に、画像信号と、バックライトのＰＷＭ制御（ＰＷＭカウント値に応じたバックライトの点灯及び消灯の制御）との同期方法について説明する。図９に示すように、ＰＷＭ−ＳＹＮＣをＶＳＹＮＣと同期させれば、画像信号と、バックライトの点灯との同期を取ることが可能になる。図９には、ＶＳＹＮＣに同期して４回のＰＷＭ制御が行われる場合の例を示している。具体的には、図９には、ＶＳＹＮＣの周波数が６０Ｈｚであり、ＰＷＭ−ＳＹＮＣの周波数がＶＳＹＮＣの周波数の４倍の２４０Ｈｚである場合の例を示している。なお、１つのＶＳＹＮＣに対するＰＷＭ制御の回数は４回に限らない。ＶＳＹＮＣの周波数が６０Ｈｚであり、ＰＷＭ−ＳＹＮＣの周波数が３００Ｈｚである場合には、１つのＶＳＹＮＣに対してＰＷＭ制御が５回行われる。ＶＳＹＮＣの周波数が６０Ｈｚであり、ＰＷＭ−ＳＹＮＣの周波数が３６０Ｈｚである場合には、１つのＶＳＹＮＣに対してＰＷＭ制御が６回行われる。また、図９ではＶＳＹＮＣとＰＷＭ−ＳＹＮＣのタイミングを完全に一致させているが、最適な画質を得るためには図１０に示すように、ＶＳＹＮＣとＰＷＭ−ＳＹＮＣのうちの一方を他方に対して遅らせた方が良い場合もある。図１０は、ＰＷＭ−ＳＹＮＣがＶＳＹＮＣよりも時間ＤＥＬＡＹだけ遅れている場合の例である。この場合においては、時間ＤＥＬＡＹを一定に保つことが、ＶＳＹＮＣとＰＷＭ−ＳＹＮＣの同期を取ることになる。本明細書では、説明を簡略化するために、時間ＤＥＬＡＹがゼロの場合の例について説明を行う。
また、バックライトの領域毎に、点灯期間の開始タイミング（点灯開始のタイミング）を変えることにより、バックライトスキャンなどを行う際に、液晶パネルのスキャンに合わせたバックライトの点灯を行うことが可能になる。 Next, a method of synchronizing the image signal and the backlight PWM control (backlight on / off control according to the PWM count value) will be described. As shown in FIG. 9, if the PWM-SYNC is synchronized with VSYNC, it is possible to synchronize the image signal with the lighting of the backlight. FIG. 9 shows an example in which PWM control is performed four times in synchronization with VSYNC. Specifically, FIG. 9 shows an example in which the frequency of VSYNC is 60 Hz and the frequency of PWM-SYNC is 240 Hz, which is four times the frequency of VSYNC. Note that the number of times of PWM control for one VSYNC is not limited to four. When the frequency of VSYNC is 60 Hz and the frequency of PWM-SYNC is 300 Hz, PWM control is performed five times for one VSYNC. When the frequency of VSYNC is 60 Hz and the frequency of PWM-SYNC is 360 Hz, PWM control is performed six times for one VSYNC. In FIG. 9, the timings of VSYNC and PWM-SYNC are completely matched. However, in order to obtain the optimum image quality, one of VSYNC and PWM-SYNC is set to the other as shown in FIG. Sometimes it is better to delay. FIG. 10 shows an example in which PWM-SYNC is delayed by time DELAY from VSYNC. In this case, keeping the time DELAY constant will synchronize VSYNC and PWM-SYNC. In this specification, in order to simplify the description, an example in which the time DELAY is zero will be described.
In addition, by changing the start timing of the lighting period (lighting start timing) for each backlight area, it is possible to turn on the backlight in accordance with the scan of the liquid crystal panel when performing a backlight scan, etc. become.

特開２００１−１４２４０９号公報JP 2001-142409 A 特開平１１−２０２２８６号公報JP-A-11-202286

しかしながら、画像信号のクロックと画像表示装置側のクロックの周波数のわずかな違い等により、ＶＳＹＮＣの周期（以下ＶＳＹＮＣ周期）が変化することがある。そのため、ＶＳＹＮＣ周期は必ずしも常に一定ではない。 However, the VSYNC cycle (hereinafter referred to as VSYNC cycle) may change due to a slight difference in the frequency of the clock of the image signal and the clock of the image display device. Therefore, the VSYNC cycle is not always constant.

例えば、図１１に示すように、ＶＳＹＮＣ周期が短くなり、ＶＳＹＮＣの周波数（以下ＶＳＹＮＣ周波数）が６０Ｈｚから６１．５Ｈｚに変化することがある。このとき、ＰＷＭ周期（ＰＷＭカウント値が０になったタイミングから次に０になるまでの期間）１〜３では、通常通りにＰＷＭ−ＳＹＮＣの周波数を２４０ＨｚとしてＰＷＭ制御を行うことができる。しかしながら、ＰＷＭ周期４の終了タイミングとＶＳＹＮＣとの同期を取ると、ＰＷＭ周期４はＰＷＭ周期１〜３よりも短くなり、ＰＷＭ周期４ではＰＷＭ−ＳＹＮＣ周波数が２６６Ｈｚに変化してしまう。ＰＷＭ周期４では、ＰＷＭ周期１〜３と同様に、バックライトは、ＰＷＭカウント値が２のタイミングから点灯され、ＰＷＭカウント値が７のタイミングで消灯される。そのため、ＰＷＭ周期４での点灯期間の長さは、ＰＷＭ−ＣＬＫ５カウント分であり、ＰＷＭ周期１〜３での点灯期間の長さと同じとなる。しかしながら、本来ならＰＷＭカウント値が９の時点で入力されるＰＷＭ−ＳＹＮＣが、ＰＷＭ周期４においてはＰＷＭカウント値が８の時点で入力される。そのため、ＰＷＭ周期４では、本来より１カウント分早くＰＷＭカウント値がリセットされ、結果的に消灯期間の長さがＰＷＭ周期１〜３での消灯期間の長さよりもＰＷＭカウント値１カウント分短くなってしまう。点灯期間の長さが変わらずに消灯期間の長さだけが短くなると、ＤＵＴＹ比が高くなるため、ＰＷＭ周期４ではＰＷＭ周期１〜３よりもバックライトの発光輝度が上昇し、ひいては画面上の輝度が上昇してしまう。 For example, as shown in FIG. 11, the VSYNC cycle is shortened, and the frequency of VSYNC (hereinafter referred to as VSYNC frequency) may change from 60 Hz to 61.5 Hz. At this time, in the PWM cycle (period from the timing when the PWM count value becomes 0 to the next time 0) to 1-3, PWM control can be performed with the PWM-SYNC frequency set to 240 Hz as usual. However, if the end timing of the PWM cycle 4 is synchronized with VSYNC, the PWM cycle 4 becomes shorter than the PWM cycles 1 to 3, and the PWM-SYNC frequency changes to 266 Hz in the PWM cycle 4. In the PWM cycle 4, as in the PWM cycles 1 to 3, the backlight is turned on when the PWM count value is 2, and is turned off when the PWM count value is 7. Therefore, the length of the lighting period in the PWM cycle 4 is equal to the PWM-CLK 5 count, and is the same as the length of the lighting period in the PWM cycles 1 to 3. However, PWM-SYNC which is normally input when the PWM count value is 9 is input when the PWM count value is 8 in the PWM cycle 4. Therefore, in the PWM cycle 4, the PWM count value is reset by one count earlier than the original, and as a result, the length of the turn-off period is shorter by one count of the PWM count value than the length of the turn-off period in the PWM cycles 1-3. End up. If only the length of the turn-off period is shortened without changing the length of the turn-on period, the DUTY ratio is increased. Therefore, in the PWM period 4, the light emission luminance of the backlight is higher than the PWM periods 1 to 3, and on the screen. The brightness will increase.

また、図１２に示すように、ＶＳＹＮＣ周期が長くなり、ＶＳＹＮＣ周波数が６０Ｈｚから５８．５Ｈｚに変化することがある。このとき、図１１の場合と同様にＰＷＭ周期１〜３では、通常通りにＰＷＭ−ＳＹＮＣの周波数を２４０ＨｚとしてＰＷＭ制御を行うことができる。しかしながら、ＰＷＭ周期４の終了タイミングとＶＳＹＮＣとの同期を取ると、ＰＷＭ周期４はＰＷＭ周期１〜３よりも長くなり、ＰＷＭ周期４ではＰＷＭ−ＳＹＮＣ周波数が２１８Ｈｚに変化してしまう。ＰＷＭ周期４では、ＰＷＭ周期１〜３と同様に、バックライトは、ＰＷＭカウント値が２のタイミングから点灯され、ＰＷＭカウント値が７のタイミングで消灯される。そのため、ＰＷＭ周期４での点灯期間の長さは、ＰＷＭ−ＣＬＫ５カウント分であり、ＰＷＭ周期１〜３での点灯期間の長さと同じとなる。しかしながら、本来ならＰＷＭカウント値が９の時点で入力されるＰＷＭ−ＳＹＮＣが、ＰＷＭ周期４においてはＰＷＭカウント値が１０の時点で入力される。そのため、ＰＷＭ周期４では、本来より１カウント分遅くＰＷＭカウント値がリセットされ、結果的に消灯期間の長さがＰＷＭ周期１〜３での消灯期間の長さよりもＰＷＭカウント値１カウント分長くなってしまう。点灯期間の長さが変わらずに消灯期間の長さだけが長くなると、ＤＵＴＹ比が低くなるため、ＰＷＭ周期４ではＰＷＭ周期１〜３よりもバックライトの発光輝度が低下し、ひいては画面上の輝度が低下してしまう。ＬＥＤドライバの仕様によってはＰＷＭカウント値が９を超えた時点で必ず０になるようにリセットされるものもあるが、その場合においてもＰＷＭ−ＳＹＮＣの入力時に再びＰＷＭカウント値がリセットされるため、同じように消灯期間の長さが長くなってしまう。 Further, as shown in FIG. 12, the VSYNC cycle becomes longer and the VSYNC frequency may change from 60 Hz to 58.5 Hz. At this time, similarly to the case of FIG. 11, in the PWM cycles 1 to 3, the PWM control can be performed with the frequency of PWM-SYNC being 240 Hz as usual. However, if the end timing of the PWM cycle 4 is synchronized with VSYNC, the PWM cycle 4 becomes longer than the PWM cycles 1 to 3, and the PWM-SYNC frequency changes to 218 Hz in the PWM cycle 4. In the PWM cycle 4, as in the PWM cycles 1 to 3, the backlight is turned on when the PWM count value is 2, and is turned off when the PWM count value is 7. Therefore, the length of the lighting period in the PWM cycle 4 is equal to the PWM-CLK 5 count, and is the same as the length of the lighting period in the PWM cycles 1 to 3. However, PWM-SYNC, which is normally input when the PWM count value is 9, is input when the PWM count value is 10 in the PWM cycle 4. Therefore, in the PWM cycle 4, the PWM count value is reset by one count later than the original, and as a result, the length of the turn-off period is longer by one count of the PWM count value than the length of the turn-off period in the PWM cycles 1-3. End up. If only the length of the extinguishing period is increased without changing the length of the lighting period, the DUTY ratio becomes lower. Therefore, the emission luminance of the backlight is lowered in the PWM period 4 than in the PWM periods 1 to 3, and on the screen. The brightness will decrease. Depending on the specifications of the LED driver, there are those that are always reset to 0 when the PWM count value exceeds 9, but even in that case, the PWM count value is reset again when PWM-SYNC is input. Similarly, the length of the extinguishing period becomes longer.

このように、従来の方法では、ＶＳＹＮＣとＰＷＭ−ＳＹＮＣの同期を取りながらバックライトをＰＷＭ制御しているときに、ＶＳＹＮＣの周波数が変化すると、ＤＵＴＹ比の変化によりバックライトの発光輝度が変化し、ひいては画面上の輝度が変化してしまう。このような画面上の輝度の変化は、フリッカとして視聴者に視認されてしまう。 Thus, in the conventional method, when the backlight is PWM-controlled while synchronizing VSYNC and PWM-SYNC, if the VSYNC frequency changes, the backlight emission luminance changes due to the change in the DUTY ratio. As a result, the brightness on the screen changes. Such a change in luminance on the screen is visually recognized by the viewer as flicker.

そこで本発明は、画像信号の垂直同期信号とバックライトの制御との同期を保ちながら、垂直同期信号の周期の変動によるバックライトの発光輝度の変動を抑制することのできる技術を提供することを目的とする。 Therefore, the present invention provides a technique capable of suppressing fluctuations in backlight emission luminance due to fluctuations in the period of the vertical synchronization signal while maintaining synchronization between the vertical synchronization signal of the image signal and the backlight control. Objective.

本発明のバックライト装置は、
画像信号に基づく画像を表示する液晶表示装置のバックライト装置であって、
バックライトと、
設定された周波数でクロック信号を生成する生成手段と、
前記生成手段で生成されたクロック信号の数をカウントするカウント手段と、
前記カウント手段のカウント値に基づいて前記バックライトの点灯及び消灯を制御する制御手段と、
を有し、
前記生成手段は、前記画像信号の垂直同期信号の周期が所定周期から変動する場合に、変動した周期に合わせてクロック信号の周波数を変更する
ことを特徴とする。 The backlight device of the present invention is
A backlight device of a liquid crystal display device that displays an image based on an image signal,
With backlight,
Generating means for generating a clock signal at a set frequency;
Counting means for counting the number of clock signals generated by the generating means;
Control means for controlling turning on and off of the backlight based on the count value of the counting means;
Have
The generating means may change the frequency of the clock signal in accordance with the changed period when the period of the vertical synchronizing signal of the image signal changes from a predetermined period.

本発明のバックライト装置の制御方法は、
画像信号に基づく画像を表示する液晶表示装置のバックライト装置の制御方法であって、
前記バックライト装置は、バックライトを有し、
前記バックライト装置の制御方法は、
設定された周波数でクロック信号を生成する生成ステップと、
前記生成ステップで生成されたクロック信号の数をカウントするカウントステップと、
前記カウントステップのカウント値に基づいて前記バックライトの点灯及び消灯を制御する制御ステップと、
を有し、
前記生成ステップでは、前記画像信号の垂直同期信号の周期が所定周期から変動する場合に、変動した周期に合わせてクロック信号の周波数が変更される
ことを特徴とする。 The control method of the backlight device of the present invention,
A method of controlling a backlight device of a liquid crystal display device that displays an image based on an image signal,
The backlight device has a backlight,
The control method of the backlight device is:
A generating step for generating a clock signal at a set frequency;
A counting step for counting the number of clock signals generated in the generating step;
A control step for controlling lighting and extinguishing of the backlight based on the count value of the counting step;
Have
In the generating step, when the period of the vertical synchronizing signal of the image signal varies from a predetermined period, the frequency of the clock signal is changed in accordance with the varied period.

本発明の液晶表示装置は、液晶パネルと上記バックライト装置を有することを特徴とする。 The liquid crystal display device of the present invention includes a liquid crystal panel and the backlight device.

本発明によれば、画像信号の垂直同期信号とバックライトの制御との同期を保ちながら、垂直同期信号の周期の変動によるバックライトの発光輝度の変動を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, the fluctuation | variation of the light emission luminance of a backlight by the fluctuation | variation of the period of a vertical synchronizing signal can be suppressed, maintaining the synchronization with the vertical synchronizing signal of an image signal, and control of a backlight.

実施例１に係る液晶表示装置の構成の一例を示す図1 is a diagram illustrating an example of a configuration of a liquid crystal display device according to Embodiment 1. FIG. 実施例１に係るバックライト装置の動作の一例を示す図The figure which shows an example of operation | movement of the backlight apparatus which concerns on Example 1. FIG. 実施例１に係るバックライト装置の動作の一例を示す図The figure which shows an example of operation | movement of the backlight apparatus which concerns on Example 1. FIG. 実施例１に係るバックライト装置の動作の一例を示す図The figure which shows an example of operation | movement of the backlight apparatus which concerns on Example 1. FIG. 実施例１に係るバックライト制御部の処理の流れの一例を示すフロー図The flowchart which shows an example of the flow of a process of the backlight control part which concerns on Example 1. FIG. 実施例１に係るバックライト装置の動作の一例を示す図The figure which shows an example of operation | movement of the backlight apparatus which concerns on Example 1. FIG. 実施例２に係るバックライト装置の動作の一例を示す図The figure which shows an example of operation | movement of the backlight apparatus which concerns on Example 2. FIG. 従来技術におけるバックライトのＰＷＭ制御を説明する図The figure explaining the PWM control of the backlight in a prior art 従来技術における画像信号とＰＷＭ制御の同期方法を説明する図The figure explaining the synchronizing method of the image signal and PWM control in a prior art 従来技術における画像信号とＰＷＭ制御の同期方法を説明する図The figure explaining the synchronizing method of the image signal and PWM control in a prior art 従来技術における課題を説明する図The figure explaining the problem in the prior art 従来技術における課題を説明する図The figure explaining the problem in the prior art

＜実施例１＞
以下、本発明の実施例１について説明する。
図１は、本実施例に係る液晶表示装置の大まかな構成の一例を示すブロック図である。
液晶表示装置１００は、入力部１０１、画像解析部１０２、ＬＣＤ制御部１０３、ＬＣＤパネル１０４、垂直同期信号生成部１０５、バックライト装置１１０、画像表示部１０９などを有する。バックライト装置１１０は、バックライト制御部１０６、ＬＥＤドライバ１０７、バックライト１０８などを有する。 <Example 1>
Embodiment 1 of the present invention will be described below.
FIG. 1 is a block diagram showing an example of a rough configuration of the liquid crystal display device according to this embodiment.
The liquid crystal display device 100 includes an input unit 101, an image analysis unit 102, an LCD control unit 103, an LCD panel 104, a vertical synchronization signal generation unit 105, a backlight device 110, an image display unit 109, and the like. The backlight device 110 includes a backlight control unit 106, an LED driver 107, a backlight 108, and the like.

入力部１０１は、外部から液晶表示装置１００内に画像信号（入力画像信号）を入力する。 The input unit 101 inputs an image signal (input image signal) into the liquid crystal display device 100 from the outside.

画像解析部１０２は、入力画像信号から表示画像信号を生成し、表示画像信号をＬＣＤ制御部１０３に出力する。例えば、画像解析部１０２は、ぼかし処理やエッジ強調処理などの画像処理や、ＩＰ変換処理やフレームレート変換処理などのフォーマット変換処理を入力画像信号に施して表示画像信号を生成する。なお、画像解析部１０２は、入力画像信号をそのまま表示画像信号として出力してもよい。
また、画像解析部１０２は、表示画像信号に基づいてバックライトの発光輝度を決定し、決定した発光輝度を表す制御信号をバックライト制御部１０６に出力する。 The image analysis unit 102 generates a display image signal from the input image signal, and outputs the display image signal to the LCD control unit 103. For example, the image analysis unit 102 generates a display image signal by performing image processing such as blurring processing and edge enhancement processing, and format conversion processing such as IP conversion processing and frame rate conversion processing on the input image signal. Note that the image analysis unit 102 may output the input image signal as it is as a display image signal.
In addition, the image analysis unit 102 determines the light emission luminance of the backlight based on the display image signal, and outputs a control signal representing the determined light emission luminance to the backlight control unit 106.

ＬＣＤ制御部１０３は、表示画像信号に基づいて、複数の液晶素子を有する液晶パネルであるＬＣＤパネル１０４を制御する。具体的には、ＬＣＤ制御部１０３は、表示画像信号に基づいて、複数の液晶素子の透過率（バックライト１０８からの光が透過する割合）を制御する。それにより、各液晶素子は、表示画像信号に基づく画像が表示可能な状態に配向する。 The LCD control unit 103 controls the LCD panel 104, which is a liquid crystal panel having a plurality of liquid crystal elements, based on the display image signal. Specifically, the LCD control unit 103 controls the transmittance of the plurality of liquid crystal elements (the rate at which light from the backlight 108 is transmitted) based on the display image signal. Thereby, each liquid crystal element is aligned in a state where an image based on the display image signal can be displayed.

垂直同期信号生成部１０５は、入力画像信号と共に入力された垂直同期信号（入力ＶＳＹＮＣ）から、表示画像信号のフレームレートに合わせた表示ＶＳＹＮＣ（表示画像信号の垂直同期信号）を生成し、バックライト制御部１０６に出力する。 The vertical synchronization signal generation unit 105 generates a display VSYNC (vertical synchronization signal of the display image signal) that matches the frame rate of the display image signal from the vertical synchronization signal (input VSYNC) input together with the input image signal, and backlights. The data is output to the control unit 106.

バックライト制御部１０６は、バックライト１０８のＰＷＭ制御において必要となるクロック信号（ＰＷＭ−ＣＬＫ）とＰＷＭ基準信号（ＰＷＭ−ＳＹＮＣ）を、それぞれ、設定された周波数で生成し、ＬＥＤドライバ１０７に出力する。
また、バックライト制御部１０６は、バックライト１０８の発光輝度が画像解析部１０２で決定された発光輝度となるように、ＬＥＤドライバ１０７に対して、必要な駆動電流値やＤＵＴＹ比等を設定する。 The backlight control unit 106 generates a clock signal (PWM-CLK) and a PWM reference signal (PWM-SYNC) necessary for PWM control of the backlight 108 at a set frequency, and outputs them to the LED driver 107. To do.
Further, the backlight control unit 106 sets a necessary drive current value, a DUTY ratio, and the like for the LED driver 107 so that the light emission luminance of the backlight 108 becomes the light emission luminance determined by the image analysis unit 102. .

ＬＥＤドライバ１０７は、バックライト制御部１０６から入力されたＰＷＭ−ＣＬＫの数をカウントする。そして、ＬＥＤドライバ１０７は、ＰＷＭ−ＣＬＫのカウント値（入力カウント値）に基づいて、バックライト１０８の点灯及び消灯を制御する。具体的には、ＬＥＤドライバ１０７は、設定されたＤＵＴＹ比に応じて、バックライト１０８を点灯させる数値範囲（入力カウント値の範囲）や、バックライト１０８を消灯させる数値範囲
（入力カウント値の範囲）を決定する。そして、ＬＥＤドライバ１０７は、入力カウント値がバックライト１０８を点灯させる数値範囲内の値であるときに、設定された駆動電流をバックライト１０８に出力する。本実施例では、ＬＥＤドライバ１０７は、バックライト１０８が有する複数のＬＥＤに接続された複数のチャンネルを有しており、ＰＷＭ−ＣＬＫの入力カウント値に基づいて、複数のＬＥＤの点灯及び消灯を制御する。また、ＬＥＤドライバ１０７は、ＰＷＭ−ＳＹＮＣの入力に応じて、入力カウント値を、次のＰＷＭ−ＣＬＫのタイミングで０になるようにリセットする。 The LED driver 107 counts the number of PWM-CLK input from the backlight control unit 106. The LED driver 107 controls turning on and off of the backlight 108 based on the PWM-CLK count value (input count value). Specifically, the LED driver 107 determines a numerical value range (input count value range) for turning on the backlight 108 or a numerical value range (input count value range) for turning off the backlight 108 in accordance with the set DUTY ratio. ). Then, the LED driver 107 outputs the set drive current to the backlight 108 when the input count value is a value within a numerical range for lighting the backlight 108. In this embodiment, the LED driver 107 has a plurality of channels connected to the plurality of LEDs of the backlight 108, and turns on and off the plurality of LEDs based on the input count value of PWM-CLK. Control. Further, the LED driver 107 resets the input count value to 0 at the next PWM-CLK timing according to the input of PWM-SYNC.

バックライト１０８は、光源として複数のＬＥＤを有する。複数のＬＥＤから発せられた光がＬＣＤパネル１０４を透過することにより、画面（画像表示部１０９）に表示画像信号に基づく画像が表示される。なお、バックライト１０８の光源はＬＥＤに限らない。例えば、バックライト１０８の光源は冷陰極管などであってもよい。 The backlight 108 has a plurality of LEDs as a light source. When light emitted from the plurality of LEDs passes through the LCD panel 104, an image based on the display image signal is displayed on the screen (image display unit 109). Note that the light source of the backlight 108 is not limited to the LED. For example, the light source of the backlight 108 may be a cold cathode tube.

本実施例では、バックライト制御部１０６は、表示ＶＳＹＮＣの周期が所定周期から変動する場合に、変動した周期に合わせてＰＷＭ−ＣＬＫの周波数を変更する。
具体的には、バックライト制御部１０６は、１つの表示ＶＳＹＮＣに対して、所定数のＰＷＭ−ＣＬＫを生成する。そして、表示ＶＳＹＮＣを基準とするタイミング（基準タイミング）と、該表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの生成を開始するタイミングとの間のずれが小さくなるように、ＰＷＭ−ＣＬＫの周波数を変更する。本実施例では、所定数のＰＷＭ−ＣＬＫ単位（所定数のクロック信号単位）でＰＷＭ−ＣＬＫの周波数が変更される。
そのような構成にすることにより、表示ＶＳＹＮＣとバックライト１０８の制御との同期を保ちながら、表示ＶＳＹＮＣの周期の変動によるバックライト１０８の発光輝度の変動を抑制することができる。 In this embodiment, the backlight control unit 106 changes the frequency of PWM-CLK in accordance with the changed period when the period of the display VSYNC changes from a predetermined period.
Specifically, the backlight control unit 106 generates a predetermined number of PWM-CLKs for one display VSYNC. Then, the frequency of the PWM-CLK is changed so that the difference between the timing based on the display VSYNC (reference timing) and the timing for starting the generation of a predetermined number of PWM-CLK for the display VSYNC is reduced. . In the present embodiment, the frequency of PWM-CLK is changed in a predetermined number of PWM-CLK units (a predetermined number of clock signal units).
With such a configuration, it is possible to suppress fluctuations in the luminance of the backlight 108 due to fluctuations in the cycle of the display VSYNC while maintaining synchronization between the display VSYNC and the control of the backlight 108.

以下、具体例を挙げて本実施例に係るバックライト装置１１０の動作について詳しく説明する。
以下では、１つの表示ＶＳＹＮＣに対して４つのＰＷＭ−ＳＹＮＣが生成され、１つのＰＷＭ−ＳＹＮＣに対して１０のＰＷＭ−ＣＬＫが生成される、即ち上記所定数が４０であるものとする。また、入力カウント値の取りうる範囲が０〜９であり、入力カウント値が２になったタイミングから、入力カウント値が７になるタイミングまでの期間にバックライト１０８が点灯されるものとする。また、上記所定周期は１／６０ｓｅｃであるものとする。また、上記基準タイミングは、表示ＶＳＹＮＣのタイミングそのものであるものとする。
但し、これらの条件はあくまで一例であり、本発明を限定する趣旨のものではない。上記所定数は、２０，３０，５０，６０など、４０より多くても少なくてもよい。入力カウント値の取りうる範囲は、１〜１０、３〜１２などであってもよい。バックライト１０８の点灯期間は、入力カウント値が１〜８の期間、３〜５の期間、０〜７の期間など、入力カウント値が２〜７の期間より長い期間であっても短い期間であってもよい。また７〜２、８〜３などカウンタのリセットをまたいで点灯する設定であっても良い。上記所定周期は、１／３０ｓｅｃ，１／１２０ｓｅｃなど、１／６０ｓｅｃより長くても短くてもよい。上記基準タイミングは、表示ＶＳＹＮＣのタイミングより一定時間早いタイミングや一定時間遅いタイミングであってもよい。バックライト１０８が、画面を分割して得られる分割領域毎に発光輝度を制御可能な構成の場合には、分割領域毎に、基準タイミングが異なっていてもよい。具体的には、液晶パネルの走査（スキャン）に合わせてバックライト１０８を点灯及び消灯を制御するバックライトスキャンを行う構成の場合には、分割領域毎に、基準タイミングが異なっていてもよい。例えば、上側の分割領域から順にバックライト１０８が点灯されるように、ブロック毎に基準タイミングが設定されていてもよい。また基準タイミングは全ての領域で同じにした上で、点灯開始のカウント値をブロックごとに変更することで分割領域ごとの点灯タイミングを変えてもよい。 Hereinafter, the operation of the backlight device 110 according to the present embodiment will be described in detail with specific examples.
In the following, it is assumed that four PWM-SYNCs are generated for one display VSYNC and ten PWM-CLK are generated for one PWM-SYNC, that is, the predetermined number is 40. Further, it is assumed that the range that the input count value can take is 0 to 9, and the backlight 108 is turned on during a period from the timing when the input count value becomes 2 to the timing when the input count value becomes 7. The predetermined period is 1/60 sec. The reference timing is assumed to be the display VSYNC timing itself.
However, these conditions are merely examples, and are not intended to limit the present invention. The predetermined number may be more or less than 40, such as 20, 30, 50, 60 and the like. The possible range of the input count value may be 1 to 10, 3 to 12, or the like. The lighting period of the backlight 108 is a short period even if the input count value is longer than the period 2-7, such as the period 1-8, the period 3-5, or the period 0-7. There may be. Moreover, the setting which lights up across resets of counters, such as 7-2 and 8-3, may be sufficient. The predetermined period may be longer or shorter than 1/60 sec, such as 1/30 sec or 1/120 sec. The reference timing may be a timing earlier by a certain time or a timing later by a certain time than the timing of the display VSYNC. When the backlight 108 is configured to control the light emission luminance for each divided region obtained by dividing the screen, the reference timing may be different for each divided region. Specifically, in the case of a configuration in which backlight scanning is performed to control turning on and off of the backlight 108 in accordance with scanning (scanning) of the liquid crystal panel, the reference timing may be different for each divided region. For example, the reference timing may be set for each block so that the backlight 108 is turned on sequentially from the upper divided area. The lighting timing for each divided region may be changed by changing the lighting start count value for each block after making the reference timing the same for all the regions.

図２は、表示ＶＳＹＮＣの周波数が６０Ｈｚから６１．５Ｈｚに変化した場合の、バックライト装置１１０の動作の一例を示す図である。
表示ＶＳＹＮＣ１に対しては、６０Ｈｚの表示ＶＳＹＮＣと同期が取れるように設定された２４０Ｈｚの周波数でＰＷＭ−ＳＹＮＣ１〜４が生成される。そして、ＰＷＭ−ＳＹＮＣと同期が取れるように設定された２４００Ｈｚの周波数でＰＷＭ−ＣＬＫが生成される。 FIG. 2 is a diagram illustrating an example of the operation of the backlight device 110 when the frequency of the display VSYNC is changed from 60 Hz to 61.5 Hz.
For the display VSYNC1, PWM-SYNC1 to 4 are generated at a frequency of 240Hz set so as to be synchronized with the display VSYNC of 60Hz. Then, PWM-CLK is generated at a frequency of 2400 Hz set so as to be synchronized with PWM-SYNC.

図２の例では、表示ＶＳＹＮＣ２が、表示ＶＳＹＮＣ１から１／６１．５ｓｅｃ後に入力されている。このような場合、本実施例では、表示ＶＳＹＮＣ２との同期を取らずに、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫが生成される。具体的には、図２に示すように、表示ＶＳＹＮＣ１に対する４０のＰＷＭ−ＣＬＫ（ＰＷＭ−ＳＹＮＣ４に対する１０のＰＷＭ−ＣＬＫ）が生成されるまで、表示ＶＳＹＮＣ２に対するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成は開始されない。それにより、ＰＷＭ周期（ＰＷＭ−ＳＹＮＣの周期；入力カウント値が０となってから０となるまでの時間）１〜４は均一（１／２４０ｓｅｃ）となり、ＰＷＭ周期１〜４それぞれのＤＵＴＹ比（点灯期間の長さと消灯期間の長さの比）も均一となる。その結果、ＰＷＭ周期１〜４それぞれにおけるバックライト１０８の発光輝度を均一にすることができる。 In the example of FIG. 2, the display VSYNC2 is input after 1 / 61.5 sec from the display VSYNC1. In such a case, in this embodiment, 40 PWM-CLKs corresponding to the display VSYNC2 are generated without synchronizing with the display VSYNC2. Specifically, as shown in FIG. 2, generation of PWM-SYNC and PWM-CLK for display VSYNC2 is performed until 40 PWM-CLK for display VSYNC1 (10 PWM-CLK for PWM-SYNC4) is generated. Not started. As a result, the PWM cycle (PWM-SYNC cycle; the time from when the input count value becomes 0 to 0) 1 to 4 is uniform (1/240 sec), and the DUTY ratio ( The ratio between the length of the lighting period and the length of the extinguishing period is also uniform. As a result, the light emission luminance of the backlight 108 in each of the PWM periods 1 to 4 can be made uniform.

本実施例では、バックライト制御部１０６は、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定周期か否かを判定する。
図２の例では、バックライト制御部１０６は、ＰＷＭ−ＳＹＮＣ５（表示ＶＳＹＮＣ２に対する最初のＰＷＭ−ＳＹＮＣ）を生成したときに、表示ＶＳＹＮＣ２のタイミングとＰＷＭ−ＳＹＮＣ５のタイミングのずれ量を計測する。そして、バックライト制御部１０６は、計測したずれ量が０でない場合に、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期（表示ＶＳＹＮＣ周期１）が所定周期（１／６０ｓｅｃ）でないと判定する。
なお、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定周期か否かの判定方法はこれに限らない。例えば、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの時間を計測し、その計測値から、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定周期か否かが判定されてもよい。 In this embodiment, the backlight control unit 106 determines whether or not the cycle from the previous display VSYNC to the current display VSYNC is a predetermined cycle.
In the example of FIG. 2, the backlight control unit 106 measures the amount of deviation between the timing of the display VSYNC 2 and the timing of the PWM-SYNC 5 when generating PWM-SYNC 5 (the first PWM-SYNC with respect to the display VSYNC 2). Then, when the measured shift amount is not 0, the backlight control unit 106 determines that the cycle from the display VSYNC1 to the display VSYNC2 (display VSYNC cycle 1) is not a predetermined cycle (1/60 sec).
Note that the method for determining whether or not the period from the previous display VSYNC to the current display VSYNC is a predetermined period is not limited to this. For example, the time from the previous display VSYNC to the current display VSYNC may be measured, and it may be determined from the measured value whether the period from the previous display VSYNC to the current display VSYNC is a predetermined period.

そして、本実施例では、バックライト制御部１０６は、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定周期と異なる場合に、今回の表示ＶＳＹＮＣから次回の表示ＶＳＹＮＣまでの周期が所定周期に戻ると仮定する。そして、バックライト制御部１０６は、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期に合わせて、今回の表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの周波数を変更する。
図２の例では、バックライト制御部１０６は、表示ＶＳＹＮＣ２から表示ＶＳＹＮＣ３までの周期（ＶＳＹＮＣ周期２）が所定周期（１／６０ｓｅｃ）に戻ると仮定する。換言すれば、バックライト制御部１０６は、表示ＶＳＹＮＣ３から表示ＶＳＹＮＣの周波数が６０Ｈｚに戻ると仮定する。そして、バックライト制御部１０６は、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期（１／６１．５ｓｅｃ）に合わせて、表示ＶＳＹＮＣ２に対する所定数（４０）のＰＷＭ−ＣＬＫの周波数を変更する。
具体的には、バックライト制御部１０６は、表示ＶＳＹＮＣ２とＰＷＭ−ＳＹＮＣ５のずれ量から、表示ＶＳＹＮＣ周期１（＝ＰＷＭ−ＳＹＮＣ５から表示ＶＳＹＮＣ３までの期間の長さ）、即ち表示ＶＳＹＮＣ２の周波数を算出する。そして、バックライト制御部１０６は、その算出結果から、ＰＷＭ−ＳＹＮＣ５〜８の周波数を算出する。表示ＶＳＹＮＣ周期１＝１／６１．５ｓｅｃ（表示ＶＳＹＮＣ２の周波数＝６１．５Ｈｚ）であるため、ＰＷＭ−ＳＹＮＣ５〜８の周波数は、６１．５Ｈｚ×４＝２４６Ｈｚと算出される。そして、バックライト制御部１０６は、算出したＰＷＭ−ＳＹＮＣ５〜８の周波数から、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫの周波数を算出する。ＰＷＭ−ＳＹＮ
Ｃ５〜８の周波数＝２４６Ｈｚであるため、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫの周波数は、２４６Ｈｚ×１０＝２４６０Ｈｚと算出される。
それにより、ＰＷＭ周期５〜８は均一（１／２４６ｓｅｃ）となり、ＰＷＭ周期５〜８それぞれのＤＵＴＹ比も均一となる。その結果、ＰＷＭ周期５〜８それぞれにおけるバックライト１０８の発光輝度を均一にすることができる。更に、ＰＷＭ−ＳＹＮＣ９（表示ＶＳＹＮＣ３（次回の表示ＶＳＹＮＣ）に対応する最初のＰＷＭ−ＳＹＮＣ）と、表示ＶＳＹＮＣ３との同期が取れることが期待できる。即ち、表示ＶＳＹＮＣ３と、ＶＳＹＮＣ３に対応する４つのＰＷＭ−ＳＹＮＣ及び４０のＰＷＭ−ＣＬＫとの同期が取れることが期待できる。またここでは表示ＶＳＹＮＣ周期２において元の周期である６０Ｈｚに戻ると仮定して制御しているが、実際にＶＳＹＮＣ周期２においても元の周期に戻らない場合はＶＳＹＮＣ３とＰＷＭ−ＳＹＮＣ９とのずれ量を基に次の表示ＶＳＹＮＣ周期３(非図
示)においてＰＷＭ−ＣＬＫを変更する制御を行えばよい。 In this embodiment, the backlight control unit 106 determines that the period from the current display VSYNC to the next display VSYNC is a predetermined period when the period from the previous display VSYNC to the current display VSYNC is different from the predetermined period. Assume that you are returning. Then, the backlight control unit 106 changes the frequency of a predetermined number of PWM-CLKs for the current display VSYNC in accordance with the period from the previous display VSYNC to the current display VSYNC.
In the example of FIG. 2, the backlight control unit 106 assumes that the period from the display VSYNC2 to the display VSYNC3 (VSYNC period 2) returns to a predetermined period (1/60 sec). In other words, the backlight control unit 106 assumes that the frequency of the display VSYNC returns from the display VSYNC3 to 60 Hz. Then, the backlight control unit 106 changes the frequency of the predetermined number (40) of PWM-CLK with respect to the display VSYNC2 in accordance with the cycle (1 / 61.5 sec) from the display VSYNC1 to the display VSYNC2.
Specifically, the backlight control unit 106 calculates the display VSYNC cycle 1 (= the length of the period from the PWM-SYNC5 to the display VSYNC3), that is, the frequency of the display VSYNC2, from the deviation amount between the display VSYNC2 and the PWM-SYNC5. To do. And the backlight control part 106 calculates the frequency of PWM-SYNC5-8 from the calculation result. Since the display VSYNC cycle 1 = 1 / 61.5 sec (frequency of display VSYNC2 = 61.5 Hz), the frequency of PWM-SYNC5 to 8 is calculated as 61.5 Hz × 4 = 246 Hz. Then, the backlight control unit 106 calculates 40 PWM-CLK frequencies corresponding to the display VSYNC 2 from the calculated PWM-SYNC 5 to 8 frequencies. PWM-SYN
Since the frequency of C5 to 8 is 246 Hz, the frequency of 40 PWM-CLK corresponding to the display VSYNC2 is calculated as 246 Hz × 10 = 2460 Hz.
As a result, the PWM periods 5 to 8 are uniform (1/246 sec), and the DUTY ratios of the PWM periods 5 to 8 are also uniform. As a result, the light emission luminance of the backlight 108 in each of the PWM periods 5 to 8 can be made uniform. Furthermore, it can be expected that PWM-SYNC 9 (first PWM-SYNC corresponding to display VSYNC 3 (next display VSYNC)) and display VSYNC 3 can be synchronized. That is, it can be expected that the display VSYNC3 can be synchronized with the four PWM-SYNCs corresponding to VSYNC3 and the PWM-CLK of 40. Further, here, the control is performed on the assumption that the display VSYNC cycle 2 returns to the original cycle of 60 Hz, but if the actual cycle does not return to the original cycle in VSYNC cycle 2, the deviation amount between VSYNC3 and PWM-SYNC9. Based on the above, control for changing PWM-CLK may be performed in the next display VSYNC cycle 3 (not shown).

図３は、表示ＶＳＹＮＣの周波数が６０Ｈｚから５８．５Ｈｚに変化した場合の、バックライト装置１１０の動作の一例を示す図である。
表示ＶＳＹＮＣ１に対しては、６０Ｈｚの表示ＶＳＹＮＣと同期が取れるように設定された２４０Ｈｚの周波数でＰＷＭ−ＳＹＮＣ１〜４が生成される。そして、ＰＷＭ−ＳＹＮＣと同期が取れるように設定された２４００Ｈｚの周波数でＰＷＭ−ＣＬＫが生成される。 FIG. 3 is a diagram illustrating an example of the operation of the backlight device 110 when the frequency of the display VSYNC is changed from 60 Hz to 58.5 Hz.
For the display VSYNC1, PWM-SYNC1 to 4 are generated at a frequency of 240Hz set so as to be synchronized with the display VSYNC of 60Hz. Then, PWM-CLK is generated at a frequency of 2400 Hz set so as to be synchronized with PWM-SYNC.

図３の例では、表示ＶＳＹＮＣ２が、表示ＶＳＹＮＣ１から１／５８．５ｓｅｃ後に入力される。即ち、ＰＷＭ−ＳＹＮＣ４に対する１０のＰＷＭ−ＣＬＫが生成された時点で、表示ＶＳＹＮＣ２は入力されていない。このような場合、本実施例では、表示ＶＳＹＮＣ２との同期を取らずに、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫが生成される。具体的には、図３に示すように、ＰＷＭ−ＳＹＮＣ４に対する１０のＰＷＭ−ＣＬＫが生成された時点で、表示ＶＳＹＮＣ２に対するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成が開始される。それにより、ＰＷＭ周期１〜４は均一（１／２４０ｓｅｃ）となり、ＰＷＭ周期１〜４それぞれのＤＵＴＹ比も均一となる。その結果、ＰＷＭ周期１〜４それぞれにおけるバックライト１０８の発光輝度を均一にすることができる。 In the example of FIG. 3, the display VSYNC2 is input after 1 / 58.5 sec from the display VSYNC1. That is, the display VSYNC2 is not input when ten PWM-CLKs for the PWM-SYNC4 are generated. In such a case, in this embodiment, 40 PWM-CLKs corresponding to the display VSYNC2 are generated without synchronizing with the display VSYNC2. Specifically, as shown in FIG. 3, when ten PWM-CLKs for the PWM-SYNC 4 are generated, the generation of the PWM-SYNC and PWM-CLK for the display VSYNC 2 is started. Thereby, the PWM periods 1 to 4 are uniform (1/240 sec), and the DUTY ratios of the PWM periods 1 to 4 are also uniform. As a result, the light emission luminance of the backlight 108 in each of the PWM periods 1 to 4 can be made uniform.

バックライト制御部１０６は、ＰＷＭ−ＳＹＮＣ５のタイミングで、表示ＶＳＹＮＣ２のタイミングとＰＷＭ−ＳＹＮＣ５（表示ＶＳＹＮＣ２に対する最初のＰＷＭ−ＳＹＮＣ）のタイミングのずれ量を計測する。バックライト制御部１０６は、計測したずれ量が０でない場合に、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期（表示ＶＳＹＮＣ周期１）が所定周期（１／６０ｓｅｃ）でないと判定する。 The backlight control unit 106 measures the amount of deviation between the timing of the display VSYNC2 and the timing of the PWM-SYNC5 (first PWM-SYNC with respect to the display VSYNC2) at the timing of PWM-SYNC5. When the measured shift amount is not 0, the backlight control unit 106 determines that the cycle from the display VSYNC1 to the display VSYNC2 (display VSYNC cycle 1) is not a predetermined cycle (1/60 sec).

そして、バックライト制御部１０６は、バックライト制御部１０６は、表示ＶＳＹＮＣ２から表示ＶＳＹＮＣ３までの周期（ＶＳＹＮＣ周期２）が所定周期（１／６０ｓｅｃ）に戻ると仮定する。換言すれば、バックライト制御部１０６は、表示ＶＳＹＮＣ３から表示ＶＳＹＮＣの周波数が６０Ｈｚに戻ると仮定する。そして、バックライト制御部１０６は、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期（１／５８．５ｓｅｃ）に合わせて、表示ＶＳＹＮＣ２に対する所定数（４０）のＰＷＭ−ＣＬＫの周波数を変更する。
具体的には、バックライト制御部１０６は、表示ＶＳＹＮＣ２とＰＷＭ−ＳＹＮＣ５のずれ量から、表示ＶＳＹＮＣ周期１（＝ＰＷＭ−ＳＹＮＣ５から表示ＶＳＹＮＣ３までの期間の長さ）、即ち表示ＶＳＹＮＣ２の周波数を算出する。そして、バックライト制御部１０６は、その算出結果から、ＰＷＭ−ＳＹＮＣ５〜８の周波数を算出する。表示ＶＳＹＮＣ周期１＝１／５８．５ｓｅｃ（表示ＶＳＹＮＣ２の周波数＝５８．５Ｈｚ）であるため、ＰＷＭ−ＳＹＮＣ５〜８の周波数は、５８．５Ｈｚ×４＝２３４Ｈｚと算出される。そして、バックライト制御部１０６は、算出したＰＷＭ−ＳＹＮＣ５〜８の周波数から、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫの周波数を算出する。ＰＷＭ−ＳＹＮ
Ｃ５〜８の周波数＝２３４Ｈｚであるため、表示ＶＳＹＮＣ２に対応する４０のＰＷＭ−ＣＬＫの周波数は、２３４Ｈｚ×１０＝２３４０Ｈｚと算出される。
それにより、ＰＷＭ周期５〜８は均一（１／２３４ｓｅｃ）となり、ＰＷＭ周期５〜８それぞれのＤＵＴＹ比も均一となる。その結果、ＰＷＭ周期５〜８それぞれにおけるバックライト１０８の発光輝度を均一にすることができる。更に、ＰＷＭ−ＳＹＮＣ９（表示ＶＳＹＮＣ３（次回の表示ＶＳＹＮＣ）に対応する最初のＰＷＭ−ＳＹＮＣ）と、表示ＶＳＹＮＣ３との同期が取れることが期待できる。即ち、表示ＶＳＹＮＣ３と、ＶＳＹＮＣ３に対応する４つのＰＷＭ−ＳＹＮＣ及び４０のＰＷＭ−ＣＬＫとの同期が取れることが期待できる。なお、ここでも仮定に反して表示ＶＳＹＮＣ周期２において元の周期に戻らない場合であっても、表示ＶＳＹＮＣ３とＰＷＭ−ＳＹＮＣ９のずれ量を基に次の表示ＶＳＹＮＣ周期３(非図示)においてＰＷＭ−ＣＬＫの周波数を変える処理を行えばよい。 Then, the backlight control unit 106 assumes that the cycle from the display VSYNC2 to the display VSYNC3 (VSYNC cycle 2) returns to a predetermined cycle (1/60 sec). In other words, the backlight control unit 106 assumes that the frequency of the display VSYNC returns from the display VSYNC3 to 60 Hz. Then, the backlight control unit 106 changes the frequency of the predetermined number (40) of PWM-CLK with respect to the display VSYNC2 in accordance with the cycle (1 / 58.5 sec) from the display VSYNC1 to the display VSYNC2.
Specifically, the backlight control unit 106 calculates the display VSYNC cycle 1 (= the length of the period from the PWM-SYNC5 to the display VSYNC3), that is, the frequency of the display VSYNC2, from the deviation amount between the display VSYNC2 and the PWM-SYNC5. To do. And the backlight control part 106 calculates the frequency of PWM-SYNC5-8 from the calculation result. Since the display VSYNC cycle 1 = 1 / 58.5 sec (frequency of display VSYNC2 = 58.5 Hz), the frequency of PWM-SYNC5-8 is calculated as 58.5 Hz × 4 = 234 Hz. Then, the backlight control unit 106 calculates 40 PWM-CLK frequencies corresponding to the display VSYNC 2 from the calculated PWM-SYNC 5 to 8 frequencies. PWM-SYN
Since the frequency of C5 to 8 is 234 Hz, the frequency of 40 PWM-CLK corresponding to the display VSYNC2 is calculated as 234 Hz × 10 = 2340 Hz.
As a result, the PWM periods 5 to 8 are uniform (1/234 sec), and the DUTY ratios of the PWM periods 5 to 8 are also uniform. As a result, the light emission luminance of the backlight 108 in each of the PWM periods 5 to 8 can be made uniform. Furthermore, it can be expected that PWM-SYNC 9 (first PWM-SYNC corresponding to display VSYNC 3 (next display VSYNC)) and display VSYNC 3 can be synchronized. That is, it can be expected that the display VSYNC3 can be synchronized with the four PWM-SYNCs corresponding to VSYNC3 and the PWM-CLK of 40. Note that even if the display VSYNC cycle 2 does not return to the original cycle, contrary to the assumption, the PWM− in the next display VSYNC cycle 3 (not shown) is based on the amount of deviation between the display VSYNC3 and PWM-SYNC9. What is necessary is just to perform the process which changes the frequency of CLK.

なお、ここではＰＷＭ−ＳＹＮＣ５の生成時に表示ＶＳＹＮＣ２とＰＷＭ−ＳＹＮＣ５のずれ量がわかっているという前提での動作を説明した。表示ＶＳＹＮＣ２が入力されるまでずれ量が計測できない場合には、表示ＶＳＹＮＣ２以降の表示ＶＳＹＮＣに対するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成を開始するときに、上記ずれ量に基づいてＰＷＭ−ＣＬＫとＰＷＭ−ＳＹＮＣの周波数を変更すればよい。 Here, the operation based on the premise that the amount of deviation between the display VSYNC2 and the PWM-SYNC5 is known when the PWM-SYNC5 is generated has been described. If the deviation cannot be measured until the display VSYNC2 is input, when the generation of PWM-SYNC and PWM-CLK for the display VSYNC after the display VSYNC2 is started, PWM-CLK and PWM- What is necessary is just to change the frequency of SYNC.

本実施例に係るバックライト制御部１０６の処理の流れについて、図５のフローチャートを用いて説明する。図５は、バックライト制御部１０６の処理の流れの一例を示すフローチャートである。
まず、バックライト制御部１０６は、ＰＷＭ−ＣＬＫを生成し、ＬＥＤドライバ１０７に出力するたびに、ＰＷＭ−ＣＬＫの出力回数を表すカウント値（ＣＬＫ出力カウント値）を１インクリメントする（Ｓ５０１）。
次に、バックライト制御部１０６は、ＣＬＫ出力カウント値が１０カウント分の値か否かを判定する（Ｓ５０２）。例えば、最初にＰＷＭ−ＣＬＫを出力したときにＣＬＫ出力カウント値を０とする構成の場合には、ＣＬＫ出力カウント値が９か否かが判定される。 A processing flow of the backlight control unit 106 according to the present embodiment will be described with reference to the flowchart of FIG. FIG. 5 is a flowchart illustrating an example of the processing flow of the backlight control unit 106.
First, each time the backlight control unit 106 generates PWM-CLK and outputs the PWM-CLK to the LED driver 107, the backlight control unit 106 increments a count value (CLK output count value) representing the PWM-CLK output count by 1 (S501).
Next, the backlight control unit 106 determines whether or not the CLK output count value is a value corresponding to 10 counts (S502). For example, if the CLK output count value is set to 0 when PWM-CLK is output for the first time, it is determined whether the CLK output count value is 9.

ＣＬＫ出力カウント値が１０カウント分の値より小さい値である場合には（Ｓ５０２：ＮＯ）、Ｓ５０１へ処理が戻される。
ＣＬＫ出力カウント値が１０カウント分の値である場合には（Ｓ５０２：ＹＥＳ）、バックライト制御部１０６は、ＣＬＫ出力カウント値をリセットする（Ｓ５０３）。例えば、最初にＰＷＭ−ＣＬＫを出力したときにＣＬＫ出力カウント値を０とする構成の場合には、ＣＬＫ出力カウント値が、次のＰＷＭ−ＣＬＫを出力するときに０となるようにリセットされる。 When the CLK output count value is smaller than the value corresponding to 10 counts (S502: NO), the process is returned to S501.
When the CLK output count value is a value corresponding to 10 counts (S502: YES), the backlight control unit 106 resets the CLK output count value (S503). For example, when the CLK output count value is set to 0 when PWM-CLK is output for the first time, the CLK output count value is reset to 0 when the next PWM-CLK is output. .

Ｓ５０３の次に、バックライト制御部１０６は、ＰＷＭ−ＳＹＮＣを生成し、ＬＥＤドライバ１０７に出力する（Ｓ５０４）。
そして、バックライト制御部１０６は、ＰＷＭ−ＳＹＮＣの出力回数を表すカウント値（ＳＹＮＣ出力カウント値）を１インクリメントする（Ｓ５０５）。
次に、バックライト制御部１０６は、ＳＹＮＣ出力カウント値が４カウント分の値か否かを判定する（Ｓ５０６）。例えば、最初にＰＷＭ−ＳＹＮＣを出力したときにＳＹＮＣ出力カウント値を０とする構成の場合には、ＳＹＮＣ出力カウントが３か否かが判定される。 Following S503, the backlight control unit 106 generates PWM-SYNC and outputs it to the LED driver 107 (S504).
Then, the backlight control unit 106 increments a count value (SYNC output count value) indicating the number of PWM-SYNC outputs by 1 (S505).
Next, the backlight control unit 106 determines whether or not the SYNC output count value is a value corresponding to 4 counts (S506). For example, if the SYNC output count value is set to 0 when PWM-SYNC is first output, it is determined whether or not the SYNC output count is 3.

ＳＹＮＣ出力カウント値が４カウント分の値より小さい値である場合には（Ｓ５０６：ＮＯ）、Ｓ５０１へ処理が戻される。
ＳＹＮＣ出力カウント値が４カウント分の値である場合には（Ｓ５０６：ＹＥＳ）、バックライト制御部１０６は、ＳＹＮＣ出力カウント値をリセットする（Ｓ５０７）。例えば、最初にＰＷＭ−ＳＹＮＣを出力したときにＳＹＮＣ出力カウント値を０とする構成の
場合には、ＳＹＮＣ出力カウント値が、次のＰＷＭ−ＳＹＮＣを出力するときに０となるようにリセットされる。 When the SYNC output count value is smaller than the value corresponding to 4 counts (S506: NO), the process is returned to S501.
When the SYNC output count value is a value corresponding to 4 counts (S506: YES), the backlight control unit 106 resets the SYNC output count value (S507). For example, when the SYNC output count value is set to 0 when the PWM-SYNC is output for the first time, the SYNC output count value is reset to 0 when the next PWM-SYNC is output. .

Ｓ５０７の次に、バックライト制御部１０６は、表示ＶＳＹＮＣとＰＷＭ−ＳＹＮＣのずれ量を計測する（Ｓ５０８）。
そして、バックライト制御部１０６は、Ｓ５０８で計測されたずれ量が０か否かを判定する（Ｓ５０９）。
ずれ量が０でない場合には（Ｓ５０９：ＹＥＳ）、バックライト制御部１０６は、当該ずれ量に基づいてＰＷＭ−ＣＬＫ及びＰＷＭ−ＳＹＮＣの周波数を変更する（Ｓ５１０）。その後、Ｓ５０１へ処理が戻される。
ずれ量が０である場合には（Ｓ５０９：ＮＯ）、バックライト制御部１０６は、ＰＷＭ−ＣＬＫ及びＰＷＭ−ＳＹＮＣの周波数として、デフォルト値を設定する（Ｓ５１１）。その後、Ｓ５０１へ処理が戻される。デフォルト値は、所定周期の表示ＶＳＹＮＣと同期を取るための値である。例えば、表示ＶＳＹＮＣの所定周期が１／６０ｓｅｃ（所定周波数が６０Ｈｚ）である場合には、ＰＷＭ−ＳＹＮＣの周波数のデフォルト値は２４０Ｈｚ、ＰＷＭ−ＣＬＫの周波数のデフォルト値は２４００Ｈｚとなる。 Following S507, the backlight control unit 106 measures the amount of deviation between the display VSYNC and PWM-SYNC (S508).
Then, the backlight control unit 106 determines whether or not the deviation amount measured in S508 is 0 (S509).
When the amount of deviation is not 0 (S509: YES), the backlight control unit 106 changes the frequency of PWM-CLK and PWM-SYNC based on the amount of deviation (S510). Thereafter, the process returns to S501.
When the amount of deviation is 0 (S509: NO), the backlight control unit 106 sets default values as the frequencies of PWM-CLK and PWM-SYNC (S511). Thereafter, the process returns to S501. The default value is a value for synchronizing with the display VSYNC having a predetermined cycle. For example, when the predetermined cycle of the display VSYNC is 1/60 sec (the predetermined frequency is 60 Hz), the default value of the PWM-SYNC frequency is 240 Hz, and the default value of the PWM-CLK frequency is 2400 Hz.

以上の処理を繰り返すことで、ＰＷＭ周期のＤＵＴＹ比が変動することなく、表示ＶＳＹＮＣとＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの同期が保たれる。その結果、表示ＶＳＹＮＣの周波数が変動した場合においても、バックライトの発光輝度の変化を起こさずに表示画像信号とバックライトの制御との同期を取ることができる。 By repeating the above processing, the synchronization of the display VSYNC, PWM-SYNC, and PWM-CLK is maintained without the DUTY ratio of the PWM period changing. As a result, even when the frequency of the display VSYNC fluctuates, the display image signal and the backlight control can be synchronized without causing a change in the light emission luminance of the backlight.

以上述べたように、本実施例によれば、画像信号の垂直同期信号の周期が所定周期から変動する場合に、変動した周期に合わせてクロック信号の周波数が変更される。それにより、画像信号の垂直同期信号とバックライトの制御との同期を保ちながら、垂直同期信号の周期の変動によるバックライトの発光輝度の変動を抑制することができる。 As described above, according to the present embodiment, when the period of the vertical synchronization signal of the image signal varies from a predetermined period, the frequency of the clock signal is changed in accordance with the varied period. Thereby, the fluctuation | variation of the light emission luminance of a backlight by the fluctuation | variation of the period of a vertical synchronizing signal can be suppressed, maintaining the synchronization with the vertical synchronizing signal of an image signal, and control of a backlight.

なお、表示ＶＳＹＮＣの周期が所定周期からずれるタイミング及びずれた後の周期が予め分かっている場合には、バックライト制御部１０６は、今回の表示ＶＳＹＮＣから次回の表示ＶＳＹＮＣまでの周期が所定周期と異なるか否かを判定してもよい。そして、バックライト制御部１０６は、今回の表示ＶＳＹＮＣから次回の表示ＶＳＹＮＣまでの周期が所定周期と異なる場合に、当該周期に合わせて、今回の表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの周波数を変更してもよい。具体的には、図４に示すように、表示ＶＳＹＮＣ１から表示ＶＳＹＮＣ２までの周期が所定周期と異なる場合に、表示ＶＳＹＮＣ１のタイミングでＰＷＭ−ＣＬＫとＰＷＭ−ＳＹＮＣの周波数を変更してもよい。それにより、表示ＶＳＹＮＣと、該表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫとの同期を常に保つことができる。 If the timing at which the display VSYNC cycle deviates from the predetermined cycle and the cycle after the shift are known in advance, the backlight control unit 106 determines that the cycle from the current display VSYNC to the next display VSYNC is the predetermined cycle. It may be determined whether or not they are different. When the cycle from the current display VSYNC to the next display VSYNC is different from the predetermined cycle, the backlight control unit 106 changes the frequency of the predetermined number of PWM-CLKs for the current display VSYNC in accordance with the cycle. May be. Specifically, as shown in FIG. 4, when the period from the display VSYNC1 to the display VSYNC2 is different from a predetermined period, the frequency of PWM-CLK and PWM-SYNC may be changed at the timing of the display VSYNC1. Thereby, the synchronization between the display VSYNC and the PWM-SYNC and PWM-CLK corresponding to the display VSYNC can always be maintained.

なお、本実施例では、表示ＶＳＹＮＣを基準とするタイミングと、表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの生成を開始するタイミングとが少しでもずれた場合に、ＰＷＭ−ＣＬＫの周波数を変更する構成としたが、この構成に限らない。例えば、表示ＶＳＹＮＣを基準とするタイミングと、表示ＶＳＹＮＣに対する所定数のＰＷＭ−ＣＬＫの生成を開始するタイミングとの間のずれ量が所定の許容値以下となる場合に、ＰＷＭ−ＣＬＫを変更しない構成であってもよい。所定の許容値は、例えば、画質を考慮して設定された値である。 In this embodiment, when the timing based on the display VSYNC and the timing for starting the generation of a predetermined number of PWM-CLK for the display VSYNC are slightly shifted, the frequency of the PWM-CLK is changed. However, the configuration is not limited to this. For example, the configuration in which PWM-CLK is not changed when the amount of deviation between the timing based on display VSYNC and the timing at which generation of a predetermined number of PWM-CLKs for display VSYNC starts is equal to or less than a predetermined allowable value. It may be. The predetermined allowable value is a value set in consideration of image quality, for example.

なお、本実施例では、ＰＷＭ−ＳＹＮＣの周波数からＰＷＭ−ＣＬＫの周波数を算出する構成としたが、この構成に限らない。
例えば、設定可能なＰＷＭ−ＣＬＫの周波数に基づいて、変更後のＰＷＭ−ＣＬＫの周波数が決定されてもよい。通常クロックは基となるクロックの逓倍や分周によって生成さ
れる。例えば、分周比を「１」変えた場合にＰＷＭ−ＣＬＫの周波数が２４００Ｈｚから２３４０Ｈｚに変更されるのであれば、ずれ量に基づいて分周比を変更することにより、ＰＷＭ−ＣＬＫの周波数が変更されてもよい。分周比は１ずつ変更されてもよいし、一度に２以上変更されてもよい。
また、バックライト制御部が「ＰＷＭ−ＣＬＫを１０回生成するごとにＰＷＭ−ＳＹＮＣを出力する」という構成の場合には、ＰＷＭ−ＣＬＫの周波数のみ変更すれば、ＰＷＭ−ＳＹＮＣの周波数は自ずと変更される。そのため、そのような場合には、ＰＷＭ−ＳＹＮＣの周波数を算出する必要はない。 In this embodiment, the PWM-CLK frequency is calculated from the PWM-SYNC frequency. However, the present invention is not limited to this configuration.
For example, the changed frequency of PWM-CLK may be determined based on the settable PWM-CLK frequency. The normal clock is generated by multiplying or dividing the base clock. For example, if the frequency of PWM-CLK is changed from 2400 Hz to 2340 Hz when the frequency division ratio is changed to “1”, the frequency of PWM-CLK is changed by changing the frequency division ratio based on the deviation amount. It may be changed. The frequency division ratio may be changed by 1 or may be changed by 2 or more at a time.
In addition, when the backlight control unit is configured to “output PWM-SYNC every time PWM-CLK is generated 10 times”, the frequency of PWM-SYNC is automatically changed by changing only the frequency of PWM-CLK. Is done. Therefore, in such a case, it is not necessary to calculate the PWM-SYNC frequency.

なお、本実施例では、ＰＷＭ−ＳＹＮＣとＰＷＭ−ＣＬＫが生成される構成について説明したが、この構成に限らない。ＬＥＤドライバが「ＰＷＭ−ＣＬＫが１０回入力される毎に入力カウント値をリセットする」という構成の場合には、ＰＷＭ−ＳＹＮＣは生成されなくてもよい。 In addition, although the present Example demonstrated the structure which produces | generates PWM-SYNC and PWM-CLK, it is not restricted to this structure. When the LED driver is configured to “reset the input count value every time PWM-CLK is input 10 times”, PWM-SYNC may not be generated.

なお、本実施例では、ずれ量が０となるようにＰＷＭ−ＣＬＫの周波数が変更される構成について説明したが、この構成に限らない。例えば、ずれ量が徐々に小さくなるように、ＰＷＭ−ＣＬＫの周波数が複数回変更されてもよい。ずれ量が小さくなるようにＰＷＭ−ＣＬＫの周波数を変更すれば、上記効果に順じた効果を得ることができる。 In the present embodiment, the configuration in which the frequency of PWM-CLK is changed so that the deviation amount becomes 0 has been described, but the present invention is not limited to this configuration. For example, the frequency of PWM-CLK may be changed a plurality of times so that the amount of deviation gradually decreases. If the frequency of PWM-CLK is changed so that the amount of deviation becomes small, an effect in accordance with the above effect can be obtained.

なお、本実施例では、１つの表示ＶＳＹＮＣに対して４つのＰＷＭ−ＳＹＮＣが生成され、１つのＰＷＭ−ＳＹＮＣに対して１０のＰＷＭ−ＣＬＫが生成される構成について説明したが、この構成に限らない。１つの表示ＶＳＹＮＣに対するＰＷＭ−ＳＹＮＣの数は、４より多くても少なくてもよい。１つのＰＷＭ−ＳＹＮＣに対するＰＷＭ−ＣＬＫの数は、１０より多くても少なくてもよい。表示ＶＳＹＮＣの所定周波数が６０Ｈｚであり、１つの表示ＶＳＹＮＣに対してＮ個のＰＷＭ−ＳＹＮＣを生成する場合には、所定周期の表示ＶＳＹＮＣと同期を取るためのＰＷＭ−ＳＹＮＣのデフォルト値は、６０Ｈｚ×Ｎとなる。１つのＰＷＭ−ＳＹＮＣに対してＭ個のＰＷＭ−ＣＬＫを生成する場合には、ＰＷＭ−ＣＬＫのデフォルト値は、ＰＷＭ−ＳＹＮＣのデフォルト値×Ｍとなる。 In the present embodiment, the configuration in which four PWM-SYNCs are generated for one display VSYNC and ten PWM-CLKs are generated for one PWM-SYNC has been described. However, the present invention is not limited to this configuration. Absent. The number of PWM-SYNCs for one display VSYNC may be more or less than four. The number of PWM-CLKs for one PWM-SYNC may be more or less than ten. When the predetermined frequency of the display VSYNC is 60 Hz and N PWM-SYNCs are generated for one display VSYNC, the default value of the PWM-SYNC for synchronizing with the display VSYNC of a predetermined period is 60 Hz. × N. When M PWM-CLKs are generated for one PWM-SYNC, the default value of PWM-CLK is the default value of PWM-SYNC × M.

なお、本実施例では、バックライト制御部１０６とＬＥＤドライバ１０７がそれぞれＰＷＭ−ＣＬＫをカウントする構成としたが、この構成に限らない。例えば、バックライト制御部１０６とＬＥＤドライバ１０７の一方がＰＷＭ−ＣＬＫをカウントし、カウント値を他方に出力する構成であってもよい。 In this embodiment, the backlight control unit 106 and the LED driver 107 each count PWM-CLK. However, the present invention is not limited to this configuration. For example, one of the backlight control unit 106 and the LED driver 107 may be configured to count PWM-CLK and output the count value to the other.

＜実施例２＞
以下、本発明の実施例２について説明する。なお、実施例１と同様の機能や構成については説明を省略する。
本実施例では、表示ＶＳＹＮＣの周期が極端に小さくなった場合、即ち表示ＶＳＹＮＣに対してＰＷＭ−ＳＹＮＣが極端に大きく遅れた場合の制御方法について説明する。 <Example 2>
Embodiment 2 of the present invention will be described below. Note that description of functions and configurations similar to those of the first embodiment is omitted.
In this embodiment, a control method when the cycle of the display VSYNC becomes extremely small, that is, when PWM-SYNC is extremely delayed with respect to the display VSYNC will be described.

バックライトの制御においては、ＰＷＭ−ＳＹＮＣとＰＷＭ−ＣＬＫを生成する以外にも様々な処理を行う必要がある。例えば、バックライト制御部は、ローカルディミングやバックライトスキャンを行うために、ＬＥＤドライバの設定値を計算する必要がある。また、バックライト制御部は、計算した設定値をＬＥＤドライバに設定するために、ＬＥＤドライバと通信を行う必要がある。これらの処理（以後、制御処理と記載する）は、例えば、ＰＷＭ周期毎に行われる。本実施例では、入力カウント値が７から９の期間に、上述した全ての制御処理を行うものとする。その場合、入力カウント値が７から９の期間（制御処理を行う期間）の長さは、ＰＷＭ−ＣＬＫの周波数により変化する。そのため、表示ＶＳＹＮＣとの同期を取るためにＰＷＭ−ＣＬＫの周波数を変更すると、制御処理を行う期間の長さは増減することになる。 In the backlight control, various processes need to be performed in addition to the generation of PWM-SYNC and PWM-CLK. For example, the backlight control unit needs to calculate the setting value of the LED driver in order to perform local dimming or backlight scanning. Further, the backlight control unit needs to communicate with the LED driver in order to set the calculated setting value in the LED driver. These processes (hereinafter referred to as control processes) are performed, for example, every PWM cycle. In the present embodiment, it is assumed that all the above-described control processes are performed during a period in which the input count value is 7 to 9. In this case, the length of the period from 7 to 9 (period during which the control process is performed) varies depending on the frequency of PWM-CLK. Therefore, if the frequency of PWM-CLK is changed in order to synchronize with the display VSYNC, the length of the period during which the control process is performed increases or decreases.

図６は、表示ＶＳＹＮＣの周波数が６０Ｈｚから１２０Ｈｚに変化した場合の、実施例１に係るバックライト装置の動作の一例を示す図である。
この場合、表示ＶＳＹＮＣ１に対しては、２４０Ｈｚの周波数でＰＷＭ−ＳＹＮＣ１〜４が生成される。即ち、ＰＷＭ周期１〜４は１／２４０ｓｅｃとなる。また、表示ＶＳＹＮＣ１に対しては、２４００Ｈｚの周波数でＰＷＭ−ＣＬＫが生成される。そして、次のＰＷＭ周期５から８まではＰＷＭ周波数４８０Ｈｚで駆動を行うことになる。表示ＶＳＹＮＣ２に対しては、１２０Ｈｚ×４＝４８０Ｈｚの周波数でＰＷＭ−ＳＹＮＣ５〜８が生成される。即ち、ＰＷＭ周期５〜８は１／４８０ｓｅｃとなる。また、表示ＶＳＹＮＣ２に対しては、４８０Ｈｚ×１０＝４８００Ｈｚの周波数でＰＷＭ−ＣＬＫが生成される。そのため、表示ＶＳＹＮＣ２に対する１つのＰＷＭ−ＣＬＫの期間の長さは、表示ＶＳＹＮＣ１に対する１つのＰＷＭ−ＣＬＫの期間の長さの４分の１となる。そして、ＰＷＭ周期５〜８における制御処理を行う期間（制御５〜８）の長さも、ＰＷＭ周期１〜４における制御処理を行う期間（制御１〜４）の長さの４分の１となる。制御処理を行う期間の長さが全て制御処理を実行するのに要する時間よりも短くなると、全ての制御処理を実行することができなくなってしまう。全ての制御処理が行われない場合、誤った設定値でバックライトが点灯されるなどの意図せぬ不具合が起きる虞がある。 FIG. 6 is a diagram illustrating an example of the operation of the backlight device according to the first embodiment when the frequency of the display VSYNC is changed from 60 Hz to 120 Hz.
In this case, PWM-SYNC1 to 4 are generated at a frequency of 240 Hz for the display VSYNC1. That is, PWM periods 1 to 4 are 1/240 sec. For the display VSYNC1, PWM-CLK is generated at a frequency of 2400 Hz. Then, the next PWM cycle 5 to 8 is driven at a PWM frequency of 480 Hz. For the display VSYNC2, PWM-SYNCs 5 to 8 are generated at a frequency of 120 Hz × 4 = 480 Hz. That is, PWM periods 5 to 8 are 1/480 sec. For the display VSYNC2, PWM-CLK is generated at a frequency of 480 Hz × 10 = 4800 Hz. Therefore, the length of one PWM-CLK period for the display VSYNC2 is ¼ of the length of one PWM-CLK period for the display VSYNC1. The length of the control process in the PWM cycles 5 to 8 (controls 5 to 8) is also a quarter of the length of the control process in the PWM cycles 1 to 4 (controls 1 to 4). . If the length of the period during which the control process is performed becomes shorter than the time required to execute the control process, it becomes impossible to execute all the control processes. When all the control processes are not performed, there is a risk that an unintended problem such as turning on the backlight with an incorrect setting value may occur.

上述したような制御の破綻を防ぐために、本実施例では、表示ＶＳＹＮＣの周期が所定の下限値よりも短くなる場合に、クロック信号の周波数を低くする。
以下、具体例を挙げて本実施例に係るバックライト装置の動作について詳しく説明する。
図７は、表示ＶＳＹＮＣの周波数が６０Ｈｚから１２０Ｈｚに変化した場合の、本実施例に係るバックライト装置の動作の一例を示す図である。
表示ＶＳＹＮＣ２とＰＷＭ−ＳＹＮＣ５のずれ量を計測するまでの処理は実施例１と同じである。 In order to prevent the above-described control failure, in this embodiment, the frequency of the clock signal is lowered when the cycle of the display VSYNC is shorter than a predetermined lower limit value.
Hereinafter, the operation of the backlight device according to the present embodiment will be described in detail with specific examples.
FIG. 7 is a diagram illustrating an example of the operation of the backlight device according to the present embodiment when the frequency of the display VSYNC is changed from 60 Hz to 120 Hz.
The processing until the amount of deviation between the display VSYNC2 and PWM-SYNC5 is measured is the same as that in the first embodiment.

本実施例では、バックライト制御部は、前回の表示ＶＳＹＮＣから今回の表示ＶＳＹＮＣまでの周期が所定の下限値より短い場合に、次回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成を省略する。そして、バックライト制御部は、次回及び次々回の表示ＶＳＹＮＣの周波数が所定周波数となると仮定して、今回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数を決定する。具体的には、バックライト制御部は、次々回の表示ＶＳＹＮＣと同期して次々回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫが生成されるように、今回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数を低くする。 In this embodiment, the backlight control unit generates PWM-SYNC and PWM-CLK corresponding to the next display VSYNC when the period from the previous display VSYNC to the current display VSYNC is shorter than a predetermined lower limit value. Omitted. Then, the backlight control unit determines the frequencies of PWM-SYNC and PWM-CLK corresponding to the current display VSYNC, assuming that the frequency of the next display VSYNC will be a predetermined frequency. Specifically, the backlight control unit generates PWM-SYNC and PWM-CLK corresponding to the next display VSYNC in synchronization with the next display VSYNC so that the PWM-SYNC corresponding to the current display VSYNC is generated. And the frequency of PWM-CLK is lowered.

図７の例では、ＰＷＭ−ＳＹＮＣ５のタイミングが表示ＶＳＹＮＣ２のタイミングよりも所定の閾値より大きく遅れている場合、即ち表示ＶＳＹＮＣ周期１が所定の下限値より短いと判断される。そして、表示ＶＳＹＮＣ３に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成が省略され、表示ＶＳＹＮＣ４と同期してＰＷＭ−ＳＹＮＣ９が生成されるように、表示ＶＳＹＮＣ２に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数が算出される。表示ＶＳＹＮＣ２に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数を算出する際、表示ＶＳＹＮＣ周期２と、表示ＶＳＹＮＣ周期３とが所定周期となるものと仮定される。表示ＶＳＹＮＣ周期２は、表示ＶＳＹＮＣ２から表示ＶＳＹＮＣ３までの周期であり、表示ＶＳＹＮＣ周期３は、表示ＶＳＹＮＣ３から表示ＶＳＹＮＣ４までの周期である。ここで、所定周期は１／６０ｓｅｃであるため、ＰＷＭ−ＳＹＮＣ５から表示ＶＳＹＮ４までの期間の長さは、（１／６０）＋（１／１２０）＝１／４０ｓｅｃとなる。そのため、表示ＶＳＹＮＣ２に対応するＰＷＭ−ＳＹＮＣの周波数は４０×４＝１６０Ｈｚとなり、表示ＶＳＹＮＣ２に対応するＰＷＭ−ＣＬＫの周波数は１２０×１０＝１６００Ｈｚとなる。その結果、表示ＶＳＹＮＣ２に対応するＰＷＭ周期５〜８における制御処
理を行う期間（制御５〜８）の長さは、表示ＶＳＹＮＣ１に対応するＰＷＭ周期１〜４における制御処理を行う期間（制御１〜４）の長さよりも長くなる。そのため、全ての制御処理を問題無く実行することができる。 In the example of FIG. 7, it is determined that the timing of PWM-SYNC 5 is delayed more than a predetermined threshold from the timing of display VSYNC 2, that is, display VSYNC cycle 1 is shorter than a predetermined lower limit value. The generation of PWM-SYNC and PWM-CLK corresponding to the display VSYNC3 is omitted, and the frequency of PWM-SYNC and PWM-CLK corresponding to the display VSYNC2 is generated so that the PWM-SYNC9 is generated in synchronization with the display VSYNC4. Is calculated. When calculating the PWM-SYNC and PWM-CLK frequencies corresponding to the display VSYNC2, it is assumed that the display VSYNC cycle 2 and the display VSYNC cycle 3 are predetermined cycles. The display VSYNC cycle 2 is a cycle from the display VSYNC2 to the display VSYNC3, and the display VSYNC cycle 3 is a cycle from the display VSYNC3 to the display VSYNC4. Here, since the predetermined period is 1/60 sec, the length of the period from PWM-SYNC5 to display VSYNC4 is (1/60) + (1/120) = 1/40 sec. Therefore, the PWM-SYNC frequency corresponding to the display VSYNC2 is 40 × 4 = 160 Hz, and the PWM-CLK frequency corresponding to the display VSYNC2 is 120 × 10 = 1600 Hz. As a result, the length of the control process in the PWM cycles 5 to 8 corresponding to the display VSYNC2 (controls 5 to 8) is the length of the control process in the PWM cycles 1 to 4 corresponding to the display VSYNC1 (controls 1 to 1). It becomes longer than the length of 4). Therefore, all control processes can be executed without any problem.

なお、上記所定の下限値は、例えば、全ての制御処理を実行するために最低限必要な時間に基づいて決定された値であり、制御処理を行う期間の長さが上記最低限必要な時間となる表示ＶＳＹＮＣの周期である。但し、上記所定の下限値はこれに限らない。例えば、上記所定の下限値は、制御処理を行う期間の長さが上記最低限必要な時間以上となる表示ＶＳＹＮＣの周期であればどのような値であってもよい。
なお、図７は、ＰＷＭ−ＳＹＮＣ５のタイミングでずれ量がわかる場合の例であるが、表示ＶＳＹＮＣの周期が所定周期からずれるタイミング及びずれた後の周期が予め分かっている場合にも、同様に処理を行えばよい。即ち、そのような場合においても、次回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成を省略すればよい。そして、次々回の表示ＶＳＹＮＣと同期して次々回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫが生成されるように、今回の表示ＶＳＹＮＣに対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数を低くすればよい。図７の例では、表示ＶＳＹＮＣ３と同期して表示ＶＳＹＮＣ３に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫが生成されるように、表示ＶＳＹＮＣ１に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの周波数が算出される。そして、表示ＶＳＹＮＣ２に対応するＰＷＭ−ＳＹＮＣ及びＰＷＭ−ＣＬＫの生成は省略される。 The predetermined lower limit value is a value determined based on, for example, the minimum necessary time for executing all the control processes, and the length of the period during which the control process is performed is the minimum required time. Is the cycle of the display VSYNC. However, the predetermined lower limit value is not limited to this. For example, the predetermined lower limit value may be any value as long as the period of the control process is the display VSYNC cycle in which the length of the control process is equal to or longer than the minimum necessary time.
FIG. 7 is an example in which the amount of deviation is known at the timing of PWM-SYNC5, but the same applies to the case where the timing at which the display VSYNC cycle deviates from the predetermined cycle and the cycle after the deviation are known in advance. What is necessary is just to process. That is, even in such a case, generation of PWM-SYNC and PWM-CLK corresponding to the next display VSYNC may be omitted. Then, the frequency of PWM-SYNC and PWM-CLK corresponding to the current display VSYNC is lowered so that PWM-SYNC and PWM-CLK corresponding to the next display VSYNC are generated in synchronization with the next display VSYNC. That's fine. In the example of FIG. 7, the frequencies of PWM-SYNC and PWM-CLK corresponding to the display VSYNC1 are calculated so that PWM-SYNC and PWM-CLK corresponding to the display VSYNC3 are generated in synchronization with the display VSYNC3. The generation of PWM-SYNC and PWM-CLK corresponding to the display VSYNC2 is omitted.

以上述べたように、本実施例によれば、垂直同期信号の周期が所定の下限値よりも短くなる場合に、クロック信号の周波数が低くされる。それにより、バックライトの制御において必要な制御処理を確実に実行することが可能となり、予期せぬ不具合を防ぐことができる。 As described above, according to the present embodiment, the frequency of the clock signal is lowered when the period of the vertical synchronization signal is shorter than the predetermined lower limit value. As a result, it is possible to reliably execute a control process necessary for controlling the backlight, and to prevent an unexpected failure.

なお、本実施例では、次回の表示ＶＳＹＮＣに対応するＰＷＭ−ＣＬＫの生成を省略し、次々回の表示ＶＳＹＮＣと、次々回の表示ＶＳＹＮＣに対応するＰＷＭ−ＣＬＫとの同期を取るものとしたが、これに限らない。例えば、制御処理を行う期間の長さが全ての制御処理の実行に要する時間より長くなり、且つ、ずれ量が小さくなるように、今回の表示ＶＳＹＮＣに対応するＰＷＭ−ＣＬＫの周波数が決定され、次回の表示ＶＳＹＮＣに対してもＰＷＭ−ＣＬＫが生成されてもよい。 In this embodiment, the generation of PWM-CLK corresponding to the next display VSYNC is omitted, and the subsequent display VSYNC is synchronized with the PWM-CLK corresponding to the next display VSYNC. Not limited to. For example, the frequency of PWM-CLK corresponding to the current display VSYNC is determined so that the length of the period during which the control process is performed is longer than the time required to execute all the control processes, and the deviation amount is reduced. PWM-CLK may also be generated for the next display VSYNC.

１０６バックライト制御部
１０７ＬＥＤドライバ
１０８バックライト
１１０バックライト装置 106 Backlight Control Unit 107 LED Driver 108 Backlight 110 Backlight Device

Claims

A backlight device of a liquid crystal display device that displays an image based on an image signal,
With backlight,
Generating means for generating a clock signal at a set frequency;
Counting means for counting the number of clock signals generated by the generating means;
Control means for controlling turning on and off of the backlight based on the count value of the counting means;
Have
The said generation means changes the frequency of a clock signal according to the changed period, when the period of the vertical synchronizing signal of the said image signal fluctuates from a predetermined period.

The generating means generates a predetermined number of clock signals for one vertical synchronizing signal, and generates a timing based on the vertical synchronizing signal and a predetermined number of clock signals for the vertical synchronizing signal. 2. The backlight device according to claim 1, wherein the frequency of the clock signal is changed in units of the predetermined number of clock signals so that a deviation from a start timing becomes small.

The generating means includes
Determine whether the period from the previous vertical synchronization signal to the current vertical synchronization signal is different from the predetermined period,
When the period from the previous vertical synchronization signal to the current vertical synchronization signal is different from the predetermined period, the frequency of a predetermined number of clock signals for the current or subsequent vertical synchronization signals is changed in accordance with the period. The backlight device according to claim 2.

The timing at which the period of the vertical synchronizing signal of the image signal deviates from the predetermined period and the period after the deviation are known in advance,
The generating means includes
Determine whether the period from the current vertical synchronization signal to the next vertical synchronization signal is different from the predetermined period,
When the period from the current vertical synchronization signal to the next vertical synchronization signal is different from the predetermined period, the frequency of a predetermined number of clock signals for the current vertical synchronization signal is changed according to the period. The backlight device according to claim 2.

The generation means generates a clock when a deviation amount between a timing based on the vertical synchronization signal and a timing at which generation of a predetermined number of clock signals for the vertical synchronization signal is started is equal to or less than a predetermined allowable value. The backlight device according to claim 2, wherein the frequency of the signal is not changed.

6. The backlight according to claim 2, wherein the generation unit lowers the frequency of the clock signal when the period of the vertical synchronization signal is shorter than a predetermined lower limit value. 7. apparatus.

A method of controlling a backlight device of a liquid crystal display device that displays an image based on an image signal,
The backlight device has a backlight,
The control method of the backlight device is:
A generating step for generating a clock signal at a set frequency;
A counting step for counting the number of clock signals generated in the generating step;
A control step for controlling lighting and extinguishing of the backlight based on the count value of the counting step;
Have
In the generation step, when the period of the vertical synchronization signal of the image signal varies from a predetermined period, the frequency of the clock signal is changed in accordance with the varied period.

LCD panel,
The backlight device according to any one of claims 1 to 6,
A liquid crystal display device comprising: