JP2013201269A - Molecular memory and manufacturing method thereof - Google Patents
Molecular memory and manufacturing method thereof Download PDFInfo
- Publication number
- JP2013201269A JP2013201269A JP2012068434A JP2012068434A JP2013201269A JP 2013201269 A JP2013201269 A JP 2013201269A JP 2012068434 A JP2012068434 A JP 2012068434A JP 2012068434 A JP2012068434 A JP 2012068434A JP 2013201269 A JP2013201269 A JP 2013201269A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductive film
- molecular
- film
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明の実施形態は、分子メモリ及びその製造方法に関する。 Embodiments described herein relate generally to a molecular memory and a method for manufacturing the same.
従来より、NAND型フラッシュメモリ等の不揮発性記憶装置においては、メモリセルの微細化を図ることにより、記録密度を向上させてきた。しかしながら、リソグラフィ技術の制約等により、メモリセルの微細化も限界に近づいている。そこで、抵抗変化型分子鎖を記憶素子として用いた分子メモリの研究が進められている。抵抗変化型分子鎖は、電圧又は電流等の電気信号が入力されることにより電気抵抗値が変化する分子鎖であり、そのサイズが小さいため、メモリセルを大幅に微細化できる可能性がある。このような分子メモリを製品化するためには、メモリセル間の特性のばらつきを低減することが重要な課題となる。 Conventionally, in a nonvolatile memory device such as a NAND flash memory, the recording density has been improved by miniaturizing a memory cell. However, miniaturization of memory cells is approaching the limit due to limitations of lithography technology. Therefore, research on molecular memory using resistance change type molecular chains as memory elements is underway. The resistance change type molecular chain is a molecular chain whose electric resistance value changes when an electric signal such as voltage or current is input, and since its size is small, there is a possibility that the memory cell can be greatly miniaturized. In order to commercialize such a molecular memory, it is important to reduce the variation in characteristics between memory cells.
本発明の目的は、メモリセル間の特性のばらつきが小さい分子メモリ及びその製造方法を提供することである。 An object of the present invention is to provide a molecular memory having a small variation in characteristics between memory cells and a method for manufacturing the same.
実施形態に係る分子メモリは、第1の導電性材料からなり、第1方向に延びる第1配線と、前記第1の導電性材料とは異なる第2の導電性材料からなり、前記第1方向に対して交差する第2方向に延びる第2配線と、前記第1配線と前記第2配線との間に配置された抵抗変化型分子鎖と、を備える。前記第1配線における前記第2配線側の面のうち、前記第2配線の幅方向中央部に対向した領域は、前記第2配線の幅方向端部に対向した領域よりも、前記第2配線側に位置する。 The molecular memory according to the embodiment includes a first wiring made of a first conductive material, extending in a first direction, and a second conductive material different from the first conductive material, and the first direction. 2nd wiring extended in the 2nd direction which crosses, and a resistance change type molecular chain arranged between the 1st wiring and the 2nd wiring. Of the surface of the first wiring on the second wiring side, the region facing the central portion in the width direction of the second wiring is more than the region facing the end portion in the width direction of the second wiring. Located on the side.
実施形態に係る分子メモリの製造方法は、第1の導電性材料からなる第1導電膜、犠牲膜及び前記第1の導電性材料とは異なる第2の導電性材料からなる第2導電膜をこの順に積層させる工程と、前記第1導電膜の上層部分、前記犠牲膜、及び前記第2導電膜を選択的に除去して、第1方向に延びる複数本の第1積層体を形成すると共に、前記第1導電膜の上層部分をサイドエッチングして、前記上層部分の幅を前記第2導電膜の幅よりも小さくする工程と、前記第1積層体間に第1絶縁膜を埋め込む工程と、前記第1絶縁膜、前記第2導電膜、前記犠牲膜及び前記第1導電膜を選択的に除去して、前記第1方向に対して交差する第2方向に延びる複数本の第2積層体を形成する工程と、前記犠牲膜を除去して空隙を形成する工程と、前記空隙内に抵抗変化型分子鎖を配置する工程と、前記抵抗変化型分子鎖が配置された前記第2積層体間に第2絶縁膜を埋め込む工程と、前記第1方向に沿って配列された前記第2導電膜に共通接続されるように、前記第1方向に延びる第3導電膜を形成する工程と、を備える。 The method for manufacturing a molecular memory according to the embodiment includes a first conductive film made of a first conductive material, a sacrificial film, and a second conductive film made of a second conductive material different from the first conductive material. The step of laminating in this order, and the upper layer portion of the first conductive film, the sacrificial film, and the second conductive film are selectively removed to form a plurality of first stacked bodies extending in the first direction. Side etching the upper layer portion of the first conductive film to make the width of the upper layer portion smaller than the width of the second conductive film; and embedding a first insulating film between the first stacked bodies; The first insulating film, the second conductive film, the sacrificial film, and the first conductive film are selectively removed, and a plurality of second stacked layers extending in a second direction intersecting the first direction. Forming a body; removing the sacrificial film to form a void; and Disposing a resistance variable molecular chain therein, embedding a second insulating film between the second stacked bodies in which the variable resistance molecular chain is disposed, and the arrayed along the first direction Forming a third conductive film extending in the first direction so as to be commonly connected to the second conductive film.
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第1の実施形態について説明する。
図1は、本実施形態に係る分子メモリを例示する斜視図であり、
図2は、本実施形態に係る分子メモリを例示する断面図であり、
図3は、本実施形態における抵抗変化型分子鎖を例示する図である。
なお、図を見やすくするために、図1においては、導電性部分のみを図示し、絶縁性部分は図示を省略している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, the first embodiment will be described.
FIG. 1 is a perspective view illustrating a molecular memory according to this embodiment.
FIG. 2 is a cross-sectional view illustrating a molecular memory according to this embodiment.
FIG. 3 is a diagram illustrating a resistance variable molecular chain in the present embodiment.
In order to make the drawing easier to see, only the conductive portion is shown in FIG. 1, and the insulating portion is not shown.
図1及び図2に示すように、本実施形態に係る分子メモリ1においては、シリコン基板(図示せず)上に層間絶縁膜10が設けられており、その上に、配線層11、記憶層12及び配線層13がこの順に積層されている。以下、この積層方向を「Z方向」という。配線層11においては、一方向(以下、「Y方向」という)に延びる複数本の配線21が周期的に配列されている。また、配線層13においては、Y方向に対して交差、例えば直交する方向(以下、「X方向」という)に延びる複数本の配線22が周期的に配列されている。X方向、Y方向及びZ方向は、相互に直交している。配線21及び配線22は、相互に異なる導電性材料により形成されている。配線21は、例えばモリブデン(Mo)により形成されており、配線22は、例えばタングステン(W)により形成されている。
As shown in FIGS. 1 and 2, in the
そして、配線21の上面21a、すなわち、配線22側の面のうち、配線22の幅方向(Y方向)中央部に対向した領域21bは、配線22の幅方向両端部に対向した領域21cよりも、上方、すなわち、配線22側に位置している。領域21cは、配線22間の空間にも対向している。これにより、配線21の上面21aには、配線22の幅方向中央部に向かって突出した凸部21dが形成されている。凸部21dは、配線21が延びる方向(Y方向)に沿って、配線22の配列周期と同じ周期で周期的に配列されている。また、凸部21dは、配線21の幅方向全長にわたって形成されている。
And, in the
一方、配線22の下面22a、すなわち、配線21側の面のうち、配線21に対向した領域22bは、配線21間の空間に対向した領域22cよりも、下方、すなわち、配線21側に位置している。これにより、配線22の下面22aには、配線21に向かって突出した凸部22dが形成されている。凸部22dは、配線22が延びる方向(X方向)に沿って、配線21の配列周期と同じ周期で周期的に配列されている。また、凸部22dは、配線22の幅方向全長にわたって形成されている。
On the other hand, of the
配線21と配線22との最近接部分、すなわち、凸部22dの直下域には、空隙30が形成されている。これにより、記憶層12においては、複数の空隙30がX方向及びY方向に沿ってマトリクス状に配列されている。各空隙30内には、複数本の抵抗変化型分子鎖31を含む有機分子層32が設けられている。抵抗変化型分子鎖31は、電圧又は電流等の電気信号が入力されることにより、電気抵抗値を変化させる分子である。各有機分子層32には、例えば数十〜数百本程度の抵抗変化型分子鎖31が含まれている。
A
図3に示すように、抵抗変化型分子鎖31は、例えば、4−[2−amino−5−nitro−4−(phenylethynyl)phenylethynyl]benzenethiolであり、その一端部にはチオール基(R−SH)が設けられている。チオール基の硫黄原子(S)はタングステン原子(W)と結合しやすい。一方、抵抗変化型分子鎖31には、モリブデン原子(Mo)と結合しやすい基は含まれていない。このため、抵抗変化型分子鎖31は、モリブデンよりもタングステンと結合しやすい。
As shown in FIG. 3, the resistance-change
従って、抵抗変化型分子鎖31は、タングステンからなる配線22には結合されるが、モリブデンからなる配線21には結合されない。この結果、各抵抗変化型分子鎖31は、その一端部が配線22の凸部22dの下面、すなわち、領域22bに結合され、この一端部を起点として、配線22から配線21に向かう方向(Z方向)に伸長している。抵抗変化型分子鎖31の長さは、例えば2nm程度である。但し、抵抗変化型分子鎖31の他端部は配線21には到達しておらず、配線21との間で、例えば1nm程度の空隙を隔てて離隔している。
Therefore, the resistance change type
そして、分子メモリ1においては、配線21、配線22、有機分子層32を埋め込むように、配線間絶縁膜35が設けられている。層間絶縁膜10及び配線間絶縁膜35は、例えばシリコン酸化物、アルミナ又はシリコン窒化物等の絶縁性材料により形成されている。
なお、配線22の幅方向端部とは、配線22の幅の例えば10〜30%程度をいう。従って、凸部21dのY方向における長さは、配線22の幅の40〜80%程度である。一例では、配線21及び22の幅は10nmであり、凸部21dのY方向における長さは6nmであり、凸部21dの高さは4〜5nmである。
In the
The width direction end of the
次に、本実施形態に係る分子メモリ1の製造方法について説明する。
図4(a)〜(c)、図5(a)〜(c)、図6(a)〜(c)、図7(a)〜(c)、図8(a)〜(c)、図9(a)〜(c)、図10(a)〜(c)、図11(a)〜(c)は、本実施形態に係る分子メモリの製造方法を例示する工程図である。
なお、図4(a)〜(c)は同じ工程を示す。図4(a)は平面図であり、図4(b)は図4(a)に示すA−A’線による断面図であり、図4(c)は図4(a)に示すB−B’線による断面図である。図5(a)〜図11(c)についても同様である。
Next, a method for manufacturing the
4 (a)-(c), FIG. 5 (a)-(c), FIG. 6 (a)-(c), FIG. 7 (a)-(c), FIG. 8 (a)-(c), FIGS. 9A to 9C, FIGS. 10A to 10C, and FIGS. 11A to 11C are process diagrams illustrating the method for manufacturing the molecular memory according to this embodiment.
4A to 4C show the same process. 4A is a plan view, FIG. 4B is a cross-sectional view taken along the line AA ′ shown in FIG. 4A, and FIG. 4C is a cross-sectional view taken along line B- shown in FIG. It is sectional drawing by a B 'line. The same applies to FIGS. 5A to 11C.
先ず、図4(a)〜(c)に示すように、シリコン基板(図示せず)上に、シリコン酸化物又はアルミナ等の絶縁性材料からなる層間絶縁膜10を形成する。次に、導電性材料、例えばモリブデンを堆積させて、層間絶縁膜10上に導電膜21mを成膜する。次に、後の工程でウェットエッチングにより除去できる材料、例えば、シリコン酸化物、アルミニウム酸化物又はシリコン窒化物を堆積させて、犠牲膜40を形成する。次に、モリブデンとは異なる導電性材料、例えばタングステンを堆積させて、導電膜22mを成膜する。このようにして、シリコン基板上に、層間絶縁膜10、導電膜21m、犠牲膜40及び導電膜22mが、下層側からこの順に積層された積層体を形成する。
First, as shown in FIGS. 4A to 4C, an
次に、図5(a)〜(c)に示すように、リソグラフィ技術及び異方性エッチング技術を用いて、導電膜22m、犠牲膜40を選択的に除去して、X方向に延びるライン状に加工する。続けて、導電膜21mの上層部分21uを選択的に除去して、X方向に延びるライン状に加工する。これにより、導電膜21mの上層部分21u、犠牲膜40及び導電膜22がこの順に積層され、X方向に延びる複数本の積層体41が形成される。なお、導電膜21mにおける上層部分21u以外の部分、すなわち、ライン状に加工されずに平面状に残留した部分を、平面部分21pとする。
Next, as shown in FIGS. 5A to 5C, the
次に、例えば等方性エッチングを施して、上層部分21uをサイドエッチングする。これにより、上層部分21uの幅が、導電膜22m及び犠牲膜40の幅よりも狭くなる。このとき、導電膜22mの端部も多少エッチングされて損傷を受ける場合がある。例えば、導電膜22の幅方向(Y方向)両端部の下面が傾斜する場合がある。但し、この損傷は図示していない。
Next, for example, isotropic etching is performed to side-etch the
次に、図6(a)〜(c)に示すように、犠牲膜40とは異なる絶縁性材料、例えば、シリコン酸化物、アルミニウム酸化物又はシリコン窒化物を堆積させて、導電膜21mの平面部分21p上に、積層体41を埋め込むように、絶縁膜35aを形成する。次に、導電膜22mをストッパとしてCMP(chemical mechanical polishing:化学的機械研磨)等の平坦化処理を施し、絶縁膜35aの上面を平坦化する。
Next, as shown in FIGS. 6A to 6C, an insulating material different from the
次に、図7(a)〜(c)に示すように、リソグラフィ技術及び異方性エッチング技術を用いて、導電膜22m、犠牲膜40及び導電膜21mを選択的に除去する。これにより、導電膜21m、犠牲膜40、導電膜22m及び絶縁膜35aからなり、Y方向に延びる複数本の積層体42が形成される。このとき、導電膜21mの上層部分21u、犠牲膜40及び導電膜22からなる積層体41は、X方向及びY方向の双方に沿って分断されて、マトリクス状に配列された複数の島状部分となる。また、絶縁膜35aもX方向及びY方向の双方に沿って分断されて、Y方向において隣り合う積層体41の間に配置される。更に、導電膜21mの平面部分21pは、Y方向に延びる複数本のライン状部分に分断される。これにより、導電膜21mは複数本の配線21となる。すなわち、各積層体42においては、その下部に配線21が設けられ、配線21上には、積層体41と絶縁膜35aとがY方向に沿って交互に配列される。
Next, as shown in FIGS. 7A to 7C, the
次に、図8(a)〜(c)に示すように、例えばウェットエッチングを施し、犠牲膜40(図7(b)及び(c)参照)を除去する。これにより、犠牲膜40が除去されたあとの空間に、空隙30が形成される。空隙30の下方には配線21が配置され、上方には導電膜22mが配置され、Y方向両側には絶縁膜35aが配置され、X方向両側は開口する。
Next, as shown in FIGS. 8A to 8C, for example, wet etching is performed to remove the sacrificial film 40 (see FIGS. 7B and 7C). Thereby, the
次に、抵抗変化型分子鎖31(図3参照)を含む薬液を空隙30内に浸透させる。これにより、空隙30内に抵抗変化型分子鎖31が配置される。抵抗変化型分子鎖31のチオール基は導電膜22mに含まれるタングステン原子(W)に結合されるため、抵抗変化型分子鎖31の一端部が導電膜22mの下面に結合される。一方、抵抗変化型分子鎖31は、モリブデンからなる配線21には結合されない。次に、乾燥等の処理を施し、空隙30内から薬液に含まれる液体を除去する。この結果、配線21と導電膜22mとの最近接部分毎に、有機分子層32が形成される。各有機分子層32には、例えば数十〜数百本の抵抗変化型分子鎖31が含まれる。
Next, a chemical solution including the resistance change type molecular chain 31 (see FIG. 3) is permeated into the
次に、図9(a)〜(c)に示すように、絶縁性材料、例えば、シリコン酸化物、アルミナ又はシリコン窒化物を堆積させて、絶縁膜35bを形成する。次に、導電膜22mをストッパとしてCMP等の平坦化処理を施し、絶縁膜35bの上面を平坦化する。これにより、導電膜22mの上面上から絶縁膜35bが除去され、積層体42の相互間に、絶縁膜35bが埋め込まれる。このとき、空隙30内には絶縁性材料がほとんど侵入せず、空隙30のまま残留する。従って、空隙30内に形成された抵抗変化型分子鎖31間にも絶縁材料は侵入しない。
Next, as shown in FIGS. 9A to 9C, an insulating material such as silicon oxide, alumina, or silicon nitride is deposited to form an insulating
次に、図10(a)〜(c)に示すように、例えばモリブデンを堆積させて、全面に導電膜22nを成膜する。導電膜22nは導電膜22mに接する。
Next, as shown in FIGS. 10A to 10C, for example, molybdenum is deposited to form a
次に、図11(a)〜(c)に示すように、リソグラフィ技術及びエッチング技術を用いて導電膜22nを選択的に除去する。これにより、導電膜22nを、X方向に延びる複数本のライン状に加工する。このとき、導電膜22nは、導電膜22mの直上域を通過するように残留させる。これにより、導電膜22nは、X方向に沿って一列に配列された導電膜22mに共通接続される。次に、ライン状に加工された導電膜22nを埋め込むように、絶縁材料(図示せず)を堆積させる。このようにして、本実施形態に係る分子メモリ1が製造される。
Next, as shown in FIGS. 11A to 11C, the
分子メモリ1においては、導電膜22m及び導電膜22nがX方向に延びる配線22となる。このとき、導電膜22mは配線22の凸部22dとなる。また、導電膜21mの上層部分21uが、配線21の凸部21dとなる。更に、絶縁膜35a及び35b、並びにその後に堆積された絶縁材料が、配線間絶縁膜35の一部となる。そして、Z方向において、配線21が配置された範囲が配線層11となり、配線22が配置された範囲が配線層13となり、配線層11と配線層13との間の範囲、すなわち、空隙30及び有機分子層32が形成されている範囲が記憶層12となる。
In the
また、配線21と配線22の最近接部分毎に、1つの有機分子層32を含むメモリセルが形成される。これにより、メモリセルは、X方向及びY方向に沿ってマトリクス状に配列される。そして、1本の配線21と1本の配線22との間に所定の電圧を印加することにより、その間の有機分子層32に含まれる抵抗変化型分子鎖31の電子状態が変化し、電気抵抗値が変化する。これにより、各メモリセルに情報を書き込むことができる。また、配線21と配線22との間の電気抵抗値を検出することにより、書き込まれた情報を読み出すことができる。
In addition, a memory cell including one organic
次に、本実施形態の作用効果について説明する。
図2に示すように、本実施形態に係る分子メモリ1においては、配線21の上面21aのうち、配線22の幅方向(Y方向)中央部に対向した領域21bは、配線22の幅方向両端部に対向した領域22cよりも、配線22側に位置している。これにより、配線22の幅方向両端部は、幅方向中央部と比較して、配線21との間の距離が大きくなる。このため、配線22の下面22aに結合した抵抗変化型分子鎖31のうち、配線22の幅方向中央部に結合した抵抗変化型分子鎖31のみが記憶素子として有効に機能し、配線22の幅方向両端部に結合した抵抗変化型分子鎖31は記憶素子として機能しなくなる。すなわち、配線22の幅方向両端部は、配線21との距離が大きいため、配線22の両端部に結合された抵抗変化型分子鎖31は、配線21との間で電気的に相互作用せず、メモリセルの動作に寄与しない。この結果、例えばプロセス要因等により、配線22の幅方向端部の形状にばらつきが生じても、メモリセルの特性がそのばらつきの影響を受けにくくなる。例えば、図2に示すように、配線22のエッジ部Eに欠損が発生し、配線22の下面がXY平面に対して傾斜しても、このエッジ部Eの欠損に起因して、メモリセルのスイッチング特性がばらつきにくくなる。
Next, the effect of this embodiment is demonstrated.
As shown in FIG. 2, in the
次に、比較例について説明する。
図12は、本比較例に係る分子メモリを例示する断面図である。
図12に示すように、本比較例に係る分子メモリ101においては、配線121の上面121aが平坦である。このため、上面121aのうち、配線22の幅方向中央部に対向した領域と、幅方向両端部に対向した領域とで、配線22との間の距離がほぼ等しい。従って、例えばプロセス要因により配線22の幅方向端部の形状にばらつきが生じると、このばらつきに起因して抵抗変化型分子鎖31の動作がばらつき、メモリセルのスイッチング特性がばらついてしまう。
Next, a comparative example will be described.
FIG. 12 is a cross-sectional view illustrating a molecular memory according to this comparative example.
As shown in FIG. 12, in the
例えば、配線22のエッジ部Eに欠損が生じて下面が傾斜すると、この部分に結合した抵抗変化型分子鎖31と配線121との間の空隙が拡大し、この抵抗変化型分子鎖31の動作特性が、他の抵抗変化型分子鎖31の動作特性とは異なってしまう。配線22の幅方向端部の形状のばらつきは、メモリセルごとに異なるため、メモリセルのスイッチング特性がばらついてしまう。特に、メモリセルが微細化すると、配線22に占める端部の割合が大きくなるため、スイッチング特性のばらつきも大きくなる。
For example, when a defect occurs in the edge portion E of the
次に、第2の実施形態について説明する。
図13は、本実施形態に係る分子メモリを例示する斜視図であり、
図14は、本実施形態に係る分子メモリを例示する断面図である。
なお、図を見やすくするために、図13においては、導電性部分のみを図示し、絶縁性部分は図示を省略している。
Next, a second embodiment will be described.
FIG. 13 is a perspective view illustrating a molecular memory according to this embodiment.
FIG. 14 is a cross-sectional view illustrating a molecular memory according to this embodiment.
In order to make the drawing easier to see, only the conductive portion is shown in FIG. 13, and the insulating portion is not shown.
図13及び図14に示すように、本実施形態に係る分子メモリ2においては、配線層11、記憶層12及び配線層13がそれぞれ複数層設けられている。そして、配線層11と配線層13とが、記憶層12を介して、Z方向に沿って交互に積層されている。すなわち、配線層11、記憶層12、配線層13、記憶層12、配線層11、記憶層12、配線層13、・・・の順に積層されている。そして、配線21においては、上面21aだけでなく下面21eにも、凸部21dが形成されている。これにより、配線21の下面21eのうち、配線22の幅方向(X方向)中央部に対向した領域は、配線22の幅方向両端部に対向した領域よりも、下方に位置している。
As shown in FIGS. 13 and 14, in the
配線21の下面21eの凸部21dは、上述の配線22の下面22aに凸部22dを形成した方法と同様な方法により、形成することができる。但し、配線21を形成する際には、図5(a)〜(c)に示す工程に相当する工程において、ライン状に加工する導電膜22mの幅を、図11(a)〜(c)に示す工程に相当する工程において、ライン状に加工する導電膜22nの幅よりも狭くする。これにより、X方向における長さが配線22の幅よりも狭い凸部21dを形成することができる。
The
本実施形態によれば、配線層11、記憶層12及び配線層13をそれぞれ複数層ずつ積層させることにより、メモリセルをZ方向にも配列させることができる。すなわち、メモリセルを、X方向、Y方向及びZ方向に沿って、3次元マトリクス状に配列させることができる。この結果、メモリセルの集積度を向上させ、分子メモリの記録密度を増加させることが可能となる。本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第1の実施形態と同様である。 According to the present embodiment, the memory cells can be arranged in the Z direction by stacking a plurality of wiring layers 11, memory layers 12, and wiring layers 13. That is, the memory cells can be arranged in a three-dimensional matrix along the X direction, the Y direction, and the Z direction. As a result, it is possible to improve the degree of integration of the memory cells and increase the recording density of the molecular memory. The configuration, manufacturing method, and operational effects other than those described above in the present embodiment are the same as those in the first embodiment described above.
次に、第3の実施形態について説明する。
図15は、本実施形態に係る分子メモリを例示する断面図であり、
図16は、本実施形態に係る分子メモリを例示する回路図である。
Next, a third embodiment will be described.
FIG. 15 is a cross-sectional view illustrating a molecular memory according to this embodiment.
FIG. 16 is a circuit diagram illustrating a molecular memory according to this embodiment.
図15に示すように、本実施形態に係る分子メモリ3においては、シリコン基板61の上層部分に素子分離絶縁体62が選択的に形成されており、素子分離絶縁体62によって区画された領域に、ソース領域63及びドレイン領域64が相互に離隔して形成されている。シリコン基板61上であって、ソース領域63とドレイン領域64との間のチャネル領域65の直上域にはゲート絶縁膜66が設けられており、その上にはゲート電極67が設けられている。ゲート電極67の側方には、側壁68が設けられている。これにより、電界効果型トランジスタ69が形成されている。
As shown in FIG. 15, in the
シリコン基板61上には、層間絶縁膜50が設けられている。層間絶縁膜50内には、コンタクト51、コンタクト52、コンタクト53、ワード線54及びビット線55が設けられている。コンタクト52はモリブデンにより形成されており、コンタクト53はタングステンにより形成されている。素子分離絶縁膜50内におけるコンタクト52とコンタクト53との間には、空隙56が形成されている。
An interlayer insulating
コンタクト51はソース領域63とワード線64との間に接続されている。コンタクト52の下端はドレイン領域64に接続されており、上端は空隙56内に露出している。コンタクト52の上端面の中央部には、凸部52dが形成されている。コンタクト53はコンタクト52の直上域に配置されており、コンタクト52とは空隙56を介して離隔されている。コンタクト53の下端は空隙56内に露出し、上端はビット線55に接続されている。空隙56内には、抵抗変化型分子鎖31が配置されており、コンタクト53に結合されている。複数本の抵抗変化型分子鎖31により、有機分子層32が形成されている。
The
これにより、図16に示すように、分子メモリ3においては、ワード線54とビット線55との間に、記憶素子として機能する有機分子層32と選択素子として機能する電界効果型トランジスタ69とが直列に接続された1R1T型のメモリセルが形成されている。本実施形態の作用効果は、前述の第1の実施形態と同様である。
Accordingly, as shown in FIG. 16, in the
次に、第4の実施形態について説明する。
図17は、本実施形態に係る分子メモリを例示する斜視図である。
なお、図を見やすくするために、図17においては、導電性部分のみを図示し、絶縁性部分は図示を省略している。
Next, a fourth embodiment will be described.
FIG. 17 is a perspective view illustrating a molecular memory according to this embodiment.
In order to make the drawing easier to see, only the conductive portion is shown in FIG. 17 and the insulating portion is not shown.
図17に示すように、本実施形態に係る分子メモリ4においては、配線22に凸部22d(図1参照)が形成されていない。このため、配線22の下面22aは平坦である。
本実施形態における上記以外の構成及び作用効果は、前述の第1の実施形態と同様である。
As shown in FIG. 17, in the
Configurations and operational effects other than those described above in the present embodiment are the same as those in the first embodiment.
以下、前述の各実施形態における材料の変形例について説明する。
図18は、変形例に係る抵抗変化型分子鎖の一般式を例示する図であり、
図19(a)〜(f)は、1次元方向にπ共役系が伸びた分子を構成し得る分子ユニットを例示する図である。
Hereinafter, the modification of the material in each above-mentioned embodiment is demonstrated.
FIG. 18 is a diagram illustrating a general formula of a resistance variable molecular chain according to a modification.
FIGS. 19A to 19F are diagrams illustrating molecular units that can form molecules in which a π-conjugated system extends in a one-dimensional direction.
前述の各実施形態においては、抵抗変化型分子鎖31が図3に示す4−[2−amino−5−nitro−4−(phenylethynyl)phenylethynyl]benzenethiolである例を示したが、これには限定されず、抵抗変化型分子鎖31は、抵抗が変化する機能を備える分子であればよい。例えば、抵抗変化型分子鎖31は、図18に一般式として示すように、4−[2−amino−5−nitro−4−(phenylethynyl)phenylethynyl]benzenethiolの誘導体であってもよい。
In each of the above-described embodiments, an example in which the resistance-change
なお、図18に示す一般式において、XとYとの組み合わせは、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)、シアノ基(CN)、ニトロ基(NO2)、アミノ基(NH2)、水酸基(OH)、カルボニル基(CO)及びカルボキシ基(COOH)のうちの任意の2つである。また、Rn(n=1〜8)は、最外殻電子がd電子又はf電子である原子を除く任意の原子、並びに、特性基、例えば、水素(H)、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)及びメチル基(CH3)のいずれかである。 In the general formula shown in FIG. 18, the combination of X and Y is fluorine (F), chlorine (Cl), bromine (Br), iodine (I), cyano group (CN), nitro group (NO 2 ). , An amino group (NH 2 ), a hydroxyl group (OH), a carbonyl group (CO), and a carboxy group (COOH). Rn (n = 1 to 8) is an arbitrary atom excluding an atom whose outermost electron is d electron or f electron, and a characteristic group such as hydrogen (H), fluorine (F), chlorine ( Cl), bromine (Br), iodine (I), and a methyl group (CH 3 ).
また、抵抗変化型分子鎖31は、図18に一般式で表わされる分子構造以外の一次元方向にπ共役系が伸びた分子であってもよい。例えば、パラフェニレン誘導体、オリゴチオフェン誘導体、オリゴピロール誘導体、オリゴフラン誘導体又はパラフェニレンビニレン誘導体を用いることも可能である。
Further, the resistance variable
1次元方向にπ共役系が伸びた分子を構成し得る分子ユニットは、図19(a)に示すパラフェニレンであってもよく、図19(b)に示すチオフェンであってもよく、図19(c)に示すピロールであってもよく、図19(d)に示すフランであってもよく、図19(e)に示すビニレンであってもよく、図19(f)に示すアルキンであってもよい。この他、ピリジン等のヘテロ六員環化合物を用いてもよい。 The molecular unit that can form a molecule in which a π-conjugated system extends in a one-dimensional direction may be paraphenylene shown in FIG. 19A or thiophene shown in FIG. 19B. The pyrrole shown in (c), the furan shown in FIG. 19 (d), the vinylene shown in FIG. 19 (e), or the alkyne shown in FIG. 19 (f) may be used. May be. In addition, a hetero 6-membered ring compound such as pyridine may be used.
もっとも、π共役系の長さが短い場合には、電極から注入された電子が分子上に留まることなく抜けてゆくため、電荷を蓄積させるためには、ある程度の長さの分子であることが好ましく、一次元方向の−CH=CH−のユニットで計算して、5つ以上であることが望ましい。これはベンゼン環(パラフェニレン)の場合、3個以上に相当する。なお、ベンゼン環の径は、π共役系のキャリアであるポーラロンの拡がり幅の約倍である。一方、π共役系の長さが長い場合には、分子内での電荷の伝導による電圧降下などが問題になる。このため、π共役系の長さは、一元方向の−CH=CH−のユニットで計算して20以下であることが望ましい。これは、ベンゼン環の場合の10個以下に相当する。 However, when the length of the π-conjugated system is short, the electrons injected from the electrode escape without staying on the molecule, so that it is a molecule of a certain length in order to accumulate charges. Preferably, it is desirable to calculate 5 or more in units of —CH═CH— in the one-dimensional direction. In the case of a benzene ring (paraphenylene), this corresponds to 3 or more. Note that the diameter of the benzene ring is about twice the spread width of polaron, which is a π-conjugated carrier. On the other hand, when the length of the π-conjugated system is long, a voltage drop due to charge conduction in the molecule becomes a problem. For this reason, it is desirable that the length of the π-conjugated system is 20 or less calculated by the unit of —CH═CH— in the one-way direction. This corresponds to 10 or less in the case of a benzene ring.
また、前述の各実施形態においては、配線21をモリブデンにより形成し、配線22をタングステンにより形成する例を示したが、これには限定されない。配線21及び22を形成する好適な導電性材料は、抵抗変化型分子鎖31の一端部の分子構造によって異なる。
Further, in each of the above-described embodiments, the example in which the
例えば、図3に示すように、抵抗変化型分子鎖31の一端部がチオール基である場合は、配線22の材料、すなわち、抵抗変化型分子鎖31を化学結合させたい部分の材料は、前述のタングステン(W)の他に、金(Au)、銀(Ag)、銅(Cu)、窒化タングステン(WN)、窒化タンタル(TaN)又は窒化チタン(TiN)であることが望ましく、この中でも特に化学結合を形成しやすいタングステン(W)、金(Au)又は銀(Ag)であることが望ましい。一方、配線21の材料、すなわち、抵抗変化型分子鎖31を化学結合させたくない部分の材料は、前述のモリブデン(Mo)の他に、タンタル(Ta)、窒化モリブデン(MoN)又はシリコン(Si)であることが望ましい。
For example, as shown in FIG. 3, when one end portion of the resistance change type
また、例えば、抵抗変化型分子鎖31の一端部がアルコール基又はカルボキシル基である場合は、抵抗変化型分子鎖31を化学結合させたい部分の材料は、タングステン(W)、窒化タングステン(WN)、タンタル(Ta)、窒化タンタル(TaN)、モリブデン(Mo)、窒化モリブデン(MoN)又は窒化チタン(TiN)であることが望ましく、この中でも特に化学結合を形成しやすいタンタル(Ta)、窒化タンタル(TaN)、窒化モリブデン(MoN)又は窒化チタン(TiN)であることが望ましい。一方、抵抗変化型分子鎖31を化学結合させたくない部分の材料は、金(Au)、銀(Ag)、銅(Cu)又はシリコン(Si)であることが望ましい。
For example, when one end portion of the resistance variable
更に、例えば、抵抗変化型分子鎖31の一端部がシラノール基である場合は、抵抗変化型分子鎖31を化学結合させたい部分の材料は、シリコン(Si)又は金属酸化物であることが望ましい。一方、抵抗変化型分子鎖31を化学結合させたくない部分の材料は、金(Au)、銀(Ag)、銅(Cu)、タングステン(W)、窒化タングステン(WN)、タンタル(Ta)、窒化タンタル(TaN)、モリブデン(Mo)、窒化モリブデン(MoN)又は窒化チタン(TiN)であることが望ましい。また、配線の材料が化合物である場合、化合物の組成は適宜選択することが可能である。更に、配線の材料として例えば、グラフェン又はカーボンナノチューブを適用することも可能である。
Further, for example, when one end portion of the resistance change type
以上説明した実施形態によれば、信頼性が高い分子メモリ及びその製造方法を実現することができる。 According to the embodiment described above, it is possible to realize a highly reliable molecular memory and a manufacturing method thereof.
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。 As mentioned above, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and the equivalents thereof.
1、2、3、4:分子メモリ、10:層間絶縁膜、11:配線層、12:記憶層、13:配線層、21:配線、21a:上面、21b、21c:領域、21d:凸部、21e:下面、21m:導電膜、21p:平面部分、21u:上層部分、22:配線、22a:下面、22b、22c:領域、22d:凸部、22m、22n:導電膜、30:空隙、31:抵抗変化型分子鎖、32:有機分子層、35:配線間絶縁膜、35a、35b:絶縁膜、40:犠牲膜、41、42:積層体、50:層間絶縁膜、51、52、53:コンタクト、52d:凸部、54:ワード線、55:ビット線、56:空隙、61:シリコン基板、62:素子分離絶縁体、63:ソース領域、64:ドレイン領域、65:チャネル領域、66:ゲート絶縁膜、67:ゲート電極、68:側壁、69:電界効果型トランジスタ、101:分子メモリ、121:配線、121a:上面、E:エッジ部
1, 2, 3, 4: Molecular memory, 10: Interlayer insulating film, 11: Wiring layer, 12: Memory layer, 13: Wiring layer, 21: Wiring, 21a: Upper surface, 21b, 21c: Region, 21d:
Claims (5)
タングステンからなり、前記第1方向に対して交差する第2方向に延びる第2配線と、
前記第1配線と前記第2配線との間に配置され、前記第2配線に結合された抵抗変化型分子鎖と、
を備え、
前記第1配線における前記第2配線側の面のうち、前記第2配線の幅方向中央部に対向した領域は、前記第2配線の幅方向端部に対向した領域よりも、前記第2配線側に位置した分子メモリ。 A first wiring made of molybdenum and extending in the first direction;
A second wiring made of tungsten and extending in a second direction intersecting the first direction;
A resistance variable molecular chain disposed between the first wiring and the second wiring and coupled to the second wiring;
With
Of the surface of the first wiring on the second wiring side, the region facing the central portion in the width direction of the second wiring is more than the region facing the end portion in the width direction of the second wiring. Molecular memory located on the side.
前記第1の導電性材料とは異なる第2の導電性材料からなり、前記第1方向に対して交差する第2方向に延びる第2配線と、
前記第1配線と前記第2配線との間に配置された抵抗変化型分子鎖と、
を備え、
前記第1配線における前記第2配線側の面のうち、前記第2配線の幅方向中央部に対向した領域は、前記第2配線の幅方向端部に対向した領域よりも、前記第2配線側に位置する分子メモリ。 A first wiring made of a first conductive material and extending in a first direction;
A second wiring made of a second conductive material different from the first conductive material and extending in a second direction intersecting the first direction;
A resistance variable molecular chain disposed between the first wiring and the second wiring;
With
Of the surface of the first wiring on the second wiring side, the region facing the central portion in the width direction of the second wiring is more than the region facing the end portion in the width direction of the second wiring. Molecular memory located on the side.
前記第2の導電性材料はタングステンを含む請求項2または3に記載の分子メモリ。 The first conductive material includes molybdenum;
The molecular memory according to claim 2, wherein the second conductive material includes tungsten.
前記第1導電膜の上層部分、前記犠牲膜、及び前記第2導電膜を選択的に除去して、第1方向に延びる複数本の第1積層体を形成すると共に、前記第1導電膜の上層部分をサイドエッチングして、前記上層部分の幅を前記第2導電膜の幅よりも小さくする工程と、
前記第1積層体間に第1絶縁膜を埋め込む工程と、
前記第1絶縁膜、前記第2導電膜、前記犠牲膜及び前記第1導電膜を選択的に除去して、前記第1方向に対して交差する第2方向に延びる複数本の第2積層体を形成する工程と、
前記犠牲膜を除去して空隙を形成する工程と、
前記空隙内に抵抗変化型分子鎖を配置する工程と、
前記抵抗変化型分子鎖が配置された前記第2積層体間に第2絶縁膜を埋め込む工程と、
前記第1方向に沿って配列された前記第2導電膜に共通接続されるように、前記第1方向に延びる第3導電膜を形成する工程と、
を備えた分子メモリの製造方法。 Laminating a first conductive film made of a first conductive material, a sacrificial film, and a second conductive film made of a second conductive material different from the first conductive material in this order;
The upper layer portion of the first conductive film, the sacrificial film, and the second conductive film are selectively removed to form a plurality of first stacked bodies extending in the first direction, and the first conductive film A step of side-etching the upper layer portion to make the width of the upper layer portion smaller than the width of the second conductive film;
Embedding a first insulating film between the first stacked bodies;
A plurality of second stacked bodies extending in a second direction intersecting the first direction by selectively removing the first insulating film, the second conductive film, the sacrificial film, and the first conductive film. Forming a step;
Removing the sacrificial film to form voids;
Arranging a resistance variable molecular chain in the void;
Embedding a second insulating film between the second stacked bodies in which the resistance variable molecular chains are disposed;
Forming a third conductive film extending in the first direction so as to be commonly connected to the second conductive film arranged along the first direction;
A method for manufacturing a molecular memory comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012068434A JP2013201269A (en) | 2012-03-23 | 2012-03-23 | Molecular memory and manufacturing method thereof |
US13/601,200 US20130248803A1 (en) | 2012-03-22 | 2012-08-31 | Molecular memory and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012068434A JP2013201269A (en) | 2012-03-23 | 2012-03-23 | Molecular memory and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013201269A true JP2013201269A (en) | 2013-10-03 |
Family
ID=49521271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012068434A Pending JP2013201269A (en) | 2012-03-22 | 2012-03-23 | Molecular memory and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013201269A (en) |
-
2012
- 2012-03-23 JP JP2012068434A patent/JP2013201269A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6740129B2 (en) | MRAM integration technique for technology scaling | |
US9082657B2 (en) | Semiconductor structure and method for manufacturing the same | |
JP5674520B2 (en) | Manufacturing method of organic molecular memory | |
US9368552B2 (en) | Resistive memory array and fabricating method thereof | |
KR101145318B1 (en) | Semiconductor device and method for fabrication the same | |
JP6429888B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US20140264666A1 (en) | Cell design for embedded thermally-assisted mram | |
US20130248803A1 (en) | Molecular memory and method of manufacturing the same | |
JP5684104B2 (en) | Method for manufacturing metal bridge type memory device | |
US10418418B2 (en) | Storage device and production method thereof | |
JP5779138B2 (en) | Molecular memory | |
US20080193705A1 (en) | Molecular devices and methods of manufacturing the same | |
JP2013201269A (en) | Molecular memory and manufacturing method thereof | |
US20210399141A1 (en) | Dual-layer channel transistor and methods of forming same | |
US10074694B2 (en) | Memory device and method for manufacturing the same | |
JP7109795B2 (en) | Semiconductor device and its manufacturing method | |
JP5657492B2 (en) | Method for manufacturing molecular memory device | |
JP2015111737A (en) | Organic molecular memory | |
JP2013197499A (en) | Molecular memory | |
US9589974B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
JP2015028988A (en) | Non-volatile memory device | |
JP5739042B2 (en) | Organic molecular memory | |
JP2013089789A (en) | Memory device and manufacturing method therefor | |
CN117042445A (en) | Memory device and method of manufacturing the same | |
JP2008004769A (en) | Semiconductor memory |