JP2013196472A - Information processor and power saving program for information processor - Google Patents

Information processor and power saving program for information processor Download PDF

Info

Publication number
JP2013196472A
JP2013196472A JP2012063928A JP2012063928A JP2013196472A JP 2013196472 A JP2013196472 A JP 2013196472A JP 2012063928 A JP2012063928 A JP 2012063928A JP 2012063928 A JP2012063928 A JP 2012063928A JP 2013196472 A JP2013196472 A JP 2013196472A
Authority
JP
Japan
Prior art keywords
mode
power
time
power saving
saving mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012063928A
Other languages
Japanese (ja)
Other versions
JP2013196472A5 (en
Inventor
Kyuji Hiramatsu
久二 平松
Seiji Honda
誠司 本田
Toshiki Matsui
利樹 松井
Tomio Yokomori
富夫 横森
Keiichiro Narishima
圭一郎 成島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2012063928A priority Critical patent/JP2013196472A/en
Publication of JP2013196472A publication Critical patent/JP2013196472A/en
Publication of JP2013196472A5 publication Critical patent/JP2013196472A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve both power consumption reduction and convenience.SOLUTION: The information processor includes: an off-mode 1 for interrupting power supply to its own device; and an off-mode 2 whose power consumption is larger than that of the off-mode 1, and whose time necessary for recovery is shorter than that of the off-mode 1, and a main power source SW12 is controlled by a controller 20 such that the off-mode 1 is shifted to the off-mode 2 after the lapse of a predetermined time without instructing any operation, and that the minimum shift time TA satisfying (power consumption P1 of the off-mode 1×T+power consumption P0 in standby time×recovery time T1 until recovery from the off-mode 1)≤(power consumption P2 of off-mode 2×T+power consumption P0 in standby×recovery time T2 until recovery from the off-mode 2) is preliminarily searched, and that the off-mode 2 is shifted to the off-mode 1 after the lapse of the shift time TA since the off-mode 1 is shifted to the off-mode 2.

Description

本発明は、情報処理装置及び情報処理装置の省電力プログラムに関する。   The present invention relates to an information processing apparatus and a power saving program for the information processing apparatus.

近年、画像形成装置の待機時の消費電力の低減要求が高まってきており、例えば、ヨーロッパにおける省エネルギー規制のErp(Energy-related Products)指令では、予め定めた時間経過後に自動的にオフモードへ移行して、消費電力を0.5Wac以下とする新規制が予定されている。待機時の消費電力を低減するためには、装置内の通電領域を少なくする必要がある。そこで、例えば、特許文献1に記載の技術では、画像形成装置の各構成部を制御または駆動するための複数の電源ブロックに分け、システム制御部に接続された電源ブロックに電力供給ラインをオンオフするスイッチ手段を設けて、システム制御部よりも消費電力が小さいスイッチ手段制御手段が、システム制御部への電力供給ラインをオフすることにと消費電力の低減を図ることが提案されている。   In recent years, there has been an increasing demand for reducing power consumption during standby of image forming apparatuses. For example, in the Erp (Energy-related Products) directive of energy saving regulations in Europe, the mode automatically shifts to an off mode after a predetermined time has elapsed. Therefore, a new regulation is scheduled to reduce power consumption to 0.5 Wac or less. In order to reduce power consumption during standby, it is necessary to reduce the energization area in the apparatus. Therefore, for example, in the technique described in Patent Document 1, the components of the image forming apparatus are divided into a plurality of power supply blocks for controlling or driving, and the power supply line is turned on / off to the power supply block connected to the system control unit. It has been proposed that the switch means control means that is provided with switch means and consumes less power than the system control section turns off the power supply line to the system control section and reduces power consumption.

特開2006−173695号公報JP 2006-173695 A

本発明は、消費電力低減と利便性を両立させることを目的とする。   An object of the present invention is to achieve both power consumption reduction and convenience.

請求項1に記載の情報処理装置は、自装置への電源供給及び電源供給の遮断を行うためのスイッチ手段と、自装置への電源供給を遮断する第1省電力モードと、前記第1の省電力モードより消費電力が多くかつ復帰するために必要な時間が前記第1の省電力モードよりも短い第2の省電力モードと、を有し、前記スイッチ手段によって前記電源供給を開始してから動作指示が行われずに予め定めた時間経過したときに前記第2の省電力モードへ移行するように制御すると共に、前記第2の省電力モードへ移行してから動作指示が行われずに経過した時間が、前記第1の省電力モードから復帰するまでに要する電力量と、前記第2の省電力モードから復帰するまでに要する電力量と、に基づいて予め算出した、前記第2の省電力モードから前記第1の省電力モードへ移行する移行時間を経過したときに、前記第1の省電力モードへ移行するように、前記スイッチ手段を制御する制御手段と、を備えることを特徴としている。   The information processing device according to claim 1 is a switch means for performing power supply to the own device and shutting off the power supply, a first power saving mode for shutting off power supply to the own device, and the first A second power saving mode that consumes more power than the power saving mode and requires a shorter time than the first power saving mode, and starts the power supply by the switch means. Control is performed so that the second power saving mode is entered when a predetermined time has elapsed without an operation instruction being issued, and the operation instruction has not been issued since the second power saving mode has been entered. The second power saving calculated in advance based on the amount of power required for returning from the first power saving mode and the amount of power required for returning from the second power saving mode. From power mode When the elapsed shift time to transition to the first power-saving mode, so as to shift to the first power saving mode, it is characterized in that and a control means for controlling said switch means.

請求項2に記載の発明は、請求項1に記載の発明において、前記第2の省電力モード時の待機電力が変化するオプション装置の装着を検出する検出手段を更に備え、前記制御手段が、前記検出手段によって前記オプション装置の装着が検出された場合に、前記オプション装置が装着された場合の前記第1の省電力モードへ移行してから復帰するまでに要する電力量と、前記オプション装置が装着された場合の前記第2の省電力モードへ移行してから復帰するまでに要する電力量と、に基づいて予め算出した時間を前記移行時間として、前記スイッチ手段を制御することを特徴としている。   The invention according to claim 2 further comprises detection means for detecting attachment of an optional device in which standby power in the second power saving mode changes in the invention according to claim 1, wherein the control means comprises: When the detection unit detects the installation of the optional device, the amount of electric power required for returning from the transition to the first power saving mode when the optional device is mounted, and the optional device The switch means is controlled using the time calculated in advance based on the amount of power required for returning from the transition to the second power saving mode when mounted as the transition time. .

請求項3に記載の発明は、請求項1又は請求項2に記載の発明において、前記制御手段は、自装置の使用頻度が高いと想定される予め定めた条件の場合に、前記移行時間を予め定めた時間延長するように更に制御することを特徴としている。   The invention according to claim 3 is the invention according to claim 1 or 2, wherein the control means sets the transition time in a case where a predetermined condition is assumed that the use frequency of the own apparatus is high. It is further characterized by further controlling so as to extend a predetermined time.

請求項4に記載の発明は、請求項1〜3の何れか1項に記載の発明において、前記制御手段は、(時間Tにおける前記第1の省電力モードの電力量)+(前記第1の省電力モードの復帰時に必要な電力量)≦(時間Tにおける前記第2の省電力モードの電力量)+(前記第2の省電力モードの復帰時に必要な電力量)を満たす最小の時間Tを前記移行時間として前記スイッチ手段を制御することを特徴としている。   The invention according to claim 4 is the invention according to any one of claims 1 to 3, wherein the control means is (the amount of power in the first power saving mode at time T) + (the first The minimum amount of time that satisfies (the amount of power required for returning to the power saving mode) ≦ (the amount of power for the second power saving mode at time T) + (the amount of power required for returning to the second power saving mode) The switch means is controlled using T as the transition time.

請求項5に記載の情報処理装置の省電力プログラムは、コンピュータを、請求項1〜4の何れか1項に記載の情報処理装置の制御手段として機能させることを特徴としている。   According to a fifth aspect of the present invention, there is provided a power saving program for an information processing apparatus that causes a computer to function as a control unit of the information processing apparatus according to any one of the first to fourth aspects.

請求項1に記載の情報処理装置によれば、本構成を採用しない場合と比較して、消費電力低減と利便性を両立させることができる、という効果がある。   According to the information processing apparatus of the first aspect, there is an effect that it is possible to achieve both power consumption reduction and convenience as compared with the case where this configuration is not adopted.

請求項2に記載の情報処理装置によれば、オプション装置によって消費電力が変化しても、変化した消費電力を反映して消費電力低減と利便性を両立させることができる、という効果がある。   According to the information processing apparatus of the second aspect, even if the power consumption is changed by the optional device, there is an effect that it is possible to achieve both power consumption reduction and convenience by reflecting the changed power consumption.

請求項3に記載の情報処理装置によれば、自装置の使用頻度が高い場合には、利便性を優先させることができる、という効果がある。   According to the information processing apparatus of the third aspect, there is an effect that priority can be given to convenience when the use frequency of the own apparatus is high.

請求項4に記載の情報処理装置によれば、利便性を維持しつつ消費電力を最大限低減することができる、という効果がある。   According to the information processing apparatus of the fourth aspect, there is an effect that power consumption can be reduced to the maximum while maintaining convenience.

請求項5に記載の情報処理装置の省電力プログラムによれば、本構成を採用しない場合と比較して、消費電力低減と利便性を両立させることができる、という効果がある。   According to the power saving program of the information processing apparatus according to claim 5, there is an effect that it is possible to achieve both power consumption reduction and convenience as compared with the case where this configuration is not adopted.

本発明の第1実施形態に係わる画像形成装置の概略構成を示すブロック図である。1 is a block diagram illustrating a schematic configuration of an image forming apparatus according to a first embodiment of the present invention. コントローラの詳細な構成を示すブロック図である。It is a block diagram which shows the detailed structure of a controller. (A)はオフモード1の電力と復帰までに要する電力量を示す図であり、(B)はオフモード2の電力と復帰までに要する電力量を示す図である。(A) is a diagram showing the power in the off mode 1 and the amount of power required for return, and (B) is a diagram showing the power in the off mode 2 and the amount of power required for return. 本発明の第1実施形態に係わる画像形成装置におけるオフモードへ遷移と電力量の一例を示す図である。FIG. 3 is a diagram illustrating an example of transition to an off mode and an amount of power in the image forming apparatus according to the first embodiment of the present invention. 本発明の第1実施形態に係わる画像形成装置のコントローラで行われる省電力処理の一例を示すフローチャートである。3 is a flowchart illustrating an example of a power saving process performed by a controller of the image forming apparatus according to the first embodiment of the present invention. 本発明の第2実施形態に係わる画像形成装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the image forming apparatus concerning 2nd Embodiment of this invention. 本発明の第2実施形態に係わる画像形成装置のコントローラ20で行われる省電力処理の一例を示すフローチャートである。10 is a flowchart illustrating an example of a power saving process performed by a controller 20 of the image forming apparatus according to the second embodiment of the present invention. 本発明の第3実施形態に係わる画像形成装置のコントローラ20で行われる省電力処理の一例を示すフローチャートである。10 is a flowchart illustrating an example of a power saving process performed by a controller 20 of an image forming apparatus according to a third embodiment of the present invention.

以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。   Hereinafter, an example of an embodiment of the present invention will be described in detail with reference to the drawings.

(第1実施形態)
図1は、本発明の第1実施形態に係わる画像形成装置10の概略構成を示すブロック図である。
(First embodiment)
FIG. 1 is a block diagram showing a schematic configuration of an image forming apparatus 10 according to the first embodiment of the present invention.

本発明の第1実施形態に係わる画像形成装置10は、主電源スイッチ(主電源SW)12と副電源スイッチ(副電源SW)14を備えている。   The image forming apparatus 10 according to the first embodiment of the present invention includes a main power switch (main power SW) 12 and a sub power switch (sub power SW) 14.

主電源SW12では、ACコンセント13から漏電遮断回路16及びノイズフィルタ18を介して画像形成装置10に供給される電力のオンオフが行われる。   In the main power supply SW12, the power supplied from the AC outlet 13 to the image forming apparatus 10 via the leakage breaker circuit 16 and the noise filter 18 is turned on / off.

主電源SW12には、画像形成装置10全体を制御するコントローラ20が接続された電源回路A30が接続されている。主電源SW12がオンされることにより、電源回路A30からコントローラ20へ電力供給される。   A power supply circuit A30 to which a controller 20 that controls the entire image forming apparatus 10 is connected is connected to the main power supply SW12. When the main power supply SW12 is turned on, power is supplied from the power supply circuit A30 to the controller 20.

また、主電源SW12には、SW−A22を介して電源回路B32が接続されている。電源回路B32には、操作部34、読取部36、及び印字部38が接続されている。また、電源路B32と操作部34間にはSW−B24が接続され、電源回路B32と読取部36間にはSW−C26が接続され、電源回路B32と印字部38間にはSW−Dが接続されている。   The main power supply SW12 is connected to a power supply circuit B32 via SW-A22. An operation unit 34, a reading unit 36, and a printing unit 38 are connected to the power supply circuit B32. Further, SW-B 24 is connected between the power supply path B 32 and the operation unit 34, SW-C 26 is connected between the power supply circuit B 32 and the reading unit 36, and SW-D is connected between the power supply circuit B 32 and the printing unit 38. It is connected.

SW−A22、SW−B24、SW−C26、及びSW−D28は、それぞれコントローラ20によってオンオフが制御される。すなわち、コントローラ20が画像形成装置10を構成する各部(操作部34、読取部36、及び印字部38等)への電力供給を制御するようになっている。   The SW-A 22, SW-B 24, SW-C 26, and SW-D 28 are controlled to be turned on / off by the controller 20. That is, the controller 20 controls the power supply to each unit (the operation unit 34, the reading unit 36, the printing unit 38, etc.) constituting the image forming apparatus 10.

また、本実施形態では、コントローラ20に主電源SW12が接続されており、コントローラ20からの制御信号によって主電源SW12のオフが制御可能とされている。   In the present embodiment, the main power supply SW12 is connected to the controller 20, and the main power supply SW12 can be turned off by a control signal from the controller 20.

一方、副電源SW14は、コントローラ20に接続されており、コントローラ20は副電源スイッチ14のステータスによって、画像形成装置10全体の電力供給制御を行う。   On the other hand, the sub power SW 14 is connected to the controller 20, and the controller 20 controls the power supply of the entire image forming apparatus 10 according to the status of the sub power switch 14.

ここで、コントローラ20の構成について説明する。図2は、コントローラ20の詳細な構成を示すブロック図である。   Here, the configuration of the controller 20 will be described. FIG. 2 is a block diagram showing a detailed configuration of the controller 20.

コントローラ20は、CPU(Central Processing Unit)40を備えており、CPU40によって画像形成装置10が制御される。   The controller 20 includes a CPU (Central Processing Unit) 40, and the image forming apparatus 10 is controlled by the CPU 40.

CPU40には、ROM(Read Only Memory)42、及びDRAM(Dynamic Random Access Memory)44がメモリバス46を介して接続されていると共に、電源制御回路48、インタフェース回路50、操作制御回路52、及びビデオインタフェース回路54がI/O(Input/Output)バス56、58を介して接続されている。   The CPU 40 is connected to a ROM (Read Only Memory) 42 and a DRAM (Dynamic Random Access Memory) 44 via a memory bus 46, and includes a power supply control circuit 48, an interface circuit 50, an operation control circuit 52, and a video. An interface circuit 54 is connected via I / O (Input / Output) buses 56 and 58.

インタフェース回路50は、例えば、図2に示すように、ハードディスク(HDD)60を接続するためのHDDインタフェース(I/F)62、ホストコンピュータ(Host PC)64をUSB(Universal Serial Bus)接続するためのUSBインタフェース(I/F)66、及びホストコンピュータ(Host PC)68をLAN(Local Area Network)接続するためのLANインタフェース(I/F)70を備えている。   For example, as shown in FIG. 2, the interface circuit 50 connects an HDD interface (I / F) 62 for connecting a hard disk (HDD) 60 and a host computer (Host PC) 64 by USB (Universal Serial Bus). USB interface (I / F) 66 and a host interface (I / F) 70 for connecting a host computer 68 to a LAN (Local Area Network).

また、操作制御回路52には、操作パネル72が接続されており、操作パネル72によって操作された情報がCPU40へ出力可能とされている。   An operation panel 72 is connected to the operation control circuit 52, and information operated by the operation panel 72 can be output to the CPU 40.

ビデオインタフェース回路54には、印刷エンジン74やスキャナ76等が接続されており、スキャ76等に読み取ることによって得られる画像情報に対して予め定めた画像処理を行って、印刷エンジン74に出力することにより、印刷が行われる。   The video interface circuit 54 is connected to a print engine 74, a scanner 76, and the like, and performs predetermined image processing on image information obtained by reading the scatter 76, and outputs the image information to the print engine 74. Thus, printing is performed.

また、電源制御回路48には、副電源SW14が接続されていると共に、トランジスタスイッチ78のベースが接続されている。   Further, the power supply control circuit 48 is connected to the sub power supply SW14 and to the base of the transistor switch 78.

トランジスタスイッチ78のコレクタは、CPU40に接続され、トランジスタスイッチ78のエミッタは、接地されている。本実施形態では、電源制御回路48がトランジスタスイッチ78のオンオフを制御することにより、DRAM44のセルフリフレッシュモードに入れるためのCKE信号のLOWレベルへの固定が可能とされている。   The collector of the transistor switch 78 is connected to the CPU 40, and the emitter of the transistor switch 78 is grounded. In the present embodiment, the power supply control circuit 48 controls on / off of the transistor switch 78, so that the CKE signal for entering the self refresh mode of the DRAM 44 can be fixed to the LOW level.

ところで、本実施形態に係わる画像形成装置10は、消費電力を低減するためのオフモードを備えており、画像形成装置10に対して動作指示等が何も行われない状態が予め定めた時間経過すると、オフモードへ移行するようになっている。オフモードは、本実施形態では、オフモード1とオフモード2の2つのオフモードを有している。   By the way, the image forming apparatus 10 according to the present embodiment includes an off mode for reducing power consumption, and a predetermined time elapses when no operation instruction or the like is performed on the image forming apparatus 10. Then, it shifts to the off mode. The off mode has two off modes of off mode 1 and off mode 2 in this embodiment.

オフモード1は、主電源SW12がオフされた状態であり、漏電遮断回路16やノイズフィルタ18を除き、画像形成装置10の電力がオフされた状態である。すなわち、消費電力を低く(ほぼゼロ)となるが、コントローラ20のDRAM44内のプログラムやデータも保持されないため、復帰時間が長くなる。主電源SW12は、ユーザによる操作だけではなく、上述したように、コントローラ20から制御によってオフ操作可能とされているため、コントローラ20の制御によって主電源SW12をオフしてオフモード1へ遷移可能とされている。   The off mode 1 is a state in which the main power source SW12 is turned off, and the power of the image forming apparatus 10 is turned off except for the leakage circuit 16 and the noise filter 18. In other words, the power consumption is reduced (nearly zero), but since the program and data in the DRAM 44 of the controller 20 are not retained, the recovery time becomes longer. As described above, the main power supply SW12 is not only operated by the user, but can be turned off by the control from the controller 20 as described above. Therefore, the main power supply SW12 can be turned off by the control of the controller 20 and can be shifted to the off mode 1. Has been.

一方、オフモード2は、副電源SW14がオフされた状態と同じであり、漏電遮断回路16やノイズフィルタ18以外に、電源制御回路48及びDRAM44にも通電される。すなわち、DRAM44内に起動時等に展開されたプログラムやデータを保持可能とされるので、復帰時間がオフモード1よりも短くなるが、消費電力はオフモード1よりも多くなる。   On the other hand, the off mode 2 is the same as the state in which the sub power SW 14 is turned off, and the power control circuit 48 and the DRAM 44 are energized in addition to the leakage breaker circuit 16 and the noise filter 18. That is, since the program and data developed at the time of startup or the like can be held in the DRAM 44, the recovery time is shorter than that in the off mode 1, but the power consumption is larger than that in the off mode 1.

このように構成された本実施形態に係わる画像形成装置10では、まず主電源SW12をオンすると、画像形成装置10の起動を開始する。コントローラ20上のCPU40は、リセット解除後ROM42よりプログラムを読み出す。また、コントローラ20は、SW−A、SW−B、SW−C、及びSW−Dをオンして、操作部34、読取部36、及び印字部38の各部へ通電する。コントローラ20は、ROM42内のプログラムデータをDRAM44に読み出して展開し、操作部34、読取部36、及び印字部38と通信しながら、各種アプリケーションを起動することで、画像形成装置をスタンバイ状態へ移行させる。   In the image forming apparatus 10 according to the present embodiment configured as described above, when the main power SW 12 is first turned on, the image forming apparatus 10 starts to be activated. The CPU 40 on the controller 20 reads the program from the ROM 42 after releasing the reset. In addition, the controller 20 turns on SW-A, SW-B, SW-C, and SW-D to energize the operation unit 34, the reading unit 36, and the printing unit 38. The controller 20 reads out the program data in the ROM 42 to the DRAM 44, develops it, and starts various applications while communicating with the operation unit 34, the reading unit 36, and the printing unit 38, thereby shifting the image forming apparatus to a standby state. Let

ここで、画像形成装置10の動作が行われない時間が予め定めた時間経過すると、オフモードへ移行する。本実施形態では、まずオフモード2へ移行する。   Here, when a predetermined time elapses when the operation of the image forming apparatus 10 is not performed, the mode is shifted to the off mode. In this embodiment, first, the mode is shifted to the off mode 2.

すなわち、コントローラ20のCPU40は、DRAM44内のプログラム及びデータをセルフリフレッシュモードへ入れることで、展開したプログラムやデータを保持する。セルフリフレッシュモードへ入れるために、CPU40はDRAM44へ出力するCKE信号をLowレベルとする。電源制御回路48は、CPU40からDRAM44に入力されるCKE信号をLowレベルに固定するための信号をトランジスタスイッチ78へ出力する。これによりトランジスタスイッチ78がオンとなり、CKE信号がLowレベルに固定される。その後、電源制御回路48は不要回路の電源をオフすることにより、オフモード2へ移行する。   That is, the CPU 40 of the controller 20 holds the developed program and data by putting the program and data in the DRAM 44 into the self-refresh mode. In order to enter the self-refresh mode, the CPU 40 sets the CKE signal output to the DRAM 44 to a low level. The power supply control circuit 48 outputs a signal for fixing the CKE signal input from the CPU 40 to the DRAM 44 to the low level to the transistor switch 78. As a result, the transistor switch 78 is turned on, and the CKE signal is fixed at the low level. Thereafter, the power control circuit 48 shifts to the off mode 2 by turning off the power of the unnecessary circuit.

ここで、副電源SW14がオンされるとオフモード2から復帰を開始する。副電源SW14のオンを電源制御回路48が検知し、コントローラ20内のデバイスへの電源供給を再開する。CPU40は、ROM42内のブートプログラムを実行し、自身内部のDRAMコントローラを初期化する。電源制御回路48は、トランジスタスイッチ78をオフすることにより、CKE信号のLowレベルの固定を解除する。CPU40は、DRAM44へのCKE信号をHighレベルとし、セルフリフレッシュモードから通常のオートリフレッシュモードへ遷移させる。これによりDRAM44内のプログラムを実行しスタンバイ状態へ復帰する。   Here, when the sub power SW 14 is turned on, the recovery starts from the off mode 2. The power control circuit 48 detects that the sub power SW 14 is turned on, and restarts power supply to the devices in the controller 20. The CPU 40 executes a boot program in the ROM 42 and initializes its own DRAM controller. The power supply control circuit 48 releases the fixed low level of the CKE signal by turning off the transistor switch 78. The CPU 40 changes the CKE signal to the DRAM 44 to a high level and makes a transition from the self-refresh mode to the normal auto-refresh mode. As a result, the program in the DRAM 44 is executed to return to the standby state.

また、本実施形態では、オフモード2の状態が予め定めた時間TAが経過すると、オフモード1へ移行する。すなわち、コントローラ20は、主電源SW12をオフして、画像形成装置10への通電を停止する。これにより、コントローラ20のDRAM44内のプログラム及びデータは保持されなくなるので、復帰時間が長くなってしまうが、漏電遮断回路16及びノイズフィルタ18以外の通電が停止されるので、消費電力はほぼゼロとなり消費電力が低減される。   Further, in the present embodiment, when the state TA in the off mode 2 elapses for a predetermined time TA, the mode shifts to the off mode 1. That is, the controller 20 turns off the main power SW 12 and stops energization of the image forming apparatus 10. As a result, since the program and data in the DRAM 44 of the controller 20 are not held, the recovery time becomes long. However, since power supply other than the leakage breaker circuit 16 and the noise filter 18 is stopped, the power consumption becomes almost zero. Power consumption is reduced.

ここで、オフモード2からオフモード1へ移行する時間TAの算出方法について詳細に説明する。   Here, a method of calculating the time TA for shifting from the off mode 2 to the off mode 1 will be described in detail.

オフモード1の消費電力をP1、主電源SW12をオンしてからオフモード1から復帰するまでの復帰時間をT1とする。   The power consumption in the off mode 1 is P1, and the return time from the turn-on of the main power supply SW12 to the return from the off mode 1 is T1.

また、オフモード2の消費電力をP2、副電源SW14をオンしてからオフモード2から復帰するまでの復帰時間をT2とする。   Further, the power consumption in the off mode 2 is P2, and the return time from the turn-on of the sub power supply SW14 to the return from the off mode 2 is T2.

また、スタンバイ時の消費電力をP0とする。なお、P0、P1、P2、T1、T2は画像形成装置10の種類毎に決まる。   Further, the power consumption during standby is P0. Note that P0, P1, P2, T1, and T2 are determined for each type of image forming apparatus 10.

それぞれの関係は、上述の通り、P1<P2<P0、T1>T2となる。   As described above, each relationship is P1 <P2 <P0, T1> T2.

図3(A)、(B)にそれぞれのオフモード時の電力と復帰時までに要する電力量を示す。図3(A)はオフモード1の電力と復帰までに要する電力量を示し、図3(B)はオフモード2の電力と復帰までに要する電力量を示す。   3A and 3B show the power in each off mode and the amount of power required to return. 3A shows the power in the off mode 1 and the amount of power required to return, and FIG. 3B shows the power in the off mode 2 and the amount of power required to return.

オフモード中の時間をTとすると、オフモード1から復帰するまでに要する電力量は、(時間Tにおけるオフモード1の電力量)+(オフモード1の復帰時に必要な電力量)=P1×T+P0×T1となり、オフモード2から復帰するまでに要する電力量は、(時間Tにおけるオフモード2の電力量)+(オフモード2の復帰時に必要な電力量)=P2×T+P0×T2となる。   Assuming that the time during the off mode is T, the amount of power required to return from the off mode 1 is (the amount of power in the off mode 1 at the time T) + (the amount of power required for returning from the off mode 1) = P1 × T + P0 × T1, and the amount of power required to return from the off mode 2 is (the amount of power in the off mode 2 at time T) + (the amount of power required for returning from the off mode 2) = P2 × T + P0 × T2. .

ところで、本実施形態では、まず、オフモード1に比べて復帰時間が短く利便的なオフモード2へ移行するが、オフモード1よりも消費電力が多いため、あるところでオフモード1へ移行させる方が消費電力の低減を図る上で好ましい。   By the way, in the present embodiment, the transition to the off mode 2 which is shorter in the recovery time than the off mode 1 and is convenient is performed first. However, since the power consumption is larger than that in the off mode 1, the transition to the off mode 1 is performed at some point. Is preferable for reducing power consumption.

そこで、本実施形態では、オフモード1へ移行してから復帰するまでに要する電力量と、オフモード2へ移行してから復帰するまでに要する電力量と、に基づいて、消費電力低減と利便性を両立可能な移行時間を求めてオフモード2からオフモード1への移行を制御するようになっている。   Therefore, in the present embodiment, power consumption is reduced and convenience is based on the amount of power required for returning from the transition to the off mode 1 and the amount of power required for returning after the transition to the off mode 2. Therefore, the transition from the off mode 2 to the off mode 1 is controlled in order to obtain a transition time in which compatibility can be achieved.

具体的には、(P1×T+P0×T1)≦(P2×T+P0×T2)を満たす時間Tを求める。上記式を満たす時間Tのうち最小の時間を移行時間TAとして求めることにより、消費電力の低減と利便性が可能となる。   Specifically, a time T that satisfies (P1 × T + P0 × T1) ≦ (P2 × T + P0 × T2) is obtained. By obtaining the minimum time among the times T satisfying the above formula as the transition time TA, power consumption can be reduced and convenience can be achieved.

すなわち、本実施形態に係わる画像形成装置10では、スタンバイ状態から予め定めた時間経過後に、復帰時間が短い利便性を重視したオフモード2へ移行し、その後、移行時間TA経過後にオフモード1へ移行するように制御するようになっている(図4)。   That is, in the image forming apparatus 10 according to the present embodiment, after a predetermined time elapses from the standby state, the mode shifts to the off mode 2 in which the convenience of short recovery time is emphasized, and then to the off mode 1 after the transition time TA elapses. Control is made so as to shift (FIG. 4).

続いて、上述のように構成された本発明の第1実施形態に係わる画像形成装置10で行われる具体的な処理について説明する。図5は、本発明の第1実施形態に係わる画像形成装置10のコントローラ20で行われる省電力処理の一例を示すフローチャートである。   Next, a specific process performed by the image forming apparatus 10 according to the first embodiment of the present invention configured as described above will be described. FIG. 5 is a flowchart illustrating an example of the power saving process performed by the controller 20 of the image forming apparatus 10 according to the first embodiment of the present invention.

まず、ステップ100では、予め定めた時間経過したか否か判定され、該判定が肯定された場合にはステップ102へ移行する。   First, in step 100, it is determined whether or not a predetermined time has elapsed. If the determination is affirmative, the process proceeds to step 102.

ステップ102では、オフモード2へ移行する。すなわち、上述したように、コントローラ20のCPU40が、DRAM44をセルフリフレッシュモードへ入れるために、CKE信号をLowレベルとし、電源制御回路48が、CKE信号をLowレベルに固定するための信号をトランジスタスイッチ78へ出力する。これによりトランジスタスイッチ78がオン状態となり、CKE信号がLowレベルに固定される。その後、電源制御回路48が不要回路の電源をオフすることにより、オフモード2へ移行する。   In step 102, the mode shifts to off mode 2. That is, as described above, the CPU 40 of the controller 20 sets the CKE signal to the low level in order to put the DRAM 44 into the self-refresh mode, and the power supply control circuit 48 outputs a signal for fixing the CKE signal to the low level as a transistor switch. Output to 78. As a result, the transistor switch 78 is turned on, and the CKE signal is fixed at the low level. Thereafter, the power supply control circuit 48 turns off the power supply of the unnecessary circuit, thereby shifting to the off mode 2.

次にステップ104では、コントローラ20内でカウントする時間Tがリセットされてステップ106へ移行する。   Next, at step 104, the time T counted in the controller 20 is reset, and the routine proceeds to step 106.

ステップ106では、オフモード2へ移行してから移行時間TA経過したか否か判定され、該判定が否定された場合にはステップ108へ移行し、肯定された場合にはステップ112へ移行する。   In step 106, it is determined whether or not the transition time TA has elapsed since the transition to the off mode 2. If the determination is negative, the process proceeds to step 108, and if the determination is affirmative, the process proceeds to step 112.

ステップ108では、復帰要因があるか否か判定される。該判定は、例えば、副電源SW14がオンされたか否かを判定し、該判定が否定された場合にはステップ106に戻って上述の処理が繰り返され、判定が肯定された場合にはステップ110へ移行する。   In step 108, it is determined whether there is a return factor. In this determination, for example, it is determined whether or not the sub power supply SW14 is turned on. If the determination is negative, the process returns to step 106 and the above-described processing is repeated. If the determination is affirmative, step 110 is performed. Migrate to

ステップ110では、オフモード2からの復帰が行われて一連の処理を終了する。すなわち、上述したように、副電源SW14のオンを電源制御回路48が検知し、コントローラ20内のデバイスへの電源供給を再開する。そして、CPU40は、ROM42内のブートプログラムを実行し、DRAM44のコントローラを初期化し、電源制御回路48は、トランジスタスイッチ78をオフすることにより、CKE信号のLowレベルの固定を解除して、セルフリフレッシュモードから通常のオートリフレッシュモードへ遷移させる。これによって、DRAM44内のプログラムを実行しスタンバイ状態へ復帰する。   In step 110, a return from the off mode 2 is performed, and the series of processes is terminated. That is, as described above, the power supply control circuit 48 detects that the sub power supply SW14 is turned on, and restarts the power supply to the devices in the controller 20. Then, the CPU 40 executes the boot program in the ROM 42, initializes the controller of the DRAM 44, and the power supply control circuit 48 turns off the transistor switch 78, thereby releasing the CKE signal from being fixed at the low level, and performing self-refresh. Transition from mode to normal auto-refresh mode. As a result, the program in the DRAM 44 is executed to return to the standby state.

一方、ステップ112では、オフモード1へ移行してステップ114へ移行する。すなわち、コントローラ20は、主電源SW12をオフして、画像形成装置10への通電を停止する。   On the other hand, in step 112, the process proceeds to off mode 1 and proceeds to step 114. That is, the controller 20 turns off the main power SW 12 and stops energization of the image forming apparatus 10.

ステップ114では、復帰要因があるか否か判定される。該判定は、例えば、主電源SW12がオンされたか否かを判定し、該判定が肯定されるまで待機してステップ116へ移行して、オフモード1からの復帰が行われて一連の処理を終了する。   In step 114, it is determined whether or not there is a return factor. In this determination, for example, it is determined whether or not the main power supply SW 12 is turned on, waits until the determination is affirmed, and the process proceeds to step 116 to return from the off mode 1 and perform a series of processing. finish.

このように、本実施形態に係わる画像形成装置10では、動作指示等が行われずに予め定められた時間が経過したところで、オフモード1よりも消費電力は多いが復帰時間が短い利便的なオフモード2へ移行するので、消費電力を低減しながら直ぐに復帰できる状態となる。   As described above, in the image forming apparatus 10 according to the present embodiment, when a predetermined time elapses without an operation instruction or the like being performed, the convenient off-state that consumes more power than the off mode 1 but has a short recovery time. Since it shifts to mode 2, it will be in the state which can return immediately, reducing power consumption.

また、オフモード2へ移行してからさらに動作指示等が行われずに、オフモード1へ移行してから復帰するまでに要する電力量と、オフモード2へ移行してから復帰するまでに要する電力量と、に基づいて予め算出した移行時間TAを経過したときに、オフモード1へ移行するので、オフモード2を継続するよりも消費電力が低減される。   In addition, the amount of power required for returning from the transition to the off mode 1 after returning to the off mode 1 and the power required for returning from the transition to the off mode 2 without further operation instruction or the like after the transition to the off mode 2 Since the transition to the off mode 1 occurs when the transition time TA calculated in advance based on the amount has elapsed, the power consumption is reduced as compared to continuing the off mode 2.

従って、算出した時間TAを境にオフモード2からオフモード1へ移行するように制御することで、消費電力低減と利便性が両立されることになる。   Therefore, by controlling to shift from the off mode 2 to the off mode 1 with the calculated time TA as a boundary, both power consumption reduction and convenience can be achieved.

(第2実施形態)
続いて、本発明の第2実施形態に係わる画像形成装置について説明する。図6は、本発明の第2実施形態に係わる画像形成装置の概略構成を示すブロック図である。なお、第1実施形態と同一構成については同一符号を付して詳細な説明を省略する。
(Second Embodiment)
Next, an image forming apparatus according to the second embodiment of the present invention will be described. FIG. 6 is a block diagram showing a schematic configuration of an image forming apparatus according to the second embodiment of the present invention. In addition, about the same structure as 1st Embodiment, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.

画像形成装置には、ソート機能や、ステープル機能、パンチ機能などの後処理を行うオプション装置を装着できる場合がある。この場合には、起動時の消費電力が増えるため、第1実施形態で算出したオフモード2からオフモード1へ移行する時間TAが変化することになる。   The image forming apparatus may be equipped with an optional device that performs post-processing such as a sort function, a staple function, and a punch function. In this case, since the power consumption at the time of startup increases, the time TA for shifting from the off mode 2 to the off mode 1 calculated in the first embodiment changes.

そこで、第2実施形態では、第1実施形態に係わる画像形成装置10に対して、図6に示すように、後処理を行うオプション装置の装着を検出するための検出回路80が印字部38に更に設けられている。   Therefore, in the second embodiment, as shown in FIG. 6, the image forming apparatus 10 according to the first embodiment has a detection circuit 80 in the printing unit 38 for detecting the mounting of an optional device that performs post-processing. Furthermore, it is provided.

すなわち、オプション装置の装着を検出回路80が検出して、オフモード2からオフモード1へ移行する時間TAを変更するようになっている。   That is, the detection circuit 80 detects the installation of the optional device, and changes the time TA for shifting from the off mode 2 to the off mode 1.

オプション装置が装着された場合の時間TAは、装着されたオプション装置の種類から起動時の電力量P0’を求める。   For the time TA when the optional device is mounted, the power amount P0 'at startup is obtained from the type of the mounted optional device.

そして、(P1×T+P0’×T1)≦(P2×T+P0’×T2)を満たす時間Tを求め、上記式を満たす時間Tのうち最小の時間をTAとして求める。例えば、オプション装置の品種毎の時間TAを算出して予めコントローラ20に記憶しておき、検出回路80の検出結果に基づいて、用いる時間TAを選択することにより、オプション装置毎の移行時間TAに変更する。   Then, a time T satisfying (P1 × T + P0 ′ × T1) ≦ (P2 × T + P0 ′ × T2) is obtained, and a minimum time among the times T satisfying the above formula is obtained as TA. For example, the time TA for each type of option device is calculated and stored in the controller 20 in advance, and the transition time TA for each option device is selected by selecting the time TA to be used based on the detection result of the detection circuit 80. change.

続いて、本発明の第2実施形態に係わる画像形成装置で行われる具体的な処理について説明する。図7は、本発明の第2実施形態に係わる画像形成装置のコントローラ20で行われる省電力処理の一例を示すフローチャートである。   Next, specific processing performed in the image forming apparatus according to the second embodiment of the present invention will be described. FIG. 7 is a flowchart showing an example of the power saving process performed by the controller 20 of the image forming apparatus according to the second embodiment of the present invention.

まず、ステップ200では、予め定めた時間経過したか否か判定され、該判定が肯定された場合にはステップ202する。   First, in step 200, it is determined whether or not a predetermined time has elapsed. If the determination is affirmative, step 202 is performed.

ステップ202では、オフモード2へ移行する。すなわち、上述したように、コントローラ20のCPU40が、DRAM44をセルフリフレッシュモードへ入れるために、CKE信号をLowレベルとし、電源制御回路48が、CKE信号をLowレベルに固定するための信号をトランジスタスイッチ78へ出力する。これによりトランジスタスイッチ78がオン状態となり、CKE信号がLowレベルに固定される。その後、電源制御回路48が不要回路の電源をオフすることにより、オフモード2へ移行する。   In step 202, the process shifts to the off mode 2. That is, as described above, the CPU 40 of the controller 20 sets the CKE signal to the low level in order to put the DRAM 44 into the self-refresh mode, and the power supply control circuit 48 outputs a signal for fixing the CKE signal to the low level as a transistor switch. Output to 78. As a result, the transistor switch 78 is turned on, and the CKE signal is fixed at the low level. Thereafter, the power supply control circuit 48 turns off the power supply of the unnecessary circuit, thereby shifting to the off mode 2.

次にステップ204では、コントローラ20内でカウントする時間Tがリセットされてステップ206へ移行する。   Next, at step 204, the time T counted in the controller 20 is reset, and the routine proceeds to step 206.

ステップ206では、オプション装置が検出回路80によって検出されたか否か判定され、該判定が肯定された場合にはステップ208へ移行し、否定された場合にはステップ210へ移行する。   In step 206, it is determined whether or not the optional device has been detected by the detection circuit 80. If the determination is affirmative, the process proceeds to step 208, and if the determination is negative, the process proceeds to step 210.

ステップ208では、移行時間TAをオプション装置の種類に応じた時間に設定されてステップ210へ移行する。すなわち、オプション装置の種類によって起動時の消費電力が変化するために、オプション装置による起動時の消費電力を考慮して算出した移行時間TAに変更される。   In step 208, the transition time TA is set to a time corresponding to the type of option device, and the process proceeds to step 210. That is, since the power consumption at the time of activation varies depending on the type of the optional device, the transition time TA is calculated in consideration of the power consumption at the time of activation by the optional device.

ステップ210では、オフモード2へ移行してから移行時間TA経過したか否か判定され、該判定が否定された場合にはステップ212へ移行し、肯定された場合にはステップ216へ移行する。   In step 210, it is determined whether or not the transition time TA has elapsed since the transition to the off mode 2. If the determination is negative, the process proceeds to step 212. If the determination is affirmative, the process proceeds to step 216.

ステップ212では、復帰要因があるか否か判定される。該判定は、例えば、副電源SW14がオンされたか否かを判定し、該判定が否定された場合にはステップ210に戻って上述の処理が繰り返され、判定が肯定された場合にはステップ214へ移行する。   In step 212, it is determined whether there is a return factor. In this determination, for example, it is determined whether or not the sub power supply SW 14 is turned on. If the determination is negative, the process returns to step 210 and the above-described processing is repeated. If the determination is affirmative, step 214 is performed. Migrate to

ステップ214では、オフモード2からの復帰が行われて一連の処理を終了する。すなわち、副電源SW14のオンを電源制御回路48が検知し、コントローラ20内のデバイスへの電源供給を再開する。そして、CPU40は、ROM42内のブートプログラムを実行し、DRAM44のコントローラを初期化し、電源制御回路48は、トランジスタスイッチ78をオフすることにより、CKE信号のLowレベルの固定を解除して、セルフリフレッシュモードから通常のオートリフレッシュモードへ遷移させる。これによって、DRAM44内のプログラムを実行しスタンバイ状態へ復帰する。   In step 214, the return from the off mode 2 is performed, and the series of processing ends. That is, the power control circuit 48 detects that the sub power SW 14 is turned on, and resumes power supply to the devices in the controller 20. Then, the CPU 40 executes the boot program in the ROM 42, initializes the controller of the DRAM 44, and the power supply control circuit 48 turns off the transistor switch 78, thereby releasing the CKE signal from being fixed at the low level, and performing self-refresh. Transition from mode to normal auto-refresh mode. As a result, the program in the DRAM 44 is executed to return to the standby state.

一方、ステップ216では、オフモード1へ移行してステップ218へ移行する。すなわち、コントローラ20は、主電源SW12をオフして、画像形成装置への通電を停止する。   On the other hand, in step 216, the process shifts to off mode 1 and shifts to step 218. That is, the controller 20 turns off the main power supply SW12 and stops energization of the image forming apparatus.

ステップ218では、復帰要因があるか否か判定される。該判定は、例えば、主電源SW12がオンされたか否かを判定し、該判定が肯定されるまで待機してステップ220へ移行して、オフモード1からの復帰が行われて一連の処理を終了する。   In step 218, it is determined whether there is a return factor. In this determination, for example, it is determined whether or not the main power supply SW 12 is turned on, waits until the determination is affirmed, and the process proceeds to step 220 to return from the off mode 1 and perform a series of processing. finish.

このように本実施形態では、第1実施形態に対して、消費電力が変化するオプション装置が装着されても、オプション装置を考慮したオフモード2からオフモード1へ移行する移行時間TAに変更されるので、オプション装置が装着された場合でも第1実施形態と同様に、消費電力低減と利便性が両立される。   Thus, in this embodiment, even when an optional device whose power consumption changes is attached to the first embodiment, the transition time TA for shifting from the off mode 2 to the off mode 1 considering the optional device is changed. Therefore, even when the optional device is mounted, both power consumption reduction and convenience are compatible, as in the first embodiment.

(第3実施形態)
続いて、第3実施形態に係わる画像形成装置について説明する。
(Third embodiment)
Next, an image forming apparatus according to the third embodiment will be described.

第2実施形態では、第1実施形態に対してオプション装置の装着の有無により、オフもオード2からオフモード1へ移行する移行時間TAを変更する例を説明したが、第3実施形態では、時間帯に応じて移行時間TAを変更するようにしたものであり、基本的構成は第1実施形態と同一である。   In the second embodiment, an example has been described in which the transition time TA for changing from off 2 to off mode 1 is changed depending on whether or not the optional device is attached to the first embodiment, but in the third embodiment, The transition time TA is changed according to the time zone, and the basic configuration is the same as that of the first embodiment.

すなわち、本実施形態では、オフモード2へ移行して、移行時間TA経過後にオフモード1へ遷移するが、オフモード1は復帰時間がオフモード2に比べて長くなるため利便性の観点で好ましくない。そこで、第3実施形態では、画像形成装置の使用頻度が高いと想定される条件の場合には、移行時間TAを延長して利便性を優先させるように制御する。   That is, in this embodiment, the mode shifts to the off mode 2 and transitions to the off mode 1 after the transition time TA elapses. However, the off mode 1 is preferable from the viewpoint of convenience because the return time is longer than that of the off mode 2. Absent. Therefore, in the third embodiment, in the case where the usage frequency of the image forming apparatus is assumed to be high, the transition time TA is extended to control the convenience.

具体的には、ユーザによる使用が予め予測される時間帯では、移行時間TAを延長するように制御する。例えば、カレンダ情報(曜日)や時間情報を用いてユーザによる使用が予め予測される時間帯を判断する。例えば、夜間は第1実施形態で求めた移行時間TA経過後にオフモード1へ移行し、平日の昼間は、使用頻度が高いと予想されるため移行時間TAを延長してユーザの利便性を優先させる。なお、延長時間としては、予め定めた時間としてもよいし、ユーザによって任意に設定可能としてもよい。   Specifically, control is performed so that the transition time TA is extended in a time zone in which use by the user is predicted in advance. For example, a time zone in which use by the user is predicted in advance is determined using calendar information (day of the week) and time information. For example, at night, the transition to the off mode 1 occurs after the transition time TA obtained in the first embodiment has elapsed, and during the daytime on weekdays, the usage frequency is expected to be high, so the transition time TA is extended to give priority to user convenience. Let The extension time may be a predetermined time or may be arbitrarily set by the user.

次に、本発明の第3実施形態に係わる画像形成装置で行われる具体的な処理について説明する。図8は、本発明の第3実施形態に係わる画像形成装置のコントローラ20で行われる省電力処理の一例を示すフローチャートである。なお、第3実施形態の省電力処理は、第2実施形態の省電力処理に対して一部が異なるのみであるため、第2実施形態と同一処理については、第2実施形態と同一符号を付して説明する。   Next, specific processing performed in the image forming apparatus according to the third embodiment of the present invention will be described. FIG. 8 is a flowchart showing an example of the power saving process performed by the controller 20 of the image forming apparatus according to the third embodiment of the present invention. Note that the power saving process of the third embodiment is only partially different from the power saving process of the second embodiment. Therefore, the same processes as those of the second embodiment are denoted by the same reference numerals as those of the second embodiment. A description will be given.

まず、ステップ200では、予め定めた時間経過したか否か判定され、該判定が肯定された場合にはステップ202へ移行する。   First, in step 200, it is determined whether or not a predetermined time has elapsed. If the determination is affirmative, the process proceeds to step 202.

ステップ202では、オフモード2へ移行する。すなわち、上述したように、コントローラ20のCPU40が、DRAM44をセルフリフレッシュモードへ入れるために、CKE信号をLowレベルとし、電源制御回路48が、CKE信号をLowレベルに固定するための信号をトランジスタスイッチ78へ出力する。これによりトランジスタスイッチ78がオン状態となり、CKE信号がLowレベルに固定される。その後、電源制御回路48が不要回路の電源をオフすることにより、オフモード2へ移行する。   In step 202, the process shifts to the off mode 2. That is, as described above, the CPU 40 of the controller 20 sets the CKE signal to the low level in order to put the DRAM 44 into the self-refresh mode, and the power supply control circuit 48 outputs a signal for fixing the CKE signal to the low level as a transistor switch. Output to 78. As a result, the transistor switch 78 is turned on, and the CKE signal is fixed at the low level. Thereafter, the power supply control circuit 48 turns off the power supply of the unnecessary circuit, thereby shifting to the off mode 2.

次にステップ204では、コントローラ20内でカウントする時間Tがリセットされてステップ205へ移行する。   Next, at step 204, the time T counted in the controller 20 is reset, and the routine proceeds to step 205.

ステップ205では、予め定めた時間帯か否か判定される。該判定は、予め設定された、ユーザによる使用が予め予測される時間帯であるか否かを判定し、該判定が肯定された場合にはステップ207へ移行し、否定された場合にはステップ210へ移行する。   In step 205, it is determined whether or not it is a predetermined time zone. The determination is made as to whether or not it is a preset time zone in which use by the user is predicted in advance. If the determination is affirmative, the process proceeds to step 207; Move to 210.

ステップ207では、移行時間TAが予め定めた時間延長した時間に設定されてステップ210へ移行する。すなわち、ユーザによる使用が予め予測される時間帯には、復帰時間を優先させた移行時間TAに変更される。   In step 207, the transition time TA is set to a time extended by a predetermined time, and the process proceeds to step 210. That is, in the time zone in which the use by the user is predicted in advance, the transition time TA is given priority on the return time.

ステップ210では、オフモード2へ移行してから移行時間TA経過したか否か判定され、該判定が否定された場合にはステップ212へ移行し、肯定された場合にはステップ216へ移行する。   In step 210, it is determined whether or not the transition time TA has elapsed since the transition to the off mode 2. If the determination is negative, the process proceeds to step 212. If the determination is affirmative, the process proceeds to step 216.

ステップ212では、復帰要因があるか否か判定される。該判定は、例えば、副電源SW14がオンされたか否かを判定し、該判定が否定された場合にはステップ210に戻って上述の処理が繰り返され、判定が肯定された場合にはステップ214へ移行する。   In step 212, it is determined whether there is a return factor. In this determination, for example, it is determined whether or not the sub power supply SW 14 is turned on. If the determination is negative, the process returns to step 210 and the above-described processing is repeated. If the determination is affirmative, step 214 is performed. Migrate to

ステップ214では、オフモード2からの復帰が行われて一連の処理を終了する。すなわち、副電源SW14のオンを電源制御回路48が検知し、コントローラ20内のデバイスへの電源供給を再開する。そして、CPU40は、ROM42内のブートプログラムを実行し、DRAM44のコントローラを初期化し、電源制御回路48は、トランジスタスイッチ78をオフすることにより、CKE信号のLowレベルの固定を解除して、セルフリフレッシュモードから通常のオートリフレッシュモードへ遷移させる。これによって、DRAM44内のプログラムを実行しスタンバイ状態へ復帰する。   In step 214, the return from the off mode 2 is performed, and the series of processing ends. That is, the power control circuit 48 detects that the sub power SW 14 is turned on, and resumes power supply to the devices in the controller 20. Then, the CPU 40 executes the boot program in the ROM 42, initializes the controller of the DRAM 44, and the power supply control circuit 48 turns off the transistor switch 78, thereby releasing the CKE signal from being fixed at the low level, and performing self-refresh. Transition from mode to normal auto-refresh mode. As a result, the program in the DRAM 44 is executed to return to the standby state.

一方、ステップ216では、オフモード1へ移行してステップ218へ移行する。すなわち、コントローラ20は、主電源SW12をオフして、画像形成装置への通電を停止する。   On the other hand, in step 216, the process shifts to off mode 1 and shifts to step 218. That is, the controller 20 turns off the main power supply SW12 and stops energization of the image forming apparatus.

ステップ218では、復帰要因があるか否か判定される。該判定は、例えば、主電源SW12がオンされたか否かを判定し、該判定が肯定されるまで待機してステップ220へ移行して、オフモード1からの復帰が行われて一連の処理を終了する。   In step 218, it is determined whether there is a return factor. In this determination, for example, it is determined whether or not the main power supply SW 12 is turned on, waits until the determination is affirmed, and the process proceeds to step 220 to return from the off mode 1 and perform a series of processing. finish.

このように本実施形態では、使用頻度が高いと想定される条件の場合には、第1実施形態に対して、オフモード2からオフモード1へ移行する移行時間TAが延長されるので、使用頻度が高い場合には利便性が優先される。従って、画像形成装置の使用頻度に応じた、消費電力低減と利便性の両立がなされる。   As described above, in the present embodiment, in the case where the usage frequency is assumed to be high, the transition time TA for shifting from the off mode 2 to the off mode 1 is extended with respect to the first embodiment. When the frequency is high, convenience is given priority. Accordingly, both reduction in power consumption and convenience are achieved in accordance with the frequency of use of the image forming apparatus.

なお、上記の実施の形態では、第2実施形態と第3実施形態を個別に説明したが、第2実施形態及び第3実施形態を組み合わせるようにしてもよい。すなわち、オプション装置が装着された場合の時間TAの変更と、使用頻度が高いと想定される場合の時間TAの延長を共に行うようにしてもよい。   In the above embodiment, the second embodiment and the third embodiment have been described individually. However, the second embodiment and the third embodiment may be combined. That is, the change of the time TA when the optional device is mounted and the time TA when the frequency of use is assumed to be high may be performed together.

また、上記の各実施形態では、画像形成装置を例に挙げて説明したが、これに限るものではなく、各種情報処理装置を適用して、上記の各実施形態で説明したように各オフモードへ移行するように制御するようにしてもよい。   In each of the above embodiments, the image forming apparatus has been described as an example. However, the present invention is not limited thereto, and various off-modes can be applied as described in the above embodiments by applying various information processing apparatuses. You may make it control so that it may transfer to.

また、上記の各実施形態におけるコントローラ20で行われる各処理は、ハードウエアによって実行するようにしてもよいし、ソフトウエアのプログラムを実行することによって行うようにしてもよい。また、当該プログラムは、各種記憶媒体に記憶して流通するようにしてもよい。   Each process performed by the controller 20 in each of the above embodiments may be executed by hardware, or may be executed by executing a software program. The program may be stored in various storage media and distributed.

10 画像形成装置
12 主電源スイッチ
20 コントローラ
40 CPU
42 ROM
44 DRAM
48 電源制御回路
78 トランジスタスイッチ
80 検出回路
DESCRIPTION OF SYMBOLS 10 Image forming apparatus 12 Main power switch 20 Controller 40 CPU
42 ROM
44 DRAM
48 Power control circuit 78 Transistor switch 80 Detection circuit

Claims (5)

自装置への電源供給及び電源供給の遮断を行うためのスイッチ手段と、
自装置への電源供給を遮断する第1省電力モードと、前記第1の省電力モードより消費電力が多くかつ復帰するために必要な時間が前記第1の省電力モードよりも短い第2の省電力モードと、を有し、前記スイッチ手段によって前記電源供給を開始してから動作指示が行われずに予め定めた時間経過したときに前記第2の省電力モードへ移行するように制御すると共に、前記第2の省電力モードへ移行してから動作指示が行われずに経過した時間が、前記第1の省電力モードへ移行してから復帰するまでに要する電力量と、前記第2の省電力モードへ移行してから復帰するまでに要する電力量と、に基づいて予め算出した、前記第2の省電力モードから前記第1の省電力モードへ移行する移行時間を経過したときに、前記第1の省電力モードへ移行するように、前記スイッチ手段を制御する制御手段と、
を備えた情報処理装置。
Switch means for performing power supply to the device and shutting off the power supply;
A first power saving mode for shutting off power supply to the device; a second power consumption that is higher than that of the first power saving mode and a time required for recovery is shorter than that of the first power saving mode; A power saving mode, and control to shift to the second power saving mode when a predetermined time elapses without an operation instruction being performed after the power supply is started by the switch means. The amount of power required to return from the transition to the first power saving mode after the time that has elapsed since the transition to the second power saving mode has not been issued, and the second power saving mode. When the transition time for shifting from the second power saving mode to the first power saving mode, which has been calculated in advance based on the amount of power required for returning from the transition to the power mode, is passed, First power saving mode To migrate, and control means for controlling said switching means,
An information processing apparatus comprising:
前記第2の省電力モード時の待機電力が変化するオプション装置の装着を検出する検出手段を更に備え、
前記制御手段が、前記検出手段によって前記オプション装置の装着が検出された場合に、前記オプション装置が装着された場合の前記第1の省電力モードへ移行してから復帰するまでに要する電力量と、前記オプション装置が装着された場合の前記第2の省電力モードへ移行してから復帰するまでに要する電力量と、に基づいて予め算出した時間を前記移行時間として、前記スイッチ手段を制御する請求項1に記載の情報処理装置。
A detection means for detecting attachment of an optional device that changes standby power in the second power saving mode;
When the control unit detects that the optional device is installed, the control unit includes an amount of power required for returning from the transition to the first power saving mode when the optional device is installed. The switch means is controlled with the time calculated in advance based on the amount of power required for returning from the transition to the second power saving mode when the optional device is mounted as the transition time. The information processing apparatus according to claim 1.
前記制御手段は、自装置の使用頻度が高いと想定される予め定めた条件の場合に、前記移行時間を予め定めた時間延長するように更に制御する請求項1又は請求項2に記載の情報処理装置。   3. The information according to claim 1, wherein the control unit further controls to extend the transition time for a predetermined time in a case where a predetermined condition is assumed that the use frequency of the own device is high. Processing equipment. 前記制御手段は、(時間Tにおける前記第1の省電力モードの電力量)+(前記第1の省電力モードの復帰時に必要な電力量)≦(時間Tにおける前記第2の省電力モードの電力量)+(前記第2の省電力モードの復帰時に必要な電力量)を満たす最小の時間Tを前記移行時間として前記スイッチ手段を制御する請求項1〜3の何れか1項に記載の情報処理装置。   The control means is: (amount of power in the first power saving mode at time T) + (amount of power required for returning from the first power saving mode) ≦ (amount of power in the second power saving mode at time T) 4. The switch unit according to claim 1, wherein the switch unit is controlled by setting a minimum time T satisfying (amount of power) + (amount of power required when returning to the second power saving mode) as the transition time. 5. Information processing device. コンピュータを、請求項1〜4の何れか1項に記載の情報処理装置の制御手段として機能させるための情報処理装置の省電力プログラム。   A power saving program for an information processing apparatus for causing a computer to function as control means for the information processing apparatus according to any one of claims 1 to 4.
JP2012063928A 2012-03-21 2012-03-21 Information processor and power saving program for information processor Pending JP2013196472A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012063928A JP2013196472A (en) 2012-03-21 2012-03-21 Information processor and power saving program for information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012063928A JP2013196472A (en) 2012-03-21 2012-03-21 Information processor and power saving program for information processor

Publications (2)

Publication Number Publication Date
JP2013196472A true JP2013196472A (en) 2013-09-30
JP2013196472A5 JP2013196472A5 (en) 2015-05-14

Family

ID=49395310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012063928A Pending JP2013196472A (en) 2012-03-21 2012-03-21 Information processor and power saving program for information processor

Country Status (1)

Country Link
JP (1) JP2013196472A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163951A (en) * 2015-03-06 2016-09-08 ブラザー工業株式会社 Image formation system

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169028A (en) * 1999-12-14 2001-06-22 Ricoh Co Ltd Energy saving controller
JP2004101919A (en) * 2002-09-10 2004-04-02 Ricoh Co Ltd Method for setting energy-saving and image forming apparatus
JP2004237658A (en) * 2003-02-07 2004-08-26 Minolta Co Ltd Electric device
JP2006072991A (en) * 2004-08-05 2006-03-16 Matsushita Electric Ind Co Ltd Power-saving processing unit, power-saving processing method and power-saving processing program
JP2006173695A (en) * 2004-12-13 2006-06-29 Konica Minolta Business Technologies Inc Image forming apparatus
JP2008065274A (en) * 2006-09-11 2008-03-21 Ricoh Co Ltd Image forming device, energy saving setting method, and energy saving setting program
JP2008187562A (en) * 2007-01-31 2008-08-14 Kyocera Mita Corp Power mode control apparatus
JP2011022559A (en) * 2009-06-15 2011-02-03 Ricoh Co Ltd Image forming apparatus, return processing method, and program
JP2011049761A (en) * 2009-08-26 2011-03-10 Fuji Xerox Co Ltd Image processor and image processing system
JP2012019453A (en) * 2010-07-09 2012-01-26 Sharp Corp Image processing apparatus, image processing system, power saving mode shift control method, computer readable storage medium and computer program

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169028A (en) * 1999-12-14 2001-06-22 Ricoh Co Ltd Energy saving controller
JP2004101919A (en) * 2002-09-10 2004-04-02 Ricoh Co Ltd Method for setting energy-saving and image forming apparatus
JP2004237658A (en) * 2003-02-07 2004-08-26 Minolta Co Ltd Electric device
JP2006072991A (en) * 2004-08-05 2006-03-16 Matsushita Electric Ind Co Ltd Power-saving processing unit, power-saving processing method and power-saving processing program
JP2006173695A (en) * 2004-12-13 2006-06-29 Konica Minolta Business Technologies Inc Image forming apparatus
JP2008065274A (en) * 2006-09-11 2008-03-21 Ricoh Co Ltd Image forming device, energy saving setting method, and energy saving setting program
JP2008187562A (en) * 2007-01-31 2008-08-14 Kyocera Mita Corp Power mode control apparatus
JP2011022559A (en) * 2009-06-15 2011-02-03 Ricoh Co Ltd Image forming apparatus, return processing method, and program
JP2011049761A (en) * 2009-08-26 2011-03-10 Fuji Xerox Co Ltd Image processor and image processing system
JP2012019453A (en) * 2010-07-09 2012-01-26 Sharp Corp Image processing apparatus, image processing system, power saving mode shift control method, computer readable storage medium and computer program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163951A (en) * 2015-03-06 2016-09-08 ブラザー工業株式会社 Image formation system

Similar Documents

Publication Publication Date Title
US20230143143A1 (en) Information processing apparatus, control method therefor, and storage medium
JP2012155533A (en) Information processing apparatus, control method thereof, and control program
JP2011095916A (en) Electronic apparatus
US9360921B2 (en) Semiconductor integrated circuit, information processing apparatus, and control method
JP5636677B2 (en) Electronic device, power saving control method thereof, and program
RU2573233C2 (en) Image forming device, method of controlling image forming device and data medium
US20130222833A1 (en) Image forming apparatus, image forming apparatus control method, and storage medium
JP4665697B2 (en) Information processing apparatus, image forming apparatus, and power saving state transition method
EP3293610B1 (en) Information processing apparatus, control method thereof, and program
JP2013196472A (en) Information processor and power saving program for information processor
JP2012027655A (en) Information processor and power-saving memory management method
JP2005115906A (en) Memory drive system
JP6679246B2 (en) Information processing apparatus, control method of information processing apparatus, and program
US20170041482A1 (en) Printing apparatus having plurality of power states and control method therefor
JP4655857B2 (en) Image forming apparatus and power saving state transition method
JP2012043254A (en) Microprocessor, electronic control unit, and power supply control method
JP5783348B2 (en) Control device, control program, and image forming apparatus
JP2010097427A (en) Processing apparatus, processing method and computer program
KR20150034657A (en) Image processing apparatus, method of controlling the same, program and storage medium
US20100328699A1 (en) Information processing apparatus, method for controlling information processing apparatus, and storage medium storing control program
KR20120120319A (en) Information processing apparatus and control method of information processing apparatus
JP2008114571A (en) Controller and data processor
JP2007164738A (en) Data storage device and image processing device
JP2010122875A (en) Information processor and information processing method
JP2012133638A (en) Electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160927