JP2013196384A - 制御装置、管理装置、情報処理システム、制御装置の動作方法、管理装置の動作方法、情報処理システムの動作方法およびプログラム - Google Patents
制御装置、管理装置、情報処理システム、制御装置の動作方法、管理装置の動作方法、情報処理システムの動作方法およびプログラム Download PDFInfo
- Publication number
- JP2013196384A JP2013196384A JP2012062827A JP2012062827A JP2013196384A JP 2013196384 A JP2013196384 A JP 2013196384A JP 2012062827 A JP2012062827 A JP 2012062827A JP 2012062827 A JP2012062827 A JP 2012062827A JP 2013196384 A JP2013196384 A JP 2013196384A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- information processing
- information
- control device
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5033—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering data affinity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2206/00—Indexing scheme related to dedicated interfaces for computers
- G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
- G06F2206/1012—Load balancing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】制御装置30は、複数の情報処理装置20A〜20Bのいずれかを介して管理装置10から発行されるアクセス要求を受け、複数の情報処理装置の各々に割り当てられた複数のメモリ1A、2A、1B、2Bを含む記憶装置40のアクセスを制御する。第1検出部32は、複数のメモリから所定のアクセス頻度を超えるか相対的にアクセス頻度の高い第1のメモリを検出し、第2検出部34は、所定のアクセス頻度以下の第2のメモリを検出し、複数のメモリの各々にアクセスする情報処理装置の割り当て対応情報を記憶し、第1のメモリを第1の情報処理装置から第2のメモリを割り当てた第2の情報処理装置に割り当てるように対応情報を変更して管理装置に通知するとともに、第1のメモリから読み出したデータを第2の情報処理装置を介して管理装置に出力する。
【選択図】図1
Description
ここで、例えば、記憶装置40が有するメモリの平均アクセス頻度よりも高いメモリのいずれかを高頻度メモリとしてもよく、記憶装置40が有するメモリの平均アクセス頻度よりも低いメモリのいずれかを低頻度メモリとしてもよい。
また、制御装置30は、メモリ1A、2A、1B、2B毎のアクセス回数を所定間隔で計数する計数部を有してもよい。そして、検出部32は、アクセス回数が所定のしきい値より多いメモリの中から、アクセス回数が最も多いメモリを高頻度メモリとして求めてもよい。検出部34は、アクセス回数が所定のしきい値より少ないメモリの中から、アクセス回数が最も少ないメモリを低頻度メモリとして求めてもよい。
(付記1)
複数の情報処理装置のいずれかを介して管理装置から発行されるアクセス要求を受け、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御する制御装置において、
それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超えるか又は相対的にアクセス頻度の高い第1のメモリを検出する第1検出部と、
それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出する第2検出部と、
前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する記憶部と、
前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更する変更部と、
前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力する出力部と
を備えていることを特徴とする制御装置。
(付記2)
前記変更部はさらに、
前記第2のメモリに前記第2の情報処理装置を割り当てた旨を、前記第1の情報処理装置を割り当てるように、前記対応情報を変更し、
前記出力部はさらに、
前記第2のメモリから読み出したデータを、前記第1の情報処理装置を介して前記管理装置に出力すること
を特徴とする付記1に記載の制御装置。
(付記3)
前記制御装置はさらに、
前記複数のメモリ各々に対する前記複数の情報処理装置からのアクセス回数を計数する計数部を備え、
前記第1検出部は、
前記複数のメモリからそれぞれの計数部が計数したアクセス回数が最も多いメモリを前記第1のメモリとして検出し、
前記第2検出部は、
前記複数のメモリからそれぞれの計数部が計数したアクセス回数が最も少ないメモリを前記第2のメモリとして検出すること
を特徴とする付記1または付記2に記載の制御装置。
(付記4)
前記制御装置はさらに、
前記第1検出部が前記第1のメモリを検出し、前記第2検出部が前記第2のメモリを検出した後、前記変更部が前記対応情報を変更する前に、前記管理装置にアクセス要求の発行を禁止させ、
前記管理装置から前記アクセス要求の発行を禁止する旨の通知を受けた後、前記変更部が変更した対応情報を前記出力部から前記管理装置に通知すること
を特徴とする付記1ないし付記3のいずれか1項に記載の制御装置。
(付記5)
複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御する制御装置に、前記複数の情報処理装置のいずれかを介してアクセス要求を発行する管理装置において、
それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第1のメモリへの第1の情報処理装置を介したアクセス要求を、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第2のメモリを割り当てた第2の情報処理装置を介して出力する旨の変更情報を前記制御装置から受ける受信部と、
前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて記憶する記憶部と、
前記キー情報を前記識別情報に対応付けて、前記記憶部に格納する格納部と、
前記アクセス要求とともに受けたキー情報が、前記記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力する出力部と
を備えていることを特徴とする管理装置。
(付記6)
前記格納部はさらに、
前記キー情報毎のアクセス頻度を示す頻度情報を前記記憶部に格納し、
前記記憶部に空きがない場合、格納した前記頻度情報に基づき、前記記憶部に格納されたキー情報と対応する識別情報を消去すること
を特徴とする付記5に記載の管理装置。
(付記7)
複数の情報処理装置と、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置と、前記複数の情報処理装置のいずれかにアクセス要求を出力する管理装置と、前記複数の情報処理装置のいずれかを介して前記管理装置が発行する前記アクセス要求を受け、前記記憶装置のアクセスを制御する制御装置とを含む情報処理システムにおいて、
前記制御装置は、
それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超える第1のメモリを検出する第1検出部と、
それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出する第2検出部と、
前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する第1記憶部と、
前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更する変更部と、
前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力する出力部と
を備え、
前記管理装置は、
前記変更部が変更した対応情報を前記制御装置から受ける受信部と、
前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて記憶する第2記憶部と、
前記キー情報を前記識別情報に対応付けて、前記第2記憶部に格納する格納部と、
前記アクセス要求とともに受けたキー情報が、前記第2記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記第2記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力する出力部と
を備えていることを特徴とする情報処理システム。
(付記8)
前記管理装置によりアクセスされるデータベースを備え、
前記情報処理装置、前記制御装置および前記記憶装置は、前記データベースの分散キャッシュサーバとして動作すること
を特徴とする付記7に記載の情報処理システム。
(付記9)
複数の情報処理装置のいずれかを介して管理装置から発行されるアクセス要求を受け、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御するとともに、前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する記憶部を有する制御装置の制御方法において、
前記制御装置が有する第1検出部が、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超える第1のメモリを検出し、
前記制御装置が有する第2検出部が、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出し、
前記制御装置が有する変更部が、前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更し、
前記制御装置が有する出力部が、前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力することを特徴とする制御装置の制御方法。
(付記10)
前記制御装置は、
前記第2のメモリに前記第2の情報処理装置を割り当てた旨を、前記第1の情報処理装置を割り当てるように、前記対応情報を変更し、
前記出力部はさらに、
前記第2のメモリから読み出したデータを、前記第1の情報処理装置を介して前記管理装置に出力すること
を特徴とする付記9に記載の制御装置の動作方法。
(付記11)
前記制御装置はさらに、
前記複数のメモリ各々に対する前記複数の情報処理装置からのアクセス回数を計数し、
前記第1検出部は、
前記複数のメモリからそれぞれの計数部が計数したアクセス回数が最も多いメモリを前記第1のメモリとして検出し、
前記第2検出部は、
前記複数のメモリからそれぞれの計数部が計数したアクセス回数が最も少ないメモリを前記第2のメモリとして検出すること
を特徴とする付記9または付記10に記載の制御装置の動作方法。
(付記12)
前記制御装置はさらに、
前記第1検出部が前記第1のメモリを検出し、前記第2検出部が前記第2のメモリを検出した後、前記変更部が前記対応情報を変更する前に、前記管理装置にアクセス要求の発行を禁止させ、
前記管理装置から前記アクセス要求の発行を禁止する旨の通知を受けた後、前記変更部が変更した対応情報を前記出力部から前記管理装置に通知すること
を特徴とする付記9ないし付記11のいずれか1項に記載の制御装置の動作方法。
(付記13)
複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御する制御装置に、前記複数の情報処理装置のいずれかを介してアクセス要求を発行する管理装置の制御方法において、
前記管理装置の受信部が、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第1のメモリへの第1の情報処理装置を介したアクセス要求を、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第2のメモリを割り当てた第2の情報処理装置を介して出力する旨の変更情報を前記制御装置から受け、
前記管理装置の格納部が、前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて、記憶部に格納し、
前記管理装置の出力部が、前記アクセス要求とともに受けたキー情報が、前記記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力することを特徴とする管理装置の制御方法。
(付記14)
前記格納部はさらに、
前記キー情報毎のアクセス頻度を示す頻度情報を前記記憶部に格納し、
前記記憶部に空きがない場合、格納した前記頻度情報に基づき、前記記憶部に格納されたキー情報と対応する識別情報を消去すること
を特徴とする付記13に記載の管理装置の動作方法。
(付記15)
複数の情報処理装置と、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置と、前記複数の情報処理装置のいずれかにアクセス要求を出力する管理装置と、前記複数の情報処理装置のいずれかを介して前記管理装置が発行する前記アクセス要求を受け、前記記憶装置のアクセスを制御するとともに、前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する第1記憶部を有する制御装置とを含む情報処理システムの制御方法において、
前記制御装置が有する第1の検出部が、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超える第1のメモリを検出し、
前記制御装置が有する第2の検出部が、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出し、
前記制御装置が有する変更部が、前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更し、
前記制御装置が有する出力部が、前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力し、
前記管理装置が有する受信部が、前記変更部が変更した対応情報を前記制御装置から受信し、
前記管理装置が有する格納部が、前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて、第2記憶部に格納し、
前記管理装置が有する出力部が、前記アクセス要求とともに受けたキー情報が、前記第2記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記第2記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力することを特徴とする情報処理システムの制御方法。
(付記16)
複数の情報処理装置のいずれかを介して管理装置から発行されるアクセス要求を受け、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御するとともに、前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する記憶部を有する制御装置の制御プログラムにおいて、
前記制御装置が有する第1検出部に、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超える第1のメモリを検出させ、
前記制御装置が有する第2検出部に、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出させ、
前記制御装置が有する変更部に、前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更させ、
前記制御装置が有する出力部に、前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力させることを特徴とする制御装置の制御プログラム。
(付記17)
複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御する制御装置に、前記複数の情報処理装置のいずれかを介してアクセス要求を発行する管理装置の制御プログラムにおいて、
前記管理装置の受信部に、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第1のメモリへの第1の情報処理装置を介したアクセス要求を、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第2のメモリを割り当てた第2の情報処理装置を介して出力する旨の変更情報を前記制御装置から受信させ、
前記管理装置の格納部に、前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて、前記記憶部に格納させ、
前記管理装置の出力部に、前記アクセス要求とともに受けたキー情報が、前記記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力させることを特徴とする管理装置の制御プログラム。
Claims (12)
- 複数の情報処理装置のいずれかを介して管理装置から発行されるアクセス要求を受け、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御する制御装置において、
それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超えるか又は相対的にアクセス頻度の高い第1のメモリを検出する第1検出部と、
それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出する第2検出部と、
前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する記憶部と、
前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更する変更部と、
前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力する出力部と
を備えていることを特徴とする制御装置。 - 前記変更部はさらに、
前記第2のメモリに前記第2の情報処理装置を割り当てた旨を、前記第1の情報処理装置を割り当てるように、前記対応情報を変更し、
前記出力装置はさらに、
前記第2のメモリから読み出したデータを、前記第1の情報処理装置を介して前記管理装置に出力すること
を特徴とする請求項1に記載の制御装置。 - 前記制御装置はさらに、
前記複数のメモリ各々に対する前記複数の情報処理装置からのアクセス回数を計数する計数部を備え、
前記第1検出部は、
前記複数のメモリからそれぞれの計数部が計数したアクセス回数が最も多いメモリを前記第1のメモリとして検出し、
前記第2検出部は、
前記複数のメモリからそれぞれの計数部が計数したアクセス回数が最も少ないメモリを前記第2のメモリとして検出すること
を特徴とする請求項1または請求項2に記載の制御装置。 - 前記制御装置はさらに、
前記第1検出部が前記第1のメモリを検出し、前記第2検出部が前記第2のメモリを検出した後、前記変更部が前記対応情報を変更する前に、前記管理装置にアクセス要求の発行を禁止させ、
前記管理装置から前記アクセス要求の発行を禁止する旨の通知を受けた後、前記変更部が変更した対応情報を前記出力装置から前記管理装置に通知すること
を特徴とする請求項1ないし請求項3のいずれか1項に記載の制御装置。 - 複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御する制御装置に、前記複数の情報処理装置のいずれかを介してアクセス要求を発行する管理装置において、
それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第1のメモリへの第1の情報処理装置を介したアクセス要求を、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第2のメモリを割り当てた第2の情報処理装置を介して出力する旨の変更情報を前記制御装置から受ける受信部と、
前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて記憶する記憶部と、
前記キー情報を前記識別情報に対応付けて、前記記憶部に格納する格納部と、
前記アクセス要求とともに受けたキー情報が、前記記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力する出力部と
を備えていることを特徴とする管理装置。 - 前記格納部はさらに、
前記キー情報毎のアクセス頻度を示す頻度情報を前記記憶部に格納し、
前記記憶部に空きがない場合、格納した前記頻度情報に基づき、前記記憶部に格納されたキー情報と対応する識別情報を消去すること
を特徴とする請求項5に記載の管理装置。 - 複数の情報処理装置と、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置と、前記複数の情報処理装置のいずれかにアクセス要求を出力する管理装置と、前記複数の情報処理装置のいずれかを介して前記管理装置が発行する前記アクセス要求を受け、前記記憶装置のアクセスを制御する制御装置とを含む情報処理システムにおいて、
前記制御装置は、
それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超える第1のメモリを検出する第1検出部と、
それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出する第2検出部と、
前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する第1記憶部と、
前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更する変更部と、
前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力する出力部と
を備え、
前記管理装置は、
前記変更部が変更した対応情報を前記制御装置から受ける受信部と、
前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて記憶する第2記憶部と、
前記キー情報を前記識別情報に対応付けて、前記第2記憶部に格納する格納部と、
前記アクセス要求とともに受けたキー情報が、前記第2記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記第2記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力する出力部と
を備えていることを特徴とする情報処理システム。 - 複数の情報処理装置のいずれかを介して管理装置から発行されるアクセス要求を受け、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御するとともに、前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する記憶部を有する制御装置の制御方法において、
前記制御装置が有する第1検出部が、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超える第1のメモリを検出し、
前記制御装置が有する第2検出部が、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出し、
前記制御装置が有する変更部が、前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更し、
前記制御装置が有する出力部が、前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力することを特徴とする制御装置の制御方法。 - 複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御する制御装置に、前記複数の情報処理装置のいずれかを介してアクセス要求を発行する管理装置の制御方法において、
前記管理装置の受信部が、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第1のメモリへの第1の情報処理装置を介したアクセス要求を、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第2のメモリを割り当てた第2の情報処理装置を介して出力する旨の変更情報を前記制御装置から受け、
前記管理装置の格納部が、前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて、記憶部に格納し、
前記管理装置の出力部が、前記アクセス要求とともに受けたキー情報が、前記記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力することを特徴とする管理装置の制御方法。 - 複数の情報処理装置と、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置と、前記複数の情報処理装置のいずれかにアクセス要求を出力する管理装置と、前記複数の情報処理装置のいずれかを介して前記管理装置が発行する前記アクセス要求を受け、前記記憶装置のアクセスを制御するとともに、前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する第1記憶部を有する制御装置とを含む情報処理システムの制御方法において、
前記制御装置が有する第1の検出部が、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超える第1のメモリを検出し、
前記制御装置が有する第2の検出部が、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出し、
前記制御装置が有する変更部が、前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更し、
前記制御装置が有する出力部が、前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力し、
前記管理装置が有する受信部が、前記変更部が変更した対応情報を前記制御装置から受信し、
前記管理装置が有する格納部が、前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて、第2記憶部に格納し、
前記管理装置が有する出力部が、前記アクセス要求とともに受けたキー情報が、前記第2記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記第2記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力することを特徴とする情報処理システムの制御方法。 - 複数の情報処理装置のいずれかを介して管理装置から発行されるアクセス要求を受け、前記複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御するとともに、前記複数のメモリの各々にアクセスする情報処理装置の割り当てを示す対応情報を記憶する記憶部を有する制御装置の制御プログラムにおいて、
前記制御装置が有する第1検出部に、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度を超える第1のメモリを検出させ、
前記制御装置が有する第2検出部に、それぞれのアクセス頻度に基づき、前記複数のメモリから所定のアクセス頻度以下の第2のメモリを検出させ、
前記制御装置が有する変更部に、前記第1のメモリに第1の情報処理装置を割り当てた旨を、前記第2のメモリを割り当てた第2の情報処理装置を割り当てるように、前記対応情報を変更させ、
前記制御装置が有する出力部に、前記変更部が変更した対応情報を前記管理装置に通知するとともに、前記第1のメモリから読み出したデータを、前記第2の情報処理装置を介して前記管理装置に出力させることを特徴とする制御装置の制御プログラム。 - 複数の情報処理装置の各々に割り当てられた複数のメモリを含む記憶装置のアクセスを制御する制御装置に、前記複数の情報処理装置のいずれかを介してアクセス要求を発行する管理装置の制御プログラムにおいて、
前記管理装置の受信部に、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第1のメモリへの第1の情報処理装置を介したアクセス要求を、それぞれのアクセス頻度に基づき、前記複数のメモリから前記制御装置が検出した所定のアクセス頻度を超える第2のメモリを割り当てた第2の情報処理装置を介して出力する旨の変更情報を前記制御装置から受信させ、
前記管理装置の格納部に、前記第1のメモリに格納されているデータに対応するキー情報を、前記第2のメモリを割り当てた前記第2の情報処理装置を示す識別情報に対応付けて、前記記憶部に格納させ、
前記管理装置の出力部に、前記アクセス要求とともに受けたキー情報が、前記記憶部に格納された識別情報に対応付けられている場合、対応付けられた前記識別情報が示す情報処理装置に前記アクセス要求を出力するとともに、前記キー情報が、前記記憶部に格納された識別情報に対応づけられていない場合、前記キー情報から求めた情報処理装置に前記アクセス要求を出力させることを特徴とする管理装置の制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062827A JP5831319B2 (ja) | 2012-03-19 | 2012-03-19 | 制御装置、管理装置、情報処理システム、制御装置の動作方法、管理装置の動作方法、情報処理システムの動作方法およびプログラム |
US13/783,853 US9086803B2 (en) | 2012-03-19 | 2013-03-04 | Changing correspondence among control devices and memories based on memory access frequencies |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012062827A JP5831319B2 (ja) | 2012-03-19 | 2012-03-19 | 制御装置、管理装置、情報処理システム、制御装置の動作方法、管理装置の動作方法、情報処理システムの動作方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013196384A true JP2013196384A (ja) | 2013-09-30 |
JP5831319B2 JP5831319B2 (ja) | 2015-12-09 |
Family
ID=49158789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012062827A Expired - Fee Related JP5831319B2 (ja) | 2012-03-19 | 2012-03-19 | 制御装置、管理装置、情報処理システム、制御装置の動作方法、管理装置の動作方法、情報処理システムの動作方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9086803B2 (ja) |
JP (1) | JP5831319B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016095665A (ja) * | 2014-11-14 | 2016-05-26 | 富士通株式会社 | 処理プログラム、データ処理方法、および処理装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9483191B2 (en) * | 2013-03-15 | 2016-11-01 | Arris Enterprises, Inc. | Multi-tier storage for delivery of services |
US10254961B2 (en) * | 2017-02-21 | 2019-04-09 | International Business Machines Corporation | Dynamic load based memory tag management |
US11561603B2 (en) * | 2018-12-20 | 2023-01-24 | Micron Technology, Inc. | Memory device low power mode |
US11256427B2 (en) | 2018-12-28 | 2022-02-22 | Micron Technology, Inc. | Unauthorized memory access mitigation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2706021B2 (ja) | 1992-09-18 | 1998-01-28 | 日立ソフトウエアエンジニアリング株式会社 | 構造型データベースにおける検索高速化方法 |
US7272640B1 (en) * | 2000-12-08 | 2007-09-18 | Sun Microsystems, Inc. | Dynamic network session redirector |
JP4574230B2 (ja) | 2004-05-27 | 2010-11-04 | 株式会社日立製作所 | データベース管理方法及びデータベースシステム |
US7886299B2 (en) * | 2004-06-01 | 2011-02-08 | Hitachi, Ltd. | Method of dynamically balancing workload of a storage system |
-
2012
- 2012-03-19 JP JP2012062827A patent/JP5831319B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-04 US US13/783,853 patent/US9086803B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016095665A (ja) * | 2014-11-14 | 2016-05-26 | 富士通株式会社 | 処理プログラム、データ処理方法、および処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US9086803B2 (en) | 2015-07-21 |
JP5831319B2 (ja) | 2015-12-09 |
US20130246718A1 (en) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10289555B1 (en) | Memory read-ahead using learned memory access patterns | |
US10180908B2 (en) | Method and apparatus for virtualized control of a shared system cache | |
US9824011B2 (en) | Method and apparatus for processing data and computer system | |
US9223712B2 (en) | Data cache method, device, and system in a multi-node system | |
US10719479B2 (en) | Data unit cloning in memory-based file systems | |
US10089238B2 (en) | Method and apparatus for a shared cache with dynamic partitioning | |
US11163452B2 (en) | Workload based device access | |
US9612970B2 (en) | Method and apparatus for flexible cache partitioning by sets and ways into component caches | |
US9619150B2 (en) | Data arrangement control method and data arrangement control apparatus | |
JP5831319B2 (ja) | 制御装置、管理装置、情報処理システム、制御装置の動作方法、管理装置の動作方法、情報処理システムの動作方法およびプログラム | |
EP2919120B1 (en) | Memory monitoring method and related device | |
US10198180B2 (en) | Method and apparatus for managing storage device | |
US9489295B2 (en) | Information processing apparatus and method | |
US20160085450A1 (en) | System for providing remote memory and temporary page pool operating method for providing remote memory | |
CN110737607B (zh) | 管理hmb内存的方法、装置、计算机设备及存储介质 | |
US9401870B2 (en) | Information processing system and method for controlling information processing system | |
JP2018500697A (ja) | トランザクションコンフリクトを検出するための方法および装置、ならびにコンピュータシステム | |
JP6281442B2 (ja) | 割り当て制御プログラム、割り当て制御方法及び割り当て制御装置 | |
TWI779338B (zh) | 用於記憶體管理機會與記憶體交換任務之運算系統及管理其之方法 | |
US20150177987A1 (en) | Augmenting memory capacity for key value cache | |
US20230297512A1 (en) | Information processing system and memory system | |
US20230418642A1 (en) | Memory coherence in virtualized environments | |
JP6565729B2 (ja) | 演算処理装置、制御装置、情報処理装置及び情報処理装置の制御方法 | |
TW202418076A (zh) | 用於記憶體管理機會與記憶體交換任務之運算系統及管理其之方法 | |
CN117667776A (zh) | 存储器带宽分配方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5831319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |