JP2013195896A - Controller of display device, control method of display device, display device and electronic equipment - Google Patents

Controller of display device, control method of display device, display device and electronic equipment Download PDF

Info

Publication number
JP2013195896A
JP2013195896A JP2012065169A JP2012065169A JP2013195896A JP 2013195896 A JP2013195896 A JP 2013195896A JP 2012065169 A JP2012065169 A JP 2012065169A JP 2012065169 A JP2012065169 A JP 2012065169A JP 2013195896 A JP2013195896 A JP 2013195896A
Authority
JP
Japan
Prior art keywords
voltage
pixel
gradation
application
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012065169A
Other languages
Japanese (ja)
Inventor
Yusuke Yamada
裕介 山田
Kota Muto
幸太 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012065169A priority Critical patent/JP2013195896A/en
Publication of JP2013195896A publication Critical patent/JP2013195896A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the charge amount that pixels have from being biased to suppress deterioration in pixels.SOLUTION: When detected temperature changes after writing operation of gradation change of pixels finishes at a seventh frame, voltage is applied on pixels to a thirteenth frame so that the difference between the number of times of voltage application at a moment when a pixel is made black and the number of times of voltage application at a moment when a pixel is made white becomes zero. After the difference becomes zero, voltage is applied to pixels at the number of times of application according to the detected temperature to make all pixels black, and voltage is applied to pixels at the number of times of application according to the detected temperature to make all pixels white. After all pixels are made white, voltage is applied to the pixels at the number of times of application according to the detected temperature, so that the image stored in a buffer is displayed.

Description

本発明は、表示装置の制御装置、表示装置の制御方法、表示装置及び電子機器に関する。   The present invention relates to a display device control device, a display device control method, a display device, and an electronic apparatus.

電気光学装置の表示品質に係る発明として例えば特許文献1に開示された電気光学装置がある。この電気光学装置は、電気泳動粒子を利用したものであり、分散媒中の電気泳動粒子に電界を作用させることにより、着色された電気泳動粒子を移動させて画像を表示する。分散媒と電気泳動粒子を用いた電気光学装置においては、温度によって分散媒の粘性が変化するため、同じ電界を作用させても所望の階調を得られない場合がある。このため、この電気光学装置は、同じ階調を表示する場合であっても温度に応じて作用させる電界を変更することにより電気泳動粒子の移動量を制御し、温度が変化しても所望の階調が表示されるようにしている。   As an invention relating to the display quality of the electro-optical device, there is an electro-optical device disclosed in Patent Document 1, for example. This electro-optical device uses electrophoretic particles, and by applying an electric field to the electrophoretic particles in the dispersion medium, the colored electrophoretic particles are moved to display an image. In an electro-optical device using a dispersion medium and electrophoretic particles, the viscosity of the dispersion medium changes depending on the temperature, so that a desired gradation may not be obtained even when the same electric field is applied. For this reason, this electro-optical device controls the amount of movement of the electrophoretic particles by changing the electric field applied according to the temperature, even when displaying the same gradation, and the desired amount of temperature can be changed. Gradation is displayed.

特開2004−85606号公報JP 2004-85606 A

ところで、電気泳動粒子を用いた表示装置においては、アクティブマトリクス方式で表示を変更する際に、分散媒と電気泳動粒子を挟む電極に電圧を複数回印加することにより電気泳動粒子を移動させるものがある。具体的には、例えば白と黒の二階調の表示を行う表示装置である場合、画素を黒にする場合には、正極性の電圧を複数回印加し、画素を白にする場合には、負極性の電圧を複数回印加するという制御がなされる。この構成においては、温度が変化すると、所望の階調が表示されるように電圧の印加回数を変更する必要がある。例えば、同じ階調を表示する場合であっても、温度が低ければ印加回数を多くし、温度が高いと印加回数を少なくする。   By the way, in a display device using electrophoretic particles, when the display is changed by the active matrix method, the electrophoretic particles are moved by applying a voltage to the electrode sandwiching the dispersion medium and the electrophoretic particles multiple times. is there. Specifically, for example, in the case of a display device that performs two-tone display of white and black, when a pixel is black, a positive voltage is applied multiple times, and when a pixel is white, Control of applying a negative voltage a plurality of times is performed. In this configuration, it is necessary to change the number of voltage applications so that a desired gradation is displayed when the temperature changes. For example, even when the same gradation is displayed, the number of times of application is increased if the temperature is low, and the number of times of application is decreased if the temperature is high.

この構成の場合、画素を黒にする場合と白にする場合とで電圧の印加回数は同じであるものの、印加する電圧の極性が異なる。このため、温度が変化せず、印加回数が変更されない状態にあっては、例えば画素を黒にした後で画素を白にすると、画素が保持する電荷量が一定の値に保たれる。しかしながら、画素を黒の状態にした後、温度が低下したことにより印加回数を多く設定し、この後で画素を白に変更すると、画素を黒にしたときの印加電圧の極性及び印加回数と、画素を白にしたときの印加電圧の極性及び印加回数とのバランスがとれず、画素が保持する電荷量が一定の値にならないため、画素が早く劣化してしまう虞がある。   In this configuration, the number of applied voltages is the same between black and white pixels, but the polarity of the applied voltage is different. For this reason, in a state where the temperature does not change and the number of times of application is not changed, for example, when the pixel is set to white after the pixel is set to black, the charge amount held by the pixel is maintained at a constant value. However, after setting the pixel to a black state, the number of times of application is set by lowering the temperature, and then changing the pixel to white, the polarity of the applied voltage and the number of times of application when the pixel is black, Since the polarity of the applied voltage when the pixel is white and the number of times of application are not balanced, and the amount of charge held by the pixel does not become a constant value, the pixel may deteriorate quickly.

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、画素が保持する電荷量の偏りを抑えて画素の劣化を抑えるようにすることである。   The present invention has been made in view of the above-described circumstances, and one of its purposes is to suppress the deterioration of the pixel by suppressing the bias of the charge amount held by the pixel.

上記目的を達成するために、本発明に係る表示装置の制御装置は、画素ごとに設けられた複数の第1電極と、前記複数の第1電極に対向して配置された第2電極と、前記複数の第1電極と前記第2電極との間に配置された電気光学材料と、を備えた表示装置の制御装置であって、前記画素の階調を第2階調から第1階調の方向へ変化させる場合には第1電圧を当該画素の前記第1電極へ複数回印加する第1の書き込み動作を行い、前記画素の階調を前記第1階調から前記第2階調の方向へ変化させる場合には前記第1電圧とは極性が異なる第2電圧を当該画素の前記第1電極へ複数回印加する第2の書き込み動作を行う書き込み部と、前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する場合、前記第1電極の電位と前記第2電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように少なくとも一つの前記画素の前記第1電極に電圧を印加する調整部と、前記第1電圧の印加回数と前記第2電圧の印加回数を変更する場合、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で、前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する変更部とを有する。
この構成によれば、書き込み動作において画素の第1電極に印加する印加回数を変更する場合、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で印加回数が変更されるため、画素が保持している電荷量に偏りがなく、画素の劣化を抑えることができる。
In order to achieve the above object, a control device for a display device according to the present invention includes a plurality of first electrodes provided for each pixel, a second electrode disposed to face the plurality of first electrodes, A control device for a display device, comprising: a plurality of first electrodes; and an electro-optic material disposed between the second electrodes, wherein the gradation of the pixel is changed from a second gradation to a first gradation. In the case of changing in the direction, the first writing operation of applying the first voltage to the first electrode of the pixel a plurality of times is performed, and the gradation of the pixel is changed from the first gradation to the second gradation. When changing in the direction, a writing unit for performing a second writing operation for applying a second voltage having a polarity different from that of the first voltage to the first electrode of the pixel a plurality of times; Number of times of application of the first voltage and application of the second voltage in the second write operation In the case of changing the number, at least one of the charge amount held by the electro-optic material converges to a predetermined charge amount when the potential of the first electrode and the potential of the second electrode are the same potential. When the adjustment unit that applies a voltage to the first electrode of the pixel and the number of times of applying the first voltage and the number of times of applying the second voltage are changed, the amount of charge held by the electro-optic material of each pixel is determined in advance. And a changing unit configured to change the number of times of application of the first voltage in the first write operation and the number of times of application of the second voltage in the second write operation while converging to a predetermined charge amount.
According to this configuration, when changing the number of times of application applied to the first electrode of the pixel in the writing operation, the amount of charge held by the electro-optic material of each pixel is converged to a predetermined amount of charge. Since the number of times of application is changed, there is no bias in the amount of charge held by the pixel, and deterioration of the pixel can be suppressed.

前記制御装置においては、前記変更部が前記第1電圧の印加回数及び前記第2電圧の印加回数を変更した後に、前記複数の画素の階調を前記第1階調又は前記第2階調にする構成としてもよい。
この構成によれば、印加回数を変更した後で各画素の階調が揃えられた後で画像を表示するため、同じ階調を表示するときに画素同士で階調差が生じるのを抑えることができる。
In the control device, after the changing unit changes the number of times of application of the first voltage and the number of times of application of the second voltage, the gradation of the plurality of pixels is changed to the first gradation or the second gradation. It is good also as composition to do.
According to this configuration, since the image is displayed after the gradation of each pixel is aligned after changing the number of times of application, it is possible to suppress a difference in gradation between pixels when displaying the same gradation. Can do.

前記制御装置においては、前記調整部により各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束した後で、前記複数の画素の階調を前記第1階調又は前記第2階調にする構成としてもよい。
この構成によれば、各画素の階調が揃えられた後で印加回数が変更され、この後に画像を表示するため、同じ階調を表示するときに画素同士で階調差が生じるのを抑えることができる。
In the control device, after the amount of charge held by the electro-optic material of each pixel is converged to a predetermined amount of charge by the adjustment unit, the gradation of the plurality of pixels is changed to the first gradation or the It is good also as a structure which makes it a 2nd gradation.
According to this configuration, since the number of times of application is changed after the gradation of each pixel is aligned and the image is displayed after that, it is possible to suppress a difference in gradation between pixels when displaying the same gradation. be able to.

前記制御装置においては、前記第1の書き込み動作においては、前記第1電圧に加えて前記第2電圧を印加し、且つ、前記第1電圧の印加回数が前記第2電圧の印加回数より多く、前記第2の書き込み動作においては、前記第2電圧に加えて前記第1電圧を印加し、且つ、前記第2電圧の印加回数が前記第1電圧の印加回数より多く、前記第1の書き込み動作における前記第1電圧の印加回数と前記第2電圧の印加回数との差が、前記第2の書き込み動作における前記第2電圧の印加回数と前記第1電圧の印加回数との差と同じである構成としてもよい。
この構成によれば、書き込み動作において第1電圧と第1電圧とは極性が異なる第2電圧を印加するため、電気光学材料を制御し、精度よく階調を表示することができる。
In the control device, in the first write operation, the second voltage is applied in addition to the first voltage, and the number of times of application of the first voltage is greater than the number of times of application of the second voltage, In the second write operation, the first voltage is applied in addition to the second voltage, and the number of times of application of the second voltage is greater than the number of times of application of the first voltage. The difference between the number of times of application of the first voltage and the number of times of application of the second voltage is the same as the difference between the number of times of application of the second voltage and the number of times of application of the first voltage in the second write operation. It is good also as a structure.
According to this configuration, since the first voltage and the second voltage having different polarities are applied in the writing operation, the electro-optic material can be controlled and the gradation can be displayed with high accuracy.

前記制御装置においては、前記第1の書き込み動作における前記第1電圧の印加回数と、前記第2の書き込み動作における前記第2電圧の印加回数とが同じである構成としてもよい。
この構成によれば、各書き込み動作において同じ極性の電圧を印加し、他の極性の電圧を印加しないため、書き込み動作が簡易なものとなる。
The controller may be configured such that the number of times of application of the first voltage in the first write operation is the same as the number of times of application of the second voltage in the second write operation.
According to this configuration, the voltage of the same polarity is applied in each writing operation, and the voltage of the other polarity is not applied, so that the writing operation is simplified.

前記制御装置においては、前記第1の書き込み動作における前記第1電圧の印加回数と、前記第2の書き込み動作における前記第2電圧の印加回数とが異なる構成としてもよい。
この構成によれば、画素を構成する電気光学材料が、第1階調にする場合と第2階調にする場合とで電圧の印加回数が異なる電気光学材料であっても、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で印加回数が変更されるため、画素が保持している電荷量に偏りがなく、画素の劣化を抑えることができる。
The controller may be configured such that the number of times of application of the first voltage in the first write operation is different from the number of times of application of the second voltage in the second write operation.
According to this configuration, even if the electro-optic material constituting the pixel is an electro-optic material in which the number of times of voltage application differs between the first gradation and the second gradation, Since the number of times of application is changed while the amount of charge held by the electro-optic material converges to a predetermined amount of charge, there is no bias in the amount of charge held by the pixel, and deterioration of the pixel can be suppressed. it can.

前記制御装置においては、温度を検知するセンサーで検知された温度が変化した場合、前記第1電圧の印加回数と前記第2電圧の印加回数を変更する構成としてもよい。
この構成によれば、画素を構成する電気光学材料が、書き込み動作における電圧の印加回数を温度によって変更する必要がある電気光学材料であっても、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で印加回数が変更されるため、画素が保持している電荷量に偏りがなく、画素の劣化を抑えることができる。
The controller may be configured to change the number of times of application of the first voltage and the number of times of application of the second voltage when the temperature detected by a sensor that detects temperature changes.
According to this configuration, even if the electro-optic material constituting the pixel is an electro-optic material in which the number of times of voltage application in the writing operation needs to be changed depending on the temperature, the amount of charge held by the electro-optic material of each pixel Is converged to a predetermined charge amount, the number of times of application is changed. Therefore, there is no bias in the charge amount held by the pixel, and deterioration of the pixel can be suppressed.

前記制御装置においては、前記画素で表示する階調数を前記第1階調と前記第2階調との二階調にするモードと、前記二階調を超える階調数にするモードのいずれかに切り替えられ、前記変更部は、前記モードを切り替える場合、前記第1電圧の印加回数と前記第2電圧の印加回数を変更する構成としてもよい。
この構成によれば、表示する階調数に応じて書き込み動作における電圧の印加回数を温度によって変更する必要がある電気光学材料であっても、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で印加回数が変更されるため、画素が保持している電荷量に偏りがなく、画素の劣化を抑えることができる。
In the control device, any one of a mode in which the number of gradations displayed by the pixel is two gradations of the first gradation and the second gradation and a mode in which the number of gradations exceeds the two gradations is selected. The switching unit may be configured to change the number of times of applying the first voltage and the number of times of applying the second voltage when switching the mode.
According to this configuration, even if the electro-optic material needs to change the number of times of voltage application in the writing operation depending on the temperature according to the number of gradations to be displayed, the amount of charge held by the electro-optic material of each pixel is small. Since the number of times of application is changed while converging on a predetermined charge amount, the charge amount held by the pixel is not biased, and deterioration of the pixel can be suppressed.

また、上記目的を達成するために本発明に係る表示装置は、画素ごとに設けられた複数の第1電極と、前記複数の第1電極に対向して配置された第2電極と、前記複数の第1電極と前記第2電極との間に配置された電気光学材料と、を備えた表示装置であって、前記画素の階調を第2階調から第1階調の方向へ変化させる場合には第1電圧を当該画素の前記第1電極へ複数回印加する第1の書き込み動作を行い、前記画素の階調を前記第1階調から前記第2階調の方向へ変化させる場合には前記第1電圧とは極性が異なる第2電圧を当該画素の前記第1電極へ複数回印加する第2の書き込み動作を行う書き込み部と、前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する場合、前記第1電極の電位と前記第2電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように少なくとも一つの前記画素の前記第1電極に電圧を印加する調整部と、前記第1電圧の印加回数と前記第2電圧の印加回数を変更する場合、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で、前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する変更部とを有する。
この構成によれば、書き込み動作において画素の第1電極に印加する印加回数を変更する場合、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で印加回数が変更されるため、画素が保持している電荷量に偏りがなく、画素の劣化を抑えることができる。
In order to achieve the above object, a display device according to the present invention includes a plurality of first electrodes provided for each pixel, a second electrode disposed to face the plurality of first electrodes, and the plurality of the plurality of first electrodes. An electro-optic material disposed between the first electrode and the second electrode, wherein the gray level of the pixel is changed from the second gray level to the first gray level. In this case, a first writing operation in which a first voltage is applied to the first electrode of the pixel a plurality of times is performed, and the gray level of the pixel is changed from the first gray level to the second gray level. Includes a writing unit for performing a second writing operation in which a second voltage having a polarity different from that of the first voltage is applied to the first electrode of the pixel a plurality of times, and application of the first voltage in the first writing operation. The number of times and the number of times the second voltage is applied in the second write operation. In the state where the potential of the first electrode and the potential of the second electrode are the same potential, the charge amount held by the electro-optic material converges to a predetermined charge amount. An adjustment unit that applies a voltage to one electrode, and a charge amount that the electro-optic material of each pixel holds is predetermined when changing the number of times of applying the first voltage and the number of times of applying the second voltage. And a changing unit that changes the number of application times of the first voltage in the first write operation and the number of application times of the second voltage in the second write operation.
According to this configuration, when changing the number of times of application applied to the first electrode of the pixel in the writing operation, the amount of charge held by the electro-optic material of each pixel is converged to a predetermined amount of charge. Since the number of times of application is changed, there is no bias in the amount of charge held by the pixel, and deterioration of the pixel can be suppressed.

なお、本発明は、表示装置の制御装置及び表示装置のみならず、表示装置の制御方法、当該表示装置を有する電子機器としても概念することが可能である。   Note that the present invention can be conceptualized not only as a display device control device and a display device, but also as a display device control method and an electronic apparatus including the display device.

第1実施形態に係る表示装置1000のハードウェア構成を示した図。The figure which showed the hardware constitutions of the display apparatus 1000 concerning 1st Embodiment. 表示領域100の断面を示した図。The figure which showed the cross section of the display area. 画素110の等価回路を示した図。FIG. 6 is a diagram showing an equivalent circuit of the pixel 110. 記憶領域の構成を説明するための図。The figure for demonstrating the structure of a storage area. コントローラー5で実現する機能の構成を示したブロック図。The block diagram which showed the structure of the function implement | achieved by the controller 5. FIG. コントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 performs. コントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 performs. コントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 performs. コントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 performs. コントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 performs. 第1実施形態の動作を説明するための図。The figure for demonstrating operation | movement of 1st Embodiment. 第2実施形態に係るRAM4の構成を示した図。The figure which showed the structure of RAM4 which concerns on 2nd Embodiment. バランス記憶領域Dの構成を示した図。The figure which showed the structure of the balance storage area D. FIG. 第2実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 2nd Embodiment performs. 第2実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 2nd Embodiment performs. 第2実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 2nd Embodiment performs. 第2実施形態の動作を説明するための図。The figure for demonstrating operation | movement of 2nd Embodiment. 電子ブックリーダー2000の外観図。The external view of the electronic book reader 2000. FIG. 第2実施形態のコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 of 2nd Embodiment performs. 変形例に係るコントローラー5が行う処理の流れを示したフローチャート。The flowchart which showed the flow of the process which the controller 5 which concerns on a modification performs.

[実施形態]
(実施形態の構成)
図1は、本発明の一実施形態に係る表示装置1000のハードウェア構成を示したブロック図である。表示装置1000は、画像を表示する装置であり、電気泳動方式の電気光学装置1、制御部2、VRAM(Video Random Access Memory)3及び記憶部の一例であるRAM4を備えている。また、電気光学装置1は、表示部10とコントローラー5を備えている。
[Embodiment]
(Configuration of the embodiment)
FIG. 1 is a block diagram showing a hardware configuration of a display apparatus 1000 according to an embodiment of the present invention. The display device 1000 is a device that displays an image, and includes an electrophoretic electro-optical device 1, a control unit 2, a VRAM (Video Random Access Memory) 3, and a RAM 4 that is an example of a storage unit. The electro-optical device 1 includes a display unit 10 and a controller 5.

制御部2は、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM等を備えたマイクロコンピュータであり、表示装置1000の各部を制御する。また、制御部2は、VRAM3にアクセスし、表示領域100に表示させる画像を示す画像データをVRAM3に書き込む。
コントローラー5は、表示部10の表示領域100に画像を表示させるための各種信号を表示部10の走査線駆動回路130とデータ線駆動回路140に供給するものである。コントローラー5は、電気光学装置1の制御装置に相当する。なお、制御部2とコントローラー5を合わせた部分を電気光学装置1の制御装置と定義することもできる。あるいは、制御部2、コントローラー5、VRAM3およびRAM4の全体を、電気光学装置1の制御装置と定義することもできる。
The control unit 2 is a microcomputer including a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM, and the like, and controls each unit of the display device 1000. The control unit 2 accesses the VRAM 3 and writes image data indicating an image to be displayed in the display area 100 to the VRAM 3.
The controller 5 supplies various signals for displaying an image on the display area 100 of the display unit 10 to the scanning line driving circuit 130 and the data line driving circuit 140 of the display unit 10. The controller 5 corresponds to the control device of the electro-optical device 1. Note that the combined portion of the control unit 2 and the controller 5 can be defined as the control device of the electro-optical device 1. Alternatively, the entire control unit 2, controller 5, VRAM 3, and RAM 4 can be defined as a control device for the electro-optical device 1.

VRAM3は、制御部2により書き込まれた画像データを記憶するメモリーである。VRAM3は、後述するm行ラn列で配列された画素110毎に記憶領域(バッファー)を有している。画像データは、各画素110の階調を表す画素データを含んでおり、一の画素110の階調を表す画素データは、VRAM3において当該画素110に対応した一の記憶領域に記憶される。VRAM3に書き込まれた画素データは、コントローラー5により読み出される。
温度センサー6は、温度を検知するセンサーである。温度センサー6は、検知した温度を表す信号を出力する。なお、温度センサー6は、表示領域100の近傍に配置される。
RAM4は、表示領域100に画像を表示させるために用いられる各種データを記憶する。RAM4には、カウンター記憶領域B及び予定画像記憶領域Eが設けられている。
また、RAM4には、電圧印加回数を記憶するための領域である電圧印加回数N_PREが設けられている。RAM4に設けられている記憶領域の詳細については後述する。
The VRAM 3 is a memory that stores image data written by the control unit 2. The VRAM 3 has a storage area (buffer) for each pixel 110 arranged in m rows and n columns, which will be described later. The image data includes pixel data representing the gradation of each pixel 110, and the pixel data representing the gradation of one pixel 110 is stored in one storage area corresponding to the pixel 110 in the VRAM 3. Pixel data written in the VRAM 3 is read by the controller 5.
The temperature sensor 6 is a sensor that detects temperature. The temperature sensor 6 outputs a signal representing the detected temperature. The temperature sensor 6 is disposed in the vicinity of the display area 100.
The RAM 4 stores various data used for displaying an image on the display area 100. The RAM 4 is provided with a counter storage area B and a scheduled image storage area E.
The RAM 4 is provided with a voltage application number N_PRE, which is an area for storing the voltage application number. Details of the storage area provided in the RAM 4 will be described later.

表示領域100では、複数の走査線112が図において行(X)方向に沿って設けられ、複数のデータ線114が、列(Y)方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。そして、画素110が各走査線112と各データ線114との交差に対応して、それぞれ設けられている。便宜的に走査線112の行数を「m」とし、データ線114の列数を「n」としたとき、画素110は、縦m行ラ横n列でマトリクス状に配列して表示領域100を構成することになる。   In the display region 100, a plurality of scanning lines 112 are provided along the row (X) direction in the figure, and the plurality of data lines 114 are electrically connected to each scanning line 112 along the column (Y) direction. It is provided to keep insulation. Pixels 110 are provided corresponding to the intersections of the scanning lines 112 and the data lines 114, respectively. For convenience, when the number of rows of the scanning lines 112 is “m” and the number of columns of the data lines 114 is “n”, the pixels 110 are arranged in a matrix in m rows and n columns. Will be configured.

図2は、表示領域100の断面を示した図である。表示領域100は、図2に示したように大別して第1基板101、電気泳動層102および第2基板103によって構成されている。第1基板101は、絶縁性及び可撓性を有する基板101a上に回路の層が形成された基板である。基板101aは、本実施形態においてはポリカーボネートで形成されている。なお、基板101aとしては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板101aは、可撓性を持たないガラスで形成されていてもよい。基板101aの表面には、接着層101bが設けられ、接着層101bの表面には回路層101cが積層されている。
回路層101cは、行方向に配列された複数の走査線112と、列方向に配列された複数のデータ線114を有している。また、回路層101cは、走査線112とデータ線114との交差のそれぞれに対応して、画素電極101dを有している。
FIG. 2 is a view showing a cross section of the display region 100. As shown in FIG. 2, the display area 100 is roughly configured by a first substrate 101, an electrophoretic layer 102, and a second substrate 103. The first substrate 101 is a substrate in which a circuit layer is formed on an insulating and flexible substrate 101a. The substrate 101a is made of polycarbonate in this embodiment. Note that the substrate 101a is not limited to polycarbonate, and a resin material having lightness, flexibility, elasticity, and insulation can be used. In addition, the substrate 101a may be formed of non-flexible glass. An adhesive layer 101b is provided on the surface of the substrate 101a, and a circuit layer 101c is laminated on the surface of the adhesive layer 101b.
The circuit layer 101c has a plurality of scanning lines 112 arranged in the row direction and a plurality of data lines 114 arranged in the column direction. The circuit layer 101c has pixel electrodes 101d corresponding to the intersections of the scanning lines 112 and the data lines 114, respectively.

電気光学材料の一例である電気泳動層102は、バインダー102bと、バインダー102bによって固定された複数のマイクロカプセル102aで構成されており、画素電極101d上に形成されている。なお、マイクロカプセル102aと画素電極101dとの間には、接着剤により形成された接着層を設けてもよい。   The electrophoretic layer 102, which is an example of an electro-optic material, includes a binder 102b and a plurality of microcapsules 102a fixed by the binder 102b, and is formed on the pixel electrode 101d. Note that an adhesive layer formed using an adhesive may be provided between the microcapsule 102a and the pixel electrode 101d.

バインダー102bとしては、マイクロカプセル102aとの親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル102a内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル102aを構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。   The binder 102b is not particularly limited as long as it has good affinity with the microcapsule 102a, excellent adhesion to the electrode, and has insulating properties. A dispersion medium and electrophoretic particles are stored in the microcapsule 102a. As a material constituting the microcapsule 102a, it is preferable to use a flexible material such as a gum arabic / gelatin compound or a urethane compound.

分散媒としては、水、アルコール系溶媒(メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類(酢酸エチル、酢酸ブチルなど)、ケトン類(アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素(ぺンタン、ヘキサン、オクタンなど)、脂環式炭化水素(シクロへキサン、メチルシクロへキサンなど)、芳香族炭化水素(ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類(キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素(塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタンなど)、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。   Dispersion media include water, alcohol solvents (methanol, ethanol, isopropanol, butanol, octanol, methyl cellosolve, etc.), esters (ethyl acetate, butyl acetate, etc.), ketones (acetone, methyl ethyl ketone, methyl isobutyl ketone, etc.) , Aliphatic hydrocarbons (pentane, hexane, octane, etc.), alicyclic hydrocarbons (cyclohexane, methylcyclohexane, etc.), aromatic hydrocarbons (benzene, toluene, benzenes with long chain alkyl groups (xylene) Hexylbenzene, hebutylbenzene, octylbenzene, nonylbenzene, decylbenzene, undecylbenzene, dodecylbenzene, tridecylbenzene, tetradecylbenzene)), halogenated hydrocarbons (methylene chloride, chloroform, carbon tetrachloride) 1,2-dichloroethane, etc.), it can be any of such carboxylates, and the dispersion medium may be other oils. These substances can be used alone or in combination as a dispersion medium, and a surfactant or the like may be further blended to form a dispersion medium.

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子(高分子あるいはコロイド)である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイクロカプセル102a内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。   Electrophoretic particles are particles (polymer or colloid) having the property of moving by an electric field in a dispersion medium. In the present embodiment, white electrophoretic particles and black electrophoretic particles are stored in the microcapsule 102a. The black electrophoretic particles are particles made of a black pigment such as aniline black or carbon black, and are positively charged in this embodiment. The white electrophoretic particles are particles made of a white pigment such as titanium dioxide or aluminum oxide, and are negatively charged in this embodiment.

第2基板103は、フィルム103aと、フィルム103aの下面に形成された透明な共通電極層103b(第2電極)で構成されている。フィルム103aは、電気泳動層102の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム103aは、透明で絶縁性を有している。共通電極層103bは、例えば、酸化インジウム膜(ITO膜)などの透明な導電膜で構成されている。   The second substrate 103 includes a film 103a and a transparent common electrode layer 103b (second electrode) formed on the lower surface of the film 103a. The film 103a plays a role of sealing and protecting the electrophoretic layer 102, and is, for example, a polyethylene terephthalate film. The film 103a is transparent and has an insulating property. The common electrode layer 103b is made of a transparent conductive film such as an indium oxide film (ITO film), for example.

図3は、画素110の等価回路を示した図である。なお、本実施形態では、各走査線112を区別するために、図1に示した走査線112を上から順に1、2、3、・・・、(m−1)、m行目という呼び方をする場合がある。また同様に、各データ線114を区別するために、図1に示したデータ線114を左から順に1、2、3、・・・、(n−1)、n列目という呼び方をする場合がある。
図3においては、i行目の走査線112とj列目のデータ線114との交差に対応した画素110の等価回路を示している。他のデータ線114と走査線112との交差に対応した画素110も構成は図に示した構成と同じであるため、ここでは、代表してi行目のデータ線114とj列目の走査線112との交差に対応した画素110の等価回路について説明し、他の画素110の等価回路については説明を省略する。
FIG. 3 is a diagram showing an equivalent circuit of the pixel 110. In this embodiment, in order to distinguish each scanning line 112, the scanning lines 112 shown in FIG. 1 are called 1, 2, 3,... (M−1), m-th row in order from the top. You may want to Similarly, in order to distinguish the data lines 114, the data lines 114 shown in FIG. 1 are called 1, 2, 3,..., (N−1), nth column in order from the left. There is a case.
FIG. 3 shows an equivalent circuit of the pixel 110 corresponding to the intersection of the scanning line 112 in the i-th row and the data line 114 in the j-th column. Since the configuration of the pixel 110 corresponding to the intersection of the other data line 114 and the scanning line 112 is the same as the configuration shown in the figure, the data line 114 in the i-th row and the scanning in the j-th column are representatively shown here. The equivalent circuit of the pixel 110 corresponding to the intersection with the line 112 will be described, and the description of the equivalent circuit of the other pixels 110 will be omitted.

図3に示したように、各画素110は、nチャネル型の薄膜トランジスター(thin film transistor:以下単に「TFT」と略称する)110aと、表示素子110bと、補助容量110cとを有する。画素110において、TFT110aのゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は、表示素子110bの一端である画素電極101dと補助容量110cの一端とにそれぞれ接続されている。補助容量110cは、回路層101cに形成された一対の電極によって誘電体層を挟持した構成である。補助容量110cの他端の電極は、各画素にわたって共通の電圧にされている。画素電極101dは、共通電極層103bと対向し、画素電極101dと共通電極層103bとの間にはマイクロカプセル102aを含む電気泳動層102が挟まれている。このため、表示素子110bは、等価回路でみたときに、画素電極101dと共通電極層103bとで、電気泳動層102を挟持した容量になる。そして、表示素子110bは、両電極間の電圧を保持(記憶)するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素110の補助容量110cの他端の電極と、共通電極層103bの電圧は、共通の電圧Vcomが印加される。   As shown in FIG. 3, each pixel 110 includes an n-channel thin film transistor (hereinafter simply referred to as “TFT”) 110a, a display element 110b, and an auxiliary capacitor 110c. In the pixel 110, the gate electrode of the TFT 110a is connected to the scanning line 112 in the i-th row, the source electrode is connected to the data line 114 in the j-th column, and the drain electrode is a pixel that is one end of the display element 110b. The electrode 101d is connected to one end of the auxiliary capacitor 110c. The auxiliary capacitor 110c has a configuration in which a dielectric layer is sandwiched between a pair of electrodes formed on the circuit layer 101c. The electrode at the other end of the auxiliary capacitor 110c is set to a common voltage across the pixels. The pixel electrode 101d faces the common electrode layer 103b, and the electrophoretic layer 102 including the microcapsules 102a is sandwiched between the pixel electrode 101d and the common electrode layer 103b. Therefore, the display element 110b has a capacity in which the electrophoretic layer 102 is sandwiched between the pixel electrode 101d and the common electrode layer 103b when viewed in an equivalent circuit. The display element 110b holds (stores) the voltage between both electrodes and performs display according to the direction of the electric field generated by the held voltage. In the present embodiment, a common voltage Vcom is applied to the other electrode of the auxiliary capacitor 110c of each pixel 110 and the common electrode layer 103b by an external circuit (not shown).

図1に戻り、走査線駆動回路130は、表示領域100の各走査線112と接続されている。走査線駆動回路130は、コントローラー5による制御にしたがって、走査線112を1、2、・・・、m行目という順番で選択し、選択した走査線112に対してハイ(High)レベルの信号を供給し、選択されていない他の走査線112に対しロー(Low)レベルの信号を供給するものである。
データ線駆動回路140は、表示領域の各データ線114と接続されており、選択された走査線112に接続されている画素110の1行分の表示内容に応じて各列のデータ線114にデータ信号をそれぞれ供給するものである。
Returning to FIG. 1, the scanning line driving circuit 130 is connected to each scanning line 112 in the display region 100. The scanning line driving circuit 130 selects the scanning line 112 in the order of 1, 2,..., M-th row under the control of the controller 5, and a high level signal for the selected scanning line 112. , And a low level signal is supplied to the other scanning lines 112 that are not selected.
The data line driving circuit 140 is connected to each data line 114 in the display area, and the data line driving circuit 140 is connected to the data line 114 in each column according to the display content of one row of the pixels 110 connected to the selected scanning line 112. Each supplies a data signal.

走査線駆動回路130が1行目の走査線112を選択してからm行目の走査線112の選択が終了するまでの期間(以下、「フレーム期間」又は単に「フレーム」と称する)において各走査線112は一回づつ選択され、各画素110には1フレームに一回づつデータ信号が供給される。
走査線112がハイレベルとなると、当該走査線112にゲートが接続されたTFT110aがオン状態になり、画素電極101dがデータ線114に接続される。走査線112がハイレベルであるときにデータ線114にデータ信号を供給すると、当該データ信号は、オン状態になったTFT110aを介して画素電極101dに印加される。走査線112がローレベルになると、TFT110aはオフ状態になるが、データ信号によって画素電極101dに印加された電圧は、補助容量110cに蓄積され、画素電極101dの電位及び共通電極層103bの電位との電位差(電圧)に応じて電気泳動粒子が移動する。
In each period (hereinafter referred to as “frame period” or simply “frame”) after the scanning line driving circuit 130 selects the first scanning line 112 until the selection of the m-th scanning line 112 ends. The scanning line 112 is selected once, and a data signal is supplied to each pixel 110 once per frame.
When the scanning line 112 is at a high level, the TFT 110 a whose gate is connected to the scanning line 112 is turned on, and the pixel electrode 101 d is connected to the data line 114. When a data signal is supplied to the data line 114 when the scanning line 112 is at a high level, the data signal is applied to the pixel electrode 101d through the TFT 110a that is turned on. When the scanning line 112 becomes low level, the TFT 110a is turned off. However, the voltage applied to the pixel electrode 101d by the data signal is accumulated in the auxiliary capacitor 110c, and the potential of the pixel electrode 101d and the potential of the common electrode layer 103b. Electrophoretic particles move according to the potential difference (voltage).

例えば、共通電極層103bの電圧Vcomに対して画素電極101dの電圧が+15V(第2電圧)である場合、負に帯電している白の電気泳動粒子が画素電極101d側に移動し、正に帯電している黒の電気泳動粒子が共通電極層103b側に移動して画素110は黒の表示となる。また、共通電極層103bの電圧Vcomに対して画素電極101dの電圧が−15V(第1電圧)である場合、正に帯電している黒の電気泳動粒子が画素電極101d側に移動し、負に帯電している白の電気泳動粒子が共通電極層103b側に移動して画素110は白の表示となる。なお、画素電極101dの電圧は、上述した電圧に限定されるものではなく、共通電極層103bの電圧Vcomに対してプラス(正極)の電圧またはマイナス(負極)の電圧であれば、上述した+15Vや−15V以外の電圧であってもよい。   For example, when the voltage of the pixel electrode 101d is + 15V (second voltage) with respect to the voltage Vcom of the common electrode layer 103b, the negatively charged white electrophoretic particles move to the pixel electrode 101d side and become positive The charged black electrophoretic particles move to the common electrode layer 103b side, and the pixel 110 displays black. Further, when the voltage of the pixel electrode 101d is −15 V (first voltage) with respect to the voltage Vcom of the common electrode layer 103b, the positively charged black electrophoretic particles move to the pixel electrode 101d side and are negative. The charged white electrophoretic particles move to the common electrode layer 103b side, and the pixel 110 displays white. Note that the voltage of the pixel electrode 101d is not limited to the voltage described above. If the voltage is a positive (positive) voltage or a negative (negative) voltage with respect to the voltage Vcom of the common electrode layer 103b, the + 15V described above. Or a voltage other than −15V.

本実施形態においては、各画素110の表示状態を第1階調である白(低階調)から第2階調である黒(高階調)又は黒から白へ変化させる際には、1フレームだけ画素110へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素110へデータ信号を供給する書き込み動作により表示状態を変化させる。これは、表示状態を白から黒へ変化させるに際し、1フレームだけ電気泳動粒子に電位差を与えても黒の電気泳動粒子が完全には表示側に移動しきらず、表示状態が完全な黒とはならないためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素110の表示状態を白から黒へ変化させる場合、画素110に黒を表示させるためのデータ信号が複数フレームに渡って画素110へ供給され、画素110の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素110へ供給される。本明細書において「書き込み動作」とは、画素の表示状態を所望の階調表示状態とするために行われる画素へのデータ信号の供給シーケンス、又はこれに基づいて行われる共通電極層103b、画素電極101d間への電圧印加シーケンスを言う。   In the present embodiment, when the display state of each pixel 110 is changed from white (low gradation) as the first gradation to black (high gradation) as the second gradation or from black to white, one frame is used. Instead of supplying the data signal only to the pixel 110 and changing the display state, the display state is changed by a writing operation for supplying the data signal to the pixel 110 over a plurality of frames. This is because when the display state is changed from white to black, even if a potential difference is applied to the electrophoretic particles for one frame, the black electrophoretic particles are not completely moved to the display side. This is because it must not. The same applies to white electrophoretic particles when the display state is changed from black to white. Therefore, for example, when the display state of the pixel 110 is changed from white to black, a data signal for displaying black on the pixel 110 is supplied to the pixel 110 over a plurality of frames, and the display state of the pixel 110 is changed from black to white. In the case of changing to (1), a data signal for displaying white on the pixel is supplied to the pixel 110 over a plurality of frames. In this specification, the “writing operation” refers to a data signal supply sequence to a pixel that is performed to change the display state of the pixel to a desired gradation display state, or the common electrode layer 103b and the pixel that are performed based on the data signal supply sequence A voltage application sequence between the electrodes 101d is said.

また本実施形態においては、1フレーム内である画素110の画素電極101dを共通電極層103bに対して電位が高くなる正極とし、同じフレーム内で他の画素110の画素電極101dを共通電極層103bに対して電位が低くなる負極とすることができる。つまり、1フレーム内で共通電極層103bに対して正極と負極の両方の極を選択できる駆動(以下、両極駆動という)となっている。より詳しくは、1フレーム内において、階調を高階調側(第2階調側)に変更する画素110の画素電極101dは正極とし、階調を低階調側(第1階調側)に変更する画素110の画素電極101dは負極とする。なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合には、階調を高階調側(第2階調側)に変更する画素110の画素電極101dは負極とし、階調を低階調側(第1階調側)に変更する画素110の画素電極101dは正極とすればよい。   In this embodiment, the pixel electrode 101d of the pixel 110 in one frame is a positive electrode whose potential is higher than that of the common electrode layer 103b, and the pixel electrode 101d of another pixel 110 in the same frame is the common electrode layer 103b. In contrast, a negative electrode having a lower potential can be obtained. That is, the driving is such that both the positive electrode and the negative electrode can be selected with respect to the common electrode layer 103b within one frame (hereinafter referred to as bipolar driving). More specifically, in one frame, the pixel electrode 101d of the pixel 110 that changes the gradation to the high gradation side (second gradation side) is the positive electrode, and the gradation is on the low gradation side (first gradation side). The pixel electrode 101d of the pixel 110 to be changed is a negative electrode. Note that when the black electrophoretic particles are negatively charged and the white electrophoretic particles are positively charged, the pixel electrode of the pixel 110 that changes the gradation to the high gradation side (second gradation side). 101d may be a negative electrode, and the pixel electrode 101d of the pixel 110 whose gradation is changed to the low gradation side (first gradation side) may be a positive electrode.

次にRAM4に設けられる各記憶領域について説明する。図4は、表示領域100の画素110の一部と、これらの画素110に対応する各記憶領域を示した図である。各記憶領域は、m行ラn列の画素110の各々に対応した記憶領域を備えている。
図4の(a)は、画素110の配列を示した図である。画素P(i,j)は、i行j列目にある一つの画素110を表している。添字のiは、行列に配置された画素110の行番号を表し、添字のjは、列番号を表している。
図4の(b)は、VRAM3において、図4の(a)に示した画素の各々に対応したバッファーを示した図である。例えば、バッファーA(i,j)は、画素P(i,j)に対応した記憶領域である。バッファーA(i,j)には、画素P(i,j)の階調を示す画素データが書き込まれる。なお、画素を黒にする場合には値が「0」である画素データが書き込まれ、画素を白にする場合には値が「5」である画素データが書き込まれる。
Next, each storage area provided in the RAM 4 will be described. FIG. 4 is a diagram showing a part of the pixels 110 in the display area 100 and each storage area corresponding to these pixels 110. Each storage area includes a storage area corresponding to each of the pixels 110 in m rows and n columns.
FIG. 4A shows the arrangement of the pixels 110. Pixel P (i, j) represents one pixel 110 in the i-th row and j-th column. The subscript i represents the row number of the pixel 110 arranged in the matrix, and the subscript j represents the column number.
FIG. 4B shows a buffer corresponding to each of the pixels shown in FIG. 4A in the VRAM 3. For example, the buffer A (i, j) is a storage area corresponding to the pixel P (i, j). Pixel data indicating the gradation of the pixel P (i, j) is written into the buffer A (i, j). Note that pixel data whose value is “0” is written when the pixel is black, and pixel data whose value is “5” is written when the pixel is white.

図4の(c)は、カウンター記憶領域Bにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、カウンター記憶領域B(i,j)は画素P(i,j)に対応した記憶領域である。カウンター記憶領域B(i,j)には、画素P(i,j)に対して電圧を複数回印加する時の残りの印加回数を示す値が書き込まれる。
図4の(d)は、予定画像記憶領域Eにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、予定画像記憶領域E(i,j)は画素P(i,j)に対応した記憶領域である。予定画像記憶領域E(i,j)には、表示領域100に表示させる予定の画像の各画素の画素データが書き込まれる。
図4の(e)は、電圧印加回数N_PREの記憶領域を示した図である。電圧印加回数N_PREには、画素の階調を変更するときの電圧印加回数が書き込まれる。なお、画素への電圧印加回数は、後述するように温度に応じて異なるため、電圧印加回数N_PREの値は、温度センサー6で測定された温度に応じて書き換えられることになる。
FIG. 4C is a diagram showing a storage area corresponding to each of the pixels shown in FIG. 4A in the counter storage area B. For example, the counter storage area B (i, j) is a storage area corresponding to the pixel P (i, j). In the counter storage area B (i, j), a value indicating the remaining number of application times when a voltage is applied to the pixel P (i, j) a plurality of times is written.
FIG. 4D is a diagram showing a storage area corresponding to each of the pixels shown in FIG. 4A in the scheduled image storage area E. For example, the scheduled image storage area E (i, j) is a storage area corresponding to the pixel P (i, j). In the scheduled image storage area E (i, j), pixel data of each pixel of the image to be displayed in the display area 100 is written.
FIG. 4E is a diagram showing a storage area of the voltage application number N_PRE. In the voltage application frequency N_PRE, the voltage application frequency when changing the gradation of the pixel is written. Since the number of times of voltage application to the pixel varies depending on the temperature as will be described later, the value of the voltage application number N_PRE is rewritten according to the temperature measured by the temperature sensor 6.

次にコントローラー5の構成について説明する。図5は、本実施形態のコントローラー5において実現する機能を示したブロック図である。コントローラー5においては、調整部501、書き込み部502及び変更部503が実現する。なお、コントローラー5において実現するブロックは、ハードウェアにより実現されてもよく、コントローラー5にCPUを設け、このCPUでプログラムを実行することにより実現されるようにしてもよい。   Next, the configuration of the controller 5 will be described. FIG. 5 is a block diagram showing functions realized in the controller 5 of the present embodiment. In the controller 5, an adjustment unit 501, a writing unit 502, and a changing unit 503 are realized. The blocks realized in the controller 5 may be realized by hardware, or may be realized by providing a CPU in the controller 5 and executing a program by the CPU.

書き込み部502は、画素の階調を白又は黒へ変化させる書き込み動作を行うブロックである。書き込み部502は、走査線駆動回路130とデータ線駆動回路140を制御し、画素を白から黒へ変化させる第2電圧又は画素を黒から白へ変化させる第1電圧を複数フレームに渡って画素へ印加することにより、画素の階調を白又は黒へ変化させる。
調整部501は、電気泳動層102が保持する電荷量が予め定められた電荷量に収束させるブロックである。調整部501は、走査線駆動回路130とデータ線駆動回路140を制御し、電気泳動層102が保持する電荷量が予め定められた電荷量に収束するように第1電圧又は第2電圧を画素に印加する。
変更部503は、書き込み部502が画素の階調を変更するときに印加する電圧の印加回数を変更するブロックである。変更部503は、温度センサー6から出力された信号に基づいて、温度センサー6で検知した温度を特定する。また、変更部503は、特定した温度に対応した印加回数をRAM4に書き込む。書き込み部502は、画素の階調を変更するときには、RAM4に書き込まれた印加回数で第1電圧又は第2電圧を印加する。
The writing unit 502 is a block that performs a writing operation for changing the gradation of a pixel to white or black. The writing unit 502 controls the scanning line driving circuit 130 and the data line driving circuit 140 to apply the second voltage for changing the pixel from white to black or the first voltage for changing the pixel from black to white over a plurality of frames. To change the gradation of the pixel to white or black.
The adjustment unit 501 is a block that converges the amount of charge held by the electrophoretic layer 102 to a predetermined amount of charge. The adjustment unit 501 controls the scanning line driving circuit 130 and the data line driving circuit 140 to apply the first voltage or the second voltage to the pixel so that the charge amount held by the electrophoretic layer 102 converges to a predetermined charge amount. Apply to.
The change unit 503 is a block that changes the number of times the voltage is applied when the writing unit 502 changes the gradation of the pixel. The changing unit 503 specifies the temperature detected by the temperature sensor 6 based on the signal output from the temperature sensor 6. Further, the changing unit 503 writes the number of times of application corresponding to the specified temperature in the RAM 4. When changing the gradation of the pixel, the writing unit 502 applies the first voltage or the second voltage by the number of times of application written in the RAM 4.

本実施形態においては、コントローラー5は、画素の階調を変化させる際の電圧印加回数(フレーム数)を温度センサー6で検知した温度に応じて変更する。この電圧印加回数は、本実施形態においては、検知した温度が15℃未満の場合には6回、15℃以上20℃未満の場合には5回、20℃以上30℃未満の場合には4回、30℃以上の場合には3回としている。例えば、温度センサー6で検知した温度が18℃の場合、画素を白から黒にする場合には+15Vの電圧を5回印加し、画素を黒から白にする場合には−15Vの電圧を5回印加する。画素にプラスの電圧を印加した回数とマイナスの電圧を印加した回数が同じであれば、画素電極101dにプラスの電圧を印加した回数と、画素電極101dにマイナスの電圧を印加した回数で偏りが生じることがない。   In the present embodiment, the controller 5 changes the number of voltage application (number of frames) when changing the gradation of the pixel according to the temperature detected by the temperature sensor 6. In this embodiment, the number of times of voltage application is 6 times when the detected temperature is less than 15 ° C, 5 times when the detected temperature is 15 ° C or more and less than 20 ° C, and 4 when the detected temperature is 20 ° C or more and less than 30 ° C. If the temperature is 30 ° C. or higher, it is 3 times. For example, when the temperature detected by the temperature sensor 6 is 18 ° C., when the pixel is changed from white to black, a voltage of +15 V is applied five times, and when the pixel is changed from black to white, a voltage of −15 V is set to 5 Apply once. If the number of times that the positive voltage is applied to the pixel is the same as the number of times that the negative voltage is applied, there is a bias between the number of times that the positive voltage is applied to the pixel electrode 101d and the number of times that the negative voltage is applied to the pixel electrode 101d. It does not occur.

しかし、画素に+15Vの電圧を5回印加して画素を黒にした後で、検知した温度が15℃未満となった場合、黒の画素を白にする場合には−15Vの電圧を6回印加することになる。この場合、プラスの電圧を印加した回数よりマイナスの電圧を印加した回数が多くなり、プラスの電圧の印加回数とマイナスの電圧の印加回数に偏りが生じる。そして、このような動作が繰り返し行われると、プラスの電圧の印加回数とマイナスの電圧の印加回数に偏りが大きくなり、画素が早く劣化してしまう虞がある。このため、画素へのプラスの電圧の印加回数とマイナスの電圧の印加回数とに偏りが生じないことが好ましい。ここで、ある画素において、プラスの電圧の印加回数とマイナスの電圧の累積の印加回数が等しい場合、その画素における電気泳動層102が保持する電荷量は、予め定められた電荷量(この場合は0)に収束した状態となっているとみなすことができる。換言すれば、ある画素において電気泳動層102が保持する電荷量が0に収束した状態とは、その画素におけるプラスの電圧の印加回数とマイナスの電圧の累積の印加回数が等しい状態であるということができる。
そこで本実施形態においては、温度が変化しても画素へのプラスの電圧の印加回数とマイナスの電圧の印加回数とに偏りが生じないように動作する。以下、その動作について説明する。
However, after applying the + 15V voltage to the pixel five times to make the pixel black, if the detected temperature is less than 15 ° C., the black pixel is set to white at a voltage of −15V six times. Will be applied. In this case, the number of times of applying a negative voltage is larger than the number of times of applying a positive voltage, and there is a bias between the number of times of applying a positive voltage and the number of times of applying a negative voltage. When such an operation is repeatedly performed, there is a risk that the bias is increased between the number of times of applying a positive voltage and the number of times of applying a negative voltage, and the pixel may deteriorate quickly. For this reason, it is preferable that no deviation occurs between the number of times of applying a positive voltage and the number of times of applying a negative voltage to the pixel. Here, in a certain pixel, when the number of times of applying a positive voltage is equal to the number of times of accumulation of a negative voltage, the amount of charge held in the electrophoretic layer 102 in that pixel is a predetermined amount of charge (in this case, It can be considered that the state has converged to 0). In other words, the state in which the amount of charge held by the electrophoretic layer 102 in a certain pixel converges to 0 means that the number of positive voltage applications and the number of negative voltage accumulations in that pixel are equal. Can do.
Therefore, in this embodiment, even if the temperature changes, the operation is performed so that there is no bias between the number of times of applying a positive voltage to the pixel and the number of times of applying a negative voltage. The operation will be described below.

(第1実施形態の動作例)
図6〜図10は、コントローラー5が行う処理の流れを示したフローチャートであり、図6は、フレーム期間前にコントローラー5が行う処理の流れを示した図である。フレーム期間前においては、コントローラー5は、まず変数iと変数jを初期化して1にする(ステップSA1,SA2)。次にコントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が同じであるか判断する。ここで、コントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が同じである場合(ステップSA3でYES)、処理の流れをステップSA7へ移す。
(Operation example of the first embodiment)
6 to 10 are flowcharts showing the flow of processing performed by the controller 5, and FIG. 6 is a diagram showing the flow of processing performed by the controller 5 before the frame period. Prior to the frame period, the controller 5 first initializes variables i and j to 1 (steps SA1 and SA2). Next, the controller 5 determines whether the value of the buffer A (i, j) is the same as the value of the scheduled image storage area E (i, j). Here, if the value of the buffer A (i, j) and the value of the scheduled image storage area E (i, j) are the same (YES in step SA3), the controller 5 moves the process flow to step SA7.

コントローラー5は、バッファーA(i,j)の値と予定画像記憶領域E(i,j)の値が異なる場合(ステップSA3でNO)、カウンター記憶領域B(i,j)の値が0であるか判断する。ここで、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSA4でNO)、コントローラー5は、処理の流れをステップSA7へ移す。一方、カウンター記憶領域B(i,j)の値が0である場合(ステップSA4でYES)、画素の階調を現在の階調からバッファーA(i,j)の階調へ変更するのに必要な電圧の印加回数をカウンター記憶領域B(i,j)に書き込む(ステップSA5)。ここで、コントローラー5は、電圧印加回数N_PREの値をカウンター記憶領域B(i,j)に設定する。例えば、ここで電圧印加回数N_PREの値が5である場合、カウンター記憶領域B(i,j)には「5」が書き込まれる。   When the value of the buffer A (i, j) and the value of the scheduled image storage area E (i, j) are different (NO in step SA3), the controller 5 sets the value of the counter storage area B (i, j) to 0. Judge whether there is. Here, when the value of the counter storage area B (i, j) is not 0 (NO in step SA4), the controller 5 moves the flow of processing to step SA7. On the other hand, when the value of the counter storage area B (i, j) is 0 (YES in step SA4), the pixel gradation is changed from the current gradation to the gradation of the buffer A (i, j). The number of times of applying the necessary voltage is written in the counter storage area B (i, j) (step SA5). Here, the controller 5 sets the value of the voltage application count N_PRE in the counter storage area B (i, j). For example, when the value of the voltage application count N_PRE is 5, “5” is written in the counter storage area B (i, j).

コントローラー5は、ステップSA5が終了すると、予定画像記憶領域E(i,j)の値をバッファーA(i,j)の値で上書きする(ステップSA6)。コントローラー5は、ステップSA6の処理が終了すると、ステップSA7で変数jの値がnであるか判断する。コントローラー5は、変数jの値がnではない場合、変数jをインクリメントし、処理の流れをステップSA3へ移す。またコントローラー5は、変数jの値がnである場合、ステップSA8で変数iの値がmであるか判断する。コントローラー5は、変数iの値がmではない場合、変数iをインクリメントし、処理の流れをステップSA2へ移す。   When step SA5 is completed, the controller 5 overwrites the value of the scheduled image storage area E (i, j) with the value of the buffer A (i, j) (step SA6). When the process of step SA6 ends, the controller 5 determines whether the value of the variable j is n in step SA7. If the value of the variable j is not n, the controller 5 increments the variable j and moves the process flow to step SA3. If the value of the variable j is n, the controller 5 determines whether the value of the variable i is m in step SA8. If the value of the variable i is not m, the controller 5 increments the variable i and moves the process flow to step SA2.

次に図7は、フレーム期間においてコントローラー5が行う処理の流れを示した図である。この処理においては、コントローラー5は、まず変数iと変数jを初期化して1にする(ステップSB1,SB2)。次にコントローラー5は、予定画像記憶領域E(i,j)の値が0であるか判断する。コントローラー5は、予定画像記憶領域E(i,j)の値が0(黒)であると(ステップSB3でYES)、ステップSB4で図8に示した処理を行い、予定画像記憶領域E(i,j)の値が5(白)であると(ステップS3でNO)、ステップSB5で図9に示した処理を行う。   Next, FIG. 7 is a diagram showing a flow of processing performed by the controller 5 in the frame period. In this process, the controller 5 first initializes variable i and variable j to 1 (steps SB1, SB2). Next, the controller 5 determines whether or not the value of the scheduled image storage area E (i, j) is zero. If the value of the scheduled image storage area E (i, j) is 0 (black) (YES in step SB3), the controller 5 performs the process shown in FIG. 8 in step SB4, and performs the scheduled image storage area E (i , J) is 5 (white) (NO in step S3), the process shown in FIG. 9 is performed in step SB5.

図8の処理においては、コントローラー5は、まずカウンター記憶領域B(i,j)の値が0であるか判断する。コントローラー5は、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSC1でNO)、カウンター記憶領域B(i,j)の値を更新する(ステップSC2)。具体的には、コントローラー5は、カウンター記憶領域B(i,j)の値をデクリメントする。そして、コントローラー5は、j列目のデータ線114を電圧Vcomに対して+15Vにするようにデータ線駆動回路140を制御する(ステップSC3)。なお、コントローラー5は、ステップSC1でYESと判断した場合、j列目のデータ線114を電圧Vcomに対して0Vにする(ステップSC4)。   In the process of FIG. 8, the controller 5 first determines whether the value of the counter storage area B (i, j) is zero. When the value of the counter storage area B (i, j) is not 0 (NO in step SC1), the controller 5 updates the value of the counter storage area B (i, j) (step SC2). Specifically, the controller 5 decrements the value of the counter storage area B (i, j). Then, the controller 5 controls the data line driving circuit 140 so that the j-th data line 114 is set to +15 V with respect to the voltage Vcom (step SC3). If the controller 5 determines YES in step SC1, the controller 5 sets the data line 114 in the jth column to 0 V with respect to the voltage Vcom (step SC4).

次に図9の処理について説明する。図9の処理においては、コントローラー5は、まずカウンター記憶領域B(i,j)の値が0であるか判断する。コントローラー5は、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSD1でNO)、カウンター記憶領域B(i,j)の値を更新する(ステップSD2)。具体的には、コントローラー5は、カウンター記憶領域B(1,1)の値をデクリメントする。そして、コントローラー5は、j列目のデータ線114を電圧Vcomに対して−15Vにする(ステップSD3)。なお、コントローラー5は、ステップSD1でYESと判断した場合、j列目のデータ線114を電圧Vcomに対して0Vにする(ステップSD4)。   Next, the processing of FIG. 9 will be described. In the process of FIG. 9, the controller 5 first determines whether the value of the counter storage area B (i, j) is zero. When the value of the counter storage area B (i, j) is not 0 (NO in step SD1), the controller 5 updates the value of the counter storage area B (i, j) (step SD2). Specifically, the controller 5 decrements the value of the counter storage area B (1, 1). Then, the controller 5 sets the data line 114 in the j-th column to −15V with respect to the voltage Vcom (step SD3). If the controller 5 determines YES in step SD1, the controller 5 sets the data line 114 in the j-th column to 0 V with respect to the voltage Vcom (step SD4).

図7に戻り、コントローラー5は、ステップSB6で変数jの値がnであるか判断する。コントローラー5は、変数jの値がnではない場合、変数jをインクリメントし、処理の流れをステップSB3へ移す。またコントローラー5は、変数jの値がnである場合、i行目の走査線を駆動する(ステップSB7)。次にコントローラー5は、ステップSB8で変数iの値がmであるか判断する。コントローラー5は、変数iの値がmではない場合、変数iをインクリメントし、処理の流れをステップSB2へ移す。またコントローラー5は、変数iの値がmである場合、図7の処理を終了する。   Returning to FIG. 7, the controller 5 determines whether the value of the variable j is n in step SB6. If the value of the variable j is not n, the controller 5 increments the variable j and moves the process flow to step SB3. Further, when the value of the variable j is n, the controller 5 drives the i-th scanning line (step SB7). Next, the controller 5 determines whether the value of the variable i is m in step SB8. If the value of the variable i is not m, the controller 5 increments the variable i and moves the process flow to step SB2. Moreover, the controller 5 complete | finishes the process of FIG. 7, when the value of the variable i is m.

図10は、画素に対するプラスの電圧の印加回数とマイナスの電圧の印加回数とを揃える処理の流れを示したフローチャートである。図10の処理は、フレーム期間前において図6の処理の後に実行される。
この処理においては、まずコントローラー5は、カウンター記憶領域Bの値が全て0であるか判断する。コントローラー5は、カウンター記憶領域Bの値が全て0ではない場合(ステップSE1でNO)、この処理を終了する。コントローラー5は、カウンター記憶領域Bの値が全て0である場合(ステップSE1でYES)、温度センサー6で測定された温度を特定し(ステップSE2)、特定した温度に対応した電圧印加回数を電圧印加回数N_NEWとする(ステップSE3)。次にコントローラー5は、電圧印加回数N_PREの値と電圧印加回数N_NEWの値が同じであるか判断する。ここで、コントローラー5は、電圧印加回数N_PREの値と電圧印加回数N_NEWの値が同じである場合(ステップSE4でYES)、図10の処理を終了する。
FIG. 10 is a flowchart showing a flow of processing for aligning the number of times of applying a positive voltage and the number of times of applying a negative voltage to a pixel. The process of FIG. 10 is executed after the process of FIG. 6 before the frame period.
In this process, the controller 5 first determines whether all the values in the counter storage area B are zero. If all the values in the counter storage area B are not 0 (NO in step SE1), the controller 5 ends this process. When all the values in the counter storage area B are 0 (YES in step SE1), the controller 5 specifies the temperature measured by the temperature sensor 6 (step SE2), and determines the number of times of voltage application corresponding to the specified temperature. The number of times of application is N_NEW (step SE3). Next, the controller 5 determines whether the value of the voltage application number N_PRE is equal to the value of the voltage application number N_NEW. Here, when the value of the voltage application number N_PRE and the value of the voltage application number N_NEW are the same (YES in step SE4), the controller 5 ends the process of FIG.

コントローラー5は、電圧印加回数N_PREの値と電圧印加回数N_NEWの値が異なる場合(ステップSE4でNO)、画素に対するプラスの電圧の印加回数とマイナスの電圧の印加回数を揃える処理を行う。具体的には、コントローラー5は、全画素を白にする処理を実行する(ステップSE5)。なお、この処理においては、この時点で白の画素については電圧を印加せず、黒の画素にのみ電圧を印加して全画素の階調を白に揃えるが、画素を黒から白にするときの電圧印加回数は、電圧印加回数N_PREの値である。
次にコントローラー5は、電圧印加回数N_PREの値を、電圧印加回数N_NEWの値に書き換える(ステップSE6)。そして、コントローラー5は、全画素を黒にする処理(ステップSE7)を実行した後、全画素を白にする処理(ステップSE8)を再度実行する。また、コントローラー5は、各記憶領域を更新する処理を行う(ステップSE9)。なお、コントローラー5は、ステップSE9の処理として図6に示した処理を実行する。
When the value of the voltage application number N_PRE is different from the value of the voltage application number N_NEW (NO in step SE4), the controller 5 performs a process of aligning the positive voltage application number and the negative voltage application number to the pixel. Specifically, the controller 5 executes a process for making all the pixels white (step SE5). In this process, no voltage is applied to the white pixels at this time, and the voltage is applied only to the black pixels to make the gradations of all the pixels uniform, but when the pixels are changed from black to white. Is the value of the voltage application number N_PRE.
Next, the controller 5 rewrites the value of the voltage application number N_PRE to the value of the voltage application number N_NEW (step SE6). Then, the controller 5 executes the process of making all pixels black (step SE7), and then executes the process of making all pixels white (step SE8) again. Further, the controller 5 performs a process of updating each storage area (step SE9). In addition, the controller 5 performs the process shown in FIG. 6 as a process of step SE9.

次に、温度センサー6で検知した温度が変化したときの動作の一例を図11を用いて説明する。図11は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一例として画素P(1,1)と画素P(1,2)に対応した各記憶領域の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図11においては、画素を黒にする電圧(+15V)と画素を白にする電圧(−15V)の印加回数の差、及び温度の変化も示している。なお、印加回数の差については、画素にプラスの電圧を印加した場合には値をインクリメントし、マイナスの電圧を印加した場合には、値をデクリメントしており、値が0となっている場合、その画素においては、プラスの電圧の印加回数とマイナスの電圧の印加回数とが同じとなっている。   Next, an example of the operation when the temperature detected by the temperature sensor 6 changes will be described with reference to FIG. FIG. 11 is a diagram showing the contents of each storage area that changes over time. As an example, the contents of each storage area corresponding to the pixel P (1, 1) and the pixel P (1, 2) are shown. Yes. The contents of each storage area are values after the end of the frame period. FIG. 11 also shows the difference in the number of application times of the voltage that makes the pixel black (+15 V) and the voltage that makes the pixel white (−15 V), and the change in temperature. As for the difference in the number of times of application, when a positive voltage is applied to the pixel, the value is incremented, and when a negative voltage is applied, the value is decremented and the value is 0. In the pixel, the number of times of applying a positive voltage is the same as the number of times of applying a negative voltage.

まず、1フレーム目と2フレーム目においては、カウンター記憶領域Bの値が0となっており、全画素で書き込み動作が行われていない状態となっている。3フレーム目の開始前に制御部2によってバッファーAの内容が書き換えられた後、コントローラー5は、フレーム期間の開始前に図6の処理を行う。ここで、バッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であって、バッファーA(1,1)と予定画像記憶領域E(1,1)の値が異なり(ステップSA3でNO)、カウンター記憶領域B(1,1)の値が0であるため(ステップSA4でYES)、コントローラー5は、カウンター記憶領域B(1,1)の値を設定する(ステップSA5)。   First, in the first frame and the second frame, the value of the counter storage area B is 0, and the writing operation is not performed on all the pixels. After the contents of the buffer A are rewritten by the control unit 2 before the start of the third frame, the controller 5 performs the process of FIG. 6 before the start of the frame period. Here, the value of the buffer A (1, 1) is 0, the value of the scheduled image storage area E (1, 1) is 5, and the buffer A (1, 1) and the scheduled image storage area E (1) , 1) are different (NO in step SA3), and the value of the counter storage area B (1, 1) is 0 (YES in step SA4), the controller 5 uses the counter storage area B (1, 1). Is set (step SA5).

ここで、電圧印加回数N_PREの値が5である場合、コントローラー5は、階調を0(黒)にするための電圧印加回数としてカウンター記憶領域B(1,1)に5を書き込む。また、コントローラー5は、予定画像記憶領域E(1,1)の値をバッファーA(1,1)の値で上書きして0にする(ステップSA6)。次にコントローラー5は、バッファーA(1,2)の値が5であり、予定画像記憶領域E(1,2)の値が0であって、バッファーA(1,2)と予定画像記憶領域E(1,2)の値が異なり(ステップSA3でNO)、カウンター記憶領域B(1,2)の値が0であるため(ステップSA4でYES)、コントローラー5は、階調を5(白)にするための電圧印加回数としてカウンター記憶領域B(1,2)に5を書き込み(ステップSA5)、予定画像記憶領域E(1,2)の値をバッファーA(1,2)の値で上書きして5にする(ステップSA6)。   Here, when the value of the voltage application number N_PRE is 5, the controller 5 writes 5 in the counter storage area B (1, 1) as the voltage application number for setting the gradation to 0 (black). Further, the controller 5 overwrites the value of the scheduled image storage area E (1, 1) with the value of the buffer A (1, 1) to make it 0 (step SA6). Next, the controller 5 has a value of 5 in the buffer A (1, 2), a value of the scheduled image storage area E (1, 2) is 0, and the buffer A (1, 2) and the scheduled image storage area. Since the value of E (1,2) is different (NO in step SA3) and the value of the counter storage area B (1,2) is 0 (YES in step SA4), the controller 5 sets the gradation to 5 (white 5 is written in the counter storage area B (1,2) as the number of times of voltage application (step SA5), and the value of the scheduled image storage area E (1,2) is the value of the buffer A (1,2). Overwrite to 5 (step SA6).

次にコントローラー5は、図10の処理を実行する。この時点では、上述したようにカウンター記憶領域Bにおいて5が書き込まれた領域があるため、コントローラー5は、ステップSE1でNOと判断し、図10の処理を終了する。次にコントローラー5は、フレーム期間になると図7の処理を実行する。   Next, the controller 5 executes the process of FIG. At this point, since there is an area in which 5 is written in the counter storage area B as described above, the controller 5 determines NO in step SE1 and ends the process of FIG. Next, the controller 5 executes the processing of FIG. 7 when the frame period comes.

図7の処理においては、画素P(1,1)については、予定画像記憶領域B(1,1)の値が0であるため、コントローラー5は、ステップSB4の処理(図8の処理)を実行する。図8の処理においては、コントローラー5は、カウンター記憶領域B(1,1)の値が0ではないため(ステップSC1でNO)、カウンター記憶領域B(1,1)の値をデクリメントして4にする(ステップSC2)。また、コントローラー5は、1列目のデータ線114を電圧Vcomに対して+15Vにし(ステップSC3)、処理の流れをステップSB6へ移す。
また、画素P(1,2)については、予定画像記憶領域B(1,2)の値が5であるため、コントローラー5は、ステップSB5の処理(図9の処理)を実行する。図9の処理においては、コントローラー5は、カウンター記憶領域B(1,2)の値が0ではないため(ステップSD1でNO)、カウンター記憶領域B(1,2)の値をデクリメントして4にする(ステップSD2)。また、コントローラー5は、1列目のデータ線114を電圧Vcomに対して−15Vにし(ステップSD3)、処理の流れをステップSB6へ移す。
この後、1行目の走査線112が駆動されると(ステップSB7)、画素P(1,1)の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動し、画素P(1,2)の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
In the process of FIG. 7, since the value of the scheduled image storage area B (1, 1) is 0 for the pixel P (1, 1), the controller 5 performs the process of step SB4 (the process of FIG. 8). Run. In the process of FIG. 8, since the value of the counter storage area B (1, 1) is not 0 (NO in step SC1), the controller 5 decrements the value of the counter storage area B (1, 1) to 4 (Step SC2). Further, the controller 5 sets the data line 114 in the first column to + 15V with respect to the voltage Vcom (step SC3), and moves the processing flow to step SB6.
For the pixel P (1,2), since the value of the scheduled image storage area B (1,2) is 5, the controller 5 executes the process of step SB5 (the process of FIG. 9). In the process of FIG. 9, since the value of the counter storage area B (1,2) is not 0 (NO in step SD1), the controller 5 decrements the value of the counter storage area B (1,2) to 4 (Step SD2). Further, the controller 5 sets the data line 114 in the first column to −15V with respect to the voltage Vcom (step SD3), and moves the processing flow to step SB6.
Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel P (1,1), and black electrophoresis is performed. The particles move to the common electrode layer 103b side, a voltage of -15V is applied to the pixel electrode 101d of the pixel P (1,2) with respect to the voltage Vcom, and the white electrophoretic particles are moved to the common electrode layer 103b side. Moving.

この後の7フレーム目までは、画素P(1,1)については、ステップSB4の処理が行われ、画素P(1,2)については、ステップSB5の処理が行われる。7フレーム目が終了すると、カウンター記憶領域B(1,1)とカウンター記憶領域B(1,2)の値が0となる。   Up to the seventh frame thereafter, the process of step SB4 is performed for the pixel P (1,1), and the process of step SB5 is performed for the pixel P (1,2). When the seventh frame ends, the values of the counter storage area B (1, 1) and the counter storage area B (1, 2) become zero.

次に8フレーム目の開始前にバッファーAの内容が書き換えられていない場合、フレーム期間の開始前においては、全画素についてステップSA3でYESと判断されるため、カウンター記憶領域Bと予定画像記憶領域Eの内容は更新されない。
また、8フレーム目においては、カウンター記憶領域Bの値が全て0となっているため、コントローラー5は、図10の処理においてステップSE1でYESと判断する。次にコントローラー5は、温度センサー6からの信号に基づいて温度を特定し(ステップSE2)、特定した温度に対応した電圧印加回数N_NEWを特定する(ステップSE3)。ここで、ステップSE2で特定した温度が19℃である場合、温度が15℃以上20℃未満の場合の電圧印加回数は5であるため、電圧印加回数N_NEWは5となる。
Next, if the contents of the buffer A have not been rewritten before the start of the eighth frame, since YES is determined in step SA3 for all pixels before the start of the frame period, the counter storage area B and the scheduled image storage area The contents of E are not updated.
Further, in the eighth frame, since all the values in the counter storage area B are 0, the controller 5 determines YES in step SE1 in the process of FIG. Next, the controller 5 identifies the temperature based on the signal from the temperature sensor 6 (step SE2), and identifies the number of times of voltage application N_NEW corresponding to the identified temperature (step SE3). Here, when the temperature specified in step SE2 is 19 ° C., the voltage application frequency N_NEW is 5 because the voltage application frequency is 5 when the temperature is 15 ° C. or higher and less than 20 ° C.

次に、電圧印加回数N_PREの値は5であり、電圧印加回数N_NEWの値の5と同じであるため、コントローラー5は、ステップSE4でYESと判断し、図10の処理を終了する。この後、フレーム期間となると、画素P(1,1)については、カウンター記憶領域B(1,1)の値が0であるため、コントローラー5は、ステップSC4の処理を行い、画素P(1,2)については、カウンター記憶領域B(1,2)の値が0であるため、ステップSD4の処理を行う。そしてコントローラー5がステップSB7の処理を実行すると、画素P(1,1)と画素P(1,2)においては、画素電極101dと共通電極層103bとの間の電位差が0Vとなり、電気泳動粒子が移動しないことになる。   Next, since the value of the voltage application number N_PRE is 5, which is the same as the value 5 of the voltage application number N_NEW, the controller 5 determines YES in step SE4 and ends the process of FIG. After that, when the frame period is reached, the value of the counter storage area B (1, 1) is 0 for the pixel P (1, 1), and therefore the controller 5 performs the process of step SC4, and the pixel P (1 , 2), since the value of the counter storage area B (1, 2) is 0, the process of step SD4 is performed. When the controller 5 executes the process of step SB7, the potential difference between the pixel electrode 101d and the common electrode layer 103b becomes 0 V in the pixel P (1,1) and the pixel P (1,2), and the electrophoretic particles Will not move.

次に、9フレーム目の開始前にもバッファーAの内容が書き換えられなかった場合、8フレーム目と同様にカウンター記憶領域Bと予定画像記憶領域Eの内容は更新されない。また、カウンター記憶領域Bの値が全て0となっているため、コントローラー5は、ステップSE1でYESと判断する。
次にコントローラー5は、温度センサー6からの信号に基づいて温度を特定し(ステップSE2)、特定した温度に対応した電圧印加回数N_NEWを特定する(ステップSE3)。ここで、8フレーム目から温度が変化しており、ステップSE2で特定した温度が20℃である場合、温度が20℃以上30℃未満の場合の電圧印加回数は4であるため、電圧印加回数N_NEWは4となる。電圧印加回数N_PREの値は5であり、電圧印加回数N_NEWの値の4と異なるため、コントローラー5は、ステップSE4でNOと判断し、処理の流れをステップSE5へ移す。
Next, when the contents of the buffer A are not rewritten before the start of the ninth frame, the contents of the counter storage area B and the scheduled image storage area E are not updated as in the eighth frame. Since all the values in the counter storage area B are 0, the controller 5 determines YES in step SE1.
Next, the controller 5 identifies the temperature based on the signal from the temperature sensor 6 (step SE2), and identifies the number of times of voltage application N_NEW corresponding to the identified temperature (step SE3). Here, when the temperature has changed from the 8th frame and the temperature specified in step SE2 is 20 ° C., the voltage application frequency is 4 when the temperature is 20 ° C. or more and less than 30 ° C. N_NEW is 4. Since the value of the voltage application number N_PRE is 5, which is different from the value 4 of the voltage application number N_NEW, the controller 5 determines NO in Step SE4 and moves the process flow to Step SE5.

ステップSE5においては、コントローラー5は、予定画像記憶領域Eにおいて、0が書き込まれている領域に5を書き込む。また、予定画像記憶領域Eの値が0から5に書き換えられた画素について、コントローラー5は、カウンター記憶領域Bの値を電圧印加回数N_PREの値に設定する。例えば、8フレーム目の終了時点においては、予定画像記憶領域E(1,1)に0が書き込まれているため、コントローラー5は、予定画像記憶領域E(1,1)の値を5に書き換える。また、コントローラー5は、カウンター記憶領域B(1,1)の値を、この時点の電圧印加回数N_PREの値である5に書き換える。
この後、コントローラー5は、カウンター記憶領域Bの値が全て0になるまで図7の処理を繰り返す。これにより、画素P(1,1)については、−15Vの電圧が5回印加され、+15Vの電圧印加回数と−15Vの電圧印加回数の差が0となり、全ての画素で+15Vの電圧印加回数と−15Vの電圧印加回数の差が0となる。つまり、全ての画素でプラスの電圧の印加回数とマイナスの電圧の印加回数とが揃った状態となる。
In step SE5, the controller 5 writes 5 in the area where 0 is written in the scheduled image storage area E. For the pixel in which the value of the scheduled image storage area E is rewritten from 0 to 5, the controller 5 sets the value of the counter storage area B to the value of the voltage application count N_PRE. For example, since 0 is written in the scheduled image storage area E (1, 1) at the end point of the eighth frame, the controller 5 rewrites the value of the scheduled image storage area E (1, 1) to 5. . Further, the controller 5 rewrites the value of the counter storage area B (1, 1) to 5 that is the value of the voltage application count N_PRE at this time.
Thereafter, the controller 5 repeats the processing of FIG. 7 until all the values in the counter storage area B become zero. As a result, for the pixel P (1, 1), the voltage of −15V is applied five times, the difference between the voltage application frequency of + 15V and the voltage application frequency of −15V becomes 0, and the voltage application frequency of + 15V is applied to all the pixels. And the difference in the number of applied voltages of -15V becomes zero. That is, the positive voltage application count and the negative voltage application count are aligned in all pixels.

次にコントローラー5は、電圧印加回数N_PREの値を電圧印加回数N_NEWの値で書き換える(ステップSE6)。これにより、電圧印加回数N_PREの値は、5から4に書き換えられる。この後、コントローラー5は、全画素を黒にする処理を実行する(ステップSE7)。ステップSE7においては、コントローラー5は、予定画像記憶領域Eの値を全て0にする。また、カウンター記憶領域Bの値を全て電圧印加回数N_PREの値に設定する。これにより、カウンター記憶領域B(1,1)とカウンター記憶領域B(1,2)には4が書き込まれ、予定画像記憶領域E(1,1)と予定画像記憶領域E(1,2)には0が書き込まれる。
この後、コントローラー5は、カウンター記憶領域Bの値が全て0になるまで図7の処理を繰り返す。これにより、全ての画素において+15Vの電圧が4回印加され、+15Vの電圧印加回数と、−15Vの電圧印加回数の差が4となる。
Next, the controller 5 rewrites the value of the voltage application number N_PRE with the value of the voltage application number N_NEW (step SE6). Thereby, the value of the voltage application number N_PRE is rewritten from 5 to 4. Thereafter, the controller 5 executes a process for setting all pixels to black (step SE7). In step SE7, the controller 5 sets all the values in the scheduled image storage area E to zero. Further, all the values in the counter storage area B are set to the value of the voltage application number N_PRE. As a result, 4 is written in the counter storage area B (1, 1) and the counter storage area B (1, 2), and the scheduled image storage area E (1, 1) and the scheduled image storage area E (1, 2). 0 is written in.
Thereafter, the controller 5 repeats the processing of FIG. 7 until all the values in the counter storage area B become zero. As a result, the + 15V voltage is applied four times to all the pixels, and the difference between the + 15V voltage application count and the -15V voltage application count is 4.

次に、コントローラー5は、全画素を白にする処理を実行する(ステップSE8)。ステップSE8においては、コントローラー5は、予定画像記憶領域Eの値を全て5にする。また、カウンター記憶領域Bの値を全て電圧印加回数N_PREの値に設定する。これにより、カウンター記憶領域B(1,1)とカウンター記憶領域B(1,2)には4が書き込まれ、予定画像記憶領域E(1,1)と予定画像記憶領域E(1,2)には5が書き込まれる。
この後、コントローラー5は、カウンター記憶領域Bの値が全て0になるまで図7の処理を繰り返す。これにより、全ての画素において−15Vの電圧が4回印加され、+15Vの電圧印加回数と、−15Vの電圧印加回数の差が0となる。
Next, the controller 5 executes a process for making all pixels white (step SE8). In step SE8, the controller 5 sets all the values of the scheduled image storage area E to 5. Further, all the values in the counter storage area B are set to the value of the voltage application number N_PRE. As a result, 4 is written in the counter storage area B (1, 1) and the counter storage area B (1, 2), and the scheduled image storage area E (1, 1) and the scheduled image storage area E (1, 2). 5 is written in.
Thereafter, the controller 5 repeats the processing of FIG. 7 until all the values in the counter storage area B become zero. Accordingly, a voltage of −15 V is applied four times to all the pixels, and the difference between the number of times of applying the voltage of +15 V and the number of times of applying the voltage of −15 V becomes zero.

次にコントローラー5は、ステップSE9で図6の処理を行い、各画素について予定画像記憶領域Eの内容をバッファーAの内容と同じにする。なお、上述の図10の処理が開始された後で10フレーム目の開始前に制御部2によりバッファーA(1,1)の内容が0から5に書き換えられ、バッファーA(1,2)の内容が5から0に書き換えられていた場合、ここで、画素P(1,1)については、バッファーA(1,1)と予定画像記憶領域E(1,1)の値が同じであるため、コントローラー5は、ステップSA3でYESと判断し、予定画像記憶領域E(1,1)の値は5のままとなり、カウンター記憶領域B(1,1)の値は0のままとなる。また、画素P(1,2)については、バッファーA(1,2)と予定画像記憶領域E(1,2)の値が異なるため、コントローラー5は、ステップSA3でNOと判断し、予定画像記憶領域E(1,2)の値を0とし、カウンター記憶領域B(1,2)の値を4とする。
この後にフレーム期間となると、図7の処理が実行され、画素P(1,2)については、カウンター記憶領域B(1,2)の値が0になるまで+15Vの電圧が印加され、画素の階調が黒に変化する。
Next, the controller 5 performs the process of FIG. 6 in step SE9 to make the contents of the scheduled image storage area E the same as the contents of the buffer A for each pixel. Note that the contents of the buffer A (1, 1) are rewritten from 0 to 5 by the control unit 2 before the start of the tenth frame after the processing of FIG. If the content has been rewritten from 5 to 0, the value of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are the same for the pixel P (1, 1). The controller 5 determines YES in step SA3, the value of the scheduled image storage area E (1, 1) remains 5, and the value of the counter storage area B (1, 1) remains 0. Further, for the pixel P (1,2), since the values of the buffer A (1,2) and the scheduled image storage area E (1,2) are different, the controller 5 determines NO in step SA3, and the scheduled image The value of the storage area E (1,2) is set to 0, and the value of the counter storage area B (1,2) is set to 4.
After that, when the frame period is reached, the process of FIG. 7 is executed, and a voltage of +15 V is applied to the pixel P (1,2) until the value of the counter storage area B (1,2) becomes 0, The gradation changes to black.

以上説明したように本実施形態においては、画素の階調を変更するための電圧印加回数を温度に応じて変更する際には、まず、+15Vの電圧印加回数と−15Vの電圧印加回数とを揃えてから電圧印加回数が変更される。このため、画素を黒にしたときの印加電圧の極性及び印加回数と、画素を白にしたときの印加電圧の極性及び印加回数とのバランスがとれ、画素が保持する電荷量が一定の値になるため、画素が早く劣化するのを抑えることができる。   As described above, in this embodiment, when changing the voltage application frequency for changing the gradation of the pixel according to the temperature, first, the voltage application frequency of +15 V and the voltage application frequency of −15 V are set. The voltage application count is changed after the alignment. Therefore, the polarity of the applied voltage and the number of times of application when the pixel is black are balanced with the polarity and the number of times of application of the voltage when the pixel is white, and the amount of charge held by the pixel becomes a constant value. Therefore, it is possible to prevent the pixels from deteriorating quickly.

[第2実施形態]
次に、本発明の第2実施形態について説明する。本発明の第2実施形態は、RAM4の構成と、コントローラー5が行う処理の流れが第1実施形態と異なる。以下、第1実施形態と同じ構成については説明を省略し、相違点について説明する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. The second embodiment of the present invention is different from the first embodiment in the configuration of the RAM 4 and the flow of processing performed by the controller 5. Hereinafter, description of the same configuration as that of the first embodiment will be omitted, and differences will be described.

図12は、本実施形態に係るRAM4の構成を示した図である。図に示したように、本実施形態においては、バランス記憶領域Dが設けられている。図13は、バランス記憶領域Dにおいて、図4の(a)に示した画素の各々に対応した記憶領域を示した図である。例えば、バランス記憶領域D(i,j)は画素P(i,j)に対応した記憶領域である。バランス記憶領域D(i,j)には、画素P(i,j)に印加されたプラスの電圧の印加回数とマイナスの電圧の印加回数との差が格納される。
なお、本実施形態においては、白の電気泳動粒子と黒の電気泳動粒子で分散媒中における移動のしやすさが異なるため、画素の階調を変更するときの電圧印加回数が、画素を白から黒へ変化させるときと、画素を黒から白へ変化させるときとで異なる。
具体的には、画素を黒から白にする場合、温度センサー6で検知した温度が15℃未満の場合には7回、15℃以上20℃未満の場合には6回、20℃以上30℃未満の場合には5回、30℃以上の場合には4回としている。また、画素を白から黒にする場合、温度センサー6で検知した温度が15℃未満の場合には5回、15℃以上20℃未満の場合には4回、20℃以上30℃未満の場合には3回、30℃以上の場合には3回としている。
FIG. 12 is a diagram showing a configuration of the RAM 4 according to the present embodiment. As shown in the figure, in the present embodiment, a balance storage area D is provided. FIG. 13 is a diagram showing storage areas corresponding to the respective pixels shown in FIG. 4A in the balance storage area D. For example, the balance storage area D (i, j) is a storage area corresponding to the pixel P (i, j). The balance storage area D (i, j) stores the difference between the number of times of applying a positive voltage applied to the pixel P (i, j) and the number of times of applying a negative voltage.
In this embodiment, since the ease of movement in the dispersion medium differs between the white electrophoretic particles and the black electrophoretic particles, the number of times of voltage application when changing the gradation of the pixels It is different when changing from black to black and when changing the pixel from black to white.
Specifically, when the pixel is changed from black to white, when the temperature detected by the temperature sensor 6 is less than 15 ° C., it is 7 times, when the temperature is 15 ° C. or more and less than 20 ° C., 6 times, 20 ° C. or more and 30 ° C. If it is less than 5 times, it is 5 times, and if it is 30 ° C. or higher, it is 4 times. When the pixel is changed from white to black, when the temperature detected by the temperature sensor 6 is less than 15 ° C, it is 5 times, when it is 15 ° C or more and less than 20 ° C, it is 4 times, and when it is 20 ° C or more and less than 30 ° C. 3 times, and 3 times when the temperature is 30 ° C. or higher.

また、本実施形態においては、RAM4には、第1電圧印加回数N_PRE1と、第2電圧印加回数N_PRE2が設けられている。第1電圧印加回数N_PRE1には、画素を黒から白にするときの電圧印加回数が書き込まれ、第2電圧印加回数N_PRE2には、画素を白から黒にするときの電圧印加回数が書き込まれる。   In the present embodiment, the RAM 4 is provided with a first voltage application number N_PRE1 and a second voltage application number N_PRE2. In the first voltage application number N_PRE1, the voltage application number when the pixel is changed from black to white is written, and in the second voltage application number N_PRE2, the voltage application number when the pixel is changed from white to black is written.

次に、本実施形態のコントローラー5が行う処理について説明する。まず、本実施形態においては、フレーム期間前に図6の処理が行われるが、ステップSA5の処理の内容が第1実施形態と異なる。具体的には、本実施形態のステップSA5においては、コントローラー5は、予定画像記憶領域E(i,j)の値が5(白)である場合には第1電圧印加回数N_PRE1の値をカウンター記憶領域B(i,j)に書き込み、予定画像記憶領域E(i,j)の値が0(黒)である場合には第2電圧印加回数N_PRE2の値をカウンター記憶領域B(i,j)に書き込む。   Next, processing performed by the controller 5 of the present embodiment will be described. First, in the present embodiment, the processing in FIG. 6 is performed before the frame period, but the content of the processing in step SA5 is different from that in the first embodiment. Specifically, in step SA5 of the present embodiment, the controller 5 counters the value of the first voltage application count N_PRE1 when the value of the scheduled image storage area E (i, j) is 5 (white). When the value of the scheduled image storage area E (i, j) is 0 (black), the value of the second voltage application number N_PRE2 is set to the counter storage area B (i, j). )

また、本実施形態においては、図7の処理が行われるが、ステップSB4とステップSB5の処理の内容が第1実施形態と異なる。
図14は、本実施形態のステップSB4で行われる処理の流れを示したフローチャートである。まず、コントローラー5は、ステップSC11でカウンター記憶領域B(i,j)の値が0であるか判断する。ここで、カウンター記憶領域B(i,j)の値が0である場合(ステップSC11でYES)、j列目のデータ線114を電圧Vcomに対して0Vにする(ステップSC14)。一方、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSC11でNO)、ステップSC12でカウンター記憶領域B(i,j)とバランス記憶領域D(i,j)の値を書き換える。具体的には、コントローラー5は、カウンター記憶領域B(i,j)の値をデクリメントし、バランス記憶領域D(i,j)の値をインクリメントする。なお、ステップSC13の処理は、ステップSC3の処理と同じである。
In the present embodiment, the process of FIG. 7 is performed, but the contents of the processes in steps SB4 and SB5 are different from those in the first embodiment.
FIG. 14 is a flowchart showing the flow of processing performed in step SB4 of the present embodiment. First, the controller 5 determines whether the value of the counter storage area B (i, j) is 0 in step SC11. If the value of the counter storage area B (i, j) is 0 (YES in step SC11), the j-th data line 114 is set to 0 V with respect to the voltage Vcom (step SC14). On the other hand, if the value of the counter storage area B (i, j) is not 0 (NO in step SC11), the values of the counter storage area B (i, j) and the balance storage area D (i, j) are set in step SC12. rewrite. Specifically, the controller 5 decrements the value of the counter storage area B (i, j) and increments the value of the balance storage area D (i, j). Note that the process of step SC13 is the same as the process of step SC3.

次に図15は、本実施形態のステップSB5で行われる処理の流れを示したフローチャートである。まず、コントローラー5は、ステップSD11でカウンター記憶領域B(i,j)の値が0であるか判断する。ここで、カウンター記憶領域B(i,j)の値が0である場合(ステップSD11でYES)、j列目のデータ線114を電圧Vcomに対して0Vにする(ステップSD14)。一方、カウンター記憶領域B(i,j)の値が0ではない場合(ステップSD11でNO)、ステップSD12でカウンター記憶領域B(i,j)とバランス記憶領域D(i,j)の値を書き換える。具体的には、コントローラー5は、カウンター記憶領域B(i,j)の値をデクリメントし、バランス記憶領域D(i,j)の値をデクリメントする。なお、ステップSD13の処理は、ステップSD3の処理と同じである。   Next, FIG. 15 is a flowchart showing the flow of processing performed in step SB5 of the present embodiment. First, the controller 5 determines whether the value of the counter storage area B (i, j) is 0 in step SD11. If the value of the counter storage area B (i, j) is 0 (YES in step SD11), the j-th data line 114 is set to 0 V with respect to the voltage Vcom (step SD14). On the other hand, if the value of the counter storage area B (i, j) is not 0 (NO in step SD11), the values of the counter storage area B (i, j) and the balance storage area D (i, j) are set in step SD12. rewrite. Specifically, the controller 5 decrements the value of the counter storage area B (i, j) and decrements the value of the balance storage area D (i, j). Note that the process of step SD13 is the same as the process of step SD3.

また、本実施形態においては、図6の処理と図7の処理の間において、図10の処理に替えて図16の処理が実行される。図16に示した処理においては、ステップSE11の処理はステップSE1と同じであり、ステップSE12の処理は、ステップSE2と同じである。
コントローラー5は、ステップSE13においては、ステップSE12で特定した温度に基づいて第1電圧印加回数N_NEW1と第2電圧印加回数N_NEW2を特定する。例えば、ステップSE12で特定した温度が18℃の場合には、画素を黒から白にする電圧印加回数の6回を第1電圧印加回数N_NEW1とし、画素を白から黒にする電圧印加回数の4回を第2電圧印加回数N_NEW2とする。
In the present embodiment, the process of FIG. 16 is executed between the process of FIG. 6 and the process of FIG. 7 instead of the process of FIG. In the process shown in FIG. 16, the process of step SE11 is the same as that of step SE1, and the process of step SE12 is the same as that of step SE2.
In step SE13, the controller 5 specifies the first voltage application number N_NEW1 and the second voltage application number N_NEW2 based on the temperature specified in step SE12. For example, when the temperature specified in step SE12 is 18 ° C., six times of voltage application times for changing the pixel from black to white are set as the first voltage application number N_NEW1, and 4 times of voltage application times for changing the pixel from white to black are set. The number of times is the second voltage application number N_NEW2.

次にコントローラー5は、ステップSE14において、第1電圧印加回数N_NEW1と第1電圧印加回数N_PRE1とが同じであり、且つ、第2電圧印加回数N_NEW2と第2電圧印加回数N_PRE2とが同じであるか判断する。ここで、コントローラー5は、YESと判断した場合には図16の処理を終了する。
一方、コントローラー5は、ステップSE14でNOと判断した場合、画素を黒にしたときの印加電圧の極性及び印加回数と、画素を白にしたときの印加電圧の極性及び印加回数とのバランスを調整する処理を実行する(ステップSE15)。具体的には、コントローラー5は、バランス記憶領域Dの値がマイナスになっている画素については、予定画像記憶領域Dに0(黒)を書き込み、バランス記憶領域Dの値の絶対値をカウンター記憶領域Bに書き込む。また、コントローラー5は、バランス記憶領域Dの値がプラスになっている画素については、予定画像記憶領域Dに5(白)を書き込み、バランス記憶領域Dの値の絶対値をカウンター記憶領域Bに書き込む。コントローラー5は、予定画像記憶領域Eとカウンター記憶領域Bの値を変更すると、全画素のカウンター記憶領域Bの値が0になるまで図7の処理を実行する。
Next, in step SE14, the controller 5 determines whether the first voltage application number N_NEW1 and the first voltage application number N_PRE1 are the same, and whether the second voltage application number N_NEW2 and the second voltage application number N_PRE2 are the same. to decide. Here, if the controller 5 determines YES, the process of FIG. 16 ends.
On the other hand, if NO is determined in step SE14, the controller 5 adjusts the balance between the polarity of the applied voltage and the number of times of application when the pixel is black and the polarity and the number of times of application of the voltage when the pixel is white. Is executed (step SE15). Specifically, the controller 5 writes 0 (black) to the scheduled image storage area D for the pixels whose balance storage area D value is negative, and stores the absolute value of the balance storage area D as a counter. Write to area B. Further, the controller 5 writes 5 (white) to the scheduled image storage area D for the pixels having a positive value in the balance storage area D, and stores the absolute value of the balance storage area D in the counter storage area B. Write. When the values of the scheduled image storage area E and the counter storage area B are changed, the controller 5 executes the process of FIG. 7 until the values of the counter storage areas B of all the pixels become zero.

次にコントローラー5は、ステップSE16において、第1電圧印加回数N_PRE1の値を第1電圧印加回数N_NEW1の値とし、第2電圧印加回数N_PRE2の値を第2電圧印加回数N_NEW2の値とする。この後、コントローラー5は、全画素を黒にする処理(ステップSE17)を実行した後、全画素を白にする処理(ステップSE18)を実行する。また、コントローラー5は、各記憶領域を更新する処理を行う(ステップSE19)。なお、コントローラー5は、ステップSE19の処理として図6に示した処理を実行する。   Next, in step SE16, the controller 5 sets the value of the first voltage application frequency N_PRE1 as the value of the first voltage application frequency N_NEW1, and sets the value of the second voltage application frequency N_PRE2 as the value of the second voltage application frequency N_NEW2. Thereafter, the controller 5 executes a process of setting all pixels to black (step SE17) and then executes a process of setting all pixels to white (step SE18). Further, the controller 5 performs a process of updating each storage area (step SE19). In addition, the controller 5 performs the process shown in FIG. 6 as a process of step SE19.

次に、温度センサー6で検知した温度が変化したときの動作の一例を図17を用いて説明する。図17は、時間の経過と共に変化する各記憶領域の内容を示した図であり、一例として画素P(1,1)と画素P(1,2)に対応した各記憶領域の内容について示している。なお、各記憶領域の内容はフレーム期間が終了した後の値となっている。また、図17においては、温度センサー6で検知された温度、第1電圧印加回数N_PRE1の値及び第2電圧印加回数N_PRE2の値の変化も示している。   Next, an example of the operation when the temperature detected by the temperature sensor 6 changes will be described with reference to FIG. FIG. 17 is a diagram showing the contents of each storage area that changes over time. As an example, the contents of each storage area corresponding to the pixel P (1,1) and the pixel P (1,2) are shown. Yes. The contents of each storage area are values after the end of the frame period. FIG. 17 also shows changes in the temperature detected by the temperature sensor 6, the value of the first voltage application number N_PRE1, and the value of the second voltage application number N_PRE2.

まず、1フレーム目と2フレーム目においては、カウンター記憶領域Bの値が0となっており、全画素で書き込み動作が行われていない状態となっている。3フレーム目の開始前に制御部2によってバッファーAの内容が書き換えられた後、コントローラー5は、フレーム期間の開始前に図6の処理を行う。ここで、バッファーA(1,1)の値が0であり、予定画像記憶領域E(1,1)の値が5であって、バッファーA(1,1)と予定画像記憶領域E(1,1)の値が異なり(ステップSA3でNO)、カウンター記憶領域B(1,1)の値が0であるため(ステップSA4でYES)、コントローラー5は、カウンター記憶領域B(1,1)の値を設定する(ステップSA5)。
ここで、本実施形態においては、ステップSA5の処理の内容が第1実施形態と異なる。この時点で第2電圧印加回数N_PRE2の値が4である場合、コントローラー5は、階調を0(黒)にするための電圧印加回数としてカウンター記憶領域B(1,1)に4を書き込む。また、コントローラー5は、予定画像記憶領域E(1,1)の値をバッファーA(1,1)の値で上書きして0にする(ステップSA6)。
First, in the first frame and the second frame, the value of the counter storage area B is 0, and the writing operation is not performed on all the pixels. After the contents of the buffer A are rewritten by the control unit 2 before the start of the third frame, the controller 5 performs the process of FIG. 6 before the start of the frame period. Here, the value of the buffer A (1, 1) is 0, the value of the scheduled image storage area E (1, 1) is 5, and the buffer A (1, 1) and the scheduled image storage area E (1) , 1) are different (NO in step SA3), and the value of the counter storage area B (1, 1) is 0 (YES in step SA4), the controller 5 uses the counter storage area B (1, 1). Is set (step SA5).
Here, in the present embodiment, the content of the processing in step SA5 is different from that in the first embodiment. At this time, when the value of the second voltage application count N_PRE2 is 4, the controller 5 writes 4 in the counter storage area B (1, 1) as the voltage application count for setting the gradation to 0 (black). Further, the controller 5 overwrites the value of the scheduled image storage area E (1, 1) with the value of the buffer A (1, 1) to make it 0 (step SA6).

またコントローラー5は、バッファーA(1,2)の値が5であり、予定画像記憶領域E(1,2)の値が0であって、バッファーA(1,2)と予定画像記憶領域E(1,2)の値が異なり(ステップSA3でNO)、カウンター記憶領域B(1,2)の値が0であるため(ステップSA4でYES)、コントローラー5は、カウンター記憶領域B(1,1)の値を設定する(ステップSA5)。この時点で、第1電圧印加回数N_PRE1の値が6である場合、コントローラー5は、階調を5(白)にするための電圧印加回数としてカウンター記憶領域B(1,2)に6を書き込み、予定画像記憶領域E(1,2)の値をバッファーA(1,2)の値で上書きして5にする(ステップSA6)。   Further, the controller 5 has a value of 5 in the buffer A (1, 2), a value of the scheduled image storage area E (1, 2) is 0, and the buffer A (1, 2) and the scheduled image storage area E. Since the values of (1, 2) are different (NO in step SA3), and the value of the counter storage area B (1, 2) is 0 (YES in step SA4), the controller 5 uses the counter storage area B (1, The value of 1) is set (step SA5). At this time, when the value of the first voltage application number N_PRE1 is 6, the controller 5 writes 6 in the counter storage area B (1, 2) as the voltage application number for setting the gradation to 5 (white). Then, the value of the scheduled image storage area E (1,2) is overwritten with the value of the buffer A (1,2) to 5 (step SA6).

次にコントローラー5は、図16の処理を実行する。この時点では、上述したようにカウンター記憶領域Bにおいて0以外の値が書き込まれた領域があるため、コントローラー5は、ステップSE11でNOと判断し、図16の処理を終了する。次にコントローラー5は、フレーム期間になると図7の処理を実行する。   Next, the controller 5 executes the process of FIG. At this point, since there is an area in which a value other than 0 is written in the counter storage area B as described above, the controller 5 determines NO in step SE11 and ends the process of FIG. Next, the controller 5 executes the process of FIG. 7 when the frame period is reached.

図7の処理においては、画素P(1,1)について予定画像記憶領域B(1,1)の値が0であるため、コントローラー5は、ステップSB4の処理(図14の処理)を実行する。図14の処理においては、コントローラー5は、カウンター記憶領域B(1,1)の値が0ではないため(ステップSC11でNO)、カウンター記憶領域B(1,1)の値をデクリメントして3にし、バランス記憶領域D(1,1)の値をインクリメントする(ステップSC12)。また、コントローラー5は、1列目のデータ線114を電圧Vcomに対して+15Vにし(ステップSC13)、処理の流れをステップSB6へ移す。
また、画素P(1,2)については、予定画像記憶領域B(1,2)の値が5であるため、コントローラー5は、ステップSB5の処理(図15の処理)を実行する。図15の処理においては、コントローラー5は、カウンター記憶領域B(1,2)の値が0ではないため(ステップSD11でNO)、カウンター記憶領域B(1,2)の値をデクリメントして5にし、バランス記憶領域D(1,2)の値をデクリメントする(ステップSD12)。また、コントローラー5は、1列目のデータ線114を電圧Vcomに対して−15Vにし(ステップSD13)、処理の流れをステップSB6へ移す。
この後、1行目の走査線112が駆動されると(ステップSB7)、画素P(1,1)の画素電極101dには、電圧Vcomに対して+15Vの電圧が印加され、黒の電気泳動粒子が共通電極層103b側に移動し、画素P(1,2)の画素電極101dには、電圧Vcomに対して−15Vの電圧が印加され、白の電気泳動粒子が共通電極層103b側に移動する。
In the process of FIG. 7, since the value of the scheduled image storage area B (1, 1) is 0 for the pixel P (1, 1), the controller 5 executes the process of step SB4 (process of FIG. 14). . In the process of FIG. 14, the controller 5 decrements the value of the counter storage area B (1, 1) by 3 because the value of the counter storage area B (1, 1) is not 0 (NO in step SC11). And the value of the balance storage area D (1, 1) is incremented (step SC12). Further, the controller 5 sets the data line 114 in the first column to + 15V with respect to the voltage Vcom (step SC13), and moves the processing flow to step SB6.
For the pixel P (1,2), the value of the scheduled image storage area B (1,2) is 5, so the controller 5 executes the process of step SB5 (the process of FIG. 15). In the process of FIG. 15, the controller 5 decrements the value of the counter storage area B (1,2) to 5 because the value of the counter storage area B (1,2) is not 0 (NO in step SD11). Then, the value of the balance storage area D (1, 2) is decremented (step SD12). Further, the controller 5 sets the data line 114 in the first column to −15 V with respect to the voltage Vcom (step SD13), and moves the processing flow to step SB6.
Thereafter, when the scanning line 112 in the first row is driven (step SB7), a voltage of + 15V with respect to the voltage Vcom is applied to the pixel electrode 101d of the pixel P (1,1), and black electrophoresis is performed. The particles move to the common electrode layer 103b side, a voltage of -15V is applied to the pixel electrode 101d of the pixel P (1,2) with respect to the voltage Vcom, and the white electrophoretic particles are moved to the common electrode layer 103b side. Moving.

この後、画素P(1,1)については、カウンター記憶領域Bの値が0になるまでステップSB4の処理が行われ、画素P(1,2)については、カウンター記憶領域Bの値が0になる8フレーム目までステップSB5の処理が行われる。次に、8フレーム目が終了した時点でバッファーAの内容が書き換えられていない場合、全画素についてステップSA3でYESと判断されるため、カウンター記憶領域Bと予定画像記憶領域Eの内容は更新されない。
この後、図16の処理が実行されるが、この時点では、カウンター記憶領域Bの値が全て0となっているため、コントローラー5は、ステップSE11でYESと判断する。次にコントローラー5は、温度センサー6からの信号に基づいて温度を特定し(ステップSE12)、特定した温度に対応した第1電圧印加回数N_NEW1と第2電圧印加回数N_NEW2を特定する(ステップSE13)。ステップSE2で特定した温度が20℃である場合、第1電圧印加回数N_NEW1は5となり、第2電圧印加回数N_NEW2は3となる。
Thereafter, the process of step SB4 is performed for the pixel P (1,1) until the value of the counter storage area B becomes 0, and the value of the counter storage area B is 0 for the pixel P (1,2). The process of step SB5 is performed up to the eighth frame. Next, when the contents of the buffer A are not rewritten at the time when the eighth frame is finished, YES is determined in step SA3 for all the pixels, so the contents of the counter storage area B and the scheduled image storage area E are not updated. .
Thereafter, the processing of FIG. 16 is executed. At this time, since the values of the counter storage area B are all 0, the controller 5 determines YES in step SE11. Next, the controller 5 specifies the temperature based on the signal from the temperature sensor 6 (step SE12), and specifies the first voltage application number N_NEW1 and the second voltage application number N_NEW2 corresponding to the specified temperature (step SE13). . When the temperature specified in step SE2 is 20 ° C., the first voltage application number N_NEW1 is 5, and the second voltage application number N_NEW2 is 3.

ここで、第1電圧印加回数N_PRE1の値と第1電圧印加回数N_NEW1の値が異なり、第2電圧印加回数N_PRE2の値と第2電圧印加回数N_NEW2の値が異なるため、コントローラー5は、ステップSE14でNOと判断し、処理の流れをステップSE15へ移す。   Here, since the value of the first voltage application number N_PRE1 is different from the value of the first voltage application number N_NEW1, and the value of the second voltage application number N_PRE2 is different from the value of the second voltage application number N_NEW2, the controller 5 performs step SE14. Is determined as NO, and the flow of processing proceeds to step SE15.

ステップSE5においては、コントローラー5は、バランス記憶領域D(1,1)の値が−2になっているため、予定画像記憶領域D(1,1)に0(黒)を書き込み、バランス記憶領域Dの値の絶対値である2をカウンター記憶領域B(1,1)に書き込む。また、コントローラー5は、バランス記憶領域D(1,2)の値が−1になっているため、予定画像記憶領域D(1,2)に0(黒)を書き込み、バランス記憶領域Dの値の絶対値である1をカウンター記憶領域B(1,2)に書き込む。
この後、コントローラー5は、カウンター記憶領域Bの値が全て0になるまで図7の処理を繰り返す。これにより、画素P(1,1)については、+15Vの電圧が2回印加され、+15Vの電圧印加回数と−15Vの電圧印加回数の差が0となり、画素P(1,2)については、+15Vの電圧が1回印加され、+15Vの電圧印加回数と−15Vの電圧印加回数の差が0となる。つまり、全ての画素でプラスの電圧の印加回数とマイナスの電圧の印加回数とが揃った状態となる。
In step SE5, since the value of the balance storage area D (1,1) is −2, the controller 5 writes 0 (black) in the scheduled image storage area D (1,1), and the balance storage area The absolute value 2 of the value of D is written into the counter storage area B (1, 1). Further, since the value of the balance storage area D (1,2) is -1, the controller 5 writes 0 (black) to the scheduled image storage area D (1,2), and the value of the balance storage area D 1 is written to the counter storage area B (1, 2).
Thereafter, the controller 5 repeats the processing of FIG. 7 until all the values in the counter storage area B become zero. As a result, the + 15V voltage is applied twice for the pixel P (1, 1), and the difference between the + 15V voltage application count and the −15V voltage application count is 0. For the pixel P (1, 2), The + 15V voltage is applied once, and the difference between the + 15V voltage application count and the -15V voltage application count becomes zero. That is, the positive voltage application count and the negative voltage application count are aligned in all pixels.

次にコントローラー5は、第1電圧印加回数N_PRE1の値を第1電圧印加回数N_NEW1の値で書き換え、第2電圧印加回数N_PRE2の値を第2電圧印加回数N_NEW2の値で書き換える(ステップSE16)。
次に、コントローラー5は、全画素を黒にする処理を実行する(ステップSE17)。ステップSE17においては、コントローラー5は、予定画像記憶領域Eの値を全て0にする。また、カウンター記憶領域Bの値を全て第2電圧印加回数N_PRE2の値に設定する。これにより、カウンター記憶領域B(1,1)とカウンター記憶領域B(1,2)には3が書き込まれ、予定画像記憶領域E(1,1)と予定画像記憶領域E(1,2)には0が書き込まれる。この後、コントローラー5は、カウンター記憶領域Bの値が全て0になるまで図7の処理を繰り返す。これにより、全ての画素において+15Vの電圧が3回印加され、+15Vの電圧印加回数と、−15Vの電圧印加回数の差が3となる。
Next, the controller 5 rewrites the value of the first voltage application number N_PRE1 with the value of the first voltage application number N_NEW1, and rewrites the value of the second voltage application number N_PRE2 with the value of the second voltage application number N_NEW2 (step SE16).
Next, the controller 5 executes a process for making all pixels black (step SE17). In step SE17, the controller 5 sets all the values in the scheduled image storage area E to zero. Further, all the values in the counter storage area B are set to the value of the second voltage application count N_PRE2. As a result, 3 is written in the counter storage area B (1, 1) and the counter storage area B (1, 2), and the scheduled image storage area E (1, 1) and the scheduled image storage area E (1, 2). 0 is written in. Thereafter, the controller 5 repeats the processing of FIG. 7 until all the values in the counter storage area B become zero. As a result, the + 15V voltage is applied three times to all the pixels, and the difference between the + 15V voltage application count and the -15V voltage application count is 3.

次に、コントローラー5は、全画素を白にする処理を実行する(ステップSE18)。ステップSE18においては、コントローラー5は、予定画像記憶領域Eの値を全て5にする。また、カウンター記憶領域Bの値を全て第1電圧印加回数N_PRE1の値に設定する。これにより、カウンター記憶領域B(1,1)とカウンター記憶領域B(1,2)には5が書き込まれ、予定画像記憶領域E(1,1)と予定画像記憶領域E(1,2)には5が書き込まれる。この後、コントローラー5は、カウンター記憶領域Bの値が全て0になるまで図7の処理を繰り返す。これにより、全ての画素において−15Vの電圧が5回印加され、+15Vの電圧印加回数と、−15Vの電圧印加回数の差が−2となる。   Next, the controller 5 executes a process for making all pixels white (step SE18). In step SE18, the controller 5 sets all the values of the scheduled image storage area E to 5. Further, all the values in the counter storage area B are set to the value of the first voltage application number N_PRE1. As a result, 5 is written in the counter storage area B (1,1) and the counter storage area B (1,2), and the scheduled image storage area E (1,1) and the scheduled image storage area E (1,2). 5 is written in. Thereafter, the controller 5 repeats the processing of FIG. 7 until all the values in the counter storage area B become zero. As a result, a voltage of −15 V is applied five times to all the pixels, and the difference between the number of times of applying the voltage of +15 V and the number of times of applying the voltage of −15 V is −2.

次にコントローラー5は、ステップSE19で図6の処理を行い、各画素について予定画像記憶領域Eの内容をバッファーAの内容と同じにする。なお、上述の図16の処理が開始された後で10フレーム目の開始前に制御部2によりバッファーA(1,1)の内容が0から5に書き換えられ、バッファーA(1,2)の内容が5から0に書き換えられていた場合、ここで、画素P(1,1)については、バッファーA(1,1)と予定画像記憶領域E(1,1)の値が同じであるため、コントローラー5は、ステップSA3でYESと判断し、予定画像記憶領域E(1,1)の値は5のままとなり、カウンター記憶領域B(1,1)の値は0のままとなる。   Next, the controller 5 performs the process of FIG. 6 in step SE19 to make the contents of the scheduled image storage area E the same as the contents of the buffer A for each pixel. Note that the contents of the buffer A (1, 1) are rewritten from 0 to 5 by the control unit 2 before the start of the tenth frame after the processing of FIG. If the content has been rewritten from 5 to 0, the value of the buffer A (1, 1) and the scheduled image storage area E (1, 1) are the same for the pixel P (1, 1). The controller 5 determines YES in step SA3, the value of the scheduled image storage area E (1, 1) remains 5, and the value of the counter storage area B (1, 1) remains 0.

また、画素P(1,2)については、バッファーA(1,2)と予定画像記憶領域E(1,2)の値が異なるため、コントローラー5は、ステップSA3でNOと判断し、予定画像記憶領域E(1,2)の値を0とし、カウンター記憶領域B(1,2)の値を3とする。この後にフレーム期間となると、図7の処理が実行され、画素P(1,2)については、カウンター記憶領域B(1,2)の値が0になるまで+15Vの電圧が印加され、画素の階調が黒に変化する。   Further, for the pixel P (1,2), since the values of the buffer A (1,2) and the scheduled image storage area E (1,2) are different, the controller 5 determines NO in step SA3, and the scheduled image. The value of the storage area E (1,2) is set to 0, and the value of the counter storage area B (1,2) is set to 3. After that, when the frame period is reached, the process of FIG. 7 is executed, and a voltage of +15 V is applied to the pixel P (1,2) until the value of the counter storage area B (1,2) becomes 0, The gradation changes to black.

以上説明したように本実施形態においては、画素の階調を変更するための電圧印加回数を温度に応じて変更する際には、まず、ステップSE15で+15Vの電圧印加回数と−15Vの電圧印加回数とを揃えてから電圧印加回数が変更される。このため、画素を黒にしたときの印加電圧の極性及び印加回数と、画素を白にしたときの印加電圧の極性及び印加回数とのバランスがとれ、画素が保持する電荷量が一定の値になるため、画素が早く劣化するのを抑えることができる。   As described above, in this embodiment, when changing the voltage application frequency for changing the gradation of the pixel according to the temperature, first, in step SE15, the voltage application frequency of + 15V and the voltage application voltage of -15V are applied. The number of times of voltage application is changed after aligning the number of times. Therefore, the polarity of the applied voltage and the number of times of application when the pixel is black are balanced with the polarity and the number of times of application of the voltage when the pixel is white, and the amount of charge held by the pixel becomes a constant value. Therefore, it is possible to prevent the pixels from deteriorating quickly.

[電子機器]
次に、上述した実施形態に係る表示装置1000を適用した電子機器の例について説明する。図18は、上述した実施形態に係る表示装置1000を用いた電子ブックリーダーの外観を示した図である。電子ブックリーダー2000は、板状のフレーム2001と、ボタン9A〜9Fと、上述した実施形態に係る電気光学装置1、制御部2、VRAM3、及びRAM4を備えている。電子ブックリーダー2000においては表示領域100が露出している。電子ブックリーダー2000においては、電子書籍の内容が表示領域100に表示され、ボタン9A〜9Fを操作することにより電子書籍のページがめくられる。なお、このほかにも、上述した実施形態に係る電気光学装置1が適用可能な電子機器としては、時計や、電子ペーパー、電子手帳、電卓、携帯電話機等などが挙げられる。
[Electronics]
Next, an example of an electronic apparatus to which the display device 1000 according to the above-described embodiment is applied will be described. FIG. 18 is a diagram illustrating an appearance of an electronic book reader using the display device 1000 according to the above-described embodiment. The electronic book reader 2000 includes a plate-shaped frame 2001, buttons 9A to 9F, the electro-optical device 1, the control unit 2, the VRAM 3, and the RAM 4 according to the above-described embodiment. In the electronic book reader 2000, the display area 100 is exposed. In the electronic book reader 2000, the contents of the electronic book are displayed in the display area 100, and the pages of the electronic book are turned by operating the buttons 9A to 9F. In addition, examples of the electronic apparatus to which the electro-optical device 1 according to the above-described embodiment can be applied include a watch, electronic paper, an electronic notebook, a calculator, a mobile phone, and the like.

[変形例]
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
[Modification]
As mentioned above, although embodiment of this invention was described, this invention is not limited to embodiment mentioned above, It can implement with another various form. For example, the present invention may be implemented by modifying the above-described embodiment as follows. In addition, you may combine each of embodiment mentioned above and the following modifications.

上述した実施形態においては、電気光学装置として電気泳動層102を有するものを例に説明したが、これに限定する趣旨ではない。電気光学装置は、画素の表示状態を第1表示状態から第2表示状態へ変化させるための書き込みが、電圧を複数回印加する書き込み動作によって行われるものであればどのようなものであってもよく、例えば電気光学材料として電子粉流体を用いた電気光学装置であってもよい。   In the above-described embodiment, the electro-optical device having the electrophoretic layer 102 has been described as an example. However, the present invention is not limited to this. The electro-optical device is not limited as long as writing for changing the display state of a pixel from the first display state to the second display state is performed by a writing operation in which a voltage is applied a plurality of times. For example, an electro-optical device using an electronic powder fluid as an electro-optical material may be used.

本発明においては、電圧の印加回数を変更する際に、画素を黒にしたときの印加電圧の極性及び印加回数と、画素を白にしたときの印加電圧の極性及び印加回数とのバランスがとれる画像を表示すればよい。例えば、上述した第1実施形態においては、コントローラー5は、ステップSE5で全画素の階調を白にしているが、全画素の階調を黒に変更した後に全画素の階調を白に変更し、この後でステップSE6以降の処理を行うようにしてもよい。なお、この構成の場合には、コントローラー5は、ステップSE7とステップSE8の処理を行わないようにしてもよい。また、コントローラー5は、全画素の階調を白、全画素の階調を黒、全画素の階調を白、という動作を行った後にステップSE6以降の処理を行うようにしてもよい。   In the present invention, when changing the number of times of voltage application, the polarity of the applied voltage and the number of times of application when the pixel is made black can be balanced with the polarity and the number of times of application of the voltage when the pixel is made white. An image may be displayed. For example, in the first embodiment described above, the controller 5 changes the gradation of all pixels to white in step SE5, but changes the gradation of all pixels to white after changing the gradation of all pixels to black. Then, the processing after step SE6 may be performed. In the case of this configuration, the controller 5 may not perform the processing of step SE7 and step SE8. Further, the controller 5 may perform the processing from step SE6 onward after performing the operations of white for all pixels, black for all pixels, and white for all pixels.

上述した実施形態においては、黒の電気泳動粒子が正に帯電し、白の電気泳動粒子が負に帯電しているが、白の電気泳動粒子が正に帯電し、黒の電気泳動粒子が負に帯電している構成であってもよい。この構成の場合、第1実施形態のコントローラー5は、ステップSB3において予定画像記憶領域E(i,j)の値が0である場合にはステップSB5の処理を実行し、予定画像記憶領域E(i,j)の値が5である場合にはステップSB4の処理を実行する。また、この構成においては、第1実施形態のコントローラー5は、ステップSE5においては全画素を黒にする処理を実行し、ステップSE7では全画素を白にする処理を実行し、ステップSE8では全画素を黒にする処理を実行するようにしてもよく、また、ステップSE5においては全画素を黒にする処理を実行し、ステップSE7では全画素を白にする処理を実行し、ステップSE7の後でステップSE9の処理を行うようにしてもよい。   In the embodiment described above, the black electrophoretic particles are positively charged and the white electrophoretic particles are negatively charged. However, the white electrophoretic particles are positively charged and the black electrophoretic particles are negatively charged. It may be configured to be electrically charged. In the case of this configuration, the controller 5 of the first embodiment executes the process of step SB5 when the value of the scheduled image storage area E (i, j) is 0 in step SB3, and executes the scheduled image storage area E ( If the value of i, j) is 5, the process of step SB4 is executed. In this configuration, the controller 5 of the first embodiment executes a process for making all pixels black in step SE5, performs a process for making all pixels white in step SE7, and performs all pixels in step SE8. In step SE5, the process of setting all pixels to black is executed. In step SE7, the process of setting all pixels to white is executed. You may make it perform the process of step SE9.

上述した第1実施形態においては、コントローラー5は、ステップSE7の後でステップSE8を行わずにステップSE9を行うようにしてもよい。また、第2実施形態においては、コントローラー5は、ステップSE17の後でステップSE18の処理を行わずにステップSE19の処理を行うようにしてもよい。   In the first embodiment described above, the controller 5 may perform step SE9 without performing step SE8 after step SE7. Further, in the second embodiment, the controller 5 may perform the process of step SE19 without performing the process of step SE18 after step SE17.

上述した第1実施形態においては、コントローラー5は、ステップSE9で予定画像記憶領域Eの内容をバッファーAの内容と同じにしているが、この構成に限定されるものではない。コントローラー5は、ステップSE9においてバッファーAに書き込まれた画像の黒と白を反転した画像を予定画像記憶領域Eに書き込むようにしてもよい例えば、図11の例の場合、22フレーム目の開始前において予定画像記憶領域E(1,1)には0を書き込み、予定画像記憶領域E(1,2)には5を書き込むようにする。また、カウンター記憶領域B(1,1)とカウンター記憶領域B(1,2)には4を書き込む。   In the first embodiment described above, the controller 5 sets the contents of the scheduled image storage area E to be the same as the contents of the buffer A in step SE9, but is not limited to this configuration. The controller 5 may write an image obtained by inverting the black and white of the image written in the buffer A in step SE9 in the scheduled image storage area E. For example, in the case of the example in FIG. In this case, 0 is written in the scheduled image storage area E (1,1), and 5 is written in the scheduled image storage area E (1,2). Further, 4 is written in the counter storage area B (1, 1) and the counter storage area B (1, 2).

上述した実施形態においては、画素の階調を変更する書き込み動作においては、同じ極性の電圧を複数フレームに渡って印加しているが、画素の階調を変更する構成は、この構成に限定されるものではない。例えば、第1実施形態においては、画素を黒にする場合に温度が25℃の場合には+15Vの電圧を4回印加するが、プラスの電圧の印加回数がマイナスの電圧の印加回数より4回多い構成であればよく、+15V、+15、−15V、+15V、+15V、+15Vという順番で電圧を印加し、プラスの電圧とマイナスの電圧を印加するようにしてもよい。また、画素を白にする場合に温度が25℃の場合には−15Vの電圧を4回印加するが、マイナスの電圧の印加回数がプラスの電圧の印加回数より4回多い構成であればよく、−15V、−15、+15V、−15V、−15V、−15Vという順番で電圧を印加し、プラスの電圧とマイナスの電圧を印加するようにしてもよい。なお、本変形例においては、画素を黒にする場合のプラスの電圧の印加回数とマイナスの電圧の印加回数との差と、画素を白にする場合のマイナスの電圧の印加回数とプラスの電圧の印加回数との差が同じであるのが好ましい。   In the above-described embodiment, in the writing operation for changing the gradation of the pixel, the voltage having the same polarity is applied over a plurality of frames. However, the configuration for changing the gradation of the pixel is limited to this configuration. It is not something. For example, in the first embodiment, when the pixel is black and the temperature is 25 ° C., the voltage of +15 V is applied four times, but the positive voltage is applied four times more than the negative voltage. It is sufficient if there are many configurations, and a voltage may be applied in the order of + 15V, +15, −15V, + 15V, + 15V, and + 15V, and a positive voltage and a negative voltage may be applied. In addition, when the pixel is white and the temperature is 25 ° C., a voltage of −15 V is applied four times. However, the number of negative voltage applications may be four times greater than the number of positive voltage applications. -15V, -15, + 15V, -15V, -15V, and -15V may be applied in this order, and a positive voltage and a negative voltage may be applied. In this modification, the difference between the number of times of applying a positive voltage and the number of times of applying a negative voltage when the pixel is black, and the number of times of applying a negative voltage and the positive voltage when the pixel is white. It is preferable that the difference from the number of times of application is the same.

上述した実施形態においては、各温度帯において予め定められた回数で電圧を画素に印加すると画素の階調が黒又は白に変更されて二階調の表示がされるが、この予め定められた回数より少ない回数の電圧を印加すると、黒の電気泳動粒子のうち画素電極101dと共通電極層103bの間に位置するものがあり、中間階調の表示を行うことができる。例えば、第1実施形態においては、温度センサー6で検知した温度が15℃未満の場合に画素への電圧の印加回数を6回に固定すると二階調で画像の表示が行われ、表示する階調にあわせて1回〜6回の電圧印加回数を設定すると中間階調の表示が行われる。
本発明においては、これを利用し、電圧印加回数を所定の回数に固定にして二階調の表示を行うモードと、中間階調にあわせて電圧印加回数を決定して中間階調の表示を行うモードとを選択できるようにし、画像の表示について二階調の表示と中間階調の表示を切り替えられるようにしてもよい。
なお、この構成においては、二階調の表示から中間階調の表示へ切り替えるときと、中間階調の表示から二階調の表示に切り替えるときに、上述した実施形態で実行される処理である、全画素についてプラスの電圧の印加回数とマイナスの電圧の印加回数を揃える処理をしてから表示を切り替えるようにしてもよい。
In the above-described embodiment, when a voltage is applied to a pixel at a predetermined number of times in each temperature zone, the gradation of the pixel is changed to black or white and a two-gradation display is performed. When a smaller number of voltages are applied, some of the black electrophoretic particles are located between the pixel electrode 101d and the common electrode layer 103b, and an intermediate gradation can be displayed. For example, in the first embodiment, when the temperature detected by the temperature sensor 6 is less than 15 ° C., if the number of times the voltage is applied to the pixel is fixed to 6, the image is displayed in two gradations, and the gradation to be displayed When the number of times of voltage application is set to 1 to 6 according to the above, intermediate gradation display is performed.
In the present invention, using this, a mode in which the number of applied voltages is fixed to a predetermined number and a display of two gradations is performed, and a display of the intermediate gradation is performed by determining the number of applied voltages according to the intermediate gradation. The mode may be selected, and the display of the image may be switched between the display of the two gradations and the display of the intermediate gradation.
In this configuration, when switching from two-gradation display to intermediate gradation display and when switching from intermediate gradation display to two-gradation display, all the processes executed in the above-described embodiment are performed. The display may be switched after a process of aligning the number of times of applying a positive voltage and the number of times of applying a negative voltage for a pixel.

上述した実施形態においては、各温度帯において予め定められた回数で電圧を画素に印加すると画素の階調が黒又は白に変更されて二階調の表示がされるが、この回数より少ない回数で電圧を印加すると、所定の階調にはならないものの、黒に近いグレーと白に近いグレーの二階調の表示を行うことができる。そして、このように、予め定められた回数より少ない回数の電圧を印加するようにすると、電圧の印加回数が少ないため、画像の表示に掛かる時間を短くすることができる。
本発明においては、これを利用し、電圧印加回数を所定の回数にして黒と白の二階調の表示を行う場合と、電圧印加回数を、この所定の回数より少ない回数にして黒に近いグレーと白に近いグレーの二階調の表示を行う場合とを選択できるようにしてもよい。
なお、この構成においては、電圧印加回数を所定の回数にするときと、この所定の回数より少ない回数にするときに、上述した実施形態で実行される処理である、全画素についてプラスの電圧の印加回数とマイナスの電圧の印加回数を揃える処理をしてから、電圧の印加回数を変更するようにしてもよい。
In the above-described embodiment, when a voltage is applied to the pixel at a predetermined number of times in each temperature zone, the gradation of the pixel is changed to black or white and a two-gradation display is performed. When a voltage is applied, a predetermined gradation is not obtained, but two gradations of gray close to black and gray close to white can be displayed. In this way, when the voltage is applied a smaller number of times than the predetermined number of times, the number of times of voltage application is small, so that the time required for displaying an image can be shortened.
In the present invention, this is utilized to display black and white in two gradations with a predetermined number of voltage applications, and with a gray level close to black with a voltage application number less than this predetermined number. It is also possible to select a case where two-tone display of gray close to white is performed.
In this configuration, when the number of times of voltage application is set to a predetermined number of times and when the number of times of voltage application is less than the predetermined number of times, a positive voltage is applied to all pixels, which is a process executed in the above-described embodiment. It is also possible to change the number of voltage applications after performing the process of making the number of application times equal to the number of negative voltage applications.

また、本発明において第1実施形態のコントローラー5は、予め定められた時間(例えば15分や30分)が経過する毎に図19に示した処理を実行するようにしてもよい。図19の処理においては、コントローラー5は、まず、ステップSF1でカウンター記憶領域Bの値が全て0になるまで待機する。コントローラー5は、ステップSF1でYESと判断すると、ステップSF2〜ステップSF4の処理を行う。なお、ステップSF2〜ステップSF3の処理は、ステップSE2〜ステップSE3の処理と同じであり、ステップSF4の処理は、ステップSE5の処理と同じである。   Further, in the present invention, the controller 5 of the first embodiment may execute the process shown in FIG. 19 every time a predetermined time (for example, 15 minutes or 30 minutes) elapses. In the process of FIG. 19, the controller 5 first waits until all the values in the counter storage area B become 0 in step SF1. When controller 5 determines YES in step SF1, it performs steps SF2 to SF4. Note that the processing of step SF2 to step SF3 is the same as the processing of step SE2 to step SE3, and the processing of step SF4 is the same as the processing of step SE5.

次にコントローラー5は、ステップSF5の処理を行う。なお、ステップSF5の処理は、ステップSE4の処理と同じである。コントローラー5は、ステップSF5でNOと判断すると、ステップSF6〜ステップSF9の処理を行う。なお、ステップSF6〜ステップSF9処理は、ステップSE6〜ステップSE9の処理と同じである。また、コントローラー5は、ステップSF5でYESと判断した場合には、処理の流れをステップSF7へ移す。なお、図19の処理を実行する場合には、コントローラー5は、フレーム期間の前に図6の処理を実行しないようにしてもよい。   Next, the controller 5 performs the process of step SF5. Note that the process of step SF5 is the same as the process of step SE4. If the controller 5 determines NO in step SF5, the controller 5 performs steps SF6 to SF9. Steps SF6 to SF9 are the same as steps SE6 to SE9. If the controller 5 determines YES in step SF5, it moves the process flow to step SF7. Note that when the process of FIG. 19 is executed, the controller 5 may not execute the process of FIG. 6 before the frame period.

また、本発明の第2実施形態においては、予め定められた時間(例えば15分や30分)が経過する毎に図20に示した処理を実行するようにしてもよい。図20の処理においては、コントローラー5は、まず、ステップSG1でカウンター記憶領域Bの値が全て0になるまで待機する。コントローラー5は、ステップSG1でYESと判断すると、ステップSG2〜ステップSG4の処理を行う。なお、ステップSG2〜ステップSG3の処理は、ステップSE12〜ステップSE13の処理と同じであり、ステップSG4の処理は、ステップSE15の処理と同じである。   In the second embodiment of the present invention, the processing shown in FIG. 20 may be executed every time a predetermined time (for example, 15 minutes or 30 minutes) elapses. In the process of FIG. 20, the controller 5 first waits until all the values in the counter storage area B become 0 in step SG1. If the controller 5 determines YES in step SG1, the controller 5 performs steps SG2 to SG4. Note that the processing of step SG2 to step SG3 is the same as the processing of step SE12 to step SE13, and the processing of step SG4 is the same as the processing of step SE15.

次にコントローラー5は、ステップSG5の処理を行う。なお、ステップSG5の処理は、ステップSE14の処理と同じである。コントローラー5は、ステップSG5でNOと判断すると、ステップSG6〜ステップSG9の処理を行う。なお、ステップSG6〜ステップSG9の処理は、ステップSE16〜ステップSE19の処理と同じである。また、コントローラー5は、ステップSG5でYESと判断すると、処理の流れをステップSG7へ移す。なお、第2実施形態において図20の処理を実行する場合には、コントローラー5は、フレーム期間の前に図16の処理を実行しないようにしてもよい。   Next, the controller 5 performs the process of step SG5. Note that the process of step SG5 is the same as the process of step SE14. If controller 5 determines NO in step SG5, controller 5 performs steps SG6 to SG9. In addition, the process of step SG6-step SG9 is the same as the process of step SE16-step SE19. If the controller 5 determines YES in step SG5, it moves the process flow to step SG7. In the second embodiment, when the process of FIG. 20 is executed, the controller 5 may not execute the process of FIG. 16 before the frame period.

1…電気光学装置、2…制御部、3…VRAM、4…RAM、5…コントローラー、6…温度センサー、9A〜9F…ボタン、10…表示部、100…表示領域、101…第1基板、101a…基板、101b…接着層、101c…回路層、101d…画素電極、102…電気泳動層、102a…マイクロカプセル、102b…バインダー、103…第2基板、103a…フィルム、103b…共通電極層、110…画素、110a…TFT、110b…表示素子、110c…補助容量、112…走査線、114…データ線、501…調整部、502…書き込み部、503…変更部、2000…電子ブックリーダー、2001…フレーム、A(i,j)…バッファー、B,B(i,j)…カウンター記憶領域、D,D(i,j)…バランス記憶領域、E,E(i,j)…予定画像記憶領域、N_PRE…電圧印加回数、N_PRE1…第1電圧印加回数、N_PRE2…第2電圧印加回数 DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 2 ... Control part, 3 ... VRAM, 4 ... RAM, 5 ... Controller, 6 ... Temperature sensor, 9A-9F ... Button, 10 ... Display part, 100 ... Display area, 101 ... 1st board | substrate, 101a ... substrate 101b ... adhesive layer 101c ... circuit layer 101d ... pixel electrode 102 ... electrophoretic layer 102a ... microcapsule 102b ... binder 103 ... second substrate 103a ... film 103b ... common electrode layer DESCRIPTION OF SYMBOLS 110 ... Pixel, 110a ... TFT, 110b ... Display element, 110c ... Auxiliary capacitor, 112 ... Scan line, 114 ... Data line, 501 ... Adjustment part, 502 ... Writing part, 503 ... Change part, 2000 ... Electronic book reader, 2001 ... Frame, A (i, j) ... Buffer, B, B (i, j) ... Counter storage area, D, D (i, j) ... Balance notation Region, E, E (i, j) ... planned image storage area, N_PRE ... number of voltage applications, N_PRE1 ... first voltage application times, N_PRE2 ... second voltage application times

Claims (11)

画素ごとに設けられた複数の第1電極と、前記複数の第1電極に対向して配置された第2電極と、前記複数の第1電極と前記第2電極との間に配置された電気光学材料と、を備えた表示装置の制御装置であって、
前記画素の階調を第2階調から第1階調の方向へ変化させる場合には第1電圧を当該画素の前記第1電極へ複数回印加する第1の書き込み動作を行い、前記画素の階調を前記第1階調から前記第2階調の方向へ変化させる場合には前記第1電圧とは極性が異なる第2電圧を当該画素の前記第1電極へ複数回印加する第2の書き込み動作を行う書き込み部と、
前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する場合、前記第1電極の電位と前記第2電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように少なくとも一つの前記画素の前記第1電極に電圧を印加する調整部と、
前記第1電圧の印加回数と前記第2電圧の印加回数を変更する場合、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で、前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する変更部と
を有する表示装置の制御装置。
A plurality of first electrodes provided for each pixel; a second electrode disposed opposite to the plurality of first electrodes; and an electric power disposed between the plurality of first electrodes and the second electrode. A display device control device comprising: an optical material;
When changing the gradation of the pixel from the second gradation to the first gradation, a first writing operation is performed in which a first voltage is applied to the first electrode of the pixel a plurality of times, When the gradation is changed from the first gradation to the second gradation, a second voltage having a polarity different from that of the first voltage is applied to the first electrode of the pixel a plurality of times. A writing unit for performing a writing operation;
When changing the number of times of applying the first voltage in the first writing operation and the number of times of applying the second voltage in the second writing operation, the potential of the first electrode and the potential of the second electrode are the same potential. An adjustment unit that applies a voltage to the first electrode of at least one of the pixels so that the amount of charge held by the electro-optical material in the state converges to a predetermined amount of charge;
When changing the number of times of application of the first voltage and the number of times of application of the second voltage, the first and second voltages are applied in a state where the amount of charge held by the electro-optic material of each pixel converges to a predetermined amount of charge. A control device for a display device, comprising: a first voltage application frequency in the write operation; and a changing unit that changes the second voltage application frequency in the second write operation.
前記変更部が前記第1電圧の印加回数及び前記第2電圧の印加回数を変更した後に、前記複数の画素の階調を前記第1階調又は前記第2階調にすること
を特徴とする請求項1に記載の表示装置の制御装置。
After the changing unit changes the number of times of applying the first voltage and the number of times of applying the second voltage, the gradation of the plurality of pixels is changed to the first gradation or the second gradation. The control apparatus of the display apparatus of Claim 1.
前記調整部により各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束した後で、前記複数の画素の階調を前記第1階調又は前記第2階調にすること
を特徴とする請求項1に記載の表示装置の制御装置。
After the amount of charge held by the electro-optic material of each pixel is converged to a predetermined amount of charge by the adjustment unit, the gradation of the plurality of pixels is changed to the first gradation or the second gradation. The display device control device according to claim 1, wherein
前記第1の書き込み動作においては、前記第1電圧に加えて前記第2電圧を印加し、且つ、前記第1電圧の印加回数が前記第2電圧の印加回数より多く、
前記第2の書き込み動作においては、前記第2電圧に加えて前記第1電圧を印加し、且つ、前記第2電圧の印加回数が前記第1電圧の印加回数より多く、
前記第1の書き込み動作における前記第1電圧の印加回数と前記第2電圧の印加回数との差が、前記第2の書き込み動作における前記第2電圧の印加回数と前記第1電圧の印加回数との差と同じであること
を特徴とする請求項1乃至請求項3のいずれか一項に記載の表示装置の制御装置。
In the first write operation, the second voltage is applied in addition to the first voltage, and the number of times the first voltage is applied is greater than the number of times the second voltage is applied.
In the second write operation, the first voltage is applied in addition to the second voltage, and the number of times the second voltage is applied is greater than the number of times the first voltage is applied.
The difference between the number of times of application of the first voltage and the number of times of application of the second voltage in the first write operation is the difference between the number of times of application of the second voltage and the number of times of application of the first voltage in the second write operation. The display device control device according to claim 1, wherein the difference is equal to the difference between the display device and the display device.
前記第1の書き込み動作における前記第1電圧の印加回数と、前記第2の書き込み動作における前記第2電圧の印加回数とが同じであること
を特徴とする請求項1乃至請求項3のいずれか一項に記載の表示装置の制御装置。
The number of times of application of the first voltage in the first write operation is the same as the number of times of application of the second voltage in the second write operation. The display device control apparatus according to one item.
前記第1の書き込み動作における前記第1電圧の印加回数と、前記第2の書き込み動作における前記第2電圧の印加回数とが異なること
を特徴とする請求項1乃至請求項3のいずれか一項に記載の表示装置の制御装置。
4. The number of times of application of the first voltage in the first write operation is different from the number of times of application of the second voltage in the second write operation. 5. A control device for the display device according to 1.
温度を検知するセンサーで検知された温度が変化した場合、前記第1電圧の印加回数と前記第2電圧の印加回数を変更すること
を特徴とする請求項1乃至請求項6のいずれか一項に記載の表示装置の制御装置。
The number of times of application of the first voltage and the number of times of application of the second voltage are changed when the temperature detected by the sensor for detecting temperature changes. A control device for the display device according to 1.
前記画素で表示する階調数を前記第1階調と前記第2階調との二階調にするモードと、前記二階調を超える階調数にするモードのいずれかに切り替えられ、
前記変更部は、前記モードを切り替える場合、前記第1電圧の印加回数と前記第2電圧の印加回数を変更すること
を特徴とする請求項1乃至請求項7のいずれか一項に記載の表示装置の制御装置。
The mode can be switched between a mode in which the number of gradations displayed on the pixel is two gradations of the first gradation and the second gradation and a mode in which the number of gradations exceeds the two gradations.
The display according to any one of claims 1 to 7, wherein the changing unit changes the number of times of application of the first voltage and the number of times of application of the second voltage when the mode is switched. Control device for the device.
画素毎に設けられた複数の第1電極と、前記複数の第1電極に対向して配置された第2電極と、前記複数の第1電極と前記第2電極との間に配置された電気光学材料と、を備えた表示装置の制御方法であって、
前記画素の階調を第2階調から第1階調の方向へ変化させる場合には第1電圧を当該画素の前記第1電極へ複数回印加する第1の書き込み動作を行い、前記画素の階調を前記第1階調から前記第2階調の方向へ変化させる場合には前記第1電圧とは極性が異なる第2電圧を当該画素の前記第1電極へ複数回印加する第2の書き込み動作を行う書き込みステップと、
前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する場合、前記第1電極の電位と前記第2電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように少なくとも一つの前記画素の前記第1電極に電圧を印加する調整ステップと、
前記第1電圧の印加回数と前記第2電圧の印加回数を変更する場合、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で、前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する変更ステップと
を有する表示装置の制御方法。
A plurality of first electrodes provided for each pixel; a second electrode disposed opposite to the plurality of first electrodes; and an electric power disposed between the plurality of first electrodes and the second electrode. A control method for a display device comprising: an optical material;
When changing the gradation of the pixel from the second gradation to the first gradation, a first writing operation is performed in which a first voltage is applied to the first electrode of the pixel a plurality of times, When the gradation is changed from the first gradation to the second gradation, a second voltage having a polarity different from that of the first voltage is applied to the first electrode of the pixel a plurality of times. A write step for performing the write operation;
When changing the number of times of applying the first voltage in the first writing operation and the number of times of applying the second voltage in the second writing operation, the potential of the first electrode and the potential of the second electrode are the same potential. An adjusting step of applying a voltage to the first electrode of at least one of the pixels so that the amount of charge held by the electro-optic material in the state converges to a predetermined amount of charge;
When changing the number of times of application of the first voltage and the number of times of application of the second voltage, the first and second voltages are applied in a state where the amount of charge held by the electro-optic material of each pixel converges to a predetermined amount of charge. And a changing step of changing the number of times of application of the second voltage in the second writing operation.
画素ごとに設けられた複数の第1電極と、前記複数の第1電極に対向して配置された第2電極と、前記複数の第1電極と前記第2電極との間に配置された電気光学材料と、を備えた表示装置であって、
前記画素の階調を第2階調から第1階調の方向へ変化させる場合には第1電圧を当該画素の前記第1電極へ複数回印加する第1の書き込み動作を行い、前記画素の階調を前記第1階調から前記第2階調の方向へ変化させる場合には前記第1電圧とは極性が異なる第2電圧を当該画素の前記第1電極へ複数回印加する第2の書き込み動作を行う書き込み部と、
前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する場合、前記第1電極の電位と前記第2電極の電位とが同電位の状態において前記電気光学材料が保持する電荷量が予め定められた電荷量に収束するように少なくとも一つの前記画素の前記第1電極に電圧を印加する調整部と、
前記第1電圧の印加回数と前記第2電圧の印加回数を変更する場合、各画素の前記電気光学材料が保持する電荷量が予め定められた電荷量に収束している状態で、前記第1の書き込み動作における第1電圧の印加回数と、前記第2の書き込み動作における第2電圧の印加回数を変更する変更部と
を有する表示装置。
A plurality of first electrodes provided for each pixel; a second electrode disposed opposite to the plurality of first electrodes; and an electric power disposed between the plurality of first electrodes and the second electrode. A display device comprising: an optical material;
When changing the gradation of the pixel from the second gradation to the first gradation, a first writing operation is performed in which a first voltage is applied to the first electrode of the pixel a plurality of times, When the gradation is changed from the first gradation to the second gradation, a second voltage having a polarity different from that of the first voltage is applied to the first electrode of the pixel a plurality of times. A writing unit for performing a writing operation;
When changing the number of times of applying the first voltage in the first writing operation and the number of times of applying the second voltage in the second writing operation, the potential of the first electrode and the potential of the second electrode are the same potential. An adjustment unit that applies a voltage to the first electrode of at least one of the pixels so that the amount of charge held by the electro-optical material in the state converges to a predetermined amount of charge;
When changing the number of times of application of the first voltage and the number of times of application of the second voltage, the first and second voltages are applied in a state where the amount of charge held by the electro-optic material of each pixel converges to a predetermined amount of charge. And a changing unit that changes the number of times of application of the first voltage in the writing operation and the number of times of application of the second voltage in the second writing operation.
請求項10に記載の表示装置を備える電子機器。   An electronic device comprising the display device according to claim 10.
JP2012065169A 2012-03-22 2012-03-22 Controller of display device, control method of display device, display device and electronic equipment Pending JP2013195896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012065169A JP2013195896A (en) 2012-03-22 2012-03-22 Controller of display device, control method of display device, display device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012065169A JP2013195896A (en) 2012-03-22 2012-03-22 Controller of display device, control method of display device, display device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2013195896A true JP2013195896A (en) 2013-09-30

Family

ID=49394870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012065169A Pending JP2013195896A (en) 2012-03-22 2012-03-22 Controller of display device, control method of display device, display device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2013195896A (en)

Similar Documents

Publication Publication Date Title
WO2012153468A1 (en) Device for controlling electro-optical device, method for controlling electro-optical device, electro-optical device, and electronic equipment
JP5958003B2 (en) Display device control device, display device control method, display device, and electronic apparatus
JP5948811B2 (en) Control device, electro-optical device, electronic apparatus, and control method
JP2012198406A (en) Driving method, controller, display device and electronic apparatus
JP6082186B2 (en) Display device control device, display device control method, display device, and electronic apparatus
JP5750952B2 (en) Electro-optical device, driving method of electro-optical device, control device for electro-optical device, and electronic apparatus
JP2013195896A (en) Controller of display device, control method of display device, display device and electronic equipment
JP5966444B2 (en) Control device for electro-optical device, control method for electro-optical device, electro-optical device, and electronic apparatus
JP2013182116A (en) Controller for electro-optical device, control method electro-optical device, electro-optical device and electronic apparatus
JP5909863B2 (en) Control device for electro-optical device, electro-optical device and electronic apparatus
JP6146425B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
KR20090104366A (en) Method of driving electrophoretic display
JP6102373B2 (en) Control device, electro-optical device, electronic apparatus, and control method
JP6102059B2 (en) Control device for electro-optical device, control method for electro-optical device, electro-optical device, and electronic apparatus
JP6146055B2 (en) Control device, electro-optical device, electronic apparatus, and control method
JP2013231776A (en) Control device, display device, electronic apparatus and control method
JP5910259B2 (en) Control device, display device, electronic device, and control method
JP2015158530A (en) Control device, display device, control method and program
JP6015786B2 (en) Control device, display device, and control method of display device
JP2013083836A (en) Driving method of electro-optical device, controller, display device and electronic apparatus
JP2012194345A (en) Control device of electro-optic device, control method of electro-optic device, electro-optic device, and electronic apparatus
JP2013171147A (en) Electro-optic device control method, electro-optic device control unit, electro-optic device and electronic apparatus