JP2013183435A - Control circuit and offset adjustment circuit - Google Patents

Control circuit and offset adjustment circuit Download PDF

Info

Publication number
JP2013183435A
JP2013183435A JP2012048179A JP2012048179A JP2013183435A JP 2013183435 A JP2013183435 A JP 2013183435A JP 2012048179 A JP2012048179 A JP 2012048179A JP 2012048179 A JP2012048179 A JP 2012048179A JP 2013183435 A JP2013183435 A JP 2013183435A
Authority
JP
Japan
Prior art keywords
output voltage
value
capacitance value
circuit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012048179A
Other languages
Japanese (ja)
Inventor
Hiroya Ito
浩也 伊藤
Takayasu Otagaki
貴康 太田垣
Shuichi Takahashi
秀一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2012048179A priority Critical patent/JP2013183435A/en
Publication of JP2013183435A publication Critical patent/JP2013183435A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a control circuit that correctly controls an offset included in an output of a touch sensor.SOLUTION: The control circuit for controlling an adjustment circuit on the basis of an output voltage from a voltage output circuit having a CV conversion circuit for outputting the output voltage, which depends on a capacitance value of a capacitor with a variable capacitance value and of a touch sensor, and the adjustment circuit, which adjusts the capacitance value of the capacitor includes: a first acquisition circuit for acquiring the output voltage as a first output voltage when the CV conversion circuit is activated; a second acquisition section for acquiring the output voltage as a second output voltage every time an instruction to acquire the output voltage is input; a first determination section for determining whether or not a difference of the second output voltage from a reference value depending on the first output voltage is larger than a predetermined value; and an adjustment section for instructing the adjustment circuit to adjust the capacitance value of the capacitor so as to remove an offset in the output voltage if the difference is smaller than the predetermined value.

Description

本発明は、制御回路、オフセット調整回路に関する。   The present invention relates to a control circuit and an offset adjustment circuit.

タッチパッドやタッチスイッチ等のインターフェース装置には、静電容量型のタッチセンサが設けられているものがある。このような装置では、タッチセンサの容量値の変化に基づいて、タッチ検出が行われている(例えば、特許文献1参照)。   Some interface devices such as a touch pad and a touch switch are provided with a capacitive touch sensor. In such a device, touch detection is performed based on a change in the capacitance value of the touch sensor (see, for example, Patent Document 1).

特開2005−190950号公報JP 2005-190950 A

タッチセンサの出力は、タッチスイッチ等の使用環境(例えば、温度、湿度)によって変化する。このため、一般には、タッチセンサの出力に含まれるオフセットを除去するための校正処理(以下、キャリブレーション)が行われる。ところで、キャリブレーションが実行されている際にタッチスイッチが触れられると、タッチセンサ出力のオフセットが正しく反映されない。   The output of the touch sensor varies depending on the use environment such as a touch switch (for example, temperature and humidity). Therefore, generally, a calibration process (hereinafter referred to as calibration) for removing an offset included in the output of the touch sensor is performed. By the way, if the touch switch is touched during calibration, the offset of the touch sensor output is not correctly reflected.

本発明は上記課題を鑑みてなされたものであり、タッチセンサの出力に含まれるオフセットを正しく制御できる制御回路を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a control circuit capable of correctly controlling an offset included in the output of a touch sensor.

上記目的を達成するため、本発明の一つの側面に係る、容量値を変更可能なコンデンサ及びタッチセンサの容量値に応じた出力電圧を出力するCV変換回路と、前記コンデンサの容量値を調整する調整回路と、を備える電圧出力回路からの前記出力電圧に基づいて、前記調整回路を制御する制御回路であって、前記CV変換回路が起動されたときの前記出力電圧を第1出力電圧として取得する第1取得部と、前記出力電圧の取得の指示が入力される毎に、前記出力電圧を前記第2出力電圧として取得する第2取得部と、前記第1出力電圧に応じた基準値と、前記第2出力電圧との差が所定値より大きいか否かを判定する第1判定部と、前記差が前記所定値より小さい場合、前記出力電圧のオフセットが除去されるよう前記調整回路に前記コンデンサの容量値を調整させる調整部と、を備える。   To achieve the above object, according to one aspect of the present invention, a capacitor capable of changing a capacitance value, a CV conversion circuit that outputs an output voltage corresponding to the capacitance value of the touch sensor, and a capacitance value of the capacitor are adjusted. A control circuit for controlling the adjustment circuit based on the output voltage from the voltage output circuit comprising the adjustment circuit, and obtaining the output voltage when the CV conversion circuit is activated as the first output voltage A first acquisition unit, a second acquisition unit that acquires the output voltage as the second output voltage each time an instruction to acquire the output voltage is input, and a reference value corresponding to the first output voltage; A first determination unit that determines whether or not a difference from the second output voltage is greater than a predetermined value; and if the difference is smaller than the predetermined value, the adjustment circuit is configured to remove an offset of the output voltage. The computer Comprising an adjustment unit for adjusting the capacitance value of the capacitors, the.

タッチセンサの出力に含まれるオフセットを正しく制御することができる制御回路を提供することができる。   A control circuit that can correctly control the offset included in the output of the touch sensor can be provided.

本発明を適用したタッチスイッチ装置10の概要を示す図である。It is a figure which shows the outline | summary of the touch switch apparatus 10 to which this invention is applied. 信号処理回路21の一例を示す図である。2 is a diagram illustrating an example of a signal processing circuit 21. FIG. センス線XL0が選択されている状態を説明するための図である。It is a figure for demonstrating the state in which sense line XL0 is selected. 可変容量31の一例を示す図である。3 is a diagram illustrating an example of a variable capacitor 31. FIG. マイコン23の構成とCPU61aに実現される機能ブロックの一例を示す図である。It is a figure which shows an example of the structure of the microcomputer 23, and a functional block implement | achieved by CPU61a. 校正処理部73に実現される機能ブロックの一例を示す図である。6 is a diagram illustrating an example of functional blocks implemented in a calibration processing unit 73. FIG. CPU61aが実行する処理の一例を示すフローチャートである。It is a flowchart which shows an example of the process which CPU61a performs. オフセット調整処理の一例を示すフローチャートである。It is a flowchart which shows an example of an offset adjustment process. 指がタッチスイッチ20の表面に接近する状態を説明するための図である。4 is a diagram for explaining a state in which a finger approaches the surface of the touch switch 20. FIG. データDpの補正過程の一例を説明するための図である。It is a figure for demonstrating an example of the correction process of the data Dp. データAD0〜AD2を取得時のチャンネル数が12の場合の通常計測とキャリブレーションとの関係を示す図である。It is a figure which shows the relationship between normal measurement in case the number of channels at the time of acquiring data AD0-AD2 is 12, and calibration. データAD0〜AD2を取得時のチャンネル数が2の場合の通常計測とキャリブレーションとの関係を示す図である。It is a figure which shows the relationship between normal measurement and calibration in case the number of channels at the time of acquiring data AD0-AD2 is two. 信号処理回路200の一例を示す図である。2 is a diagram illustrating an example of a signal processing circuit 200. FIG. 信号生成回路210から出力される信号を説明するための図である。4 is a diagram for explaining a signal output from a signal generation circuit 210. FIG. 信号生成回路210の一例を示す図である。2 is a diagram illustrating an example of a signal generation circuit 210. FIG. 信号処理回路200によるオフセット調整過程の一例を示す図。The figure which shows an example of the offset adjustment process by the signal processing circuit. マイコン23の構成とCPU61bに実現される機能ブロックの一例を示す図である。It is a figure which shows an example of the structure of the microcomputer 23, and a functional block implement | achieved by CPU61b. CPU61bが実行する処理の一例を示すフローチャートである。It is a flowchart which shows an example of the process which CPU61b performs.

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
図1は、本発明を適用したタッチスイッチ装置10の概要を示す図である。タッチスイッチ装置10は、タッチスイッチ20、信号処理回路21,22、及びマイコン23を含んで構成される。
At least the following matters will become apparent from the description of this specification and the accompanying drawings.
FIG. 1 is a diagram showing an outline of a touch switch device 10 to which the present invention is applied. The touch switch device 10 includes a touch switch 20, signal processing circuits 21 and 22, and a microcomputer 23.

タッチスイッチ20は、ガラス基板(不図示)の上に設けられている。また、タッチスイッチ20及びガラス基板の間には、タッチ位置を検出するためのセンス線XL0〜XL11、YL0〜YL11と、各センス線に形成される容量(タッチセンサ)に電圧を印加するための駆動線XDR,YDRが設けられている。   The touch switch 20 is provided on a glass substrate (not shown). Further, between the touch switch 20 and the glass substrate, a voltage is applied to the sense lines XL0 to XL11 and YL0 to YL11 for detecting the touch position and a capacitance (touch sensor) formed on each sense line. Drive lines XDR and YDR are provided.

信号処理回路21は、駆動線XDRに所定の電圧を印加することにより、X軸方向の12本のセンス線XL0〜XL11の夫々に形成される容量値の変化を検出する。   The signal processing circuit 21 detects a change in the capacitance value formed in each of the 12 sense lines XL0 to XL11 in the X-axis direction by applying a predetermined voltage to the drive line XDR.

信号処理回路22は、駆動線YDRに所定の電圧を印加することにより、Y軸方向の12本のセンス線YL0〜YL11の夫々に形成される容量値の変化を検出する。   The signal processing circuit 22 detects a change in capacitance value formed in each of the 12 sense lines YL0 to YL11 in the Y-axis direction by applying a predetermined voltage to the drive line YDR.

マイコン23は、タッチスイッチ20、およびタッチスイッチ20に含まれる信号処理回路21,22を統括制御する。例えばマイコン23は、信号処理回路21,22の出力に基づいて、タッチ位置の判定や、タッチスイッチ20の操作に応じた処理等を実行する。   The microcomputer 23 comprehensively controls the touch switch 20 and the signal processing circuits 21 and 22 included in the touch switch 20. For example, the microcomputer 23 performs determination of the touch position, processing according to the operation of the touch switch 20, and the like based on the outputs of the signal processing circuits 21 and 22.

==信号処理回路21の一例==
図2は、信号処理回路21(電圧出力回路)の一例を示す図である。信号処理回路21は、マルチプレクサ(MUX)30、可変容量31、レジスタ32、駆動回路33、CV変換回路34、ADコンバータ(ADC)35、インターフェース(IF)回路36、及び制御回路37を含んで構成される。なお、レジスタ32、制御回路37は、調整回路に相当する。
== An example of the signal processing circuit 21 ==
FIG. 2 is a diagram illustrating an example of the signal processing circuit 21 (voltage output circuit). The signal processing circuit 21 includes a multiplexer (MUX) 30, a variable capacitor 31, a register 32, a drive circuit 33, a CV conversion circuit 34, an AD converter (ADC) 35, an interface (IF) circuit 36, and a control circuit 37. Is done. Note that the register 32 and the control circuit 37 correspond to an adjustment circuit.

マルチプレクサ30は、12チャンネル(Ch0〜Ch11)の選択回路であり、制御回路37の制御に基づいて、センス線XL0〜XL11の何れか選択してノードNに接続する。例えば、チャンネルCh0、つまりセンス線XL0が選択されている場合、図3に示すように、センス線XL0及び駆動線XDRの間に形成されるコンデンサ40は、ノードNに接続される。また、センス線XL1〜XL11の何れかが選択される場合にも、図3と同様に、センス線XL1〜XL11のそれぞれと駆動線XDRの間に形成されるコンデンサ(不図示)はノードNに接続される。なお、ノードNは、マルチプレクサ30の出力と、可変容量31の一端と、CV変換回路34の入力とが接続されているノードである。   The multiplexer 30 is a selection circuit of 12 channels (Ch0 to Ch11), and selects one of the sense lines XL0 to XL11 and connects to the node N based on the control of the control circuit 37. For example, when the channel Ch0, that is, the sense line XL0 is selected, the capacitor 40 formed between the sense line XL0 and the drive line XDR is connected to the node N as shown in FIG. Also, when any of the sense lines XL1 to XL11 is selected, a capacitor (not shown) formed between each of the sense lines XL1 to XL11 and the drive line XDR is connected to the node N as in FIG. Connected. The node N is a node to which the output of the multiplexer 30, one end of the variable capacitor 31, and the input of the CV conversion circuit 34 are connected.

可変容量31は、レジスタ32に格納されたデータに応じて容量値が変化するコンデンサであり、一端がノードNに接続され、他端が駆動回路33に接続されている。可変容量31は、図4に例示されるように、コンデンサ41〜44、及びスイッチSW1〜SW4を含んで構成される。スイッチSW1〜SW4は、レジスタ32に格納されたデータにより、オンまたはオフする。これにより、コンデンサ41〜44の合成容量、つまり、可変容量31の容量値Caは変化する。なお、レジスタ32が格納するデータは、制御回路37により更新される。   The variable capacitor 31 is a capacitor whose capacitance value changes according to the data stored in the register 32, and has one end connected to the node N and the other end connected to the drive circuit 33. As illustrated in FIG. 4, the variable capacitor 31 includes capacitors 41 to 44 and switches SW1 to SW4. The switches SW1 to SW4 are turned on or off depending on the data stored in the register 32. As a result, the combined capacitance of the capacitors 41 to 44, that is, the capacitance value Ca of the variable capacitor 31 changes. The data stored in the register 32 is updated by the control circuit 37.

駆動回路33は、制御回路37の制御に基づいて、駆動線XDRと可変容量31の他端とに所定の駆動信号を出力する。このため、例えば図3の様にセンス線XL0が選択されている場合、センス線XL0及び駆動線XDRの間に形成されたコンデンサ40、及び可変容量31は、駆動回路33により駆動される。   The drive circuit 33 outputs a predetermined drive signal to the drive line XDR and the other end of the variable capacitor 31 based on the control of the control circuit 37. Therefore, for example, when the sense line XL0 is selected as shown in FIG. 3, the capacitor 40 and the variable capacitor 31 formed between the sense line XL0 and the drive line XDR are driven by the drive circuit 33.

CV変換回路34は、駆動回路33が駆動信号を可変容量31等に出力している際に、ノードNに接続されたコンデンサの容量値に応じた出力電圧Voutを出力する。例えば、チャンネルCh0が選択されている図3の場合、出力電圧Voutの値は、可変容量31及びコンデンサ40の容量値に応じた値となる。また、CV変換回路34は、チャンネルCh0〜Ch11が切り替えられることにより、センス線XL0〜XL11のそれぞれに形成される容量に応じた出力電圧Voutを出力する。なお、本実施形態では、タッチスイッチ20が触られておらず、オフセットがキャンセルされている状態では、“0V(ゼロボルト)”の出力電圧Voutが出力されることとする。   The CV conversion circuit 34 outputs an output voltage Vout corresponding to the capacitance value of the capacitor connected to the node N when the drive circuit 33 outputs a drive signal to the variable capacitor 31 and the like. For example, in the case of FIG. 3 in which the channel Ch0 is selected, the value of the output voltage Vout is a value corresponding to the capacitance values of the variable capacitor 31 and the capacitor 40. The CV conversion circuit 34 outputs the output voltage Vout corresponding to the capacitance formed on each of the sense lines XL0 to XL11 by switching the channels Ch0 to Ch11. In the present embodiment, when the touch switch 20 is not touched and the offset is canceled, the output voltage Vout of “0 V (zero volt)” is output.

ADコンバータ35は、出力電圧Voutをデジタル化してインターフェース回路36へ出力する。   The AD converter 35 digitizes the output voltage Vout and outputs it to the interface circuit 36.

インターフェース回路36は、マイコン23からの指示に基づいて、マイコン23とのデータのやり取りを実行する。インターフェース回路36は、例えば、マイコン23からの出力電圧Voutの取得指示に基づいて、デジタル化された出力電圧Voutをマイコン23に送信する。また、インターフェース回路36は、マイコン23からの各種指示を制御回路37に送信する。   The interface circuit 36 exchanges data with the microcomputer 23 based on an instruction from the microcomputer 23. For example, the interface circuit 36 transmits the digitized output voltage Vout to the microcomputer 23 based on an instruction to acquire the output voltage Vout from the microcomputer 23. Further, the interface circuit 36 transmits various instructions from the microcomputer 23 to the control circuit 37.

制御回路37は、マイコン23からの指示に基づいて、信号処理回路21の各ブロックを制御する。   The control circuit 37 controls each block of the signal processing circuit 21 based on an instruction from the microcomputer 23.

なお、ここでは、信号処理回路21について説明したが、信号処理回路22も信号処理回路21と同様であるため、詳細な説明は省略する。   Although the signal processing circuit 21 has been described here, the signal processing circuit 22 is the same as the signal processing circuit 21, and thus detailed description thereof is omitted.

==マイコン23の詳細==
マイコン23(制御回路)は、図5に示すように、メモリ60、CPU(Central Processing Unit)61aを含んで構成される。
== Details of the microcomputer 23 ==
As shown in FIG. 5, the microcomputer 23 (control circuit) includes a memory 60 and a CPU (Central Processing Unit) 61a.

メモリ60は、例えば、CPU61aが実行するためのプログラムデータや、各種データを記憶する。   The memory 60 stores, for example, program data to be executed by the CPU 61a and various data.

CPU61aは、メモリ60に記憶されたプログラムデータを実行することにより、各種機能を実現する。具体的には、CPU61aは、取得部70、計測部71、タッチダウン処理部72、校正処理部73、及び補正部74の機能を実現する。   The CPU 61a realizes various functions by executing the program data stored in the memory 60. Specifically, the CPU 61 a realizes the functions of the acquisition unit 70, the measurement unit 71, the touchdown processing unit 72, the calibration processing unit 73, and the correction unit 74.

取得部70(第1〜第4取得部)は、タッチスイッチ装置10の起動時や所定の指示に基づいて、出力電圧Voutを取得してメモリ60に格納する。なお、取得部70は、起動時に取得した出力電圧Voutの値を、データDp(基準値)としてメモリ60に格納する。   The acquisition unit 70 (first to fourth acquisition units) acquires the output voltage Vout and stores it in the memory 60 when the touch switch device 10 is activated or based on a predetermined instruction. The acquisition unit 70 stores the value of the output voltage Vout acquired at the time of startup in the memory 60 as data Dp (reference value).

計測部71(第3判定部)は、チャネルCh0〜Ch11が順次切り替えられている際の出力電圧Voutを計測し、タッチスイッチ20が触れられているか否かを判定する。なお、計測部71は、チャネルCh0〜Ch11を順次切り替えるための指示や、出力電圧Voutを取得するための指示等を信号処理回路21,22に適宜送信する。また、ここでは、チャネルCh0〜Ch11が順次切り替えられて出力電圧Voutを計測することを、通常計測と称する。   The measurement unit 71 (third determination unit) measures the output voltage Vout when the channels Ch0 to Ch11 are sequentially switched, and determines whether or not the touch switch 20 is touched. Note that the measurement unit 71 appropriately transmits an instruction for sequentially switching the channels Ch0 to Ch11, an instruction for acquiring the output voltage Vout, and the like to the signal processing circuits 21 and 22. Here, the measurement of the output voltage Vout by sequentially switching the channels Ch0 to Ch11 is referred to as normal measurement.

タッチダウン処理部73は、タッチスイッチ20が触れられていることが判定されると、タッチスイッチ20の操作結果に応じた処理を実行する。   When it is determined that the touch switch 20 is being touched, the touch-down processing unit 73 performs processing according to the operation result of the touch switch 20.

校正処理部73は、キャリブレーション開始の指示に基づいて、キャリブレーション、つまり、出力電圧Voutのオフセット調整処理を実行する。詳細は後述するが、校正処理部73は、まず、キャリブレーション開始の指示が入力されると、取得部70に出力電圧Voutを取得させる。そして、校正処理部73は、取得された出力電圧Voutの値と、前述のデータDpの値との差が所定値B1より小さい場合(例えば、取得時と起動時の出力電圧Voutがほぼ等しい場合)にオフセット調整処理を実行する。   The calibration processing unit 73 performs calibration, that is, offset adjustment processing of the output voltage Vout based on an instruction to start calibration. Although details will be described later, the calibration processing unit 73 first causes the acquisition unit 70 to acquire the output voltage Vout when an instruction to start calibration is input. When the difference between the acquired value of the output voltage Vout and the value of the data Dp is smaller than the predetermined value B1 (for example, when the output voltage Vout at the time of acquisition is substantially equal to the output voltage Vout) ) Executes the offset adjustment process.

補正部74は、取得された出力電圧Voutの値と、前述のデータDpの値との差が所定値B1より大きい場合(例えば、取得時と起動時の出力電圧Voutが大きくずれている場合)に、データDpの値を補正する。   When the difference between the acquired value of the output voltage Vout and the value of the data Dp is larger than the predetermined value B1 (for example, when the output voltage Vout at the time of acquisition and the output voltage Vout greatly deviate). Then, the value of the data Dp is corrected.

<<校正処理部73の詳細>>
図6は、校正処理部73に含まれる機能ブロックの一例を示す図である。校正処理部73には、タッチ判定部80、タッピング判定部81、及び調整部82が含まれる。
<< Details of Calibration Processing Unit 73 >>
FIG. 6 is a diagram illustrating an example of functional blocks included in the calibration processing unit 73. The calibration processing unit 73 includes a touch determination unit 80, a tapping determination unit 81, and an adjustment unit 82.

タッチ判定部80は、キャリブレーションが開始された後に、タッチスイッチ20が触れられたか否かを判定する。   The touch determination unit 80 determines whether or not the touch switch 20 is touched after the calibration is started.

タッピング判定部81(第1判定部)は、キャリブレーションが開始された後に、タッチ判定部80では検出できないようなタッピング(ダブルタッチ)等の操作がされているか否かを判定する。   The tapping determination unit 81 (first determination unit) determines whether an operation such as tapping (double touch) that cannot be detected by the touch determination unit 80 is performed after the calibration is started.

調整部82は、タッチ、ダブルタッチ等がされていない場合、出力電圧Voutのオフセット調整を実行する。なお、調整部82に含まれる制御部90(第1〜第3制御部)は、可変容量31の容量値Caを変化させる指示等を出力する。そして、判定部91(第2判定部)は、キャリブレーション中に指等の影響(例えば、非常にゆっくりタッチスイッチ20が操作された際の影響)があったか否かを判定する。   The adjustment unit 82 performs offset adjustment of the output voltage Vout when touch, double touch, or the like is not performed. Note that the control unit 90 (first to third control units) included in the adjustment unit 82 outputs an instruction or the like for changing the capacitance value Ca of the variable capacitor 31. Then, the determination unit 91 (second determination unit) determines whether or not there is an influence of a finger or the like (for example, an influence when the touch switch 20 is operated very slowly) during the calibration.

==CPU61aが実行する処理の一例==
図7は、CPU61aが実行する処理の一例を示すフローチャートである。まず、タッチスイッチ装置10(タッチスイッチ装置10に含まれる各ブロック)が起動されると、取得部70は、出力電圧Voutを取得して、データDpとしてメモリ60に格納する(S100)。なお、ここでは、取得部70は、例えばチャンネルCh0〜11のそれぞれに対応する出力電圧Voutを取得することとして説明する。
== Example of processing executed by CPU 61a ==
FIG. 7 is a flowchart illustrating an example of processing executed by the CPU 61a. First, when the touch switch device 10 (each block included in the touch switch device 10) is activated, the acquisition unit 70 acquires the output voltage Vout and stores it in the memory 60 as data Dp (S100). Here, the acquisition unit 70 will be described as acquiring the output voltage Vout corresponding to each of the channels Ch0 to Ch11, for example.

そして、計測部71は、取得された出力電圧Voutに基づいて、タッチスイッチ20が触れられているか否かを判定する(S101)。タッチスイッチ20が触れられている場合(S101:タッチ有り)、タッチダウン処理部73は、タッチスイッチ20の操作結果に応じた処理を実行する(S102)。一方、タッチスイッチ20が触れられていない場合(S101:タッチ無し)、キャリブレーションが開始される。   And the measurement part 71 determines whether the touch switch 20 is touched based on the acquired output voltage Vout (S101). When the touch switch 20 is touched (S101: with touch), the touchdown processing unit 73 executes a process according to the operation result of the touch switch 20 (S102). On the other hand, when the touch switch 20 is not touched (S101: no touch), calibration is started.

キャリブレーションが開始されると、まず取得部70は、出力電圧Voutを取得し、データAD0としてメモリ60に格納する(S103)。そして、タッチ判定部80は、キャリブレーションが開始されてからタッチスイッチ20が触られたか否かを判定する(S104)。具体的には、タッチ判定部80は、データAD0を、タッチスイッチ20が触られたか否かを判定するためのしきい値Vthと比較する。そして、データAD0の値が、しきい値Vthより大きい場合には、タッチ判定部80はタッチ有りと判定する(S104:YES)。この結果、キャリブレーションが中止され、タッチダウン処理(S102)が実行される。一方、データAD0の値が、しきい値Vthより小さい場合には、タッチ判定部80は、タッチされていないことを判定する(S104:NO)。したがって、この場合には、キャリブレーションが継続される。   When calibration is started, the acquiring unit 70 first acquires the output voltage Vout and stores it in the memory 60 as data AD0 (S103). Then, the touch determination unit 80 determines whether or not the touch switch 20 has been touched after the calibration is started (S104). Specifically, the touch determination unit 80 compares the data AD0 with a threshold value Vth for determining whether or not the touch switch 20 has been touched. When the value of the data AD0 is greater than the threshold value Vth, the touch determination unit 80 determines that there is a touch (S104: YES). As a result, the calibration is stopped and the touchdown process (S102) is executed. On the other hand, when the value of the data AD0 is smaller than the threshold value Vth, the touch determination unit 80 determines that it is not touched (S104: NO). Therefore, in this case, calibration is continued.

ところで、データAD0の値が、しきい値Vthより小さい場合であっても、タッピング等の操作がされている場合がある。そこで、タッピング判定部81は、タッピング等の操作がされているか否かを判定する(S105)。具体的には、タッピング判定部81は、データDpの大きさ(絶対値)と、データAD0の大きさとの差Diffの大きさが、所定値B1より大きいか否かを判定する。差Diffが、所定値B1より大きい場合(S105:YES)、つまり、キャリブレーション中にタッピングがあると判定された場合、タッピング判定部81は、メモリ60に記憶されているタッピングフラグをローレベル(“L”レベル)からハイレベル(“H”レベル)に変化させる(S106)。そして、補正部74は、データDpの補正を実行する(S107)。なお、補正部74が実行する補正処理については後述する。   Incidentally, even when the value of the data AD0 is smaller than the threshold value Vth, an operation such as tapping may be performed. Therefore, the tapping determination unit 81 determines whether or not an operation such as tapping is performed (S105). Specifically, the tapping determination unit 81 determines whether or not the difference Diff between the size (absolute value) of the data Dp and the size of the data AD0 is greater than a predetermined value B1. When the difference Diff is greater than the predetermined value B1 (S105: YES), that is, when it is determined that there is tapping during calibration, the tapping determination unit 81 sets the tapping flag stored in the memory 60 to a low level ( The level is changed from “L” level to high level (“H” level) (S106). Then, the correction unit 74 executes correction of the data Dp (S107). The correction process executed by the correction unit 74 will be described later.

一方、差Diffが、所定値B1より小さい場合(S105:NO)、つまり、タッピングが無と判定された場合、オフセット調整処理が実行される(S108)。   On the other hand, if the difference Diff is smaller than the predetermined value B1 (S105: NO), that is, if it is determined that there is no tapping, an offset adjustment process is executed (S108).

<<オフセット調整処理について>>
ここで、オフセット調整処理(S108)の一例を、図8に示すフローチャートを参照しつつ説明する。
<< About offset adjustment processing >>
Here, an example of the offset adjustment process (S108) will be described with reference to the flowchart shown in FIG.

まず、制御部90は、出力電圧Voutのオフセットがキャンセルされるよう、可変容量31の容量値Caを、現在の容量値C1から容量値C2へと変更するための変更指示を出力する(S200)。なお、容量値C2は、仮に現在のオフセットが“正”の場合、オフセットを減少させるような容量値となる。一方、現在のオフセットが“負”の場合、オフセットを増加させるような容量値となる。また、制御部90から出力される変更指示は、インターフェース回路36を介して制御回路37に送信される。そして、制御回路37は、変更指示に基づいてレジスタ32のデータを更新するため、可変容量31の容量値Caは、容量値C2に変更される。なお、以下、容量値Caが変更される際には同様の処理が実行されるが、適宜省略する。   First, the control unit 90 outputs a change instruction for changing the capacitance value Ca of the variable capacitor 31 from the current capacitance value C1 to the capacitance value C2 so that the offset of the output voltage Vout is canceled (S200). . The capacitance value C2 is a capacitance value that decreases the offset if the current offset is “positive”. On the other hand, when the current offset is “negative”, the capacitance value increases the offset. In addition, the change instruction output from the control unit 90 is transmitted to the control circuit 37 via the interface circuit 36. Since the control circuit 37 updates the data in the register 32 based on the change instruction, the capacitance value Ca of the variable capacitor 31 is changed to the capacitance value C2. Hereinafter, when the capacitance value Ca is changed, the same processing is executed, but is omitted as appropriate.

また、容量値Caが容量値C2となると、取得部70は出力電圧Voutを取得し、データAD1としてメモリ60に格納する(S201)。制御部90は、容量値Caを容量値C2から容量値C1へと変更するための変更指示を出力する(S202)。そして、容量値Caが容量値C1となり、処理S103でデータAD0が取得されてから所定時間TAが経過すると、取得部70は、出力電圧Voutを取得してデータAD2としてメモリ60に格納する(S203)。   When the capacitance value Ca becomes the capacitance value C2, the acquisition unit 70 acquires the output voltage Vout and stores it as data AD1 in the memory 60 (S201). The controller 90 outputs a change instruction for changing the capacitance value Ca from the capacitance value C2 to the capacitance value C1 (S202). Then, when the capacitance value Ca becomes the capacitance value C1 and the predetermined time TA has elapsed since the data AD0 was acquired in step S103, the acquisition unit 70 acquires the output voltage Vout and stores it in the memory 60 as the data AD2 (S203). ).

また、判定部91は、データAD0の大きさと、データAD2の大きさとの差が所定のしきい値B2より小さいか否かを判定する(S204)。ここで、所定のしきい値B2は、キャリブレーション中に、指等がタッチスイッチ20の表面に、例えばゆっくりと近づいてきたか否かを判定するための値である。具体的には、図9に示すように、所定時間TA(例えば、100ms)で指がタッチスイッチ20の表面に近づいた際のデータAD2,AD0との差(AD2−AD0)より、所定のしきい値B2は小さくなっている。このため、データAD0,AD2の差が所定のしきい値B2より大きい場合(S204:NO)、つまり、キャリブレーション中に指がタッチスイッチ20の表面に接近している場合、オフセット調整処理は終了され、図7の処理S101が再び実行される。   Further, the determination unit 91 determines whether or not the difference between the size of the data AD0 and the size of the data AD2 is smaller than a predetermined threshold B2 (S204). Here, the predetermined threshold value B2 is a value for determining whether a finger or the like has approached the surface of the touch switch 20 slowly, for example, during calibration. Specifically, as shown in FIG. 9, a predetermined time is determined based on the difference (AD2−AD0) from the data AD2 and AD0 when the finger approaches the surface of the touch switch 20 in a predetermined time TA (for example, 100 ms). The threshold value B2 is small. Therefore, when the difference between the data AD0 and AD2 is larger than the predetermined threshold B2 (S204: NO), that is, when the finger is approaching the surface of the touch switch 20 during the calibration, the offset adjustment process is completed. Then, the process S101 of FIG. 7 is executed again.

一方、データAD0,AD2の差が所定のしきい値B2より小さい場合(S204:YES)、つまり、キャリブレーション中に指がタッチスイッチ20の表面に接近していない場合、オフセット調整処理は継続される。そして、制御部90は、データAD0,AD2のうち、より小さい値のデータが取得された際の容量値が選択されるよう指示を出力する(S205)。この結果、出力電圧Voutにおけるオフセットは小さくなる。そして、処理S205が実行されると、図7の処理S101が再び実行される。   On the other hand, if the difference between the data AD0 and AD2 is smaller than the predetermined threshold B2 (S204: YES), that is, if the finger is not approaching the surface of the touch switch 20 during calibration, the offset adjustment process is continued. The Then, the control unit 90 outputs an instruction to select a capacitance value when a smaller value of data AD0 and AD2 is acquired (S205). As a result, the offset in the output voltage Vout is reduced. And if process S205 is performed, process S101 of FIG. 7 will be performed again.

したがって、上述した処理が実行されることにより、タッピングや指の接近等の影響を抑制しつつ、オフセットをキャンセルすることができる。   Therefore, by executing the above-described processing, it is possible to cancel the offset while suppressing influences such as tapping and finger approach.

<<補正処理について>>
ここで、補正部74が実行する補正処理の詳細について説明する。例えば、起動時にタッチスイッチ20がタッチされていないと、データDpは、“タッチされていない状態”での値となるため、精度良くタッピング判定(S105)がされることになる。
<< About correction processing >>
Here, details of the correction processing executed by the correction unit 74 will be described. For example, if the touch switch 20 is not touched at the time of activation, the data Dp has a value in the “not touched” state, so that the tapping determination (S105) is made with high accuracy.

しかしながら、起動時おいて、タッチスイッチ20が指でタッチされている場合、データDpの値は、タッチされていない時と比べ非常に大きな値となる。このようなデータDpに基づいて、タッピング判定(S105)が実行されると、データAD0の値が所望の値であっても、タッピングがされたと判定されてしまう。そこで、補正部74は、データDpが、タッチスイッチ20が指でタッチされている場合のデータであっても、精度よくタッピング判定が実行されるよう、データDpを補正する。具体的には、補正部74は、データDpが、データAD0の値に近づく(漸近する)ように、データDpを補正する。なお、この際、補正部74は、データDpの値とデータAD0の値との差Diffが大きくなるほど、データDpが出力電圧Voutの値に近づく割合が大きくなるように、データDpを補正する。   However, when the touch switch 20 is touched with a finger at the time of activation, the value of the data Dp is a very large value compared to when the touch switch 20 is not touched. When tapping determination (S105) is executed based on such data Dp, it is determined that tapping has been performed even if the value of data AD0 is a desired value. Therefore, the correction unit 74 corrects the data Dp so that the tapping determination is accurately performed even when the data Dp is data when the touch switch 20 is touched with a finger. Specifically, the correction unit 74 corrects the data Dp so that the data Dp approaches (asymptotically approaches) the value of the data AD0. At this time, the correction unit 74 corrects the data Dp so that the rate at which the data Dp approaches the value of the output voltage Vout increases as the difference Diff between the value of the data Dp and the value of the data AD0 increases.

図10は、データDpの補正過程の一例を示す図である。例えば、起動時(時刻t0)において、タッチスイッチ20が指でタッチされている場合、データDpの値は非常に大きな値となる。そして、時刻t1においてタッピング判定(S105)がされると、差Diffは所定値B1より大きいため、タッピングフラグは、“H”レベルとなる。この後、データDpがデータAD0に近づくように、例えばデータDpから差Diffに応じた値が減算され、データDPが補正される。なお、差Diffが所定値B1より大きい時刻t1〜時刻t4まで同様の処理が継続される。ただし、時刻t2,t3におけるデータDpの補正値(変化の割合)は、時刻t1の補正値より小さくなる。さらに、時刻t4におけるデータDpの補正値は、時刻t2,t3の補正値よりも小さくなる。そして、時刻t5においては、差Diffは所定値B1より小さくなるため、タッピングフラグは“L”レベルになるとともに、前述したオフセット調整処理が実行されることになる。   FIG. 10 is a diagram illustrating an example of the correction process of the data Dp. For example, when the touch switch 20 is touched with a finger at the time of activation (time t0), the value of the data Dp is a very large value. When the tapping determination is made at time t1 (S105), the difference Diff is larger than the predetermined value B1, so that the tapping flag becomes “H” level. Thereafter, for example, a value corresponding to the difference Diff is subtracted from the data Dp so that the data Dp approaches the data AD0, and the data DP is corrected. The same process is continued from time t1 to time t4 when the difference Diff is greater than the predetermined value B1. However, the correction value (change ratio) of the data Dp at times t2 and t3 is smaller than the correction value at time t1. Furthermore, the correction value of the data Dp at time t4 is smaller than the correction values at time t2 and t3. At time t5, since the difference Diff is smaller than the predetermined value B1, the tapping flag is set to the “L” level, and the above-described offset adjustment process is executed.

このような補正処理が実行されるため、本実施形態では、精度良くタッピングを検出することができる。   Since such correction processing is executed, in this embodiment, tapping can be detected with high accuracy.

<<データ取得時のチャンネル数について>>
ここで、キャリブレーションが実行されている際に取得されるデータAD0等のチャンネル数について説明する。ここでは、図11に示すように、データAD0〜AD2のそれぞれを取得するタイミングで、12チャンネル(Ch0〜Ch11)分の出力電圧Voutを取得することとした。そして、このような場合に、データAD0を取得してからデータAD2を取得するまで、所定時間TAだけ間隔を空けると、キャリブレーションの時間が長くなる。つまり、通常計測間の間隔も長くなるため、タッチスイッチ20の操作のレスポンスが遅くなってしまう。
<< About the number of channels when acquiring data >>
Here, the number of channels such as data AD0 acquired when the calibration is executed will be described. Here, as shown in FIG. 11, the output voltage Vout for 12 channels (Ch0 to Ch11) is acquired at the timing of acquiring each of the data AD0 to AD2. In such a case, if the interval of the predetermined time TA is obtained from the acquisition of the data AD0 to the acquisition of the data AD2, the calibration time becomes longer. That is, since the interval between normal measurements also becomes long, the response of operation of the touch switch 20 will become slow.

そこで、データAD0,AD2の取得のタイミングを所定時間TAだけ離しつつ、レスポンスを向上させるために、各チャンネルの出力電圧Voutを図12に示すように取得することが好ましい。   Therefore, it is preferable to acquire the output voltage Vout of each channel as shown in FIG. 12 in order to improve the response while separating the acquisition timing of the data AD0 and AD2 by a predetermined time TA.

図12では、 “キャリブレーションA”が実行される際には、取得部70は、チャンネルCh0,Ch1のデータAD0,AD1を取得し、チャンネルCh6,Ch7のデータAD2を取得する。そして、判定部91は、以前に取得されたチャンネルCh6,Ch7のデータAD0と、今回取得したチャンネルCh6,Ch7のデータAD2を用いて判定処理を実行する(S204)。   In FIG. 12, when “calibration A” is executed, the acquisition unit 70 acquires data AD0 and AD1 of channels Ch0 and Ch1, and acquires data AD2 of channels Ch6 and Ch7. Then, the determination unit 91 executes determination processing using the data AD0 of the channels Ch6 and Ch7 acquired previously and the data AD2 of the channels Ch6 and Ch7 acquired this time (S204).

したがって、“キャリブレーションA”で取得されたチャンネルCh0,Ch1のデータAD0は、“キャリブレーションD”でチャンネルCh0,Ch1のデータAD2が取得された際に判定される。なお、 “キャリブレーションA”でチャンネルCh0,Ch1のデータAD0が取得されてから、“キャリブレーションD”でチャンネルCh0,Ch1のデータAD2が取得されるまでは、所定時間TAより長くなるよう設計されていることとする。   Accordingly, the data AD0 of the channels Ch0 and Ch1 acquired by “Calibration A” is determined when the data AD2 of the channels Ch0 and Ch1 is acquired by “Calibration D”. It is designed to be longer than the predetermined time TA from when the data AD0 of the channels Ch0 and Ch1 is acquired by “Calibration A” until the data AD2 of the channels Ch0 and Ch1 is acquired by “Calibration D”. Suppose that

このように、あるチャンネル(例えば、チャンネルCh0)に対するデータAD0の取得のタイミングと、データAD2の取得のタイミングとを別のキャリブレーション処理で行うことにより、指の接近等の影響を抑制しつつ、タッチスイッチ20のレスポンスを向上させることが可能となる。   In this way, by performing the acquisition timing of the data AD0 for a certain channel (for example, the channel Ch0) and the acquisition timing of the data AD2 by different calibration processes, while suppressing the influence of the approach of the finger, etc. The response of the touch switch 20 can be improved.

<<信号処理回路の他の実施形態>>
図13は、信号処理回路の第2の実施形態の一例を示す図である。信号処理回路200は、信号処理回路21の各ブロックに加え、信号生成回路210を更に含んで構成される。なお、信号処理回路21,200で同じ符号の付されているブロックは同じであるため、詳細な説明は省略する。
<< Other Embodiments of Signal Processing Circuit >>
FIG. 13 is a diagram illustrating an example of the second embodiment of the signal processing circuit. The signal processing circuit 200 further includes a signal generation circuit 210 in addition to each block of the signal processing circuit 21. In addition, since the block with the same code | symbol in the signal processing circuits 21 and 200 is the same, detailed description is abbreviate | omitted.

信号生成回路210は、デジタル化された出力電圧Voutに基づいて、キャリブレーションの指示や、タッチダウン処理の開始を指示する信号を生成する。信号生成回路210は、例えば、図14に示すように、出力電圧Voutが、タッチスイッチ20(センス線に形成されるタッチセンサ)が触られたか否かを判定するための所定の電圧V1より高い場合、タッチダウン処理を開始させるための指示信号S1を出力する。また、信号生成回路210は、取得した出力電圧Voutが、連続してi回だけ電圧V2(>0)から電圧V1までの範囲に入るか、連続してj回だけ電圧−V2より低くなると、キャリブレーションを開始させるための指示信号S2を出力する。なお、電圧V2は、出力電圧Voutの正側のノイズレベル(ノイズフロア)より高い所定の電圧(例えば、ノイズレベルの2倍の値)であり、電圧−V2も、負側のノイズレベルより低い所定の電圧である。   Based on the digitized output voltage Vout, the signal generation circuit 210 generates a signal for instructing calibration or initiating touchdown processing. In the signal generation circuit 210, for example, as shown in FIG. 14, the output voltage Vout is higher than a predetermined voltage V1 for determining whether or not the touch switch 20 (touch sensor formed on the sense line) is touched. In this case, an instruction signal S1 for starting the touchdown process is output. In addition, the signal generation circuit 210 enters the range from the voltage V2 (> 0) to the voltage V1 only i times continuously or becomes lower than the voltage -V2 only j times continuously. An instruction signal S2 for starting calibration is output. The voltage V2 is a predetermined voltage (for example, a value twice the noise level) higher than the positive noise level (noise floor) of the output voltage Vout, and the voltage -V2 is also lower than the negative noise level. It is a predetermined voltage.

制御回路211は、マイコン23からの各種指示や、信号生成回路210からのキャリブレーションの指示に基づいて、マルチプレクサ30、レジスタ32、及び駆動回路33を制御する。   The control circuit 211 controls the multiplexer 30, the register 32, and the drive circuit 33 based on various instructions from the microcomputer 23 and a calibration instruction from the signal generation circuit 210.

==信号生成回路210の詳細==
信号生成回路210は、図15に示すように、ラッチ回路220、比較回路221〜224、240,241、カウンタ230,231、AND回路250、NO回路251〜253、及びインバータ254,255を含んで構成される。
== Details of Signal Generation Circuit 210 ==
As shown in FIG. 15, the signal generation circuit 210 includes a latch circuit 220, comparison circuits 221 to 224, 240 and 241, counters 230 and 231, an AND circuit 250, NO circuits 251 to 253, and inverters 254 and 255. Composed.

ラッチ回路220(取得部)は、例えば、クロック信号CLKが“H”レベルとなる毎に、デジタル化された出力電圧Voutをラッチ(記憶)する。   The latch circuit 220 (acquisition unit), for example, latches (stores) the digitized output voltage Vout every time the clock signal CLK becomes “H” level.

比較回路221,222及びAND回路250は、ラッチされた出力電圧Voutが、電圧V2(第1の値)から電圧V1(第2の値)の範囲内にあるか否かを判定する。そして、AND回路250は、出力電圧Voutが、電圧V2から電圧V1の範囲内にある場合には“H”レベルの信号を出力する。なお、比較回路221,222及びAND回路250は、第1判定部に相当する。   The comparison circuits 221 and 222 and the AND circuit 250 determine whether or not the latched output voltage Vout is within the range of the voltage V2 (first value) to the voltage V1 (second value). The AND circuit 250 outputs an “H” level signal when the output voltage Vout is within the range from the voltage V2 to the voltage V1. Note that the comparison circuits 221 and 222 and the AND circuit 250 correspond to a first determination unit.

カウンタ230は、AND回路250が“H”レベルの信号を出力している際に、クロック信号DCLKが“H”レベルとなるとカウント値Nを“1”だけインクリメントする。なお、クロック信号DCLKは、クロック信号CLKが遅延回路(不図示)により遅延された信号である。   The counter 230 increments the count value N by “1” when the clock signal DCLK becomes “H” level while the AND circuit 250 outputs the “H” level signal. The clock signal DCLK is a signal obtained by delaying the clock signal CLK by a delay circuit (not shown).

比較回路240は、カウント値Nが“i”(第1の回数)となると、“H”レベルの信号を出力する。   The comparison circuit 240 outputs an “H” level signal when the count value N reaches “i” (first number of times).

OR回路251は、AND回路250からの信号が“L”レベルとなるか、比較回路240からの信号が“L”レベルとなると、カウンタ230のカウント値Nをリセット(N=“0”)する。   The OR circuit 251 resets the count value N of the counter 230 (N = “0”) when the signal from the AND circuit 250 becomes “L” level or the signal from the comparison circuit 240 becomes “L” level. .

したがって、ラッチ回路220でラッチされる出力電圧Voutが、連続して“i”回だけ電圧V2から電圧V1の範囲内に入る場合のみ、“H”レベルの信号が比較回路240から出力される。   Accordingly, a signal of “H” level is output from the comparison circuit 240 only when the output voltage Vout latched by the latch circuit 220 is continuously “i” times within the range of the voltage V2 to the voltage V1.

比較回路223は、ラッチされた出力電圧Voutと、電圧V1とを比較し、出力電圧Voutが電圧V1より高い場合、“H”レベルの信号、つまり、タッチ処理を開始させるための指示信号S1を出力する。   The comparison circuit 223 compares the latched output voltage Vout with the voltage V1. When the output voltage Vout is higher than the voltage V1, the comparison circuit 223 outputs an “H” level signal, that is, an instruction signal S1 for starting the touch processing. Output.

比較回路224(第2判定部)は、出力電圧Voutと、電圧−V2(第3の値)とを比較し、出力電圧Voutが電圧−V2より低い場合、“H”レベルの信号を出力する。   The comparison circuit 224 (second determination unit) compares the output voltage Vout with the voltage −V2 (third value), and outputs an “H” level signal when the output voltage Vout is lower than the voltage −V2. .

カウンタ231は、比較回路224が“H”レベルの信号を出力している際に、クロック信号DCLKが“H”レベルとなるとカウント値Mを“1”だけインクリメントする。   The counter 231 increments the count value M by “1” when the clock signal DCLK becomes “H” level while the comparison circuit 224 outputs the “H” level signal.

比較回路241は、カウント値Mが“j” (第2の回数)となると、“H”レベルの信号を出力する。   When the count value M reaches “j” (second number of times), the comparison circuit 241 outputs an “H” level signal.

AND回路254,255、及びOR回路252は、比較回路224の出力が“L”レベルとなるか、比較回路241の出力が“L”レベルとなるか、AND回路250の出力が“H”レベルとなるか、比較回路223の出力が“H”レベルとなると、カウンタ231のカウント値Mをリセット(M=“0”)する。   In the AND circuits 254 and 255 and the OR circuit 252, the output of the comparison circuit 224 becomes “L” level, the output of the comparison circuit 241 becomes “L” level, or the output of the AND circuit 250 becomes “H” level. When the output of the comparison circuit 223 becomes “H” level, the count value M of the counter 231 is reset (M = “0”).

したがって、ラッチ回路220でラッチされる出力電圧Voutが、連続して“j”回だけ電圧−V2より低くなる場合のみ、“H”レベルの信号が比較回路241から出力される。   Therefore, the “H” level signal is output from the comparison circuit 241 only when the output voltage Vout latched by the latch circuit 220 becomes lower than the voltage −V2 “j” times continuously.

OR回路253は、比較回路240または比較回路241の出力の何れかが“H”レベルとなると、“H”レベルの信号、つまりキャリブレーションを開始させるための指示信号S2を出力する。なお、比較回路240,241、OR回路253は、調整部に相当する。   The OR circuit 253 outputs an “H” level signal, that is, an instruction signal S2 for starting calibration when either of the outputs of the comparison circuit 240 or the comparison circuit 241 becomes “H” level. Note that the comparison circuits 240 and 241 and the OR circuit 253 correspond to an adjustment unit.

==信号処理回路200の動作の一例==
図16は、信号処理回路200の動作(オフセット調整過程)の一例を示す図である。なお、ここでは、前述の“i”の値を例えば“5”とし、“j”の値を例えば“4”とする。また、ここでは、時刻t10〜t30のそれぞれのタイミングでクロック信号CLKが“H”レベルになることとする。
== Example of Operation of Signal Processing Circuit 200 ==
FIG. 16 is a diagram illustrating an example of the operation (offset adjustment process) of the signal processing circuit 200. Here, the value of “i” described above is, for example, “5”, and the value of “j” is, for example, “4”. Here, it is assumed that the clock signal CLK becomes “H” level at each timing from time t10 to time t30.

時刻t10〜t14までは、出力電圧Voutは、V2<Vout<V1の範囲にあるため、信号生成回路210からはキャリブレーションの指示S2等は出力されない。   From time t10 to t14, the output voltage Vout is in the range of V2 <Vout <V1, and therefore the calibration instruction S2 or the like is not output from the signal generation circuit 210.

時刻t15〜t19までの間には、出力電圧VoutがV2<Vout<V1の範囲に入るため、カウント値Nがインクリメントされる。そして、時刻t19となると、カウント値Nが“5”となるため、キャリブレーションの指示信号S2が出力される。この結果、オフセットが調整され、出力電圧Voutはほぼ目標値(0V)となる。   Since the output voltage Vout falls within the range of V2 <Vout <V1 between times t15 and t19, the count value N is incremented. At time t19, since the count value N becomes “5”, the calibration instruction signal S2 is output. As a result, the offset is adjusted and the output voltage Vout becomes substantially the target value (0 V).

時刻t23となると、出力電圧Voutは、電圧V1より高くなるため、タッチダウン処理を指示する指示信号S1が出力される。   At time t23, since the output voltage Vout becomes higher than the voltage V1, the instruction signal S1 instructing the touchdown process is output.

また、時刻t27〜t30までは、出力電圧Voutは電圧−V2より低い状態が続くため、カウント値Mがインクリメントされる。そして、時刻t30となると、カウント値Mが“4”となるため、キャリブレーションの指示信号S2が出力される。この結果、オフセットが調整され、出力電圧Voutは、ほぼ目標値(0V)となる。   Further, since the output voltage Vout remains lower than the voltage −V2 from time t27 to time t30, the count value M is incremented. At time t30, since the count value M is “4”, the calibration instruction signal S2 is output. As a result, the offset is adjusted, and the output voltage Vout becomes substantially the target value (0 V).

このように、信号処理回路200は、出力電圧Voutのオフセットを小さくすることができるため、精度の良い出力電圧Voutが出力される。   Thus, since the signal processing circuit 200 can reduce the offset of the output voltage Vout, the output voltage Vout with high accuracy is output.

<<CPU61の機能ブロックの他の実施形態>>
図17は、信号生成回路211と同様の機能をCPU61bに実現させた場合のCPU61bの機能ブロックの一例を示す図である。
<< Other Embodiments of Functional Block of CPU 61 >>
FIG. 17 is a diagram illustrating an example of functional blocks of the CPU 61b when the CPU 61b realizes the same function as the signal generation circuit 211.

CPU61bは、所定のプログラムを実行することにより、取得部300、判定部301、カウント部302、調整部303を実現する。   The CPU 61b implements an acquisition unit 300, a determination unit 301, a count unit 302, and an adjustment unit 303 by executing a predetermined program.

取得部300は、出力電圧Voutを所定の時間毎に取得する。判定部301は、取得された出力電圧Voutを、電圧V1,V2,−V2と比較し、出力電圧Voutが図14に示す範囲にあるかを判定する。   The acquisition unit 300 acquires the output voltage Vout every predetermined time. The determination unit 301 compares the acquired output voltage Vout with the voltages V1, V2, and −V2, and determines whether the output voltage Vout is within the range illustrated in FIG.

カウント部302は、出力電圧Voutが、連続して電圧V2から電圧V1までの範囲に入る回数をカウント値Nとし記憶する。さらに、カウント部302は、出力電圧 Voutが、連続して電圧−V2より低くなる回数をカウント値Mとして記憶する。   The count unit 302 stores, as the count value N, the number of times that the output voltage Vout continuously enters the range from the voltage V2 to the voltage V1. Further, the count unit 302 stores the number of times that the output voltage Vout is continuously lower than the voltage −V2 as the count value M.

調整部303は、カウント値Nが“i”となるか、カウント値Mが“j”となると、キャリブレーションを開始させるための指示を出力する。また、調整部300は、出力電圧Voutが所定の電圧V1より高い場合、タッチダウン処理を開始させるための指示を出力する。   The adjustment unit 303 outputs an instruction to start calibration when the count value N becomes “i” or the count value M becomes “j”. Further, when the output voltage Vout is higher than the predetermined voltage V1, the adjustment unit 300 outputs an instruction for starting the touchdown process.

図18は、CPU61bが実行する処理の一例を示すフローチャートである。なお、CPU61bは、信号処理回路21,22を制御する。   FIG. 18 is a flowchart illustrating an example of processing executed by the CPU 61b. The CPU 61b controls the signal processing circuits 21 and 22.

まず、取得部300は、出力電圧Voutを取得する(S300)。判定部301は、出力電圧Voutが、V2<Vout<V1の範囲内に入るか否かを判定する(S301)。出力電圧Voutが、V2<Vout<V1の範囲内に入る場合(S301:YES)、カウント部302は、カウント値“N”をインクリメントし(S302)、カウント値“M”をリセットし(S303)、調整部303は、カウント値Nが“i”となったか否かを判定する(S304)。カウント値Nが“i”となると(S304:YES)、調整部303は、キャリブレーション開始の指示を出力し(S305)、カウント部302は、カウント値Nをリセットする(S306)。一方、カウント値Nが“i”でないと(S304:NO)、処理S300が実行される。   First, the acquisition unit 300 acquires the output voltage Vout (S300). The determination unit 301 determines whether or not the output voltage Vout falls within the range of V2 <Vout <V1 (S301). When the output voltage Vout falls within the range of V2 <Vout <V1 (S301: YES), the count unit 302 increments the count value “N” (S302) and resets the count value “M” (S303). The adjustment unit 303 determines whether or not the count value N is “i” (S304). When the count value N becomes “i” (S304: YES), the adjustment unit 303 outputs an instruction to start calibration (S305), and the count unit 302 resets the count value N (S306). On the other hand, if the count value N is not “i” (S304: NO), the process S300 is executed.

出力電圧Voutが、V2<Vout<V1の範囲内に入らない場合(S301:NO)、カウント部302は、カウント値Nをリセットし(S310)、判定部301は、出力電圧Voutが、電圧V1より大きいか否かを判定する(S311)。そして、出力電圧Voutが、電圧V1より大きい場合(S311:YES)、カウント部302は、カウント値Mをリセットし(S312)、調整部303は、タッチダウン処理の開始指示を出力する(S313)。   When the output voltage Vout does not fall within the range of V2 <Vout <V1 (S301: NO), the count unit 302 resets the count value N (S310), and the determination unit 301 determines that the output voltage Vout is the voltage V1. It is determined whether it is larger (S311). When the output voltage Vout is greater than the voltage V1 (S311: YES), the count unit 302 resets the count value M (S312), and the adjustment unit 303 outputs a touch-down process start instruction (S313). .

出力電圧Voutが、電圧V1より小さい場合(S311:NO)、判定部301は、出力電圧Voutが、電圧−V2より小さいか否かを判定する(S320)。そして、出力電圧Voutが、電圧−V2より小さい場合(S320:YES)、カウント部302は、カウント値Mをインクリメントし(S322)、調整部303は、カウント値Mが“j”となったか否かを判定する(S323)。カウント値Mが“j”となると(S323:YES)、調整部303は、キャリブレーション開始の指示を出力し(S324)、カウント部302は、カウント値Mをリセットする(S325)。一方、カウント値Mが“j”でないと(S323:NO)、処理S300が実行される。また、出力電圧Voutが、電圧−V2より大きい場合(S320:NO)、処理S300が実行される。   When the output voltage Vout is smaller than the voltage V1 (S311: NO), the determination unit 301 determines whether or not the output voltage Vout is smaller than the voltage −V2 (S320). When the output voltage Vout is smaller than the voltage −V2 (S320: YES), the count unit 302 increments the count value M (S322), and the adjustment unit 303 determines whether the count value M has become “j”. Is determined (S323). When the count value M becomes “j” (S323: YES), the adjustment unit 303 outputs an instruction to start calibration (S324), and the count unit 302 resets the count value M (S325). On the other hand, if the count value M is not “j” (S323: NO), the process S300 is executed. Further, when the output voltage Vout is higher than the voltage −V2 (S320: NO), the process S300 is executed.

キャリブレーション開始の指示が出力されると、制御回路37はオフセット調整処理を実行する。このため、出力電圧Voutのオフセットが抑制されることになる。   When an instruction to start calibration is output, the control circuit 37 executes an offset adjustment process. For this reason, the offset of the output voltage Vout is suppressed.

以上、本発明を適用したタッチスイッチ装置10について説明した。本実施形態では、タッピングがない場合にオフセット調整処理が実行される。このため、出力電圧Voutに含まれるオフセットを正しく制御することができる。   The touch switch device 10 to which the present invention is applied has been described above. In the present embodiment, the offset adjustment process is executed when there is no tapping. For this reason, it is possible to correctly control the offset included in the output voltage Vout.

また、起動時にタッチスイッチ20がタッチされている場合には、補正部74がデータDpを補正する。したがって、タッピング判定部81は、精度良くタッピングの有無を判定することができる。   In addition, when the touch switch 20 is touched at the time of activation, the correction unit 74 corrects the data Dp. Therefore, the tapping determination unit 81 can accurately determine the presence or absence of tapping.

また、補正部74は、差Diffが大きいほど、データDpが変化する割合が大きくなるよう、データDpを補正する。したがって、補正部74は、短時間で精度よくデータDpを所望の値(データAD1)に近づけることができる。   Further, the correction unit 74 corrects the data Dp so that the rate of change of the data Dp increases as the difference Diff increases. Therefore, the correction unit 74 can bring the data Dp close to a desired value (data AD1) with high accuracy in a short time.

また、判定部91は、データAD0の大きさと、データAD2の大きさとの差が所定のしきい値B2より大きい場合には、容量値Cpの変更を指示しない。したがって、本実施形態では、指の接近等の影響を抑制しつつ、オフセットをキャンセルすることができる。   Further, when the difference between the size of the data AD0 and the size of the data AD2 is larger than the predetermined threshold B2, the determination unit 91 does not instruct the change of the capacitance value Cp. Therefore, in the present embodiment, it is possible to cancel the offset while suppressing the influence of finger approach and the like.

また、図12に示すように、所定時間TA経過する前に、通常計測が実施される。したがって、タッチスイッチ20のレスポンスを向上させることができる。   Also, as shown in FIG. 12, normal measurement is performed before the predetermined time TA has elapsed. Therefore, the response of the touch switch 20 can be improved.

また、ハードウエアで構成された信号生成回路210を用いても、出力電圧Voutに含まれるオフセットを正しく制御することができる。   Also, the offset included in the output voltage Vout can be correctly controlled using the signal generation circuit 210 configured by hardware.

また、信号生成回路210は、起動時にタッチスイッチ20が触れられていても、出力電圧Voutに含まれるオフセットを正しく制御することができる。   Further, the signal generation circuit 210 can correctly control the offset included in the output voltage Vout even when the touch switch 20 is touched at the time of activation.

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。   In addition, the said Example is for making an understanding of this invention easy, and is not for limiting and interpreting this invention. The present invention can be changed and improved without departing from the gist thereof, and the present invention includes equivalents thereof.

例えば、タッチスイッチ20の代わりに、タッチパネルが用いられていても良い。   For example, a touch panel may be used instead of the touch switch 20.

10 タッチスイッチ装置
20 タッチスイッチ
21,22,200 信号処理回路
23 マイコン
30 マルチプレクサ
31 可変容量
32 レジスタ
33 駆動回路
34 CV変換回路
35 ADコンバータ(ADC)
36 インターフェース(IF)回路
37,211 制御回路
40〜44 コンデンサ
60 メモリ
61 CPU
70,300 取得部
71 計測部
72 タッチタウン処理部
73 校正処理部
74 補正部
80 タッチ判定部
81 タッピング判定部81
82,303 調整部
90 制御部
91,301 判定部
210 信号生成回路
220 ラッチ回路
221〜224,240,241 比較回路
230,231 カウンタ
250 AND回路
251〜253 OR回路
254,255 インバータ
302 カウント部
SW1〜SW4 スイッチ
DESCRIPTION OF SYMBOLS 10 Touch switch apparatus 20 Touch switch 21, 22, 200 Signal processing circuit 23 Microcomputer 30 Multiplexer 31 Variable capacity 32 Register 33 Drive circuit 34 CV conversion circuit 35 AD converter (ADC)
36 Interface (IF) circuit 37, 211 Control circuit 40-44 Capacitor 60 Memory 61 CPU
70,300 Acquisition unit 71 Measurement unit 72 Touch town processing unit 73 Calibration processing unit 74 Correction unit 80 Touch determination unit 81 Tapping determination unit 81
82,303 Adjustment unit 90 Control unit 91,301 Determination unit 210 Signal generation circuit 220 Latch circuit 221-224, 240, 241 Comparison circuit 230, 231 Counter 250 AND circuit 251-253 OR circuit 254, 255 Inverter 302 Count unit SW1- SW4 switch

Claims (8)

容量値を変更可能なコンデンサ及びタッチセンサの容量値に応じた出力電圧を出力するCV変換回路と、前記コンデンサの容量値を調整する調整回路と、を備える電圧出力回路からの前記出力電圧に基づいて、前記調整回路を制御する制御回路であって、
前記CV変換回路が起動されたときの前記出力電圧を第1出力電圧として取得する第1取得部と、
前記出力電圧の取得の指示が入力される毎に、前記出力電圧を前記第2出力電圧として取得する第2取得部と、
前記第1出力電圧に応じた基準値と、前記第2出力電圧との差が所定値より大きいか否かを判定する第1判定部と、
前記差が前記所定値より小さい場合、前記出力電圧のオフセットが除去されるよう前記調整回路に前記コンデンサの容量値を調整させる調整部と、
を備えることを特徴とする制御回路。
Based on the output voltage from the voltage output circuit comprising: a capacitor capable of changing the capacitance value; a CV conversion circuit that outputs an output voltage corresponding to the capacitance value of the touch sensor; and an adjustment circuit that adjusts the capacitance value of the capacitor. A control circuit for controlling the adjustment circuit,
A first acquisition unit that acquires the output voltage when the CV conversion circuit is activated as a first output voltage;
A second acquisition unit that acquires the output voltage as the second output voltage each time an instruction to acquire the output voltage is input;
A first determination unit that determines whether a difference between a reference value corresponding to the first output voltage and the second output voltage is greater than a predetermined value;
When the difference is smaller than the predetermined value, an adjustment unit that causes the adjustment circuit to adjust the capacitance value of the capacitor so that the offset of the output voltage is removed;
A control circuit comprising:
請求項1に記載の制御回路であって、
前記基準値及び前記第2出力電圧の差が前記所定値より大きい場合、前記基準値が前記前記第2出力電圧に近づくように前記基準値を補正する補正部を更に備えること、
を特徴とする制御回路。
The control circuit according to claim 1,
A correction unit that corrects the reference value so that the reference value approaches the second output voltage when the difference between the reference value and the second output voltage is greater than the predetermined value;
A control circuit characterized by.
請求項2に記載の制御回路であって、
前記補正部は、
前記基準値及び前記第2出力電圧の差が前記所定値より大きい場合、前記基準値と前記第2出力電圧との誤差が大きくなるにつれて前記基準値が前記第2出力電圧に近づく割合が大きくなるよう、前記基準値を補正すること、
を特徴とする制御回路。
The control circuit according to claim 2,
The correction unit is
When the difference between the reference value and the second output voltage is greater than the predetermined value, the rate at which the reference value approaches the second output voltage increases as the error between the reference value and the second output voltage increases. Correcting the reference value,
A control circuit characterized by.
請求項1〜3の何れか一項に記載の制御回路であって、
前記調整部は、
前記基準値及び前記第2出力電圧の差が前記所定値より小さい場合、前記出力電圧のオフセットが除去されるよう、前記調整回路に前記コンデンサの容量値を第1容量値から第2容量値に変更させる第1制御部と、
前記コンデンサの容量値が前記第1容量値から前記第2容量値に変更された際の前記出力電圧を第3出力電圧として取得する第3取得部と、
前記調整回路に前記コンデンサの容量値を第2容量値から第1容量値に変更させる第2制御部と、
前記コンデンサの容量値が前記第2容量値から前記第1容量値に変更されつつ、前記第2取得部が前記第2出力電圧を取得してから所定期間経過した後に、前記出力電圧を第4出力電圧として取得する第4取得部と、
前記第2及び第4出力電圧の差が、所定のしきい値より大きいか否かを判定する第2判定部と、
前記第2及び第4出力電圧の差が前記しきい値より小さい場合、前記コンデンサの容量値が、前記第1及び第2容量値のうち前記出力電圧のオフセットが小さくなる容量値となるよう、前記調整回路を制御する第3制御部と、
を含むこと、
を特徴とする制御回路。
The control circuit according to any one of claims 1 to 3,
The adjustment unit is
When the difference between the reference value and the second output voltage is smaller than the predetermined value, the capacitance value of the capacitor is changed from the first capacitance value to the second capacitance value in the adjustment circuit so that the offset of the output voltage is removed. A first control unit to be changed;
A third acquisition unit that acquires, as a third output voltage, the output voltage when the capacitance value of the capacitor is changed from the first capacitance value to the second capacitance value;
A second control unit that causes the adjustment circuit to change the capacitance value of the capacitor from a second capacitance value to a first capacitance value;
The capacitance value of the capacitor is changed from the second capacitance value to the first capacitance value, and after a predetermined period has elapsed since the second acquisition unit acquired the second output voltage, the output voltage is changed to a fourth value. A fourth acquisition unit that acquires the output voltage;
A second determination unit for determining whether a difference between the second and fourth output voltages is greater than a predetermined threshold;
When the difference between the second and fourth output voltages is smaller than the threshold value, the capacitance value of the capacitor is a capacitance value in which the offset of the output voltage is reduced among the first and second capacitance values A third control unit for controlling the adjustment circuit;
Including,
A control circuit characterized by.
請求項4に記載の制御回路であって、
前記第2取得部が前記第2出力電圧を取得してから前記所定期間経過するまでに、前記出力電圧に基づいて、前記タッチセンサが触られたか否かを判定する第3判定部を更に備えること、
を特徴とする制御回路。
The control circuit according to claim 4,
A third determination unit that determines whether or not the touch sensor has been touched based on the output voltage from when the second acquisition unit acquires the second output voltage to when the predetermined period elapses. about,
A control circuit characterized by.
容量値を変更可能なコンデンサ及びタッチセンサの容量値に応じた出力電圧を出力するCV変換回路と、
前記CV変換回路が起動されたときの前記出力電圧を第1出力電圧として取得する第1取得部と、
前記出力電圧の取得の指示が入力される毎に、前記出力電圧を前記第2出力電圧として取得する第2取得部と、
前記第1出力電圧に応じた基準値と、前記第2出力電圧との差が所定値より大きいか否かを判定する第1判定部と、
前記差が前記所定値より小さい場合、前記出力電圧のオフセットが除去されるよう前記コンデンサの容量値を調整する調整部と、
を備えることを特徴とするオフセット調整回路。
A capacitor capable of changing a capacitance value and a CV conversion circuit for outputting an output voltage corresponding to the capacitance value of the touch sensor;
A first acquisition unit that acquires the output voltage when the CV conversion circuit is activated as a first output voltage;
A second acquisition unit that acquires the output voltage as the second output voltage each time an instruction to acquire the output voltage is input;
A first determination unit that determines whether a difference between a reference value corresponding to the first output voltage and the second output voltage is greater than a predetermined value;
When the difference is smaller than the predetermined value, an adjustment unit that adjusts the capacitance value of the capacitor so that the offset of the output voltage is removed;
An offset adjustment circuit comprising:
容量値を変更可能なコンデンサ及びタッチセンサの容量値に応じた出力電圧を出力するCV変換回路と、前記コンデンサの容量値を調整する調整回路と、を備える電圧出力回路からの前記出力電圧に基づいて、前記調整回路を制御する制御回路であって、
前記出力電圧の取得の指示が入力される毎に、前記出力電圧を取得する取得部と、
前記取得部が取得した前記出力電圧が、前記出力電圧の目標値より高い第1の値から、前記タッチセンサが触られたか否かを判定するための第2の値までの所定の範囲内にあるか否かを判定する第1判定部と、
前記取得部が取得した前記出力電圧が、前記所定の範囲内にあることを前記第1判定部が連続して第1の回数だけ判定すると、前記出力電圧のオフセットが除去されるよう前記調整回路に前記コンデンサの容量値を調整させる調整部と、
を備えることを特徴とする制御回路。
Based on the output voltage from the voltage output circuit comprising: a capacitor capable of changing the capacitance value; a CV conversion circuit that outputs an output voltage corresponding to the capacitance value of the touch sensor; and an adjustment circuit that adjusts the capacitance value of the capacitor. A control circuit for controlling the adjustment circuit,
An acquisition unit that acquires the output voltage each time an instruction to acquire the output voltage is input;
The output voltage acquired by the acquisition unit is within a predetermined range from a first value higher than a target value of the output voltage to a second value for determining whether or not the touch sensor is touched. A first determination unit for determining whether or not there is;
The adjustment circuit is configured to remove the offset of the output voltage when the first determination unit continuously determines that the output voltage acquired by the acquisition unit is within the predetermined range by the first number of times. An adjustment unit for adjusting the capacitance value of the capacitor;
A control circuit comprising:
請求項7に記載の制御回路であって、
前記取得部が取得した前記出力電圧が、前記出力電圧の目標値より低い第3の値より低いか否かを判定する第2判定部を更に含み、
前記調整部は、
前記取得部が取得した前記出力電圧が、前記所定の範囲内にあることを前記第1判定部が連続して前記第1の回数だけ判定するか、前記第3の値より低いことを前記第2判定部が連続して第2の回数だけ判定すると、前記出力電圧のオフセットが除去されるよう前記調整回路に前記コンデンサの容量値を調整させること、
を特徴とする制御回路。
The control circuit according to claim 7,
A second determination unit for determining whether the output voltage acquired by the acquisition unit is lower than a third value lower than a target value of the output voltage;
The adjustment unit is
The first determination unit continuously determines that the output voltage acquired by the acquisition unit is within the predetermined range by the first number of times or is lower than the third value. 2 when the determination unit continuously determines the second number of times, the adjustment circuit adjusts the capacitance value of the capacitor so that the offset of the output voltage is removed,
A control circuit characterized by.
JP2012048179A 2012-03-05 2012-03-05 Control circuit and offset adjustment circuit Pending JP2013183435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012048179A JP2013183435A (en) 2012-03-05 2012-03-05 Control circuit and offset adjustment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012048179A JP2013183435A (en) 2012-03-05 2012-03-05 Control circuit and offset adjustment circuit

Publications (1)

Publication Number Publication Date
JP2013183435A true JP2013183435A (en) 2013-09-12

Family

ID=49273774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012048179A Pending JP2013183435A (en) 2012-03-05 2012-03-05 Control circuit and offset adjustment circuit

Country Status (1)

Country Link
JP (1) JP2013183435A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791986B2 (en) 2014-10-06 2017-10-17 Samsung Electronics Co., Ltd. Touch display device for controlling offset capacitance calibration
WO2019044423A1 (en) * 2017-08-31 2019-03-07 オムロン株式会社 Operation device and x-ray photographing unit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011170617A (en) * 2010-02-18 2011-09-01 On Semiconductor Trading Ltd Electrostatic capacity type touch sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011170617A (en) * 2010-02-18 2011-09-01 On Semiconductor Trading Ltd Electrostatic capacity type touch sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791986B2 (en) 2014-10-06 2017-10-17 Samsung Electronics Co., Ltd. Touch display device for controlling offset capacitance calibration
WO2019044423A1 (en) * 2017-08-31 2019-03-07 オムロン株式会社 Operation device and x-ray photographing unit

Similar Documents

Publication Publication Date Title
JP5753235B2 (en) Capacitive touch screen calibration method and capacitive touch device
JP6283106B2 (en) Touch control response method and apparatus
JP6284839B2 (en) Touch input device
JP2011170617A (en) Electrostatic capacity type touch sensor
JP2015011401A (en) Electronic device and control program
JP5371818B2 (en) Display control apparatus, display control method, display control program, and recording medium
EP3006913A1 (en) Physical quantity sensor adjustment method, and physical quantity sensor
JP2016099687A (en) Display device, driving method thereof, and pointing device
JP2016170136A5 (en)
JP2013183435A (en) Control circuit and offset adjustment circuit
US9977521B2 (en) Method for controlling an electronic device equipped with sensing components, and associated apparatus
JP2015132921A (en) Information processing device, display control method and display control program
JPWO2014203598A1 (en) Touch panel controller, integrated circuit, touch panel device, and electronic device
JP6099023B2 (en) Projector system
JP2015011497A (en) Portable terminal device, method for calibrating touch panel, and program
JP2014063279A5 (en)
KR101844848B1 (en) Touch Detection Method and Touch Detection Apparatus
JP2017068584A (en) Input device
JP2017010104A (en) Touch panel device, control method therefor and control program
JP5205942B2 (en) Zero point correction circuit
KR20140104735A (en) Circuit and method for controling of touch sensing system
TWI819750B (en) Synchronization of sensor output samples
JP6484154B2 (en) Input device
JP6219708B2 (en) Touch detection device and touch detection method
JP2016184445A (en) Driver integrated circuit, driving method, and touch display system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160322