JP2013183012A - Photoelectric conversion device and manufacturing method thereof and photoelectric conversion module - Google Patents

Photoelectric conversion device and manufacturing method thereof and photoelectric conversion module Download PDF

Info

Publication number
JP2013183012A
JP2013183012A JP2012045647A JP2012045647A JP2013183012A JP 2013183012 A JP2013183012 A JP 2013183012A JP 2012045647 A JP2012045647 A JP 2012045647A JP 2012045647 A JP2012045647 A JP 2012045647A JP 2013183012 A JP2013183012 A JP 2013183012A
Authority
JP
Japan
Prior art keywords
layer
transparent conductive
type
oxide film
conductive oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012045647A
Other languages
Japanese (ja)
Other versions
JP5677341B2 (en
Inventor
Kyozo Kanemoto
恭三 金本
Hirofumi Konishi
博文 小西
Hidetada Tokioka
秀忠 時岡
Mikio Yamamuka
幹雄 山向
Hiroyuki Fuchigami
宏幸 渕上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012045647A priority Critical patent/JP5677341B2/en
Publication of JP2013183012A publication Critical patent/JP2013183012A/en
Application granted granted Critical
Publication of JP5677341B2 publication Critical patent/JP5677341B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

PROBLEM TO BE SOLVED: To obtain a photoelectric conversion device which exhibits excellent photoelectric conversion efficiency achieved by improving the conductivity of connections made via a transparent conductive oxide film in a photoelectric conversion device, as well as a manufacturing method therefor and a photoelectric conversion module.SOLUTION: The photoelectric conversion device comprises a photoelectric conversion layer including at least a p-type semiconductor layer 6d and an n-type semiconductor layer 4d and at least one side of a laminate structure in the p-type semiconductor layer 6d having an n-type transparent conductive oxide film layer 5b disposed between a p-type transparent conductive oxide film layer 5a disposed on the opposite side of the n-type semiconductor layer 4d and the p-type semiconductor layer 6d in proximity to the p-type semiconductor layer 6d and the p-type transparent conductive oxide film layer 5a and a laminate structure in the n-type semiconductor layer 4d having the p-type transparent conductive oxide film layer 5a disposed between the n-type transparent conductive oxide film layer 5b disposed on the opposite side of the p-type semiconductor layer 6d and the n-type semiconductor layer 4d in proximity to the n-type semiconductor layer 4d and the n-type transparent conductive oxide film layer 5b.

Description

本発明は、光エネルギーを電気エネルギーに変換する光電変換装置とその製造方法、および光電変換モジュールに関する。   The present invention relates to a photoelectric conversion device that converts light energy into electrical energy, a manufacturing method thereof, and a photoelectric conversion module.

光エネルギーを電気エネルギーに変換する光電変換装置では、光電変換効率を高めるために、光吸収波長特性の異なる複数の薄膜光電変換層が積層された積層型薄膜太陽電池が知られている。このような従来の積層型薄膜太陽電池では、例えば透明電極が形成された絶縁性透明基板に薄膜半導体をp型層、i型層およびn型層の順に堆積した光電変換層からなる光電変換素子が複数積層される。そして、裏面電極として反射導電膜を形成して、絶縁性透明基板側からの光入射により光起電力を発生させる。   In a photoelectric conversion device that converts light energy into electric energy, a stacked thin film solar cell in which a plurality of thin film photoelectric conversion layers having different light absorption wavelength characteristics are stacked is known in order to increase photoelectric conversion efficiency. In such a conventional laminated thin film solar cell, for example, a photoelectric conversion element comprising a photoelectric conversion layer in which a thin film semiconductor is deposited in the order of a p-type layer, an i-type layer, and an n-type layer on an insulating transparent substrate on which a transparent electrode is formed. Are stacked. Then, a reflective conductive film is formed as a back electrode, and a photovoltaic force is generated by light incidence from the insulating transparent substrate side.

積層された複数の光電変換素子間で電流を滞りなく伝えるために、光電変換素子間のそれぞれの間には導電性を有する中間層が挿入される。この中間層として、特定の波長領域の光を反射または透過させる光学特性を有した材料が用いられることがある。例えば、GaAs系化合物半導体では、特許文献1に開示されているように、中間層としてバンドギャップの広い高電子濃度n層と高ホール濃度p層によるトンネル接合を利用した低抵抗構造が知られている。   In order to transmit current between the plurality of stacked photoelectric conversion elements without any delay, an intermediate layer having conductivity is inserted between each of the photoelectric conversion elements. As the intermediate layer, a material having an optical characteristic of reflecting or transmitting light in a specific wavelength region may be used. For example, as disclosed in Patent Document 1, a GaAs compound semiconductor has a low resistance structure that uses a tunnel junction formed by a high electron concentration n layer having a wide band gap and a high hole concentration p layer as an intermediate layer. Yes.

一方、一般家庭などへの普及が最も進んでいるSi系光電変換素子においては、このような広バンドギャップのトンネル接合を用いた中間層はない。Si系光電変換素子としては、特許文献2には、中間層の材料としてn型の透明導電性酸化物(TCO)系のZnO、ITOあるいはSnOを用いることが示されている。 On the other hand, in the Si-based photoelectric conversion element that is most widely used in general homes and the like, there is no intermediate layer using such a wide band gap tunnel junction. As a Si-based photoelectric conversion element, Patent Document 2 discloses that n-type transparent conductive oxide (TCO) -based ZnO, ITO, or SnO 2 is used as an intermediate layer material.

特許文献2に開示された技術によれば、n型Siとn型透明導電性酸化物との接合では、n型同士が接合されたn−n接合(以後、p型同士が接合されたp−p接合と併せてこれら同一導電タイプの接合をアイソタイプ(isotype)接合と呼ぶ)となる。また、p型Siとn型透明導電性酸化物との接合では、p型とn型とが接合されたp−n接合(以後、n型とp型とが接合されたn−p接合と併せて異なる導電タイプの接合をアンアイソタイプ(anisotype)接合と呼ぶ)となる。   According to the technique disclosed in Patent Document 2, in the junction between n-type Si and an n-type transparent conductive oxide, an n-n junction in which n-types are joined (hereinafter, p-type in which p-types are joined together). Together with the −p junction, these same conductivity type junctions are referred to as isotype junctions). Further, in the junction of p-type Si and n-type transparent conductive oxide, a p-n junction in which p-type and n-type are joined (hereinafter referred to as an n-p junction in which n-type and p-type are joined). In addition, junctions of different conductivity types are referred to as an anisotype junction).

また、特許文献3に開示された技術によれば、中間層としてn型透明導電性酸化物とp型透明導電性酸化物とのn−p接合を用いる技術が開示されている。特許文献3に示されている技術は、n型Si、p型Siにそれぞれn型透明導電性酸化物、p型透明導電性酸化物のアイソタイプ接合を形成し、一方、透明導電性酸化物同士はアンアイソタイプ接合とするもので、この技術により接合抵抗として300mΩcm以下のレベルへの抵抗低減が可能である。 Further, according to the technique disclosed in Patent Document 3, a technique using an n-p junction of an n-type transparent conductive oxide and a p-type transparent conductive oxide as an intermediate layer is disclosed. The technique disclosed in Patent Document 3 forms n-type transparent conductive oxide and p-type transparent conductive oxide isotype junctions on n-type Si and p-type Si, respectively. Is an anisotype junction, and this technology can reduce the junction resistance to a level of 300 mΩcm 2 or less.

特開平06−061513号公報Japanese Patent Application Laid-Open No. 06-061513 特開2006−120747号公報JP 2006-120747 A 特開2011−181608号公報JP 2011-181608 A

ところで、アンアイソタイプ接合は、キャリアのドーピングを制御して接合界面まで十分なキャリアを発生させることでトンネル生成・再結合を促進して接合抵抗の低減が可能となる。一方、アイソタイプ接合では、用いる材料のバンドギャップ、イオン化ポテンシャルの組み合わせによってはバンド接続部分にポテンシャルのバリアが生じ、界面抵抗が十分に低減できないという問題が生じる。   By the way, in an anisotype junction, tunnel generation and recombination are promoted by controlling carrier doping to generate sufficient carriers up to the junction interface, thereby reducing junction resistance. On the other hand, in the isotype junction, depending on the combination of the band gap and ionization potential of the material to be used, a potential barrier is generated at the band connection portion, which causes a problem that the interface resistance cannot be sufficiently reduced.

さらに界面に格子欠陥や界面準位が発生すると、ここのエネルギーレベルがフェルミ準位に近づくようにバンドが変形されるためポテンシャルバリアがより高くなり、界面準位が増えるほど接合抵抗が高くなる傾向が生じる。   Furthermore, when lattice defects or interface states occur at the interface, the potential barrier becomes higher because the band is deformed so that the energy level here approaches the Fermi level, and the junction resistance tends to increase as the interface state increases. Occurs.

このため、全体としての接合抵抗を100mΩcm以下のレベルにまで低減しようとすると、アイソタイプ接合部分がボトルネックとなって低抵抗化に困難が生じる場合があることが分かった。これにより、特に集光して発電するような電流が大きい場合には、中間層の接続抵抗(接合抵抗)によって出力電圧が低下し、光電変換装置の光変換効率が低下する場合があるという問題があった。 For this reason, it has been found that when the overall junction resistance is reduced to a level of 100 mΩcm 2 or less, the isotype junction portion becomes a bottleneck and difficulty in reducing the resistance may occur. As a result, the output voltage is lowered by the connection resistance (junction resistance) of the intermediate layer, particularly when the current that is collected and generated is large, and the light conversion efficiency of the photoelectric conversion device may decrease. was there.

また、1層の光電変換層を備えた単層光電変換装置においても、透明電極として透明導電性酸化膜を用いた場合の光電変換層との接続抵抗において、同様にアイソタイプ接合部分がボトルネックとなって低抵抗化に困難が生じることがあった。   Further, even in a single-layer photoelectric conversion device including a single photoelectric conversion layer, in the connection resistance with the photoelectric conversion layer when a transparent conductive oxide film is used as a transparent electrode, the isotype junction is similarly a bottleneck. Thus, it may be difficult to reduce the resistance.

本発明は、上記に鑑みてなされたものであって、光電変換装置における透明導電性酸化膜を介した接続の導電性を改善して光電変換効率に優れた光電変換装置とその製造方法、および光電変換モジュールを得ることを目的とする。   The present invention has been made in view of the above, a photoelectric conversion device having improved photoelectric conversion efficiency by improving the conductivity of the connection through the transparent conductive oxide film in the photoelectric conversion device, and a manufacturing method thereof, and An object is to obtain a photoelectric conversion module.

上述した課題を解決し、目的を達成するために、本発明にかかる光電変換装置は、少なくともp型半導体層とn型半導体層とを有する光電変換層と、前記p型半導体層における前記n型半導体層と反対側に配置されたp型透明導電性酸化膜層と前記p型半導体層との間に前記p型半導体層および前記p型透明導電性酸化膜層に接してn型透明導電性酸化膜層が配置された積層構造、または前記n型半導体層における前記p型半導体層と反対側に配置されたn型透明導電性酸化膜層と前記n型半導体層との間に前記n型半導体層および前記n型透明導電性酸化膜層に接してp型透明導電性酸化膜層が配置された積層構造との少なくとも一方を備えること、を特徴とする。   In order to solve the above-described problems and achieve the object, a photoelectric conversion device according to the present invention includes a photoelectric conversion layer having at least a p-type semiconductor layer and an n-type semiconductor layer, and the n-type in the p-type semiconductor layer. An n-type transparent conductive film is in contact with the p-type semiconductor layer and the p-type transparent conductive oxide film layer between a p-type transparent conductive oxide film layer disposed on the opposite side of the semiconductor layer and the p-type semiconductor layer. A stacked structure in which an oxide film layer is disposed, or the n-type semiconductor layer between the n-type semiconductor layer and the n-type transparent conductive oxide film layer disposed on the opposite side to the p-type semiconductor layer in the n-type semiconductor layer. It comprises at least one of a semiconductor layer and a laminated structure in which a p-type transparent conductive oxide film layer is disposed in contact with the n-type transparent conductive oxide film layer.

本発明によれば、光電変換装置における透明導電性酸化膜を介した接続の導電性を改善し、光電変換効率を向上させることができる、という効果を奏する。   ADVANTAGE OF THE INVENTION According to this invention, there exists an effect that the electroconductivity of the connection through the transparent conductive oxide film in a photoelectric conversion apparatus can be improved, and photoelectric conversion efficiency can be improved.

図1は、本発明に係る光電変換装置の実施の形態1の概略構成を示す断面図である。FIG. 1 is a cross-sectional view showing a schematic configuration of a first embodiment of a photoelectric conversion device according to the present invention. 図2は、図1に示される中間層の近傍の層を説明する図であり、図2(a)は中間層の近傍の層を拡大して示す図、図2(b)は図2(a)に示される各層のエネルギーバンドを示す図である。FIG. 2 is a diagram for explaining a layer in the vicinity of the intermediate layer shown in FIG. 1, FIG. 2 (a) is an enlarged view of the layer in the vicinity of the intermediate layer, and FIG. 2 (b) is a diagram in FIG. It is a figure which shows the energy band of each layer shown by a). 図3は、従来構造の中間層の近傍の構成を説明する図であり、図3(a)は従来構造の中間層の近傍の層を拡大して示す図、図3(b)は図3(a)に示される各層のエネルギーバンドを示す図である。3A and 3B are diagrams for explaining the configuration in the vicinity of the intermediate layer of the conventional structure. FIG. 3A is an enlarged view of the layer in the vicinity of the intermediate layer of the conventional structure, and FIG. It is a figure which shows the energy band of each layer shown by (a). 図4は、本発明の実施の形態2にかかる中間層構造における接続抵抗率を、モデル素子を用いて評価した実験結果を示す特性図である。FIG. 4 is a characteristic diagram showing an experimental result of evaluating the connection resistivity in the intermediate layer structure according to the second embodiment of the present invention using a model element. 図5は、本発明の実施の形態2にかかる中間層構造における接続抵抗を測定するためのモデル素子の構造を示す図である。FIG. 5 is a diagram illustrating a structure of a model element for measuring connection resistance in the intermediate layer structure according to the second embodiment of the present invention. 図6は、本発明に係る光電変換装置の実施の形態3の概略構成を示す断面図である。FIG. 6 is a sectional view showing a schematic configuration of Embodiment 3 of the photoelectric conversion apparatus according to the present invention. 図7は、本発明の実施の形態3にかかる光電変換装置の製造方法を示す断面図である。FIG. 7: is sectional drawing which shows the manufacturing method of the photoelectric conversion apparatus concerning Embodiment 3 of this invention.

以下に、本発明に係る光電変換装置とその製造方法、および光電変換モジュールの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。   Embodiments of a photoelectric conversion device, a manufacturing method thereof, and a photoelectric conversion module according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. In the drawings shown below, the scale of each member may be different from the actual scale for easy understanding.

実施の形態1.
図1は、本発明に係る光電変換装置の実施の形態1の概略構成を示す断面図である。図1において、光電変換装置1は、絶縁性および透光性を有する基板2上に、微細な凹凸である表面テクスチャ構造を有する透明電極3、非晶質Si光電変換層4、中間層5、微結晶Si光電変換層6、裏面電極7が順に積層されている。また、基板2上には不純物の阻止層として、必要に応じてアンダーコート層8を形成してもよい。なお、アンダーコート層8の材料は、シリコン酸化膜を用いることができる。
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view showing a schematic configuration of a first embodiment of a photoelectric conversion device according to the present invention. In FIG. 1, a photoelectric conversion device 1 includes a transparent electrode 3 having a surface texture structure that is fine irregularities, an amorphous Si photoelectric conversion layer 4, an intermediate layer 5 on an insulating and translucent substrate 2. A microcrystalline Si photoelectric conversion layer 6 and a back electrode 7 are sequentially stacked. An undercoat layer 8 may be formed on the substrate 2 as an impurity blocking layer as necessary. Note that a silicon oxide film can be used as the material of the undercoat layer 8.

非晶質Si光電変換層4と微結晶Si光電変換層6とはともにSiを主成分とするが、結晶構造の違いにより異なるバンドギャップを有し、従って異なる光吸収波長特性を有する。この光電変換装置1では、非晶質Si光電変換層4の発電素子と微結晶Si光電変換層6の発電素子とが積層方向に直列に接続されている。そして、基板2側から光が入射すると、非晶質Si光電変換層4および微結晶Si光電変換層6で電圧が発生し、その電力が透明電極3と裏面電極7とから取り出される。   Both the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6 are mainly composed of Si, but have different band gaps due to differences in crystal structures, and thus have different light absorption wavelength characteristics. In this photoelectric conversion device 1, the power generation element of the amorphous Si photoelectric conversion layer 4 and the power generation element of the microcrystalline Si photoelectric conversion layer 6 are connected in series in the stacking direction. When light enters from the substrate 2 side, a voltage is generated in the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6, and the electric power is extracted from the transparent electrode 3 and the back electrode 7.

この光電変換装置1はタンデム型太陽電池を構成する。そして、この光電変換装置1は、光を入射する側に主として短い波長の光を吸収して電気エネルギーに変換するバンドギャップの大きい非晶質Si光電変換層4、裏面側に非晶質Si光電変換層4よりも長い波長の光を吸収して電気エネルギーに変換するバンドギャップの小さい微結晶Si光電変換層6が配置される。   This photoelectric conversion device 1 constitutes a tandem solar cell. The photoelectric conversion device 1 includes an amorphous Si photoelectric conversion layer 4 having a large band gap that absorbs light of a short wavelength mainly on the light incident side and converts the light into electric energy, and an amorphous Si photoelectric conversion on the back side. A microcrystalline Si photoelectric conversion layer 6 having a small band gap that absorbs light having a wavelength longer than that of the conversion layer 4 and converts the light into electric energy is disposed.

なお、本実施の形態1では、積層された光電変換層の光吸収波長特性を異ならせるために、非晶質Si光電変換層4と微結晶Si光電変換層6を用い、結晶化率を互いに異ならせる方法について説明したが、光電変換層の元素組成を互いに異ならせるようにしてもよい。例えば、Si半導体層に添加するGeやCの割合を変化させ、バンドギャップを調整して積層する光電変換層で光吸収波長特性が異なるように調整してもよい。また、積層される光電変換層は3つ以上としてもよい。その場合、中間層5が各光電変換層の間にあるように2つ以上ある構成としてもよい。また、基板2からの積層順序を反対として、基板2と反対側の膜面側から光を入射する構成としてもよい。膜面側から光を入射する場合、基板2は透明でなくてよい。   In the first embodiment, the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6 are used in order to make the light absorption wavelength characteristics of the stacked photoelectric conversion layers different, and the crystallization rate is mutually changed. Although the method of making it different was demonstrated, you may make it make the elemental composition of a photoelectric converting layer mutually differ. For example, the ratio of Ge or C added to the Si semiconductor layer may be changed, and the band gap may be adjusted to adjust the light absorption wavelength characteristics of the stacked photoelectric conversion layers. In addition, three or more photoelectric conversion layers may be stacked. In that case, it is good also as a structure which has two or more so that the intermediate | middle layer 5 may exist between each photoelectric converting layer. Alternatively, the stacking order from the substrate 2 may be reversed, and light may be incident from the film surface side opposite to the substrate 2. When light is incident from the film surface side, the substrate 2 does not have to be transparent.

非晶質Si光電変換層4は、基板2側から順にp型非晶質Si半導体層4a、i型非晶質Si半導体層4b、n型非晶質Si半導体層4cが積層された層で構成されている。またp型非晶質Si半導体層4aとi型非晶質Si半導体層4bとの間にi型非晶質Si半導体層を挿入してもよい。微結晶Si光電変換層6は、基板2側から順に、p型微結晶Si半導体層6a、i型微結晶Si半導体層6b、n型微結晶Si半導体層6cが積層された層で構成されている。   The amorphous Si photoelectric conversion layer 4 is a layer in which a p-type amorphous Si semiconductor layer 4a, an i-type amorphous Si semiconductor layer 4b, and an n-type amorphous Si semiconductor layer 4c are stacked in this order from the substrate 2 side. It is configured. Further, an i-type amorphous Si semiconductor layer may be inserted between the p-type amorphous Si semiconductor layer 4a and the i-type amorphous Si semiconductor layer 4b. The microcrystalline Si photoelectric conversion layer 6 is composed of a layer in which a p-type microcrystalline Si semiconductor layer 6a, an i-type microcrystalline Si semiconductor layer 6b, and an n-type microcrystalline Si semiconductor layer 6c are stacked in this order from the substrate 2 side. Yes.

なお、中間層5とn型非晶質Si半導体層4cとの間にn型非晶質Si半導体層4cよりもキャリア密度が高いn型非晶質Si半導体層4dを挿入するようにしてもよい。また、中間層5とp型微結晶Si半導体層6aとの間にp型微結晶Si半導体層6aよりもキャリア密度が高いp型微結晶Si半導体層6dを挿入するようにしてもよい。ここでは、n型非晶質Si半導体層4dおよびp型微結晶Si半導体層6dを備える場合を例に説明する。   An n-type amorphous Si semiconductor layer 4d having a carrier density higher than that of the n-type amorphous Si semiconductor layer 4c may be inserted between the intermediate layer 5 and the n-type amorphous Si semiconductor layer 4c. Good. Further, a p-type microcrystalline Si semiconductor layer 6d having a carrier density higher than that of the p-type microcrystalline Si semiconductor layer 6a may be inserted between the intermediate layer 5 and the p-type microcrystalline Si semiconductor layer 6a. Here, a case where the n-type amorphous Si semiconductor layer 4d and the p-type microcrystalline Si semiconductor layer 6d are provided will be described as an example.

裏面電極7はたとえばAlやAl合金などの反射率の高い金属を使用する。Alの代わりにAgを用いてもよい。反射性能に優れた裏面電極7を用いると、微結晶Si光電変換層6を透過した光は裏面電極7により再び微結晶Si光電変換層6側に反射されて光電変換されるので変換効率が向上する。光電変換される波長域の光を効果的に反射するために図のように裏面電極7とn型微結晶Si半導体層6cとの間に適当な光学特性を有するZnOなどの透明導電層11を挿入してもよい。なお、以下に示す中間層5以外の構成については、従来公知の方法により基板2上に順次積層形成される。   For the back electrode 7, for example, a metal having high reflectivity such as Al or Al alloy is used. Ag may be used instead of Al. When the back electrode 7 having excellent reflection performance is used, the light transmitted through the microcrystalline Si photoelectric conversion layer 6 is reflected again by the back electrode 7 toward the microcrystalline Si photoelectric conversion layer 6 and is photoelectrically converted, thereby improving the conversion efficiency. To do. A transparent conductive layer 11 such as ZnO having appropriate optical characteristics is provided between the back electrode 7 and the n-type microcrystalline Si semiconductor layer 6c as shown in FIG. It may be inserted. In addition, about structures other than the intermediate | middle layer 5 shown below, it laminates | stacks sequentially on the board | substrate 2 by a conventionally well-known method.

非晶質Si光電変換層4のn型非晶質Si半導体層4dと微結晶Si光電変換層6のp型微結晶Si半導体層6dとの間には、n型非晶質Si半導体層4d側から順にp型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとが積層された中間層5が配置されている。すなわち、n型非晶質Si半導体層4dにはp型透明導電性酸化膜層5aが接している。また、p型微結晶Si半導体層6dにはn型透明導電性酸化膜層5bが接している。また、p型透明導電性酸化膜層5aにはn型透明導電性酸化膜層5bが接している。   Between the n-type amorphous Si semiconductor layer 4d of the amorphous Si photoelectric conversion layer 4 and the p-type microcrystalline Si semiconductor layer 6d of the microcrystalline Si photoelectric conversion layer 6, there is an n-type amorphous Si semiconductor layer 4d. An intermediate layer 5 in which a p-type transparent conductive oxide film layer 5a and an n-type transparent conductive oxide film layer 5b are stacked in this order is disposed. That is, the p-type transparent conductive oxide film layer 5a is in contact with the n-type amorphous Si semiconductor layer 4d. Further, the n-type transparent conductive oxide film layer 5b is in contact with the p-type microcrystalline Si semiconductor layer 6d. The p-type transparent conductive oxide film layer 5a is in contact with the n-type transparent conductive oxide film layer 5b.

中間層5は非晶質Si光電変換層4と微結晶Si光電変換層6とに挟まれた層である。中間層5は非晶質Si光電変換層4で吸収されなかった光を微結晶Si光電変換層6側に透過する必要がある。このために、中間層5のバンドギャップは少なくとも非晶質Si光電変換層4のバンドギャップより広くしておく必要がある。このため、中間層5は、ここでは1.7eV以上、好ましくは2.0eV以上のバンドギャップが必要である。   The intermediate layer 5 is a layer sandwiched between the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6. The intermediate layer 5 needs to transmit light that has not been absorbed by the amorphous Si photoelectric conversion layer 4 to the microcrystalline Si photoelectric conversion layer 6 side. For this reason, the band gap of the intermediate layer 5 needs to be at least wider than the band gap of the amorphous Si photoelectric conversion layer 4. For this reason, the intermediate layer 5 needs a band gap of 1.7 eV or more, preferably 2.0 eV or more here.

それと同時に、中間層5は非晶質Si光電変換層4と微結晶Si光電変換層6との間を電気的に導通させる必要がある。また、中間層5が微結晶Si光電変換層6で吸収する波長域の光を透過する一方、非晶質Si光電変換層4で吸収する波長域の光を非晶質Si光電変換層4側に反射する光学特性を備えると、非晶質Si光電変換層4を通過した光が再び非晶質Si光電変換層4を通過して光電変換されるので変換効率が向上する。   At the same time, the intermediate layer 5 needs to electrically connect the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6. The intermediate layer 5 transmits light in the wavelength region absorbed by the microcrystalline Si photoelectric conversion layer 6, while the light in the wavelength region absorbed by the amorphous Si photoelectric conversion layer 4 transmits the light in the amorphous Si photoelectric conversion layer 4 side. If the optical characteristic is reflected, the light passing through the amorphous Si photoelectric conversion layer 4 passes through the amorphous Si photoelectric conversion layer 4 again and undergoes photoelectric conversion, so that the conversion efficiency is improved.

中間層5は、その両側に接合された非晶質Si光電変換層4と微結晶Si光電変換層6との間のキャリアを滞りなく伝えなければならないため、キャリア伝導性が必須である。非晶質Si光電変換層4と微結晶Si光電変換層6との間でキャリア伝導が妨げられると、実効的な素子間接続抵抗が高くなり、太陽電池の曲線因子(Fill Factor:FF)が低下し、結果として発電効率が低下する。そのため中間層5は、透過率とキャリア導電率を両立させなければならない。   Since the intermediate layer 5 must transmit carriers between the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6 bonded to both sides of the intermediate layer 5 without any delay, carrier conductivity is essential. If carrier conduction is hindered between the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6, the effective inter-element connection resistance increases, and the fill factor (FF) of the solar cell is increased. As a result, the power generation efficiency decreases. Therefore, the intermediate layer 5 must satisfy both the transmittance and the carrier conductivity.

図2は、図1に示される中間層5の近傍の層を説明する図である。図2(a)は、中間層5の近傍の層を拡大して示す図である。図2(b)は、図2(a)に示される各層のエネルギーバンドを示す図である。矢印はp型微結晶Si半導体層6d側からn型非晶質Si半導体層4dに向けて電流を流した時のそれぞれの領域のキャリアの流れを示している。本実施の形態における中間層5の構造は、図1および図2(a)に示されるように、n型非晶質Si半導体層4dとp型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとp型微結晶Si半導体層6dとがこの順で積層された接合構造(以下、n型非晶質Si半導体層4d/p型透明導電性酸化膜層5a/n型透明導電性酸化膜層5b/p型微結晶Si半導体層6dと記載する場合がある)である。すなわち、本実施の形態における中間層5の構造は、n型非晶質Si半導体層4d/p型透明導電性酸化膜層5aのアンアイソタイプ接合、p型透明導電性酸化膜層5a/n型透明導電性酸化膜層5bのアンアイソタイプ接合、n型透明導電性酸化膜層5b/p型微結晶Si半導体層6dのアンアイソタイプ接合の3つのアンアイソタイプ接合が組み合わされている。   FIG. 2 is a diagram for explaining a layer in the vicinity of the intermediate layer 5 shown in FIG. FIG. 2A is an enlarged view showing a layer near the intermediate layer 5. FIG. 2B is a diagram showing energy bands of the layers shown in FIG. The arrows indicate the carrier flows in the respective regions when a current flows from the p-type microcrystalline Si semiconductor layer 6d side toward the n-type amorphous Si semiconductor layer 4d. As shown in FIG. 1 and FIG. 2A, the structure of the intermediate layer 5 in the present embodiment is an n-type amorphous Si semiconductor layer 4d, a p-type transparent conductive oxide film layer 5a, and an n-type transparent conductive layer. Junction structure (hereinafter referred to as n-type amorphous Si semiconductor layer 4d / p-type transparent conductive oxide film layer 5a / n-type transparent) in which the conductive oxide film layer 5b and the p-type microcrystalline Si semiconductor layer 6d are laminated in this order. The conductive oxide film layer 5b / p-type microcrystalline Si semiconductor layer 6d may be described). That is, the structure of the intermediate layer 5 in the present embodiment is that the n-type amorphous Si semiconductor layer 4d / p-type transparent conductive oxide film layer 5a is an anisotype junction, the p-type transparent conductive oxide film layer 5a / n-type. Three anisotype junctions are combined, that is, an anisotype junction of the transparent conductive oxide film layer 5b and an anisotype junction of the n-type transparent conductive oxide film layer 5b / p-type microcrystalline Si semiconductor layer 6d.

また、p型透明導電性酸化膜層5a、n型透明導電性酸化膜層5bともに、非晶質Si光電変換層4のバンドギャップよりも大きなバンドギャップを有する。p型透明導電性酸化膜層5a、n型透明導電性酸化膜層5bともに、これらの光の入射する側の最も近くに位置する光電変換層の光吸収エネルギーに対応するバンドギャップよりも大きなバンドギャップを有するようにするとよい。   Further, both the p-type transparent conductive oxide film layer 5 a and the n-type transparent conductive oxide film layer 5 b have a band gap larger than the band gap of the amorphous Si photoelectric conversion layer 4. Both the p-type transparent conductive oxide film layer 5a and the n-type transparent conductive oxide film layer 5b have a band larger than the band gap corresponding to the light absorption energy of the photoelectric conversion layer located closest to the light incident side. It is preferable to have a gap.

図2においては、p型透明導電性酸化膜層5aとしてはLiをドープしたNiO層、n型透明導電性酸化膜層5bとしてはZnをドープしたIn層(インジウム酸化物を主成分に酸化亜鉛を少量含む材料、以下にInZnO層と記述)を用いた例を示した。 In FIG. 2, as the p-type transparent conductive oxide film layer 5a, a NiO layer doped with Li, and as the n-type transparent conductive oxide film layer 5b, an In 2 O 3 layer doped with Zn (mainly composed of indium oxide). In this example, a material containing a small amount of zinc oxide is used, and an InZnO layer is described below.

p型透明導電性酸化膜層5aとしてのLiをドープしたNiO層は、原子組成比率20%の濃度でLiをドープしたNiOターゲットを用いて、RF(radio frequency)スパッタリング法によりたとえば10nmの膜厚で成膜した。成膜時の雰囲気にはArに酸素を流量比で5%加えたガスを用いた。   The NiO layer doped with Li as the p-type transparent conductive oxide film layer 5a has a film thickness of, for example, 10 nm by RF (radio frequency) sputtering using a NiO target doped with Li at a concentration of 20% in atomic composition ratio. The film was formed. A gas in which oxygen was added at a flow rate ratio of 5% was used for the atmosphere during the film formation.

成膜室内の圧力は0.5Pa、成膜時の基板温度は200℃とした。成膜時の基板温度は成膜後の熱処理温度との兼ね合いで決まる。室温で形成することも可能であるが、この場合、成膜後の熱処理温度は高温で、長時間の加熱が必要になる。なお、p型透明導電性酸化膜層5aとしては、NiO、CuO、ZnM(M=Co,Rh,Ir)またはZnMgOを用いてもよい。 The pressure in the film formation chamber was 0.5 Pa, and the substrate temperature during film formation was 200 ° C. The substrate temperature at the time of film formation is determined in consideration of the heat treatment temperature after film formation. Although it can be formed at room temperature, in this case, the heat treatment temperature after film formation is high, and heating for a long time is required. As the p-type transparent conductive oxide film layer 5a, NiO, Cu 2 O, ZnM 2 O 4 (M = Co, Rh, Ir) or ZnMgO may be used.

n型透明導電性酸化膜層5bとしてのZnをドープしたIn層(InZnO層)は、重量比率10%の濃度でZnOを添加したInターゲットを用いて、RFスパッタリング法によりたとえば10nmの膜厚で成膜した。成膜時の基板温度は200℃とした。成膜時の雰囲気は、Arに流量比で5%の窒素を添加した雰囲気とし、成膜時の成膜室内の圧力は約0.2Paとした。 A Zn-doped In 2 O 3 layer (InZnO layer) as the n-type transparent conductive oxide film layer 5b is formed by RF sputtering using an In 2 O 3 target to which ZnO is added at a concentration of 10% by weight. For example, the film was formed with a thickness of 10 nm. The substrate temperature during film formation was 200 ° C. The atmosphere during the film formation was an atmosphere in which 5% nitrogen was added to Ar at a flow rate ratio, and the pressure in the film formation chamber during the film formation was about 0.2 Pa.

なお、n型透明導電性酸化膜層5bは、プラズマCVD法や蒸着法などで形成するようにしてもよい。また、n型透明導電性酸化膜層5bは、ターゲットにInGaZnOを用いて、この組成のInGaZnO膜を用いるようにしてもよい。なお、このInGaZnO膜はIn:Ga:Znの原子比率がほぼ1:1:1である組成としてもよいが、必ずしもこの組成に限定されない。InxGayZnzO(3x+3y+2z=8、0<x<1、0<y<1、0<z<1)の形の組成比を持った化合物で、InGaZnOやIGZOと表記される材料としてもよい。また、n型透明導電性酸化膜層5bには、In、InSnO(インジウム酸化物を主成分に酸化スズを少量含む材料、SnをドープしたIn、以下にInSnOと記述)、InZnSnO(インジウム酸化物を主成分に亜鉛、酸化スズを少量含む材料、Zn、SnをドープしたIn、以下にInZnSnOと記述)を用いてもよい。 The n-type transparent conductive oxide film layer 5b may be formed by a plasma CVD method or a vapor deposition method. Further, n-type transparent conductive oxide layer 5b, using the InGaZnO 4 as a target, may be used InGaZnO 4 film of this composition. The InGaZnO 4 film may have a composition in which the atomic ratio of In: Ga: Zn is approximately 1: 1: 1, but is not necessarily limited to this composition. A compound having a composition ratio of InxGayZnzO 4 (3x + 3y + 2z = 8, 0 <x <1, 0 <y <1, 0 <z <1) and may be a material expressed as InGaZnO or IGZO. The n-type transparent conductive oxide film layer 5b has In 2 O 3 , InSnO (a material containing indium oxide as a main component and a small amount of tin oxide, In 2 O 3 doped with Sn, hereinafter referred to as InSnO) InZnSnO (a material containing indium oxide as a main component and containing a small amount of zinc and tin oxide, Zn, Sn doped In 2 O 3 , hereinafter referred to as InZnSnO) may be used.

本実施の形態における中間層5では、すべての接合界面でトンネル伝導とキャリア生成・再結合とによって電流が流れる。この動作について従来型の構造と比較して説明する。図3は、従来構造の中間層の近傍の構成を説明する図である。図3(a)は、従来構造の中間層の近傍の層を拡大して示す図である。図3(b)は、図3(a)に示される各層のエネルギーバンドを示す図である。ここに言う従来構造とは、n型非晶質Si半導体層4dと、n型透明導電性酸化膜層50と、p型微結晶Si半導体層6dとの接合構造(以下、n型非晶質Si半導体層4d/n型透明導電性酸化膜層50/p型微結晶Si半導体層6dと記載する場合がある)である。   In the intermediate layer 5 in the present embodiment, current flows through tunnel conduction and carrier generation / recombination at all junction interfaces. This operation will be described in comparison with a conventional structure. FIG. 3 is a diagram illustrating a configuration in the vicinity of an intermediate layer having a conventional structure. FIG. 3A is an enlarged view showing a layer in the vicinity of the intermediate layer having the conventional structure. FIG. 3B is a diagram illustrating energy bands of the layers illustrated in FIG. The conventional structure referred to here is a junction structure (hereinafter referred to as an n-type amorphous silicon semiconductor layer 4d, an n-type transparent conductive oxide film layer 50, and a p-type microcrystalline Si semiconductor layer 6d). Si semiconductor layer 4d / n-type transparent conductive oxide film layer 50 / p-type microcrystalline Si semiconductor layer 6d).

n型非晶質Si半導体層4d/n型透明導電性酸化膜層50の接合構造は、接合される両側の層の導電タイプが同じ(n−n)アイソタイプ接合である。一方、n型透明導電性酸化膜層50/p型微結晶Si半導体層6dの接合構造は、接合される両側層の導電タイプが異なる(n−p)アンアイソタイプ接合である。そして、従来構造ではこれらの接合が直列に接合されて構成されている。   The junction structure of the n-type amorphous Si semiconductor layer 4d / n-type transparent conductive oxide film layer 50 is an (n−n) isotype junction in which the conductivity type of both layers to be joined is the same. On the other hand, the junction structure of the n-type transparent conductive oxide layer 50 / p-type microcrystalline Si semiconductor layer 6d is an (np) anisotype junction in which the conductivity types of the both side layers to be joined are different. In the conventional structure, these junctions are joined in series.

一方、本実施の形態における中間層5の構造は、図1および図2(a)に示されるように、n型非晶質Si半導体層4d/p型透明導電性酸化膜層5a/n型透明導電性酸化膜層5b/p型微結晶Si半導体層6dの接合構造である。すなわち、本実施の形態における中間層5の構造は、上述したようにn型非晶質Si半導体層4d/p型透明導電性酸化膜層5aのアンアイソタイプ接合、p型透明導電性酸化膜層5a/n型透明導電性酸化膜層5bのアンアイソタイプ接合、n型透明導電性酸化膜層5b/p型微結晶Si半導体層6dのアンアイソタイプ接合の3つのアンアイソタイプ接合が組み合わされている。   On the other hand, as shown in FIGS. 1 and 2A, the structure of the intermediate layer 5 in this embodiment is an n-type amorphous Si semiconductor layer 4d / p-type transparent conductive oxide film layer 5a / n-type. This is a junction structure of transparent conductive oxide film layer 5b / p-type microcrystalline Si semiconductor layer 6d. That is, the structure of the intermediate layer 5 in the present embodiment is such that the n-type amorphous Si semiconductor layer 4d / p-type transparent conductive oxide film layer 5a has an anisotype junction, a p-type transparent conductive oxide film layer as described above. Three anisotype junctions are combined, that is, an anisotype junction of 5a / n-type transparent conductive oxide film layer 5b and an anisotype junction of n-type transparent conductive oxide film layer 5b / p-type microcrystalline Si semiconductor layer 6d.

本発明者のこれまでの研究により、アンアイソタイプ接合の抵抗は、各接合界面に生じる空乏層幅を5nm以下に抑えることで、トンネル伝導とキャリア生成・再結合による電流が助長されて低抵抗が実現されることがわかった。このために、それぞれの層のキャリア濃度を1×1019cm−3以上となるようにドーピングコントロールするなどにより、低抵抗化が可能である。 According to the present inventors' previous research, the resistance of the anisotype junction is reduced by reducing the width of the depletion layer generated at each junction interface to 5 nm or less, and the current due to tunnel conduction and carrier generation / recombination is promoted. It turns out that it is realized. For this reason, the resistance can be reduced by controlling the doping so that the carrier concentration of each layer is 1 × 10 19 cm −3 or more.

一方、アイソタイプ接合の抵抗は、接合抵抗を十分に下げ得ない場合が生じる。アイソタイプ接合における電流輸送機構は、拡散またはエミッションによる電流に支配される。アイソタイプ接合では、用いる材料のバンドギャップ、イオン化ポテンシャルの組み合わせによってはバンド接続部分にポテンシャルのバリアが生じ、界面抵抗が十分に低減できないという問題が生じる。さらに、アイソタイプ接合の場合は、接合界面に存在する格子欠陥や界面準位などの影響で界面トラップが発生してバンドが曲げられると、電子の伝導に対するポテンシャルバリアが発生してポテンシャルバリアがより高くなり、それぞれの層のキャリア濃度を1×1019cm−3以上となるようにドーピングコントロールしてもオーミック特性が得られず、低抵抗化できない事態が起こる。 On the other hand, the resistance of the isotype junction may not be able to sufficiently reduce the junction resistance. The current transport mechanism in isotype junctions is dominated by current due to diffusion or emission. In the isotype junction, depending on the combination of the band gap and ionization potential of the material to be used, a potential barrier is generated at the band connection portion, which causes a problem that the interface resistance cannot be sufficiently reduced. Furthermore, in the case of an isotype junction, if an interface trap occurs due to the influence of lattice defects or interface states existing at the junction interface and the band is bent, a potential barrier for electron conduction occurs and the potential barrier becomes higher. Therefore, even if the doping control is performed so that the carrier concentration of each layer is 1 × 10 19 cm −3 or more, ohmic characteristics cannot be obtained, and the resistance cannot be lowered.

したがって、図3に示されるように中間層としてn型透明導電性酸化膜層50を用いた接続構造の場合は、(n−n)アイソタイプ接合と(n−p)アンアイソタイプ接合との両タイプを有するため、n型非晶質Si半導体層4dとp型微結晶Si半導体層6dとの間の、中間層を介した接合抵抗を十分に下げ得ない場合が生じる。すなわち、図3に示される例では、n型透明導電性酸化膜層50/p型微結晶Si半導体層6dの(n−p)アンアイソタイプ接合では、太線矢印の領域でキャリアのトンネル伝導が生じてキャリア生成・再結合による電流が流れる。しかし、n型非晶質Si半導体層4d/n型透明導電性酸化膜層50の(n−n)アイソタイプ接合では、接合界面に存在する格子欠陥や界面準位などの影響で界面トラップが発生してバンドが曲げられ、電子の伝導に対するポテンシャルバリアが発生してポテンシャルバリアが高くなり、電子が伝導し難くなる。   Therefore, as shown in FIG. 3, in the case of the connection structure using the n-type transparent conductive oxide film layer 50 as an intermediate layer, both types of (nn) isotype junction and (np) anisotype junction are used. Therefore, the junction resistance between the n-type amorphous Si semiconductor layer 4d and the p-type microcrystalline Si semiconductor layer 6d through the intermediate layer may not be sufficiently lowered. That is, in the example shown in FIG. 3, in the (np) anisotype junction of the n-type transparent conductive oxide film layer 50 / p-type microcrystalline Si semiconductor layer 6d, carrier tunnel conduction occurs in the region indicated by the thick line arrow. Current flows due to carrier generation and recombination. However, in the (nn) isotype junction of the n-type amorphous Si semiconductor layer 4d / n-type transparent conductive oxide film layer 50, an interface trap occurs due to the influence of lattice defects and interface states existing at the junction interface. As a result, the band is bent, a potential barrier for electron conduction is generated, the potential barrier is increased, and electrons are difficult to conduct.

これに対して、上述したように本実施の形態における中間層5の構造は、n型非晶質Si半導体層4d/p型透明導電性酸化膜層5a/n型透明導電性酸化膜層5b/p型微結晶Si半導体層6dの接合構造であり、中間層5内の3接合ともアンアイソタイプ接合である。この場合の各接合における電流輸送機構は、すべてトンネル伝導とキャリア生成・再結合による電流に支配される。たとえば図3に示す例では、各層の界面において太線矢印の領域でキャリアのトンネル伝導が生じてキャリア生成・再結合による電流が流れる。この場合は、接合界面に存在する欠陥などの影響でキャリアの界面トラップが存在してバンドが曲げられたとしても電子、ホールともにポテンシャルバリアは発生しにくい。また、キャリアのトラップ濃度が増えると、トラップを介した電子−ホールの再結合が助長されるため、接合抵抗が下がる。そして、欠陥やn/p接合界面(アンアイソタイプ接合界面)の準位はトラップアシストトンネリングに寄与するため、界面準位が多い方が抵抗低減が促進される。これらのことより、本実施の形態における中間層5を用いることにより、n型非晶質Si半導体層4dとp型微結晶Si半導体層6dとの間の、中間層を介した接合抵抗が低抵抗化される。   On the other hand, as described above, the structure of the intermediate layer 5 in this embodiment is the n-type amorphous Si semiconductor layer 4d / p-type transparent conductive oxide film layer 5a / n-type transparent conductive oxide film layer 5b. / P-type microcrystalline Si semiconductor layer 6d junction structure, and all three junctions in the intermediate layer 5 are also non-isotype junctions. In this case, the current transport mechanism in each junction is all governed by the current due to tunnel conduction and carrier generation / recombination. For example, in the example shown in FIG. 3, carrier tunnel conduction occurs in the region indicated by a thick arrow at the interface of each layer, and a current due to carrier generation / recombination flows. In this case, even if a carrier interface trap exists and the band is bent due to the influence of defects or the like existing at the junction interface, a potential barrier is hardly generated for both electrons and holes. Further, when the carrier trap concentration increases, the electron-hole recombination through the trap is promoted, so that the junction resistance decreases. And since the level of a defect or an n / p junction interface (aniso-type junction interface) contributes to trap assist tunneling, resistance reduction is promoted as the interface level is larger. Accordingly, by using the intermediate layer 5 in the present embodiment, the junction resistance between the n-type amorphous Si semiconductor layer 4d and the p-type microcrystalline Si semiconductor layer 6d via the intermediate layer is low. Resisted.

以上のように、実施の形態1においては、非晶質Si光電変換層4のn型非晶質Si半導体層4dと微結晶Si光電変換層6のp型微結晶Si半導体層6dとの間には、n型非晶質Si半導体層4d側からp型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとが積層されて中間層5が構成される。そして、n型非晶質Si半導体層4dにはp型透明導電性酸化膜層5aが、p型微結晶Si半導体層6dにはn型透明導電性酸化膜層5bが接する。これにより、n型非晶質Si半導体層4dとp型微結晶Si半導体層6dとの間の全ての接合がアンアイソタイプヘテロ接合で形成され、各層間はトンネル伝導とキャリア生成・再結合による電流で電流が輸送されることにより、n型非晶質Si半導体層4dとp型微結晶Si半導体層6dとの間の中間層を介した低抵抗の接合抵抗が実現できる。また、結晶性が良くなく、界面準位の多い膜同士の接続においても低抵抗の接続が可能となり、中間層を介した低抵抗な接続構造が実現できる。   As described above, in the first embodiment, between the n-type amorphous Si semiconductor layer 4 d of the amorphous Si photoelectric conversion layer 4 and the p-type microcrystalline Si semiconductor layer 6 d of the microcrystalline Si photoelectric conversion layer 6. The p-type transparent conductive oxide film layer 5a and the n-type transparent conductive oxide film layer 5b are stacked from the n-type amorphous Si semiconductor layer 4d side to form the intermediate layer 5. The p-type transparent conductive oxide film layer 5a is in contact with the n-type amorphous Si semiconductor layer 4d, and the n-type transparent conductive oxide film layer 5b is in contact with the p-type microcrystalline Si semiconductor layer 6d. As a result, all the junctions between the n-type amorphous Si semiconductor layer 4d and the p-type microcrystalline Si semiconductor layer 6d are formed as an anisotype heterojunction, and current between each layer is generated by tunnel conduction and carrier generation / recombination. Thus, a low junction resistance can be realized through an intermediate layer between the n-type amorphous Si semiconductor layer 4d and the p-type microcrystalline Si semiconductor layer 6d. In addition, low resistance connection is possible even in the connection between films having poor crystallinity and many interface states, and a low resistance connection structure through an intermediate layer can be realized.

この結果、殆どエネルギーを消費することなしに、非晶質Si光電変換層4と微結晶Si光電変換層6との間を低抵抗に接続することが可能になり、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。   As a result, it is possible to connect the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6 to a low resistance without consuming almost any energy. Even in the situation, it is possible to suppress a decrease in photoelectric conversion efficiency due to the junction resistance.

したがって、実施の形態1によれば、積層型の光電変換装置において中間層の挿入される両側層の材料特性に依存することなく2つの光電変換層間の導電性を改善し、特に集光して発電するような、発生する電流が大きい場合には、従来構造に比べて光電変換効率を向上させることが可能となる、という効果を奏する。   Therefore, according to the first embodiment, the conductivity between the two photoelectric conversion layers is improved without depending on the material characteristics of the both side layers in which the intermediate layer is inserted in the stacked photoelectric conversion device, When the generated current is large, such as when generating electricity, the photoelectric conversion efficiency can be improved as compared with the conventional structure.

実施の形態2.
実施の形態2では、実施の形態1で説明した構成を有する光電変換装置において、p型透明導電性酸化膜層5aとしてLiをドープしたNiO層、n型透明導電性酸化膜層5bとしてはZnをドープしたInO層を用いる。中間層5の成膜時の雰囲気は、Arに流量比で5%の窒素(N)を添加した雰囲気とした。成膜時の雰囲気に窒素を添加することにより、p型透明導電性酸化膜層5aやn型透明導電性酸化膜層5bに窒素がドーピングされる。中間層5の形成においては、まず、n型非晶質Si半導体層4d上にp型透明導電性酸化膜層5aとしてのLiをドープしたNiO層を成膜した。
Embodiment 2. FIG.
In the second embodiment, in the photoelectric conversion device having the configuration described in the first embodiment, a Li-doped NiO layer as the p-type transparent conductive oxide film layer 5a and a n-type transparent conductive oxide film layer 5b as Zn An InO layer doped with is used. The atmosphere during the formation of the intermediate layer 5 was an atmosphere in which 5% nitrogen (N) was added to Ar in a flow rate ratio. By adding nitrogen to the atmosphere during film formation, the p-type transparent conductive oxide film layer 5a and the n-type transparent conductive oxide film layer 5b are doped with nitrogen. In the formation of the intermediate layer 5, first, a Ni-doped NiO layer as a p-type transparent conductive oxide film layer 5a was formed on the n-type amorphous Si semiconductor layer 4d.

p型透明導電性酸化膜層5aとしてのLiをドープしたNiO層は、原子組成比率20%の濃度でLiをドープしたNiOターゲットを用いて、RFスパッタリング法により10nmの膜厚で成膜した。成膜に先立って、ターゲットシャッターを閉じたままターゲットをクリーニングするためのプリスパッターを10秒行った。   The Li-doped NiO layer as the p-type transparent conductive oxide film layer 5a was formed to a thickness of 10 nm by RF sputtering using a NiO target doped with Li at a concentration of 20% atomic composition ratio. Prior to film formation, pre-sputtering for cleaning the target was performed for 10 seconds with the target shutter closed.

LiをドープしたNiO層の成膜時の雰囲気は、Arに流量比で5%の窒素を添加した雰囲気とした。成膜時の成膜室内の圧力は0.2Pa、成膜時の基板温度は200℃とした。成膜時の基板温度は成膜後の熱処理温度との兼ね合いで決まる。室温で形成することも可能であるが、この場合、成膜後の熱処理温度は高温で、長時間の加熱が必要になる。   The atmosphere at the time of forming the NiO layer doped with Li was an atmosphere in which 5% nitrogen was added to Ar in a flow rate ratio. The pressure in the film formation chamber during film formation was 0.2 Pa, and the substrate temperature during film formation was 200 ° C. The substrate temperature at the time of film formation is determined in consideration of the heat treatment temperature after film formation. Although it can be formed at room temperature, in this case, the heat treatment temperature after film formation is high, and heating for a long time is required.

p型透明導電性酸化膜層5aの成膜後、基板を真空中に保持したままターゲットを交換し、基板を酸素雰囲気に晒すことなく次のn型透明導電性酸化膜層5bの成膜を行った。   After the formation of the p-type transparent conductive oxide film layer 5a, the target is exchanged while the substrate is held in vacuum, and the next n-type transparent conductive oxide film layer 5b is formed without exposing the substrate to an oxygen atmosphere. went.

n型透明導電性酸化膜層5bとしてのZnをドープしたInO層は、重量比率10%の濃度でZnOを添加したInターゲットを用いて、RFスパッタリング法により10nmの膜厚で成膜した。成膜時の基板温度は200℃とした。成膜時の雰囲気は、Arに流量比で5%の窒素を添加した雰囲気とし、成膜時の成膜室内の圧力は約0.2Paとした。 The Zn-doped InO layer as the n-type transparent conductive oxide film layer 5b is formed to a thickness of 10 nm by RF sputtering using an In 2 O 3 target to which ZnO is added at a concentration of 10% by weight. did. The substrate temperature during film formation was 200 ° C. The atmosphere during the film formation was an atmosphere in which 5% nitrogen was added to Ar at a flow rate ratio, and the pressure in the film formation chamber during the film formation was about 0.2 Pa.

以上のような成膜を行うことにより、酸素無含有雰囲気の効果および窒素のドーピングの効果により、n型非晶質Si半導体層4dとp型透明導電性酸化膜層5aとの界面、p型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとの界面、n型透明導電性酸化膜層5bとp型微結晶Si半導体層6dとの界面のそれぞれの界面付近において、p型透明導電性酸化膜層5a、n型透明導電性酸化膜層5bおよびp型微結晶Si半導体層6dの形成時に下地層の表面が酸化、還元されてキャリア濃度の低下が起こるのを防ぐことができる。これにより、上記の界面付近の空乏層の厚み方向の幅をより確実に5nm以下にでき、トンネル伝導とキャリア生成・再結合による電流が助長されて、低抵抗が実現される。また、このとき、それぞれの層のキャリア濃度は、1×1019cm−3以上となるようにドーピングコントロールされる。 By performing the film formation as described above, the interface between the n-type amorphous Si semiconductor layer 4d and the p-type transparent conductive oxide film layer 5a, p-type, due to the effect of the oxygen-free atmosphere and the effect of nitrogen doping. In the vicinity of the interface between the transparent conductive oxide film layer 5a and the n-type transparent conductive oxide film layer 5b and the interface between the n-type transparent conductive oxide film layer 5b and the p-type microcrystalline Si semiconductor layer 6d, p To prevent the lowering of the carrier concentration due to oxidation and reduction of the surface of the underlayer when the n-type transparent conductive oxide film layer 5a, the n-type transparent conductive oxide film layer 5b and the p-type microcrystalline Si semiconductor layer 6d are formed. Can do. As a result, the width in the thickness direction of the depletion layer in the vicinity of the interface can be more surely set to 5 nm or less, and the current due to tunnel conduction and carrier generation / recombination is promoted to realize low resistance. At this time, the doping control is performed so that the carrier concentration of each layer is 1 × 10 19 cm −3 or more.

ZnOやInOなどのn型透明導電性酸化膜において、n型キャリアである電子の生成原因は、ドーパント原子(例えばAl)と膜中の酸素欠損にある。したがって、酸素が過剰に存在する雰囲気で成膜するとn型キャリアが減少する。このことは成膜後の表面に対しても当てはまる。成膜後のn型透明導電性酸化膜の表面が活性な酸素に触れると、過剰な酸化が進行し、成膜時に形成された酸素欠損が消失し、キャリア(可動電子)が減少する。   In an n-type transparent conductive oxide film such as ZnO or InO, the cause of generation of electrons as n-type carriers is a dopant atom (for example, Al) and oxygen deficiency in the film. Therefore, n-type carriers are reduced when a film is formed in an atmosphere containing excess oxygen. This also applies to the surface after film formation. When the surface of the n-type transparent conductive oxide film after film formation is exposed to active oxygen, excessive oxidation proceeds, oxygen vacancies formed during film formation disappear, and carriers (movable electrons) decrease.

一方、p型透明導電性酸化膜において、p型キャリアであるホールの生成原因は、ドープした原子と膜中のメタル欠損にある。このため、p型透明導電性酸化膜の成膜中には、過剰酸素が必要である。したがって、通常、p型透明導電性酸化膜の成膜は、酸素供給雰囲気で行われる。   On the other hand, in the p-type transparent conductive oxide film, the generation cause of holes which are p-type carriers is due to doped atoms and metal defects in the film. For this reason, excess oxygen is required during the formation of the p-type transparent conductive oxide film. Therefore, the p-type transparent conductive oxide film is usually formed in an oxygen supply atmosphere.

従来技術による成膜では、p型透明導電性酸化膜はp型膜の抵抗率低減に最適な成膜条件で成膜されていたため、p型透明導電性酸化膜の成膜初期において下地のn型透明導電性酸化膜にとっては不利な条件で成膜していた。このため、p型透明導電性酸化膜の成膜過程でのn型透明導電性酸化膜の過剰酸化が原因となり、表面付近のn型キャリア濃度が減少していた。   In the conventional film formation, the p-type transparent conductive oxide film is formed under the optimal film formation conditions for reducing the resistivity of the p-type film. The film was formed under a disadvantageous condition for the type transparent conductive oxide film. For this reason, the n-type carrier concentration near the surface has decreased due to excessive oxidation of the n-type transparent conductive oxide film in the process of forming the p-type transparent conductive oxide film.

そこで、本実施の形態では、透明導電性酸化膜からなりpn接合を有する中間層5を形成する際に、p型透明導電性酸化膜5bとその上下の層の界面付近に生じる空乏層の膜厚方向における広がり(幅)を5nm以下に抑えるために、p型透明導電性酸化膜5bの形成条件を、n型透明導電性酸化膜5aを劣化させない条件、すなわち酸素ガスを供給せずに窒素ガスを供給する条件に設定する。   Therefore, in the present embodiment, when the intermediate layer 5 made of a transparent conductive oxide film and having a pn junction is formed, a film of a depletion layer generated near the interface between the p-type transparent conductive oxide film 5b and its upper and lower layers. In order to suppress the spread (width) in the thickness direction to 5 nm or less, the p-type transparent conductive oxide film 5b is formed under the conditions that do not deteriorate the n-type transparent conductive oxide film 5a, that is, nitrogen without supplying oxygen gas. Set the gas supply conditions.

このような工程を可能にするために、実施の形態2では、成膜時における窒素ガス供給(窒素のドーピング)によって抵抗率が低減可能なn型透明導電性酸化膜層5bとして、インジウム酸化物を主成分とする酸化物材料である、In、InZnO(In:Zn=9:1)、InSnO(インジウム酸化物を主成分に酸化スズを少量含む材料、SnをドープしたIn、以下にInSnOと記述)を選定した。そして、n型透明導電性酸化膜層5bとしてこれらの材料を窒素ガスを含むArガス雰囲気で成膜し、界面を酸化するおそれの有る酸素ガスを用いなくとも低抵抗の成膜を可能にした。 In order to enable such a process, in the second embodiment, indium oxide is used as the n-type transparent conductive oxide film layer 5b whose resistivity can be reduced by nitrogen gas supply (nitrogen doping) during film formation. In 2 O 3 , InZnO (In: Zn = 9: 1), InSnO (a material containing indium oxide as a main component and containing a small amount of tin oxide, In 2 O doped with Sn 3 and described below as InSnO). Then, these materials are formed as an n-type transparent conductive oxide film layer 5b in an Ar gas atmosphere containing nitrogen gas, and low resistance film formation is possible without using oxygen gas which may oxidize the interface. .

また、p型透明導電性酸化膜層5aとしては、上述したLiをドープしたNiO層、NiO、CuO、ZnM(M=Co,Rh,Ir)またはZnMgOなどを用いてもよい。 As the p-type transparent conductive oxide film layer 5a, the above-described Li-doped NiO layer, NiO, Cu 2 O, ZnM 2 O 4 (M = Co, Rh, Ir), ZnMgO, or the like may be used. .

図4は、実施の形態2にかかる中間層構造における接続抵抗率を、モデル素子を用いて評価した実験結果を示す特性図である。図4においては、中間層構造の接合に流す電流と中間層構造の接合抵抗率(mΩcm)との関係が示されている。図5は、実施の形態2にかかる中間層構造における接続抵抗を測定するためのモデル素子101の構造を示す図である。モデル素子101は、ガラス基板102上に、AlをドープしたZnO(ZnO:Al)膜103、n型微結晶Si半導体層104、中間層105、p型微結晶Si半導体層106、AlをドープしたZnO(ZnO:Al)膜111、Ag膜107が積層されて構成される。このモデル素子101に対して、Ag電極側をプラスとして−5mA〜5mAの電流を流した時の電流-電圧特性から単位面積当たりの微分抵抗率を算出することによって中間層構造における接続抵抗率を測定した。中間層105の成膜時の雰囲気は、Arを基本として、酸素または窒素を添加した。 FIG. 4 is a characteristic diagram showing an experimental result of evaluating the connection resistivity in the intermediate layer structure according to the second embodiment using a model element. FIG. 4 shows the relationship between the current flowing through the junction of the intermediate layer structure and the junction resistivity (mΩcm 2 ) of the intermediate layer structure. FIG. 5 is a diagram illustrating the structure of the model element 101 for measuring the connection resistance in the intermediate layer structure according to the second embodiment. In the model element 101, a ZnO (ZnO: Al) film 103 doped with Al, an n-type microcrystalline Si semiconductor layer 104, an intermediate layer 105, a p-type microcrystalline Si semiconductor layer 106, and Al are doped on a glass substrate 102. A ZnO (ZnO: Al) film 111 and an Ag film 107 are stacked. By calculating the differential resistivity per unit area from the current-voltage characteristics when a current of -5 mA to 5 mA is passed with the Ag electrode side as a plus for this model element 101, the connection resistivity in the intermediate layer structure is obtained. It was measured. The atmosphere during the formation of the intermediate layer 105 was based on Ar, and oxygen or nitrogen was added.

図4において、プロットaは、モデル素子101における中間層105として、酸素含有雰囲気で形成したn型ZnOとp型NiOとの接合膜(ZnO/NiO)を使用した場合に対応する。n型微結晶Si半導体層104〜p型微結晶Si半導体層106間の各接合は、(n−n)のアイソタイプ接合と、(n−p)のアンアイソタイプ接合と、(p−p)のアイソタイプ接合と、の3接合である。   In FIG. 4, plot a corresponds to the case where a bonding film (ZnO / NiO) of n-type ZnO and p-type NiO formed in an oxygen-containing atmosphere is used as the intermediate layer 105 in the model element 101. Each junction between the n-type microcrystalline Si semiconductor layer 104 and the p-type microcrystalline Si semiconductor layer 106 includes an (n−n) isotype junction, an (n−p) anisotype junction, and a (p−p) junction. 3 junctions with an isotype junction.

プロットbは、モデル素子101における中間層105として、酸素無含有雰囲気で形成したn型ZnOとp型ZnIrとの接合膜(ZnO/ZnIr)を使用した場合に対応する。n型微結晶Si半導体層104〜p型微結晶Si半導体層106間の各接合は、(n−n)のアイソタイプ接合と、(n−p)のアンアイソタイプ接合と、(p−p)のアイソタイプ接合と、の3接合である。 Plot b corresponds to the case where a junction film (ZnO / ZnIr 2 O 4 ) of n-type ZnO and p-type ZnIr 2 O 4 formed in an oxygen-free atmosphere is used as the intermediate layer 105 in the model element 101. Each junction between the n-type microcrystalline Si semiconductor layer 104 and the p-type microcrystalline Si semiconductor layer 106 includes an (n−n) isotype junction, an (n−p) anisotype junction, and a (p−p) junction. 3 junctions with an isotype junction.

プロットcは、モデル素子101における中間層105として、窒素含有雰囲気(酸素無含有)で形成したn型InZnOとp型NiOとの接合膜(InZnO/NiO)を使用した場合に対応する。n型微結晶Si半導体層104〜p型微結晶Si半導体層106間の各接合は、(n−n)のアイソタイプ接合と、(n−p)のアンアイソタイプ接合と、(p−p)のアイソタイプ接合と、の3接合である。   Plot c corresponds to the case where a junction film (InZnO / NiO) of n-type InZnO and p-type NiO formed in a nitrogen-containing atmosphere (containing no oxygen) is used as the intermediate layer 105 in the model element 101. Each junction between the n-type microcrystalline Si semiconductor layer 104 and the p-type microcrystalline Si semiconductor layer 106 includes an (n−n) isotype junction, an (n−p) anisotype junction, and a (p−p) junction. 3 junctions with an isotype junction.

プロットdは、モデル素子101における中間層105として、酸素含有雰囲気で形成したp型NiOとn型InZnOとの接合膜(NiO/InZnO)を使用した場合に対応する。n型微結晶Si半導体層104〜p型微結晶Si半導体層106間の各接合は、(n−p)のアンアイソタイプ接合と、(p−n)のアンアイソタイプ接合と、(n−p)のアンアイソタイプ接合と、の3接合である。   Plot d corresponds to the case where a junction film (NiO / InZnO) of p-type NiO and n-type InZnO formed in an oxygen-containing atmosphere is used as the intermediate layer 105 in the model element 101. Each junction between the n-type microcrystalline Si semiconductor layer 104 and the p-type microcrystalline Si semiconductor layer 106 includes (np) anisotype junction, (pn) anisotype junction, and (np). And three anisotype junctions.

プロットeは、モデル素子101における中間層105として、窒素含有雰囲気(酸素無含有)で形成したp型NiOとn型InZnOとの接合膜(NiO/InZnO)を使用した場合に対応する。n型微結晶Si半導体層104〜p型微結晶Si半導体層106間の各接合は、(n−p)のアンアイソタイプ接合と、(p−n)のアンアイソタイプ接合と、(n−p)のアンアイソタイプ接合と、の3接合である。なお、プロットeは、実施の形態2の中間層構造に対応する。   Plot e corresponds to the case where a junction film (NiO / InZnO) of p-type NiO and n-type InZnO formed in a nitrogen-containing atmosphere (containing no oxygen) is used as the intermediate layer 105 in the model element 101. Each junction between the n-type microcrystalline Si semiconductor layer 104 and the p-type microcrystalline Si semiconductor layer 106 includes (np) anisotype junction, (pn) anisotype junction, and (np). And three anisotype junctions. The plot e corresponds to the intermediate layer structure of the second embodiment.

図4より、n型微結晶Si半導体層104〜p型微結晶Si半導体層106間において同じ接合状態((n−n)のアイソタイプ接合+(n−p)のアンアイソタイプ接合+(p−p)のアイソタイプ接合))を有するプロットaとプロットbとプロットcとを比較すると、プロットbとプロットcにおいて無酸素雰囲気での成膜の効果が示されている。また、中間層105の形成条件が同じ窒素含有雰囲気条件であるプロットcとプロットeとを比較すると、3接合の全てがアンアイソタイプ接合であるプロットeでは、抵抗接合率が大きく低下してプロットcよりも1桁以上低い抵抗が得られている。一方、中間層105の形成条件が酸素含有雰囲気であるプロットdでは、3接合の全てがアンアイソタイプ接合であるが、高くなってしまうことが分かる。   4, the same junction state ((n−n) isotype junction + (n−p) anisotype junction + (p−p) between the n-type microcrystalline Si semiconductor layer 104 and the p-type microcrystalline Si semiconductor layer 106. When the plot a, the plot b, and the plot c having the isotype junction)) are compared, the effects of film formation in an oxygen-free atmosphere are shown in the plot b and the plot c. In addition, when plot c and plot e, which are the same nitrogen-containing atmosphere conditions as the formation conditions of intermediate layer 105, are compared, in plot e where all three junctions are anisotype junctions, the resistance junction ratio is greatly reduced and plot c. A resistance that is an order of magnitude lower than that is obtained. On the other hand, in plot d in which the formation condition of the intermediate layer 105 is an oxygen-containing atmosphere, it can be seen that all three junctions are anisotype junctions, but become high.

以上のように、実施の形態2においては、中間層5はp型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとが窒素ガスを含むArガス雰囲気で成膜、積層されて構成される。そして、n型非晶質Si半導体層4dにはp型透明導電性酸化膜層5aが、p型微結晶Si半導体層6dにはn型透明導電性酸化膜層5bが接する。これにより、n型非晶質Si半導体層4dとp型微結晶Si半導体層6dとの間の全ての接合がアンアイソタイプヘテロ接合で形成され、トンネル伝導とキャリア生成・再結合による電流で電流が輸送されることにより、n型非晶質Si半導体層4dとp型微結晶Si半導体層6dとの間の中間層を介した低抵抗の接合抵抗が実現できる。そして、結晶性が良くなく、界面準位の多い膜同士の接続においても低抵抗の接続が可能となり、中間層を介した低抵抗な接続構造が実現できる。   As described above, in the second embodiment, the intermediate layer 5 is formed by laminating the p-type transparent conductive oxide film layer 5a and the n-type transparent conductive oxide film layer 5b in an Ar gas atmosphere containing nitrogen gas. Configured. The p-type transparent conductive oxide film layer 5a is in contact with the n-type amorphous Si semiconductor layer 4d, and the n-type transparent conductive oxide film layer 5b is in contact with the p-type microcrystalline Si semiconductor layer 6d. As a result, all the junctions between the n-type amorphous Si semiconductor layer 4d and the p-type microcrystalline Si semiconductor layer 6d are formed as an anisotype heterojunction, and current is generated by current due to tunnel conduction and carrier generation / recombination. By being transported, a low-resistance junction resistance can be realized through an intermediate layer between the n-type amorphous Si semiconductor layer 4d and the p-type microcrystalline Si semiconductor layer 6d. In addition, low resistance connection is possible even in the connection between films having poor crystallinity and many interface states, and a low resistance connection structure through an intermediate layer can be realized.

この結果、殆どエネルギーを消費することなしに、非晶質Si光電変換層4と微結晶Si光電変換層6との間を低抵抗に接続することが可能になり、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。   As a result, it is possible to connect the amorphous Si photoelectric conversion layer 4 and the microcrystalline Si photoelectric conversion layer 6 to a low resistance without consuming almost any energy. Even in the situation, it is possible to suppress a decrease in photoelectric conversion efficiency due to the junction resistance.

さらに、実施の形態2においては、窒素のドーピングの効果により、n型非晶質Si半導体層4dとp型透明導電性酸化膜層5aとの界面、p型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとの界面、n型透明導電性酸化膜層5bとp型微結晶Si半導体層6dとの界面のそれぞれの界面付近において、p型透明導電性酸化膜層5a、n型透明導電性酸化膜層5bおよびp型微結晶Si半導体層6dの形成時に下地層の表面が酸化、還元されてキャリア濃度の低下が起こるのを防ぐことができる。これにより、上記の界面付近の空乏層の厚み方向の幅を5nm以下にでき、トンネル伝導とキャリア生成・再結合による電流が助長されて、より低抵抗が実現される。   Furthermore, in the second embodiment, due to the effect of nitrogen doping, the interface between the n-type amorphous Si semiconductor layer 4d and the p-type transparent conductive oxide film layer 5a, the p-type transparent conductive oxide film layer 5a and n P-type transparent conductive oxide film layer 5a in the vicinity of the interface with the transparent conductive oxide film layer 5b and the interface between the n-type transparent conductive oxide film layer 5b and the p-type microcrystalline Si semiconductor layer 6d, When the n-type transparent conductive oxide film layer 5b and the p-type microcrystalline Si semiconductor layer 6d are formed, it is possible to prevent the surface of the base layer from being oxidized and reduced to cause a decrease in carrier concentration. As a result, the width in the thickness direction of the depletion layer in the vicinity of the interface can be reduced to 5 nm or less, the current due to tunnel conduction and carrier generation / recombination is promoted, and a lower resistance is realized.

したがって、実施の形態2によれば、積層型の光電変換装置において中間層の挿入される両側層の材料特性に依存することなく2つの光電変換層間の導電性をより改善し、特に集光して発電するような、発生する電流が大きい場合には、従来構造に比べて光電変換効率を向上させることが可能となる、という効果を奏する。   Therefore, according to Embodiment 2, the conductivity between the two photoelectric conversion layers is further improved without depending on the material characteristics of the both side layers in which the intermediate layer is inserted in the stacked photoelectric conversion device, and in particular, the light is condensed. In the case where the generated current is large such that power is generated, the photoelectric conversion efficiency can be improved as compared with the conventional structure.

なお、上記においては成膜時の雰囲気ガスとしてArと窒素ガスとを混合した場合について示したが、窒素ガスの代わりに、分解して窒素を発生するNHなどを雰囲気ガスに混入させてもよい。 In the above description, the case where Ar and nitrogen gas are mixed as the atmospheric gas at the time of film formation is shown. However, NH 3 or the like that decomposes and generates nitrogen may be mixed in the atmospheric gas instead of the nitrogen gas. Good.

また、上記においては雰囲気ガスによるp型透明導電性酸化膜5aやn型透明導電性酸化膜5bへの窒素のドーピング例を示したが、スパッタリングターゲット中にAlN、TiN、GaNの形で窒素を混入させておくことによりn型透明導電性酸化膜5aやp型透明導電性酸化膜5bへ窒素のドーピングを行うことも可能である。また、この場合、雰囲気ガスによる窒素ドーピングと併用することも可能である。   Also, in the above, an example of doping nitrogen into the p-type transparent conductive oxide film 5a and the n-type transparent conductive oxide film 5b by the atmospheric gas has been shown. However, nitrogen in the form of AlN, TiN, GaN is added to the sputtering target. It is possible to dope nitrogen into the n-type transparent conductive oxide film 5a and the p-type transparent conductive oxide film 5b by mixing them. In this case, it is also possible to use in combination with nitrogen doping with an atmospheric gas.

また、上記においてはp型透明導電性酸化膜5aやn型透明導電性酸化膜5bへ窒素をーピングする例を示したが、窒素以外にもV族元素であるP、As、Sbのいずれかの元素を用いても同様の効果が得られる。また、これらの元素を複数種ドーピングしてもよい。   Further, in the above, an example is shown in which nitrogen is doped into the p-type transparent conductive oxide film 5a and the n-type transparent conductive oxide film 5b. However, in addition to nitrogen, any one of P, As, and Sb, which are group V elements, is used. The same effect can be obtained even if these elements are used. Further, a plurality of these elements may be doped.

ドーピングされたこれらの元素(ドーピング元素)の濃度は、これらのドーピング元素と酸素とを合わせて100%とした場合に、これらのドーピング元素が含まれる割合を0.1原子%〜5原子%(原子比率)とするとよい。ドーピング元素の濃度が0.1原子%より少ないと、中間層5の接合抵抗の低減効果が現れない。また、ドーピング元素の濃度が5原子%より多いと、中間層5の接合抵抗の低減効果は飽和する一方、光の透過率スペクトルにおいて波長500nm以下の領域で透過率の低下傾向が顕著に現れる。このようなドーピング元素の組成割合は、SIMS(二次イオン質量分析計)によって分析することができる。   The concentration of these doped elements (doping elements) is set to 0.1 atomic% to 5 atomic% when the doping elements and oxygen are combined to be 100%. Atomic ratio). If the concentration of the doping element is less than 0.1 atomic%, the effect of reducing the junction resistance of the intermediate layer 5 does not appear. On the other hand, when the concentration of the doping element is higher than 5 atomic%, the effect of reducing the junction resistance of the intermediate layer 5 is saturated, while the light transmission spectrum has a remarkable tendency to reduce the transmittance in the region of wavelength of 500 nm or less. The composition ratio of such a doping element can be analyzed by SIMS (secondary ion mass spectrometer).

実施の形態3.
上述した実施の形態1および実施の形態2では、同一基板上に各層を順次積層成膜して形成される光電変換装置について説明した。実施の形態3では、異なる基板上に形成した光電変換層を張り合わせて1つの光電変換装置を形成する例について示す。
Embodiment 3 FIG.
In Embodiment 1 and Embodiment 2 described above, the photoelectric conversion device formed by sequentially laminating each layer on the same substrate has been described. In Embodiment 3, an example in which one photoelectric conversion device is formed by bonding photoelectric conversion layers formed over different substrates is described.

図6は、本発明に係る光電変換装置の実施の形態3の概略構成を示す断面図である。図6において、光電変換装置21は、絶縁性および透光性を有する基板2上に、透明電極3、非晶質Si光電変換層4、中間層51、単結晶・非結晶Si光電変換層16、裏面電極7が順に積層されている。また、基板2上には不純物の阻止層として、必要に応じてアンダーコート層8を形成してもよい。なお、実施の形態1にかかる光電変換装置1と同等の部材については同じ符号を付すことで詳細な説明は省略する。   FIG. 6 is a sectional view showing a schematic configuration of Embodiment 3 of the photoelectric conversion apparatus according to the present invention. In FIG. 6, the photoelectric conversion device 21 includes a transparent electrode 3, an amorphous Si photoelectric conversion layer 4, an intermediate layer 51, and a single crystal / amorphous Si photoelectric conversion layer 16 on an insulating and translucent substrate 2. The back electrode 7 is laminated in order. An undercoat layer 8 may be formed on the substrate 2 as an impurity blocking layer as necessary. In addition, detailed description is abbreviate | omitted by attaching | subjecting the same code | symbol about the member equivalent to the photoelectric conversion apparatus 1 concerning Embodiment 1. FIG.

非晶質Si光電変換層4は、基板2側から順にp型非晶質Si半導体層4a、i型非晶質Si半導体層4b、n型非晶質Si半導体層4c、n型非晶質Si半導体層4dが積層された層で構成されている。またp型非晶質Si半導体層4aとi型非晶質Si半導体層4bとの間にi型非晶質Si半導体層を挿入してもよい。単結晶・非結晶Si光電変換層16は、基板2側から順に、p型非結晶Si半導体層16a、i型非結晶Si半導体層16b、n型単結晶Si基板16cが積層されて構成されている。   The amorphous Si photoelectric conversion layer 4 includes a p-type amorphous Si semiconductor layer 4a, an i-type amorphous Si semiconductor layer 4b, an n-type amorphous Si semiconductor layer 4c, and an n-type amorphous in order from the substrate 2 side. It is composed of a layer in which an Si semiconductor layer 4d is laminated. Further, an i-type amorphous Si semiconductor layer may be inserted between the p-type amorphous Si semiconductor layer 4a and the i-type amorphous Si semiconductor layer 4b. The single crystal / non-crystal Si photoelectric conversion layer 16 is configured by stacking a p-type amorphous Si semiconductor layer 16a, an i-type amorphous Si semiconductor layer 16b, and an n-type single crystal Si substrate 16c in this order from the substrate 2 side. Yes.

非晶質Si光電変換層4のn型非晶質Si半導体層4dと単結晶・非結晶Si光電変換層16のp型非結晶Si半導体層16aとの間には、n型非晶質Si半導体層4d側から順にp型透明導電性酸化膜層5aと第3の透明導電膜層5cとn型透明導電性酸化膜層5bとが積層された中間層51が配置されている。すなわち、n型非晶質Si半導体層4dにはp型透明導電性酸化膜層5aが接している。また、p型非結晶Si半導体層16aにはn型透明導電性酸化膜層5bが接している。また、p型透明導電性酸化膜層5aにはn型透明導電性酸化膜層5bが接している。   Between the n-type amorphous Si semiconductor layer 4d of the amorphous Si photoelectric conversion layer 4 and the p-type amorphous Si semiconductor layer 16a of the single crystal / amorphous Si photoelectric conversion layer 16, there is n-type amorphous Si. An intermediate layer 51 in which a p-type transparent conductive oxide film layer 5a, a third transparent conductive film layer 5c, and an n-type transparent conductive oxide film layer 5b are stacked in this order from the semiconductor layer 4d side is disposed. That is, the p-type transparent conductive oxide film layer 5a is in contact with the n-type amorphous Si semiconductor layer 4d. Further, the n-type transparent conductive oxide film layer 5b is in contact with the p-type amorphous Si semiconductor layer 16a. The p-type transparent conductive oxide film layer 5a is in contact with the n-type transparent conductive oxide film layer 5b.

そして、光電変換装置21は、基板2上に、透明電極3、非晶質Si光電変換層4、p型透明導電性酸化膜層5a、第3の透明導電膜層5cが順次積層された中間体21aと、n型単結晶Si基板16cの一面側に裏面電極7が積層されるとともにn型単結晶Si基板16cの他面側にi型非結晶Si半導体層16b、p型非結晶Si半導体層16a、n型透明導電性酸化膜層5bが順次積層された中間体21bと、を張り合わせて一体化されたものである。図7は、実施の形態3にかかる光電変換装置の製造方法を示す断面図である。   The photoelectric conversion device 21 includes an intermediate layer in which a transparent electrode 3, an amorphous Si photoelectric conversion layer 4, a p-type transparent conductive oxide film layer 5a, and a third transparent conductive film layer 5c are sequentially stacked on the substrate 2. The back electrode 7 is laminated on one surface side of the body 21a and the n-type single crystal Si substrate 16c, and the i-type amorphous Si semiconductor layer 16b and p-type amorphous Si semiconductor are formed on the other surface side of the n-type single crystal Si substrate 16c. The layer 16a and the intermediate body 21b on which the n-type transparent conductive oxide film layer 5b is sequentially laminated are laminated and integrated. FIG. 7 is a cross-sectional view illustrating the method of manufacturing the photoelectric conversion device according to the third embodiment.

中間体21aは、基板2上に、透明電極3、非晶質Si光電変換層4、p型透明導電性酸化膜層5a、第3の透明導電膜層5cを順次成膜して形成される。中間体21aでは、積層する順序でn型非晶質Si半導体層4dが表面側(基板2と反対側)に有り、この上にp型透明導電性酸化膜層5a、第3の透明導電膜層5cが形成される。   The intermediate 21a is formed on the substrate 2 by sequentially forming the transparent electrode 3, the amorphous Si photoelectric conversion layer 4, the p-type transparent conductive oxide film layer 5a, and the third transparent conductive film layer 5c. . In the intermediate body 21a, the n-type amorphous Si semiconductor layer 4d is present on the surface side (the side opposite to the substrate 2) in the order of lamination, and the p-type transparent conductive oxide film layer 5a and the third transparent conductive film are formed thereon. Layer 5c is formed.

中間体21bは、n型単結晶Si基板16cの一面側に裏面電極7を積層し、またn型単結晶Si基板16cの他面側にi型非結晶Si半導体層16b、p型非結晶Si半導体層16a、n型透明導電性酸化膜層5bを順次成膜して形成される。中間体21bは、積層する順序でp型微結晶Si半導体層6aが表面側(裏面電極7と反対側)に有り、この上にn型透明導電性酸化膜層5bが形成される。   The intermediate body 21b has a back electrode 7 laminated on one surface side of an n-type single crystal Si substrate 16c, and an i-type amorphous Si semiconductor layer 16b and p-type amorphous Si on the other surface side of the n-type single crystal Si substrate 16c. The semiconductor layer 16a and the n-type transparent conductive oxide film layer 5b are sequentially formed and formed. The intermediate body 21b has the p-type microcrystalline Si semiconductor layer 6a on the front surface side (opposite side to the back electrode 7) in the order of lamination, and the n-type transparent conductive oxide film layer 5b is formed thereon.

図7においては、p型透明導電性酸化膜層5aとしてはLiをドープしたNiO層、n型透明導電性酸化膜層5bとしてはZnをドープしたIn層(InZnO層)を用いた例を示した。 In FIG. 7, a Li-doped NiO layer is used as the p-type transparent conductive oxide film layer 5a, and a Zn-doped In 2 O 3 layer (InZnO layer) is used as the n-type transparent conductive oxide film layer 5b. An example is shown.

p型透明導電性酸化膜層5aとしてのLiをドープしたNiO層は、原子組成比率20%の濃度でLiをドープしたNiOターゲットを用いて、RF(radio frequency)スパッタリング法により成膜した。成膜時の雰囲気にはArに酸素を流量比で5%加えたガスを用いた。   The Ni-doped NiO layer as the p-type transparent conductive oxide film layer 5a was formed by RF (radio frequency) sputtering using a NiO target doped with Li at a concentration of 20%. A gas in which oxygen was added at a flow rate ratio of 5% was used for the atmosphere during the film formation.

成膜室内の圧力は0.5Pa、成膜時の基板温度は200℃とした。成膜時の基板温度は成膜後の熱処理温度との兼ね合いで決まる。室温で形成することも可能であるが、この場合、成膜後の熱処理温度は高温で、長時間の加熱が必要になる。   The pressure in the film formation chamber was 0.5 Pa, and the substrate temperature during film formation was 200 ° C. The substrate temperature at the time of film formation is determined in consideration of the heat treatment temperature after film formation. Although it can be formed at room temperature, in this case, the heat treatment temperature after film formation is high, and heating for a long time is required.

n型透明導電性酸化膜層5bとしてのZnをドープしたIn層(InZnO層)は、重量比率10%の濃度でZnOを添加したInターゲットを用いて、RFスパッタリング法により10nmの膜厚で成膜した。成膜時の基板温度は200℃とした。成膜時の雰囲気は、Arに流量比で5%の窒素を添加した雰囲気とし、成膜時の成膜室内の圧力は約0.2Paとした。 A Zn-doped In 2 O 3 layer (InZnO layer) as the n-type transparent conductive oxide film layer 5b is formed by RF sputtering using an In 2 O 3 target to which ZnO is added at a concentration of 10% by weight. The film was formed with a thickness of 10 nm. The substrate temperature during film formation was 200 ° C. The atmosphere during the film formation was an atmosphere in which 5% nitrogen was added to Ar at a flow rate ratio, and the pressure in the film formation chamber during the film formation was about 0.2 Pa.

なお、n型透明導電性酸化膜層5bは、プラズマCVD法や蒸着法などで形成するようにしてもよい。また、n型透明導電性酸化膜層5bは、ターゲットにInGaZnOを用いて、この組成のInGaZnO膜を用いるようにしてもよい。 The n-type transparent conductive oxide film layer 5b may be formed by a plasma CVD method or a vapor deposition method. Further, n-type transparent conductive oxide layer 5b, using the InGaZnO 4 as a target, may be used InGaZnO 4 film of this composition.

第3の透明導電膜層5cは、p型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとを接着させるため、RFスパッタリング法等により形成される。第3の透明導電膜層5cは、n型またはp型の透明導電性酸化膜を選定することができ、たとえば非晶質のn型Inを室温で成膜した。その他の層は、従来公知の方法により形成される。 The third transparent conductive film layer 5c is formed by RF sputtering or the like in order to bond the p-type transparent conductive oxide film layer 5a and the n-type transparent conductive oxide film layer 5b. As the third transparent conductive film layer 5c, an n-type or p-type transparent conductive oxide film can be selected. For example, amorphous n-type In 2 O 3 was formed at room temperature. Other layers are formed by a conventionally known method.

そして、中間体21aの第3の透明導電膜層5cと、中間体21bのn型透明導電性酸化膜層5bとを対向させた状態で中間体21aと中間体21bとを当接させて圧着し、圧力を印加しながら200℃でアニールすることにより、中間体21aと中間体21bとを張り合わせて一体化した。   Then, the intermediate body 21a and the intermediate body 21b are brought into contact with each other in a state where the third transparent conductive film layer 5c of the intermediate body 21a and the n-type transparent conductive oxide film layer 5b of the intermediate body 21b face each other. Then, the intermediate body 21a and the intermediate body 21b were bonded and integrated by annealing at 200 ° C. while applying pressure.

なお、中間体21aと中間体21bとを張り合わせるために、第3の透明導電膜5層cを形成する代わりに、中間体21aと中間体21bとの一方または両方の中間層51の透明導電性酸化膜層に透明導電性接着剤を塗布して圧着する方法を実施してもよい。   Instead of forming the third transparent conductive film 5c to bond the intermediate 21a and the intermediate 21b together, the transparent conductive of the intermediate layer 51 of one or both of the intermediate 21a and the intermediate 21b is used. A method may be implemented in which a transparent conductive adhesive is applied to the conductive oxide film layer and pressure-bonded.

また、中間体21aと中間体21bとを張り合わせるために、第3の透明導電膜5層cを形成する代わりに、中間体21aのp型透明導電性酸化膜層5a上にn型透明導電性酸化膜層を成膜し、このn型透明導電性酸化膜層と中間体21bのn型透明導電性酸化膜層5bとを接着してもよい。   Further, instead of forming the third transparent conductive film 5 layer c in order to bond the intermediate body 21a and the intermediate body 21b, the n-type transparent conductive film is formed on the p-type transparent conductive oxide film layer 5a of the intermediate body 21a. An n-type transparent conductive oxide film layer may be formed, and this n-type transparent conductive oxide film layer may be bonded to the n-type transparent conductive oxide film layer 5b of the intermediate 21b.

以上のように、実施の形態3においては、中間層5はp型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとが別々の基板を用いて形成され、接着により中間層5の接合が形成される。そして、n型非晶質Si半導体層4dにはp型透明導電性酸化膜層5aが、p型非結晶Si半導体層16aにはn型透明導電性酸化膜層5bが接する。p型透明導電性酸化膜層5aとn型透明導電性酸化膜層5bとはn型またはp型の第3の透明導電膜5層cを介して接合される。これにより、n型非晶質Si半導体層4dとp型微結晶Si半導体層6dとの間の全ての接合がアンアイソタイプヘテロ接合で形成され、トンネル伝導とキャリア生成・再結合による電流で電流が輸送されることにより、n型非晶質Si半導体層4dとp型非結晶Si半導体層16aとの間の低抵抗の接合抵抗が実現できる。そして、結晶性が良くなく、界面準位の多い膜同士の接続においても低抵抗の接続が可能となり、中間層を介した低抵抗な接続構造が実現できる。   As described above, in the third embodiment, the intermediate layer 5 includes the p-type transparent conductive oxide film layer 5a and the n-type transparent conductive oxide film layer 5b formed by using different substrates, and the intermediate layer is bonded thereto. 5 junctions are formed. The p-type transparent conductive oxide film layer 5a is in contact with the n-type amorphous Si semiconductor layer 4d, and the n-type transparent conductive oxide film layer 5b is in contact with the p-type amorphous Si semiconductor layer 16a. The p-type transparent conductive oxide film layer 5a and the n-type transparent conductive oxide film layer 5b are joined via an n-type or p-type third transparent conductive film 5 layer c. As a result, all the junctions between the n-type amorphous Si semiconductor layer 4d and the p-type microcrystalline Si semiconductor layer 6d are formed as an anisotype heterojunction, and current is generated by current due to tunnel conduction and carrier generation / recombination. By being transported, a low-resistance junction resistance between the n-type amorphous Si semiconductor layer 4d and the p-type amorphous Si semiconductor layer 16a can be realized. In addition, low resistance connection is possible even in the connection between films having poor crystallinity and many interface states, and a low resistance connection structure through an intermediate layer can be realized.

この結果、殆どエネルギーを消費することなしに、非晶質Si光電変換層4とp型非結晶Si半導体層16aとの間を低抵抗に接続することが可能になり、高集光発電時における高電流の状況でも、接合抵抗に起因した光電変換効率の低下を抑えることが可能になる。   As a result, it is possible to connect the amorphous Si photoelectric conversion layer 4 and the p-type amorphous Si semiconductor layer 16a with a low resistance without consuming much energy, and a high current at the time of high concentration power generation. Even in this situation, it is possible to suppress a decrease in photoelectric conversion efficiency due to the junction resistance.

なお、以上の実施の形態では、特に、Siを主成分とする半導体層からなる光電変換層の変換効率向上に適するが、Si系以外の化合物半導体系または有機物系などの材料にも適用可能である。また、半導体層は、上記のように単結晶、アモルファス膜および微結晶膜のうちのいずれでもかまわない。   Note that, in the above embodiment, it is particularly suitable for improving the conversion efficiency of a photoelectric conversion layer composed of a semiconductor layer containing Si as a main component, but it can also be applied to a compound semiconductor system other than a Si system or an organic material. is there. The semiconductor layer may be any of a single crystal, an amorphous film, and a microcrystalline film as described above.

以上、本発明は2層以上の光電変換層を持つ光電変換装置の中間層として上下の光電変換層を接続する部分に適用することを念頭に置いたが、単層光電変換装置の場合の透明電極として透明導電性酸化膜を用いた場合の半導体層との接続抵抗低減技術としても適用可能である。たとえばn−Siにn型透明導電性酸化膜層を接続する場合、このままではアイソタイプヘテロ接合となるが間にp型透明導電性酸化膜層を介在させることでアンアイソタイプヘテロ接合となりトンネル伝導とキャリア生成・再結合による電流で電流が輸送されることにより低抵抗の接合抵抗が実現できる。   As described above, the present invention is applied to a portion where the upper and lower photoelectric conversion layers are connected as an intermediate layer of a photoelectric conversion device having two or more photoelectric conversion layers, but is transparent in the case of a single layer photoelectric conversion device. It can also be applied as a technique for reducing connection resistance with a semiconductor layer when a transparent conductive oxide film is used as an electrode. For example, when an n-type transparent conductive oxide film layer is connected to n-Si, an isotype heterojunction is formed as it is, but an p-type transparent conductive oxide layer is interposed between the n-Si and an anisotype heterojunction to form a tunnel conduction and a carrier. A low junction resistance can be realized by transporting the current by the current generated and recombined.

また、上記の実施の形態で説明した構成を有する光電変換装置を透明絶縁性基板上に複数形成し、少なくとも2つ以上の光電変換装置同士を電気的に直列または並列に接続することにより、光電変換装置内の透明導電性酸化膜を介した接続の導電性が改善され、光電変換効率に優れた光電変換モジュールが実現できる。例えば隣接する光電変換装置の一方の透明電極3と他方の裏面電極7とを電気的に直列接続すればよい。また、複数の光電変換装置を電気的に並列に接続してもよい。例えば隣接する光電変換装置の透明電極3同士、裏面電極7同士を電気的に接続すればよい。   In addition, a plurality of photoelectric conversion devices having the configuration described in the above embodiment are formed on a transparent insulating substrate, and at least two or more photoelectric conversion devices are electrically connected in series or in parallel, thereby The conductivity of the connection through the transparent conductive oxide film in the conversion device is improved, and a photoelectric conversion module excellent in photoelectric conversion efficiency can be realized. For example, one transparent electrode 3 and the other back electrode 7 of the adjacent photoelectric conversion device may be electrically connected in series. A plurality of photoelectric conversion devices may be electrically connected in parallel. For example, the transparent electrodes 3 and the back electrodes 7 of adjacent photoelectric conversion devices may be electrically connected.

以上のように、本発明にかかる光電変換装置は、光電変換装置内の透明導電性酸化膜を介した接続の導電性を改善し、エネルギーロスの少ない高効率な光電変換装置を提供することができるようになる。特に、光を集光して発電するような電流密度の高い発電時において、エネルギーロスによる発熱および効率低下を抑え、高効率発電を実現する方法に適している。   As described above, the photoelectric conversion device according to the present invention improves the conductivity of the connection through the transparent conductive oxide film in the photoelectric conversion device, and provides a highly efficient photoelectric conversion device with little energy loss. become able to. In particular, it is suitable for a method for suppressing heat generation and efficiency reduction due to energy loss and realizing high-efficiency power generation at the time of power generation with high current density such as collecting light and generating power.

1 光電変換装置
2 基板
3 透明電極
4 非晶質Si光電変換層
4a p型非晶質Si半導体層
4b i型非晶質Si半導体層
4c n型非晶質Si半導体層
4d n型非晶質Si半導体層
5 中間層
5a p型透明導電性酸化膜層
5b n型透明導電性酸化膜層
5c 第3の透明導電膜層
6 微結晶Si光電変換層
6a p型微結晶Si半導体層
6b i型微結晶Si半導体層
6c n型微結晶Si半導体層
6d p型微結晶Si半導体層
7 裏面電極
8 アンダーコート層
11 透明導電層
21 光電変換装置
21a 中間体
21b 中間体
50 n型透明導電性酸化膜層
51 中間層
101 モデル素子
102 ガラス基板
103 AlをドープしたZnO(ZnO:Al)膜
104 n型微結晶Si半導体層
105 中間層
106 p型微結晶Si半導体層
107 Ag膜
111 AlをドープしたZnO(ZnO:Al)膜
1 photoelectric conversion device 2 substrate 3 transparent electrode 4 amorphous Si photoelectric conversion layer 4a p-type amorphous Si semiconductor layer 4b i-type amorphous Si semiconductor layer 4c n-type amorphous Si semiconductor layer 4d n-type amorphous Si semiconductor layer 5 Intermediate layer 5a p-type transparent conductive oxide film layer 5b n-type transparent conductive oxide film layer 5c third transparent conductive film layer 6 microcrystalline Si photoelectric conversion layer 6a p-type microcrystalline Si semiconductor layer 6b i-type Microcrystalline Si semiconductor layer 6c n-type microcrystalline Si semiconductor layer 6d p-type microcrystalline Si semiconductor layer 7 back electrode 8 undercoat layer 11 transparent conductive layer 21 photoelectric conversion device 21a intermediate 21b intermediate 50 n-type transparent conductive oxide film Layer 51 intermediate layer 101 model element 102 glass substrate 103 ZnO (ZnO: Al) film doped with Al 104 n-type microcrystalline Si semiconductor layer 105 intermediate layer 106 p-type microcrystalline Si semiconductor Layer 107 Ag film 111 Al-doped ZnO (ZnO: Al) film

Claims (16)

少なくともp型半導体層とn型半導体層とを有する光電変換層と、
前記p型半導体層における前記n型半導体層と反対側に配置されたp型透明導電性酸化膜層と前記p型半導体層との間に前記p型半導体層および前記p型透明導電性酸化膜層に接してn型透明導電性酸化膜層が配置された積層構造、または前記n型半導体層における前記p型半導体層と反対側に配置されたn型透明導電性酸化膜層と前記n型半導体層との間に前記n型半導体層および前記n型透明導電性酸化膜層に接してp型透明導電性酸化膜層が配置された積層構造との少なくとも一方を備えること、
を特徴とする光電変換装置。
A photoelectric conversion layer having at least a p-type semiconductor layer and an n-type semiconductor layer;
The p-type semiconductor layer and the p-type transparent conductive oxide film between the p-type semiconductor layer and the p-type transparent conductive oxide film layer disposed on the opposite side to the n-type semiconductor layer in the p-type semiconductor layer A laminated structure in which an n-type transparent conductive oxide film layer is disposed in contact with the layer, or an n-type transparent conductive oxide film layer disposed on the opposite side to the p-type semiconductor layer in the n-type semiconductor layer and the n-type Having at least one of a stacked structure in which a p-type transparent conductive oxide film layer is disposed in contact with the n-type semiconductor layer and the n-type transparent conductive oxide film layer between the semiconductor layer,
A photoelectric conversion device characterized by the above.
前記p型透明導電性酸化膜層、前記n型透明導電性酸化膜層ともに、これらの光の入射する側の最も近くに位置する光電変換層の光吸収エネルギーに対応するバンドギャップよりも大きなバンドギャップを有すること、
を特徴とする請求項1に記載の光電変換装置。
Both the p-type transparent conductive oxide film layer and the n-type transparent conductive oxide film layer have a band larger than the band gap corresponding to the light absorption energy of the photoelectric conversion layer located closest to the light incident side. Having a gap,
The photoelectric conversion device according to claim 1.
前記n型透明導電性酸化膜層および前記p型透明導電性酸化膜層のキャリア濃度は1×10−19cm−3以上であること、
を特徴とする請求項1または2に記載の光電変換装置。
The carrier concentration of the n-type transparent conductive oxide film layer and the p-type transparent conductive oxide film layer is 1 × 10 −19 cm −3 or more,
The photoelectric conversion device according to claim 1, wherein:
前記p型半導体層およびn型半導体層は、シリコンを基材とする単結晶、アモルファス膜および微結晶膜のうちのいずれか1つ以上であること、
を特徴とする請求項1〜3のいずれか1つに記載の光電変換装置。
The p-type semiconductor layer and the n-type semiconductor layer are any one or more of a silicon-based single crystal, an amorphous film, and a microcrystalline film;
The photoelectric conversion device according to claim 1, wherein:
前記n型透明導電性酸化膜層および前記p型透明導電性酸化膜層は、窒素原子がドーピングされていること、
を特徴とする請求項1〜4のいずれか1つに記載の光電変換装置。
The n-type transparent conductive oxide film layer and the p-type transparent conductive oxide film layer are doped with nitrogen atoms,
The photoelectric conversion device according to claim 1, wherein:
前記ドーピングされた窒素原子の濃度は、前記n型透明導電性酸化膜層内または前記p型透明導電性酸化膜層内の酸素と前記ドーピングされた窒素元素との合計を基準にしてそれぞれ0.1原子%〜5原子%であること、
を特徴とする請求項5に記載の光電変換装置。
The concentration of the doped nitrogen atom is 0. 0 based on the sum of oxygen in the n-type transparent conductive oxide film layer or the p-type transparent conductive oxide film layer and the doped nitrogen element. 1 atomic% to 5 atomic%,
The photoelectric conversion device according to claim 5.
前記n型透明導電性酸化膜層の基材は、In、ZnをドープしたIn、SnをドープしたIn、ZnとSnをドープしたInまたはInGaZnOであること、
を特徴とする請求項1〜6のいずれか1つに記載の光電変換装置。
Said substrate of n-type transparent conductive oxide layer, In 2 O 3, Zn in the doped In 2 O 3, Sn-doped In 2 O 3, Zn and In 2 O 3 or InGaZnO doped Sn There is,
The photoelectric conversion device according to claim 1, wherein:
前記p型透明導電性酸化膜層の基材は、NiO、CuO、ZnM(M=Co,Rh,Ir)またはZnMgOであること、
を特徴とする請求項1〜7のいずれか1つに記載の光電変換装置。
The base material of the p-type transparent conductive oxide film layer is NiO, Cu 2 O, ZnM 2 O 4 (M = Co, Rh, Ir) or ZnMgO,
The photoelectric conversion device according to claim 1, wherein:
前記光電変換層として、少なくとも第1p型半導体層と第1n型半導体層とを有する第1光電変換層と、少なくとも第2p型半導体層と第2n型半導体層とを有するとともに前記第1光電変換層と光吸収波長特性が異なる第2光電変換層と、を有し、
前記第1n型半導体層と前記第2p型半導体層との間の前記第1n型半導体層に接する側に配置された前記p型透明導電性酸化膜層と、
前記第1n型半導体層と前記第2p型半導体層との間の前記第2p型半導体層に接する側に配置された前記n型透明導電性酸化膜層と、
を備え、
前記第1n型半導体層と前記p型透明導電性酸化膜層、前記p型透明導電性酸化膜層と前記n型透明導電性酸化膜層、前記n型透明導電性酸化膜層と前記第2p型半導体層と、がそれぞれ接していること、
を特徴とする請求項1〜8のいずれか1つに記載の光電変換装置。
The photoelectric conversion layer includes a first photoelectric conversion layer having at least a first p-type semiconductor layer and a first n-type semiconductor layer, at least a second p-type semiconductor layer and a second n-type semiconductor layer, and the first photoelectric conversion layer. And a second photoelectric conversion layer having different light absorption wavelength characteristics,
The p-type transparent conductive oxide film layer disposed on the side in contact with the first n-type semiconductor layer between the first n-type semiconductor layer and the second p-type semiconductor layer;
The n-type transparent conductive oxide film layer disposed on the side in contact with the second p-type semiconductor layer between the first n-type semiconductor layer and the second p-type semiconductor layer;
With
The first n-type semiconductor layer, the p-type transparent conductive oxide film layer, the p-type transparent conductive oxide film layer, the n-type transparent conductive oxide film layer, the n-type transparent conductive oxide film layer, and the second p The type semiconductor layer is in contact with each other,
The photoelectric conversion device according to claim 1, wherein:
前記p型透明導電性酸化膜層と前記n型透明導電性酸化膜層との間に前記p型透明導電性酸化膜層と前記n型透明導電性酸化膜層とを接着する透明導電性の接着層が配置されたこと、
を特徴とする請求項9に記載の光電変換装置。
A transparent conductive material for bonding the p-type transparent conductive oxide film layer and the n-type transparent conductive oxide film layer between the p-type transparent conductive oxide film layer and the n-type transparent conductive oxide film layer That the adhesive layer has been placed,
The photoelectric conversion device according to claim 9.
少なくともp型半導体層とn型半導体層とを有する光電変換層を形成する第1工程と、
前記第1工程の前後における少なくとも一方に、
前記p型半導体層における前記n型半導体層と反対側に、前記p型半導体層とn型透明導電性酸化膜層とp型透明導電性酸化膜層とがこの順で積層されるように積層構造を形成する第2工程、および前記n型半導体層における前記p型半導体層と反対側に、前記n型半導体層とp型透明導電性酸化膜層とn型透明導電性酸化膜層とがこの順で積層されるように積層構造を形成する第3工程のいずれか一方の工程を含むこと、
を特徴とする光電変換装置の製造方法。
A first step of forming a photoelectric conversion layer having at least a p-type semiconductor layer and an n-type semiconductor layer;
At least one before and after the first step,
On the opposite side of the p-type semiconductor layer from the n-type semiconductor layer, the p-type semiconductor layer, the n-type transparent conductive oxide film layer, and the p-type transparent conductive oxide film layer are stacked in this order. A second step of forming a structure, and the n-type semiconductor layer, the p-type transparent conductive oxide film layer, and the n-type transparent conductive oxide film layer on the opposite side of the n-type semiconductor layer from the p-type semiconductor layer. Including any one of the third steps of forming the laminated structure to be laminated in this order;
A method of manufacturing a photoelectric conversion device characterized by the above.
前記第2工程または前記第3工程では、スパッタリング法により前記n型透明導電性酸化膜層または前記p型透明導電性酸化膜層を成膜し、雰囲気ガスとしてArに加えて窒素またはNHを添加したガスを用いること、
を特徴とする請求項11に記載の光電変換装置の製造方法。
In the second step or the third step, the n-type transparent conductive oxide film layer or the p-type transparent conductive oxide film layer is formed by sputtering, and nitrogen or NH 3 is added to the atmosphere gas in addition to Ar. Using the added gas,
The method for producing a photoelectric conversion device according to claim 11.
前記第2工程または前記第3工程では、スパッタリング法により前記n型透明導電性酸化膜層および前記p型透明導電性酸化膜層を成膜し、成膜用のスパッタリングターゲット中にあらかじめAlN、TiN、GaNのうちのいずれかを混入させておくこと、
を特徴とする請求項11または12に記載の光電変換装置の製造方法。
In the second step or the third step, the n-type transparent conductive oxide film layer and the p-type transparent conductive oxide film layer are formed by sputtering, and AlN and TiN are previously formed in the sputtering target for film formation. , Mixing any of GaN,
The method for producing a photoelectric conversion device according to claim 11 or 12, wherein:
基板上に第1p型半導体層と第1n型半導体層とをこの順で有する第1光電変換層を形成する工程と、
前記第1n型半導体層上にp型透明導電性酸化膜層を形成する工程と、
前記p型透明導電性酸化膜層上にn型透明導電性酸化膜層を形成する工程と、
第2p型半導体層と第2n型半導体層とを有するとともに前記第1光電変換層と光吸収波長特性が異なる第2光電変換層を前記第2p型半導体層が前記n型透明導電性酸化膜層に接するように形成する工程と、
を含むことを特徴とする請求項11〜13のいずれか1つに記載の光電変換装置の製造方法。
Forming a first photoelectric conversion layer having a first p-type semiconductor layer and a first n-type semiconductor layer in this order on a substrate;
Forming a p-type transparent conductive oxide film layer on the first n-type semiconductor layer;
Forming an n-type transparent conductive oxide film layer on the p-type transparent conductive oxide film layer;
A second p-type semiconductor layer having a second p-type semiconductor layer and a second n-type semiconductor layer and having a light absorption wavelength characteristic different from that of the first photoelectric conversion layer is the n-type transparent conductive oxide film layer. Forming to be in contact with,
The manufacturing method of the photoelectric conversion apparatus as described in any one of Claims 11-13 characterized by the above-mentioned.
基板上に第1p型半導体層と第1n型半導体層とをこの順で有する第1光電変換層を形成し、前記第1n型半導体層上にp型透明導電性酸化膜層を形成して第1中間体を形成する工程と、
第2n型半導体基板上に第2p型半導体層を有する第2光電変換層を形成し、前記第2p型半導体層上にn型透明導電性酸化膜層を形成して第2中間体を形成する工程と、
前記第1中間体の前記p型透明導電性酸化膜層と第2中間体のn型透明導電性酸化膜層との間に透明導電性の接着層を介して対向させた状態で前記第1中間体と前記第2中間体を接着して一体化する工程と、
を含むことを特徴とする請求項11〜13のいずれか1つに記載の光電変換装置の製造方法。
A first photoelectric conversion layer having a first p-type semiconductor layer and a first n-type semiconductor layer in this order is formed on the substrate, and a p-type transparent conductive oxide film layer is formed on the first n-type semiconductor layer. Forming an intermediate;
A second photoelectric conversion layer having a second p-type semiconductor layer is formed on a second n-type semiconductor substrate, and an n-type transparent conductive oxide film layer is formed on the second p-type semiconductor layer to form a second intermediate. Process,
The first intermediate in a state where the p-type transparent conductive oxide film layer of the first intermediate and the n-type transparent conductive oxide film layer of the second intermediate are opposed to each other through a transparent conductive adhesive layer. Adhering and integrating the intermediate and the second intermediate; and
The manufacturing method of the photoelectric conversion apparatus as described in any one of Claims 11-13 characterized by the above-mentioned.
請求項1〜10のいずれか1つに記載の光電変換装置の少なくとも2つ以上が電気的に直列または並列に接続されてなること、
を特徴とする光電変換モジュール。
At least two or more of the photoelectric conversion devices according to any one of claims 1 to 10 are electrically connected in series or in parallel;
A photoelectric conversion module characterized by the above.
JP2012045647A 2012-03-01 2012-03-01 PHOTOELECTRIC CONVERSION DEVICE, ITS MANUFACTURING METHOD, AND PHOTOELECTRIC CONVERSION MODULE Expired - Fee Related JP5677341B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012045647A JP5677341B2 (en) 2012-03-01 2012-03-01 PHOTOELECTRIC CONVERSION DEVICE, ITS MANUFACTURING METHOD, AND PHOTOELECTRIC CONVERSION MODULE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045647A JP5677341B2 (en) 2012-03-01 2012-03-01 PHOTOELECTRIC CONVERSION DEVICE, ITS MANUFACTURING METHOD, AND PHOTOELECTRIC CONVERSION MODULE

Publications (2)

Publication Number Publication Date
JP2013183012A true JP2013183012A (en) 2013-09-12
JP5677341B2 JP5677341B2 (en) 2015-02-25

Family

ID=49273468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012045647A Expired - Fee Related JP5677341B2 (en) 2012-03-01 2012-03-01 PHOTOELECTRIC CONVERSION DEVICE, ITS MANUFACTURING METHOD, AND PHOTOELECTRIC CONVERSION MODULE

Country Status (1)

Country Link
JP (1) JP5677341B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707639B2 (en) 2016-08-29 2020-07-07 Samsung Electronics Co., Ltd. Laser beam steering device and system including the same
JPWO2019244509A1 (en) * 2018-06-19 2021-06-24 三井金属鉱業株式会社 Oxide sintered body and sputtering target
JP7052114B1 (en) 2021-03-24 2022-04-11 株式会社東芝 Manufacturing method of laminated thin film for solar cells and manufacturing method of solar cells
US20230155049A1 (en) * 2020-03-30 2023-05-18 Longi Green Energy Technology Co., Ltd. Laminated photovoltaic device, and production method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308354A (en) * 2000-04-24 2001-11-02 Sharp Corp Stacked solar cell
WO2009144944A1 (en) * 2008-05-30 2009-12-03 三菱電機株式会社 Photoelectric converter
JP2010109226A (en) * 2008-10-31 2010-05-13 Konica Minolta Holdings Inc Method for manufacturing organic photoelectric conversion element
JP2011114290A (en) * 2009-11-30 2011-06-09 Mitsubishi Electric Corp Photoelectric conversion device, and method of manufacturing the same
JP2011181608A (en) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp Photoelectric converter and manufacturing method of photoelectric converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308354A (en) * 2000-04-24 2001-11-02 Sharp Corp Stacked solar cell
WO2009144944A1 (en) * 2008-05-30 2009-12-03 三菱電機株式会社 Photoelectric converter
JP2010109226A (en) * 2008-10-31 2010-05-13 Konica Minolta Holdings Inc Method for manufacturing organic photoelectric conversion element
JP2011114290A (en) * 2009-11-30 2011-06-09 Mitsubishi Electric Corp Photoelectric conversion device, and method of manufacturing the same
JP2011181608A (en) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp Photoelectric converter and manufacturing method of photoelectric converter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707639B2 (en) 2016-08-29 2020-07-07 Samsung Electronics Co., Ltd. Laser beam steering device and system including the same
US11211761B2 (en) 2016-08-29 2021-12-28 Samsung Electronics Co., Ltd. Laser beam steering device and system including the same
JPWO2019244509A1 (en) * 2018-06-19 2021-06-24 三井金属鉱業株式会社 Oxide sintered body and sputtering target
JP7282766B2 (en) 2018-06-19 2023-05-29 三井金属鉱業株式会社 Oxide sintered body and sputtering target
US20230155049A1 (en) * 2020-03-30 2023-05-18 Longi Green Energy Technology Co., Ltd. Laminated photovoltaic device, and production method
US11942564B2 (en) * 2020-03-30 2024-03-26 Longi Green Energy Technology Co., Ltd. Laminated photovoltaic device, and production method
JP7052114B1 (en) 2021-03-24 2022-04-11 株式会社東芝 Manufacturing method of laminated thin film for solar cells and manufacturing method of solar cells
JP2022148125A (en) * 2021-03-24 2022-10-06 株式会社東芝 Manufacturing method of laminated thin film for solar cell and manufacturing method of solar cell

Also Published As

Publication number Publication date
JP5677341B2 (en) 2015-02-25

Similar Documents

Publication Publication Date Title
JP5550624B2 (en) Photoelectric conversion device, manufacturing method thereof, and photoelectric conversion module
KR101503557B1 (en) Photovoltaic devices including an interfacial layer
JP2017520920A (en) Solar cell with interdigitated back contact
WO2009042125A1 (en) Photovoltaic devices including heterojunctions
WO2012040299A2 (en) A thin-film photovoltaic device with a zinc magnesium oxide window layer
EP2530724A2 (en) Photovoltaic devices and method of making
CN112970123B (en) Charge selective contact junction silicon solar cell and method of manufacturing the same
KR102350885B1 (en) Solar cell
US20200066928A1 (en) Photovoltaic device and methods of forming the same
JP2014530498A (en) THIN FILM SOLAR MODULE INCLUDING SERIAL CONNECTION AND METHOD FOR SERIALLY CONNECTING A plurality of thin film solar cells
US20160190368A1 (en) Photovoltaic Device and Method of Making
JP5677341B2 (en) PHOTOELECTRIC CONVERSION DEVICE, ITS MANUFACTURING METHOD, AND PHOTOELECTRIC CONVERSION MODULE
US20150295099A1 (en) High work-function buffer layers for silicon-based photovoltaic devices
US8247686B2 (en) Multi-layer N-type stack for cadmium telluride based thin film photovoltaic devices and methods of making
KR100992483B1 (en) Solar cell and fabrication method thereof
US20110265868A1 (en) Cadmium sulfide layers for use in cadmium telluride based thin film photovoltaic devices and methods of their manufacture
US8241930B2 (en) Methods of forming a window layer in a cadmium telluride based thin film photovoltaic device
KR20110036153A (en) Solar cell and method of fabircating the same
JP5388899B2 (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
US8188562B2 (en) Multi-layer N-type stack for cadmium telluride based thin film photovoltaic devices and methods of making
KR101039993B1 (en) Solar cell and method of fabricating the same
KR20140058794A (en) Thin film solar cell and method of fabricating the same
JP7042337B2 (en) Solar cell element
KR20120042825A (en) Solar cell and method of fabircating the same
JP2011210809A (en) Method of manufacturing photoelectric conversion element, photoelectric conversion element, and thin film solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5677341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees