JP2013182504A - Image processing system and control method - Google Patents
Image processing system and control method Download PDFInfo
- Publication number
- JP2013182504A JP2013182504A JP2012047004A JP2012047004A JP2013182504A JP 2013182504 A JP2013182504 A JP 2013182504A JP 2012047004 A JP2012047004 A JP 2012047004A JP 2012047004 A JP2012047004 A JP 2012047004A JP 2013182504 A JP2013182504 A JP 2013182504A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image processing
- processor
- divided
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、画像処理装置及びその制御方法に関する。 The present invention relates to an image processing apparatus and a control method thereof.
ＨＤ（High definition）サイズ程度の画像に拡大処理を施して高解像度画像を生成し
、生成した高解像度画像を高解像度ディスプレイ（表示解像度が3840×2160画素のディスプレイ）に表示する技術が開発されている。
従来、ＨＤサイズ程度の画像を処理する場合には、１つの画像処理ＬＳＩ（Large Scale Integration）で画像処理を行うことができた。しかし、高解像度画像を処理する場合
は、１つの画像処理ＬＳＩでは処理性能が不足してしまう。そこで、複数の画像処理ＬＳＩで画像を分割処理する技術が提案されている（特許文献１，２）。
A technology has been developed to generate a high-resolution image by enlarging an HD (High Definition) size image and display the generated high-resolution image on a high-resolution display (display with a display resolution of 3840 x 2160 pixels). Yes.
Conventionally, when processing an image of about HD size, it has been possible to perform image processing with a single image processing LSI (Large Scale Integration). However, when processing a high-resolution image, the processing performance of one image processing LSI is insufficient. Thus, techniques for dividing an image with a plurality of image processing LSIs have been proposed (
上述した特許文献１に記載の技術は、マスタの画像処理ＬＳＩ（マスタＬＳＩ）が１枚分の画像を保持し、マスタＬＳＩが端部画像が付加された分割画像を生成して、スレーブの画像処理ＬＳＩ（スレーブＬＳＩ）に転送するものである。しかし、特許文献１に記載の技術では、マスタＬＳＩとスレーブＬＳＩが固定であるため、スレーブＬＳＩに入力された画像を分割処理することができない。
特許文献２に記載の技術は、入力画像を全ての画像処理ＬＳＩに入力し、入力画像を分割処理するものである。特許文献２に記載の技術では、入力画像を全ての画像処理ＬＳＩに入力するために、１枚の入力画像が入力される１つの入力端子を全ての画像処理ＬＳＩに接続する配線が必要となる。そのため、特許文献２に記載の技術を用いた場合には、配線数が増大し、ひいては回路規模が増大してしまう。
In the technique described in
The technique described in Patent Document 2 inputs an input image to all image processing LSIs and divides the input image. In the technique described in Patent Document 2, in order to input an input image to all the image processing LSIs, wiring for connecting one input terminal to which one input image is input to all the image processing LSIs is required. . For this reason, when the technique described in Patent Document 2 is used, the number of wirings increases, and as a result, the circuit scale increases.
本発明は、配線数や回路規模の増大を招くことなく、入力画像を確実に分割処理することのできる技術を提供することを目的とする。 An object of the present invention is to provide a technique capable of reliably dividing an input image without causing an increase in the number of wirings or a circuit scale.
本発明の画像処理装置は、
１枚の元画像を分割して得られる複数の分割画像に画像処理を施す画像処理装置であって、
複数の画像処理プロセッサを有し、
前記画像処理プロセッサは、
自プロセッサへ元画像が入力された場合に、前記複数の画像処理プロセッサのうち、自プロセッサをマスタ、他プロセッサをスレーブに設定する設定手段と、
前記設定手段で自プロセッサがマスタに設定された場合に、自プロセッサに入力された元画像を複数の分割画像に分割する分割手段と、
前記設定手段で自プロセッサがマスタに設定された場合に、前記複数の画像処理プロセッサにより前記複数の分割画像に対する画像処理が並列に行われるように、前記分割手段で得られた分割画像を他プロセッサへ送信する送信手段と、
前記設定手段で自プロセッサがマスタに設定された場合に、前記分割手段で得られた
複数の分割画像のうち、処理対象の分割画像に画像処理を施し、他の画像処理プロセッサの設定手段により自プロセッサがスレーブに設定された場合に、マスタに設定された他プロセッサから受信した分割画像に画像処理を施す画像処理手段と、
を有することを特徴とする。
The image processing apparatus of the present invention
An image processing apparatus that performs image processing on a plurality of divided images obtained by dividing one original image,
Having a plurality of image processors;
The image processor is
Setting means for setting the own processor as a master and the other processor as a slave among the plurality of image processors when an original image is input to the own processor;
A dividing unit that divides an original image input to the own processor into a plurality of divided images when the setting unit sets the own processor as a master;
When the setting unit sets the own processor as a master, the divided image obtained by the dividing unit is processed by another processor so that the plurality of image processing processors perform image processing on the plurality of divided images in parallel. A transmission means for transmitting to,
When the setting unit sets the own processor as a master, the divided image to be processed is subjected to image processing among the plurality of divided images obtained by the dividing unit, and the setting unit of another image processing processor Image processing means for performing image processing on a divided image received from another processor set as a master when the processor is set as a slave;
It is characterized by having.
本発明の画像処理装置の制御方法は、
１枚の元画像を分割して得られる複数の分割画像に画像処理を施す複数の画像処理プロセッサを有する画像処理装置の制御方法であって、
前記画像処理プロセッサが、自プロセッサへ元画像が入力された場合に、前記複数の画像処理プロセッサのうち、自プロセッサをマスタ、他プロセッサをスレーブに設定する設定ステップと、
前記画像処理プロセッサが、前記設定ステップで自プロセッサがマスタに設定された場合に、自プロセッサに入力された元画像を複数の分割画像に分割する分割ステップと、
前記画像処理プロセッサが、前記設定ステップで自プロセッサがマスタに設定された場合に、前記複数の画像処理プロセッサにより前記複数の分割画像に対する画像処理が並列に行われるように、前記分割ステップで得られた分割画像を他プロセッサへ送信する送信ステップと、
前記画像処理プロセッサが、前記設定ステップで自プロセッサがマスタに設定された場合に、前記分割ステップで得られた複数の分割画像のうち、処理対象の分割画像に画像処理を施し、他の画像処理プロセッサにより自プロセッサがスレーブに設定された場合に、マスタに設定された他プロセッサから受信した分割画像に画像処理を施す画像処理ステップと、
を有することを特徴とする。
The control method of the image processing apparatus of the present invention includes:
A control method of an image processing apparatus having a plurality of image processing processors for performing image processing on a plurality of divided images obtained by dividing one original image,
A setting step of setting the own processor as a master and the other processor as a slave among the plurality of image processors when an original image is input to the own processor;
A division step of dividing the original image input to the processor into a plurality of divided images when the image processor is set as a master in the setting step;
The image processing processor is obtained in the dividing step so that when the processor is set as a master in the setting step, the plurality of image processing processors perform image processing on the plurality of divided images in parallel. A transmission step of transmitting the divided image to another processor;
When the image processor is set as the master in the setting step, the image processor performs image processing on the divided image to be processed among the plurality of divided images obtained in the dividing step, and performs other image processing. An image processing step of performing image processing on a divided image received from another processor set as a master when the processor is set as a slave by the processor;
It is characterized by having.
本発明によれば、配線数や回路規模の増大を招くことなく、入力画像を確実に分割処理することができる。 According to the present invention, an input image can be reliably divided without causing an increase in the number of wires or the circuit scale.
＜実施例１＞
以下、本発明の実施例１に係る画像処理装置及びその制御方法について説明する。本実施例に係る画像処理装置は、１枚の元画像を分割して得られる複数の分割画像に画像処理を施す。
<Example 1>
Hereinafter, an image processing apparatus and a control method thereof according to
図１は、本実施例に係る画像処理装置を用いた画像処理システムの構成の一例を示す図である。
画像再生装置１００は、元画像（元画像信号）を出力する機器であり、例えば、パーソナルコンピュータ、ブルーレイディスクレコーダなどである。画像再生装置１００は、本実施例に係る画像処理装置（画像表示装置１０９）に、接続ケーブル１０１を用いて接続される。具体的には、画像再生装置１００は、画像表示装置１０９が有する複数の画像処理プロセッサ（画像処理ＬＳＩ（Large Scale Integration））のうちの１つに、接続ケ
ーブル１０１を用いて接続される。そして、画像再生装置１００は、接続ケーブル１０１
を介して、元画像を画像表示装置１０９に出力する。即ち、画像表示装置１０９が有する複数の画像処理ＬＳＩのうちのいずれか１つに元画像が入力される。本実施例では、画像再生装置１００は、ＨＤサイズ以下の元画像を出力する。図１の例では、画像再生装置１００は、接続ケーブル１０１を用いて、画像処理ＬＳＩ１０２に接続されている。具体的には、画像表示装置１０９は画像処理ＬＳＩ１０２に接続された入力端子１１０を有しており、画像再生装置１００は接続ケーブル１０１を用いて入力端子１１０に接続されている。そのため、画像再生装置１００から出力された元画像は、入力端子１１０を介して画像処理ＬＳＩ１０２に入力される。なお、接続ケーブル１０１を用いて、画像再生装置１００を画像処理ＬＳＩ１０３へ接続することもできる。具体的には、画像表示装置１０９は画像処理ＬＳＩ１０３に接続された入力端子１１１を有している。そして、接続ケーブル１０１を用いて、画像再生装置１００を入力端子１１１に接続することができる。画像再生装置１００を入力端子１１１に接続した場合には、画像再生装置１００から出力された元画像は、入力端子１１１を介して画像処理ＬＳＩ１０３に入力される。
なお、本実施例では、複数の画像処理ＬＳＩのうちの１つに画像（元画像）が入力される場合について説明するが、複数の画像処理ＬＳＩに複数の画像（例えば複数の分割画像）を入力することもできる。
FIG. 1 is a diagram illustrating an example of a configuration of an image processing system using the image processing apparatus according to the present embodiment.
The
The original image is output to the
In this embodiment, a case where an image (original image) is input to one of the plurality of image processing LSIs will be described. However, a plurality of images (for example, a plurality of divided images) are input to the plurality of image processing LSIs. You can also enter it.
本実施例に係る画像処理装置（画像表示装置１０９）は、画像処理ＬＳＩ１０２，１０３、表示パネル１０８などを有する。
画像処理ＬＳＩ１０２，１０３は、１枚の元画像を分割して得られる分割画像に画像処理を施す。画像処理は、例えば、画像の拡大、縮小、ノイズリダクション、エンハンサ、変形、フレームレート変換等を行うフィルタ処理である。但し、画像処理はこれに限らない。画像処理はフィルタ処理でなくてもよい。
An image processing apparatus (image display apparatus 109) according to the present embodiment includes
The
画像処理ＬＳＩ１０２と画像処理ＬＳＩ１０３は、接続ケーブル１０４と接続ケーブル１０５を用いて互いに接続されている。接続ケーブル１０４は、ＰＣＩのようなバスで構成され、画像処理ＬＳＩ１０２と画像処理ＬＳＩ１０３の間で、主に制御コマンドを送受信するために使用される。接続ケーブル１０５は、ＰＣＩＥｘｐｒｅｓｓのような高速伝送バスで構成され、画像処理ＬＳＩ１０２と画像処理ＬＳＩ１０３の間で分割画像（分割画像信号）を送受信するために使用される。
The
本実施例では、画像表示装置１０９が有する複数の画像処理ＬＳＩのうち、元画像が入力された画像処理ＬＳＩがマスタ、元画像が入力されない画像処理ＬＳＩがスレーブとなる。そして、マスタの画像処理ＬＳＩがスレーブの画像処理ＬＳＩを制御する。図１の例では画像処理ＬＳＩ１０２に元画像が入力されるため、画像処理ＬＳＩ１０２がマスタ、画像処理ＬＳＩ１０３がスレーブとなる。マスタの画像処理ＬＳＩは、例えば、スレーブの画像処理ＬＳＩが有するフレームメモリに対する分割画像の読み書きで使用するアドレスを設定する。また、マスタの画像処理ＬＳＩは、入力される元画像信号を監視し、異常信号を検出した場合に、異常信号に基づく画像を表示しないようにスレーブの画像処理ＬＳＩを制御する。詳細は後述する。
In this embodiment, among the plurality of image processing LSIs included in the
マスタの画像処理ＬＳＩは、入力された元画像を、各々のサイズ（画像サイズ）が画像処理ＬＳＩで処理可能なサイズである複数の分割画像に分割する。例えば、マスタの画像処理ＬＳＩは、入力された元画像を、画像表示装置１０９が有する画像処理ＬＳＩの数と同じ数の分割画像に分割する。図１の例では、マスタの画像処理ＬＳＩ１０２が、元画像を２つの分割画像に分割する。
なお、本実施例では、元画像の領域を分割して得られる分割領域と、その周囲の所定画素数分の領域とを含むサイズの画像を分割画像とする。上記周囲の領域（端部）は、例えば、画像処理ＬＳＩが分割領域に画像処理（例えばフィルタ処理）を施す際に参照される領域である。画像処理がフィルタ処理である場合、端部のサイズ（上記所定画素数）は、
例えば、該フィルタ処理で使用されるフィルタのタップ数等により決定される。そのような構成にすることにより、画像処理後の分割領域間の境界が不連続となることを抑制することができる。分割画像の取得方法の詳細は後述する。
The master image processing LSI divides the input original image into a plurality of divided images each having a size (image size) that can be processed by the image processing LSI. For example, the master image processing LSI divides the input original image into the same number of divided images as the number of image processing LSIs included in the
In this embodiment, an image having a size including a divided area obtained by dividing the area of the original image and an area for a predetermined number of pixels around the divided area is used as a divided image. The surrounding area (edge) is an area that is referred to when the image processing LSI performs image processing (for example, filter processing) on the divided area, for example. When the image processing is filter processing, the size of the edge (the predetermined number of pixels) is
For example, it is determined by the number of filter taps used in the filter processing. With such a configuration, it is possible to prevent the boundary between divided regions after image processing from becoming discontinuous. Details of the method for acquiring the divided images will be described later.
マスタの画像処理ＬＳＩは、複数の画像処理ＬＳＩにより複数の分割画像に対する処理が並列に行われるように、分割画像をスレーブの画像処理ＬＳＩへ送信する。図１の例では、マスタの画像処理ＬＳＩ１０２が、２つの分割画像のうちの一方を、自プロセッサ（画像処理ＬＳＩ１０２）の処理対象とし、他方を他プロセッサ（画像処理ＬＳＩ１０３）の処理対象とする。そして、画像処理ＬＳＩ１０２は、画像処理ＬＳＩ１０３の処理対象である分割画像を接続ケーブル１０５を用いて画像処理ＬＳＩ１０３へ送信する。
The master image processing LSI transmits the divided images to the slave image processing LSI so that the plurality of image processing LSIs perform processing on the plurality of divided images in parallel. In the example of FIG. 1, the master
そして、各画像処理ＬＳＩは、処理対象の分割画像に対して画像処理を施す。その後、各画像処理ＬＳＩは、画像処理が施された分割画像から端部の画像（端部画像）を切り取り、該端部の画像が切り取られた画像を表示パネル１０８に出力する。図１の例では、画像処理ＬＳＩ１０２は、接続ケーブル１０６を介して、端部画像が切り取られた画像を表示パネル１０８に出力する。画像処理ＬＳＩ１０３は、接続ケーブル１０７を介して、端部画像が切り取られた画像を表示パネル１０８に出力する。
画像処理ＬＳＩ１０２，１０３の構成の詳細については後述する。
Each image processing LSI performs image processing on the divided image to be processed. Thereafter, each image processing LSI cuts out an edge image (edge image) from the divided image subjected to the image processing, and outputs the image obtained by cutting out the edge image to the
Details of the configuration of the
表示パネル１０８は、各画像処理ＬＳＩから入力された画像（端部画像が切り取られた画像；画像処理が施された分割領域の画像）を合成することにより、画像処理が施された元画像を生成する。そして、表示パネル１０８は、画像処理が施された元画像を表示する。表示パネル１０８は、例えば、液晶ディスプレイパネル、プラズマディスプレイパネル、有機ＥＬディスプレイパネルなどである。
なお、本実施例では、画像処理装置が表示パネル１０８を有する場合（画像処理装置が画像表示装置である場合）を例示したが、表示パネル１０８は画像処理装置とは別体の装置であってもよい。
The
In the present embodiment, the case where the image processing apparatus has the
図２を用いて、実施例１に係る入力画像（元画像）と分割画像の一例を説明する。
元画像２００は、画像再生装置１００から出力され画像表示装置１０９に入力される画像であり、ＨＤ以下のサイズの画像である。
符号２０１，２０２は、元画像２００を分割することにより得られる分割画像を示す。
マスタの画像処理ＬＳＩ（本実施例では画像処理ＬＳＩ１０２）は、元画像２００を、元画像２００の水平方向の中心位置Ｃから右側へ所定画素数分（端部画像２０３の水平方向の画素数分）ずらした位置で、左右に分割することにより、分割画像２０１を得る。元画像２００を、中心位置Ｃで左右に分割することにより得られる２つの画像（左画像２０５、右画像２０６）は、上述した分割領域の画像である。そのため、分割画像２０１は、左画像２０５に端部画像２０３が付加された画像となる。画像処理ＬＳＩ１０２は、表示パネル１０８の同期信号に同期して、分割画像２０１に画像処理を施す。ここで、表示パネル１０８の同期信号とは、例えば、表示パネル１０８のリフレッシュレート（表示パネル１０８が表示する画像を切り替えるタイミングを表す垂直同期信号）に同期した信号である。
画像処理ＬＳＩ１０２は、元画像２００を、中心位置Ｃから左側へ所定画素数分（端部画像２０４の水平方向の画素数分）ずらした位置で、左右に分割することにより、分割画像２０２を得る。分割画像２０２は、右画像２０６に端部画像２０４が付加された画像となる。画像処理ＬＳＩ１０２は、接続ケーブル１０５を介して分割画像２０２を画像処理ＬＳＩ１０３に転送する。その後、画像処理ＬＳＩ１０３は、表示パネル１０８の同期信号に同期して、分割画像２０１に画像処理を施す。
An example of an input image (original image) and a divided image according to the first embodiment will be described with reference to FIG.
The
The master image processing LSI (
The
図３を用いて、画像処理ＬＳＩ１０２，１０３の構成の詳細を説明する。
画像処理ＬＳＩ１０２は、入力部３００、画像処理部３０１、出力部３０２、同期信号生成部３０３、フレームメモリ３０４、プロセッサ部３０５などを有する。
画像処理ＬＳＩ１０３は、画像処理ＬＳＩ１０２と同様に、入力部３２０、画像処理部３２１、出力部３２２、同期信号生成部３２３、フレームメモリ３２４、プロセッサ部３２５などを有する。
画像処理ＬＳＩ１０３の機能は、画像処理ＬＳＩ１０２の機能と同様のため、以下では、画像処理ＬＳＩ１０２の機能について説明し、画像処理ＬＳＩ１０３の機能については説明を省略する。
Details of the configuration of the
The
Similar to the
Since the function of the
プロセッサ部３０５は、入力部３００への元画像の入力を検出する。プロセッサ部３０５は、入力部３００へ元画像が入力された場合に、自プロセッサ（画像処理ＬＳＩ１０２）をマスタ、他プロセッサ（画像処理ＬＳＩ１０３）をスレーブに設定する。
具体的には、プロセッサ部３０５は、ＰＣＩのＩ／Ｆを有しており、入力部３００へ画像が入力された場合に、接続ケーブル１０４を介してプロセッサ部３２５へスレーブ要求を出力する。プロセッサ部３２５は、入力部３２０へ画像が入力されていなければ、入力されたスレーブ要求を許可するＡＣＫ信号をプロセッサ部３０５へ出力する。プロセッサ部３０５は、ＡＣＫ信号を受信すると、元画像が入力部３００にのみ入力されていると判断し、画像処理ＬＳＩ１０２をマスタ、画像処理ＬＳＩ１０３をスレーブに設定する。
なお、両方の画像処理ＬＳＩに画像が入力されている場合には、例えば、マスタ、スレーブの設定は行われずに、各画像処理ＬＳＩが、それぞれ、入力された画像に対して画像処理を施す。
The
Specifically, the
If images are input to both image processing LSIs, for example, the master and slave settings are not performed, and each image processing LSI performs image processing on the input images.
また、画像処理ＬＳＩ１０２がマスタに設定された場合に、プロセッサ部３０５は、画像処理ＬＳＩ１０２，１０３の各部のパラメータを設定する。プロセッサ部３０５は、例えば、元画像の垂直同期信号に同期して、パラメータを設定する。パラメータは、例えば、フレームメモリに対する分割画像の読み書きで使用するアドレスや、乱れた画像が入力された場合に、該乱れた画像を表示しないようにするためのパラメータなどである。プロセッサ部３０５は、接続ケーブル１０４を介して画像処理ＬＳＩ１０３の各部へパラメータを出力する。
Further, when the
入力部３００は、画像処理ＬＳＩ１０２がマスタに設定された場合に、入力部３００に入力された元画像を複数の分割画像に分割する。ここでは、図２に示す元画像２００が入力され、分割画像２０１，２０２が得られたとする。また、画像処理ＬＳＩ１０２の処理対象が分割画像２０１であり、画像処理ＬＳＩ１０３の処理対象が分割画像２０２であるものとする。
When the
また、入力部３００は、ＰＣＩＥｘｐｒｅｓｓのＩ／Ｆを有する。そして、入力部３００は、画像処理ＬＳＩ１０２がマスタに設定された場合に、画像処理ＬＳＩ１０２，１０３で分割画像２０１，２０２の処理が並列に行われるように、接続ケーブル１０５を介して入力部３２０に分割画像２０２を出力する。
The
また、入力部３００は、ＤＭＡ（Direct Memory Access）機能を有する。そして、入力部３００は、画像処理ＬＳＩ１０２がマスタに設定された場合に、入力部３００が分割して得られた処理対象の分割画像２０１を、フレームメモリ３０４へ書き込む。具体的には、入力部３００は、フレームメモリ３０４内の、プロセッサ部３０５により設定された書き込みアドレスに、分割画像２０１を書き込む。
なお、画像処理ＬＳＩ１０３がマスタ、画像処理ＬＳＩ１０２がスレーブに設定された場合には、入力部３００は、入力部３２０から受信した分割画像を処理対象とし、処理対象の分割画像を、フレームメモリ３０４へ書き込む。このとき、分割画像を書き込むフレームメモリ３０４内のアドレス（書き込みアドレス）は、マスタである画像処理ＬＳＩ１
０３のプロセッサ部３２５により設定される。
The
When the
03 is set by the
そして、入力部３００は、表示パネル１０８の同期信号に同期してフレームメモリ３０４から処理対象の分割画像を読み出し、画像処理部３０１に出力する。具体的には、入力部３００は、フレームメモリ３０４内の、設定された読み出しアドレスから、処理対象の分割画像（本実施例では分割画像２０１）を読み出す。読み出しアドレスは、画像処理ＬＳＩ１０２がマスタに設定された場合には、プロセッサ部３０５により設定され、画像処理ＬＳＩ１０３がマスタ、画像処理ＬＳＩ１０２がスレーブに設定された場合には、プロセッサ部３２５により設定される。
なお、本実施例では、所定サイズ（例えばＨＤサイズ）の元画像が入力され、所定サイズの分割画像に分割されるものとする。そして、分割画像の書き込み及び読み出しに使用するデータ転送長は予め定められているものとする。
Then, the
In this embodiment, it is assumed that an original image of a predetermined size (for example, HD size) is input and divided into divided images of a predetermined size. It is assumed that the data transfer length used for writing and reading the divided images is predetermined.
表示パネル１０８の同期信号は、同期信号生成部３０３または同期信号生成部３２３により生成される。例えば、画像処理ＬＳＩ１０２と画像処理ＬＳＩ１０３とに同じ同期信号に同期して処理を行わせるために、マスタの画像処理ＬＳＩの同期信号生成部が同期信号を生成する。そして、マスタの画像処理ＬＳＩの同期信号生成部は、同期信号線３３０を介して、スレーブの画像処理ＬＳＩの同期信号生成部へ生成した同期信号を出力する。
The synchronization signal of the
画像処理部３０１は、処理対象の分割画像に対して画像処理を施す。本実施例では、画像処理部３０１は、分割画像２０１に対して拡大処理を施す。そして、拡大処理が施された分割画像から端部画像（拡大処理が施された端部画像２０３）を切り取り、該端部画像が切り取られた画像を出力部３０２へ出力する。
出力部３０２は、画像処理部３０１から出力された画像（拡大処理が施された左画像２０５）を表示パネル１０８へ出力する。
The
The
図４を用いて、実施例１に係る画像処理装置（画像表示装置１０９）の、各種パラメータ（アドレス等）を設定するまでの処理フローの一例を説明する。なお、以下の処理は、常に行われてもよいし、ユーザ等により、入力された画像を分割処理するモードが設定されている場合にのみ行われてもよい。以下では、画像処理ＬＳＩ１０２に元画像が入力され、画像処理ＬＳＩ１０３には画像が入力されていない場合について説明する。
With reference to FIG. 4, an example of a processing flow until setting various parameters (address, etc.) of the image processing apparatus (image display apparatus 109) according to the first embodiment will be described. Note that the following processing may always be performed, or may be performed only when a mode for dividing the input image is set by the user or the like. Hereinafter, a case where an original image is input to the
まず、プロセッサ部３０５は、入力部３００への画像の入力を検出すると、プロセッサ部３２５に対してスレーブ要求を送信する。
そして、プロセッサ部３２５は、入力部３２０への画像の入力が無いことを確認すると、プロセッサ部３０５にＡＣＫ信号を送信する。
次に、プロセッサ部３０５は、スレーブ要求に対するＡＣＫ信号を受信すると、入力された画像が分割処理対象の元画像であると判断する。そして、プロセッサ部３０５は、自プロセッサ（画像処理ＬＳＩ１０２）をマスタ、他プロセッサ（画像処理ＬＳＩ１０３）をスレーブに設定し、スレーブの画像処理ＬＳＩ１０３を制御する。
そして、マスタとなった画像処理ＬＳＩ１０２のプロセッサ部３０５は、入力部３００に元画像と共に入力される垂直同期信号を検出する毎に、分割画像２０１、分割画像２０２の書き込みアドレスと読み出しアドレスを入力部３００と入力部３２０に設定する。
また、マスタとなった画像処理ＬＳＩ１０２のプロセッサ部３０５は、元画像として乱れた画像（例えば、ノイズを所定量以上含んでいる画像）が入力されたことを検出した場合に、出力部３０２と出力部３２２に画像の出力を禁止するパラメータを設定する。それにより、表示パネル１０８に乱れた画像が表示されることが抑制される。
また、画像再生装置１００と画像表示装置１０９の接続の変更などにより、画像処理ＬＳＩ１０３に元画像が入力され、画像処理ＬＳＩ１０２に画像が入力されなくなることがある。その場合には、同様の処理により、画像処理ＬＳＩ１０３がマスタ、画像処理ＬＳ
Ｉ１０２がスレーブに設定される。
First, when detecting an image input to the
When the
Next, when receiving an ACK signal in response to the slave request, the
Each time the
Further, when the
In addition, due to a change in the connection between the
I102 is set as a slave.
図５を用いて、書き込みアドレスと読み出しアドレスの計算方法について説明する。以下では、画像処理ＬＳＩ１０２がマスタ、画像処理ＬＳＩ１０３がスレーブに設定された場合について説明する。なお、画像処理ＬＳＩ１０３がマスタ、画像処理ＬＳＩ１０２がスレーブに設定された場合の処理は、画像処理ＬＳＩ１０２がマスタ、画像処理ＬＳＩ１０３がスレーブに設定された場合と同様のため、その説明は省略する。
A method for calculating the write address and the read address will be described with reference to FIG. Hereinafter, a case where the
まず、プロセッサ部３０５が、入力部３００に元画像と共に入力される垂直同期信号（入力ＶＳ）を検出する（Ｓ１）。元画像の垂直同期信号が検出されると、Ｓ２へ処理が進められる。
First, the
Ｓ２では、プロセッサ部３０５が、分割画像２０１と分割画像２０２をフレームメモリ３０４とフレームメモリ３２４にそれぞれ書き込むための書き込みアドレスを算出する際に使用するライトポインタＷｐに１を加算する。
ポインタは、特定のメモリ領域を表現する論理的位置情報である。ライトポインタは、画像の書き込み領域を表現する論理的位置情報である。
フレームメモリには、フレームメモリの格納領域のデータサイズを１フレーム当たりの分割画像のデータサイズで分割した数の分割画像を格納することができる。そのため、ライトポインタの値は、フレームメモリに格納可能な数と等しい値となると、その次には０にリセットされる。例えば、フレームメモリに格納できる分割画像の数が４の場合には、ライトポインタは０から３まで１ずつ増やされた後に、０にリセットされる。
In S <b> 2, the
The pointer is logical position information that represents a specific memory area. The write pointer is logical position information that represents an image writing area.
In the frame memory, the number of divided images obtained by dividing the data size of the storage area of the frame memory by the data size of the divided image per frame can be stored. Therefore, when the value of the write pointer becomes equal to the number that can be stored in the frame memory, it is reset to 0 next. For example, when the number of divided images that can be stored in the frame memory is 4, the write pointer is incremented by 1 from 0 to 3 and then reset to 0.
次に、プロセッサ部３０５が、分割画像２０１と分割画像２０２をフレームメモリ３０４とフレームメモリ３２４からそれぞれ読み出すための読み出しアドレスを算出する際に使用するリードポインタＲｐに１を加算する（Ｓ３）。
リードポインタは画像の読み出し領域を表現する論理的位置情報である。
リードポインタの値は、ライトポインタの値と同様に、フレームメモリに格納可能な数と等しい値となると、その次には０にリセットされる。
なお、Ｓ３の処理の後にＳ２の処理が行われてもよい。
Next, the
The read pointer is logical position information that represents an image reading area.
When the value of the read pointer becomes the same value as the number that can be stored in the frame memory, similarly to the value of the write pointer, it is reset to 0 next.
In addition, the process of S2 may be performed after the process of S3.
そして、プロセッサ部３０５は、ライトポインタとリードポインタを用いて、入力部３００と入力部３２０に設定する書き込みアドレスと読み出しアドレスを算出する（Ｓ４）。
書き込みアドレス（ＤＭＡＷｒ）は、フレームメモリのデータ格納位置（分割画像を格納する位置）の基準となるベースアドレス（ＤＭＡｂ）、１フレーム分の記憶領域（１フレーム分の分割画像のデータサイズ；ＤＭＡ＿ＡＬＩＧＮ）、ライトポインタ（Ｗｐ）を用いて以下の式により算出することができる。
ＤＭＡＷｒ ＝ ＤＭＡｂ ＋ Ｗｐ × ＤＭＡ＿ＡＬＩＧＮ
読み出しアドレス（ＤＭＡＲｄ）も同様に、ＤＭＡｂ、ＤＭＡ＿ＡＬＩＧＮ、リードポインタ（Ｒｐ）を用いて以下の式により算出することができる。
ＤＭＡＲｄ ＝ ＤＭＡｂ ＋ Ｒｐ × ＤＭＡ＿ＡＬＩＧＮ
Then, the
The write address (DMAWr) is a base address (DMAb) that serves as a reference for the data storage position of the frame memory (position for storing the divided image), a storage area for one frame (data size of the divided image for one frame; DMA_ALIGN) Using the write pointer (Wp), the following formula can be used.
DMAWr = DMAb + Wp × DMA_ALIGN
Similarly, the read address (DMARd) can be calculated by the following equation using DMAb, DMA_ALIGN, and read pointer (Rp).
DMARd = DMAb + Rp × DMA_ALIGN
次に、プロセッサ部３０５は、画像処理ＬＳＩ１０２の入力部３００にＳ４で算出したＤＭＡＷｒとＤＭＡＲｄを設定する（Ｓ５）。
そして、プロセッサ部３０５は、接続ケーブル１０４を介して、画像処理ＬＳＩ１０３
の入力部３２０にＳ４で算出したＤＭＡＷｒとＤＭＡＲｄを設定する（Ｓ６）。
なお、Ｓ６の処理の後にＳ５の処理が行われてもよい。
Next, the
Then, the
The DMAWr and DMARd calculated in S4 are set in the input unit 320 (S6).
In addition, the process of S5 may be performed after the process of S6.
次に、プロセッサ部３０５は、処理を終了するか否かを判断する（Ｓ７）。処理を続ける場合には、Ｓ１へ処理が戻され、処理を終了する場合には本フローが終了される。Ｓ７では、例えば、画像処理装置の電源がオフされた場合や、ユーザにより元画像の分割処理の中断が指示された場合などに、処理を終了すると判断される。
Next, the
以上述べたように、本実施例によれば、マスタの画像処理プロセッサが複数の分割画像の生成し、複数の分割画像を複数の画像処理プロセッサに振り分ける。その後、複数の画像処理プロセッサで複数の分割画像に対する画像処理が並列に行われる。このように、スレーブの画像処理プロセッサには元画像は入力されないため、元画像が入力される１つの入力端子をスレーブの画像処理ＬＳＩに接続する配線を設ける必要はない。そのため、配線数や回路規模の増大を招くことなく元画像を分割処理することが可能となる。
また、本実施例によれば、複数の画像処理プロセッサのうち、元画像が入力された画像処理プロセッサがマスタ、それ以外の画像処理プロセッサがスレーブに設定される。このように、マスタとなる画像処理プロセッサは固定ではないため、元画像を確実に分割処理することが可能となる。
As described above, according to this embodiment, the master image processor generates a plurality of divided images, and distributes the plurality of divided images to the plurality of image processors. Thereafter, image processing for a plurality of divided images is performed in parallel by a plurality of image processing processors. As described above, since the original image is not input to the slave image processing processor, it is not necessary to provide wiring for connecting one input terminal to which the original image is input to the slave image processing LSI. Therefore, the original image can be divided without increasing the number of wires or the circuit scale.
According to the present embodiment, among the plurality of image processing processors, the image processing processor to which the original image is input is set as a master, and the other image processing processors are set as slaves. Since the master image processor is not fixed in this way, the original image can be reliably divided.
なお、本実施例では、元画像を、サイズが互いに等しい複数の分割画像に分割する場合の例を示したが、複数の分割画像のサイズは互いに異なっていてもよい。但し、複数の分割画像のサイズを互いに等しくすれば、複数の画像処理プロセッサの処理負荷を均一にすることができ、効率的に元画像を分割処理することができる。
なお、本実施例では、画像処理プロセッサの数が２つの場合の例を示したが、画像処理プロセッサの数は２つに限らない。画像処理プロセッサの数は２つより多くてもよい（例えば、３つ、４つなど）。
なお、本実施例では、元画像を左右に分割する場合の例を示したが、元画像の分割方法はこれに限らない。例えば、元画像は上下に分割されてもよいし、マトリクス状に分割されてもよい。
なお、本実施例では、元画像の分割と、他の画像処理ＬＳＩへの分割画像の出力とを１つの機能（入力部）が行うものとしたが、それぞれの処理は互いに異なる機能部により行われてもよい。
なお、本実施例では、元画像のサイズがＨＤサイズ以下の場合の例を説明したが、元画像のサイズはＨＤサイズより大きくてもよい。
なお、本実施例では、元画像を画像処理プロセッサの数と同じ数の分割画像に分割する場合の例を示したが、画像処理プロセッサの数と分割画像の数は同じでなくてもよい。分割画像の数は画像処理プロセッサの数より少なくてもよいし、多くてもよい。元画像を画像処理プロセッサの数より少ない数の分割画像に分割する場合には、一部の画像処理プロセッサを用いて元画像を分割処理すればよい。また、元画像を画像処理プロセッサの数より多い数の分割画像に分割した場合には、１つの画像処理プロセッサに複数の分割画像を処理させればよい。例えば、画像処理プロセッサの数が２、分割画像の数が３の場合には、一方の画像処理プロセッサに２つの分割画像を処理させ、他方の画像処理プロセッサに１つの分割画像を処理させればよい。分割画像の数は、元画像のサイズに応じて変更されてもよい。例えば、分割画像のサイズが、画像処理プロセッサで処理可能なサイズの最大値となるように、元画像を複数の分割画像に分割してもよい。その場合、大まかには、分割画像の数は、元画像のサイズを上記最大値で割った数となる。
In the present embodiment, an example in which the original image is divided into a plurality of divided images having the same size has been described, but the sizes of the plurality of divided images may be different from each other. However, if the sizes of the plurality of divided images are made equal to each other, the processing load of the plurality of image processing processors can be made uniform, and the original image can be divided and processed efficiently.
In the present embodiment, an example in which the number of image processors is two is shown, but the number of image processors is not limited to two. There may be more than two image processors (eg, three, four, etc.).
In the present embodiment, an example in which the original image is divided into left and right is shown, but the method of dividing the original image is not limited to this. For example, the original image may be divided vertically and may be divided into a matrix.
In this embodiment, the division of the original image and the output of the divided image to another image processing LSI are performed by one function (input unit). However, each processing is performed by different functional units. It may be broken.
In this embodiment, the example in which the size of the original image is equal to or smaller than the HD size has been described. However, the size of the original image may be larger than the HD size.
In this embodiment, an example in which the original image is divided into the same number of divided images as the number of image processing processors has been described, but the number of image processing processors and the number of divided images may not be the same. The number of divided images may be smaller or larger than the number of image processors. When the original image is divided into a smaller number of divided images than the number of image processors, the original image may be divided using a part of the image processors. When the original image is divided into a larger number of divided images than the number of image processing processors, a single image processing processor may process a plurality of divided images. For example, if the number of image processors is 2 and the number of divided images is 3, if one image processor processes two divided images and the other image processor processes one divided image, Good. The number of divided images may be changed according to the size of the original image. For example, the original image may be divided into a plurality of divided images so that the size of the divided images is the maximum size that can be processed by the image processing processor. In this case, roughly, the number of divided images is the number obtained by dividing the size of the original image by the maximum value.
＜実施例２＞
以下、本発明の実施例２に係る画像処理装置及びその制御方法について説明する。実施例１で述べたように、元画像を、サイズが互いに等しい複数の分割画像に分割することが
好ましい。入力される元画像のサイズが常に一定であれば、所定の位置で元画像を分割することにより、元画像を、サイズが互いに等しい複数の分割画像に分割することができる。しかし、入力される元画像のサイズは一定とは限らない。例えば、元画像として、ＨＤサイズの画像が入力されることもあれば、ＶＧＡ（Video Graphics Array）などＨＤサイズよりも小さいサイズの画像が入力されることもある。本実施例では、どのようなサイズの元画像が入力された場合にも、元画像を、サイズが互いに等しい複数の分割画像に分割することのできる構成について説明する。なお、実施例１と同様の構成等については、説明を省略する。
<Example 2>
Hereinafter, an image processing apparatus and a control method thereof according to Embodiment 2 of the present invention will be described. As described in the first embodiment, it is preferable to divide the original image into a plurality of divided images having the same size. If the size of the input original image is always constant, the original image can be divided into a plurality of divided images having the same size by dividing the original image at a predetermined position. However, the size of the input original image is not always constant. For example, an HD size image may be input as the original image, or an image having a size smaller than the HD size, such as VGA (Video Graphics Array), may be input. In the present embodiment, a configuration will be described in which an original image can be divided into a plurality of divided images having the same size regardless of the size of the original image input. Note that the description of the same configuration as the first embodiment is omitted.
本実施例では、画像処理ＬＳＩにおいて、自プロセッサ（自ＬＳＩ）に入力された元画像のサイズを検出する検出処理が行われる。そして、入力部は、自ＬＳＩがマスタに設定された場合に、上記検出処理の検出結果に基づいて、元画像を、サイズが互いに等しい複数の分割画像に分割する。
なお、本実施例では、上記検出処理を入力部が行うものとするが、上記検出処理は入力部以外の機能部が行ってもよい。画像処理ＬＳＩは、図３に示す機能部以外に、上記検出処理を行う機能部を更に有していてもよい。
In this embodiment, in the image processing LSI, a detection process for detecting the size of the original image input to the own processor (own LSI) is performed. Then, when the own LSI is set as the master, the input unit divides the original image into a plurality of divided images having the same size based on the detection result of the detection process.
In this embodiment, the input unit performs the detection process. However, the detection process may be performed by a functional unit other than the input unit. The image processing LSI may further include a function unit that performs the detection process in addition to the function unit illustrated in FIG. 3.
図６を用いて、実施例２に係る画像処理装置（画像表示装置１０９）の、各種パラメータ（アドレス等）を設定するまでの処理フローの一例を説明する。なお、以下の処理は、常に行われてもよいし、ユーザ等により、入力された画像を分割処理するモードが設定されている場合にのみ行われてもよい。以下では、図３の画像処理ＬＳＩ１０３に元画像が入力され、画像処理ＬＳＩ１０２には画像が入力されていない場合について説明する。
With reference to FIG. 6, an example of a processing flow until setting various parameters (address, etc.) of the image processing apparatus (image display apparatus 109) according to the second embodiment will be described. Note that the following processing may always be performed, or may be performed only when a mode for dividing the input image is set by the user or the like. Hereinafter, a case where an original image is input to the
まず、入力部３２０は、入力部３２０への画像の入力を検出すると、当該入力された画像のサイズを検出する。具体的には、入力部３２０は、入力された画像の水平方向の画素数と、ライン数（垂直方向の画素数）とをカウントする。入力部３２０は、サイズの検出結果（検出した水平方向の画素数とライン数）を、プロセッサ部３２５へ出力する。そして、プロセッサ部３２５は、複数の分割画像のサイズが互いに等しくなるように、各分割画像を得るための画像の分割位置を決定する。例えば、入力された画像を左右２つの分割画像に分割する場合には、プロセッサ部３２５は、上記検出結果から、入力された画像の水平方向の中心位置Ｃを検出する。プロセッサ部３２５は、中心位置Ｃから所定画素数（端部画像の水平方向の画素数）だけ右側の位置を、左側の分割画像（図２の分割画像２０１）を得るための分割位置とする。そして、プロセッサ部３２５は、中心位置Ｃから所定画素数だけ左側の位置を、右側の分割画像（図２の分割画像２０２）を得るための分割位置とする。なお、端部画像を付加しない場合（分割領域の画像を分割画像として得る場合）には、上記中心位置Ｃを左右２つの分割画像を得るための分割位置とすればよい。
First, when the
次に、プロセッサ部３２５は、プロセッサ部３０５に対してスレーブ要求を送信する。
そして、プロセッサ部３０５は、入力部３００への画像の入力が無いことを確認すると、プロセッサ部３２５にＡＣＫ信号を送信する。
次に、プロセッサ部３２５は、スレーブ要求に対するＡＣＫ信号を受信すると、入力された画像が分割処理対象の元画像であると判断する。そして、プロセッサ部３２５は、自プロセッサ（画像処理ＬＳＩ１０３）をマスタ、他プロセッサ（画像処理ＬＳＩ１０２）をスレーブに設定し、スレーブの画像処理ＬＳＩ１０２を制御する。
そして、マスタとなった画像処理ＬＳＩ１０３のプロセッサ部３２５は、元画像のサイズと、決定した分割位置とに基づいて、フレームメモリに対する分割画像の読み書きで使用するデータ転送長を入力部３００と入力部３２０に設定する。例えば、プロセッサ部３２５は、元画像のサイズと、決定した分割位置とから、分割画像のサイズを判断する。そして、プロセッサ部３２５は、判断結果に基づいてデータ転送長を決定し、決定したデータ転送長を入力部３００と入力部３２０に設定する。
次に、マスタとなった画像処理ＬＳＩ１０３のプロセッサ部３２５は、入力部３２０に元画像と共に入力される垂直同期信号を検出する毎に、分割画像２０１、分割画像２０２の書き込みアドレスと読み出しアドレスを入力部３００と入力部３２０に設定する。
また、マスタとなった画像処理ＬＳＩ１０３のプロセッサ部３２５は、元画像として乱れた画像（例えば、ノイズを所定量以上含んでいる画像）が入力されたことを検出した場合に、出力部３０２と出力部３２２に画像の出力を禁止するパラメータを設定する。それにより、表示パネル１０８に乱れた画像が表示されることが抑制される。
また、画像再生装置１００と画像表示装置１０９の接続の変更などにより、画像処理ＬＳＩ１０２に元画像が入力され、画像処理ＬＳＩ１０３に画像が入力されなくなることがある。その場合には、同様の処理により、画像処理ＬＳＩ１０２がマスタ、画像処理ＬＳＩ１０３がスレーブに設定される。
Next, the
When the
Next, when receiving an ACK signal in response to the slave request, the
Then, the
Next, every time the
Further, when the
In addition, due to a change in the connection between the
以上述べたように、本実施例によれば、入力された元画像のサイズが検出され、検出されたサイズを用いて元画像が複数の分割画像に分割される。それにより、どのようなサイズの元画像が入力される場合であっても、元画像を、サイズが互いに等しい複数の分割画像に分割することができる。
なお、上記検出処理は、自ＬＳＩがマスタに設定された場合にのみ行われてもよい。
なお、画像のサイズを示す情報が、画像のメタデータとして入力される場合には、該メタデータを使用して分割位置が決定されてもよい。
As described above, according to the present embodiment, the size of the input original image is detected, and the original image is divided into a plurality of divided images using the detected size. Accordingly, regardless of the size of the original image that is input, the original image can be divided into a plurality of divided images having the same size.
The detection process may be performed only when the own LSI is set as a master.
When information indicating the size of an image is input as image metadata, the division position may be determined using the metadata.
１０２，１０３ 画像処理ＬＳＩ
１０９ 画像表示装置
３００，３２０ 入力部
３０１，３２１ 画像処理部
３０５，３２５ プロセッサ部
102,103 Image processing LSI
109
Claims (6)
複数の画像処理プロセッサを有し、
前記画像処理プロセッサは、
自プロセッサへ元画像が入力された場合に、前記複数の画像処理プロセッサのうち、自プロセッサをマスタ、他プロセッサをスレーブに設定する設定手段と、
前記設定手段で自プロセッサがマスタに設定された場合に、自プロセッサに入力された元画像を複数の分割画像に分割する分割手段と、
前記設定手段で自プロセッサがマスタに設定された場合に、前記複数の画像処理プロセッサにより前記複数の分割画像に対する画像処理が並列に行われるように、前記分割手段で得られた分割画像を他プロセッサへ送信する送信手段と、
前記設定手段で自プロセッサがマスタに設定された場合に、前記分割手段で得られた複数の分割画像のうち、処理対象の分割画像に画像処理を施し、他の画像処理プロセッサの設定手段により自プロセッサがスレーブに設定された場合に、マスタに設定された他プロセッサから受信した分割画像に画像処理を施す画像処理手段と、
を有することを特徴とする画像処理装置。 An image processing apparatus that performs image processing on a plurality of divided images obtained by dividing one original image,
Having a plurality of image processors;
The image processor is
Setting means for setting the own processor as a master and the other processor as a slave among the plurality of image processors when an original image is input to the own processor;
A dividing unit that divides an original image input to the own processor into a plurality of divided images when the setting unit sets the own processor as a master;
When the setting unit sets the own processor as a master, the divided image obtained by the dividing unit is processed by another processor so that the plurality of image processing processors perform image processing on the plurality of divided images in parallel. A transmission means for transmitting to,
When the setting unit sets the own processor as a master, the divided image to be processed is subjected to image processing among the plurality of divided images obtained by the dividing unit, and the setting unit of another image processing processor Image processing means for performing image processing on a divided image received from another processor set as a master when the processor is set as a slave;
An image processing apparatus comprising:
ことを特徴とする請求項１に記載の画像処理装置。 The image processing apparatus according to claim 1, wherein the divided image is an image having a size including a divided region obtained by dividing a region of the original image and a region corresponding to a predetermined number of pixels around the divided region. .
ことを特徴とする請求項２に記載の画像処理装置。 The image processing apparatus according to claim 2, wherein the image processing unit cuts out an image of an area corresponding to the predetermined number of pixels from the divided image subjected to image processing.
ことを特徴とする請求項１〜３のいずれか１項に記載の画像処理装置。 The division unit divides an original image input to the own processor into a plurality of divided images having the same size when the setting unit sets the own processor as a master. 4. The image processing apparatus according to any one of items 3.
自プロセッサに入力された元画像のサイズを検出する検出手段
をさらに有し、
前記分割手段は、前記設定手段で自プロセッサがマスタに設定された場合に、前記検出手段の検出結果に基づいて、前記元画像を、サイズが互いに等しい複数の分割画像に分割する
ことを特徴とする請求項４に記載の画像処理装置。 The image processor is
It further has detection means for detecting the size of the original image input to its own processor,
The dividing unit divides the original image into a plurality of divided images having the same size based on the detection result of the detecting unit when the setting unit sets the own processor as a master. The image processing apparatus according to claim 4.
前記画像処理プロセッサが、自プロセッサへ元画像が入力された場合に、前記複数の画像処理プロセッサのうち、自プロセッサをマスタ、他プロセッサをスレーブに設定する設定ステップと、
前記画像処理プロセッサが、前記設定ステップで自プロセッサがマスタに設定された場合に、自プロセッサに入力された元画像を複数の分割画像に分割する分割ステップと、
前記画像処理プロセッサが、前記設定ステップで自プロセッサがマスタに設定された場合に、前記複数の画像処理プロセッサにより前記複数の分割画像に対する画像処理が並列に行われるように、前記分割ステップで得られた分割画像を他プロセッサへ送信する送信ステップと、
前記画像処理プロセッサが、前記設定ステップで自プロセッサがマスタに設定された場合に、前記分割ステップで得られた複数の分割画像のうち、処理対象の分割画像に画像処理を施し、他の画像処理プロセッサにより自プロセッサがスレーブに設定された場合に、マスタに設定された他プロセッサから受信した分割画像に画像処理を施す画像処理ステップと、
を有することを特徴とする画像処理装置の制御方法。 A control method of an image processing apparatus having a plurality of image processing processors for performing image processing on a plurality of divided images obtained by dividing one original image,
A setting step of setting the own processor as a master and the other processor as a slave among the plurality of image processors when an original image is input to the own processor;
A division step of dividing the original image input to the processor into a plurality of divided images when the image processor is set as a master in the setting step;
The image processing processor is obtained in the dividing step so that when the processor is set as a master in the setting step, the plurality of image processing processors perform image processing on the plurality of divided images in parallel. A transmission step of transmitting the divided image to another processor;
When the image processor is set as the master in the setting step, the image processor performs image processing on the divided image to be processed among the plurality of divided images obtained in the dividing step, and performs other image processing. An image processing step of performing image processing on a divided image received from another processor set as a master when the processor is set as a slave by the processor;
A control method for an image processing apparatus, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012047004A JP2013182504A (en) | 2012-03-02 | 2012-03-02 | Image processing system and control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012047004A JP2013182504A (en) | 2012-03-02 | 2012-03-02 | Image processing system and control method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013182504A true JP2013182504A (en) | 2013-09-12 |
Family
ID=49273094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012047004A Pending JP2013182504A (en) | 2012-03-02 | 2012-03-02 | Image processing system and control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013182504A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015163171A1 (en) * | 2014-04-24 | 2015-10-29 | ソニー株式会社 | Image processing apparatus and method and surgical operation system |
-
2012
- 2012-03-02 JP JP2012047004A patent/JP2013182504A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015163171A1 (en) * | 2014-04-24 | 2015-10-29 | ソニー株式会社 | Image processing apparatus and method and surgical operation system |
| JPWO2015163171A1 (en) * | 2014-04-24 | 2017-04-13 | ソニー株式会社 | Image processing apparatus and method, and surgical system |
| US10440241B2 (en) | 2014-04-24 | 2019-10-08 | Sony Corporation | Image processing apparatus, image processing method, and surgical system |
| US11245816B2 (en) | 2014-04-24 | 2022-02-08 | Sony Corporation | Image processing apparatus, image processing method, and surgical system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10127701B2 (en) | Image processing apparatus and control method thereof | |
| US9607542B2 (en) | Display panel driving method, driving device and display device | |
| WO2019041863A1 (en) | Image processing system, image displaying method, display device, and storage medium | |
| US20110169849A1 (en) | Buffer Underrun Handling | |
| EP3232401A1 (en) | Image processing apparatus, image processing method, and program | |
| US9489883B2 (en) | Electronic apparatus and method of displaying image thereof | |
| US10362267B2 (en) | Image processing apparatus and electronic device including the same | |
| EP2637137B1 (en) | Image processing apparatus and method for processing image thereof | |
| US11017492B2 (en) | Video signal switching for use with an external graphics processing unit device | |
| US9456110B2 (en) | Method for improving video output definition and terminal device | |
| US20140099046A1 (en) | Image processing apparatus | |
| JP2013182504A (en) | Image processing system and control method | |
| US20120121008A1 (en) | Memory access device and video processing system | |
| US20230290319A1 (en) | Video timing for display systems with variable refresh rates | |
| TW201946438A (en) | Video signal conversion device | |
| TWI516854B (en) | Projection apparatus and image data accessing method thereof | |
| JP3928730B2 (en) | Semiconductor device, microcomputer and electronic device | |
| JP5321799B2 (en) | A system including a microcomputer | |
| JP6501861B1 (en) | Image processing system | |
| KR102555347B1 (en) | Display system and method of driving the same | |
| JP5539132B2 (en) | Image processing apparatus and image processing method | |
| US20180089792A1 (en) | Image processing apparatus, image processing method, and image capture apparatus | |
| TW202234897A (en) | Display driver integrated circuit, image processor and operation method thereof | |
| JP6344889B2 (en) | Video signal processing apparatus and video signal processing method | |
| JP2000163036A (en) | Multiscreen display circuit and portable terminal equipment mounting the same |