JP2013179230A - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP2013179230A
JP2013179230A JP2012043191A JP2012043191A JP2013179230A JP 2013179230 A JP2013179230 A JP 2013179230A JP 2012043191 A JP2012043191 A JP 2012043191A JP 2012043191 A JP2012043191 A JP 2012043191A JP 2013179230 A JP2013179230 A JP 2013179230A
Authority
JP
Japan
Prior art keywords
gate electrode
electrode layer
semiconductor module
post
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012043191A
Other languages
Japanese (ja)
Inventor
Naoto Kameda
直人 亀田
Yoshiki Morikawa
良樹 森川
Tsuyoshi Noyori
剛示 野寄
Tetsuya Nishiguchi
哲也 西口
Toshinori Miura
敏徳 三浦
Shinichi Yamada
真一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2012043191A priority Critical patent/JP2013179230A/en
Publication of JP2013179230A publication Critical patent/JP2013179230A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

PROBLEM TO BE SOLVED: To improve convenience in assembling a semiconductor module having the gate electrode layers and the gate electrode terminals of semiconductor elements electrically connected by pressing them to contact each other, thereby improving the operational reliability of the semiconductor module.SOLUTION: A gate electrode post 3 is created on a gate electrode layer 8 of a semiconductor element 2. An insulation case 4 is created on the semiconductor element 2 so as to cover the gate electrode post 3. A groove 4a is formed on a surface of the insulation case 4 facing the gate electrode layer 8, and a spring 5 for pressing the gate electrode post 3 to touch the gate electrode layer 8 is created in the groove 4a. An insertion hole 4b through which a gate electrode terminal 6 is inserted is formed in the insulation case 4, and the gate electrode terminal 6 is inserted through the insulation case 4 to touch the gate electrode post 3 under pressure, whereby the gate electrode terminal 6 and the gate electrode layer 8 are electrically connected via the gate electrode post 3.

Description

本発明は、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールに関する。   The present invention relates to a semiconductor module that electrically connects an electrode layer and an electrode terminal of a semiconductor element by pressure welding.

近年、産業用・車両用システムや変電設備やインバータなどの電力変換装置といった分野に用いられる絶縁形パワー半導体モジュールに対して、高耐圧、大容量のIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)の適用が行われている。このIGBTモジュールに代表される「絶縁形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれJEC−2407−2007、IEC60747−15にて規格が制定されている。   In recent years, high-voltage, high-capacity IGBTs (Insulated Gate Bipolar Transistors) have been developed for insulated power semiconductor modules used in fields such as industrial and vehicle systems, transformers, and power converters such as inverters. Has been applied. Standards for “insulated power semiconductor modules” or “Isolated power semiconductor devices” represented by this IGBT module are established in JEC-2407-2007 and IEC60747-15, respectively.

一般的な絶縁形パワー半導体モジュールにおいて、スイッチング素子であるIGBTやダイオードなどの半導体素子は、半導体素子の下面に設けられた電極層を介してDBC(Direct Bond Copper)基盤の銅回路箔上にはんだ付けされる(例えば、非特許文献1)。DBC基板とは、セラミックスなどからなる絶縁板に銅回路箔を直接接合したものである。   In a general insulated power semiconductor module, semiconductor elements such as IGBTs and diodes that are switching elements are soldered onto a DBC (Direct Bond Copper) -based copper circuit foil via an electrode layer provided on the lower surface of the semiconductor element. (For example, Non-Patent Document 1). The DBC substrate is obtained by directly bonding a copper circuit foil to an insulating plate made of ceramics or the like.

半導体素子の上面に設けられる電極層には、超音波ボンディングなどの方法によりアルミワイヤが接続される。このアルミワイヤは、例えば、DBC基板上の銅回路箔と電気的に結線される。そして、DBC基板の銅回路箔から外部へ接続するための銅端子(リードフレームやブスバー)は、銅回路箔とはんだ付けにより接続される。さらに、この周りは(スーパー)エンジニアリングプラスチックのケースで囲まれ、その中を電気絶縁のためのシリコーンゲルが充填される。   An aluminum wire is connected to the electrode layer provided on the upper surface of the semiconductor element by a method such as ultrasonic bonding. This aluminum wire is electrically connected to, for example, a copper circuit foil on the DBC substrate. A copper terminal (lead frame or bus bar) for connecting to the outside from the copper circuit foil of the DBC substrate is connected to the copper circuit foil by soldering. In addition, this is surrounded by a (super) engineering plastic case, which is filled with silicone gel for electrical insulation.

近年、半導体素子の動作温度の高温化が進んでいる。例えば、次世代の半導体素子であるSiC半導体は、250〜300℃での動作が報告されている。動作温度が、175〜200℃となると、この温度がはんだ材料の融点に近いため、従来のはんだ材料を用いることができない場合がある。そこで、はんだに置換する材料として、例えば、金属系高温はんだ(Bi,Zn,Au)、化合物系高温はんだ(Sn−Cu)、低温焼結金属(Agナノペースト)などが提案されている。   In recent years, the operating temperature of semiconductor elements has been increasing. For example, a SiC semiconductor, which is a next-generation semiconductor element, has been reported to operate at 250 to 300 ° C. When the operating temperature is 175 to 200 ° C., since this temperature is close to the melting point of the solder material, there are cases where a conventional solder material cannot be used. Therefore, as a material to be replaced with solder, for example, metal-based high-temperature solder (Bi, Zn, Au), compound-based high-temperature solder (Sn—Cu), low-temperature sintered metal (Ag nanopaste), and the like have been proposed.

また、はんだを用いない半導体モジュール構造として平型圧接構造パッケージが提案されている(非特許文献1、2)。平型圧接構造パッケージは、圧接により半導体素子の電極層とコンタクト端子との電気的接続や、半導体素子の電極層と基板との電気的接続を行う。一般的な平型圧接構造パッケージでは、半導体素子(例えば、IGBT、ダイオード)の端部に半導体素子及びコンタクト端子の位置決めをするガイドが設けられる。そして、半導体素子の上面電極層がコンタクト端子に接触した状態で半導体素子が基板(Mo基板やDBC基板など)上に設けられる。つまり、コンタクト端子と基板とが半導体素子を挟圧した状態で半導体モジュール内に設けられる。   Further, a flat pressure contact structure package has been proposed as a semiconductor module structure that does not use solder (Non-Patent Documents 1 and 2). The flat type pressure contact structure package performs electrical connection between the electrode layer of the semiconductor element and the contact terminal, and electrical connection between the electrode layer of the semiconductor element and the substrate by pressure contact. In a general flat pressure contact structure package, a guide for positioning the semiconductor element and the contact terminal is provided at an end portion of the semiconductor element (for example, IGBT, diode). The semiconductor element is provided on a substrate (such as a Mo substrate or a DBC substrate) with the upper electrode layer of the semiconductor element in contact with the contact terminal. That is, the contact terminal and the substrate are provided in the semiconductor module with the semiconductor element sandwiched therebetween.

平型圧接構造パッケージは、平型構造であることから半導体素子を両面から冷却することができる。このため、一般的に平型圧接構造パッケージの両端をヒートシンクで圧接することで、平型圧接構造パッケージの両面を冷却するとともに、そのヒートシンクを導電部材として用いる。さらに、平型圧接構造パッケージは、圧接により半導体素子と電極端子などを接続するので、はんだを用いることなく半導体素子が電気的、熱的に外部と接続される。   Since the flat pressure contact structure package has a flat structure, the semiconductor element can be cooled from both sides. For this reason, in general, both sides of the flat pressure contact structure package are pressed with heat sinks to cool both sides of the flat pressure contact structure package, and the heat sink is used as a conductive member. Further, since the flat pressure contact structure package connects the semiconductor element and the electrode terminal by pressure contact, the semiconductor element is electrically and thermally connected to the outside without using solder.

平型圧接構造の半導体モジュールでは、半導体モジュールを圧接する平型圧接構造パッケージ上下のヒートシンクを電気的に絶縁する必要があり、また、板バネで平型圧接構造パッケージを圧接するがこの設計の圧接力が平型圧接構造パッケージの電極ポストに均等にかかるようにする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子の破壊の原因となるおそれがある。なお、ヒートシンクと平型圧接構造パッケージの圧接は、主にユーザが実施する。また、平型圧接構造の半導体モジュールは、回路を構成するのに、このヒートシンクや圧接のための板バネが小型化の妨げとなるなど、使いこなすのには熟練が要求される。このような理由により、平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。   In flat pressure welding structure semiconductor modules, it is necessary to electrically insulate the heat sinks above and below the flat pressure welding package that presses the semiconductor module, and the flat pressure welding package is pressed with leaf springs. It is necessary to ensure that the force is evenly applied to the electrode posts of the flat pressure contact structure package. These have know-how, and if the pressure contact is poor, the semiconductor element may be destroyed. In addition, the user performs the pressure contact between the heat sink and the flat pressure contact structure package mainly. In addition, a semiconductor module having a flat pressure contact structure requires skill to be fully used, for example, because the heat sink and the leaf spring for pressure contact prevent the miniaturization of the circuit. For these reasons, the flat type pressure contact structure package is applied to a limited apparatus, and a conventional type of insulated power semiconductor module that is easy to use is widely used instead.

高温で動作可能な半導体素子を有する半導体モジュールの温度サイクル、パワーサイクルなどの信頼性を向上させるために、半導体モジュールを構成する各部材(半導体、金属、セラミックスなどからなる部材)の熱膨張率の違いより生じる課題を解決する必要がある。例えば、基板−銅ベース間、基板−銅端子間において、銅とセラミックスの熱膨張係数が異なるので、半導体モジュールの温度が上昇すると銅とセラミックスを接続するはんだにせん断応力が働く。このせん断応力により、はんだに亀裂が生じて熱抵抗が増大したり電極端子が剥離したりするおそれがある。同様に、半導体素子−基板間のはんだにも亀裂が生じる場合がある。その他、条件によっては半導体素子上のアルミワイヤの接続部でもアルミニウムと半導体素子の熱膨張の差で応力が発生してアルミワイヤが疲労破断するおそれがあると考えられる。   In order to improve the reliability of the temperature cycle, power cycle, etc. of a semiconductor module having a semiconductor element operable at high temperature, the thermal expansion coefficient of each member (member made of semiconductor, metal, ceramics, etc.) constituting the semiconductor module It is necessary to solve the problems caused by the differences. For example, since the thermal expansion coefficients of copper and ceramics are different between the substrate and the copper base and between the substrate and the copper terminal, a shear stress acts on the solder connecting the copper and the ceramic when the temperature of the semiconductor module rises. This shear stress may cause cracks in the solder and increase the thermal resistance or peel off the electrode terminals. Similarly, the solder between the semiconductor element and the substrate may be cracked. In addition, depending on conditions, it is considered that stress may be generated due to the difference in thermal expansion between aluminum and the semiconductor element at the connection portion of the aluminum wire on the semiconductor element, and the aluminum wire may be fatigued.

年々半導体モジュールにおける電力密度の増加に伴い、半導体素子の電極層とアルミワイヤとの接合部などの半導体素子内部の接合温度が高くなり、はんだのせん断応力、アルミワイヤの応力が大きくなってきている。これに対して熱膨張の影響が半導体モジュールの設計寿命に至るまでの期間に亘って顕在化しないように半導体モジュールの構造を設計する必要がある。SiCやGaNのような高温で使用できるワイドバンドキャップ半導体素子の出現により、さらに熱膨張の影響の低減が要求されている。また、SiC、GaNなどの高温で使用可能な半導体素子の性能を活かす半導体モジュールとしても、半導体モジュールの温度サイクル、パワーサイクルなどの信頼性のさらなる向上が求められている。   As the power density of semiconductor modules increases year by year, the junction temperature inside the semiconductor element such as the junction between the electrode layer of the semiconductor element and the aluminum wire increases, and the shear stress of the solder and the stress of the aluminum wire increase. . On the other hand, it is necessary to design the structure of the semiconductor module so that the influence of thermal expansion does not become apparent over the period until the design life of the semiconductor module is reached. With the advent of wideband cap semiconductor elements that can be used at high temperatures such as SiC and GaN, there is a demand for further reduction of the effects of thermal expansion. Further, semiconductor modules that make use of the performance of semiconductor elements that can be used at high temperatures, such as SiC and GaN, are required to further improve the reliability of semiconductor modules such as temperature cycle and power cycle.

そこで、半導体モジュールの高信頼性、環境性、利便性を同時に実現するために、はんだ接合あるいはワイヤーボンドを用いず、かつ両面冷却が容易で放熱性の面で有利な圧接型絶縁形パワー半導体モジュールが再び脚光を浴びている。   Therefore, in order to achieve high reliability, environmental friendliness, and convenience of the semiconductor module at the same time, it is easy to cool on both sides without using solder joint or wire bond, and the insulation type power semiconductor module is advantageous in terms of heat dissipation. Is in the spotlight again.

図2に示すように、従来の半導体モジュール13は、IGBTやMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のような絶縁ゲート型の半導体素子2を用いて構成される。そして、制御用のゲート端子14と、制御用のエミッタ端子15(または制御用のソース端子)を半導体モジュール13の外部に引き出している。ゲート端子14とゲート電極層8との接続は、チップ抵抗17が設けられた銅回路箔18とゲート端子14とをアルミワイヤ16で接続し、チップ抵抗17とゲート電極層8とをアルミワイヤ16で接続することで行う。また、エミッタ端子15とエミッタ電極層7との接続は、エミッタ端子15とエミッタ電極層7とをアルミワイヤ16を接続することで行う。このアルミワイヤ16の接続は、超音波ボンディング法などの方法を用いる。   As shown in FIG. 2, the conventional semiconductor module 13 is configured using an insulated gate semiconductor element 2 such as an IGBT or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Then, the control gate terminal 14 and the control emitter terminal 15 (or control source terminal) are drawn out of the semiconductor module 13. The gate terminal 14 and the gate electrode layer 8 are connected by connecting the copper circuit foil 18 provided with the chip resistor 17 and the gate terminal 14 with the aluminum wire 16, and connecting the chip resistor 17 and the gate electrode layer 8 with the aluminum wire 16. It is done by connecting with. The emitter terminal 15 and the emitter electrode layer 7 are connected by connecting the emitter terminal 15 and the emitter electrode layer 7 with an aluminum wire 16. The aluminum wire 16 is connected using a method such as ultrasonic bonding.

このゲート電極層8とエミッタ電極層7(または、ソース電極層)からの制御信号の取り出しもアルミワイヤ16による接続方法を用いない信頼性の高い半導体モジュールが求められている(例えば、特許文献1)。また、ゲート電極層8とゲート端子14との間のチップ抵抗17を用いない信頼性の高い半導体モジュールが求められている。   There is a demand for a highly reliable semiconductor module that does not use a connection method using an aluminum wire 16 to extract control signals from the gate electrode layer 8 and the emitter electrode layer 7 (or source electrode layer) (for example, Patent Document 1). ). In addition, a highly reliable semiconductor module that does not use the chip resistor 17 between the gate electrode layer 8 and the gate terminal 14 is required.

そこで、発明者らは、この発明に先立って、図3に示すようなチップ抵抗17と同じ抵抗値を有する板ばね状のゲート電極端子20をゲート電極層8に圧接して設ける半導体モジュール19を開発した。この半導体モジュール19は、ゲート電極端子20が板ばね状に形成されており、ゲート電極端子20の端部が、一定の圧力範囲でゲート電極層8に圧接する。このゲート電極端子20が、チップ抵抗17の機能を有するため、従来の半導体モジュール13の回路と比較してアルミワイヤ16の接合部が減少し、半導体モジュール19の動作信頼性及び組立利便性が向上する。   Therefore, prior to the present invention, the inventors provided a semiconductor module 19 in which a leaf spring-like gate electrode terminal 20 having the same resistance value as that of the chip resistor 17 as shown in FIG. developed. In this semiconductor module 19, the gate electrode terminal 20 is formed in a leaf spring shape, and the end of the gate electrode terminal 20 is in pressure contact with the gate electrode layer 8 within a certain pressure range. Since the gate electrode terminal 20 has the function of the chip resistor 17, the joint portion of the aluminum wire 16 is reduced as compared with the circuit of the conventional semiconductor module 13, and the operation reliability and assembly convenience of the semiconductor module 19 are improved. To do.

特表2007−507080号公報Special table 2007-507080 gazette

電気学会高性能高機能パワーデバイス・パワーIC調査専門委員会、「パワーデバイス・パワーICハンドブック」、コロナ社、1996年7月、p289、p336IEEJ Technical Committee on High Performance and High Performance Power Devices and Power ICs, “Power Device and Power IC Handbook”, Corona, July 1996, p289, p336 森睦宏,関康和、「大容量IGBTの最近の進歩」、電気学会誌、社団法人電気学会、1998年5月、Vol.118(5)、pp.274−277Hiroshi Mori, Yasukazu Seki, “Recent Advances in Large Capacity IGBTs”, The Institute of Electrical Engineers of Japan, The Institute of Electrical Engineers of Japan, May 1998, Vol. 118 (5), pp. 274-277

しかしながら、半導体素子に形成されるゲート電極層の面積は小さく、ゲート電極端子をゲート電極層に圧接して設けて半導体モジュールを構成するとき、ゲート電極端子の位置合わせが困難となるおそれがある。また、半導体モジュールの振動によって、ゲート電極層とゲート電極端子との接触面がずれるおそれがある。   However, the area of the gate electrode layer formed in the semiconductor element is small, and when the semiconductor module is configured by providing the gate electrode terminal in pressure contact with the gate electrode layer, it may be difficult to align the gate electrode terminal. Further, the contact surface between the gate electrode layer and the gate electrode terminal may be shifted due to the vibration of the semiconductor module.

上記事情に鑑み、本発明は、圧接により半導体素子のゲート電極層とゲート電極端子とを電気的に接続する半導体モジュールの組立利便性の向上及び動作信頼性の向上に貢献する技術を提供することを目的とする。   In view of the above circumstances, the present invention provides a technique that contributes to improvement in assembly convenience and improvement in operation reliability of a semiconductor module that electrically connects a gate electrode layer and a gate electrode terminal of a semiconductor element by pressure welding. With the goal.

上記目的を達成する本発明の半導体モジュールの一態様は、半導体素子と、当該半導体素子のゲート電極層と電気的に接続されるゲート電極端子と、を備えた半導体モジュールであって、前記ゲート電極層と前記ゲート電極端子との間に介在するゲート電極ポストと、当該ゲート電極ポストを、前記ゲート電極層に圧接する弾性部材と、を有することを特徴としている。   One aspect of the semiconductor module of the present invention that achieves the above object is a semiconductor module comprising a semiconductor element and a gate electrode terminal electrically connected to a gate electrode layer of the semiconductor element, wherein the gate electrode And a gate electrode post interposed between the layer and the gate electrode terminal, and an elastic member that presses the gate electrode post against the gate electrode layer.

また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記弾性部材を前記ゲート電極ポストに圧接する圧接力より小さい圧接力で、前記ゲート電極端子を前記ゲート電極ポストに圧接することを特徴としている。   According to another aspect of the semiconductor module of the present invention for achieving the above object, in the semiconductor module, the gate electrode terminal is connected to the gate electrode with a pressure contact force smaller than a pressure contact force for pressing the elastic member against the gate electrode post. It is characterized by being pressed against the post.

また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記弾性部材を前記ゲート電極ポストに圧接する絶縁ケースを設けることを特徴としている。   Another aspect of the semiconductor module of the present invention that achieves the above object is characterized in that an insulating case that presses the elastic member against the gate electrode post is provided in the semiconductor module.

また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記絶縁ケースに前記弾性部材の端部が嵌合する嵌合溝を形成することを特徴としている。   Another aspect of the semiconductor module of the present invention that achieves the above object is characterized in that in the semiconductor module, a fitting groove into which an end of the elastic member is fitted is formed in the insulating case.

また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記ゲート電極ポストをシート状に形成された導電体を層状に重ねて形成することを特徴としている。   Another aspect of the semiconductor module of the present invention that achieves the above object is characterized in that in the semiconductor module, the gate electrode post is formed by layering a conductor formed in a sheet shape.

以上の発明によれば、圧接により半導体素子のゲート電極層とゲート電極端子とを電気的に接続する半導体モジュールの組立利便性の向上、及び動作信頼性の向上に貢献することができる。   According to the above invention, it is possible to contribute to the improvement of the assembling convenience and the operation reliability of the semiconductor module in which the gate electrode layer and the gate electrode terminal of the semiconductor element are electrically connected by pressure contact.

本発明の実施形態に係る半導体モジュールの要部断面図である。It is principal part sectional drawing of the semiconductor module which concerns on embodiment of this invention. 従来技術に係る半導体モジュールの要部上面図である。It is a principal part top view of the semiconductor module which concerns on a prior art. 従来技術に係る半導体モジュールの要部断面図である。It is principal part sectional drawing of the semiconductor module which concerns on a prior art.

本発明の半導体モジュールについて、図1を参照して詳細に説明する。なお、以下の説明において、図1に示す断面図は、本発明の実施形態に係る半導体モジュール1を模式的に示したものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。   The semiconductor module of the present invention will be described in detail with reference to FIG. In the following description, the cross-sectional view shown in FIG. 1 schematically shows the semiconductor module 1 according to the embodiment of the present invention, and the dimensional ratio on the drawing and the actual dimensional ratio do not necessarily match. It is not a thing.

(実施形態)
図1は、本発明の一実施形態に係る半導体モジュール1の要部断面図である。図1に示すように、実施形態に係る半導体モジュール1は、半導体素子2と、ゲート電極ポスト3と、絶縁ケース4と、ばね5と、ゲート電極端子6と、を備える。
(Embodiment)
FIG. 1 is a cross-sectional view of a main part of a semiconductor module 1 according to an embodiment of the present invention. As shown in FIG. 1, the semiconductor module 1 according to the embodiment includes a semiconductor element 2, a gate electrode post 3, an insulating case 4, a spring 5, and a gate electrode terminal 6.

半導体素子2は、例えば、IGBTやMOSFETなどのスイッチング素子であり、その上面にエミッタ電極層7(ソース電極層)、ゲート電極層8(制御電極層)が形成され、底面にコレクタ電極層9(ドレイン電極層)が形成される。なお、実施形態の説明では、便宜上、上面及び底面とするが上下方向は、本発明をなんら限定するものではない。   The semiconductor element 2 is, for example, a switching element such as an IGBT or a MOSFET, and an emitter electrode layer 7 (source electrode layer) and a gate electrode layer 8 (control electrode layer) are formed on the upper surface thereof, and a collector electrode layer 9 ( A drain electrode layer) is formed. In the description of the embodiment, for convenience, the top surface and the bottom surface are used, but the vertical direction does not limit the present invention.

半導体素子2のエミッタ電極層7やゲート電極層8の近傍には、各電極層7,8と上周辺部電極との絶縁性を確保するための絶縁シート10が設けられる。エミッタ電極層7には、エミッタ(ソース)電極ポスト11が圧接により接続され、エミッタ電極層7とエミッタ電極端子(図示省略)がエミッタ電極ポスト11を介して電気的に接続される。また、コレクタ電極層9には、コレクタ(ドレイン)電極ポスト12が圧接により接続され、コレクタ電極層9とコレクタ電極端子(図示省略)がコレクタ電極ポスト12を介して電気的に接続される。   An insulating sheet 10 is provided in the vicinity of the emitter electrode layer 7 and the gate electrode layer 8 of the semiconductor element 2 to ensure insulation between the electrode layers 7 and 8 and the upper peripheral electrode. An emitter (source) electrode post 11 is connected to the emitter electrode layer 7 by pressure contact, and the emitter electrode layer 7 and an emitter electrode terminal (not shown) are electrically connected via the emitter electrode post 11. A collector (drain) electrode post 12 is connected to the collector electrode layer 9 by pressure contact, and the collector electrode layer 9 and a collector electrode terminal (not shown) are electrically connected via the collector electrode post 12.

ゲート電極ポスト3は、半導体素子2の絶縁シート10に接して設けられる板状の導体であり、ゲート電極層8とゲート電極端子6とを電気的に接続する。ゲート電極ポスト3は、ゲート電極端子6が接続される接続部材であり、ゲート電極端子6は、ゲート電極ポスト3を介してゲート電極層8と電気的に接続される。ゲート電極ポスト3を形成する材料は、導電性が高く弾性力が高いものが望ましく、半導体素子2からの発熱に対して劣化しない耐熱性(耐熱温度が250℃以上、より好ましくは、300℃以上)が求められる。よって、ゲート電極ポスト3は、例えば、アルミニウム(Al)、銅(Cu)、ニッケル(Ni)またはモリブデン(Mo)などの単体金属やオーステナイト系ステンレス鋼(例えば、SUS304など)などの合金を用いて形成される。   The gate electrode post 3 is a plate-like conductor provided in contact with the insulating sheet 10 of the semiconductor element 2 and electrically connects the gate electrode layer 8 and the gate electrode terminal 6. The gate electrode post 3 is a connecting member to which the gate electrode terminal 6 is connected. The gate electrode terminal 6 is electrically connected to the gate electrode layer 8 through the gate electrode post 3. The material for forming the gate electrode post 3 is preferably a material having high conductivity and high elasticity, and heat resistance that does not deteriorate against heat generated from the semiconductor element 2 (heat resistance temperature is 250 ° C. or higher, more preferably, 300 ° C. or higher. ) Is required. Therefore, the gate electrode post 3 is made of, for example, a single metal such as aluminum (Al), copper (Cu), nickel (Ni), or molybdenum (Mo) or an alloy such as austenitic stainless steel (for example, SUS304). It is formed.

ゲート電極ポスト3は、ゲート電極層8と接する凸部を有する。ゲート電極層8の外周には、ゲート電極層8と上周辺部電極との絶縁を確保するため、厚み数マイクロメートル程度の絶縁膜(図示省略)が形成されており、ゲート電極層8の露出面は、その絶縁膜部分よりも凹んだ部分に存在する。そこで、ゲート電極ポスト3の凸部の端部の高さをゲート電極層8の外周部に形成された絶縁膜部分の高さより高い数マイクロメートル程度とし、ゲート電極層8と接するゲート電極ポスト3の凸部の端部の面積をゲート電極層8の面積よりもひとまわり小さい面積(絶縁膜部分程度小さい面積)とすることで、ゲート電極ポスト3とゲート電極層8の接合性がより良好なものとなる。   The gate electrode post 3 has a convex portion in contact with the gate electrode layer 8. In order to ensure insulation between the gate electrode layer 8 and the upper peripheral electrode, an insulating film (not shown) having a thickness of about several micrometers is formed on the outer periphery of the gate electrode layer 8 to expose the gate electrode layer 8. The surface exists in a portion recessed from the insulating film portion. Therefore, the height of the end of the convex portion of the gate electrode post 3 is set to about several micrometers higher than the height of the insulating film portion formed on the outer peripheral portion of the gate electrode layer 8, and the gate electrode post 3 in contact with the gate electrode layer 8. By making the area of the end of the convex portion smaller than the area of the gate electrode layer 8 (an area smaller than the insulating film portion), the bondability between the gate electrode post 3 and the gate electrode layer 8 is better. It will be a thing.

絶縁ケース4は、ゲート電極ポスト3を覆うように半導体素子2上に設けられる。絶縁ケース4は、セラミックや樹脂などの絶縁材料より形成される。絶縁ケース4の半導体素子2と対向する面であって、ゲート電極層8の電極面の法線方向延長上の部分近傍には溝4aが形成され、この溝4aにゲート電極ポスト3をゲート電極層8に圧接するばね5が設けられる。また、ゲート電極端子6が絶縁ケース4を挿通してゲート電極ポスト3と電気的に接続できるように、絶縁ケース4には、ゲート電極端子6が挿通する挿通孔4bが形成される。   The insulating case 4 is provided on the semiconductor element 2 so as to cover the gate electrode post 3. The insulating case 4 is formed from an insulating material such as ceramic or resin. A groove 4a is formed on the surface of the insulating case 4 facing the semiconductor element 2 and in the vicinity of the portion extending in the normal direction of the electrode surface of the gate electrode layer 8, and the gate electrode post 3 is connected to the gate electrode in the groove 4a. A spring 5 is provided in pressure contact with the layer 8. The insulating case 4 is formed with an insertion hole 4b through which the gate electrode terminal 6 is inserted so that the gate electrode terminal 6 can be electrically connected to the gate electrode post 3 through the insulating case 4.

ばね5は、ゲート電極ポスト3とゲート電極層8との接触部に必要な圧接力を作用させる弾性部材である。ばね5を形成する材料や、ばね5の形状は、特に限定されるものではなく、周知の材料や形状(ばね定数)を適宜選択して用いる。   The spring 5 is an elastic member that applies a necessary pressure contact force to a contact portion between the gate electrode post 3 and the gate electrode layer 8. The material forming the spring 5 and the shape of the spring 5 are not particularly limited, and a well-known material and shape (spring constant) are appropriately selected and used.

ゲート電極端子6は、ゲート電極ポスト3を半導体素子2方向に圧接して設けられる。ゲート電極端子6の形状をばねなどの弾性を有する形状とすることで、ゲート電極端子6の端部が常にゲート電極ポスト3に圧接された状態となり、ゲート電極端子6とゲート電極ポスト3の電気的な接続を確保することができる。また、ゲート電極端子6の抵抗値がゲート抵抗の値となるように、ゲート電極端子6を構成する材料や形状を選択することで、従来の回路で設けられていたゲート抵抗が不要になり、半導体モジュール1の組立利便性が向上する。   The gate electrode terminal 6 is provided by pressing the gate electrode post 3 in the direction of the semiconductor element 2. By making the shape of the gate electrode terminal 6 into a shape having elasticity such as a spring, the end of the gate electrode terminal 6 is always in pressure contact with the gate electrode post 3, and the electrical connection between the gate electrode terminal 6 and the gate electrode post 3 is achieved. Secure connection. In addition, by selecting the material and shape of the gate electrode terminal 6 so that the resistance value of the gate electrode terminal 6 becomes the value of the gate resistance, the gate resistance provided in the conventional circuit becomes unnecessary, Assembling convenience of the semiconductor module 1 is improved.

以上のように、本発明の実施形態に係る半導体モジュール1によれば、ゲート電極層8とゲート電極端子6とをゲート電極ポスト3を介して接続することで、ゲート電極端子6の位置決めが容易になり、ゲート電極層8の面積が小さくてもゲート電極端子6とゲート電極層8の電気的接続の信頼性を確保することができる。つまり、ゲート電極ポスト3を大きくすることで、ゲート電極端子6の先端位置がゲート電極ポスト3上でずれたとしても、ゲート電極ポスト3により、ゲート電極端子6とゲート電極層8との間の導電性を確保することができる。   As described above, according to the semiconductor module 1 according to the embodiment of the present invention, the gate electrode terminal 6 can be easily positioned by connecting the gate electrode layer 8 and the gate electrode terminal 6 via the gate electrode post 3. Thus, even if the area of the gate electrode layer 8 is small, the reliability of the electrical connection between the gate electrode terminal 6 and the gate electrode layer 8 can be ensured. That is, by increasing the size of the gate electrode post 3, even if the tip position of the gate electrode terminal 6 is shifted on the gate electrode post 3, the gate electrode post 3 causes the gate electrode terminal 6 to be positioned between the gate electrode terminal 6 and the gate electrode layer 8. Conductivity can be ensured.

また、ゲート電極ポスト3の大きさを大きくすることで、ゲート電極端子6の配置場所を調整することが可能となる。その結果、大電流が流れる他の電極端子などの導体から離隔してゲート電極端子6を設けることができるので、ゲート電極端子6の短絡を防止することができる。   Further, by increasing the size of the gate electrode post 3, it is possible to adjust the arrangement location of the gate electrode terminal 6. As a result, the gate electrode terminal 6 can be provided separately from conductors such as other electrode terminals through which a large current flows, so that a short circuit of the gate electrode terminal 6 can be prevented.

また、ゲート電極ポスト3をゲート電極層8に設けることで、半導体モジュール1の放熱性が向上する。スイッチング動作中の半導体素子2は、半導体素子2が発熱体となり高温となり、ゲート電極層8とゲート電極ポスト3の接合部分も高温となる。ゲート電極層8部分が過剰に加熱されると、半導体素子2の制御が困難となるおそれがあり、特にノーマリーオンデバイスの場合、オフ操作ができなくなるおそれがある。本発明の半導体モジュール1のように、ゲート電極層8にゲート電極ポスト3を設けると、発熱部(ゲート電極層8とゲート電極ポスト3)と外部との接触面積が広くなる。つまり、ゲート電極ポスト3が、ゲート電極層8周辺部の放熱経路として作用する。その結果、半導体モジュール1の放熱性が向上する。なお、ゲート電極ポスト3を導電性のシートを層状に重ねて形成すると、ゲート電極ポスト3と外部との接触面積がより広くなるので、半導体モジュール1の放熱性がより向上する。   Further, by providing the gate electrode post 3 on the gate electrode layer 8, the heat dissipation of the semiconductor module 1 is improved. In the semiconductor element 2 during the switching operation, the semiconductor element 2 becomes a heating element and becomes high temperature, and the junction between the gate electrode layer 8 and the gate electrode post 3 also becomes high temperature. If the portion of the gate electrode layer 8 is excessively heated, it may be difficult to control the semiconductor element 2, and particularly in the case of a normally-on device, there is a possibility that the off operation cannot be performed. When the gate electrode post 3 is provided on the gate electrode layer 8 as in the semiconductor module 1 of the present invention, the contact area between the heat generating portion (the gate electrode layer 8 and the gate electrode post 3) and the outside increases. That is, the gate electrode post 3 acts as a heat dissipation path around the gate electrode layer 8. As a result, the heat dissipation of the semiconductor module 1 is improved. If the gate electrode post 3 is formed by stacking conductive sheets in layers, the contact area between the gate electrode post 3 and the outside becomes wider, so that the heat dissipation of the semiconductor module 1 is further improved.

また、ゲート電極端子6を、ゲート電極ポスト3を介してゲート電極層8に電気的に接続する場合、ゲート電極端子6とゲート電極層8とが直接接触していないので、ゲート電極端子6がゲート電極層8を傷つけることがない。   In addition, when the gate electrode terminal 6 is electrically connected to the gate electrode layer 8 via the gate electrode post 3, the gate electrode terminal 6 is not in direct contact with the gate electrode terminal 6. The gate electrode layer 8 is not damaged.

また、ゲート電極ポスト3をゲート電極層8に圧接するばね5を設けることで、ゲート電極ポスト3をゲート電極層8に圧接するために必要な圧力をゲート電極ポスト3に作用させる設計が容易になる。このとき、ばね5がゲート電極ポスト3を圧接する圧接力は、ゲート電極端子6がゲート電極ポスト3を圧接する圧接力より大きくなるようにする。このように、ばね5により、ゲート電極ポスト3とゲート電極層8に適切な接触圧を作用させることで、ゲート電極端子6がゲート電極ポスト3を圧接する圧接力は、ゲート電極端子6とゲート電極ポスト3の電気的な接触を維持できる圧接力で圧接すればよくなる。その結果、ゲート電極端子6を構成する材料の選択やゲート電極端子6の構造の選択する幅が広がる。   In addition, by providing the spring 5 that presses the gate electrode post 3 against the gate electrode layer 8, it is easy to design the gate electrode post 3 so that the pressure necessary to press the gate electrode post 3 against the gate electrode layer 8 is applied. Become. At this time, the pressing force with which the spring 5 presses the gate electrode post 3 is made larger than the pressing force with which the gate electrode terminal 6 presses the gate electrode post 3. Thus, by applying an appropriate contact pressure to the gate electrode post 3 and the gate electrode layer 8 by the spring 5, the pressure contact force with which the gate electrode terminal 6 presses the gate electrode post 3 is changed between the gate electrode terminal 6 and the gate electrode. What is necessary is just to press-contact with the press-contact force which can maintain the electrical contact of the electrode post 3. As a result, the selection range of the material constituting the gate electrode terminal 6 and the structure of the gate electrode terminal 6 is increased.

また、ばね5がゲート電極ポスト3を圧接する圧接力を、ゲート電極端子6がゲート電極ポスト3を圧接する圧接力より大きくすることで、万が一、ゲート電極端子6とゲート電極ポスト3の接触部がずれた場合でも、ばね5の圧接によって、ゲート電極層8とゲート電極ポスト3の接触は維持されるので、半導体モジュール1の動作信頼性が向上する。つまり、ゲート電極ポスト3とゲート電極層8との接触をばね5による圧接で確実に行うことが、ゲート電極端子6の振動による接触位置のずれ対策となり、圧接によりゲート電極端子6とゲート電極層8を接続する半導体モジュール1の長期信頼性を向上させることができる。   In addition, the contact force between the gate electrode terminal 6 and the gate electrode post 3 should be increased by making the pressure contact force with which the spring 5 presses the gate electrode post 3 greater than the pressure contact force with which the gate electrode terminal 6 presses the gate electrode post 3. Even if they are shifted, the contact between the gate electrode layer 8 and the gate electrode post 3 is maintained by the pressure contact of the spring 5, so that the operation reliability of the semiconductor module 1 is improved. In other words, the reliable contact between the gate electrode post 3 and the gate electrode layer 8 by the pressure contact by the spring 5 is a countermeasure against the displacement of the contact position due to the vibration of the gate electrode terminal 6, and the pressure contact causes the gate electrode terminal 6 and the gate electrode layer to be contacted. The long-term reliability of the semiconductor module 1 to which 8 is connected can be improved.

また、絶縁ケース4を設けることで、ゲート電極端子6とゲート電極ポスト3の接触位置精度を高めることができる。つまり、絶縁ケース4を、ゲート電極端子6、ゲート電極ポスト3及びばね5を固定できるような形状に加工することで、各部材の位置決めが容易かつ正確になる。また、絶縁ケース4を設けることで、ゲート電極層8、ゲート電極ポスト3またはゲート電極端子6と外部(または、ゲート電極層8近傍の他の導体)との絶縁性が向上するので、半導体モジュール1のノイズ対策となる。特に、ゲート電極層8とエミッタ(またはソース)電極層7とが近い位置に設けられる半導体素子2の場合において、絶縁ケース4と絶縁シート10によりゲート電極層8とエミッタ電極層7との絶縁性を確保することができる。なお、絶縁シート10を弾性力のある材料で形成することにより、絶縁ケース4と絶縁シート10による絶縁性の効果をさらに高めることができる。   Further, by providing the insulating case 4, the contact position accuracy between the gate electrode terminal 6 and the gate electrode post 3 can be improved. That is, by processing the insulating case 4 into a shape that can fix the gate electrode terminal 6, the gate electrode post 3, and the spring 5, each member can be positioned easily and accurately. Further, since the insulating case 4 is provided, the insulation between the gate electrode layer 8, the gate electrode post 3 or the gate electrode terminal 6 and the outside (or another conductor in the vicinity of the gate electrode layer 8) is improved. 1 noise countermeasure. In particular, in the case of the semiconductor element 2 provided with the gate electrode layer 8 and the emitter (or source) electrode layer 7 close to each other, the insulation between the gate electrode layer 8 and the emitter electrode layer 7 by the insulating case 4 and the insulating sheet 10. Can be secured. Insulating sheet 10 and insulating sheet 10 can be further enhanced by forming insulating sheet 10 from an elastic material.

また、絶縁ケース4、またはゲート電極ポスト3にばね5が嵌合する嵌合溝(ざぐり)を形成すると、絶縁ケース4とばね5、またはゲート電極ポスト3とばね5が一体物として固定されるので、ばね5の位置決め及びばね5の固定がより確実になる。同様に、ゲート電極ポスト3に、ゲート電極端子6が嵌合する嵌合溝(ざぐり)を形成すると、ゲート電極ポスト3とゲート電極端子6が一体物として固定されるので、ゲート電極端子6の位置決め及びゲート電極端子6の固定がより確実になる。   In addition, when a fitting groove (spot) for fitting the spring 5 is formed in the insulating case 4 or the gate electrode post 3, the insulating case 4 and the spring 5 or the gate electrode post 3 and the spring 5 are fixed as a single body. Therefore, the positioning of the spring 5 and the fixing of the spring 5 are more reliable. Similarly, when a fitting groove (spot) for fitting the gate electrode terminal 6 is formed in the gate electrode post 3, the gate electrode post 3 and the gate electrode terminal 6 are fixed as a single unit. Positioning and fixing of the gate electrode terminal 6 become more reliable.

なお、本発明の半導体モジュールは、上述した実施形態に限らず、本発明の特徴を損なわない範囲で適宜設計変更が可能であり、そのように変更された形態も本発明に係る半導体モジュールである。   Note that the semiconductor module of the present invention is not limited to the above-described embodiment, and the design can be changed as appropriate without departing from the characteristics of the present invention, and the modified form is also the semiconductor module according to the present invention. .

例えば、本発明は、圧接により半導体素子のゲート電極層(制御用電極層)と外部(若しくは、内部の別の回路)に接続するためのゲート電極端子(制御電極端子)とを電気的に接続する半導体モジュールに適用可能である。   For example, the present invention electrically connects a gate electrode layer (control electrode layer) of a semiconductor element and a gate electrode terminal (control electrode terminal) for connection to the outside (or another circuit inside) by pressure welding. It can be applied to a semiconductor module.

本発明の半導体モジュールによれば、はんだなどの接合剤を用いることなく半導体素子のゲート電極層とゲート電極端子とを電気的に接続することができる。よって、SiC、GaNなどの高温で使用可能な半導体素子の性能を生かす半導体モジュールに適用することで、半導体モジュールの温度サイクル、パワーサイクルなどの信頼性を向上することができる。   According to the semiconductor module of the present invention, the gate electrode layer of the semiconductor element and the gate electrode terminal can be electrically connected without using a bonding agent such as solder. Therefore, the reliability of the semiconductor module such as temperature cycle and power cycle can be improved by applying it to a semiconductor module that takes advantage of the performance of a semiconductor element that can be used at high temperatures such as SiC and GaN.

そして、本発明の半導体モジュールを高温動作が要求される絶縁形パワー半導体モジュールやインバータなどの電力変換装置に用いることで、絶縁形パワー半導体モジュールや電力変換装置の動作信頼性を向上させることができる。   Then, by using the semiconductor module of the present invention for a power converter such as an insulated power semiconductor module or an inverter that requires high temperature operation, the operation reliability of the insulated power semiconductor module or the power converter can be improved. .

1…半導体モジュール
2…半導体素子
3…ゲート電極ポスト
4…絶縁ケース
4a…溝
4b…挿通孔
5…ばね(弾性部材)
6…ゲート電極端子
7…エミッタ電極層
8…ゲート電極層
9…コレクタ電極層
10…絶縁シート
DESCRIPTION OF SYMBOLS 1 ... Semiconductor module 2 ... Semiconductor element 3 ... Gate electrode post 4 ... Insulating case 4a ... Groove 4b ... Insertion hole 5 ... Spring (elastic member)
6 ... Gate electrode terminal 7 ... Emitter electrode layer 8 ... Gate electrode layer 9 ... Collector electrode layer 10 ... Insulating sheet

Claims (5)

半導体素子と、
当該半導体素子のゲート電極層と電気的に接続されるゲート電極端子と、
を備えた半導体モジュールであって、
前記ゲート電極層と前記ゲート電極端子との間に介在するゲート電極ポストと、
当該ゲート電極ポストを、前記ゲート電極層に圧接する弾性部材と、を有する
ことを特徴とする半導体モジュール。
A semiconductor element;
A gate electrode terminal electrically connected to the gate electrode layer of the semiconductor element;
A semiconductor module comprising:
A gate electrode post interposed between the gate electrode layer and the gate electrode terminal;
A semiconductor module comprising: an elastic member that presses the gate electrode post against the gate electrode layer.
前記弾性部材を前記ゲート電極ポストに圧接する圧接力より小さい圧接力で、前記ゲート電極端子を前記ゲート電極ポストに圧接する
ことを特徴とする請求項1に記載の半導体モジュール。
2. The semiconductor module according to claim 1, wherein the gate electrode terminal is pressed against the gate electrode post with a pressing force smaller than a pressing force for pressing the elastic member against the gate electrode post.
前記弾性部材を前記ゲート電極ポストに圧接する絶縁ケースを設ける
ことを特徴とする請求項1または請求項2に記載の半導体モジュール。
The semiconductor module according to claim 1, further comprising an insulating case that presses the elastic member against the gate electrode post.
前記絶縁ケースに前記弾性部材の端部が嵌合する嵌合溝を形成する
ことを特徴とする請求項3に記載の半導体モジュール。
The semiconductor module according to claim 3, wherein a fitting groove into which an end of the elastic member is fitted is formed in the insulating case.
前記ゲート電極ポストをシート状に形成された導電体を層状に重ねて形成する
ことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体モジュール。
5. The semiconductor module according to claim 1, wherein the gate electrode post is formed by layering a conductor formed in a sheet shape. 6.
JP2012043191A 2012-02-29 2012-02-29 Semiconductor module Pending JP2013179230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012043191A JP2013179230A (en) 2012-02-29 2012-02-29 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012043191A JP2013179230A (en) 2012-02-29 2012-02-29 Semiconductor module

Publications (1)

Publication Number Publication Date
JP2013179230A true JP2013179230A (en) 2013-09-09

Family

ID=49270599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012043191A Pending JP2013179230A (en) 2012-02-29 2012-02-29 Semiconductor module

Country Status (1)

Country Link
JP (1) JP2013179230A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074088A (en) * 2016-11-02 2018-05-10 富士電機株式会社 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074088A (en) * 2016-11-02 2018-05-10 富士電機株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US8587105B2 (en) Semiconductor device
US8354733B2 (en) IGBT power semiconductor package having a conductive clip
JP6218898B2 (en) Power semiconductor device
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP2006253516A (en) Power semiconductor device
US10672677B2 (en) Semiconductor package structure
KR20040007234A (en) Power semiconductor device
JP2012119651A (en) Semiconductor module and electrode member
JP6003624B2 (en) Semiconductor module
JP2012015222A (en) Semiconductor device
JP4146888B2 (en) Semiconductor module and method for manufacturing semiconductor module
US20150237718A1 (en) Power semiconductor device
JP5807432B2 (en) Semiconductor module and spacer
JP4096741B2 (en) Semiconductor device
CN107393892B (en) Power semiconductor device
JP5899952B2 (en) Semiconductor module
JP5899680B2 (en) Power semiconductor module
JP2014116478A (en) Semiconductor module, semiconductor module manufacturing method and power conversion apparatus
JP2015026667A (en) Semiconductor module
JP2013179230A (en) Semiconductor module
US20120199989A1 (en) Circuit arrangement and manufacturing method thereof
JP2015220398A (en) Power semiconductor module
JP2013179231A (en) Semiconductor module
JP2013236035A (en) Semiconductor module and manufacturing method of the same
JP2013102065A (en) Semiconductor module and electrode member