JP2013178182A - Capacitive physical quantity sensor and manufacturing method thereof - Google Patents

Capacitive physical quantity sensor and manufacturing method thereof Download PDF

Info

Publication number
JP2013178182A
JP2013178182A JP2012042606A JP2012042606A JP2013178182A JP 2013178182 A JP2013178182 A JP 2013178182A JP 2012042606 A JP2012042606 A JP 2012042606A JP 2012042606 A JP2012042606 A JP 2012042606A JP 2013178182 A JP2013178182 A JP 2013178182A
Authority
JP
Japan
Prior art keywords
substrate
base substrate
insulating layer
sensor
physical quantity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012042606A
Other languages
Japanese (ja)
Other versions
JP5824385B2 (en
Inventor
Hidenori Gocho
英紀 牛膓
Katsuya Kikuiri
勝也 菊入
Hisayuki Yazawa
久幸 矢澤
Naonobu Okawa
尚信 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2012042606A priority Critical patent/JP5824385B2/en
Publication of JP2013178182A publication Critical patent/JP2013178182A/en
Application granted granted Critical
Publication of JP5824385B2 publication Critical patent/JP5824385B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a capacitive physical quantity sensor and a manufacturing method thereof, which can obtain excellent sealability and excellent sensitivity while reducing a parasitic capacitance.SOLUTION: A capacitive physical quantity sensor 1 comprises: a sensor substrate 11 for detecting a physical quantity; a base substrate 12 bonded to the sensor substrate 11; and an insulating layer 13 for bonding the sensor substrate 11 and the base substrate 12. The sensor substrate 11 includes a movable part 14 which enables a displacement, and a peripheral part 15 which is located around the movable part 14 and which is bonded through the base substrate 12 and the insulating layer 13. The physical quantity can be detected on the basis of a change in capacitance between the movable part 14 and the base substrate 12, and the insulating layer 13 includes a projection 16 projecting in a direction away from the base substrate 12, and the entire projection 16 is covered with the peripheral part 15.

Description

本発明は、高さ方向に変位可能な可動部を有する静電容量型物理量センサに係り、特に、寄生容量を低減する静電容量型物理量センサに関する。   The present invention relates to a capacitance type physical quantity sensor having a movable part that can be displaced in the height direction, and more particularly, to a capacitance type physical quantity sensor that reduces parasitic capacitance.

特許文献1に、図15に示すように下部ダイヤフラム506を備える第3シリコン基板501と上部ダイヤフラム507を備える第4シリコン基板502とが、第2絶縁層503、第5シリコン基板505、及び第3絶縁層504を介して接合された静電容量型圧力センサが開示されている。   In Patent Document 1, as shown in FIG. 15, a third silicon substrate 501 having a lower diaphragm 506 and a fourth silicon substrate 502 having an upper diaphragm 507 include a second insulating layer 503, a fifth silicon substrate 505, and a third silicon substrate 505. A capacitive pressure sensor bonded via an insulating layer 504 is disclosed.

この静電容量型圧力センサは下記のように製造される。第3シリコン基板501の表面に第2絶縁層503が塗布され、第2絶縁層503がパターン形成された後に、第2絶縁層503の上に第5シリコン基板505が接合される。   This capacitive pressure sensor is manufactured as follows. After the second insulating layer 503 is applied on the surface of the third silicon substrate 501 and the second insulating layer 503 is patterned, the fifth silicon substrate 505 is bonded onto the second insulating layer 503.

次に、第5シリコン基板505がパターン形成され、第5シリコン基板505の表面に第3絶縁層504が形成される。そして、第3絶縁層504がパターン形成され、第3絶縁層504の上に第4シリコン基板502が接合される。   Next, the fifth silicon substrate 505 is patterned, and a third insulating layer 504 is formed on the surface of the fifth silicon substrate 505. Then, the third insulating layer 504 is patterned, and the fourth silicon substrate 502 is bonded onto the third insulating layer 504.

次に、第3シリコン基板501と第4シリコン基板502とは、その表面にレジスト層がパターン形成されて、このレジスト層をマスクにしてウェットエッチングされる。   Next, a resist layer is formed on the surface of the third silicon substrate 501 and the fourth silicon substrate 502, and wet etching is performed using the resist layer as a mask.

特開平11−211597号公報JP-A-11-211597

特許文献1に開示される静電容量型圧力センサは、圧力によって下部ダイヤフラム506及び上部ダイヤフラム507が撓むことで、下部ダイヤフラム506及び上部ダイヤフラム507と第5シリコン基板505との間の静電容量が変化し、この変化に基づいて圧力を検知する。そして、第3シリコン基板501、第2絶縁層503、第5シリコン基板505、第3絶縁層504、及び第4シリコン基板502が重なった周縁部の枠状に配置される領域の静電容量は、圧力によって変化しないため寄生容量として作用する。   The capacitance-type pressure sensor disclosed in Patent Document 1 has a capacitance between the lower diaphragm 506 and the upper diaphragm 507 and the fifth silicon substrate 505 because the lower diaphragm 506 and the upper diaphragm 507 are bent by pressure. Changes, and the pressure is detected based on this change. The capacitance of the region disposed in the frame shape of the peripheral portion where the third silicon substrate 501, the second insulating layer 503, the fifth silicon substrate 505, the third insulating layer 504, and the fourth silicon substrate 502 overlap is as follows. Since it does not change with pressure, it acts as a parasitic capacitance.

特許文献1に示す構成では、前記寄生容量を低減しようと第2絶縁層503の膜厚や第3絶縁層504の膜厚を厚くすると、静電容量が電極間の距離に反比例するために、下部ダイヤフラム506及び上部ダイヤフラム507と第5シリコン基板505との間の静電容量の変化が圧力の変化に対して小さくなり、感度を低下させてしまう。   In the configuration shown in Patent Document 1, when the thickness of the second insulating layer 503 or the third insulating layer 504 is increased in order to reduce the parasitic capacitance, the capacitance is inversely proportional to the distance between the electrodes. The change in capacitance between the lower diaphragm 506 and the upper diaphragm 507 and the fifth silicon substrate 505 becomes smaller with respect to the change in pressure, and the sensitivity is lowered.

特許文献1に示す構成では、前記寄生容量を低減しようと、第2絶縁層503、第5シリコン基板505、及び第3絶縁層504が重なった周縁部の枠状に配置される領域の幅を狭くすると、塗布により形成された第2絶縁層503の機械的な強度が弱くなり、優れた封止性を得ることができないことがあった。   In the configuration shown in Patent Document 1, in order to reduce the parasitic capacitance, the width of the region disposed in the frame shape of the peripheral portion where the second insulating layer 503, the fifth silicon substrate 505, and the third insulating layer 504 overlap is set. If it is narrowed, the mechanical strength of the second insulating layer 503 formed by coating becomes weak, and it may be impossible to obtain excellent sealing properties.

また、前記幅を狭くすると、絶縁層503、504、及び第5シリコン基板505のパターンと露光マスクとの位置合わせマージンが小さくなる。そのため、パターン形成したレジスト層をマスクにして第3シリコン基板501や第4シリコン基板502をウェットエッチングする際に、第3シリコン基板501及び第4シリコン基板502と、絶縁層503、504及び第5シリコン基板505とが適切に重なり合わないことがあった。その結果、良好な封止性を得ることができないことがあった。   When the width is narrowed, the alignment margin between the patterns of the insulating layers 503 and 504 and the fifth silicon substrate 505 and the exposure mask is reduced. Therefore, when the third silicon substrate 501 and the fourth silicon substrate 502 are wet-etched using the patterned resist layer as a mask, the third silicon substrate 501 and the fourth silicon substrate 502, the insulating layers 503, 504, and the fifth In some cases, the silicon substrate 505 did not properly overlap. As a result, good sealing properties may not be obtained.

本発明の目的は、上記従来の課題を解決するためのものであり、寄生容量を低減すると共に、良好な封止性及び良好な感度が得られる静電容量型物理量センサ及びその製造方法を提供することである。   An object of the present invention is to solve the above-described conventional problems, and provide a capacitance type physical quantity sensor capable of reducing parasitic capacitance and obtaining good sealing performance and good sensitivity, and a method for manufacturing the same. It is to be.

本発明の静電容量型物理量センサは、物理量を検知するセンサ基板と、前記センサ基板に接合されるベース基板と、前記センサ基板と前記ベース基板を接合する絶縁層とを有して構成され、前記センサ基板が、変位が可能な可動部と、前記可動部の周囲に位置し前記ベース基板と前記絶縁層を介して接合される周縁部とを有し、前記可動部と前記ベース基板との間の静電容量の変化に基づき前記物理量を検知可能とし、前記絶縁層が前記ベース基板から離れる方向に突出する凸部を有し、前記凸部の全体が前記周縁部に覆われていることを特徴とする。   The capacitance type physical quantity sensor of the present invention includes a sensor substrate that detects a physical quantity, a base substrate that is bonded to the sensor substrate, and an insulating layer that bonds the sensor substrate and the base substrate. The sensor substrate has a movable part that can be displaced, and a peripheral part that is located around the movable part and is joined to the base substrate via the insulating layer. The physical quantity can be detected based on a change in capacitance between the insulating layer, the insulating layer has a protruding portion protruding in a direction away from the base substrate, and the entire protruding portion is covered with the peripheral portion. It is characterized by.

前記凸部の全体が前記周縁部に覆われているので、前記センサ基板の前記周縁部と前記ベース基板とが前記絶縁層を介して対向する面の前記凸部に対応する領域において、前記センサ基板と前記ベース基板との間の距離が大きくなる。そして、寄生容量は前記距離に反比例するので、寄生容量を低減することができる。   Since the entire convex portion is covered with the peripheral portion, the sensor substrate is provided in a region corresponding to the convex portion on the surface where the peripheral portion and the base substrate face each other with the insulating layer interposed therebetween. The distance between the substrate and the base substrate is increased. Since the parasitic capacitance is inversely proportional to the distance, the parasitic capacitance can be reduced.

前記絶縁層は前記ベース基板から離れる方向に突出する前記凸部を有しており、前記凸部の内側には前記凸部より薄い絶縁層が連設されている。よって、前記凸部が設けられているにもかかわらず、前記可動部と前記ベース基板との間の距離を狭く設けることができる。静電容量は電極間の距離に反比例するため、前記距離を狭く設けることで、前記可動部が変位した際の静電容量の変化に基づく出力変化が大きくなるので感度を上げることができる。   The insulating layer has the convex portion protruding in a direction away from the base substrate, and an insulating layer thinner than the convex portion is continuously provided inside the convex portion. Therefore, the distance between the movable part and the base substrate can be narrowly provided despite the provision of the convex part. Since the electrostatic capacity is inversely proportional to the distance between the electrodes, by providing the distance narrowly, the output change based on the change of the electrostatic capacity when the movable part is displaced increases, so that the sensitivity can be increased.

前記センサ基板の前記周縁部と前記ベース基板との間の前記絶縁層の幅を、前記凸部の部分で広くする場合には、前記凸部が前記ベース基板から離れる方向に突出しているので、寄生容量の増加を低く抑えることができる。また、前記絶縁層の幅を広くすることで、前記センサ基板と前記ベース基板との間に良好な封止性を確保することができる。   When the width of the insulating layer between the peripheral portion of the sensor substrate and the base substrate is widened at the convex portion, the convex portion protrudes in a direction away from the base substrate. The increase in parasitic capacitance can be kept low. In addition, by increasing the width of the insulating layer, it is possible to ensure a good sealing property between the sensor substrate and the base substrate.

以上により、本発明によれば、寄生容量を低減すると共に、良好な封止性及び良好な感度を得ることが可能である。   As described above, according to the present invention, it is possible to reduce the parasitic capacitance and obtain good sealing performance and good sensitivity.

前記凸部が、前記センサ基板の外周に沿って設けられていることが好ましい。このような態様であれば、前記センサ基板の前記周縁部と前記ベース基板とが前記絶縁層を介して対向する領域の広い面積において、前記センサ基板と前記ベース基板との間の距離を大きくできる。よって、前記センサ基板の前記周縁部と前記ベース基板との間に生じる寄生容量を効果的に低減することができる。   It is preferable that the convex portion is provided along the outer periphery of the sensor substrate. According to such an aspect, the distance between the sensor substrate and the base substrate can be increased in a wide area of a region where the peripheral portion of the sensor substrate and the base substrate face each other with the insulating layer interposed therebetween. . Therefore, it is possible to effectively reduce the parasitic capacitance generated between the peripheral portion of the sensor substrate and the base substrate.

前記凸部が、前記ベース基板から離れる方向に凹む凹部、または空洞を有していることが好ましい。このような態様であれば、前記絶縁層を有さない前記凹部及び前記空洞の誘電率は、前記絶縁層の誘電率より小さい。寄生容量は誘電率に比例するので、前記センサ基板の前記周縁部と前記ベース基板との間に生じる寄生容量を更に低減することができる。   It is preferable that the convex portion has a concave portion or a cavity that is recessed in a direction away from the base substrate. If it is such an aspect, the dielectric constant of the said recessed part and the said cavity which do not have the said insulating layer is smaller than the dielectric constant of the said insulating layer. Since the parasitic capacitance is proportional to the dielectric constant, the parasitic capacitance generated between the peripheral portion of the sensor substrate and the base substrate can be further reduced.

前記センサ基板が前記ベース基板の外周側面よりも内側に形成されてなり、前記絶縁層が、前記周縁部と前記ベース基板との間から前記ベース基板の表面であって、少なくとも前記センサ基板の周囲にはみ出して形成されていることが好ましい。このような態様であれば、前記絶縁層が前記凸部を有することで寄生容量が低減することに加えて、前記センサ基板と前記ベース基板との間の封止性を効果的に向上させることができる。   The sensor substrate is formed inside the outer peripheral side surface of the base substrate, and the insulating layer is a surface of the base substrate between the peripheral portion and the base substrate, and at least around the sensor substrate It is preferable that it is formed so as to protrude. According to such an aspect, in addition to the parasitic capacitance being reduced because the insulating layer has the convex portion, the sealing performance between the sensor substrate and the base substrate is effectively improved. Can do.

前記センサ基板が前記ベース基板の外周側面よりも内側に形成されてなり、前記絶縁層が、前記周縁部と前記ベース基板との間から、前記ベース基板の外周側面と前記センサ基板の周囲との間に位置する前記ベース基板の延出表面の全域にかけて形成されていることが好ましい。   The sensor substrate is formed inside the outer peripheral side surface of the base substrate, and the insulating layer is formed between the outer peripheral side surface of the base substrate and the periphery of the sensor substrate from between the peripheral edge portion and the base substrate. It is preferable that it is formed over the entire extended surface of the base substrate located between them.

このような態様であれば、前記絶縁層が前記凸部を有することで寄生容量が低減することに加えて、前記絶縁層が広い面積を有することで更に機械的な強度が高められるので、前記センサ基板と前記ベース基板との間の封止性を更に効果的に向上させることが可能である。   If it is such an aspect, in addition to the parasitic capacitance being reduced because the insulating layer has the convex portion, the mechanical strength is further increased because the insulating layer has a large area, It is possible to further effectively improve the sealing performance between the sensor substrate and the base substrate.

前記ベース基板と前記凹部の内面とを前記ベース基板に直交する方向に隔てる最大距離が、前記凸部に位置しない前記絶縁層の厚さより大きいことが好ましい。このような態様であれば、前記凸部の位置において、前記センサ基板の前記周縁部と前記ベース基板との間の距離を、前記絶縁層の厚さより前記最大距離の程度に大きくできるので、前記センサ基板の前記周縁部と前記ベース基板との間に生じる寄生容量を低減することができる。   It is preferable that a maximum distance separating the base substrate and the inner surface of the concave portion in a direction orthogonal to the base substrate is larger than a thickness of the insulating layer not located on the convex portion. In such an aspect, the distance between the peripheral portion of the sensor substrate and the base substrate can be increased to the maximum distance from the thickness of the insulating layer at the position of the convex portion. Parasitic capacitance generated between the peripheral portion of the sensor substrate and the base substrate can be reduced.

前記可動部が、前記ベース電極と対向する面に前記周縁部よりも前記ベース電極から離れる方向に凹む薄肉部を有していることが好ましい。このような態様であれば、物理量によって変位する前記可動部の可動範囲が広がるので、検知する物理量の測定範囲を広げることができる。その結果、広い測定範囲において、寄生容量を低減することが可能となる。   It is preferable that the movable portion has a thin portion that is recessed in a direction away from the base electrode rather than the peripheral portion on a surface facing the base electrode. With such an aspect, the movable range of the movable part that is displaced by the physical quantity is expanded, so that the measurement range of the detected physical quantity can be expanded. As a result, it is possible to reduce the parasitic capacitance in a wide measurement range.

前記可動部が、前記ベース基板と対向する面に、該面と平行する方向で前記薄肉部の内側に位置すると共に前記ベース基板に近づく方向に突出する厚肉部を有していることが好ましい。前記薄肉部が薄いことで物理量に感応し易いことや、前記可動部と前記ベース基板との間の距離が狭められることで、感度をより効果的に向上させることができる。よって、前記絶縁層が前記凸部を有することで寄生容量が低減することに加えて、効果的に感度を向上させることができる。   It is preferable that the movable portion has a thick portion on the surface facing the base substrate that is located inside the thin portion in a direction parallel to the surface and protrudes in a direction approaching the base substrate. . Sensitivity can be improved more effectively because the thin-walled portion is thin and is easily sensitive to physical quantities, and the distance between the movable portion and the base substrate is reduced. Therefore, in addition to the parasitic capacitance being reduced because the insulating layer has the convex portions, the sensitivity can be effectively improved.

前記可動部が、前記ベース基板と対向する面に、該面と平行する方向で前記厚肉部の内側に位置すると共に前記厚肉部よりも前記ベース電極から離れる方向に凹む第2の薄肉部を有していることが好ましい。   A second thin-walled portion that is located on the inner surface of the thick-walled portion in a direction parallel to the surface on the surface facing the base substrate and is recessed in a direction away from the base electrode than the thick-walled portion. It is preferable to have.

物理量によって前記可動部は撓む際に、前記可動部の中央部が最大に撓む。よって、前記可動部の中央部に前記第2の薄肉部を設けることは、物理量による前記可動部の変位量を大きくできるので、検知する物理量の測定範囲を更に広げることができる。   When the movable part bends due to a physical quantity, the central part of the movable part bends to the maximum. Therefore, providing the second thin portion at the center of the movable part can increase the displacement of the movable part due to the physical quantity, and thus can further increase the measurement range of the physical quantity to be detected.

前記絶縁層が、前記センサ基板の外周側面よりはみ出さずに形成されていることが好ましい。このような態様であれば、前記センサ基板の前記周縁部と前記ベース基板との間の前記絶縁膜の面積を狭くできるので、より効果的に寄生容量を低減することができる。   It is preferable that the insulating layer is formed so as not to protrude from the outer peripheral side surface of the sensor substrate. According to such an aspect, the area of the insulating film between the peripheral portion of the sensor substrate and the base substrate can be reduced, so that the parasitic capacitance can be more effectively reduced.

前記センサ基板及び前記ベース基板がシリコン基板を有してなると共に、前記絶縁層が前記センサ基板を構成する前記シリコン基板を熱酸化したものであることが好ましい。このような態様であれば、熱酸化により得られた機械的に強度の高い前記絶縁膜により前記センサ基板と前記ベース基板とが接合される。よって、前記センサ基板と前記ベース基板との間の接合力を効果的に向上させることができ、良好な封止性を得ることができる。   Preferably, the sensor substrate and the base substrate include a silicon substrate, and the insulating layer is obtained by thermally oxidizing the silicon substrate constituting the sensor substrate. In such an embodiment, the sensor substrate and the base substrate are bonded to each other by the insulating film having high mechanical strength obtained by thermal oxidation. Therefore, the bonding force between the sensor substrate and the base substrate can be effectively improved, and a good sealing property can be obtained.

前記ベース基板の表面には、前記センサ基板と共に第1端子部及び第2端子部が設けられ、前記第1端子部は、前記センサ基板の前記周縁部から前記シリコン基板により一体となって引き出された部分を備えて前記ベース基板と前記絶縁層を介して形成されており、前記第2端子部は、前記センサ基板から分離され前記ベース基板と前記絶縁層を介して形成された前記シリコン基板からなる分離層と、前記分離層及び前記絶縁層を貫通し前記ベース基板の表面に通じるコンタクトホール内に設けられ前記ベース基板と電気的に接続される電極パッドとを有することが好ましい。このような態様によれば、第1端子部及び第2端子部を簡単な構造で備えることが可能である。   A first terminal portion and a second terminal portion are provided on the surface of the base substrate together with the sensor substrate, and the first terminal portion is integrally pulled out from the peripheral portion of the sensor substrate by the silicon substrate. The second terminal portion is separated from the sensor substrate and formed from the silicon substrate formed through the base substrate and the insulating layer. And an electrode pad that is provided in a contact hole that penetrates the separation layer and the insulating layer and communicates with the surface of the base substrate, and is electrically connected to the base substrate. According to such an aspect, it is possible to provide the first terminal portion and the second terminal portion with a simple structure.

本発明の製造方法は、物理量を検知するセンサ基板と、前記センサ基板に接合されるベース基板と、前記センサ基板と前記ベース基板を接合する絶縁層とを有して構成され、前記センサ基板が、変位が可能な可動部と、前記可動部の周囲に位置し前記ベース基板と前記絶縁層を介して接合される周縁部とを有し、前記可動部と前記ベース基板との間の静電容量の変化に基づき前記物理量を検知可能とし、前記絶縁層が前記ベース基板から離れる方向に突出する凸部を有し、前記凸部の全体が前記周縁部に覆われている静電容量型物理量センサの製造方法であって、
前記可動部、前記可動部の周囲に広がる接合領域、及びベース基板から離れる方向に突出する凸部を前記周縁部に備える前記絶縁層、を有する第1シリコン基板を形成する工程(a)と、
前記ベース基板となる第2シリコン基板を用意し、前記可動部と前記ベース基板との間に間隔を空けると共に前記可動部と前記ベース基板とを対向させて、前記第1シリコン基板と前記第2シリコン基板とを前記絶縁層を介して接合する工程(b)と、
前記センサ基板を前記ベース基板の外周側面よりも内側に残した状態で、前記接合領域の不要部分を除去して、前記周縁部が前記凸部の全体を覆うように形成する工程(c)と、
を含むことを特徴とする。
The manufacturing method of the present invention includes a sensor substrate that detects a physical quantity, a base substrate that is bonded to the sensor substrate, and an insulating layer that bonds the sensor substrate and the base substrate. , A movable part that can be displaced, and a peripheral part that is located around the movable part and is joined to the base substrate via the insulating layer, and between the movable part and the base substrate. Capacitance type physical quantity in which the physical quantity can be detected based on a change in capacitance, the insulating layer has a convex portion protruding in a direction away from the base substrate, and the entire convex portion is covered by the peripheral edge portion. A method for manufacturing a sensor, comprising:
Forming a first silicon substrate having the movable portion, a bonding region extending around the movable portion, and the insulating layer having a convex portion protruding in a direction away from the base substrate at the peripheral portion;
A second silicon substrate serving as the base substrate is prepared, and the first silicon substrate and the second silicon substrate are separated from each other with a gap between the movable portion and the base substrate and the movable portion and the base substrate facing each other. A step (b) of bonding a silicon substrate via the insulating layer;
A step (c) of removing an unnecessary portion of the bonding region in a state where the sensor substrate is left inside the outer peripheral side surface of the base substrate so that the peripheral portion covers the entire convex portion; ,
It is characterized by including.

本発明の製造方法では、前記可動部を有する前記第1シリコン基板と、前記第2シリコン基板とが前記絶縁層を介して接合された後に、前記第1シリコン基板の不要部分を除去する工程により、前記周縁部が前記凸部の全体を覆うように形成される。   In the manufacturing method of the present invention, after the first silicon substrate having the movable part and the second silicon substrate are bonded via the insulating layer, the unnecessary portion of the first silicon substrate is removed. The peripheral edge portion is formed so as to cover the entire convex portion.

このような態様であれば、前記センサ基板の前記周縁部と前記ベース基板とが前記絶縁層を介して対向する面の前記凸部に対応する領域において、前記センサ基板と前記ベース基板との間の距離が大きくなる。そして、寄生容量は前記距離に反比例するので、寄生容量を低減することができる。   According to such an aspect, in the region corresponding to the convex portion of the surface where the peripheral edge portion of the sensor substrate and the base substrate face each other with the insulating layer interposed therebetween, the gap between the sensor substrate and the base substrate. The distance becomes larger. Since the parasitic capacitance is inversely proportional to the distance, the parasitic capacitance can be reduced.

前記絶縁層は前記ベース基板から離れる方向に突出する前記凸部を有しており、前記凸部の内側には前記凸部より薄い絶縁層が連設されている。よって、前記凸部が設けられているにもかかわらず、前記可動部と前記ベース基板との間の距離は狭く設けることができる。静電容量は電極間の距離に反比例するため、前記距離が狭く設けられることで、前記可動部が変位した際の静電容量の変化に基づく出力変化が大きくなるので感度を上げることができる。   The insulating layer has the convex portion protruding in a direction away from the base substrate, and an insulating layer thinner than the convex portion is continuously provided inside the convex portion. Therefore, the distance between the movable part and the base substrate can be narrowly provided despite the provision of the convex part. Since the electrostatic capacity is inversely proportional to the distance between the electrodes, the distance can be set narrow so that a change in output based on a change in the electrostatic capacity when the movable part is displaced increases, so that the sensitivity can be increased.

このような態様であれば、前記センサ基板と前記センサ基板とは機械的に強度の高い前記絶縁層を介して接合されている。したがって、前記センサ基板と前記ベース基板との間に良好な封止性が得られる。   If it is such an aspect, the said sensor board | substrate and the said sensor board | substrate are joined via the said insulating layer with high mechanical strength. Therefore, good sealing properties can be obtained between the sensor substrate and the base substrate.

以上により、本発明の製造方法によれば、寄生容量を低減すると共に、良好な封止性及び良好な感度を得ることが可能である。   As described above, according to the manufacturing method of the present invention, it is possible to reduce the parasitic capacitance and obtain good sealing performance and good sensitivity.

前記工程(c)において、前記絶縁層を、前記ベース基板の表面であって前記センサ基板の外周にはみ出すように残すことが好ましい。前記絶縁層を前記センサ基板の外周にはみ出すように残すことで、前記センサ基板と前記ベース基板との間の良好な封止性が安定に維持される。   In the step (c), the insulating layer is preferably left on the surface of the base substrate so as to protrude from the outer periphery of the sensor substrate. By leaving the insulating layer so as to protrude from the outer periphery of the sensor substrate, a good sealing property between the sensor substrate and the base substrate is stably maintained.

前記工程(c)において、前記絶縁層を、前記ベース基板の外周側面と前記センサ基板の周囲との間に位置する前記ベース基板の延出表面の全域に残すことが好ましい。前記絶縁層を前記ベース基板の延出表面の全域に残すことで、前記絶縁層の機械的な強度がより高まる。また、前記ベース基板と前記絶縁層とは広い接合面積を有している。よって、前記センサ基板と前記ベース基板との封止性をより効果的に向上させることが可能である。   In the step (c), it is preferable that the insulating layer is left over the entire extended surface of the base substrate located between the outer peripheral side surface of the base substrate and the periphery of the sensor substrate. By leaving the insulating layer over the entire extended surface of the base substrate, the mechanical strength of the insulating layer is further increased. The base substrate and the insulating layer have a wide bonding area. Therefore, it is possible to improve the sealing performance between the sensor substrate and the base substrate more effectively.

前記工程(a)において、前記第1シリコン基板の前記周縁部となる部分に凹む凹部を形成した後に、前記第1シリコン基板を熱酸化して、前記周縁部となる部分に前記凸部を有する前記絶縁層を形成することが好ましい。このような態様であれば、簡単な工程で、前記周縁部となる部分に前記凸部を有する前記絶縁層を、前記第1シリコン基板と接合力(結合力)を十分に高い状態であると共に機械的に強度を高く形成することができる。   In the step (a), after forming a concave portion in the portion that becomes the peripheral portion of the first silicon substrate, the first silicon substrate is thermally oxidized to have the convex portion in the portion that becomes the peripheral portion. It is preferable to form the insulating layer. With such an aspect, the insulating layer having the convex portion at the portion that becomes the peripheral portion is in a sufficiently high bonding force (bonding force) with the first silicon substrate in a simple process. Mechanically high strength can be formed.

前記工程(b)において、前記第1シリコン基板と前記第2シリコン基板とをシリコンフュージョンボンディングにより接合することが好ましい。このような態様であれば、前記第1シリコン基板と前記第2シリコン基板とを、十分な接合力(結合力)で接合することができる。   In the step (b), the first silicon substrate and the second silicon substrate are preferably bonded by silicon fusion bonding. With such an aspect, the first silicon substrate and the second silicon substrate can be bonded with a sufficient bonding force (bonding force).

前記工程(a)において、前記可動部に、前記第1シリコン基板の表面を除去して該表面から離れる方向に凹む薄肉部を形成することが好ましい。このような態様であれば、物理量によって変位する前記可動部の可動範囲が広がるので、検知する物理量の測定範囲を広げることができる。その結果、広い測定範囲において、寄生容量を低減することが可能となる。   In the step (a), it is preferable that a thin-walled portion that is recessed in a direction away from the surface by removing the surface of the first silicon substrate is formed in the movable portion. With such an aspect, the movable range of the movable part that is displaced by the physical quantity is expanded, so that the measurement range of the detected physical quantity can be expanded. As a result, it is possible to reduce the parasitic capacitance in a wide measurement range.

前記工程(a)において、前記第1シリコン基板の前記表面と平行する方向で前記薄肉部の内側に位置すると共に前記薄肉部の表面から突出する厚肉部を残すことが好ましい。このような態様であれば、前記薄肉部が薄いことで物理量に感応し易いことや、前記可動部と前記ベース基板との間の距離が狭められることで、感度をより効果的に向上させることができる。よって、前記絶縁層が前記凸部を有することで寄生容量が低減することに加えて、効果的に感度を向上させることができる。   In the step (a), it is preferable to leave a thick portion that is located inside the thin portion in a direction parallel to the surface of the first silicon substrate and protrudes from the surface of the thin portion. If it is such an aspect, it is easy to be sensitive to a physical quantity because the thin part is thin, and the distance between the movable part and the base substrate is narrowed, thereby improving the sensitivity more effectively. Can do. Therefore, in addition to the parasitic capacitance being reduced because the insulating layer has the convex portions, the sensitivity can be effectively improved.

前記工程(a)において、前記第1シリコン基板の前記表面と平行する方向で前記厚肉部の内側に位置すると共に前記厚肉部の表面を除去して該表面から離れる方向に凹む第2の薄肉部を形成することが好ましい。   In the step (a), a second portion that is located inside the thick portion in a direction parallel to the surface of the first silicon substrate and is recessed in a direction away from the surface by removing the surface of the thick portion. It is preferable to form a thin portion.

物理量によって前記可動部は撓む際に、前記可動部の中央部が最大に撓む。よって、前記可動部の中央部に前記第2の薄肉部を設けることは、物理量による前記可動部の変位量を大きくできる。よって、検知する物理量の測定範囲を広げることができる。   When the movable part bends due to a physical quantity, the central part of the movable part bends to the maximum. Therefore, providing the second thin portion at the center of the movable portion can increase the displacement of the movable portion due to a physical quantity. Therefore, the measurement range of the physical quantity to be detected can be expanded.

前記第1シリコン基板の不要部分を除去する際、前記センサ基板と、前記ベース基板の表面に前記センサ基板の前記周縁部から一体となって引き出された引き出し配線層と、前記センサ基板から分離された分離層とを残し、前記第1シリコン基板の不要部分を除去する工程(c)の前後であって、前記第1シリコン基板と前記第2シリコン基板とを前記絶縁層を介して接合する工程(b)以後に、前記分離層の位置に、前記分離層及び前記絶縁層を貫通して前記第2シリコン基板からなる前記ベース基板の表面にまで通じるコンタクトホールを形成する工程と、前記引き出し配線層の表面及び前記コンタクトホール内に電極パッドを形成する工程とを含むことが好ましい。   When removing unnecessary portions of the first silicon substrate, the sensor substrate, a lead-out wiring layer drawn integrally from the peripheral portion of the sensor substrate on the surface of the base substrate, and the sensor substrate are separated. The step of bonding the first silicon substrate and the second silicon substrate through the insulating layer before and after the step (c) of removing the unnecessary portion of the first silicon substrate while leaving the separated layer. (B) Thereafter, a step of forming a contact hole at the position of the isolation layer and penetrating through the isolation layer and the insulating layer to the surface of the base substrate made of the second silicon substrate; Forming an electrode pad in the surface of the layer and in the contact hole.

これにより簡単な工程で、前記センサ基板と同じ形成面側に、前記引き出し配線層及び前記電極パッドを有する第1端子部と、前記分離層及び前記コンタクトホール内に設けられた前記電極パッドを有する第2端子部とを形成することができる。   Accordingly, the first terminal portion having the lead-out wiring layer and the electrode pad and the electrode pad provided in the separation layer and the contact hole are provided on the same formation surface side as the sensor substrate in a simple process. A second terminal portion can be formed.

本発明の静電容量型物理量センサによれば、寄生容量を低減すると共に、良好な封止性及び良好な感度を得ることが可能である。   According to the capacitance type physical quantity sensor of the present invention, it is possible to reduce the parasitic capacitance and obtain good sealing performance and good sensitivity.

第1の実施形態における静電容量型物理量センサの斜視図である。It is a perspective view of the capacitance-type physical quantity sensor in 1st Embodiment. 図1に示す静電容量型物理量センサのA−A線に沿って切断した断面略図である。It is the cross-sectional schematic cut | disconnected along the AA line of the capacitance-type physical quantity sensor shown in FIG. 図1に示す静電容量型物理量センサのB−B線に沿って切断した断面略図である。It is the cross-sectional schematic cut | disconnected along the BB line of the capacitance-type physical quantity sensor shown in FIG. 第1の実施形態における第1の変形例の断面略図である。It is a section schematic diagram of the 1st modification in a 1st embodiment. 第1の実施形態における第2の変形例の断面略図である。It is a section schematic diagram of the 2nd modification in a 1st embodiment. 第1の実施形態における静電容量型物理量センサの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the electrostatic capacitance type physical quantity sensor in 1st Embodiment. 第1の実施形態における静電容量型物理量センサの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the electrostatic capacitance type physical quantity sensor in 1st Embodiment. 第1の実施形態における第3の変形例の斜視図である。It is a perspective view of the 3rd modification in a 1st embodiment. 第1の実施形態における第4の変形例の斜視図である。It is a perspective view of the 4th modification in a 1st embodiment. 図9に示す静電容量型物理量センサのC−C線に沿って切断した断面略図である。FIG. 10 is a schematic cross-sectional view taken along line CC of the capacitance type physical quantity sensor shown in FIG. 9. 第1の実施形態における第5の変形例の断面略図である。It is a section schematic diagram of the 5th modification in a 1st embodiment. 第2の実施形態における静電容量型物理量センサの断面略図である。It is a section schematic diagram of a capacity type physical quantity sensor in a 2nd embodiment. 第3の実施形態における静電容量型物理量センサの断面略図である。It is a section schematic diagram of a capacitance type physical quantity sensor in a 3rd embodiment. 第4の実施形態における静電容量型物理量センサの断面略図である。It is a section schematic diagram of a capacity type physical quantity sensor in a 4th embodiment. 特許文献1に開示される半導体圧力センサの断面略図である。1 is a schematic cross-sectional view of a semiconductor pressure sensor disclosed in Patent Document 1.

図1は、本発明の実施形態における静電容量型物理量センサの斜視図、図2は、図1のA−A線に沿って切断した本実施形態の静電容量型物理量センサの断面略図である。また、図3は、図1のB−B線に沿って切断した本実施形態の静電容量型物理量センサの断面略図である。なお図2及び図3は、図1に対して寸法比を変えて図示した。   FIG. 1 is a perspective view of a capacitance type physical quantity sensor according to an embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view of the capacitance type physical quantity sensor of the present embodiment cut along line AA in FIG. is there. FIG. 3 is a schematic cross-sectional view of the capacitance type physical quantity sensor of the present embodiment cut along the line BB in FIG. 2 and 3 are shown in FIG. 1 with the dimensional ratio changed.

各図に示す静電容量型物理量センサに関しては、Y方向が左右方向であり、Y1方向が左方向でY2方向が右方向、X方向が前後方向であり、X1方向が前方向でX2方向が後方向である。また、X方向とY方向の双方に直交する方向が上下方向(Z方向;高さ方向)であり、Z1方向が上方向でZ2方向が下方向である。なお、各図面は、見やすくするために寸法を適宜異ならせて図示されている。   Regarding the capacitance type physical quantity sensor shown in each figure, the Y direction is the left-right direction, the Y1 direction is the left direction, the Y2 direction is the right direction, the X direction is the front-back direction, the X1 direction is the front direction, and the X2 direction is It is the backward direction. Further, the direction orthogonal to both the X direction and the Y direction is the vertical direction (Z direction; height direction), the Z1 direction is the upward direction, and the Z2 direction is the downward direction. Each drawing is illustrated with dimensions appropriately changed for easy viewing.

<第1の実施形態>
図1、図2、及び図3に示す静電容量型物理量センサ1は、シリコン基板から形成されたセンサ基板11と、シリコン基板から形成されたベース基板12と、センサ基板11とベース基板12とを接合する絶縁層13と、を有して構成されている。
<First Embodiment>
The capacitive physical quantity sensor 1 shown in FIGS. 1, 2, and 3 includes a sensor substrate 11 formed from a silicon substrate, a base substrate 12 formed from a silicon substrate, a sensor substrate 11 and a base substrate 12. And an insulating layer 13 for joining the two.

図1、図2、及び図3に示すように、センサ基板11は、ベース基板12と高さ方向(Z)への間隔17を有して高さ方向への変位が可能な可動部14と、可動部14の周囲に位置し、ベース基板12と絶縁層13を介して接合される周縁部15と、を有して構成されている(図1に示す可動部14と周縁部15との間の点線は両者間の境界を示し、便宜上図示したものである)。   As shown in FIGS. 1, 2, and 3, the sensor substrate 11 has a movable portion 14 that can be displaced in the height direction with a distance 17 in the height direction (Z) from the base substrate 12. 1 and a peripheral portion 15 located around the movable portion 14 and joined to the base substrate 12 via the insulating layer 13 (the movable portion 14 and the peripheral portion 15 shown in FIG. The dotted line between them indicates the boundary between them and is shown for convenience).

そして、本実施形態の静電容量型物理量センサ1は、静電容量型の圧力センサである。すなわち、図2及び図3に示すように、上方向(Z1)から圧力が可動部14に作用すると、可動部14が高さ方向(Z)に変位する。これにより可動部14とベース基板12との間の静電容量が変化し、この静電容量の変化に基いて圧力が検知される。   The capacitance type physical quantity sensor 1 of the present embodiment is a capacitance type pressure sensor. That is, as shown in FIGS. 2 and 3, when pressure acts on the movable part 14 from the upper direction (Z1), the movable part 14 is displaced in the height direction (Z). As a result, the capacitance between the movable portion 14 and the base substrate 12 changes, and the pressure is detected based on the change in capacitance.

ところが、絶縁層13を介してセンサ基板11の周縁部15とベース基板12とが接合される領域の静電容量は、上方向(Z1)からの圧力によって変化しないため、寄生容量として作用する。   However, the capacitance of the region where the peripheral portion 15 of the sensor substrate 11 and the base substrate 12 are joined via the insulating layer 13 does not change due to the pressure from the upper direction (Z1), and thus acts as a parasitic capacitance.

本実施形態では、静電容量型物理量センサ1を、静電容量型の圧力センサとしたが、これに限定されるものではない。静電容量型の加速度センサ、衝撃センサ、振動型ジャイロ、又は可変容量コンデンサ等も可能である。   In the present embodiment, the capacitance type physical quantity sensor 1 is a capacitance type pressure sensor, but is not limited thereto. Capacitance type acceleration sensors, impact sensors, vibration type gyros, variable capacitors and the like are also possible.

図2及び図3に示すように、絶縁層13は、ベース基板12から離れる方向(Z1方向)に突出する凸部16を有して形成されている。そして、凸部16はセンサ基板11の周縁部15に重なるように形成されており、凸部16の全体が周縁部15に覆われている。   As shown in FIGS. 2 and 3, the insulating layer 13 is formed to have a convex portion 16 that protrudes in a direction away from the base substrate 12 (Z1 direction). And the convex part 16 is formed so that it may overlap with the peripheral part 15 of the sensor board | substrate 11, and the whole convex part 16 is covered by the peripheral part 15. FIG.

図3に示すように、凸部16は、ベース基板12から最も離れた部分である頂部16aと、頂部16aの内周側の周囲に連接されベース基板12まで延出する内周側部16bと、頂部16aの外周側の周囲に連接されベース基板12まで延出する外周側部16cと、内周側部16bのベース基板12側の端に連接される薄肉絶縁層16dとからなる。そして、凸部16の全体とは頂部16a、内周側部16b、外周側部16c、及び薄肉絶縁層16dから構成されるものである。但し、薄肉絶縁層16dの凸部16内周の法線方向における幅寸法は、頂部16aの凸部16内周の法線方向における幅寸法の10%〜50%程度である。   As shown in FIG. 3, the convex portion 16 includes a top portion 16 a that is the portion farthest from the base substrate 12, and an inner peripheral side portion 16 b that is connected to the periphery of the inner peripheral side of the top portion 16 a and extends to the base substrate 12. The outer peripheral side portion 16c connected to the periphery of the outer peripheral side of the top portion 16a and extending to the base substrate 12, and the thin insulating layer 16d connected to the end of the inner peripheral side portion 16b on the base substrate 12 side. And the whole convex part 16 is comprised from the top part 16a, the inner peripheral side part 16b, the outer peripheral side part 16c, and the thin insulating layer 16d. However, the width dimension in the normal direction of the inner periphery of the convex portion 16 of the thin insulating layer 16d is about 10% to 50% of the width dimension in the normal direction of the inner periphery of the convex portion 16 of the top portion 16a.

したがって、センサ基板11の周縁部15とベース基板12とが絶縁層13を介して対向する面内で、周縁部15と凸部16とが重なる部分において、センサ基板11とベース基板12との距離が大きくなる。そして、寄生容量は電極間の距離に反比例するので、本実施形態によれば、寄生容量を低減することが可能である。   Therefore, the distance between the sensor substrate 11 and the base substrate 12 in the portion where the peripheral edge portion 15 and the convex portion 16 overlap in the surface where the peripheral edge portion 15 of the sensor substrate 11 and the base substrate 12 face each other with the insulating layer 13 therebetween. Becomes larger. Since the parasitic capacitance is inversely proportional to the distance between the electrodes, according to the present embodiment, the parasitic capacitance can be reduced.

本実施形態では、凸部16はセンサ基板11の外周全周に沿ってリング状に連続的に設けられているが、これに限定されるものではない。凸部16はセンサ基板11の外周に沿って部分的に設けられてもよい。   In the present embodiment, the convex portion 16 is continuously provided in a ring shape along the entire outer periphery of the sensor substrate 11, but is not limited thereto. The convex portion 16 may be partially provided along the outer periphery of the sensor substrate 11.

本実施形態では、図2、図3に示すように、絶縁層13は、ベース基板12から離れる方向に突出する凸部16を有して形成されている。そして、凸部16の内周側に凸部16よりも薄い薄肉絶縁層16dが設けられている。よって、ベース基板12から離れる方向に突出する凸部16を有しているにもかかわらず、可動部14とベース基板12と間の間隔17を狭くできる構造を有している。   In the present embodiment, as shown in FIGS. 2 and 3, the insulating layer 13 is formed with a convex portion 16 protruding in a direction away from the base substrate 12. A thin insulating layer 16 d thinner than the convex portion 16 is provided on the inner peripheral side of the convex portion 16. Therefore, despite having the convex portion 16 protruding in the direction away from the base substrate 12, the distance 17 between the movable portion 14 and the base substrate 12 can be narrowed.

静電容量は電極間の距離に反比例し、上述の構造によって間隔17が狭く設けられるので、可動部14が高さ方向に変位した際の静電容量の変化に基づく出力変化を大きくでき感度を上げることが可能になる。   The capacitance is inversely proportional to the distance between the electrodes, and the interval 17 is provided narrowly by the above-described structure. Therefore, the output change based on the change in the capacitance when the movable portion 14 is displaced in the height direction can be increased, and the sensitivity can be increased. It becomes possible to raise.

よって、本実施形態によれば、寄生容量を低減することが可能であると共に、圧力を検知する感度を向上させることが可能である。   Therefore, according to the present embodiment, it is possible to reduce the parasitic capacitance and improve the sensitivity for detecting the pressure.

図1に示すように、可動部14は平面形状が略円形状であり、ほぼベース基板12の中央に位置しているが、可動部14及び周縁部15を有してなるセンサ基板11がベース基板の外周側面12aよりも内側に形成されていれば、形状、位置、及び大きさを限定するものではない。   As shown in FIG. 1, the movable portion 14 has a substantially circular planar shape and is located substantially at the center of the base substrate 12, but the sensor substrate 11 having the movable portion 14 and the peripheral portion 15 is the base. As long as it is formed inside the outer peripheral side surface 12a of the substrate, the shape, position, and size are not limited.

図2、図3に示す絶縁層13はほぼ一定の膜厚により形成される。後述するように絶縁層13を熱酸化で形成するため、絶縁層13を一定厚で形成しやすい。絶縁層13の膜厚は、0.5〜2.0μm程度である。   The insulating layer 13 shown in FIGS. 2 and 3 is formed with a substantially constant film thickness. As will be described later, since the insulating layer 13 is formed by thermal oxidation, it is easy to form the insulating layer 13 with a constant thickness. The thickness of the insulating layer 13 is about 0.5 to 2.0 μm.

上記のように、センサ基板11は、ベース基板の外周側面12aよりも内側に形成されるため、センサ基板11の周囲にベース基板12の延出表面21が広がっている。   As described above, since the sensor substrate 11 is formed inside the outer peripheral side surface 12 a of the base substrate, the extended surface 21 of the base substrate 12 extends around the sensor substrate 11.

図2、図3に示すように、絶縁層13は、可動部14とベース基板12との間には形成されていない。そして、絶縁層13は、センサ基板11の周縁部15とベース基板12との間に介在し、センサ基板11とベース基板12とを接合している。   As shown in FIGS. 2 and 3, the insulating layer 13 is not formed between the movable portion 14 and the base substrate 12. The insulating layer 13 is interposed between the peripheral portion 15 of the sensor substrate 11 and the base substrate 12 and joins the sensor substrate 11 and the base substrate 12.

さらに図1、図2、図3に示すように、本実施形態の絶縁層13は、ベース基板12の延出表面21の全域に形成されている。   Further, as shown in FIGS. 1, 2, and 3, the insulating layer 13 of the present embodiment is formed over the entire extended surface 21 of the base substrate 12.

本実施形態では、センサ基板11の周縁部15とベース基板12との間に介在する絶縁層13の凸部16内周の法線方向の幅(図2のT1)を狭くしても、絶縁層13をベース基板12の延出表面21の全域にまで形成したため、機械的な強度の高い絶縁層13をセンサ基板11の周縁部15とベース基板12との間に介在させることができる。   In the present embodiment, even if the width in the normal direction (T1 in FIG. 2) of the inner periphery of the convex portion 16 of the insulating layer 13 interposed between the peripheral edge portion 15 of the sensor substrate 11 and the base substrate 12 is reduced, the insulation is achieved. Since the layer 13 is formed over the entire extended surface 21 of the base substrate 12, the insulating layer 13 having high mechanical strength can be interposed between the peripheral edge 15 of the sensor substrate 11 and the base substrate 12.

また、本実施形態では、後述する製造方法で説明するように、ベース基板12の延出表面21の全域に形成された絶縁層13は、センサ基板11の周囲にシリコン基板の不要部分が絶縁層13を介してベース基板12と接合された状態から前記不要部分を除去して露出されたものである。かかる場合、絶縁層13は、センサ基板11を構成するシリコン基板のベース基板12との対向面を熱酸化して形成することが好適である。後述するように本実施形態では、センサ基板11を構成するシリコン基板を熱酸化し、2つのシリコン基板との間をシリコンフュージョンボンディングにより接合している。センサ基板11の周縁部15のベース基板12との対向面に形成された絶縁層13は前記対向面を熱酸化したものであるから、絶縁層13と周縁部15との接合力(結合力)は強く、周縁部15とベース基板12との間に介在する絶縁層13の幅(図2のT1)は狭くすることができる。一方、シリコンフュージョンボンディングにより接合された絶縁層13とベース基板12との間は、接合面積が広いため十分な接合力を得ることができる。したがって、前記幅(T1)を狭くしても、ベース基板12とセンサ基板11の周縁部15との間の接合力を十分に高く確保することができる。よって、ベース基板12とセンサ基板11とは、良好な封止性を得て接合される。   In this embodiment, as will be described later in the manufacturing method, the insulating layer 13 formed over the entire extended surface 21 of the base substrate 12 has an unnecessary portion of the silicon substrate around the sensor substrate 11. The unnecessary portion is removed from the state of being bonded to the base substrate 12 via 13 and exposed. In such a case, the insulating layer 13 is preferably formed by thermally oxidizing the surface of the silicon substrate that constitutes the sensor substrate 11 that faces the base substrate 12. As will be described later, in the present embodiment, the silicon substrate constituting the sensor substrate 11 is thermally oxidized and bonded between the two silicon substrates by silicon fusion bonding. Since the insulating layer 13 formed on the surface facing the base substrate 12 of the peripheral portion 15 of the sensor substrate 11 is obtained by thermally oxidizing the facing surface, the bonding force (bonding force) between the insulating layer 13 and the peripheral portion 15. The width of the insulating layer 13 (T1 in FIG. 2) interposed between the peripheral edge portion 15 and the base substrate 12 can be reduced. On the other hand, since the bonding area is large between the insulating layer 13 and the base substrate 12 bonded by silicon fusion bonding, a sufficient bonding force can be obtained. Therefore, even if the width (T1) is narrowed, the bonding force between the base substrate 12 and the peripheral portion 15 of the sensor substrate 11 can be secured sufficiently high. Therefore, the base substrate 12 and the sensor substrate 11 are bonded with good sealing properties.

よって、センサ基板11の周縁部15とベース基板12との間の絶縁層13を介してなる対向面積を狭くでき、寄生容量を低減することができる。以上により、寄生容量を低減することができると共に、ベース基板12とセンサ基板11とが良好な封止性を得て接合される。   Therefore, the opposing area formed through the insulating layer 13 between the peripheral portion 15 of the sensor substrate 11 and the base substrate 12 can be narrowed, and the parasitic capacitance can be reduced. As described above, the parasitic capacitance can be reduced, and the base substrate 12 and the sensor substrate 11 are bonded with good sealing properties.

なお特許文献1には、図15に示すように、電極パッド508を形成するために第3絶縁層504を第4シリコン基板502よりも外側に広がる第5シリコン基板505の表面にまで延ばした断面図が掲載されているが、第4シリコン基板502を第5シリコン基板505の外周側面の内側に形成して第4シリコン基板502の周囲全周にまで絶縁層をはみ出して形成した構成は開示されていない。また特許文献1には、第3絶縁層504を第4シリコン基板502よりも外側に広がる第5シリコン基板505の表面にまで延ばすことで封止性が向上することについては何も記載されていない。   In Patent Document 1, as shown in FIG. 15, a cross section in which the third insulating layer 504 is extended to the surface of the fifth silicon substrate 505 extending outward from the fourth silicon substrate 502 in order to form the electrode pad 508. Although the figure is shown, a configuration in which the fourth silicon substrate 502 is formed inside the outer peripheral side surface of the fifth silicon substrate 505 and the insulating layer is protruded to the entire periphery of the fourth silicon substrate 502 is disclosed. Not. Further, Patent Document 1 does not describe anything about improving the sealing performance by extending the third insulating layer 504 to the surface of the fifth silicon substrate 505 that extends outward from the fourth silicon substrate 502. .

図1に示すように、センサ基板11と同じ形成面側であって延出表面21には第1端子部22及び第2端子部23が設けられている。第1端子部22は、センサ基板11の周縁部15からシリコン基板により一体になって引き出された引き出し配線層24と、引き出し配線層24の先端部24aの表面に形成された第1電極パッド25と、を有して構成されている。また、第2端子部23は、図1、図3に示すように、センサ基板11から分離され絶縁層13の表面に形成された分離層26と、分離層26及び絶縁層13を貫通しベース基板12の表面に通じるコンタクトホール27内に設けられベース基板12と電気的に接続される第2電極パッド28と、を有して構成されている。電極パッド25、28は、アルミニウム、金等の金属層を蒸着、スパッタ、めっき等で形成したものである。   As shown in FIG. 1, a first terminal portion 22 and a second terminal portion 23 are provided on the extended surface 21 on the same formation surface side as the sensor substrate 11. The first terminal portion 22 is a lead wiring layer 24 that is integrally drawn from the peripheral edge portion 15 of the sensor substrate 11 by a silicon substrate, and a first electrode pad 25 that is formed on the front end portion 24 a of the lead wiring layer 24. And is configured. As shown in FIGS. 1 and 3, the second terminal portion 23 is separated from the sensor substrate 11 and formed on the surface of the insulating layer 13, and the second terminal portion 23 penetrates through the separating layer 26 and the insulating layer 13. The second electrode pad 28 is provided in a contact hole 27 that communicates with the surface of the substrate 12 and is electrically connected to the base substrate 12. The electrode pads 25 and 28 are formed by vapor deposition, sputtering, plating, or the like of a metal layer such as aluminum or gold.

各端子部22、23をベース基板12の裏面側から引き出すことも可能であるが、その場合には新たにベース基板12の裏面に絶縁層が必要になるため、ベース基板12の延出表面21の全域に広がって形成された絶縁層13を利用して各端子部22、23を形成することで、簡単な構造で、各端子部22、23を形成することができる。   Although it is possible to pull out each terminal part 22 and 23 from the back surface side of the base substrate 12, in that case, since an insulating layer is newly needed on the back surface of the base substrate 12, the extended surface 21 of the base substrate 12 is used. The terminal portions 22 and 23 can be formed with a simple structure by forming the terminal portions 22 and 23 using the insulating layer 13 formed so as to spread over the entire area.

本実施形態では、絶縁層13がベース基板12の延出表面21の全域に形成されたことを特徴点とし、ここで「全域」とは、延出表面21の全ての領域、すなわち平面視にベース基板12が見えない状態であることが望ましいが、絶縁層13がセンサ基板11の全外周から外方にはみ出しており、このとき、多少、延出表面21の例えば角付近に絶縁層13の無い部分がある場合や、あるいは図8に示す第1の実施形態における第3の変形例のように、ベース基板12の外周に沿って絶縁層13が形成されておらず、絶縁層13の外周がベース基板12の外周より一回り小さい形態であっても、「全域」と定義する。また、延出表面21の90%以上の領域が絶縁層13で覆われていれば全域と判断する。絶縁層13をベース基板12の外周に沿ってから削除すると、プロセスは増加するが、後でダイシングする際に絶縁層13のチッピング等を防止することができる。このような問題が無ければ、絶縁層13がベース基板12の延出表面21の表面全体に設けた方がプロセスもその分少なくなるため、好ましい。   The present embodiment is characterized in that the insulating layer 13 is formed over the entire extended surface 21 of the base substrate 12, and here, “all the area” means all regions of the extended surface 21, that is, in plan view. Although it is desirable that the base substrate 12 is invisible, the insulating layer 13 protrudes outward from the entire outer periphery of the sensor substrate 11, and at this time, the insulating layer 13 is slightly around the corner of the extended surface 21, for example. In the case where there is a missing portion, or as in the third modification in the first embodiment shown in FIG. 8, the insulating layer 13 is not formed along the outer periphery of the base substrate 12, and the outer periphery of the insulating layer 13 Is defined as “entire area” even if it is smaller than the outer circumference of the base substrate 12. In addition, if 90% or more of the extended surface 21 is covered with the insulating layer 13, it is determined as the entire region. If the insulating layer 13 is deleted after being along the outer periphery of the base substrate 12, the number of processes increases, but chipping of the insulating layer 13 can be prevented when dicing later. If there is no such problem, it is preferable that the insulating layer 13 is provided on the entire surface of the extended surface 21 of the base substrate 12 because the process is reduced accordingly.

図2に示すように、ベース基板12と凹部32の内面をベース基板12に直交する方向(Z方向)に隔てる最大距離(T2)が、凸部16に位置しない絶縁層13の厚さ(T3)より大きいことが好ましい。   As shown in FIG. 2, the maximum distance (T2) separating the inner surfaces of the base substrate 12 and the recess 32 in the direction orthogonal to the base substrate 12 (Z direction) is the thickness (T3) of the insulating layer 13 that is not located on the protrusion 16. Larger).

このような態様であれば、凸部16の位置において、センサ基板11の周縁部15とベース基板12との間の距離を、絶縁層13の厚さ(T3)より最大距離(T2)程度に大きくすることができる。よって、センサ基板11の周縁部15とベース基板12との間に生じる寄生容量を低減することができる。   In such an embodiment, the distance between the peripheral edge 15 of the sensor substrate 11 and the base substrate 12 at the position of the convex portion 16 is set to a maximum distance (T2) from the thickness (T3) of the insulating layer 13. Can be bigger. Therefore, the parasitic capacitance generated between the peripheral portion 15 of the sensor substrate 11 and the base substrate 12 can be reduced.

センサ基板11とベース基板12との接合が良好な封止性を有する必要があることは、以下の理由による。センサ基板11とベース基板12との封止性が悪い場合には、例えば、測定するガス等が可動部14とベース基板12とが対向する間隙に侵入する。そのため、前記ガス等が湿気を帯びている際には前記間隙で結露して、可動部14の動きを妨げることがあり、また、可動部14とベース基板12との間の誘電率が変化するので望ましくない。また、測定するガス等に混入した塵埃やミスト等が前記間隙に侵入し、可動部14の動きを妨げることがある。   The reason why the sensor substrate 11 and the base substrate 12 need to have good sealing properties is as follows. When the sealing property between the sensor substrate 11 and the base substrate 12 is poor, for example, the gas to be measured enters the gap where the movable portion 14 and the base substrate 12 face each other. For this reason, when the gas or the like is wet, condensation may occur in the gap, which may hinder the movement of the movable portion 14, and the dielectric constant between the movable portion 14 and the base substrate 12 changes. So undesirable. In addition, dust or mist mixed in the gas to be measured may enter the gap and hinder the movement of the movable portion 14.

寄生容量を小さくする必要があることは、以下の理由による。寄生容量は、圧力の変化に対して感応し難い静電容量の成分であるために、例えば、出力のオフセット成分として作用する。よって、寄生容量を小さくすることで、オフセット成分を小さく抑えることができる。   The reason for reducing the parasitic capacitance is as follows. Since the parasitic capacitance is a component of capacitance that is not sensitive to changes in pressure, it acts as an output offset component, for example. Therefore, the offset component can be reduced by reducing the parasitic capacitance.

また、例えば、可動部14とベース基板12との間の静電容量を用いて共振回路を構成し、圧力の変化を共振周波数の変化から測定することが可能である。即ち、圧力の変化に応じて可動部14が変位することで静電容量が変化し、その結果、共振周波数が変化する。そのため、共振周波数の変化から圧力を測定することが可能である。   Further, for example, it is possible to configure a resonance circuit using the electrostatic capacitance between the movable portion 14 and the base substrate 12, and to measure the change in pressure from the change in resonance frequency. That is, the capacitance is changed by the displacement of the movable portion 14 in accordance with the change in pressure, and as a result, the resonance frequency is changed. Therefore, the pressure can be measured from the change in the resonance frequency.

この際も、寄生容量はオフセット成分として作用する。精度良く圧力を測定することができなくなる。よって、オフセット成分を小さく抑えるために、寄生容量を低減することが必要である。   Also in this case, the parasitic capacitance acts as an offset component. The pressure cannot be measured with high accuracy. Therefore, it is necessary to reduce the parasitic capacitance in order to keep the offset component small.

図2、図3に示すように、本実施形態では、凸部16には凹む凹部32が形成されてなる。図4に示す第1の実施形態における第1の変形例では、凸部16の内部に空洞16eが形成されてなる。このような構造は、後述するように絶縁層13が熱酸化で形成されるために、凹部32の幅や形状とシリコン基板の酸化量に依存して、凹部32の開口部が絶縁層により塞がれて形成されたものである。   As shown in FIGS. 2 and 3, in the present embodiment, the convex portion 16 is formed with a concave portion 32 that is recessed. In the first modification of the first embodiment shown in FIG. 4, a cavity 16 e is formed inside the convex portion 16. In such a structure, since the insulating layer 13 is formed by thermal oxidation as will be described later, the opening of the recess 32 is blocked by the insulating layer depending on the width and shape of the recess 32 and the amount of oxidation of the silicon substrate. It is formed by peeling off.

第1の変形例は、図4に示すように、凸部16を有し、更に凸部16の内部に絶縁層16より誘電率の小さい空洞16eを有するので、寄生容量を低減することができる。ただし、図4に示す空洞16eに比べ図2、図3に示す凹部32の方が大きい。よって、第1の実施形態の方が第1の変形例より、更に寄生容量及を低減することができる。   As shown in FIG. 4, the first modified example has a convex portion 16 and further has a cavity 16 e having a dielectric constant smaller than that of the insulating layer 16 inside the convex portion 16, so that parasitic capacitance can be reduced. . However, the concave portion 32 shown in FIGS. 2 and 3 is larger than the cavity 16e shown in FIG. Therefore, the parasitic capacitance can be further reduced in the first embodiment than in the first modification.

図5に、第1の実施形態における第2の変形例の断面略図を示す。第2の変形例では、第1の実施形態の凹部32が絶縁層で埋められて、凸部16の内部が絶縁層で充填されたものである。このような構造は、凹部32の幅や形状とシリコン基板の酸化量に依存して形成されることがある。   FIG. 5 shows a schematic cross-sectional view of a second modification of the first embodiment. In the second modification, the concave portion 32 of the first embodiment is filled with an insulating layer, and the inside of the convex portion 16 is filled with an insulating layer. Such a structure may be formed depending on the width and shape of the recess 32 and the amount of oxidation of the silicon substrate.

第2の変形例は、図5に示すように、凸部16を有していることで寄生容量を低減することができる。ただし、第1の変形例と同じ理由によって、第1の実施形態の方が第2の変形例より好ましい。   In the second modification, as shown in FIG. 5, the parasitic capacitance can be reduced by having the convex portion 16. However, for the same reason as the first modification, the first embodiment is preferable to the second modification.

図9に第1の実施形態における第4の変形例の斜視図を示す。第4の変形例では、図9に示すように、絶縁層13がセンサ基板の周縁部15とベース基板12との間からベース基板12の表面である延出表面21に、センサ基板11の周囲にはみ出して形成されているが、ベース基板12の延出表面21の全域を覆っていない。図9では、絶縁層13は、各端子部22、23の周囲にもはみ出している。   FIG. 9 shows a perspective view of a fourth modification of the first embodiment. In the fourth modification example, as shown in FIG. 9, the insulating layer 13 extends from between the peripheral portion 15 of the sensor substrate and the base substrate 12 to the extended surface 21 that is the surface of the base substrate 12, and around the sensor substrate 11. Although it is formed so as to protrude, it does not cover the entire extended surface 21 of the base substrate 12. In FIG. 9, the insulating layer 13 protrudes around the terminal portions 22 and 23.

図10に、図9に示すC−C線に沿って切断した断面略図を示す。この第4の変形例では、図10に示すように、絶縁層13が、周縁部15とベース基板12との間からベース基板12の表面であって、少なくともセンサ基板11の周囲にはみ出して形成されている。   FIG. 10 is a schematic cross-sectional view taken along the line CC shown in FIG. In the fourth modified example, as shown in FIG. 10, the insulating layer 13 is formed on the surface of the base substrate 12 between the peripheral edge portion 15 and the base substrate 12, and at least protrudes around the sensor substrate 11. Has been.

図10に示すように、センサ基板11の周縁部15が凸部16の全体を覆っている。そのため、センサ基板11の平面寸法が若干ばらついても、また、露光工程での位置合わせずれが若干あっても、凸部16は周縁部15に覆われたままに維持される。よって、寄生容量が安定的に低減される。また、機械的に強度の高い絶縁層13によってセンサ基板11とベース基板12が接合されているので、封止性を効果的に向上させることが可能である。   As shown in FIG. 10, the peripheral portion 15 of the sensor substrate 11 covers the entire convex portion 16. For this reason, even if the planar dimensions of the sensor substrate 11 vary slightly, or even if there is a slight misalignment in the exposure process, the convex portion 16 is kept covered with the peripheral edge portion 15. Therefore, the parasitic capacitance is stably reduced. In addition, since the sensor substrate 11 and the base substrate 12 are bonded by the mechanically strong insulating layer 13, the sealing performance can be effectively improved.

図11に、第1の実施形態における第5の変形例の断面略図を示す。この変形例は、絶縁層13がセンサ基板の外周側面11aよりはみ出さずに形成されているケースである。図11に示した断面略図は、絶縁層13が、若干にセンサ基板の外周側面11aより内側に引っ込んでいる箇所を図示している。   In FIG. 11, the cross-sectional schematic of the 5th modification in 1st Embodiment is shown. In this modification, the insulating layer 13 is formed so as not to protrude from the outer peripheral side surface 11a of the sensor substrate. The cross-sectional schematic diagram shown in FIG. 11 illustrates a portion where the insulating layer 13 is slightly recessed inside the outer peripheral side surface 11a of the sensor substrate.

このように、第5の変形例では、センサ基板11の周縁部15とベース基板16とは、より狭い面積で絶縁膜13を介して対向するので、すなわち部分的に絶縁層13のない誘電率の小さい領域を介して対向するので、より効果的に寄生容量を小さくすることができる。   As described above, in the fifth modification, the peripheral portion 15 of the sensor substrate 11 and the base substrate 16 face each other through the insulating film 13 in a narrower area, that is, a dielectric constant that is partially free of the insulating layer 13. Therefore, the parasitic capacitance can be reduced more effectively.

図6、図7を用いて図1、図2、図3に示す本実施形態の静電容量型物理量センサ1の製造方法について説明する。   A manufacturing method of the capacitance type physical quantity sensor 1 of the present embodiment shown in FIGS. 1, 2, and 3 will be described with reference to FIGS.

図6(a)に示す工程では、第1シリコン基板30の表面30aにレジスト層31をパターン形成し、レジスト層31に覆われていない表面30aを、反応性イオンエッチングなどのイオンエッチング手段により一定厚だけ削り込む。これにより表面30aにリング状に凹部32を形成する。第1シリコン基板30は後にセンサ基板11となる側の基板であり、表面30aはベース基板と対向する面側である。   In the step shown in FIG. 6A, a resist layer 31 is patterned on the surface 30a of the first silicon substrate 30, and the surface 30a not covered with the resist layer 31 is fixed by ion etching means such as reactive ion etching. Sharpen only the thickness. Thereby, the concave portion 32 is formed in a ring shape on the surface 30a. The first silicon substrate 30 is a substrate to be a sensor substrate 11 later, and the surface 30a is a surface facing the base substrate.

図6(b)に示す工程では、図6(a)のレジスト層31を除去した後、第1シリコン基板30の表面を900〜1200℃の温度にて熱酸化する。これにより、第1シリコン基板30の表面30a及び裏面30cに熱酸化による絶縁層(SiO)33、34が形成される。そして、第1シリコン基板30の表面30aに形成される絶縁層33は、表面30aの凹凸に倣ってほぼ一定厚で形成される。このようにして、後にセンサ基板の周縁部をベース基板から離れる方向に配置させる凸部16が、凹部32の部分に形成される。 In the step shown in FIG. 6B, after removing the resist layer 31 in FIG. 6A, the surface of the first silicon substrate 30 is thermally oxidized at a temperature of 900 to 1200.degree. As a result, insulating layers (SiO 2 ) 33 and 34 are formed on the front surface 30a and the back surface 30c of the first silicon substrate 30 by thermal oxidation. The insulating layer 33 formed on the surface 30a of the first silicon substrate 30 is formed with a substantially constant thickness following the unevenness of the surface 30a. Thus, the convex part 16 which arrange | positions the peripheral part of a sensor board | substrate in the direction away from a base substrate later is formed in the part of the recessed part 32. FIG.

次に図6(c)に示す工程では、第1シリコン基板30の表面30aに形成された絶縁層33上にレジスト層35を形成し、レジスト層35に覆われていない絶縁層33をイオンエッチング等の既存方法で除去する。このように、後に可動部14となる部分の絶縁層33が除去される。   6C, a resist layer 35 is formed on the insulating layer 33 formed on the surface 30a of the first silicon substrate 30, and the insulating layer 33 not covered with the resist layer 35 is ion-etched. Remove the existing method. In this way, the insulating layer 33 in the portion that will later become the movable portion 14 is removed.

絶縁層33が残された部分が、次工程で第2シリコン基板40(ベース基板)と接合される接合領域である。   The portion where the insulating layer 33 is left is a bonding region to be bonded to the second silicon substrate 40 (base substrate) in the next process.

なお図6(d)以降、残された絶縁層33を図2、図3で使用した絶縁層13として説明する。図6(d)の工程では、図6(c)のレジスト層35を除去した後、図6(c)の第1シリコン基板30をひっくり返し、第1シリコン基板30の絶縁層13が形成された側を、後にベース基板となる第2シリコン基板40上に当接させる。そして両シリコン基板30、40間をシリコンフュージョンボンディングにより接合する。シリコンフュージョンボンディングはシリコン直接接合の一種であり、例えば熱酸化による絶縁層13を備える第1シリコン基板30と、第2シリコン基板40とを水素結合により貼り合わせた後、加熱処理してSi−O−Siにより接合する技術である。熱処理温度としては、700〜1100℃程度で、熱処理時間は、1時間以上とする。   In addition, after FIG.6 (d), the remaining insulating layer 33 is demonstrated as the insulating layer 13 used by FIG. 2, FIG. In the step of FIG. 6D, after removing the resist layer 35 of FIG. 6C, the first silicon substrate 30 of FIG. 6C is turned over, and the insulating layer 13 of the first silicon substrate 30 is formed. The other side is brought into contact with a second silicon substrate 40 which will later become a base substrate. The silicon substrates 30 and 40 are bonded to each other by silicon fusion bonding. Silicon fusion bonding is a kind of silicon direct bonding. For example, a first silicon substrate 30 provided with an insulating layer 13 by thermal oxidation and a second silicon substrate 40 are bonded together by hydrogen bonding, and then heat-treated to form Si—O. This is a technique of bonding by Si. The heat treatment temperature is about 700 to 1100 ° C., and the heat treatment time is 1 hour or longer.

次に図6(e)の工程では、第1シリコン基板30及び第2シリコン基板40の双方を所定厚にまで切削加工等により削り込む。点線部分が削り込まれたシリコン基板を示す。これにより所定厚のベース基板12が完成する。以降、第2シリコン基板40をベース基板12として説明する。   Next, in the step of FIG. 6E, both the first silicon substrate 30 and the second silicon substrate 40 are cut to a predetermined thickness by cutting or the like. The silicon substrate in which the dotted line part is cut is shown. Thereby, the base substrate 12 having a predetermined thickness is completed. Hereinafter, the second silicon substrate 40 will be described as the base substrate 12.

図7(a)に示す工程では、第1シリコン基板30の表面にレジスト層41を形成し、レジスト層41に覆われていない、第1シリコン基板30及び絶縁層13を反応性イオンエッチングなどのイオンエッチング技術を用いて削り込み、ベース基板12の表面にまで通じるコンタクトホール27を形成する。   In the step shown in FIG. 7A, a resist layer 41 is formed on the surface of the first silicon substrate 30, and the first silicon substrate 30 and the insulating layer 13 that are not covered with the resist layer 41 are subjected to reactive ion etching or the like. A contact hole 27 that leads to the surface of the base substrate 12 is formed by etching using an ion etching technique.

ここでコンタクトホール27の形成位置は、後に図1、図3に示す分離層26となる部分である。   Here, the formation position of the contact hole 27 is a portion to be the separation layer 26 shown in FIGS. 1 and 3 later.

図7(b)に示す工程で、レジスト層41を除去して新たなレジスト層(図示しない)を設ける場合や、あるいはレジスト層41をそのまま利用して、コンタクトホール27内にアルミニウム等の金属層からなる第2電極パッド28をスパッタ、蒸着、あるいはめっき等の既存方法により形成する。またこのとき、図1に示す第1電極パッド25も引き出し配線層24の先端部24aとなる表面に形成する。   When the resist layer 41 is removed and a new resist layer (not shown) is provided in the step shown in FIG. 7B, or a metal layer such as aluminum is formed in the contact hole 27 using the resist layer 41 as it is. The second electrode pad 28 is formed by an existing method such as sputtering, vapor deposition, or plating. At this time, the first electrode pad 25 shown in FIG. 1 is also formed on the surface to be the tip 24 a of the lead-out wiring layer 24.

次に図7(c)に示す工程では、第1シリコン基板30の表面にレジスト層42を形成し、レジスト層42に覆われていない第1シリコン基板30を反応性イオンエッチングなどのイオンエッチング技術を用いて除去する。レジスト層42の平面パターンは、図1に示すセンサ基板11、引き出し配線層24及び分離層26の平面形状である。第1シリコン基板30を削り込むとき、絶縁層13まで除去されないように選択的なエッチング処理を行うことが必要である。   Next, in a process shown in FIG. 7C, a resist layer 42 is formed on the surface of the first silicon substrate 30, and the first silicon substrate 30 not covered with the resist layer 42 is subjected to ion etching technology such as reactive ion etching. To remove. The planar pattern of the resist layer 42 is a planar shape of the sensor substrate 11, the lead-out wiring layer 24, and the separation layer 26 shown in FIG. When the first silicon substrate 30 is etched, it is necessary to perform a selective etching process so that the insulating layer 13 is not removed.

また図7(c)の工程では、センサ基板11が、ベース基板の外周側面12aよりも内側に形成されるように、第1シリコン基板30が削り込まれる。このようにして、センサ基板11の周囲に広がるベース基板12の延出表面21の全域に絶縁層13が残される。   7C, the first silicon substrate 30 is cut so that the sensor substrate 11 is formed inside the outer peripheral side surface 12a of the base substrate. In this way, the insulating layer 13 is left over the entire extended surface 21 of the base substrate 12 extending around the sensor substrate 11.

センサ基板11は、高さ方向に変位可能な可動部14とその周囲の周縁部15とを有し、周縁部15とベース基板12との間が絶縁層13により接合されている。この周縁部15に重なるように凸部16が設けられ、周縁部15が凸部16の全体を覆っている。   The sensor substrate 11 has a movable portion 14 that can be displaced in the height direction and a peripheral edge portion 15 around the movable portion 14, and the peripheral edge portion 15 and the base substrate 12 are joined by an insulating layer 13. A convex portion 16 is provided so as to overlap the peripheral portion 15, and the peripheral portion 15 covers the entire convex portion 16.

図7(c)の工程で、周縁部15と絶縁層13とが重なる、凸部16内周の法線方向の幅(図7(c)のT1)を狭くすることで寄生容量を低減できる。また、周縁部15と凸部16とが重なる部分において、センサ基板11とベース基板12との距離が大きくなるので、寄生容量が低減される。一方、絶縁層13は、ベース基板12の延出表面21の全域に残されているので、絶縁層13の機械的な強度を十分に保つことができ、センサ基板11とベース基板12との間の封止性を効果的に高めることができる。   In the step of FIG. 7C, the parasitic capacitance can be reduced by reducing the width in the normal direction of the inner periphery of the convex portion 16 (T1 in FIG. 7C) where the peripheral edge portion 15 and the insulating layer 13 overlap. . Further, since the distance between the sensor substrate 11 and the base substrate 12 increases at the portion where the peripheral edge portion 15 and the convex portion 16 overlap, the parasitic capacitance is reduced. On the other hand, since the insulating layer 13 is left over the entire extended surface 21 of the base substrate 12, the mechanical strength of the insulating layer 13 can be sufficiently maintained, and the gap between the sensor substrate 11 and the base substrate 12 can be maintained. Can be effectively improved.

また図6(b)の工程に示すように本実施形態ではセンサ基板を形成する第1シリコン基板30の表面を熱酸化して絶縁層33を形成し、図6(c)の工程で、可動部14の部分の絶縁層33を除去した後、図6(d)の工程で、第1シリコン基板30と第2シリコン基板40とをシリコンフュージョンボンディングにより接合している。これにより図7(c)の工程で、第1シリコン基板30の不要部分を除去したときに、周縁部15と絶縁層13とが重なる幅(T1)を狭くしても、周縁部15と絶縁層13との接合力(結合力)は十分に高く、一方、ベース基板12と絶縁層13の間は広い接合面積を有しているため、絶縁層13を介したセンサ基板11とベース基板12との間の接合力を効果的に高めることができ、封止性を向上させることが可能である。   Further, as shown in the step of FIG. 6B, in this embodiment, the surface of the first silicon substrate 30 that forms the sensor substrate is thermally oxidized to form the insulating layer 33, and in the step of FIG. After removing the insulating layer 33 in the portion 14, the first silicon substrate 30 and the second silicon substrate 40 are joined by silicon fusion bonding in the step of FIG. 6D. 7C, when unnecessary portions of the first silicon substrate 30 are removed, the peripheral portion 15 and the insulating layer 13 are insulated from the peripheral portion 15 even if the width (T1) where the peripheral portion 15 and the insulating layer 13 overlap is narrowed. The bonding force (bonding force) with the layer 13 is sufficiently high. On the other hand, since the base substrate 12 and the insulating layer 13 have a wide bonding area, the sensor substrate 11 and the base substrate 12 with the insulating layer 13 interposed therebetween. It is possible to effectively increase the bonding force between the two and improve the sealing performance.

また本実施形態では、図6(d)の工程における両シリコン基板30、40の貼り合わせは、例えば特許文献1に示す構造と異なり、両シリコン基板30、40のアライメントの精度が不要であり、製造工程を容易化できる。そのため、本実施形態では、特別な設備投資等が必要でなく製造コストの上昇を抑制することができる。   Further, in the present embodiment, the bonding of both the silicon substrates 30 and 40 in the step of FIG. 6D is different from the structure shown in Patent Document 1, for example, and the alignment accuracy of both the silicon substrates 30 and 40 is unnecessary. The manufacturing process can be facilitated. Therefore, in this embodiment, no special capital investment or the like is required, and an increase in manufacturing cost can be suppressed.

<第2の実施形態>
本実施形態では、図12に示すように、可動部14は、ベース基板12との対向面14aの全体がベース基板12から離れる方向(Z1方向)に凹む薄肉部18を有して構成されている。
<Second Embodiment>
In the present embodiment, as shown in FIG. 12, the movable portion 14 includes a thin portion 18 that is recessed in a direction (Z1 direction) in which the entire facing surface 14 a facing the base substrate 12 is separated from the base substrate 12. Yes.

よって、本実施形態によれば、ベース基板12との対向面14aの全体を薄肉部18とすることで、可動部14とベース基板12との間の間隔17が大きく設けられている。よって、第1の実施形態に比べて、可動部14の最大変位量を大きくすることができるので、検知する圧力の測定範囲を広くすることが、すなわち検知する圧力のダイナミックレンジ(Dynamic range)を広くできる。   Therefore, according to the present embodiment, the entire surface 14 a facing the base substrate 12 is the thin portion 18, thereby providing a large gap 17 between the movable portion 14 and the base substrate 12. Therefore, since the maximum displacement amount of the movable part 14 can be increased as compared with the first embodiment, the measurement range of the detected pressure can be widened, that is, the dynamic range of the detected pressure (Dynamic range). Can be wide.

また、図12に示すように、凸部16はセンサ基板11の周縁部15に重なるように形成されており、凸部16の全体が周縁部15に覆われている。そのため、周縁部15とベース基板12とが絶縁層13を介して対向する面内で、周縁部15と凸部16とが重なる部分において、センサ基板11とベース基板12との距離が大きくなる。このように、本実施形態は寄生容量を低減する構造を有している。   Further, as shown in FIG. 12, the convex portion 16 is formed so as to overlap the peripheral edge portion 15 of the sensor substrate 11, and the entire convex portion 16 is covered with the peripheral edge portion 15. Therefore, the distance between the sensor substrate 11 and the base substrate 12 is increased in a portion where the peripheral edge portion 15 and the convex portion 16 overlap in the surface where the peripheral edge portion 15 and the base substrate 12 face each other with the insulating layer 13 therebetween. Thus, this embodiment has a structure for reducing parasitic capacitance.

よって、本実施形態では、凸部16の全体が周縁部15に覆われるように設けると共に、可動部14に薄肉部18を設けることで、寄生容量を低減するという本発明の課題を、広い測定範囲で可能としている。   Therefore, in this embodiment, while providing the convex part 16 so that the whole peripheral part 15 may be covered, providing the thin part 18 in the movable part 14 WHEREIN: The subject of this invention of reducing a parasitic capacitance is measured widely. A range is possible.

なお、可動部14に薄肉部18を設けることは、図6(c)の工程で、絶縁層33を除去した後、引き続きレジスト層35で覆われていない第1シリコン基板30をイオンエッチング等の既存方法で削り込むことで実現できる。   In addition, providing the thin portion 18 in the movable portion 14 means that the first silicon substrate 30 that is not covered with the resist layer 35 is removed by ion etching or the like after the insulating layer 33 is removed in the step of FIG. This can be achieved by grinding with existing methods.

<第3の実施形態>
本実施形態では、図13に示すように、可動部14は、周縁部15よりもベース基板12との対向面14aが、ベース基板12から離れる方向(Z1方向)に凹む薄肉部18を有して構成されている。また、可動部14の中央には、対向面14aが薄肉部18よりもベース基板12に近づく方向(Z2方向)に突出する厚肉部19が形成されている。すなわち図13に示す可動部14は略中央に厚肉部19があり、その周囲に対向面14aが凹んだリング状の薄肉部18が形成された構造である。図13に示すように可動部14に薄肉部18を設けることで、可動部14を高さ方向(Z)に変位させやすい。また薄肉部18よりもベース基板12に近づく方向に突出する厚肉部19を設けたことで、可動部14とベース基板12と間の間隔17が、厚肉部19の位置で狭くなる。
<Third Embodiment>
In the present embodiment, as shown in FIG. 13, the movable portion 14 has a thin portion 18 in which the facing surface 14 a facing the base substrate 12 rather than the peripheral portion 15 is recessed in a direction away from the base substrate 12 (Z1 direction). Configured. A thick portion 19 is formed in the center of the movable portion 14 so that the facing surface 14a protrudes in a direction closer to the base substrate 12 (Z2 direction) than the thin portion 18. That is, the movable portion 14 shown in FIG. 13 has a structure in which a thick portion 19 is provided at the approximate center, and a ring-shaped thin portion 18 having a concave opposed surface 14a is formed around it. As shown in FIG. 13, by providing the movable portion 14 with the thin portion 18, the movable portion 14 can be easily displaced in the height direction (Z). Further, by providing the thick portion 19 that protrudes closer to the base substrate 12 than the thin portion 18, the distance 17 between the movable portion 14 and the base substrate 12 becomes narrow at the position of the thick portion 19.

よって、本実施形態によれば、薄肉部18が薄いことで圧力に感応し易いことや、間隔17を狭くすることで、静電容量は電極間の距離に反比例することにより、可動部14が高さ方向に変位した際の静電容量の変化に基づいて出力が大きく変化することで、感度をより効果的に向上させることができる。   Therefore, according to the present embodiment, the thin part 18 is easy to be sensitive to pressure because the thin part 18 is thin, and the capacitance 17 is inversely proportional to the distance between the electrodes by narrowing the interval 17. Sensitivity can be improved more effectively because the output changes greatly based on the change in capacitance when displaced in the height direction.

このように、本実施形態では、凸部16の全体が周縁部15に覆われるように設けると共に、可動部14にリング状に設けられた薄肉部18の中央部に厚肉部19を設けることで、寄生容量を低減することに加えて、効果的に感度を向上させることができる。   As described above, in the present embodiment, the entire convex portion 16 is provided so as to be covered with the peripheral edge portion 15, and the thick portion 19 is provided in the central portion of the thin portion 18 provided in a ring shape on the movable portion 14. Thus, in addition to reducing the parasitic capacitance, the sensitivity can be effectively improved.

なお、可動部14にリング状に設けられた薄肉部18の中央部に厚肉部19を設けることは、図6(c)の工程で、絶縁層33を除去した後、厚肉部19となる領域を覆うレジスト層を形成する。そして、このレジスト層とレジスト層35とで覆われてない第1シリコン基板30をイオンエッチング等の既存方法で削り込むことで、可動部14に薄肉部18と厚肉部19とを形成することができる。   In addition, providing the thick part 19 in the center part of the thin part 18 provided in the ring shape in the movable part 14 means that after the insulating layer 33 is removed in the step of FIG. A resist layer covering the region to be formed is formed. Then, the first silicon substrate 30 that is not covered with the resist layer and the resist layer 35 is cut by an existing method such as ion etching, so that the thin portion 18 and the thick portion 19 are formed in the movable portion 14. Can do.

<第4の実施形態>
本実施形態では、図14に示すように、可動部14は、周縁部15よりもベース基板12との対向面14aが、ベース基板12から離れる方向(Z1方向)に凹む薄肉部18を有して構成されている。また、可動部14の中央には、ベース基板12から離れる方向(Z1方向)に凹む第2の薄肉部20が形成されている。そして、薄肉部18と第2の薄肉部20との間に、対向面14aが薄肉部18よりもベース基板12に近づく方向(Z2方向)に突出する厚肉部19が形成されている。すなわち図14に示す可動部14は略中央に第2の薄肉部20があり、その周囲にリング状に厚肉部19、更にその周囲にリング状に薄肉部18が形成された構造である。
<Fourth Embodiment>
In the present embodiment, as shown in FIG. 14, the movable portion 14 has a thin portion 18 in which the facing surface 14 a facing the base substrate 12 rather than the peripheral portion 15 is recessed in a direction away from the base substrate 12 (Z1 direction). Configured. In addition, a second thin portion 20 that is recessed in a direction away from the base substrate 12 (Z1 direction) is formed at the center of the movable portion 14. A thick portion 19 is formed between the thin portion 18 and the second thin portion 20 so that the facing surface 14a protrudes in a direction closer to the base substrate 12 than the thin portion 18 (Z2 direction). That is, the movable part 14 shown in FIG. 14 has a structure in which a second thin part 20 is formed at the substantially center, a thick part 19 is formed in a ring shape around the periphery, and a thin part 18 is formed in a ring shape around the periphery.

圧力によって可動部14は撓む際に、可動部14の中央が最大に撓む。よって、前記中央にベース基板12から離れる方向(Z1方向)に凹む第2の薄肉部20に設けることで、圧力による可動部14の変位量を大きくすることができる。そのため、検知する圧力のダイナミックレンジを広くすることができる。   When the movable part 14 is bent by the pressure, the center of the movable part 14 is bent to the maximum. Therefore, by providing the second thin portion 20 recessed in the direction away from the base substrate 12 (Z1 direction) at the center, the displacement amount of the movable portion 14 due to pressure can be increased. Therefore, the dynamic range of the detected pressure can be widened.

また、薄肉部18が設けられることで圧力に感応し易いことや、厚肉部19が設けられて静電容量の変化に基づいて出力が大きく変化することで、感度がより効果的に向上させられる。   In addition, the sensitivity can be improved more effectively by providing the thin portion 18 so that it is easy to be sensitive to pressure, or by providing the thick portion 19 and the output greatly changes based on the change in capacitance. It is done.

このように、本実施形態では、凸部16の全体が周縁部15に覆われるように設けると共に、可動部14に薄肉部18、厚肉部19、及び第2の薄肉部20を設けることで、検知する物理量の測定範囲を広げ、良好な感度を得ることが可能となる。   Thus, in this embodiment, while providing the convex part 16 so that the whole peripheral part 15 may be covered, the movable part 14 is provided with the thin part 18, the thick part 19, and the 2nd thin part 20 by providing. It is possible to widen the measurement range of the physical quantity to be detected and obtain good sensitivity.

可動部14の略中央に第2の薄肉部20を設け、その周囲に厚肉部19を、その周囲に薄肉部18を設けることは、図6(c)の工程で、絶縁層33を除去した後、厚肉部19を覆うレジスト層を形成する。そして、このレジスト層とレジスト層35で覆われていない第1シリコン基板30の薄肉部18及び第2の薄肉部20に相当する領域をイオンエッチング等の既存方法で削り込むことで実現できる。   The second thin-walled portion 20 is provided in the approximate center of the movable portion 14, the thick-walled portion 19 is provided around the second thin-walled portion 20, and the thin-walled portion 18 is provided around the second thin-walled portion. After that, a resist layer covering the thick part 19 is formed. And it can implement | achieve by carving the area | region corresponding to the thin part 18 and the 2nd thin part 20 of the 1st silicon substrate 30 which is not covered with this resist layer and the resist layer 35 by the existing methods, such as ion etching.

1 静電容量型物理量センサ
11 センサ基板
11a センサ基板の外周側面
12 ベース基板
12a ベース基板の外周側面
13、33、34 絶縁層
14 可動部
15 周縁部
16 凸部
16a 頂部
16b 内周側部
16c 外周側部
16d 薄肉絶縁層
16e 空洞
17 間隔
18 薄肉部
19 厚肉部
20 第2の薄肉部
21 延出表面
22 第1端子部
23 第2端子部
24 引き出し配線層
25 第1電極パッド
26 分離層
27 コンタクトホール
28 第2電極パッド
30 第1シリコン基板
31、35、41、42 レジスト層
32 凹部
40 第2シリコン基板
DESCRIPTION OF SYMBOLS 1 Capacitance type physical quantity sensor 11 Sensor substrate 11a Outer peripheral side surface 12 of the sensor substrate Base substrate 12a Outer peripheral side surfaces 13, 33, 34 of the base substrate Insulating layer 14 Movable portion 15 Peripheral portion 16 Convex portion 16a Top portion 16b Inner peripheral side portion 16c Outer periphery Side portion 16d Thin insulating layer 16e Cavity 17 Spacing 18 Thin portion 19 Thick portion 20 Second thin portion 21 Extending surface 22 First terminal portion 23 Second terminal portion 24 Lead-out wiring layer 25 First electrode pad 26 Separating layer 27 Contact hole 28 Second electrode pad 30 First silicon substrate 31, 35, 41, 42 Resist layer 32 Recess 40 Second silicon substrate

Claims (21)

物理量を検知するセンサ基板と、
前記センサ基板に接合されるベース基板と、
前記センサ基板と前記ベース基板を接合する絶縁層と、を有して構成され、
前記センサ基板が、変位が可能な可動部と、前記可動部の周囲に位置し前記ベース基板と前記絶縁層を介して接合される周縁部と、を有し、
前記可動部と前記ベース基板との間の静電容量の変化に基づき前記物理量を検知可能とし、
前記絶縁層が前記ベース基板から離れる方向に突出する凸部を有し、前記凸部の全体が前記周縁部に覆われていることを特徴とする静電容量型物理量センサ。
A sensor board for detecting physical quantities;
A base substrate bonded to the sensor substrate;
An insulating layer that joins the sensor substrate and the base substrate; and
The sensor substrate has a movable part capable of displacement, and a peripheral part located around the movable part and joined to the base substrate via the insulating layer,
Based on the change in capacitance between the movable part and the base substrate, the physical quantity can be detected,
The capacitive physical quantity sensor characterized in that the insulating layer has a convex portion protruding in a direction away from the base substrate, and the entire convex portion is covered with the peripheral edge portion.
前記凸部が、前記センサ基板の外周に沿って設けられていることを特徴とする請求項1に記載の静電容量型物理量センサ。   The capacitive physical quantity sensor according to claim 1, wherein the convex portion is provided along an outer periphery of the sensor substrate. 前記凸部が、前記ベース基板から離れる方向に凹む凹部、または空洞を有していることを特徴とする請求項1または請求項2に記載の静電容量型物理量センサ。   The capacitive physical quantity sensor according to claim 1, wherein the convex portion has a concave portion or a hollow that is recessed in a direction away from the base substrate. 前記センサ基板が前記ベース基板の外周側面よりも内側に形成されてなり、
前記絶縁層が、前記周縁部と前記ベース基板との間から、前記ベース基板の表面であって、少なくとも前記センサ基板の周囲に、はみ出して形成されていることを特徴とする請求項1から請求項3のいずれか1項に記載の静電容量型物理量センサ。
The sensor substrate is formed inside the outer peripheral side surface of the base substrate,
The insulating layer is formed so as to protrude from between the peripheral edge portion and the base substrate on the surface of the base substrate and at least around the sensor substrate. Item 4. The capacitance type physical quantity sensor according to any one of items 3 to 4.
前記絶縁層が、前記周縁部と前記ベース基板との間から、前記ベース基板の外周側面と前記センサ基板の周囲との間に位置する前記ベース基板の延出表面の全域にかけて形成されていることを特徴とする請求項4に記載の静電容量型物理量センサ。   The insulating layer is formed from between the peripheral edge portion and the base substrate to the entire extended surface of the base substrate located between the outer peripheral side surface of the base substrate and the periphery of the sensor substrate. The capacitive physical quantity sensor according to claim 4, wherein: 前記ベース基板と前記凹部の内面とを前記ベース基板に直交する方向に隔てる最大距離が、前記凸部に位置しない前記絶縁層の厚さより大きいことを特徴とする請求項3に記載の静電容量型物理量センサ。   4. The capacitance according to claim 3, wherein a maximum distance separating the base substrate and the inner surface of the concave portion in a direction orthogonal to the base substrate is larger than a thickness of the insulating layer not located on the convex portion. Type physical quantity sensor. 前記可動部が、前記ベース基板と対向する面に、前記周縁部よりも前記ベース電極から離れる方向に凹む薄肉部を有していることを特徴とする請求項1から請求項6のいずれか1項に記載の静電容量型物理量センサ。   The said movable part has the thin part recessed in the direction which leaves | separates from the said base electrode rather than the said peripheral part in the surface facing the said base substrate, The any one of Claim 1-6 characterized by the above-mentioned. The capacitance type physical quantity sensor according to item. 前記可動部が、前記ベース基板と対向する面に、該面と平行する方向で前記薄肉部の内側に位置すると共に前記ベース基板に近づく方向に突出する厚肉部を有していることを特徴とする請求項7に記載の静電容量型物理量センサ。   The movable part has a thick part on a surface facing the base substrate, which is located inside the thin part in a direction parallel to the surface and protrudes in a direction approaching the base substrate. The capacitance-type physical quantity sensor according to claim 7. 前記可動部が、前記ベース基板と対向する面に、該面と平行する方向で前記厚肉部の内側に位置すると共に前記厚肉部よりも前記ベース電極から離れる方向に凹む第2の薄肉部を有していることを特徴とする請求項8に記載の静電容量型物理量センサ。   A second thin-walled portion that is located on the inner surface of the thick-walled portion in a direction parallel to the surface on the surface facing the base substrate and is recessed in a direction away from the base electrode than the thick-walled portion. The capacitance-type physical quantity sensor according to claim 8, comprising: 前記絶縁層が、前記センサ基板の外周側面よりはみ出さずに形成されていることを特徴とする請求項1に記載の静電容量型物理量センサ。   The capacitive physical quantity sensor according to claim 1, wherein the insulating layer is formed so as not to protrude from an outer peripheral side surface of the sensor substrate. 前記センサ基板及び前記ベース基板がシリコン基板を有してなると共に、前記絶縁層が前記センサ基板を構成する前記シリコン基板を熱酸化したものであることを特徴とする請求項1から請求項10のいずれか1項に記載の静電容量型物理量センサ。   11. The sensor substrate and the base substrate include a silicon substrate, and the insulating layer is obtained by thermally oxidizing the silicon substrate constituting the sensor substrate. The capacitance-type physical quantity sensor according to any one of the above. 前記ベース基板の表面には、前記センサ基板と共に第1端子部及び第2端子部が設けられ、前記第1端子部は、前記センサ基板の前記周縁部から前記シリコン基板により一体となって引き出された部分を備えて前記ベース基板と前記絶縁層を介して形成されており、前記第2端子部は、前記センサ基板から分離され前記ベース基板と前記絶縁層を介して形成された前記シリコン基板からなる分離層と、前記分離層及び前記絶縁層を貫通し前記ベース基板の表面に通じるコンタクトホール内に設けられ前記ベース基板と電気的に接続される電極パッドとを有することを特徴とする請求項11に記載の静電容量型物理量センサ。   A first terminal portion and a second terminal portion are provided on the surface of the base substrate together with the sensor substrate, and the first terminal portion is integrally pulled out from the peripheral portion of the sensor substrate by the silicon substrate. The second terminal portion is separated from the sensor substrate and formed from the silicon substrate formed through the base substrate and the insulating layer. And an electrode pad that is provided in a contact hole that penetrates the isolation layer and the insulating layer and communicates with a surface of the base substrate and is electrically connected to the base substrate. 11. The capacitance type physical quantity sensor according to 11. 物理量を検知するセンサ基板と、
前記センサ基板に接合されるベース基板と、
前記センサ基板と前記ベース基板を接合する絶縁層と、を有して構成され、
前記センサ基板が、変位が可能な可動部と、前記可動部の周囲に位置し前記ベース基板と前記絶縁層を介して接合される周縁部と、を有し、
前記可動部と前記ベース基板との間の静電容量の変化に基づき前記物理量を検知可能とし、
前記絶縁層が前記ベース基板から離れる方向に突出する凸部を有し、前記凸部の全体が前記周縁部に覆われている静電容量型物理量センサの製造方法であって、
前記可動部、前記可動部の周囲に広がる接合領域、及びベース基板から離れる方向に突出する凸部を前記周縁部に備える前記絶縁層、を有する第1シリコン基板を形成する工程(a)と、
前記ベース基板となる第2シリコン基板を用意し、前記可動部と前記ベース基板との間に間隔を空けると共に前記可動部と前記ベース基板とを対向させて、前記第1シリコン基板と前記第2シリコン基板とを前記絶縁層を介して接合する工程(b)と、
前記センサ基板を前記ベース基板の外周側面よりも内側に残した状態で、前記接合領域の不要部分を除去して、前記周縁部が前記凸部の全体を覆うように形成する工程(c)と、
を含むことを特徴とする静電容量型物理量センサの製造方法。
A sensor board for detecting physical quantities;
A base substrate bonded to the sensor substrate;
An insulating layer that joins the sensor substrate and the base substrate; and
The sensor substrate has a movable part capable of displacement, and a peripheral part located around the movable part and joined to the base substrate via the insulating layer,
Based on the change in capacitance between the movable part and the base substrate, the physical quantity can be detected,
The insulating layer has a convex portion protruding in a direction away from the base substrate, and the entire convex portion is covered with the peripheral edge portion.
Forming a first silicon substrate having the movable portion, a bonding region extending around the movable portion, and the insulating layer having a convex portion protruding in a direction away from the base substrate at the peripheral portion;
A second silicon substrate serving as the base substrate is prepared, and the first silicon substrate and the second silicon substrate are separated from each other with a gap between the movable portion and the base substrate and the movable portion and the base substrate facing each other. A step (b) of bonding a silicon substrate via the insulating layer;
A step (c) of removing an unnecessary portion of the bonding region in a state where the sensor substrate is left inside the outer peripheral side surface of the base substrate so that the peripheral portion covers the entire convex portion; ,
The manufacturing method of the capacitance-type physical quantity sensor characterized by the above-mentioned.
前記工程(c)において、前記絶縁層を、前記ベース基板の表面であって前記センサ基板の外周にはみ出すように残すことを特徴とする請求項13に記載の静電容量型物理量センサの製造方法。   14. The method of manufacturing a capacitive physical quantity sensor according to claim 13, wherein, in the step (c), the insulating layer is left on the surface of the base substrate so as to protrude from the outer periphery of the sensor substrate. . 前記工程(c)において、前記絶縁層を、前記ベース基板の外周側面と前記センサ基板の周囲との間に位置する前記ベース基板の延出表面の全域に残すことを特徴とする請求項14に記載の静電容量型物理量センサの製造方法。   15. In the step (c), the insulating layer is left over the entire extended surface of the base substrate located between the outer peripheral side surface of the base substrate and the periphery of the sensor substrate. A manufacturing method of the capacitance-type physical quantity sensor described. 前記工程(a)において、前記第1シリコン基板の前記周縁部となる部分に凹む凹部を形成した後に、前記第1シリコン基板を熱酸化して、前記周縁部となる部分に前記凸部を有する前記絶縁層を形成することを特徴とする請求項13から請求項15のいずれか1項に記載の静電容量型物理量センサの製造方法。   In the step (a), after forming a concave portion in the portion that becomes the peripheral portion of the first silicon substrate, the first silicon substrate is thermally oxidized to have the convex portion in the portion that becomes the peripheral portion. The method of manufacturing a capacitance type physical quantity sensor according to any one of claims 13 to 15, wherein the insulating layer is formed. 前記工程(b)において、前記第1シリコン基板と前記第2シリコン基板とをシリコンフュージョンボンディングにより接合することを特徴とする請求項13から請求項16のいずれか1項に記載の静電容量型物理量センサの製造方法。   The capacitance type according to any one of claims 13 to 16, wherein in the step (b), the first silicon substrate and the second silicon substrate are bonded by silicon fusion bonding. Manufacturing method of physical quantity sensor. 前記工程(a)において、前記可動部に、前記第1シリコン基板の表面を除去して該表面から離れる方向に凹む薄肉部を形成することを特徴とする請求項13から請求項17のいずれか1項に記載の静電容量型物理量センサの製造方法。   18. The method according to claim 13, wherein, in the step (a), a thin portion that is recessed in a direction away from the surface by removing the surface of the first silicon substrate is formed in the movable portion. 2. A method for producing a capacitance type physical quantity sensor according to item 1. 前記工程(a)において、前記第1シリコン基板の前記表面と平行する方向で前記薄肉部の内側に位置すると共に前記薄肉部の表面から突出する厚肉部を残すことを特徴とする請求項18に記載の静電容量型物理量センサの製造方法。   19. In the step (a), a thick portion that is located inside the thin portion in a direction parallel to the surface of the first silicon substrate and protrudes from the surface of the thin portion is left. The manufacturing method of the electrostatic capacitance type physical quantity sensor as described in 2. 前記工程(a)において、前記第1シリコン基板の前記表面と平行する方向で前記厚肉部の内側に位置すると共に前記厚肉部の表面を除去して該表面から離れる方向に凹む第2の薄肉部を形成することを特徴とする請求項19に記載の静電容量型物理量センサの製造方法。   In the step (a), a second portion that is located inside the thick portion in a direction parallel to the surface of the first silicon substrate and is recessed in a direction away from the surface by removing the surface of the thick portion. The method of manufacturing a capacitance type physical quantity sensor according to claim 19, wherein the thin portion is formed. 前記第1シリコン基板の不要部分を除去する際、前記センサ基板と、前記ベース基板の表面に前記センサ基板の前記周縁部から一体となって引き出された引き出し配線層と、前記センサ基板から分離された分離層と、を残し、
前記第1シリコン基板の不要部分を除去する工程(c)の前後であって、前記第1シリコン基板と前記第2シリコン基板とを前記絶縁層を介して接合する工程(b)以後に、前記分離層の位置に、前記分離層及び前記絶縁層を貫通して前記第2シリコン基板からなる前記ベース基板の表面にまで通じるコンタクトホールを形成する工程と、
前記引き出し配線層の表面及び前記コンタクトホール内に電極パッドを形成する工程と、
を含むことを特徴とする請求項13から請求項20のいずれか1項に記載の静電容量型物理量センサの製造方法。
When removing unnecessary portions of the first silicon substrate, the sensor substrate, a lead-out wiring layer drawn integrally from the peripheral portion of the sensor substrate on the surface of the base substrate, and the sensor substrate are separated. Leaving separated layers,
Before and after the step (c) of removing unnecessary portions of the first silicon substrate, and after the step (b) of bonding the first silicon substrate and the second silicon substrate through the insulating layer, Forming a contact hole at a position of the separation layer, penetrating the separation layer and the insulating layer and reaching the surface of the base substrate made of the second silicon substrate;
Forming an electrode pad in the surface of the lead-out wiring layer and in the contact hole;
21. The method of manufacturing a capacitance-type physical quantity sensor according to claim 13, wherein the capacitance-type physical quantity sensor according to claim 13 is included.
JP2012042606A 2012-02-29 2012-02-29 Capacitance type physical quantity sensor and manufacturing method thereof Active JP5824385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012042606A JP5824385B2 (en) 2012-02-29 2012-02-29 Capacitance type physical quantity sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012042606A JP5824385B2 (en) 2012-02-29 2012-02-29 Capacitance type physical quantity sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013178182A true JP2013178182A (en) 2013-09-09
JP5824385B2 JP5824385B2 (en) 2015-11-25

Family

ID=49269948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012042606A Active JP5824385B2 (en) 2012-02-29 2012-02-29 Capacitance type physical quantity sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5824385B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839069A (en) * 1981-08-31 1983-03-07 Shimadzu Corp Semiconductor diaphragm
JPS5873166A (en) * 1981-10-13 1983-05-02 ユナイテツド・テクノロジ−ズ・コ−ポレイシヨン Capacitive pressure transducer and method of producing same
JPS6417447U (en) * 1987-07-20 1989-01-27
JP2007248150A (en) * 2006-03-14 2007-09-27 Alps Electric Co Ltd Capacitive pressure sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839069A (en) * 1981-08-31 1983-03-07 Shimadzu Corp Semiconductor diaphragm
JPS5873166A (en) * 1981-10-13 1983-05-02 ユナイテツド・テクノロジ−ズ・コ−ポレイシヨン Capacitive pressure transducer and method of producing same
JPS6417447U (en) * 1987-07-20 1989-01-27
JP2007248150A (en) * 2006-03-14 2007-09-27 Alps Electric Co Ltd Capacitive pressure sensor

Also Published As

Publication number Publication date
JP5824385B2 (en) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5115618B2 (en) Semiconductor device
JP4585426B2 (en) Capacitive pressure sensor
JP2011017693A (en) Semiconductor dynamic quantity sensor and method of manufacturing the same
US9840410B2 (en) Micromechanical component
TWI634069B (en) Hybrid integrated component and process for its production
JP6020341B2 (en) Capacitive physical quantity sensor and manufacturing method thereof
JPWO2010032821A1 (en) MEMS sensor
WO2014181518A1 (en) Soi substrate, physical volume sensor, soi substrate production method, and physical volume sensor production method
TWI444605B (en) Mems pressure sensor device and manufacturing method thereof
JP5695741B2 (en) Capacitance type pressure sensor and manufacturing method thereof
JP5950226B2 (en) Capacitance type pressure sensor, method for manufacturing the same, and pressure sensor package
JP2010117266A (en) Mems sensor and manufacturing method therefor
JP6123613B2 (en) Physical quantity sensor and manufacturing method thereof
JP5824385B2 (en) Capacitance type physical quantity sensor and manufacturing method thereof
JP5837846B2 (en) Capacitance type physical quantity sensor and manufacturing method thereof
JP2005321257A (en) Capacitance type pressure sensor
JP5913038B2 (en) Capacitance type pressure sensor and manufacturing method thereof
JPH10111203A (en) Capacitive semiconductor sensor and its production
JP2008039595A (en) Capacitance acceleration sensor
JP2007304019A (en) Capacitance dynamic quantity sensor
JPWO2011016348A1 (en) MEMS sensor
WO2010032822A1 (en) Mems sensor
JP4783914B2 (en) Semiconductor dynamic quantity sensor and manufacturing method of semiconductor dynamic quantity sensor
JP3646980B2 (en) Capacitance type sensor and manufacturing method thereof
JP6142736B2 (en) Semiconductor pressure sensor

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151009

R150 Certificate of patent or registration of utility model

Ref document number: 5824385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350