JP2013164691A - Information processor, semiconductor device and power consumption suppression method - Google Patents
Information processor, semiconductor device and power consumption suppression method Download PDFInfo
- Publication number
- JP2013164691A JP2013164691A JP2012026659A JP2012026659A JP2013164691A JP 2013164691 A JP2013164691 A JP 2013164691A JP 2012026659 A JP2012026659 A JP 2012026659A JP 2012026659 A JP2012026659 A JP 2012026659A JP 2013164691 A JP2013164691 A JP 2013164691A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control means
- usb
- supplied
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
Description
本発明は、情報処理装置、半導体装置、及び消費電力抑制方法に関する。 The present invention relates to an information processing device, a semiconductor device, and a power consumption suppression method.
パーソナル・コンピュータ(以下、「PC」という)に代表される情報処理装置とプリンタ、デジタルカメラ、外部記憶装置等の周辺機器とを接続し、情報処理装置と周辺機器との間で情報の授受を行うシリアルバスの規格の1つとしてUSB(Universal Serial Bus)の規格がある。 An information processing device represented by a personal computer (hereinafter referred to as “PC”) is connected to peripheral devices such as printers, digital cameras, and external storage devices, and information is transferred between the information processing device and peripheral devices. One of the serial bus standards to be performed is the USB (Universal Serial Bus) standard.
USBの規格においては、例えばPCに含まれる通信インタフェースを実現するコントローラがUSBホストコントローラとなり、周辺機器がUSBデバイスとなる。USBホストコントローラは、例えば、情報処理装置全体の動作を司るメインコントローラが接続されたバスに接続されることで情報処理装置に含まれるその他のデバイスとの接続を実現するチップセットと呼ばれるシステムLSI(Large scale integrated circuit:大規模集積回路)に実装されている。また、USBホストコントローラは、チップセットのバスに接続されて使用される専用のコントローラIC(integrated circuit:集積回路)に実装されることもある。なお、USB−IPを導入して評価する場合、又は初期の製品リリース段階等では、USBホストコントローラは、FPGA(Field Programmable Gate Array)に実装される場合もある。 In the USB standard, for example, a controller that realizes a communication interface included in a PC is a USB host controller, and a peripheral device is a USB device. The USB host controller is, for example, a system LSI called a chip set that realizes connection with other devices included in the information processing apparatus by being connected to a bus to which a main controller that controls the operation of the entire information processing apparatus is connected. It is mounted on a large scale integrated circuit. In addition, the USB host controller may be mounted on a dedicated controller IC (integrated circuit) that is used by being connected to the bus of the chipset. Note that when evaluating by introducing USB-IP, or at an initial product release stage, the USB host controller may be mounted on an FPGA (Field Programmable Gate Array).
USBホストコントローラは、機能が規格化されている上、Windows(登録商標)やLinux(登録商標)などの商用OSでは標準のドライバも用意されている。そのため、USBホストコントローラは、同じ規格同士の機器との互換性が保たれ、予め確立された検証方法に則ってテストが実施されるので、機能が規格化されていないもに比べ、検証がし易い。また、USBホストコントローラは、既存のドライバを利用することができるので、開発コストの低減や開発期間の短縮を図る点でも有利である。 The USB host controller has standardized functions, and standard drivers are also provided for commercial OSs such as Windows (registered trademark) and Linux (registered trademark). For this reason, the USB host controller is compatible with devices of the same standard and is tested according to a pre-established verification method. easy. Further, the USB host controller can use an existing driver, which is advantageous in terms of reducing the development cost and the development period.
一方、例えばバッテリ駆動により電力供給が制限されるポータブル機器(例えばデジタルカメラ又はモバイル型PC)にUSBホストコントローラを搭載した場合、ポータブル機器が省電力モードに移行してもUSBホストコントローラへの電力供給状態が保たれることとなる。(これは、ポータブル機器のUSB接続ポートにUSBデバイスが接続されたことを検出するためには、USBホストコントローラ側の回路(例えばクロック生成回路)が駆動状態になっていなければ検出できないためである。)このようにUSBホストコントローラの動作が続行すると、その分だけバッテリの電力消費を早めてしまう、という問題点があった。すなわち、USBデバイスがUSB接続ポートに接続されていない場合、USBホストコントローラは消費電力を抑制する省電力モードに移行することができないという問題点があった。一般的には、1つのUSBホストコントローラに対して複数のUSB接続ポートが実装される場合が殆どであり、不使用のUSB接続ポートが1つでも存在すると、USBホストコントローラは消費電力を抑制する省電力モードに移行することができない。 On the other hand, for example, when a USB host controller is installed in a portable device (for example, a digital camera or a mobile PC) whose power supply is limited by battery drive, power is supplied to the USB host controller even if the portable device shifts to the power saving mode. The state will be maintained. (This is because, in order to detect that a USB device is connected to the USB connection port of the portable device, the circuit cannot be detected unless a circuit on the USB host controller side (for example, a clock generation circuit) is in a driving state. .) If the operation of the USB host controller is continued in this way, there is a problem that the power consumption of the battery is accelerated accordingly. That is, when the USB device is not connected to the USB connection port, the USB host controller cannot shift to the power saving mode that suppresses power consumption. In general, in most cases, a plurality of USB connection ports are mounted on one USB host controller. If there is even one unused USB connection port, the USB host controller suppresses power consumption. Cannot enter power saving mode.
USBの規格では、1つのUSBホストコントローラから、USB接続ポートに接続されたUSBデバイスに対してパケット通信が3ms以上行われない場合にUSBホストコントローラ及びUSBデバイスが省電力モードに入る。この場合、USBホストコントローラは、例えば内部のPLL回路の動作を停止させることで消費電力を抑制することとなる。つまり、USBホストコントローラ及びUSBデバイスを省電力モードに移行させるには、USBデバイスがUSB接続ポートに接続され、且つUSBホストコントローラに対する入出力データが存在しないアイドル状態になることが要求されるということである。このように、USBの規格では、USBデバイスがUSB接続ポートに接続されることがUSBホストコントローラの消費電力を抑制するための必須の要件とされている。 In the USB standard, the USB host controller and the USB device enter the power saving mode when packet communication is not performed for 3 ms or more from one USB host controller to the USB device connected to the USB connection port. In this case, the USB host controller suppresses power consumption, for example, by stopping the operation of the internal PLL circuit. In other words, in order to shift the USB host controller and the USB device to the power saving mode, it is required that the USB device is connected to the USB connection port and enters an idle state in which there is no input / output data for the USB host controller. It is. As described above, in the USB standard, connecting a USB device to a USB connection port is an indispensable requirement for suppressing power consumption of the USB host controller.
特許文献1〜3には、USBデバイスがUSB接続ポートに接続されていなければUSBホストコントローラの消費電力を抑制することができないという不都合を解消するための発明が開示されている。 Patent Documents 1 to 3 disclose an invention for solving the problem that the power consumption of the USB host controller cannot be suppressed unless the USB device is connected to the USB connection port.
特許文献1には、USBを介したデータ転送のための物理層回路が開示されている。この物理層回路は、VBUS検出回路、受信回路及び受信制御回路を含んで構成されている。VBUS検出回路は、USBのVBUSラインの電源を監視し、VBUSラインの電圧が所定電圧を超えた場合にVBUS検出信号をアクティブにする。受信回路は、差動信号を構成する第1及び第2の信号が入力され、第1及び第2の信号を用いた受信処理を行う。受信制御回路は、受信回路に対してイネーブル信号を出力するものであり、VBUS検出信号がノンアクティブである場合に受信回路に出力するイネーブル信号をノンアクティブにして受信回路をディスエーブル状態に設定する。 Patent Document 1 discloses a physical layer circuit for data transfer via USB. The physical layer circuit includes a VBUS detection circuit, a reception circuit, and a reception control circuit. The VBUS detection circuit monitors the power supply of the USB VBUS line, and activates the VBUS detection signal when the voltage of the VBUS line exceeds a predetermined voltage. The receiving circuit receives the first and second signals constituting the differential signal and performs a receiving process using the first and second signals. The reception control circuit outputs an enable signal to the reception circuit, and when the VBUS detection signal is inactive, the enable signal output to the reception circuit is deactivated to set the reception circuit to a disabled state. .
特許文献2に記載の発明は、1つのUSBバスに接続される複数のUSBデバイスにおいて、USB通信のパケット状態を監視し、自USBデバイス宛てでないパケットの場合に自USBデバイス内のクロックを停止して消費電力を抑えることを特徴としている。 The invention described in Patent Document 2 monitors the packet status of USB communication in a plurality of USB devices connected to one USB bus, and stops the clock in the own USB device when the packet is not addressed to the own USB device. The feature is to reduce power consumption.
特許文献3には、PLL回路の生成したクロック信号を利用してUSBデバイスとCPU間でデータ転送を行う第1のモード状態の場合に、USBデバイスとCPU間の通信がないときに、PLL回路の動作を停止させる所定の信号を生成して、PLL回路を含む物理層に出力する省電力制御回路と、USBデバイスが接続されていない接続待機状態の場合と、PLL回路の生成したクロック信号を利用しないでUSBデバイスとCPU間でデータ転送を行う第2のモード状態の場合に、PLL回路の動作を停止させる所定の信号を生成して、物理層に出力する制御回路と、を有するUSBホストコントローラが開示されている。
In
しかしながら、特許文献1〜3に記載の発明は何れもUSBホストコントローラの内部に新たな回路を追加する必要がある。上述したようにUSBコントローラは規格化されているため、検証済みのものを再利用したり、他社から購入する場合が殆どである。このような規格化されたUSBコントローラの内部に新たな回路を追加することとなると膨大な再検証が必要となったり、購入条件によって新たな回路を追加することができない場合がある、という問題点があった。また、USBコントローラの内部に新たな回路を追加すると、商用OSで使用する標準のUSBドライバが使用できなくなる、という問題点もあった。 However, any of the inventions described in Patent Documents 1 to 3 needs to add a new circuit inside the USB host controller. Since the USB controller is standardized as described above, the verified controller is mostly reused or purchased from another company. When a new circuit is added to the inside of such a standardized USB controller, a large amount of re-verification may be required, or a new circuit may not be added depending on purchase conditions. was there. In addition, when a new circuit is added inside the USB controller, there is a problem that a standard USB driver used in a commercial OS cannot be used.
本発明は上記問題点を解決するために成されたものであり、外部端子に外部装置が未接続の場合でも簡易に消費電力を抑制することができる情報処理装置、半導体装置、及び消費電力抑制方法を提供することを目的とする。 The present invention has been made to solve the above problems, and an information processing apparatus, a semiconductor device, and power consumption suppression that can easily suppress power consumption even when an external device is not connected to an external terminal. It aims to provide a method.
上記目的を達成するために、請求項1に記載の情報処理装置を、外部端子に接続された外部装置を制御する制御手段であって、前記外部装置から出力される接続信号又は該接続信号に相当する擬似信号が供給されている状態で駆動用電力の受給量を抑制する抑制条件を満足した場合に該受給量を抑制するように制御する制御手段と、前記擬似信号を前記制御手段に供給する供給手段と、前記外部端子に前記外部装置が接続されている場合に前記接続信号が前記制御手段に供給されるように前記制御手段と前記外部端子とを電気的に接続した状態とすると共に前記擬似信号が前記制御手段に供給されないように前記制御手段と前記供給手段とを電気的に切断した状態とし、前記外部端子に前記外部装置が接続されていない場合に前記擬似信号が前記制御手段に供給されるように前記制御手段と前記供給手段とを電気的に接続した状態とすると共に前記接続信号が前記制御手段に供給されないように前記制御手段と前記外部端子とを電気的に接続した状態とする接続切替手段と、を含んで構成した。 In order to achieve the above object, the information processing device according to claim 1 is a control means for controlling an external device connected to an external terminal, wherein the connection signal output from the external device or the connection signal Control means for controlling the received amount to be suppressed when a suppression condition for suppressing the received amount of driving power is satisfied in a state where the corresponding pseudo signal is supplied, and supplying the pseudo signal to the control unit And the control means and the external terminal are electrically connected so that the connection signal is supplied to the control means when the external device is connected to the external terminal. The control means and the supply means are electrically disconnected so that the pseudo signal is not supplied to the control means, and the pseudo signal is generated when the external device is not connected to the external terminal. The control means and the supply means are electrically connected so as to be supplied to the control means, and the control means and the external terminal are electrically connected so that the connection signal is not supplied to the control means. And a connection switching means for making a connection state.
上記目的を達成するために、請求項7に記載の情報処理装置を、外部端子に接続された外部装置を制御すると共に前記外部装置が前記外部端子に接続されていない場合に内部装置を制御する制御手段であって、前記外部装置から出力される第1接続信号が供給されている状態又は前記内部装置から出力される第2接続信号が供給されている状態で駆動用電力の受給量を抑制する抑制条件を満足した場合に該受給量を抑制するように制御する制御手段と、前記外部端子に前記外部装置が接続されている場合に前記第1接続信号が前記制御手段に供給されるように前記制御手段と前記外部端子とを電気的に接続した状態とすると共に前記第2接続信号が前記制御手段に供給されないように前記制御手段と前記内部装置とを電気的に切断した状態とし、前記外部端子に前記外部装置が接続されていない場合に前記第2接続信号が前記制御手段に供給されるように前記制御手段と前記内部装置とを電気的に接続した状態とすると共に前記第1接続信号が前記制御手段に供給されないように前記制御手段と前記外部端子とを電気的に切断した状態とする接続切替手段と、を含んで構成した。 To achieve the above object, the information processing device according to claim 7 controls an external device connected to an external terminal and controls the internal device when the external device is not connected to the external terminal. Control means that suppresses the amount of drive power received in a state where the first connection signal output from the external device is supplied or a second connection signal output from the internal device is supplied Control means for controlling the received amount to be suppressed when the suppression condition is satisfied, and when the external device is connected to the external terminal, the first connection signal is supplied to the control means. The control means and the external terminal are electrically connected to each other, and the control means and the internal device are electrically disconnected so that the second connection signal is not supplied to the control means. The control means and the internal device are electrically connected so that the second connection signal is supplied to the control means when the external device is not connected to the external terminal. And a connection switching means for electrically disconnecting the control means and the external terminal so that one connection signal is not supplied to the control means.
上記目的を達成するために、請求項8に記載の半導体装置を、請求項1〜請求項7の何れか1項に記載の情報処理装置における前記供給手段と前記接続切替手段とを備えたものとした。 In order to achieve the above object, the semiconductor device according to claim 8 includes the supply unit and the connection switching unit in the information processing device according to any one of claims 1 to 7. It was.
上記目的を達成するために、請求項9に記載の消費電力抑制方法を、外部端子に接続された外部装置を制御する制御手段を、前記外部端子に前記外部装置が接続されている状態で該制御手段の駆動用電力の受給量を抑制する抑制条件を満足した場合に該受給量を抑制するように、前記制御手段と前記外部端子とを電気的に接続した状態とすると共に前記外部装置に相当する装置と前記制御手段とを電気的に切断した状態とし、前記外部端子に前記外部装置が接続されていない状態で前記抑制条件を満足した場合にも前記受給量を抑制するように、前記外部装置に相当する装置と前記制御手段とを電気的に接続した状態とすると共に前記制御手段と前記外部端子とを電気的に切断した状態とするものとした。 In order to achieve the above object, the power consumption suppression method according to claim 9, wherein control means for controlling an external device connected to an external terminal is connected to the external terminal in a state where the external device is connected. The control means and the external terminal are electrically connected and the external device is connected to the external device so as to suppress the reception amount when the control condition for suppressing the reception amount of the driving power of the control unit is satisfied. The corresponding device and the control means are electrically disconnected, and the received amount is suppressed even when the suppression condition is satisfied in a state where the external device is not connected to the external terminal. A device corresponding to an external device and the control means are electrically connected, and the control means and the external terminal are electrically disconnected.
本発明によれば、本構成を有しない場合に比べ、外部端子に外部装置が未接続の場合でも簡易に消費電力を抑制することができる、という効果が得られる。 According to the present invention, it is possible to easily reduce power consumption even when an external device is not connected to an external terminal, as compared with a case where this configuration is not provided.
以下、図面を参照して、本発明を実施するための形態例について詳細に説明する。 Embodiments for carrying out the present invention will be described below in detail with reference to the drawings.
[第1の実施の形態]
図1は、本第1の実施の形態に係る情報処理装置10の要部構成の一例を示すブロック図である。本第1の実施形態に係る情報処理装置10は、例えば特定のシリアルバスの規格に対応した市販のPCである。なお、本第1の実施の形態では、上記の「特定のシリアルバスの規格」としてUSBの規格を例に挙げて説明する。図1に示すように、情報処理装置10は、情報処理装置10全体の動作を司るCPU(central processing unit:中央処理装置)12と、CPU12による各種処理プログラムの実行時のワークエリア等として用いられるRAM(random access memory)14と、各種制御プログラムや各種パラメータ等が予め記憶されたROM(read only memory)16と、各種情報を記憶するために用いられる不揮発性の記憶媒体である二次記憶部(ここでは、一例としてハードディスク装置)18と、キーボード及びポインティングデバイス(ここでは、一例としてマウス)を含んで構成されており、情報処理装置10の利用者からの各種情報を受け付ける受付部20と、情報処理装置10による処理結果や各種メニュー画面、メッセージ等を画面に表示する表示部(ここでは、一例として液晶ディスプレイ)22と、外部装置の一例であるUSBデバイス24が接続される接続切替手段の一例であるUSB接続部26と、USB接続部26に接続されており、USB接続部26に接続されたUSBデバイス24を制御する制御手段の一例であるUSBホストコントローラ28と、を含んで構成されている。なお、本第1の実施の形態に係るUSBホストコントローラ28は他の情報処理装置でも利用可能な汎用性を有するLSIとされている。
[First Embodiment]
FIG. 1 is a block diagram illustrating an example of a main configuration of the
CPU12、RAM14、ROM16、二次記憶部18、受付部20、表示部22及びUSBホストコントローラ28は、アドレスバス、データバス、及び制御バス等のバス30を介して互いに電気的に接続されている。従って、CPU12は、RAM14、ROM16及び二次記憶部18に対するアクセスと、受付部20によって受け付けられた各種情報の取得と、表示部22に対する各種情報の表示と、USB接続部26及びUSBホストコントローラ28を介したUSBデバイス24に対するアクセスと、を各々行うことができる。
The
USBホストコントローラ28は、例えば現在広く利用されているUSB2.0用のホストコントローラであり、情報処理装置10においてデータリンク層28A及び物理層28Bとして機能する。USBホストコントローラ28において、データリンク層28Aは、バス30に接続されており、CPU12の制御下でデータ転送を行う。物理層28Bは、データリンク層28A及びUSB接続部26に接続されており、データリンク層28Aの制御下でデータ転送を行う。従って、USBデバイス24がUSB接続部26に接続された場合、データリンク層28Aは、CPU12とUSBデバイス24との間でデータ転送を行うこととなる。すなわち、データリンク層28Aは、CPU12の制御下で、各種情報を物理層28B及びUSB接続部26を介してUSBデバイス24に出力すると共に、USB接続部26及び物理層28Bを介してUSBデバイス24から情報を取得し、取得した情報をCPU12に転送する。
The
図2は、USB接続部26及びUSBホストコントローラ28の要部構成の一例を示すブロック図である。図2に示すように、USBホストコントローラ28は、USBホストコントローラ28全体の動作を司るCPU28A1と、CPU28A1による各種処理プログラムの実行時のワークエリア等として用いられるRAM28B1と、各種制御プログラムや各種パラメータ等が予め記憶されたROM28Cと、各種情報を記憶するために用いられる不揮発性の記憶媒体である二次記憶部28Dと、USB接続部26に接続された外部インタフェース28Eと、バス30に接続されたインプット・アウトプット・インタフェース(以下、「I/O」という)28Fと、を含んで構成されている。
FIG. 2 is a block diagram illustrating an example of a main configuration of the
CPU28A1、RAM28B1、ROM28C、二次記憶部28D、外部インタフェース28E及びI/O28Fは、アドレスバス、データバス、及び制御バス等のバス28Gを介して互いに電気的に接続されている。従って、CPU28A1は、RAM28B1、ROM28C及び二次記憶部28Dの各々との間での情報の授受と、外部インタフェース28E及びUSB接続部26を介したUSBデバイス24との間での情報の授受と、I/O28Fを介したCPU12との間での情報の授受と、を各々行うことができる。
The CPU 28A1, RAM 28B1,
USB接続部26は、外部端子に一例であるUSBコネクタ26A、信号出力手段の一例である接続検出部26B、供給手段の一例であるダミーUSBデバイス26C及び切替部26Dを含んで構成されている。USBコネクタ26Aは、USBデバイス24の接続先であり、一対の信号線L1,L2を介して切替部26Dに接続されている。従って、USBコネクタ26Aは、接続されたUSBデバイス24から出力される差動信号D+,D−を信号線L1,L2を介して切替部26Bに伝送することができる。
The
接続検出部26Bは、USBコネクタ26Aに接続されており、USBデバイス24がUSBコネクタ26Aに接続されたことを検出する。また、接続検出部26Bは、信号調整供給手段の一部として機能する信号線L3を介して切替部26Dに接続されており、信号レベルが第1論理の一例であるハイレベルと第2論理の一例であるローレベルとで切り替わる検出信号を信号線L3を介して切替部26Dに出力する。すなわち、接続検出部26Bは、USBデバイス24がUSBコネクタ26Aに接続されていない場合に検出信号の信号レベルをハイレベルとし、USBデバイス24がUSBコネクタ26Aに接続されている場合に検出信号の信号レベルをローレベルとする。
The
ダミーUSBデバイス26Cは、一対の信号線L4,L5を介して切替部26Dに接続されている。そして、USBデバイス24がUSBコネクタ26Aに接続された際にUSBデバイス24から出力される差動信号D+,D−と同種の差動信号D+,D−を信号線L4,L5を介して出力する。なお、以下、説明の便宜上、USBデバイス24から出力される所定信号及び第1接続信号の一例である差動信号D+,D−を第1差動信号D+,D−と称し、ダミーUSBデバイス26Cから出力される擬似信号の一例である差動信号D+,D−を第2差動信号D+,D−と称する。
The
切替部26Dは、一対の信号線L6,L7を介して外部インタフェース28Eに接続されており、接続検出部26Bから入力された検出信号の信号レベルに従って第1差動信号D+,D−及び第2差動信号D+,D−の一方を選択的に外部インタフェース28Eに出力する。すなわち、本第1の実施の形態に係る切替部26Dは、入力された検出信号がローレベルの場合に第1差動信号D+,D−を外部インタフェース28Eに転送し、入力された検出信号がハイレベルの場合に第2差動信号D+,D−を外部インタフェース28Eに転送する。なお、本第1の実施の形態では、信号線L1〜L5、接続検出部26B、ダミーUSBデバイス26C及び切替部26Dは1チップ化された半導体装置としても良いし、別個に構成しても良い。
The
図3は、切替部26Dの構成の一例を示す回路図である。図3に示すように、切替部26Dは、第1切替手段の一例である第1スイッチユニット32、第2切替手段の一例である第2スイッチユニット34及び信号調整供給手段の一部として機能する反転回路36を含んで構成されている。第1スイッチユニット32は、スイッチSW1,SW2を含んで構成されている。信号線L1はスイッチSW1を介して信号線L6に接続されており、信号線L2はスイッチSW2を介して信号線L7に接続されている。スイッチSW1,SW2の制御端子(例えばスイッチSW1,SW2の各々がMOSトランジスタである場合にはゲートに相当する端子)には反転回路36の出力端子が接続されており、反転回路36から出力されるスイッチ制御信号によってスイッチング制御される。反転回路36の入力端子には信号線L3が接続されているため、反転回路36には接続検出部26Bから検出信号が入力される。従って、反転回路36は、入力された検出信号を反転させた信号をスイッチ制御信号としてスイッチSW1,SW2の制御端子に供給することとなる。すなわち、信号レベルがローレベルの検出信号が反転回路36に入力された場合、反転回路36から出力されるスイッチ制御信号の信号レベルはハイレベルとなり、このスイッチ制御信号が供給されたスイッチSW1,SW2はオンされる。逆に信号レベルがハイレベルの検出信号が反転回路36に入力された場合、反転回路36から出力されるスイッチ制御信号の信号レベルはローレベルとなり、このスイッチ制御信号が供給されたスイッチSW1,SW2はオフされる。
FIG. 3 is a circuit diagram showing an example of the configuration of the
第2スイッチユニット34は、スイッチSW3,SW4を含んで構成されている。信号線L4はスイッチSW3を介して信号線L6に接続されており、信号線L5はスイッチSW4を介して信号線L7に接続されている。スイッチSW3,SW4の制御端子(例えばスイッチSW3,SW4の各々がMOSトランジスタである場合にはゲートに相当する端子)には信号線L3が接続されているため、接続検出部26Bから検出信号が供給される。従って、接続検出部26Bから信号レベルがローレベルの検出信号がスイッチSW3,SW4に供給された場合、スイッチSW3,SW4はオフされる。逆に信号レベルがハイレベルの検出信号がスイッチSW3,SW4に供給された場合、スイッチSW3、SW4はオンされる。
The
図4は、USBコネクタ26Aに接続された接続検出部26Bの要部構成の一例が示されている。図4に示すように、接続検出部26Bは、プルアップ電圧VCCが抵抗Rを介して信号線L3に供給されており、信号線L3と抵抗Rとの接続点αはUSBコネクタ26Aに接続されている。また、USBコネクタ26Aには、高電圧が供給された高電圧線VBUS及び低電圧(一例として接地電圧)が供給された低電圧線GNDが接続されている。USBコネクタ26Aは、USBデバイス24が接続されると、接続点αがUSBデバイス24を介して低電圧線GNDに導通されるように構成されている。すなわち、USBデバイス24がUSBコネクタ26Aに接続されるとプルアップ電圧VCCが抵抗Rを介して低電圧線GNDに供給されるように構成されている。従って、接続検出部26Bは、USBデバイス24がUSBコネクタ26Aに接続されていない場合、信号線L3からハイレベルの検出信号を出力することとなり、USBデバイス24がUSBコネクタ26Aに接続されている場合、信号線L3からローレベルの検出信号を出力することとなる。
FIG. 4 shows an example of a main configuration of the
次に、上記のように構成された情報処理装置10の動作を説明する。
Next, the operation of the
図5は、USBホストコントローラ28のCPU28A1によって所定時間(例えば1ms)毎に実行される省電力処理プログラムの処理の流れの一例を示すフローチャートである。なお、省電力処理プログラムはROM28Cに予め記憶されている。また、ここでは、錯綜を回避するために、前提としてUSBホストコントローラ28が通常の動作状態(電力の受給量を抑制する処理を実行していない状態)とされている場合を例に挙げて説明する。
FIG. 5 is a flowchart illustrating an example of a processing flow of a power saving processing program executed by the CPU 28A1 of the
ステップ100では、第1差動信号D+,D−又は第2差動信号D+,D−が入力されているか否かを判定し、肯定判定となった場合にはステップ102に移行する。ここで、第1差動信号D+,D−がUSBホストコントローラ28に入力される場合とは、一例として図6に示すように検出信号の信号レベルがローレベルのときである。すなわち、スイッチ制御信号がハイレベルのときである。このとき、ハイレベルのスイッチ制御信号が供給されたスイッチSW1,SW2は共にオンされ、ローレベルの検出信号が供給されたスイッチSW3,SW4はオフされる。従って、USBホストコントローラ28には信号線L6,L7を介してUSBデバイス24から第1差動信号D+,D−が入力される。一方、第2差動信号D+,D−がUSBホストコントローラ28に入力される場合とは、一例として図6に示すように検出信号の信号レベルがハイレベルのときである。すなわち、スイッチ制御信号がローレベルのときである。このとき、ローレベルのスイッチ制御信号が供給されたスイッチSW1,SW2は共にオフされ、ハイレベルの検出信号が供給されたスイッチSW3,SW4はオンされる。従って、USBホストコントローラ28には信号線L6,L7を介してダミーUSBデバイス26Cから第2差動信号D+,D−が入力される。
In
ステップ102では、省電力モードに移行する条件として予め定められた省電力条件を満足しているか否かを判定する。ここで言う「省電力モード」とは、USBホストコントローラ28が受給する電力量を現時点よりも抑制する処理を実行することであり、例えばUSBホストコントローラ28に含まれるPLL回路(図示省略)の動作を停止させる処理を実行することを指す。また、ここで言う「省電力条件」とは、例えばアイドル状態であるとの条件を意味する。アイドル状態とは、例えばUSBデバイス24との間でパケット通信が3ms以上行われていない状態のことである。なお、本第1の実施の形態では、省電力条件としてアイドル状態であるとの条件を適用しているが、これ以外の条件であっても良いし、アイドル状態であるとの条件に対して更なる他の条件(例えば、受付部20によりユーザから所定指示を受け付けたとの条件)を加えたものであっても良い。
In
ステップ102において肯定判定となった場合にはステップ104に移行し、省電力モドに移行した後、本省電力処理プログラムを終了する。一方、ステップ100及びステップ102において否定判定となった場合にはステップ106に移行する。ステップ106では、USBホストコントローラ28が省電力モードであるか否かを判定し、否定判定となった場合には本省電力処理プログラムを終了する一方、肯定判定となった場合にはステップ108に移行する。ステップ108では、省電力モードを解除し、その後、本省電力処理プログラムを終了する。
If the determination in
以上詳細に説明したように、本第1の実施の形態に係る情報処理装置10では、USBコネクタ26AにUSBデバイス24が接続されている場合に第1差動信号D+,D−がUSBホストコントローラ28に供給されるようにUSBホストコントローラ28とUSBコネクタ26Aとを電気的に接続した状態とし、USBコネクタ26AにUSBデバイス24が接続されていない場合に第2差動信号D+,D−がUSBホストコントローラ28に供給されるようにUSBホストコントローラ28とUSBコネクタ26Aとを電気的に接続した状態とした。そのため、本第1の実施の形態で説明した構成を有しない場合(例えばUSBホストコントローラ28の内部に新たな回路を設けたり、新たな機能を付加したりする場合)に比べ、USBコネクタ26AにUSBデバイス24が未接続の場合でも簡易に消費電力を抑制することができる。
As described above in detail, in the
また、本第1の実施の形態に係る情報処理装置10では、第1スイッチユニット32及び第2スイッチユニット34を設け、USBコネクタ26AにUSBホストコントローラ28が接続されている場合に第1スイッチユニット32に含まれるスイッチSW1,SW2をオンすると共に第2スイッチユニット34に含まれるスイッチSW3,SW4をオフし、USBコネクタ26AにUSBホストコントローラ28が接続されていない場合に第1スイッチユニット32に含まれるスイッチSW1,SW2をオフすると共に第2スイッチユニット34に含まれるスイッチSW3,SW4をオンするように第1スイッチユニット32及び第2スイッチユニット34を制御しているので、本構成を有しない場合に比べ、USBコネクタ26AにUSBデバイス24が未接続の場合でも簡易な構成で消費電力を抑制することができる。
In the
また、本第1の実施の形態に係る情報処理装置10では、USBコネクタ26AにUSBホストコントローラ28が接続されている間、第1スイッチユニット32にハイレベルのスイッチ制御信号を供給すると共に第2スイッチユニット34にローレベルの検出信号を供給し、USBコネクタ26AにUSBホストコントローラ28が接続されていない感、第1スイッチユニット32にローのスイッチ制御信号を供給すると共に第2スイッチユニット34にハイレベルの検出信号を供給しているので、本構成を有しない場合に比べ、USBコネクタ26AにUSBデバイス24が未接続の場合でも簡易な構成で消費電力を抑制することができる。
In the
また、本第1の実施の形態に係る情報処理装置10では、他の情報処理装置に対しても利用可能な汎用性を有するUSBホストコントローラ28を用いているので、本構成を有しない場合に比べ、USBコネクタ26AにUSBデバイス24が未接続の場合でも消費電力を抑制する構成を安価に実現できる。USBホストコントローラ28の内部に対して新たな回路及び新たな機能を何ら付加しないため、USBホストコントローラ28が正常に動作するか否かの再検証を必要としないからである。
In the
[第2の実施の形態]
上記第1の実施の形態では、USBデバイス24が情報処理装置10に接続されていない場合にダミーUSBデバイス26Cから出力される第2差動信号D+,D−をUSBホストコントローラ28に供給することにより、USBデバイス24が情報処理装置10に接続されていなくてもUSBホストコントローラ28を省電力モードに移行させる場合を例に挙げて説明したが、本第2の実施の形態では、ダミーUSBデバイス26Cを用いずにUSBホストコントローラ28を省電力モードに移行させる場合について説明する。なお、本第2の実施の形態では、上記第1の実施の形態で説明した構成と同一の構成については同一の符号を付してその説明を省略する。
[Second Embodiment]
In the first embodiment, when the
図7には、本第2の実施の形態に係る情報処理装置50の構成の一例が示されている。情報処理装置50は、上記第1の実施の形態で説明した情報処理装置10に比べ、USB接続部26に代えてUSB接続部52を適用した点、及び内部装置の一例である内蔵USBデバイス54を新たに設けた点が異なっている。なお、内蔵USBデバイス54もダミーUSBデバイス26Cと同様に、第2接続信号の一例である第2差動信号D+,D−を出力する。
FIG. 7 shows an example of the configuration of the
ここで言う内蔵USBデバイス54とは、情報処理装置50に内蔵されているUSBデバイスのことを意味する。つまり、USBデバイス24は情報処理装置50に対して着脱自在な構成とされているのに対し、内蔵USBデバイス54は情報処理装置50に対して既に実装されており、着脱自在な構成とされていない。内蔵USBデバイス54の一例としてはLCD(液晶ディスプレイ)や有機ELディスプレイなどの表示装置が挙げられる。この場合、例えばUSBデバイス24もLCDや有機ELディスプレイなどの表示装置とする。USBデバイス24をUSB接続部52に接続した場合にはUSBデバイス24を使用可能にすると共に内蔵USBデバイス54を使用不可能とし、USBデバイス24をUSB接続部52に接続しない場合には内蔵USBデバイス54を使用可能にする。そこで、上記第1の実施の形態で説明した効果を得ながらも、USBデバイス24及び内蔵USBデバイス54を選択的に使用可能な状態とするために、本第2の実施の形態では、USB接続部52及び内蔵USBデバイス54を一例として図8に示すように構成した。
The built-in
図8に示すように、USB接続部52は、上記第1の実施の形態で説明したUSB接続部26に比べ、ダミーUSBデバイス26Cを除いた点が異なっている。そして、ダミーUSBデバイス26Cに代えて内蔵USBデバイス54が信号線L3,L4を介して切替部26Dに接続されている。また、信号線L1〜L5、接続検出部26B及び切替部26Dは1チップ化された半導体装置とされている。
As shown in FIG. 8, the
以上のように構成された情報処理装置50では、USBデバイス24がUSBコネクタ26Aに接続されている場合には上記第1の実施の形態で説明したようにUSBデバイス24から出力される第1差動信号D+,D−がUSBホストコントローラ28に供給され、USBデバイス24が使用可能な状態となる。また、USBデバイス24がUSBコネクタ26Aに接続されていない場合には内蔵USBデバイス54から出力される第2差動信号D+,D−がUSBホストコントローラ28に供給され、内蔵USBデバイス54が使用可能な状態となる。何れにしてもUSBホストコントローラ28Eには第1差動信号D+,D−又は第2差動信号D+,D−が供給されることになるので、USBホストコントローラ28Eは、上記第1の実施の形態で説明したように、USBデバイス24がUSBコネクタ26Aに接続されていてもいなくても省電力モードに移行することができる。
In the
このように本第2の実施の形態に係る情報処理装置50では、情報処理装置50に既存の内蔵USBデバイス54を利用してUSBデバイス24の未接続時の省電力モードへの移行を実現しているので、上記第1の実施の形態で説明したダミーUSBデバイス26Cを設けなくても上記第1の実施の形態で説明した情報処理装置50と同様の効果を得ることができる。
As described above, the
[第3の実施の形態]
上記第2の実施の形成で説明した情報処理装置50に代えて図9に示す情報処理装置60を適用しても良い。
[Third Embodiment]
An
図9に示す情報処理装置60は、上記第2の実施の形態で説明した情報処理装置50に比べ、内蔵USBデバイス54を除去した点、並びにUSBデバイスコントローラ29及びUSB接続部53を設けた点が異なっている。
The
USBデバイスコントローラ29は、データリンク層29A及び物理層29Bを備えている。USB接続部53には外部からUSBホスト25が接続される。USB接続部53は物理層29B及びUSB接続部52に接続されている。
The
このように情報処理装置50は、USBホストコントローラ28及びUSBデバイスコントローラ29の両方を有しており、一般的にはPC及びプリンタの何れにも接続するデジタルカメラ(USBホスト)が例示できる。通常は、USB接続部52にUSBデバイス24が接続され、USB接続部53にUSBホスト25が接続されて省電力モードへの移行を可能にする。しかし、USB接続部52及びUSB接続部53の両ポートに対してUSBデバイス24及びUSBホスト25が未接続である場合、USB接続部52とUSB接続部53とを接続することにより、上記第2の実施の形態で説明した場合と同様の作用及び効果を奏することができる。
As described above, the
なお、上記各実施の形態では、第1スイッチユニット32に対して反転回路36を設けたが、第1スイッチユニット32ではなく第2スイッチユニット34に対して反転回路36を設けても良い。この場合、第1スイッチユニット32及び第2スイッチユニット34の各々に供給される検出信号の信号レベルを結果的に上記各実施の形態で説明した場合と同様になるようにすれば良い。すなわち、接続検出部26Bから出力される検出信号の信号レベルを上記各実施の形態で説明した検出信号の信号レベルと逆にするように構成すれば良い。
In each of the above embodiments, the inverting
また、上記各実施の形態では、情報処理装置10,50がUSBの規格に対応した装置であることを前提にしたので情報処理装置10,50に対してUSBデバイス24(第2の実施の形態では、USBデバイス24及び内蔵USBデバイス54)を接続する場合を例示したが、ホットプラグ機能を有するシリアルバス規格で同様の構成を持つものであれば如何なるものであっても良い。なお、この場合も情報処理装置に接続されるデバイスが情報処理装置に接続された際にそのデバイスが所定信号(上記各実施の形態で説明した差動信号に対応する信号)を出力することが前提となる。つまり、デバイスの接続先である情報処理装置が、デバイスから所定信号を情報処理装置に供給している状態で省電力条件を満足した場合にUSBホストコントローラ28に相当する部位が通常動作モードから省電力モードに移行するものであることが前提となる。
In each of the above embodiments, it is assumed that the
10 情報処理装置
24 USBデバイス
26A USBコネクタ
26B 接続検出部
26C ダミーUSBデバイス
26D 切替部
28 USBホストコントローラ
54 内部USBデバイス
DESCRIPTION OF
Claims (9)
前記擬似信号を前記制御手段に供給する供給手段と、
前記外部端子に前記外部装置が接続されている場合に前記接続信号が前記制御手段に供給されるように前記制御手段と前記外部端子とを電気的に接続した状態とすると共に前記擬似信号が前記制御手段に供給されないように前記制御手段と前記供給手段とを電気的に切断した状態とし、前記外部端子に前記外部装置が接続されていない場合に前記擬似信号が前記制御手段に供給されるように前記制御手段と前記供給手段とを電気的に接続した状態とすると共に前記接続信号が前記制御手段に供給されないように前記制御手段と前記外部端子とを電気的に接続した状態とする接続切替手段と、
を含む情報処理装置。 Control means for controlling an external device connected to an external terminal, which suppresses the amount of drive power received in a state where a connection signal output from the external device or a pseudo signal corresponding to the connection signal is supplied Control means for controlling so as to suppress the received amount when a suppression condition is satisfied;
Supply means for supplying the pseudo signal to the control means;
When the external device is connected to the external terminal, the control means and the external terminal are electrically connected so that the connection signal is supplied to the control means, and the pseudo signal is The control means and the supply means are electrically disconnected so as not to be supplied to the control means, and the pseudo signal is supplied to the control means when the external device is not connected to the external terminal. The control means and the supply means are electrically connected to each other, and the control means and the external terminal are electrically connected so that the connection signal is not supplied to the control means. Means,
An information processing apparatus including:
前記接続信号が前記制御手段に供給されるように前記外部端子と前記制御手段とが電気的に接続された第1接続状態と前記接続信号が前記制御手段に供給されないように前記外部端子と前記制御手段とが電気的に切断された第1切断状態とに切替可能な第1切替手段と、
前記擬似信号が前記制御手段に供給されるように前記供給手段と前記制御手段とが電気的に接続された第2接続状態と前記擬似信号が前記制御手段に供給されないように前記供給手段と前記制御手段とが電気的に切断された第2切断状態とに切替可能な第2切替手段と、
前記外部端子に前記外部装置が接続されている場合に前記第1接続状態及び前記第2切断状態とし、前記外部端子に前記外部装置が接続されていない場合に前記第1切断状態及び前記第2接続状態とするように前記第1切替手段及び前記第2切替手段を切替制御する切替制御手段と、
を有する請求項1に記載の情報処理装置。 The connection switching means is
A first connection state in which the external terminal and the control unit are electrically connected so that the connection signal is supplied to the control unit, and the external terminal and the control unit so that the connection signal is not supplied to the control unit. First switching means switchable to a first cutting state in which the control means is electrically disconnected;
A second connection state in which the supply unit and the control unit are electrically connected so that the pseudo signal is supplied to the control unit, and the supply unit and the control unit so that the pseudo signal is not supplied to the control unit. Second switching means capable of switching to a second cutting state in which the control means is electrically disconnected;
When the external device is connected to the external terminal, the first connected state and the second disconnected state are set. When the external device is not connected to the external terminal, the first disconnected state and the second disconnected state are set. Switching control means for switching and controlling the first switching means and the second switching means so as to be in a connected state;
The information processing apparatus according to claim 1.
前記第2切替手段は、第1論理の信号が供給された場合に前記第2接続状態とされ、第2論理の信号が供給された場合に前記第2切断状態とされ、
前記切替制御手段は、前記外部装置が前記外部端子に接続されている間、前記第1切替手段に第1論理の信号を供給すると共に前記第2切替手段に第2論理の信号を供給し、前記外部装置が前記外部端子に接続されていない間、前記第1切替手段に第2論理の信号を供給すると共に前記第2切替手段に第1論理の信号を供給することにより前記第1切替手段及び前記第2切替手段を切替制御する請求項2に記載の情報処理装置。 The first switching means is in the first connection state when a first logic signal is supplied, and is in the first disconnected state when a second logic signal is supplied,
The second switching means is in the second connection state when a first logic signal is supplied, and is in the second disconnected state when a second logic signal is supplied,
The switching control means supplies a first logic signal to the first switching means and a second logic signal to the second switching means while the external device is connected to the external terminal, While the external device is not connected to the external terminal, the first switching means is supplied by supplying a second logic signal to the first switching means and supplying a first logic signal to the second switching means. The information processing apparatus according to claim 2, wherein the second switching unit is subjected to switching control.
前記外部端子に前記外部装置が接続されていない場合に第1論理の信号を出力し、前記外部端子に前記外部装置が接続されている場合に第2論理の信号を出力する信号出力手段と、
前記信号出力手段から出力された信号を位相を保持したまま前記第2切替手段に供給すると共に前記信号出力手段から出力された信号を反転させてから前記第1切替手段に供給する信号調整供給手段と、を有する請求項3に記載の情報処理装置。 The switching control means includes
Signal output means for outputting a first logic signal when the external device is not connected to the external terminal, and outputting a second logic signal when the external device is connected to the external terminal;
A signal adjustment supply means for supplying the signal output from the signal output means to the second switching means while maintaining the phase, and inverting the signal output from the signal output means and then supplying the inverted signal to the first switching means The information processing apparatus according to claim 3.
前記外部端子に前記外部装置が接続されている場合に第1論理の信号を出力し、前記外部端子に前記外部装置が接続されていない場合に第2論理の信号を出力する信号出力手段と、
前記信号出力手段から出力された信号を位相を保持したまま前記第1切替手段に供給すると共に前記信号出力手段から出力された信号を反転させてから前記第2切替手段に供給する信号調整供給手段と、を有する請求項3に記載の情報処理装置。 The switching control means includes
Signal output means for outputting a first logic signal when the external device is connected to the external terminal, and outputting a second logic signal when the external device is not connected to the external terminal;
A signal adjusting / supplying unit that supplies the signal output from the signal output unit to the first switching unit while maintaining the phase and inverts the signal output from the signal output unit and then supplies the inverted signal to the second switching unit. The information processing apparatus according to claim 3.
前記外部端子に前記外部装置が接続されている場合に前記第1接続信号が前記制御手段に供給されるように前記制御手段と前記外部端子とを電気的に接続した状態とすると共に前記第2接続信号が前記制御手段に供給されないように前記制御手段と前記内部装置とを電気的に切断した状態とし、前記外部端子に前記外部装置が接続されていない場合に前記第2接続信号が前記制御手段に供給されるように前記制御手段と前記内部装置とを電気的に接続した状態とすると共に前記第1接続信号が前記制御手段に供給されないように前記制御手段と前記外部端子とを電気的に切断した状態とする接続切替手段と、
を含む情報処理装置。 Control means for controlling an external device connected to an external terminal and controlling the internal device when the external device is not connected to the external terminal, and a first connection signal output from the external device is supplied Control to suppress the received amount when the suppression condition for suppressing the received amount of the driving power is satisfied in a state in which the second connection signal output from the internal device is supplied. Means,
The control means and the external terminal are electrically connected so that the first connection signal is supplied to the control means when the external device is connected to the external terminal and the second terminal The control means and the internal device are electrically disconnected so that a connection signal is not supplied to the control means, and the second connection signal is controlled when the external device is not connected to the external terminal. The control means and the internal device are electrically connected so as to be supplied to the control means, and the control means and the external terminal are electrically connected so that the first connection signal is not supplied to the control means. A connection switching means for disconnecting the connection,
An information processing apparatus including:
前記外部端子に前記外部装置が接続されていない状態で前記抑制条件を満足した場合にも前記受給量を抑制するように、前記外部装置に相当する装置と前記制御手段とを電気的に接続した状態とすると共に前記制御手段と前記外部端子とを電気的に切断した状態とする消費電力抑制方法。 When the control means for controlling the external device connected to the external terminal satisfies the suppression condition for suppressing the amount of drive power received by the control means in a state where the external device is connected to the external terminal, the control means In order to suppress the received amount, the control unit and the external terminal are electrically connected and the device corresponding to the external device and the control unit are electrically disconnected,
A device corresponding to the external device and the control means are electrically connected so as to suppress the received amount even when the suppression condition is satisfied when the external device is not connected to the external terminal. A power consumption suppression method that sets the control means and the external terminal in an electrically disconnected state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012026659A JP5952019B2 (en) | 2012-02-09 | 2012-02-09 | Information processing apparatus, semiconductor device, and power consumption suppression method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012026659A JP5952019B2 (en) | 2012-02-09 | 2012-02-09 | Information processing apparatus, semiconductor device, and power consumption suppression method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013164691A true JP2013164691A (en) | 2013-08-22 |
JP5952019B2 JP5952019B2 (en) | 2016-07-13 |
Family
ID=49176013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012026659A Active JP5952019B2 (en) | 2012-02-09 | 2012-02-09 | Information processing apparatus, semiconductor device, and power consumption suppression method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5952019B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019079132A (en) * | 2017-10-20 | 2019-05-23 | セイコーエプソン株式会社 | Circuit device, electronic device and cable harness |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000298538A (en) * | 1999-04-14 | 2000-10-24 | I-O Data Device Inc | Interface device |
JP2005182385A (en) * | 2003-12-18 | 2005-07-07 | Seiko Epson Corp | Physical layer circuit, data transfer controller and electronic equipment |
JP2009020861A (en) * | 2007-06-12 | 2009-01-29 | Renesas Technology Corp | Processing device and clock control method |
-
2012
- 2012-02-09 JP JP2012026659A patent/JP5952019B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000298538A (en) * | 1999-04-14 | 2000-10-24 | I-O Data Device Inc | Interface device |
JP2005182385A (en) * | 2003-12-18 | 2005-07-07 | Seiko Epson Corp | Physical layer circuit, data transfer controller and electronic equipment |
JP2009020861A (en) * | 2007-06-12 | 2009-01-29 | Renesas Technology Corp | Processing device and clock control method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019079132A (en) * | 2017-10-20 | 2019-05-23 | セイコーエプソン株式会社 | Circuit device, electronic device and cable harness |
Also Published As
Publication number | Publication date |
---|---|
JP5952019B2 (en) | 2016-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9086966B2 (en) | Systems, apparatuses, and methods for handling timeouts | |
US10083147B2 (en) | Apparatuses and methods for multilane universal serial bus (USB2) communication over embedded universal serial bus (eUSB2) | |
EP3274855B1 (en) | Selectively enabling first and second communication paths using a repeater | |
US9753529B2 (en) | Systems, apparatuses, and methods for synchronizing port entry into a low power status | |
US9405718B2 (en) | Leveraging an enumeration and/or configuration mechanism of one interconnect protocol for a different interconnect protocol | |
US10289589B2 (en) | Apparatuses to resolve roles for dual role serial bus devices | |
CN102023256B (en) | Power measurement techniques of system-on-chip (SOC) | |
US10860522B2 (en) | Method and apparatus for controlling USB-C connectors on system with multiple host controllers | |
US11263165B2 (en) | Apparatuses for periodic universal serial bus (USB) transaction scheduling at fractional bus intervals | |
US11231937B2 (en) | Autonomous host detection for communication port management | |
US11451067B2 (en) | Method, apparatus and system to enhance a device policy manager to manage devices based on battery condition | |
US20180173666A1 (en) | APPARATUSES AND METHODS TO COUPLE AN EMBEDDED UNIVERSAL SERIAL BUS (eUSB) CIRCUIT TO A UNIVERSAL SERIAL BUS (USB) TRANSCEIVER INTERFACE CIRCUIT | |
KR101487181B1 (en) | Incorporating an independent logic block in a system-on-a-chip | |
US10705594B2 (en) | Power management system | |
US10873525B2 (en) | Dynamic asymmetric communication path allocation | |
JP5952019B2 (en) | Information processing apparatus, semiconductor device, and power consumption suppression method | |
US20220121594A1 (en) | Soc architecture to reduce memory bandwidth bottlenecks and facilitate power management | |
US20220199573A1 (en) | Modular low latency electrical sequence for die-to-die interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5952019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |