JP2013162056A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2013162056A
JP2013162056A JP2012024700A JP2012024700A JP2013162056A JP 2013162056 A JP2013162056 A JP 2013162056A JP 2012024700 A JP2012024700 A JP 2012024700A JP 2012024700 A JP2012024700 A JP 2012024700A JP 2013162056 A JP2013162056 A JP 2013162056A
Authority
JP
Japan
Prior art keywords
electrode
film transistor
thin film
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012024700A
Other languages
English (en)
Inventor
Kaname Ito
歌奈女 伊藤
Satoshi Shibata
聡 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012024700A priority Critical patent/JP2013162056A/ja
Publication of JP2013162056A publication Critical patent/JP2013162056A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】基板やゲート絶縁膜などのポリマー上に金属を成膜すると、ポリマー内に金属が入り込み、ダメージ層が出来るため、そこからリークパスが形成され、特性低下が起きる。また、電極のテーパー角が一定しないなど加工性にも問題がある。
【解決手段】本発明の薄膜トランジスタは、基板、ゲート電極、ゲート絶縁膜、半導体層、ソース及びドレイン電極を備え、有機材料で構成された基板及びゲート絶縁膜にイオンビームを照射することで形成される、低抵抗の変質層を電極として使用する。
【選択図】図1

Description

本発明はフレキシブル、ベンダブルデバイスである薄膜トランジスタに関するもので、特にポリマーにイオン注入をすることで導電性を持たせ、それを電極に使用した薄膜トランジスタ、及びその製造方法に関するものである。
従来技術として、フレキシブル用薄膜トランジスタ、CMOS、センサー等の電極は、Si系や他の化合物半導体と同様に、金属をスパッタまたは抵抗加熱蒸着やEB蒸着などで成膜し、その後フォトリソグラフィーを用いてパターニングを行い、電極を形成する技術が主に用いられてきた。
また、銀のナノペーストインクを代表とする金属ナノ粒子ペーストをインクジェットで成膜し、その後加熱処理することで電極形成をする方法も提案されている。
また別の研究では、カーボンナノチューブにイオン液体を混合したインクを作成し、特殊なインクジェット装置を開発して、微細な電極パターンを形成する研究も報告されている。
図10は代表的な有機薄膜トランジスタ(TFT)の断面を模式的に示すものである(非特許文献1)。
基板91上にゲート電極93、およびゲート絶縁膜92を形成した後に、ゲート絶縁膜92上にわずかな間隙で隣接させたソース及びドレイン電極94を形成し、その間に有機半導体層54を形成した積層配置した構造となっている。ゲート電極93に印加する電圧により有機半導体層54の導電率が変化することから、ゲート電圧を調整することによりソース及びドレイン電極94間の電流を制御することができる。ゲート電極93、ソース及びドレイン電極94は、金属で形成されている。
特開2007−12815号公報
T. Lee et al., Adv. Mater., 2005 17 2180 T. Sekitani et al., Nature Mater., 8 (2009) 494 S. Shibata et al. IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, VOL. 24, NO. 3, 8 (2011) 455 T.Sekitani, et al., Science, 321(2008) 1468
しかしながら、前記従来の構成では、有機物で出来たゲート絶縁膜や基板上にスパッタやEB蒸着などの物理蒸着法で金属膜を成膜する方法を用いるため、金属粒子の持つエネルギーが高く、その高いエネルギーによって有機物の結合が切れ、金属が有機膜の中に入り、電荷が膜の中に入るといったダメージ層が形成される。その結果有機層にリークパスが形成されるためにデバイス特性の低下を招くという課題を有していた。
また、低ダメージ法として用いられている金属ナノペーストをインクジェット法で成膜をし、その後加熱処理によって電極を形成する方法がある。この方法では、微細加工が難しく、また電極のエッジのパターンがきれいに得られないという加工性の課題がある。
さらに加熱処理の温度によって、ナノペーストが金属としての電導度を得られないか、または高温にすると下地のポリマーのガラス転移温度を超えてしまい、ナノペーストと有機界面が混合するという課題を有していた。
一方、フォトレジスト等の有機材料に荷電粒子を照射(Siプロセスではイオン注入)することで、有機材料中の分子結合が結合エネルギーの小さいところから切断され、カーボンのラジカルが生成される。照射量を増加させていく過程の中で、最終的にそのカーボンラジカル同士の結合比率か高まり、炭化層(変質層)が形成されることが明確にされつつある(非特許文献3)。Si半導体プロセスにおいては、フォトレジストはイオン注入後、除去する必要がある。そのため有機材料上に形成される変質層は、除去性を悪化させる主要因とみなされ、その除去法の検討が盛んに行われてきた。
本発明は、前記従来の課題を解決するもので、有機層にダメージを与える金属を用いることなく電極を提供することを目的とする。
前記従来の課題を解決するために、本発明のフレキシブル、ベンダブルデバイスの薄膜トランジスタは、荷電粒子を有機材料に照射することで形成される変質層を電極として使用する。
本構成によって、基板やゲート絶縁膜に用いたポリマーなどの有機層をそのまま電極として使用できる。
本発明の荷電粒子照射することで形成される変質層を電極として用いることで、基板やゲート絶縁膜に用いたポリマーをそのまま電極としても使用することが出来るため、有機層にダメージ層が出来ず、また金属の成膜・パターニングや、金属を含む溶液をインクジェットプリンタで新たにパターニングする工程が省くことができる。そのため簡便なプロセスで高性能なフレキシブル、ベンダブルデバイスを提供することが出来る。
実施形態1における有機材料、ポリマー中の電極の形成方法を示す図 変質層膜厚(電極)のイオン注入(荷電粒子)エネルギー依存性を示す図 変質層の電圧電流測定方法を示す図 変質層の電圧−電流特性の図 本発明の実施の形態1におけるフレキシブル薄膜トランジスタの製造方法を示す図、(a)はフォトレジストを塗布する図、(b)はゲート電極を形成する図、(c)は有機ゲート絶縁膜を形成する図、(d)はレジストを塗布する図、(e)はイオン注入により変質層のソース電極、ドレイン電極を形成する図、(f)は変質していないレジストを除去する図、(g)は半導体層を成膜する図 本発明の実施の形態1におけるフレキシブル薄膜トランジスタの図 本発明の実施の形態2におけるフレキシブル薄膜トランジスタの図 本発明の実施の形態3におけるフレキシブル薄膜トランジスタの図 本発明の実施の形態4におけるフレキシブル薄膜トランジスタの図 従来のフレキシブル薄膜トランジスタの図
以下本発明の実施の形態について、図面を参照しながら説明する。
図1は、本発明の実施形態1における有機材料、ポリマー中の電極の形成方法である。ポリマーとは、1種または数種の原子あるいは原子団が互いに多く繰り返し連結し、主骨格(主鎖)が炭素から出来ていることを特徴とする分子からなる物質のことである。ポリマーを更に詳述すれば、有機半導体に用いられる高分子系の材料で、分子量が1000以上を意味する。
図1において、有機材料あるいはポリマーで構成された基板11上に荷電粒子12を照射することで、変質層13が形成される。
この変質層13の物理的特性は、照射する荷電粒子12の種類や、照射条件(照射量、照射エネルギー)に依存する。
図2に変質層13の膜厚のイオン注入(荷電粒子)エネルギー依存性を示す。
図2はSi基板上に塗布された厚い有機膜11であるフォトレジスト上の変質層13を、SAICAS(Surface And Interfacial Cutting Analysis System)法、及び分光エリプソメトリ(SE)で測定したものである。
入量は全てのサンプルで5E15/cm2、イオン種はAs、P、Bの3種類である。注入エネルギーはAsが20keV〜50keV、Pが25keV〜50keV、Bが9keVである。注入不純物は同一注入エネルギーでも原子の大きさに依存して進入深さが変わる。そこで、グラフの横軸はそれぞれのイオン種の各エネルギーにおける平均飛程(Proiect Range:Rp)に換算している。
△はPイオンで、SAICASで測定したデータ、黒塗りの三角印はPイオンで、分光エリプソメトリ(SE)で測定したデータを示す。□はAsイオンで、SAICASで測定したデータ、■はAsイオンで、分光エリプソメトリ(SE)で測定したデータを示す。○はBイオンで、SAICASで測定したデータを示す。
分光エリプソメトリ(SE)で測定した、Pイオンの黒塗りの三角印のデータ、Asイオンの■のデータは、初期の膜厚からの収縮率を考慮した数値としている。収縮率は約75%〜90%の範囲である。
本データのフォトレジストは、KrFレジストを用いたが、本発明の適用はこれに限定されるものではない。近似曲線21に示すように変質層13の膜厚は、イオン注入エネルギーに強く依存するため、この厚みはイオン注入エネルギーにより簡単に制御することができる。
例えば、Asイオンを有機材料上12に加速エネルギー40keVで照射量5×1015/cm2で照射した場合、有機材料表面に約100nmの膜厚の変質層13が形成される。この数値は、図2においては、加速エネルギー40keVを平均飛程Rpに換算して、約60nmの点に該当する。
図2において、3種のイオンP、As、Bの測定値がほぼ同一のリニアな直線上に示されており、変質層の膜厚とイオン注入エネルギーとの相関性は、平均飛程Rpに換算するとイオン種に依らないことが分かる。ただしイオン種により臨界注入量や、変質に伴う収縮率が異なる(非特許文献3を参照)。
図3に示すナノプローブを用いて測定した、変質層13の電圧−電流特性の結果を図4に示す。荷電粒子の照射条件はAs、40keV、5×1015/cm2である。測定の具体的イメージを図3に示す。シリコン基板31上に塗布したフォトレジスト11上に形成された変質層13の表面に、プローブ32を直接接触させて測定をおこなった。図4の直線41より、電流に依存して電圧がリニアに増加していることが分かる。この結果は完全な絶縁体であるフォトレジストの表面が、導電体に変化したことを示している。さらにこの測定結果を基にシート抵抗を算出すると2×10〜6×10Ωとなり、カーボン材料のシート抵抗値とほぼ一致している。このことより、表面の変質層13は完全な炭化層であることがわかる。更に、シート抵抗の抵抗値とほぼ一致する低い抵抗値を示すことに基づき、変質層13を低抵抗変質層13と記述する。本明細書において、低抵抗は絶縁体ではないという広い意味で用いている。一般的には、絶縁体の定義としては、抵抗率が10Ω・m以上となる。
(実施の形態1)
図5(a)〜図5(g)を用いて、本発明のフレキシブル薄膜トランジスタを形成するフローを説明する。
図5(a)において、ポリイミドなど高熱耐性ポリマーからなる有機基板51上に、フォトレジストを100〜200nm、塗布する。
図5(b)において、上述したイオン注入の方法により低抵抗変質層(第1の低抵抗変質層)を形成し、ゲート電極52を作成する。
図5(c)において、変質層によるゲート電極52の上に、誘電率が2以上のクロスリンクタイプのポリマー(架橋性ポリマー)を200〜400nm、塗布することで有機ゲート絶縁膜53を形成する。
図5(d)において、有機ゲート絶縁膜53の上部へレジストを100nm、塗布する。
図5(e)において、上述したイオン注入の方法で、低抵抗変質層(第2の低抵抗変質層)によるソース電極55及びドレイン電極55を作成する。
図5(f)において、変質していないレジストを除去する。
図5(g)において、半導体層54を、抵抗加熱蒸着法で低分子系有機膜、または高分子系ポリマー膜をスピンコート法またはインクジェット法で50nm、成膜することで、薄膜トランジスタを作成した。
図6に、図5(a)〜図5(g)のプロセスを用いて作成した薄膜トランジスタの全体構成を示す。半導体層は有機物でなくても良く、無機酸化物をスパッタで成膜することで作成しても良い。薄膜トランジスタのチャネル幅Wおよびチャネル長Lは、それぞれ10mm、および10mmとした。
ソース電極及びドレイン電極間の抵抗Rspを式1から求めることができる。
sp=(2ρ/πW)ln(0.75(x/x)) (式1)
ここでρは抵抗率、Wはチャンネル幅、xは接合の深さ、xはコンダクタンスの長さを表している。深さが十分に深いため式1の抵抗率ρは無視できる。今回の実施例1では、Wは10mmであり、一般的にx/x?40と見積もれるので、Rspは2.2x10Ωとなる。
図4から求められるシート抵抗は2.0x10Ω/□〜6.0x10Ω/□となり、W,Lを10mmとすると2.0x10Ω〜6.0x10Ωであり、式1から導きだされるRsp=2.2x10Ωを達成することができる。
以上説明したように、イオン注入エネルギーを変化させることにより低抵抗の変質層の膜厚を簡便かつ高精度に制御し、変質層を電極に用いることが可能となる。本実施の形態において、ポリマーは2種類を使用したが、このポリマーは同じポリマーであっても構わない。
(実施の形態2)
図7は、本発明の実施の形態2の薄膜トランジスタの図である。図2において、有機基板51上に実施の形態1の低抵抗変質層によるゲート電極52を作成する。ゲート電極52の上に有機ゲート絶縁膜53を形成する。有機ゲート絶縁膜53に荷電粒子を照射することで、低抵抗変質層によるソース電極55及びドレイン電極55を形成した後、半導体層54を成膜した薄膜トランジスタを構成している。実施の形態1における変質層によるゲート電極52に加えて、本実施の形態2においては、変質層によるソース電極55及びドレイン電極55を、有機層に荷電粒子を照射することで容易にかつ高精度に作成することが可能である。
(実施の形態3)
図8は、本発明の実施の形態3の薄膜トランジスタの図である。実施の形態3の薄膜トランジスタは、実施の形態1、2の薄膜トランジスタとは、ゲート電極に対するソース電極とドレイン電極の物理的位置が、上下逆向きになっている。
図8において、有機基板51上に有機層を形成し、そこに荷電粒子を照射して実施の形態1で説明した低抵抗変質層によるソース電極55及びドレイン電極55を作成する。次に、半導体層54をソース電極55、ドレイン電極55の間に形成し、その上に有機ゲート絶縁膜53を作成する。さらに有機ゲート絶縁膜53に荷電粒子を照射することで、変質層によるゲート電極52を形成する。実施の形態1あるいは2で定義した、第1の低抵抗変質層はゲート電極52対応したが、本実施の形態3では、第1の低抵抗変質層はソース電極55及びドレイン電極55に対応する。同様に、実施の形態1あるいは2では、第2の低抵抗変質層は、ソース電極55及びドレイン電極55に対応したが、本実施の形態3では、ゲート電極52に対応する。
(実施の形態4)
図9は、本発明の実施の形態4の薄膜トランジスタの図である。実施の形態4の薄膜トランジスタは、実施の形態1のゲート電極52が、有機基板51に埋め込まれた構造となっている。図9において、有機基板51上に荷電粒子を照射し、実施の形態1で説明した変質層によるゲート電極52を作成する。ゲート電極52の上に、有機ゲート絶縁膜53を形成し、有機ゲート絶縁膜53に荷電粒子を照射することで変質層によるソース電極55及びドレイン電極55を形成する。最後に、半導体層54を成膜して、薄膜トランジスタを形成する。変質層によるゲート電極52、ソース電極55、及びドレイン電極55は有機層に荷電粒子を照射することで容易にかつ高精度に作成することが可能である。
なお、低抵抗の変質層を形成するのに、有機材料にイオン注入(荷電粒子)。
本発明のイオン注入により変質層を形成し、導電性を持たせたポリマーを用いた電極を持つデバイスは、今後発展していくフレキシブル、ベンダブルデバイスの電極等として有用である。またそれらを応用してフレキシブルディスプレイを始めとした、フレキシブルセンサーなど様々なフレキシブルデバイス等の用途にも応用できる。さらに、電極形成時のプロセスが簡便となるため大幅なコスト削減となるため、産業上利用する価値はかなり高い。
11 有機材料基板
12 荷電粒子
13 変質層
21 近似曲線
31 シリコン基板
32 プローブ
41 直線
51 有機基板
52 変質層ゲート電極
53 有機ゲート絶縁膜
54 半導体層
55 変質層ソース電極及びドレイン電極
91 基板
92 ゲート絶縁膜
93 ゲート電極
94 ソース電極及びドレイン電極

Claims (11)

  1. 有機材料からなる層にビーム照射を行うことにより形成される、低抵抗変質層から構成された電極を備えた、薄膜トランジスタ。
  2. 前記ビーム照射は、イオンビーム照射、電子ビーム照射、レーザ照射のいずれか1つである、請求項1記載の薄膜トランジスタ。
  3. 前記有機材料は、ポリマーである、請求項1記載の薄膜トランジスタ。
  4. 有機材料からなる基板上にビームを部分的に照射し、形成される第1の低抵抗変質層から構成したゲート電極と、
    前記ビームが照射されていない部分から構成される基板と、
    前記ゲート電極と、前記ビームを照射されていない基板との上部にポリマーを塗布し、形成したゲート絶縁膜と、
    前記ゲート絶縁膜上に架橋性ポリマー、レジストを順に塗布した後、部分的にビームを照射して第2の低抵抗変質層を形成し、前記ビームが照射されていないレジストを除去し、前記第2の低抵抗変質層から構成したソース電極及びドレイン電極と、
    前記ゲート絶縁膜上で、前記ソース電極及びドレイン電極間に形成した半導体層と、
    を備えた薄膜トランジスタ。
  5. 有機材料からなる基板上にビームを部分的に照射し、形成される第1の低抵抗変質層から構成したゲート電極と、
    前記ビームが照射されてない部分から構成される基板と、
    前記ゲート電極と、前記ビームを照射されていない基板との上部にポリマーを塗布し、形成したゲート絶縁膜と、
    前記ゲート絶縁膜上に、部分的にビームを照射して第2の低抵抗変質層を形成し、前記第2の低抵抗変質層から構成したソース電極及びドレイン電極と、
    前記ゲート絶縁膜および前記ソース電極及びドレイン電極上に形成した半導体層と、
    を備えた薄膜トランジスタ。
  6. 有機材料からなる基板上にビームを部分的に照射し、形成される第1の低抵抗変質層から構成したソース電極及びドレイン電極と、
    前記ビームが照射されてない部分から構成される基板と、
    前記ソース電極及びドレイン電極間に形成した半導体層と、
    前記ソース電極及びドレイン電極、及び半導体層の上部にポリマーを塗布し、形成したゲート絶縁膜と、
    前記ゲート絶縁膜上に、部分的にビームを照射して第2の低抵抗変質層を形成し、前記第2の低抵抗変質層から構成したゲート電極と、
    を備えた薄膜トランジスタ。
  7. 前記ビーム照射は、イオンビーム照射、電子ビーム照射、レーザ照射のいずれか1つである、請求項4、5,6のいずれか1つに記載の薄膜トランジスタ。
  8. 前記有機材料は、ポリマーである、請求項4、5,6のいずれか1つに記載の薄膜トランジスタ。
  9. 薄膜トランジスタの製造方法であって、
    有機材料からなる基板上にビームを部分的に照射し、形成される第1の低抵抗変質層からゲート電極を作成するステップと、
    前記ゲート電極と、前記ビームを照射されていない基板との上部にポリマーを塗布し、ゲート絶縁膜を作成するステップと、
    前記ゲート絶縁膜上に架橋性ポリマー、レジストを順に塗布するステップと、
    前記ゲート絶縁膜に部分的にビームを照射し、形成される第2の低抵抗変質層からソース電極及びドレイン電極を作成するステップと、
    前記ゲート絶縁膜上で、前記ソース電極及びドレイン電極間に半導体層を形成するステップと、
    を備えた薄膜トランジスタの製造方法。
  10. 前記ビーム照射は、イオンビーム照射、電子ビーム照射、レーザ照射のいずれか1つである、請求項9記載の薄膜トランジスタの製造方法。
  11. 前記有機材料は、ポリマーである、請求項9記載の薄膜トランジスタの製造方法。
JP2012024700A 2012-02-08 2012-02-08 薄膜トランジスタ及びその製造方法 Pending JP2013162056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012024700A JP2013162056A (ja) 2012-02-08 2012-02-08 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012024700A JP2013162056A (ja) 2012-02-08 2012-02-08 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013162056A true JP2013162056A (ja) 2013-08-19

Family

ID=49174041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012024700A Pending JP2013162056A (ja) 2012-02-08 2012-02-08 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013162056A (ja)

Similar Documents

Publication Publication Date Title
Lee et al. Modification of electronic properties of graphene with self-assembled monolayers
KR102144995B1 (ko) 그래핀 나노포어를 포함하는 나노포어 소자 및 그 제조 방법
US7015142B2 (en) Patterned thin film graphite devices and method for making same
US8497499B2 (en) Method to modify the conductivity of graphene
Passi et al. Ultralow specific contact resistivity in metal–graphene junctions via contact engineering
Kumar et al. Full-range electrical characteristics of WS2 transistors
Jeong et al. Electrical characterization of a-InGaZnO thin-film transistors with Cu source/drain electrodes
CN104272461B (zh) 用于增加金属氧化物半导体层的电导率的方法
US20140138623A1 (en) Transistors from vertical stacking of carbon nanotube thin films
Poddar et al. Resist-free lithography for monolayer transition metal dichalcogenides
CN103258850A (zh) 一种石墨烯纳米带场效应晶体管及其制备方法
Yun et al. Stencil nano lithography based on a nanoscale polymer shadow mask: Towards organic nanoelectronics
Wang et al. Dip-pen nanolithography of electrical contacts to single graphene flakes
CN107078164A (zh) 薄膜晶体管及其制造方法
Peng et al. Probing the electronic structure at semiconductor surfaces using charge transport in nanomembranes
Peng et al. How Do Contact and Channel Contribute to the Dirac Points in Graphene Field‐Effect Transistors?
Zhang et al. High-resolution inkjet-printed oxide thin-film transistors with a self-aligned fine channel bank structure
Procházka et al. X-ray induced electrostatic graphene doping via defect charging in gate dielectric
CN105609636B (zh) 定向单壁碳纳米管阵列为沟道的场效应晶体管及制作方法
US10418490B2 (en) Field effect transistor and manufacturing method thereof
Ditshego et al. Effects of surface passivation on top-down ZnO nanowire transistors
Du et al. Amorphous In-Ga-Zn-O thin-film transistors fabricated by microcontact printing
KR102189495B1 (ko) 나노소재의 무전극 전자이동도 측정장치, 나노소재의 무전극 정공이동도 측정장치, 나노소재의 무전극 전자이동도 측정방법 및 나노소재의 무전극 정공이동도 측정방법
CN106653854A (zh) 超短沟道晶体管及其制造方法
JP2013162056A (ja) 薄膜トランジスタ及びその製造方法