JP2013161890A - Resistance substrate and manufacturing method therefor - Google Patents

Resistance substrate and manufacturing method therefor Download PDF

Info

Publication number
JP2013161890A
JP2013161890A JP2012021303A JP2012021303A JP2013161890A JP 2013161890 A JP2013161890 A JP 2013161890A JP 2012021303 A JP2012021303 A JP 2012021303A JP 2012021303 A JP2012021303 A JP 2012021303A JP 2013161890 A JP2013161890 A JP 2013161890A
Authority
JP
Japan
Prior art keywords
pattern
substrate
insulating
pair
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012021303A
Other languages
Japanese (ja)
Other versions
JP5787362B2 (en
Inventor
Osamu Kadokawa
修 角川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2012021303A priority Critical patent/JP5787362B2/en
Priority to CN201210566790.0A priority patent/CN103247400B/en
Publication of JP2013161890A publication Critical patent/JP2013161890A/en
Application granted granted Critical
Publication of JP5787362B2 publication Critical patent/JP5787362B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a resistance substrate having excellent micro linearity characteristics, and to provide a manufacturing method therefor.SOLUTION: On an insulation substrate 11, a resistor pattern 12 on which a slider BR slides and a collector pattern 13 are provided with a space between one other, and a pair of conductive electrode patterns 14 are formed, respectively, at both ends of the resistor pattern 12. In such a resistance substrate 1, the resistance substrate 1 includes an insulation pattern 15 provided on the insulation substrate 11 so as to connect the pair of conductive electrode patterns 14. Both ends of the insulation pattern 15 are superimposed on the pair of conductive electrode patterns 14, and the resistor pattern 12 is laminated on the insulation pattern 15 and the exposed parts 14a of the pair of conductive electrode patterns 14 exposed from the insulation pattern 15.

Description

本発明は、抵抗基板およびその製造方法に関し、特に、マイクロリニアリティ特性の優れた抵抗基板およびその製造方法に関するものである。   The present invention relates to a resistance substrate and a manufacturing method thereof, and more particularly to a resistance substrate having excellent microlinearity characteristics and a manufacturing method thereof.

位置検出用のセンサとして、可変抵抗式のセンサが用いられている。昨今、各種電気機器においてより細かな制御を行なう為に、従来よりも位置検出精度の良いセンサが求められている。   A variable resistance sensor is used as a position detection sensor. In recent years, in order to perform finer control in various electric devices, a sensor with higher position detection accuracy than before has been demanded.

従来よりも位置検出精度の良い位置検出用のセンサを実現する為に、微小信号領域における出力の直線性であるマイクロリニアリティ特性の良い抵抗基板が求められている。   In order to realize a position detection sensor with better position detection accuracy than before, there is a demand for a resistance substrate with good micro linearity characteristics, which is linearity of output in a minute signal region.

ここで、マイクロリニアリティ特性について、図7を用いて説明する。図7は、マイクロリニアリティ特性を説明するためのグラフであり、直線的なスライド動作が可能なスライド型のセンサの場合について説明する。   Here, the micro linearity characteristic will be described with reference to FIG. FIG. 7 is a graph for explaining the micro linearity characteristic, and a case of a slide type sensor capable of linear sliding operation will be described.

可変抵抗式の位置検出用のセンサは、基板上に直線状に印刷形成された抵抗体の上を、金属板からなる摺動子が摺動する構造をしている。一般的な使い方として、抵抗体の両端に定格電圧を印加し、摺動子の摺動位置によって変化する出力電圧を摺動子から取り出す使い方が多い。また、出力電圧の特性は、摺動子の移動量に比例して変化する特性のものが多く、図7においても、そのような特性の例で示している。   The variable resistance type position detection sensor has a structure in which a slider made of a metal plate slides on a resistor printed and formed linearly on a substrate. As a general usage, there are many usages in which a rated voltage is applied to both ends of a resistor and an output voltage that varies depending on the sliding position of the slider is taken out of the slider. Further, many output voltage characteristics change in proportion to the amount of movement of the slider, and FIG. 7 also shows examples of such characteristics.

図7に示すグラフでは、抵抗体パターンでの摺動子の摺動方向の長さLに対して定格電圧Vinを印加し、抵抗体パターン上を摺動する摺動子からの出力Vを縦軸に示し、抵抗体パターン上での摺動子の位置Xを横軸に示したものである。抵抗体の抵抗率が位置によらず一定であるという前提のもとでは、摺動子が抵抗体上の任意の点からΔXだけ移動したときの出力変化はVin/Lなる傾きを有する理想直線Pで示されるはずである。   In the graph shown in FIG. 7, the rated voltage Vin is applied to the length L in the sliding direction of the slider in the resistor pattern, and the output V from the slider sliding on the resistor pattern is expressed in the vertical direction. The horizontal axis represents the position X of the slider on the resistor pattern. Under the assumption that the resistivity of the resistor is constant regardless of position, the output change when the slider moves by ΔX from an arbitrary point on the resistor is an ideal straight line having a slope of Vin / L. Should be indicated by P.

理想直線Pにおいては、摺動子がA点からB点までΔXだけ移動した場合の基準出力変位はΔV=(ΔX/L)×Vinと表すことができるが、実際の出力Sは理想直線Pから外れる。次式に示すように、マイクロリニアリティ特性は、点A、Bでの実際の出力VA、VBの出力差VB−VAから基準出力変位の差分を求め、この差を印加電圧Vinに対する百分率で求めたものとして規定される。マイクロリニアリティ特性は0%に近いほど高精度である。また、高性能を要求される位置センサでは、実際の出力Sが理想直線Pに近い特に優れたマイクロリニアリティ特性が望まれる。   In the ideal straight line P, the reference output displacement when the slider moves by ΔX from the point A to the point B can be expressed as ΔV = (ΔX / L) × Vin, but the actual output S is the ideal straight line P. Deviate from. As shown in the following equation, the micro linearity characteristic was obtained by calculating the difference of the reference output displacement from the output difference VB−VA of the actual outputs VA and VB at the points A and B, and this difference was obtained as a percentage with respect to the applied voltage Vin. It is defined as a thing. The micro linearity characteristic is more accurate as it approaches 0%. In a position sensor that requires high performance, a particularly excellent micro linearity characteristic in which the actual output S is close to the ideal straight line P is desired.

ただし、
VA:摺動子が抵抗体上の点Aにあるときの出力値
VB:摺動子が抵抗体上の点Bにあるときの出力値
Vin:抵抗体長さL方向への印加電圧
ΔX:点A、B間の距離
L :抵抗体長さ
However,
VA: Output value when the slider is at point A on the resistor VB: Output value when the slider is at point B on the resistor Vin: Applied voltage in the resistor length L direction ΔX: Point Distance between A and B L: Resistor length

次に、図8に示すような円弧形状に形成された抵抗体に摺動子が回転可能に装着される回転型のセンサの場合のマイクロリニアリティは次式のように定義されるが、その考え方は前記スライド型のセンサと同様である。図8は回転型のセンサの場合の抵抗基板を示す図である。   Next, micro linearity in the case of a rotary sensor in which a slider is rotatably mounted on a resistor formed in an arc shape as shown in FIG. 8 is defined as the following equation. Is similar to the slide type sensor. FIG. 8 is a diagram showing a resistance substrate in the case of a rotary sensor.

ただし、
Vin:印加電圧
ΔV:測定間の出力電圧差(=VB−VA)
Θ:電極間の角度
Δθ:∠Aと∠B間の角度差(測定パターン間角度)
However,
Vin: Applied voltage ΔV: Output voltage difference between measurements (= VB−VA)
Θ: Angle between electrodes Δθ: Angle difference between ∠A and ∠B (angle between measurement patterns)

従来の抵抗基板としては、下記の特許文献1に記載の抵抗基板が知られている。   As a conventional resistance substrate, a resistance substrate described in Patent Document 1 below is known.

以下、図9を用いて、特許文献1に記載の抵抗基板について説明する。図9は、抵抗基板100を示す図である。   Hereinafter, the resistance substrate described in Patent Document 1 will be described with reference to FIG. FIG. 9 is a view showing the resistance substrate 100.

特許文献1に記載のセンサに使用されている抵抗基板100は、図9に示すように、絶縁性を有した絶縁基板110の上面に、抵抗体120および集電体130が絶縁基板110の長手方向にそって平行に延設して印刷配置されており、それぞれ一端部には端子部150が配設されている。   As shown in FIG. 9, the resistance substrate 100 used in the sensor described in Patent Document 1 has a resistor 120 and a current collector 130 on the top surface of the insulating substrate 110 having an insulating property. The terminals 150 are arranged so as to extend in parallel along the direction, and a terminal portion 150 is provided at one end portion.

抵抗体120の他端部からはリードパターン140が延設され、リードパターン140は抵抗体120を挟んで集電体130と反対側に抵抗体120および集電体130と平行に印刷配置されている。   A lead pattern 140 is extended from the other end of the resistor 120, and the lead pattern 140 is printed and arranged in parallel to the resistor 120 and the current collector 130 on the opposite side of the current collector 130 with the resistor 120 interposed therebetween. Yes.

また、リードパターン140の一端部には端子部150が配設されている。   A terminal portion 150 is disposed at one end of the lead pattern 140.

抵抗体120、集電体130およびリードパターン140の一端部に配設された端子部150は絶縁基板110の下面側へ導出されている。   The terminal portion 150 disposed at one end of the resistor 120, the current collector 130, and the lead pattern 140 is led out to the lower surface side of the insulating substrate 110.

特開2010−45242号公報JP 2010-45242 A

特許文献1に記載の抵抗基板100は、従来求められている位置検出精度であれば位置検出用のセンサの抵抗基板として問題なく使用できる。   The resistance substrate 100 described in Patent Document 1 can be used without any problem as a resistance substrate of a position detection sensor as long as the position detection accuracy is conventionally required.

しかしながら、従来よりも検出精度の良い位置検出が求められるセンサに用いると、抵抗基板100では満足できる位置検出精度が得られない。   However, if it is used for a sensor that requires position detection with higher detection accuracy than conventional ones, the resistance substrate 100 cannot achieve satisfactory position detection accuracy.

これは、絶縁基板110の上面が平滑でない為、その表面に抵抗体120を直接印刷配置すると、絶縁基板110の上面の凹凸の影響で、センサの微小信号領域での出力に乱れが表れる(マイクロリニアリティ特性が悪くなる)ためである。   This is because the upper surface of the insulating substrate 110 is not smooth, and if the resistor 120 is printed and arranged directly on the surface, the output in the minute signal region of the sensor is disturbed due to the unevenness of the upper surface of the insulating substrate 110 (micrometers). This is because the linearity characteristics deteriorate.

そこで、絶縁基板110の表面の凹凸の影響を無くすために、本出願人は、抵抗基板100の改善を試みた。以下、改善案について図10を用いて説明する。図10は抵抗基板100の改善案を示す図である。なお、図9で示した抵抗基板100と改善案とでは構造が違うが、容易に比較できるように、図10においても抵抗基板を抵抗基板100と記すとともに、同様の機能を持つ部位については図9で用いた名称および附番を用いている。   Therefore, in order to eliminate the influence of the unevenness of the surface of the insulating substrate 110, the present applicant tried to improve the resistance substrate 100. Hereinafter, the improvement plan will be described with reference to FIG. FIG. 10 is a diagram showing an improvement plan for the resistance substrate 100. Although the resistance substrate 100 shown in FIG. 9 and the improvement plan have different structures, the resistance substrate is also referred to as the resistance substrate 100 in FIG. The names and numbers used in 9 are used.

改善案では、図10に示すように、絶縁基板110の上面に絶縁性を有し絶縁基板110の上面よりも平滑な面が得られる絶縁層160を形成し、絶縁層160の上面に抵抗体120を形成する構造とした。   In the improvement plan, as shown in FIG. 10, an insulating layer 160 is formed on the upper surface of the insulating substrate 110 so as to have a surface smoother than the upper surface of the insulating substrate 110, and a resistor is formed on the upper surface of the insulating layer 160. 120 is formed.

これにより、マイクロリニアリティ特性のよい抵抗基板が得ることが可能となった。   This makes it possible to obtain a resistance substrate with good microlinearity characteristics.

しかしながら、絶縁基板110の上面に絶縁層160を設け、絶縁基板110の絶縁性が高まったことで、従来よりも静電気が発生しやすくなり、埃などの異物を引き寄せやすくなってしまった。   However, since the insulating layer 160 is provided on the upper surface of the insulating substrate 110 and the insulating property of the insulating substrate 110 is increased, static electricity is more easily generated than in the past, and foreign substances such as dust are easily attracted.

異物が付いたままの状態で抵抗体120を形成すると、付着した異物の影響でマイクロリニアリティ特性の悪い抵抗基板100ができてしまい、抵抗基板100の歩留まりが悪くなるという問題が発生した。   When the resistor 120 is formed with foreign matter attached, the resistance substrate 100 having poor microlinearity characteristics is formed due to the attached foreign matter, and the yield of the resistance substrate 100 is deteriorated.

本発明は、上述した課題を解決して、歩留まりが良く、マイクロリニアリティ特性に優れた抵抗基板およびその製造方法を提供するものである。   The present invention solves the above-described problems, and provides a resistance substrate with good yield and excellent microlinearity characteristics, and a method for manufacturing the same.

請求項1に記載の抵抗基板は、絶縁基板上に、摺動子が摺動する抵抗体パターンと集電体パターンとが離間して設けられると共に、前記抵抗体パターンの両端部にそれぞれ導通する一対の電極パターンが形成された抵抗基板において、前記一対の電極パターンの間をつなぐように、前記絶縁基板上に設けられた絶縁パターンを具備し、前記絶縁パターンの両端部は、前記一対の電極パターンの一部を露出させて露出部を形成した状態で、前記一対の電極パターン上に重ね合わされており、前記抵抗体パターンは、前記絶縁パターン上および前記絶縁パターンから露出した前記一対の電極パターンの前記露出部上に積層されている、という特徴を有する。   According to the first aspect of the present invention, the resistor pattern on which the slider slides and the current collector pattern are provided apart from each other on the insulating substrate, and are electrically connected to both ends of the resistor pattern. In the resistance substrate on which a pair of electrode patterns are formed, an insulating pattern provided on the insulating substrate is provided so as to connect between the pair of electrode patterns, and both ends of the insulating pattern are provided on the pair of electrodes. The resistor pattern is superimposed on the pair of electrode patterns in a state where a part of the pattern is exposed to form an exposed portion, and the resistor pattern is exposed on the insulating pattern and the insulating pattern. It is characterized by being laminated on the exposed portion.

請求項2に記載の抵抗基板は、前記一対の電極パターンには、前記絶縁パターンを介して前記抵抗体パターンと対向する延出部が、前記抵抗体パターンの下面に沿うように延設されている、という特徴を有する。   The resistance substrate according to claim 2, wherein the pair of electrode patterns has an extending portion facing the resistor pattern via the insulating pattern so as to extend along a lower surface of the resistor pattern. It has the feature of being.

請求項3に記載の抵抗基板は、前記延出部上に位置する前記抵抗体パターン上を、前記摺動子が摺動しない非摺動領域とした、という特徴を有する。   The resistor substrate according to claim 3 is characterized in that a non-sliding region in which the slider does not slide is formed on the resistor pattern located on the extending portion.

請求項4に記載の抵抗基板は、前記延出部上に位置する前記抵抗体パターン上を、前記摺動子が摺動する摺動領域に含ませた、という特徴を有する。   According to a fourth aspect of the present invention, there is provided a feature that the resistance board is included in a sliding area where the slider slides on the resistor pattern located on the extending portion.

請求項5に記載の抵抗基板は、前記集電体パターンは、前記一対の電極パターンと同じ材料からなる、という特徴を有する。   The resistance substrate according to claim 5 is characterized in that the current collector pattern is made of the same material as the pair of electrode patterns.

請求項6に記載の抵抗基板は、前記絶縁基板は、ガラスエポキシ基板からなり、前記絶縁パターンはエポキシ樹脂からなる、という特徴を有する。   The resistance substrate according to claim 6 is characterized in that the insulating substrate is made of a glass epoxy substrate, and the insulating pattern is made of an epoxy resin.

請求項7に記載の抵抗基板の製造方法は、絶縁基板上に、摺動子が摺動する抵抗体パターンと集電体パターンとが離間して設けられると共に、前記抵抗体パターンの両端部にそれぞれ導通する一対の電極パターンが形成された抵抗基板の製造方法において、前記絶縁基板上に、前記一対の電極パターンを離間した状態で印刷形成する第1工程と、前記一対の電極パターンの一部を露出させて露出部を形成すると共に、前記一対の電極パターン上に両端部が重ね合うように、前記絶縁基板上に絶縁パターンを印刷形成する第2工程と、前記絶縁パターン上および前記絶縁パターンから露出した前記一対の電極パターンの前記露出部上に前記抵抗体パターンが積層されるように、前記抵抗体パターンを印刷形成する第3工程と、を有する、という特徴を有する。   According to a seventh aspect of the present invention, there is provided a method of manufacturing a resistance substrate, wherein the resistor pattern on which the slider slides and the current collector pattern are provided separately on the insulating substrate, and at both ends of the resistor pattern. In the method of manufacturing a resistance substrate in which a pair of conductive electrode patterns are formed, a first step of printing and forming the pair of electrode patterns on the insulating substrate in a state of being separated from each other, and a part of the pair of electrode patterns A second step of printing and forming an insulating pattern on the insulating substrate so that both end portions overlap each other on the pair of electrode patterns, and the insulating pattern and the insulating pattern And a third step of printing the resistor pattern so that the resistor pattern is stacked on the exposed portions of the exposed pair of electrode patterns. With a butterfly.

請求項8に記載の抵抗基板の製造方法は、前記第1工程は、前記一対の電極パターンから延出し前記絶縁パターンを介して前記抵抗体パターンと対向配置される延出部および前記集電体パターンを、前記一対の電極パターンと同じ材料にて、前記絶縁基板上に印刷形成する工程を含む、という特徴を有する。   The resistance substrate manufacturing method according to claim 8, wherein in the first step, the extending portion that extends from the pair of electrode patterns and is disposed to face the resistor pattern via the insulating pattern, and the current collector The method includes a step of printing a pattern on the insulating substrate with the same material as the pair of electrode patterns.

請求項9に記載の抵抗基板の製造方法は、前記第1工程、前記第2工程および前記第3工程は、前記絶縁基板が複数設けられる基板母材の複数個所に対して施され、前記第1工程には、前記基板母材の前記絶縁基板を構成しない箇所に、前記一対の電極パターンと同じ材料により、導電性を有するダミー導電パターンを印刷形成する工程を含んでおり、前記第1工程、前記第2工程および前記第3工程が施された後に、前記絶縁基板を前記基板母材から分離する、という特徴を有する。   The resistance substrate manufacturing method according to claim 9, wherein the first step, the second step, and the third step are performed on a plurality of locations on a substrate base material on which a plurality of the insulating substrates are provided. The first step includes a step of printing and forming a conductive dummy conductive pattern on a portion of the substrate base material that does not constitute the insulating substrate, using the same material as the pair of electrode patterns. The insulating substrate is separated from the substrate base material after the second step and the third step are performed.

請求項1の発明によれば、絶縁パターンの下側に電極パターンが配設されていることから、絶縁パターンが印刷形成される前に電極パターンが形成されるものとなる。このため、電極パターンが形成された状態の絶縁基板は導電性が高められ、静電気の発生が抑制される。これにより、異物が付着しにくいものとなり、抵抗基板の歩留りが向上する。また、異物が付着しにくいことと抵抗体パターンのアンダーコート層として表面の平滑化が可能な絶縁パターンを有することから、マイクロリニアリティ特性の良い抵抗基板を提供することができる、という効果を奏する。   According to the first aspect of the present invention, since the electrode pattern is disposed below the insulating pattern, the electrode pattern is formed before the insulating pattern is printed. For this reason, the conductivity of the insulating substrate on which the electrode pattern is formed is increased, and the generation of static electricity is suppressed. This makes it difficult for foreign matter to adhere and improves the yield of the resistance substrate. In addition, since the resist pattern has an insulating pattern capable of smoothing the surface as an undercoat layer of the resistor pattern, it is possible to provide a resistance substrate with good microlinearity characteristics.

請求項2の発明によれば、電極パターンに延出部を設けることにより、絶縁基板の導電性がより高められるので、静電気の発生を低減させることができる、という効果を奏する。   According to the invention of claim 2, by providing the extension part in the electrode pattern, the conductivity of the insulating substrate can be further increased, so that it is possible to reduce the generation of static electricity.

請求項3の発明によれば、延出部上に位置する抵抗体パターン上を摺動子が摺動しない非摺動領域としたことで、電極パターンに絶縁パターンを積層させることで形成される微小な段差上を摺動子が摺動することは無くなり、摺動領域において、摺動子と抵抗体パターンとの安定した摺接を確保することができる、という効果を奏する。   According to the invention of claim 3, it is formed by laminating the insulating pattern on the electrode pattern by forming the non-sliding region where the slider does not slide on the resistor pattern located on the extending portion. There is no effect that the slider slides on a minute step, and a stable sliding contact between the slider and the resistor pattern can be ensured in the sliding region.

請求項4の発明によれば、一対の電極パターンの延出部を、両延出部同士が導通しない範囲で長く設けることができるので、絶縁基板の導電性をより高められ、静電気の発生を更に低減させることができる。また、摺動子の摺動範囲をより広く取ることができるので、絶縁基板の小型化を図ることが可能となる、という効果を奏する。   According to the invention of claim 4, since the extended portions of the pair of electrode patterns can be provided long as long as the extended portions do not conduct each other, the conductivity of the insulating substrate can be further increased, and the generation of static electricity can be prevented. Further reduction can be achieved. In addition, since the sliding range of the slider can be increased, the insulating substrate can be reduced in size.

請求項5の発明によれば、集電体パターンを電極パターンと同時に印刷形成できるので、生産性が良くなる。また、集電体パターンも絶縁パターンより先に形成できるので、絶縁基板の導電性がさらに良くなり、静電気がさらに発生しにくくなり、絶縁パターンを印刷形成する際に、絶縁基板に異物が付着しにくいものとすることができる、という効果を奏する。   According to the invention of claim 5, since the current collector pattern can be printed and formed simultaneously with the electrode pattern, the productivity is improved. In addition, since the current collector pattern can be formed before the insulating pattern, the conductivity of the insulating substrate is further improved, static electricity is less likely to be generated, and foreign matter adheres to the insulating substrate when the insulating pattern is printed. There is an effect that it can be made difficult.

請求項6の発明によれば、エポキシ樹脂からなる絶縁パターンとガラスエポキシ基板からなる絶縁基板とは同種の材料であることから、両者の密着性が良い。また、印刷成形された絶縁パターンの表面は絶縁基板の表面よりも平滑に形成される。このため、絶縁パターン上に抵抗体パターンを印刷形成することで、抵抗体パターンを印刷形成した面の凹凸が原因のマイクロリニアリティの悪化は発生しにくくなる、という効果を奏する。   According to invention of Claim 6, since the insulating pattern which consists of an epoxy resin, and the insulating substrate which consists of a glass epoxy board | substrate are the same kind of materials, both adhesiveness is good. Further, the surface of the printed insulating pattern is formed more smoothly than the surface of the insulating substrate. For this reason, by printing the resistor pattern on the insulating pattern, there is an effect that the deterioration of the micro linearity due to the unevenness of the surface on which the resistor pattern is printed is less likely to occur.

請求項7の発明によれば、電極パターンが絶縁パターンよりも先に形成されることで、絶縁パターンを印刷する時の絶縁基板は導電性が高められ、静電気の発生が抑制される。これにより、異物が付着しにくいものとなり、抵抗基板の歩留りが向上する。また、異物が付着しにくいことと抵抗体パターンのアンダーコート層として絶縁パターンを有することから、よりマイクロリニアリティ特性の良い抵抗基板を製造することができる、という効果を奏する。   According to the invention of claim 7, by forming the electrode pattern before the insulating pattern, the insulating substrate when printing the insulating pattern is enhanced in conductivity, and the generation of static electricity is suppressed. This makes it difficult for foreign matter to adhere and improves the yield of the resistance substrate. In addition, since it is difficult for foreign matter to adhere and the insulating pattern is provided as an undercoat layer of the resistor pattern, it is possible to produce a resistance substrate with better microlinearity characteristics.

請求項8の発明によれば、第1工程において電極パターンに延出部を印刷形成するとともに、集電体パターンを印刷形成することで、絶縁基板の導電性がより高められ、静電気の発生をより低減させることができる。これにより、第2工程において、静電気による異物の付着が少なくなり、抵抗基板の歩留りが向上する。また、絶縁パターンを印刷形成する際に絶縁パターンに異物が付着しにくくなることで、さらにマイクロリニアリティ特性の良い抵抗基板を提供することができる、という効果を奏する。   According to the invention of claim 8, the extension portion is printed and formed in the electrode pattern in the first step, and the current collector pattern is printed and formed, whereby the conductivity of the insulating substrate is further increased and the generation of static electricity is prevented. It can be further reduced. Thereby, in the 2nd process, adhesion of the foreign material by static electricity decreases, and the yield of a resistance board improves. In addition, when the insulating pattern is printed and formed, foreign substances are less likely to adhere to the insulating pattern, thereby providing an effect that it is possible to provide a resistance substrate having better microlinearity characteristics.

請求項9の発明によれば、第1工程で基板母材に導電性を有するダミー導電パターンを設けることで、基板母材(絶縁基板)の導電性がいっそう高められる。これにより、基板母材(絶縁基板)における静電気の発生をさらに抑制させることができ、第2工程で絶縁パターンを印刷する際に異物が付着しにくくなり、歩留りの更なる改善が可能となる。また、絶縁パターンを印刷形成する際に絶縁パターンに異物がさらに付着しにくくなることで、マイクロリニアリティ特性をより向上させた抵抗基板を得ることができる、という効果を奏する。   According to the ninth aspect of the present invention, the conductivity of the substrate base material (insulating substrate) is further enhanced by providing the substrate base material with a conductive dummy conductive pattern in the first step. Thereby, generation | occurrence | production of the static electricity in a board | substrate base material (insulating board | substrate) can further be suppressed, and when an insulating pattern is printed at a 2nd process, it becomes difficult to adhere a foreign material, and the further improvement of a yield is attained. Further, when the insulating pattern is printed and formed, foreign substances are less likely to adhere to the insulating pattern, so that it is possible to obtain a resistance substrate with improved microlinearity characteristics.

本発明の実施形態における抵抗基板1の構成を示す図である。It is a figure which shows the structure of the resistance board | substrate 1 in embodiment of this invention. 図1(b)に示すB部の拡大図である。It is an enlarged view of the B section shown in Drawing 1 (b). 基板母材10への抵抗基板1およびダミー導電パターン17の配置例を示す図である。FIG. 3 is a diagram illustrating an arrangement example of a resistance substrate 1 and a dummy conductive pattern 17 on a substrate base material 10. 摺動子BRの摺動領域を示す図である。It is a figure which shows the sliding area | region of the slider BR. 仮に絶縁パターン15の両端部が一対の電極パターン14上に重ならない構造とした場合を示す図である。It is a figure which shows the case where it is set as the structure where the both ends of the insulating pattern 15 do not overlap on a pair of electrode pattern 14 temporarily. 回転型のセンサの場合の抵抗基板1を示す図である。It is a figure showing resistance board 1 in the case of a rotation type sensor. マイクロリニアリティ特性を説明するためのグラフである。It is a graph for demonstrating a micro linearity characteristic. 回転型のセンサの場合の抵抗基板を示す図である。It is a figure which shows the resistance board | substrate in the case of a rotation type sensor. 背景技術における抵抗基板100を示す図である。It is a figure which shows the resistance board | substrate 100 in background art. 抵抗基板100の改善案を示す図である。It is a figure which shows the improvement plan of the resistance substrate.

[第1実施形態]
以下に第1実施形態における抵抗基板1について説明する。
[First Embodiment]
The resistance substrate 1 in the first embodiment will be described below.

まず始めに本実施形態における抵抗基板1の構成について、図1ないし図2を用いて説明する。図1は抵抗基板1の構成を示す図であり、図1(a)は抵抗基板1を上面側から示した図であり、図1(b)は図1(a)に示す断面A−Aを示す図である。図2は、図1(b)に示すB部の拡大図である。   First, the configuration of the resistance substrate 1 in this embodiment will be described with reference to FIGS. FIG. 1 is a diagram showing a configuration of a resistance substrate 1, FIG. 1A is a diagram showing the resistance substrate 1 from the upper surface side, and FIG. 1B is a cross-sectional view taken along a line AA shown in FIG. FIG. FIG. 2 is an enlarged view of a portion B shown in FIG.

抵抗基板1は、図1(a)および図1(b)に示すように、絶縁性を有した絶縁基板11上に、導電性を有した摺動子BRが摺動する抵抗体パターン12と集電体パターン13とが離間して並列に設けられると共に、抵抗体パターン12の両端部にそれぞれ導通する一対の電極パターン14が形成されている。また、集電体パターン13および一対の電極パターン14にはそれぞれ接続部16が導通して形成されている。   As shown in FIGS. 1A and 1B, the resistance substrate 1 includes a resistor pattern 12 on which an electrically conductive slider BR slides on an insulating substrate 11 having insulation properties. A pair of electrode patterns 14 that are electrically connected to both ends of the resistor pattern 12 are formed while being separated from the current collector pattern 13 and provided in parallel. Further, the current collector pattern 13 and the pair of electrode patterns 14 are respectively formed with connection portions 16 in conduction.

絶縁基板11は、絶縁性を有したガラスエポキシ基板からなり、長方形状に形成されている。   The insulating substrate 11 is made of an insulating glass epoxy substrate and is formed in a rectangular shape.

抵抗体パターン12は、カーボン粒子およびバインダ樹脂としてのフェノール樹脂などを含む材料からなる。   The resistor pattern 12 is made of a material containing carbon particles and a phenol resin as a binder resin.

集電体パターン13は、一対の電極パターン14と同じ材料である、銀粒子およびバインダ樹脂としてのフェノール樹脂などを含む材料からなる。   The current collector pattern 13 is made of a material containing silver particles and a phenol resin as a binder resin, which is the same material as the pair of electrode patterns 14.

電極パターン14は、銀粒子およびバインダ樹脂としてのフェノール樹脂などを含む材料からなる。   The electrode pattern 14 is made of a material containing silver particles and a phenol resin as a binder resin.

絶縁パターン15は、絶縁性を有したエポキシ樹脂からなる。   The insulating pattern 15 is made of an epoxy resin having an insulating property.

接続部16は、集電体パターン13および電極パターン14と同じ材料である、銀粒子およびバインダ樹脂としてのフェノール樹脂などを含む材料からなる。   The connection portion 16 is made of a material containing silver particles and a phenol resin as a binder resin, which are the same material as the current collector pattern 13 and the electrode pattern 14.

一対の電極パターン14は、絶縁基板11上に、絶縁基板11の長手方向の両端の近傍から、絶縁基板11の長手方向の内側に入った箇所にそれぞれ設けられ、長方形状に形成されている。   The pair of electrode patterns 14 are respectively provided on the insulating substrate 11 at locations in the longitudinal direction of the insulating substrate 11 from the vicinity of both ends of the insulating substrate 11 in the longitudinal direction, and are formed in a rectangular shape.

絶縁パターン15は、一対の電極パターン14の間をつなぐように直線状に形成され、絶縁基板11上に設けられている。また、絶縁パターン15の両端部は、一対の電極パターン14上に重ね合わされて設けられている。   The insulating pattern 15 is formed in a straight line so as to connect the pair of electrode patterns 14 and is provided on the insulating substrate 11. Further, both end portions of the insulating pattern 15 are provided so as to be overlapped on the pair of electrode patterns 14.

抵抗体パターン12は、絶縁パターン15上および絶縁パターン15から露出した一対の電極パターン14の露出部14a上に積層され、直線状に形成されている。   The resistor pattern 12 is laminated on the insulating pattern 15 and on the exposed portions 14a of the pair of electrode patterns 14 exposed from the insulating pattern 15, and is formed in a linear shape.

なお、抵抗体パターン12の幅寸法は、電極パターン14の幅寸法よりも大きく、絶縁パターン15の幅寸法は、抵抗体パターン12の幅寸法よりも大きい。   The width dimension of the resistor pattern 12 is larger than the width dimension of the electrode pattern 14, and the width dimension of the insulating pattern 15 is larger than the width dimension of the resistor pattern 12.

また、一対の電極パターン14には、図2に示すように、絶縁パターン15を介して抵抗体パターン12と対向する延出部14bが、抵抗体パターン12の下面に沿うように延設されている。なお、図1および図2に示すように電極パターン14の幅寸法と延出部14bの幅寸法が同じ場合には、電極パターン14と延出部14bとの明確な境界は無い。図2においては説明を容易にするために、電極パターン14の露出部14aと延出部14bとを便宜的に分けている。すなわち、絶縁パターン15で覆われた電極パターン14の部分を延出部14bとし、絶縁パターン15から露出している部分を露出部14aとしている。   Further, as shown in FIG. 2, the pair of electrode patterns 14 has an extended portion 14 b that faces the resistor pattern 12 through the insulating pattern 15 so as to extend along the lower surface of the resistor pattern 12. Yes. In addition, when the width dimension of the electrode pattern 14 and the width dimension of the extension part 14b are the same as shown in FIG. 1 and FIG. 2, there is no clear boundary between the electrode pattern 14 and the extension part 14b. In FIG. 2, for easy explanation, the exposed portion 14 a and the extended portion 14 b of the electrode pattern 14 are separated for convenience. That is, the portion of the electrode pattern 14 covered with the insulating pattern 15 is an extended portion 14b, and the portion exposed from the insulating pattern 15 is an exposed portion 14a.

集電体パターン13は、図1(a)に示すように、絶縁基板11の長手方向に沿って、抵抗体パターン12、電極パターン14および絶縁パターン15に対して平行に絶縁基板11上に設けられている。   As shown in FIG. 1A, the current collector pattern 13 is provided on the insulating substrate 11 in parallel with the resistor pattern 12, the electrode pattern 14, and the insulating pattern 15 along the longitudinal direction of the insulating substrate 11. It has been.

また、集電体パターン13は、抵抗体パターン12、電極パターン14および絶縁パターン15に対して、図1(a)に示す後側に直線状に形成されている。   The current collector pattern 13 is linearly formed on the rear side shown in FIG. 1A with respect to the resistor pattern 12, the electrode pattern 14, and the insulating pattern 15.

接続部16は、第1接続部16a、第2接続部16b、第3接続部16c、およびリードパターン16dからなる。   The connection portion 16 includes a first connection portion 16a, a second connection portion 16b, a third connection portion 16c, and a lead pattern 16d.

第1接続部16aは、絶縁基板11の右端側に配置された電極パターン14の右側に配置され、絶縁基板11の右端側に配置された電極パターン14と導通している。   The first connection portion 16 a is disposed on the right side of the electrode pattern 14 disposed on the right end side of the insulating substrate 11 and is electrically connected to the electrode pattern 14 disposed on the right end side of the insulating substrate 11.

第2接続部16bは、集電体パターン13の右側に配置され、集電体パターン13と導通している。   The second connection portion 16 b is disposed on the right side of the current collector pattern 13 and is electrically connected to the current collector pattern 13.

リードパターン16dの一端は、絶縁基板11の左端側に配置された電極パターン14の左側に配置され、絶縁基板11の左端側に配置された電極パターン14と導通し、他端は第3接続部16cと導通している。   One end of the lead pattern 16d is disposed on the left side of the electrode pattern 14 disposed on the left end side of the insulating substrate 11, is electrically connected to the electrode pattern 14 disposed on the left end side of the insulating substrate 11, and the other end is the third connection portion. It is electrically connected to 16c.

第1接続部16a、第2接続部16b、および第3接続部16cは、絶縁基板11の右端側に、後側から第2接続部16b、第1接続部16a、第3接続部16cの順に配置され、リードパターン16dは、絶縁基板11の長手方向に沿って、抵抗体パターン12、電極パターン14および絶縁パターン15に対して平行になるように、絶縁基板11の長手方向に沿って、抵抗体パターン12、電極パターン14および絶縁パターン15の前側に引き回されている。   The first connection portion 16a, the second connection portion 16b, and the third connection portion 16c are arranged in order of the second connection portion 16b, the first connection portion 16a, and the third connection portion 16c from the rear side to the right end side of the insulating substrate 11. The lead pattern 16d is a resistor along the longitudinal direction of the insulating substrate 11 so as to be parallel to the resistor pattern 12, the electrode pattern 14, and the insulating pattern 15 along the longitudinal direction of the insulating substrate 11. It is routed to the front side of the body pattern 12, the electrode pattern 14, and the insulating pattern 15.

なお、図1(a)、図1(b)および図2においては、説明を容易にするために図示していないが、集電体パターン13に含まれた銀のシルバーマイグレーション(銀移行)を防止するために、集電体パターン13は抵抗体パターン12と同じ材料からなるオーバーコートにより被覆されている。電極パターン14および接続部16についても同様であり、図示していないが、抵抗体パターン12と同じ材料によって覆われている。   In FIG. 1A, FIG. 1B, and FIG. 2, although not shown for ease of explanation, the silver migration (silver migration) of the silver contained in the current collector pattern 13 is not shown. In order to prevent this, the current collector pattern 13 is covered with an overcoat made of the same material as the resistor pattern 12. The same applies to the electrode pattern 14 and the connection portion 16, which are not shown, but are covered with the same material as the resistor pattern 12.

次に抵抗基板1の製造方法について図3を用いて説明する。図3は、基板母材10への抵抗基板1およびダミー導電パターン17の配置例を示す図である。   Next, a method for manufacturing the resistance substrate 1 will be described with reference to FIG. FIG. 3 is a diagram illustrating an arrangement example of the resistance substrate 1 and the dummy conductive pattern 17 on the substrate base material 10.

抵抗基板1を製造する工程は、第1工程P1、第2工程P2および第3工程P3からなり、始めに第1工程P1を実施し、次に第2工程P2を実施し、最後に第3工程P3を実施することで、抵抗基板1が形成される。   The process of manufacturing the resistance substrate 1 includes a first process P1, a second process P2, and a third process P3. First, the first process P1 is performed, then the second process P2 is performed, and finally the third process P3 is performed. The resistance substrate 1 is formed by performing the process P3.

なお、抵抗基板1は、図3に示すように、絶縁基板11が複数設けられる基板母材10の複数個所に対して第1工程P1、第2工程P2および第3工程P3が施され、第1工程P1、第2工程P2および前記第3工程P3が施された後に、絶縁基板11を基板母材10から分離することで形成される。   As shown in FIG. 3, the resistance substrate 1 is subjected to a first step P1, a second step P2, and a third step P3 at a plurality of locations on a substrate base material 10 on which a plurality of insulating substrates 11 are provided. After the first step P1, the second step P2, and the third step P3 are performed, the insulating substrate 11 is separated from the substrate base material 10.

また、基板母材10の絶縁基板11(抵抗基板1)を構成しない箇所には、例えば、図3に示すように、導電性を有するダミー導電パターン17が形成されている。なお、ダミー導電パターン17と抵抗基板1とは導通していない。   Further, for example, as shown in FIG. 3, a dummy conductive pattern 17 having conductivity is formed in a portion of the substrate base material 10 that does not constitute the insulating substrate 11 (resistive substrate 1). The dummy conductive pattern 17 and the resistance substrate 1 are not conductive.

第1工程P1は、絶縁基板11上に、一対の電極パターン14を離間した状態で印刷形成する工程である。より詳細には、カルビトール等の溶剤で溶かしたバインダ樹脂(例えば、フェノール樹脂)溶液中に銀粒子を混入させた導電ペーストを電極パターン14の形状にスクリーン印刷する。そして、印刷後の導電ペーストに対して、加熱処理を行い、固化した電極パターン14を得る。   The first step P1 is a step of printing and forming the pair of electrode patterns 14 on the insulating substrate 11 in a state of being separated from each other. More specifically, a conductive paste in which silver particles are mixed in a binder resin (for example, phenol resin) solution dissolved in a solvent such as carbitol is screen-printed in the shape of the electrode pattern 14. Then, the conductive paste after printing is subjected to a heat treatment to obtain a solidified electrode pattern 14.

また、第1工程P1は、一対の電極パターン14から延出し、絶縁パターン15を介して抵抗体パターン12と対向配置される延出部14b、接続部16、および集電体パターン13を、一対の電極パターン14と同じ材料(前記導電ペースト)にて、同時に絶縁基板11上にスクリーン印刷して加熱する印刷形成工程を含んでいる。   In the first step P1, the extended portion 14b, the connecting portion 16, and the current collector pattern 13 that extend from the pair of electrode patterns 14 and are arranged to face the resistor pattern 12 via the insulating pattern 15 And a print forming step in which the same material (the conductive paste) as the electrode pattern 14 is simultaneously screen-printed on the insulating substrate 11 and heated.

さらに、第1工程P1には、一対の電極パターン14と同じ材料(前記導電ペースト)により、同時にダミー導電パターン17をスクリーン印刷して加熱する印刷形成工程を含んでいる。   Further, the first process P1 includes a print forming process in which the dummy conductive pattern 17 is simultaneously screen-printed and heated with the same material (the conductive paste) as the pair of electrode patterns 14.

第2工程P2は、一対の電極パターン14上に両端部が重ね合うように、絶縁基板11上に絶縁パターン15を印刷形成する工程である。より詳細には、カルビトール等の溶剤に、例えば、エポキシ樹脂を溶かした樹脂ペーストを絶縁パターン15の形状にスクリーン印刷する。しかる後、樹脂ペーストに加熱処理を行い、固化した絶縁パターン15を得る。   The second step P2 is a step of printing and forming the insulating pattern 15 on the insulating substrate 11 so that both end portions overlap each other on the pair of electrode patterns 14. More specifically, for example, a resin paste in which an epoxy resin is dissolved in a solvent such as carbitol is screen-printed in the shape of the insulating pattern 15. Thereafter, the resin paste is heat-treated to obtain a solidified insulating pattern 15.

第3工程P3は、絶縁パターン15上および電極パターン14の露出部14a上に抵抗体パターン12が積層されるように、抵抗体パターン12を印刷形成する工程である。詳細には、カルビトール等の溶剤で溶かしたフェノール樹脂等のバインダ樹脂溶液中に、カーボン粒子を混入させたカーボンペーストを抵抗体パターン12の形状にスクリーン印刷する。そして、印刷後のカーボンペーストに対して加熱処理を行い、固化した抵抗体パターンを得る。なお、各工程における加熱処理は、基板母材10を焼成炉に入れることにより行なう。   The third step P3 is a step of printing and forming the resistor pattern 12 so that the resistor pattern 12 is laminated on the insulating pattern 15 and the exposed portion 14a of the electrode pattern 14. More specifically, a carbon paste mixed with carbon particles in a binder resin solution such as a phenol resin dissolved in a solvent such as carbitol is screen-printed in the shape of the resistor pattern 12. And the heat processing is performed with respect to the carbon paste after printing, and the solidified resistor pattern is obtained. The heat treatment in each step is performed by placing the substrate base material 10 in a firing furnace.

なお、第3工程P3は、抵抗体パターン12と同じ材料にて集電体パターン13、電極パターン14、および接続部16に対してオーバーコートを行なう工程を含んでいる。これは前述の通り、シルバーマイグレーション防止のために行なうものであり、図1(a)、図1(b)、図2および図3には説明を容易にするためにオーバーコートは図示していない。   The third step P3 includes a step of overcoating the current collector pattern 13, the electrode pattern 14, and the connection portion 16 with the same material as the resistor pattern 12. As described above, this is performed to prevent silver migration, and the overcoat is not shown in FIGS. 1 (a), 1 (b), 2 and 3 for ease of explanation. .

前述の通り、第1工程P1、第2工程P2および第3工程P3が施された基板母材10からプレスによる抜き加工等により絶縁基板11を分離することで、抵抗基板1が形成される。   As described above, the resistance substrate 1 is formed by separating the insulating substrate 11 from the substrate base material 10 that has been subjected to the first step P1, the second step P2, and the third step P3 by a punching process or the like using a press.

以下、抵抗基板1の使われ方について図1および図4を用いて簡単に説明する。図4は、摺動子BRの摺動領域を示す図である。   Hereinafter, how the resistor substrate 1 is used will be briefly described with reference to FIGS. 1 and 4. FIG. 4 is a diagram showing a sliding area of the slider BR.

抵抗基板1の第1接続部16aと第3接続部16cとの間に電圧を印加し、図1(a)および図1(b)に示すように、摺動子BRを抵抗体パターン12上と集電体パターン13上とを摺動させることで、摺動子BRの位置にあわせて変化する出力電圧を第2接続部16bから得ることができる。   A voltage is applied between the first connection portion 16a and the third connection portion 16c of the resistance substrate 1, and the slider BR is placed on the resistor pattern 12 as shown in FIGS. 1 (a) and 1 (b). And the current collector pattern 13 can be slid, and an output voltage that changes in accordance with the position of the slider BR can be obtained from the second connection portion 16b.

なお、本実施形態では、延出部14b上に位置する抵抗体パターン12上を、摺動子BRが摺動しない非摺動領域とし、図4に示す範囲S1を摺動子BRの摺動領域とした。   In the present embodiment, the resistor pattern 12 positioned on the extension portion 14b is set as a non-sliding region where the slider BR does not slide, and the range S1 shown in FIG. The area.

以下、本実施形態としたことによる効果について説明する。   Hereinafter, the effect by having set it as this embodiment is demonstrated.

本実施形態の抵抗基板1では、絶縁基板11上に、摺動子BRが摺動する抵抗体パターン12と集電体パターン13とが離間して設けられると共に、抵抗体パターン12の両端部にそれぞれ導通する一対の電極パターン14が形成された抵抗基板1において、一対の電極パターン14の間をつなぐように、絶縁基板11上に設けられた絶縁パターン15を具備し、絶縁パターン15の両端部は、一対の電極パターン14上に重ね合わされており、抵抗体パターン12は、絶縁パターン15上および絶縁パターン15から露出した一対の電極パターン14の露出部14a上に積層されている、構成とした。   In the resistance substrate 1 of the present embodiment, the resistor pattern 12 and the current collector pattern 13 on which the slider BR slides are provided on the insulating substrate 11 so as to be separated from each other, and at both ends of the resistor pattern 12. The resistance substrate 1 on which the pair of conductive electrode patterns 14 are formed is provided with an insulating pattern 15 provided on the insulating substrate 11 so as to connect the pair of electrode patterns 14, and both end portions of the insulating pattern 15. Are overlaid on the pair of electrode patterns 14, and the resistor pattern 12 is laminated on the insulating pattern 15 and on the exposed portions 14 a of the pair of electrode patterns 14 exposed from the insulating pattern 15. .

これにより、絶縁パターン15の下側に電極パターン14が配設されていることから、絶縁パターン15が印刷形成される前に電極パターン14が形成されるものとなる。このため、電極パターン14が形成された状態の絶縁基板11は導電性が高められ、静電気の発生が抑制される。これにより、異物が付着しにくいものとなり、抵抗基板1の歩留りが向上する。また、異物が付着しにくいことと抵抗体パターン12のアンダーコート層として表面の平滑化が可能な絶縁パターン15を有することから、マイクロリニアリティ特性の良い抵抗基板1を提供することができる、という効果を奏する。   Accordingly, since the electrode pattern 14 is disposed below the insulating pattern 15, the electrode pattern 14 is formed before the insulating pattern 15 is printed. For this reason, the insulating substrate 11 in a state where the electrode pattern 14 is formed has enhanced conductivity, and generation of static electricity is suppressed. Thereby, it becomes difficult for foreign matter to adhere to it, and the yield of the resistance substrate 1 is improved. In addition, since the insulating pattern 15 having a smooth surface can be provided as an undercoat layer of the resistor pattern 12 because foreign matter is less likely to adhere, the resistance substrate 1 having good microlinearity characteristics can be provided. Play.

さらに、絶縁パターン15の両端部は、一対の電極パターン14上に重ね合わされる構成としていることで、以下の様な理由から出力電圧特性やマイクロリニアリティ特性の部分的な乱れを防ぐことが出来る。図5(a)に示すように、絶縁パターン15の両端部が一対の電極パターン14上に重ならない構造とした場合には、製造時のバラツキによって、図5(b)に示すように、電極パターン14と絶縁パターン15との間に溝guができてしまうことが懸念される。電極パターン14と絶縁パターン15との間に溝guがある状態のまま抵抗体パターン12を形成すると、溝guに対応する部分の抵抗体パターン12に凹みdeが発生するため、凹みdeの上を摺動子BRが摺動したときに、出力電圧特性やマイクロリニアリティ特性の部分的な乱れが発生する。したがって、絶縁パターン15の両端部を、一対の電極パターン14上に重ね合わされる構造とすることで、製造時にバラツキがあっても、電極パターン14と絶縁パターン15との間に溝guができにくくなり、出力電圧特性やマイクロリニアリティ特性の部分的な乱れを防ぐことが出来る。   Furthermore, the both end portions of the insulating pattern 15 are configured to overlap each other on the pair of electrode patterns 14, so that partial disturbance of output voltage characteristics and micro linearity characteristics can be prevented for the following reasons. As shown in FIG. 5A, in the case where both ends of the insulating pattern 15 are not overlapped with the pair of electrode patterns 14, as shown in FIG. There is a concern that a groove gu may be formed between the pattern 14 and the insulating pattern 15. If the resistor pattern 12 is formed with the groove gu between the electrode pattern 14 and the insulating pattern 15, a recess de is generated in the portion of the resistor pattern 12 corresponding to the groove gu. When the slider BR slides, partial disturbance of output voltage characteristics and micro linearity characteristics occurs. Therefore, the both end portions of the insulating pattern 15 are overlapped on the pair of electrode patterns 14, so that it is difficult to form a groove gu between the electrode pattern 14 and the insulating pattern 15 even if there is variation during manufacturing. Thus, partial disturbance of the output voltage characteristics and micro linearity characteristics can be prevented.

また、本実施形態の抵抗基板1では、一対の電極パターン14には、絶縁パターン15を介して抵抗体パターン12と対向する延出部14bが、抵抗体パターン12の下面に沿うように延設されている、構成とした。   Further, in the resistance substrate 1 of this embodiment, the pair of electrode patterns 14 has an extending portion 14 b that faces the resistor pattern 12 with the insulating pattern 15 interposed therebetween so as to extend along the lower surface of the resistor pattern 12. It has been configured.

これにより、電極パターン14に延出部14bを設けることにより、導電性の高い部分が増える。絶縁基板11の導電性がより高められるので、静電気の発生を低減させることができる、という効果を奏する。   Thereby, by providing the extension part 14b in the electrode pattern 14, a part with high electroconductivity increases. Since the conductivity of the insulating substrate 11 is further improved, the effect of reducing the generation of static electricity is achieved.

また、本実施形態の抵抗基板1では、延出部14b上に位置する抵抗体パターン12上を、摺動子BRが摺動しない非摺動領域とした。   Further, in the resistance substrate 1 of the present embodiment, the non-sliding region where the slider BR does not slide is formed on the resistor pattern 12 located on the extending portion 14b.

これにより、延出部14b上に位置する抵抗体パターン12上を摺動子BRが摺動しない非摺動領域としたことで、電極パターン14に絶縁パターン15を積層させることで形成される微小な段差上を摺動子BRが摺動することは無くなり、摺動領域において、摺動子BRと抵抗体パターン12との安定した摺接を確保することができる、という効果を奏する。   Thereby, the non-sliding region where the slider BR does not slide is formed on the resistor pattern 12 located on the extending portion 14b, so that the minute pattern formed by laminating the insulating pattern 15 on the electrode pattern 14 is formed. Thus, the slider BR is not slid on such a level difference, and there is an effect that a stable sliding contact between the slider BR and the resistor pattern 12 can be ensured in the sliding region.

また、本実施形態の抵抗基板1では、集電体パターン13は、一対の電極パターン14と同じ材料からなる、構成とした。   In the resistance substrate 1 of the present embodiment, the current collector pattern 13 is made of the same material as the pair of electrode patterns 14.

これにより、集電体パターン13を電極パターン14と同時に印刷形成できるので、生産性が良くなる。また、集電体パターン13も絶縁パターン15より先に形成できるので、絶縁基板11の導電性がさらに良くなり、静電気がさらに発生しにくくなる。したがって、絶縁パターン15を印刷形成する際に、絶縁基板11に異物が付着しにくいものとすることができる、という効果を奏する。   As a result, the current collector pattern 13 can be printed and formed simultaneously with the electrode pattern 14, thereby improving productivity. Further, since the current collector pattern 13 can also be formed before the insulating pattern 15, the conductivity of the insulating substrate 11 is further improved, and static electricity is less likely to be generated. Therefore, when the insulating pattern 15 is printed and formed, there is an effect that it is difficult for foreign matter to adhere to the insulating substrate 11.

また、本実施形態の抵抗基板1では、絶縁基板11は、ガラスエポキシ基板からなり、絶縁パターン15はエポキシ樹脂からなる、ものとした。   In the resistance substrate 1 of the present embodiment, the insulating substrate 11 is made of a glass epoxy substrate, and the insulating pattern 15 is made of an epoxy resin.

これにより、エポキシ樹脂からなる絶縁パターン15とガラスエポキシ基板からなる絶縁基板11とは同種の材料であることから、両者の密着性が良い。また、印刷成形された絶縁パターン15の表面は絶縁基板11の表面よりも平滑に形成される。このため、絶縁パターン15上に抵抗体パターン12を印刷形成することで、抵抗体パターン12を印刷形成した面の凹凸が原因のマイクロリニアリティの悪化は発生しにくくなる、という効果を奏する。   Thereby, since the insulating pattern 15 made of an epoxy resin and the insulating substrate 11 made of a glass epoxy substrate are the same type of material, both have good adhesion. Further, the surface of the printed insulating pattern 15 is smoother than the surface of the insulating substrate 11. For this reason, by printing the resistor pattern 12 on the insulating pattern 15, there is an effect that the deterioration of the micro linearity due to the unevenness of the surface on which the resistor pattern 12 is printed is less likely to occur.

また、本実施形態の抵抗基板1の製造方法では、絶縁基板11上に、摺動子BRが摺動する抵抗体パターン12と集電体パターン13とが離間して設けられると共に、抵抗体パターン12の両端部にそれぞれ導通する一対の電極パターン14が形成された抵抗基板1の製造方法において、絶縁基板11上に、一対の電極パターン14を離間した状態で印刷形成する第1工程P1と、一対の電極パターン14上に両端部が重ね合うように、絶縁基板11上に絶縁パターン15を印刷形成する第2工程P2と、絶縁パターン15上および絶縁パターン15から露出した一対の電極パターン14の露出部14a上に抵抗体パターン12が積層されるように、抵抗体パターン12を印刷形成する第3工程P3と、を有する、工程とした。   In the method for manufacturing the resistance substrate 1 of the present embodiment, the resistor pattern 12 and the current collector pattern 13 on which the slider BR slides are provided on the insulating substrate 11 so as to be separated from each other. In the manufacturing method of the resistance substrate 1 in which the pair of electrode patterns 14 respectively formed on both ends of the resistor 12 are formed, a first step P1 is formed by printing the pair of electrode patterns 14 on the insulating substrate 11 in a separated state; A second step P2 for printing and forming the insulating pattern 15 on the insulating substrate 11 so that both ends overlap each other on the pair of electrode patterns 14, and the exposure of the pair of electrode patterns 14 exposed on and from the insulating pattern 15 And a third process P3 for printing and forming the resistor pattern 12 so that the resistor pattern 12 is laminated on the portion 14a.

これにより、電極パターン14が絶縁パターン15よりも先に形成されることで、絶縁パターン15を印刷する時の絶縁基板11は導電性が高められ、静電気の発生が抑制される。したがって、絶縁基板11には異物が付着しにくいものとなり、抵抗基板1の歩留りが向上する。また、絶縁基板11に異物が付着しにくいことと抵抗体パターン12のアンダーコート層として絶縁パターン15を有することから、抵抗体パターン12を印刷形成した面の凹凸が従来よりも小さくなり、よりマイクロリニアリティ特性の良い抵抗基板1を製造することができる、という効果を奏する。   Thereby, since the electrode pattern 14 is formed before the insulating pattern 15, the insulating substrate 11 when the insulating pattern 15 is printed has increased conductivity, and the generation of static electricity is suppressed. Therefore, foreign substances are less likely to adhere to the insulating substrate 11, and the yield of the resistance substrate 1 is improved. In addition, since the foreign matter is less likely to adhere to the insulating substrate 11 and the insulating pattern 15 is provided as the undercoat layer of the resistor pattern 12, the unevenness on the surface on which the resistor pattern 12 is printed is smaller than that of the prior art, and more microscopic. There is an effect that the resistance substrate 1 having good linearity characteristics can be manufactured.

また、本実施形態の抵抗基板1の製造方法では、第1工程P1は、一対の電極パターン14から延出し絶縁パターン15を介して抵抗体パターン12と対向配置される延出部14bおよび集電体パターン13を、一対の電極パターン14と同じ材料にて、絶縁基板11上に印刷形成する工程を含む、ものとした。   Further, in the method for manufacturing the resistance substrate 1 of the present embodiment, the first step P1 extends from the pair of electrode patterns 14 and extends through the insulating pattern 15 so as to face the resistor pattern 12 and the current collector. The body pattern 13 includes a step of printing and forming on the insulating substrate 11 with the same material as the pair of electrode patterns 14.

これにより、第1工程P1において、電極パターン14に延出部14bを印刷形成するとともに、集電体パターン13を印刷形成することで、絶縁基板11の導電性がより高められ、静電気の発生をより低減させることができる。これにより、第2工程P2において、静電気による異物の付着が少なくなり、抵抗基板1の歩留りが向上する。また、絶縁パターン15を印刷形成する際に絶縁パターン15に異物が付着しにくくなることで、さらにマイクロリニアリティ特性の良い抵抗基板1を提供することができる、という効果を奏する。   Thus, in the first step P1, the extension portion 14b is printed and formed on the electrode pattern 14 and the current collector pattern 13 is printed and formed, whereby the conductivity of the insulating substrate 11 is further increased and the generation of static electricity is prevented. It can be further reduced. Thereby, in the 2nd process P2, adhesion of the foreign material by static electricity decreases, and the yield of resistance board 1 improves. In addition, when the insulating pattern 15 is printed and formed, it is difficult for foreign matter to adhere to the insulating pattern 15, thereby providing an effect that the resistance substrate 1 having better microlinearity characteristics can be provided.

また、本実施形態の抵抗基板1では、第1工程P1、第2工程P2および第3工程P3は、絶縁基板11が複数設けられる基板母材10の複数個所に対して施され、第1工程P1には、基板母材10の絶縁基板11を構成しない箇所に、電極パターン14と同じ材料により、導電性を有するダミー導電パターン17を印刷形成する工程を含んでおり、第1工程P1、第2工程P2および前記第3工程P3が施された後に、絶縁基板11を基板母材10から分離する、こととした。   In the resistance substrate 1 of the present embodiment, the first step P1, the second step P2, and the third step P3 are performed on a plurality of locations on the substrate base material 10 on which a plurality of insulating substrates 11 are provided. P1 includes a step of printing a conductive dummy conductive pattern 17 on the substrate base material 10 where the insulating substrate 11 is not formed with the same material as the electrode pattern 14. After the two steps P2 and the third step P3 were performed, the insulating substrate 11 was separated from the substrate base material 10.

これにより、第1工程P1で基板母材10に導電性を有するダミー導電パターン17を設けることで、基板母材10(絶縁基板11)の導電性がいっそう高められる。これにより、基板母材10(絶縁基板11)における静電気の発生をさらに抑制させることができ、第2工程P2で絶縁パターン15を印刷する際に異物が付着しにくくなり、歩留りの更なる改善が可能となる。また、絶縁パターン15を印刷形成する際に絶縁パターン15に異物がさらに付着しにくくなることで、マイクロリニアリティ特性をより向上させた抵抗基板1を得ることができる、という効果を奏する。   Thus, the conductivity of the substrate base material 10 (insulating substrate 11) is further enhanced by providing the conductive dummy pattern 17 on the substrate base material 10 in the first step P1. Thereby, generation | occurrence | production of the static electricity in the board | substrate base material 10 (insulating board | substrate 11) can further be suppressed, a foreign material becomes difficult to adhere when printing the insulating pattern 15 by 2nd process P2, and the further improvement of a yield is carried out. It becomes possible. In addition, when the insulating pattern 15 is printed and formed, foreign substances are less likely to adhere to the insulating pattern 15, so that the resistance substrate 1 with further improved microlinearity characteristics can be obtained.

[第2実施形態]
以下に第2実施形態における抵抗基板2について、図4を用いて説明する。
[Second Embodiment]
The resistance substrate 2 in the second embodiment will be described below with reference to FIG.

抵抗基板2は、製造工程も含めて第1実施形態の抵抗基板1と同一の抵抗基板であるが、摺動子BRの摺動領域が異なるものである。   The resistance board 2 is the same resistance board as the resistance board 1 of the first embodiment including the manufacturing process, but the sliding area of the slider BR is different.

第1実施形態においては、延出部14b上に位置する抵抗体パターン12上を、摺動子BRが摺動しない非摺動領域とし、図4に示す範囲S1を摺動子BRの摺動領域としたが、第2実施形態においては、延出部14b上に位置する抵抗体パターン12上を、摺動子BRが摺動する摺動領域に含ませたものとし、図4に示す範囲S2を摺動子BRの摺動領域とした。   In the first embodiment, the resistor pattern 12 positioned on the extending portion 14b is set as a non-sliding region where the slider BR does not slide, and the range S1 shown in FIG. In the second embodiment, it is assumed that the resistor pattern 12 located on the extended portion 14b is included in the sliding region where the slider BR slides, and the range shown in FIG. S2 is defined as a sliding area of the slider BR.

以下、本実施形態としたことによる効果について説明する。   Hereinafter, the effect by having set it as this embodiment is demonstrated.

本実施形態の抵抗基板2では、延出部14b上に位置する抵抗体パターン12上を、摺動子BRが摺動する摺動領域に含ませた、構成とした。   In the resistance substrate 2 of the present embodiment, the resistor pattern 12 positioned on the extending portion 14b is included in the sliding area where the slider BR slides.

これにより、一対の電極パターン14の延出部14bを、両延出部14b同士が導通しない範囲で長く設けることができるので、絶縁基板11の導電性をより高められ、静電気の発生を更に低減させることができる。また、摺動子BRの摺動範囲をより広く取ることができるので、絶縁基板の小型化を図ることが可能となる、という効果を奏する。   Thereby, since the extension part 14b of a pair of electrode pattern 14 can be provided long in the range in which both extension parts 14b do not conduct | electrically_connect, the electroconductivity of the insulated substrate 11 can be improved more and generation | occurrence | production of static electricity is further reduced. Can be made. In addition, since the sliding range of the slider BR can be made wider, there is an effect that the size of the insulating substrate can be reduced.

以上のように、本発明の実施形態に係る抵抗基板を具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。例えば次のように変形して実施することができ、これらの実施形態も本発明の技術的範囲に属する。   As described above, the resistance substrate according to the embodiment of the present invention has been specifically described. However, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Is possible. For example, the present invention can be modified as follows, and these embodiments also belong to the technical scope of the present invention.

(1)第1実施形態において、延出部14bが電極パターン14から延出する長さは、摺動領域を確保でき、延出部14b同士が電気的に接続しない範囲で任意の長さに設定しても良い。   (1) In the first embodiment, the length of the extending portion 14b extending from the electrode pattern 14 is an arbitrary length within a range in which a sliding region can be secured and the extending portions 14b are not electrically connected to each other. May be set.

(2)第2実施形態において、延出部14bが電極パターン14から延出する長さは、延出部14b同士が電気的に接続しない範囲で任意の長さに設定しても良い。   (2) In 2nd Embodiment, you may set the length which the extension part 14b extends from the electrode pattern 14 to arbitrary lengths in the range in which the extension parts 14b are not electrically connected.

(3)第1実施形態および第2実施形態において、延出部14bの幅寸法を電極パターン14の幅寸法と同じ寸法にしているが、それぞれの幅寸法が同一でなくても良い。   (3) In the first embodiment and the second embodiment, the width dimension of the extended portion 14b is the same as the width dimension of the electrode pattern 14, but the width dimension may not be the same.

(4)第1実施形態および第2実施形態において、図1(a)に示すように、第1接続部16a、第2接続部16bおよび第3接続部16cを、抵抗基板1の右側に並べて配置している。しかし、例えば、第3接続部16cを抵抗基板1の左側に配置し、リードパターン16dを削除して、抵抗基板1の左側に配置された電極パターン14に直接接続する構造にするなど、接続部16の配置を変更してもよい。   (4) In the first embodiment and the second embodiment, as shown in FIG. 1A, the first connection portion 16a, the second connection portion 16b, and the third connection portion 16c are arranged on the right side of the resistance substrate 1. It is arranged. However, for example, the third connection portion 16c is disposed on the left side of the resistance substrate 1, the lead pattern 16d is deleted, and the connection portion is directly connected to the electrode pattern 14 disposed on the left side of the resistance substrate 1. The arrangement of 16 may be changed.

(5)第1実施形態および第2実施形態において、抵抗基板1は、抵抗体パターン12、集電体パターン13および絶縁パターン15が直線状に形成されたものとしたが、例えば、図6に示すように、抵抗体パターン12、集電体パターン13および絶縁パターン15を円弧状に形成した場合でも同等の効果が得られる。   (5) In the first embodiment and the second embodiment, the resistor substrate 1 has the resistor pattern 12, the current collector pattern 13, and the insulating pattern 15 formed in a straight line. As shown, the same effect can be obtained even when the resistor pattern 12, the current collector pattern 13, and the insulating pattern 15 are formed in an arc shape.

1 抵抗基板
2 抵抗基板
10 基板母材
11 絶縁基板
12 抵抗体パターン
13 集電体パターン
14 電極パターン
14a 露出部
14b 延出部
15 絶縁パターン
16 接続部
16a 第1接続部
16b 第2接続部
16c 第3接続部
16d リードパターン
17 ダミー導電パターン
P1 第1工程
P2 第2工程
P3 第3工程
BR 摺動子
DESCRIPTION OF SYMBOLS 1 Resistance board 2 Resistance board 10 Board | substrate base material 11 Insulation board 12 Resistor pattern 13 Current collector pattern 14 Electrode pattern 14a Exposed part 14b Extension part 15 Insulation pattern 16 Connection part 16a 1st connection part 16b 2nd connection part 16c 2nd 3 connection part 16d lead pattern 17 dummy conductive pattern P1 1st process P2 2nd process P3 3rd process BR Slider

Claims (9)

絶縁基板上に、摺動子が摺動する抵抗体パターンと集電体パターンとが離間して設けられると共に、前記抵抗体パターンの両端部にそれぞれ導通する一対の電極パターンが形成された抵抗基板において、
前記一対の電極パターンの間をつなぐように、前記絶縁基板上に設けられた絶縁パターンを具備し、前記絶縁パターンの両端部は、前記一対の電極パターンの一部を露出させて露出部を形成した状態で、前記一対の電極パターン上に重ね合わされており、
前記抵抗体パターンは、前記絶縁パターン上および前記絶縁パターンから露出した前記一対の電極パターンの前記露出部上に積層されていることを特徴とする抵抗基板。
A resistor substrate on which a resistor pattern on which a slider slides and a current collector pattern are provided apart from each other on an insulating substrate, and a pair of electrode patterns respectively conducting to both ends of the resistor pattern are formed In
An insulating pattern provided on the insulating substrate is provided so as to connect between the pair of electrode patterns, and both end portions of the insulating pattern form exposed portions by exposing a part of the pair of electrode patterns. In a state where it is overlaid on the pair of electrode patterns,
The resistor substrate, wherein the resistor pattern is laminated on the insulating pattern and on the exposed portion of the pair of electrode patterns exposed from the insulating pattern.
前記一対の電極パターンには、前記絶縁パターンを介して前記抵抗体パターンと対向する延出部が、前記抵抗体パターンの下面に沿うように延設されていることを特徴とする請求項1に記載の抵抗基板。   2. The pair of electrode patterns, wherein an extending portion facing the resistor pattern via the insulating pattern extends so as to extend along a lower surface of the resistor pattern. The resistance substrate described. 前記延出部上に位置する前記抵抗体パターン上を、前記摺動子が摺動しない非摺動領域としたことを特徴とする請求項2に記載の抵抗基板。   The resistance substrate according to claim 2, wherein a non-sliding region in which the slider does not slide is formed on the resistor pattern located on the extending portion. 前記延出部上に位置する前記抵抗体パターン上を、前記摺動子が摺動する摺動領域に含ませたことを特徴とする請求項2に記載の抵抗基板。   The resistance substrate according to claim 2, wherein the resistor pattern located on the extending portion is included in a sliding area where the slider slides. 前記集電体パターンは、前記一対の電極パターンと同じ材料からなることを特徴とする請求項1ないし請求項4のいずれかに記載の抵抗基板。   5. The resistance substrate according to claim 1, wherein the current collector pattern is made of the same material as the pair of electrode patterns. 前記絶縁基板は、ガラスエポキシ基板からなり、
前記絶縁パターンはエポキシ樹脂からなることを特徴とする請求項1ないし請求項5のいずれかに記載の抵抗基板。
The insulating substrate is made of a glass epoxy substrate,
6. The resistance substrate according to claim 1, wherein the insulating pattern is made of an epoxy resin.
絶縁基板上に、摺動子が摺動する抵抗体パターンと集電体パターンとが離間して設けられると共に、前記抵抗体パターンの両端部にそれぞれ導通する一対の電極パターンが形成された抵抗基板の製造方法において、
前記絶縁基板上に、前記一対の電極パターンを離間した状態で印刷形成する第1工程と、
前記一対の電極パターンの一部を露出させて露出部を形成すると共に、前記一対の電極パターン上に両端部が重ね合うように、前記絶縁基板上に絶縁パターンを印刷形成する第2工程と、
前記絶縁パターン上および前記絶縁パターンから露出した前記一対の電極パターンの前記露出部上に前記抵抗体パターンが積層されるように、前記抵抗体パターンを印刷形成する第3工程と、
を有することを特徴とする抵抗基板の製造方法。
A resistor substrate on which a resistor pattern on which a slider slides and a current collector pattern are provided apart from each other on an insulating substrate, and a pair of electrode patterns respectively conducting to both ends of the resistor pattern are formed In the manufacturing method of
A first step of printing and forming the pair of electrode patterns apart on the insulating substrate;
A second step of exposing a part of the pair of electrode patterns to form an exposed portion and printing and forming an insulating pattern on the insulating substrate so that both end portions overlap the pair of electrode patterns;
A third step of printing the resistor pattern so that the resistor pattern is laminated on the insulating pattern and on the exposed portion of the pair of electrode patterns exposed from the insulating pattern;
A method for manufacturing a resistance substrate, comprising:
前記第1工程は、前記一対の電極パターンから延出し前記絶縁パターンを介して前記抵抗体パターンと対向配置される延出部および前記集電体パターンを、前記一対の電極パターンと同じ材料にて、前記絶縁基板上に印刷形成する工程を含むことを特徴とする請求項7に記載の抵抗基板の製造方法。     In the first step, an extension portion extending from the pair of electrode patterns and opposed to the resistor pattern via the insulating pattern and the current collector pattern are made of the same material as the pair of electrode patterns. The method of manufacturing a resistance substrate according to claim 7, further comprising a step of printing on the insulating substrate. 前記第1工程、前記第2工程および前記第3工程は、前記絶縁基板が複数設けられる基板母材の複数個所に対して施され、
前記第1工程には、前記基板母材の前記絶縁基板を構成しない箇所に、前記一対の電極パターンと同じ材料により導電性を有するダミー導電パターンを印刷形成する工程を含んでおり、
前記第1工程、前記第2工程および前記第3工程が施された後に、前記絶縁基板を前記基板母材から分離する、ことを特徴とする請求項7または請求項8に記載の抵抗基板の製造方法。
The first step, the second step and the third step are performed on a plurality of locations on a substrate base material on which a plurality of the insulating substrates are provided,
The first step includes a step of printing and forming a dummy conductive pattern having conductivity with the same material as the pair of electrode patterns in a portion of the substrate base material that does not constitute the insulating substrate,
9. The resistance substrate according to claim 7, wherein the insulating substrate is separated from the substrate base material after the first step, the second step, and the third step are performed. Production method.
JP2012021303A 2012-02-02 2012-02-02 Resistive substrate and manufacturing method thereof Active JP5787362B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012021303A JP5787362B2 (en) 2012-02-02 2012-02-02 Resistive substrate and manufacturing method thereof
CN201210566790.0A CN103247400B (en) 2012-02-02 2012-12-24 Resistance substrate and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012021303A JP5787362B2 (en) 2012-02-02 2012-02-02 Resistive substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013161890A true JP2013161890A (en) 2013-08-19
JP5787362B2 JP5787362B2 (en) 2015-09-30

Family

ID=48926864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012021303A Active JP5787362B2 (en) 2012-02-02 2012-02-02 Resistive substrate and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP5787362B2 (en)
CN (1) CN103247400B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136575A (en) * 2015-01-23 2016-07-28 アルプス電気株式会社 Resistor substrate integral support body, rotary variable resistor using the same and manufacturing method therefor
JPWO2016067769A1 (en) * 2014-10-31 2017-07-27 株式会社村田製作所 Rotating variable resistor and method for manufacturing the same
DE102016003121A1 (en) * 2016-03-15 2017-09-21 ggp Electronics GmbH Printed circuit board assembly

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018146403A (en) * 2017-03-06 2018-09-20 Koa株式会社 Temperature sensor element
KR102127807B1 (en) * 2018-09-17 2020-06-29 삼성전기주식회사 An electronic component and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278702A (en) * 1988-05-02 1989-11-09 Copal Co Ltd Circuit plate for slidingly moving contact point
CN100552835C (en) * 2005-04-29 2009-10-21 株式会社村田制作所 Resistance substrate and variable resistance
JP4641229B2 (en) * 2005-08-18 2011-03-02 ローム株式会社 Chip resistor
CN101554097B (en) * 2006-12-07 2011-12-14 松下电器产业株式会社 Static electricity control part and process for manufacturing the same
JP2011238730A (en) * 2010-05-10 2011-11-24 Koa Corp Chip resistor and its mounting structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016067769A1 (en) * 2014-10-31 2017-07-27 株式会社村田製作所 Rotating variable resistor and method for manufacturing the same
JP2016136575A (en) * 2015-01-23 2016-07-28 アルプス電気株式会社 Resistor substrate integral support body, rotary variable resistor using the same and manufacturing method therefor
CN105825987A (en) * 2015-01-23 2016-08-03 阿尔卑斯电气株式会社 Resistor substrate integrated support body, manufacturing method thereof and sliding variable resistor
DE102016003121A1 (en) * 2016-03-15 2017-09-21 ggp Electronics GmbH Printed circuit board assembly
DE102016003121B4 (en) * 2016-03-15 2019-01-03 ggp Electronics GmbH Printed circuit board assembly

Also Published As

Publication number Publication date
JP5787362B2 (en) 2015-09-30
CN103247400B (en) 2016-03-02
CN103247400A (en) 2013-08-14

Similar Documents

Publication Publication Date Title
JP5787362B2 (en) Resistive substrate and manufacturing method thereof
KR101645213B1 (en) Capacitive sensor and method of manufacturing the same
JP2013225266A (en) Touch panel
JPWO2010113341A1 (en) Metal plate resistor for current detection and manufacturing method thereof
CN103460308A (en) Resistive voltage divider made of a resistive film material on an insulating substrate
CN109643189A (en) Printed wiring
CN104216594A (en) Low-impedance capacitive touch screen and manufacturing method thereof
CN106663511A (en) Shunt resistor
JP2017013334A (en) Wiring board and thermal head
JP5155952B2 (en) Touch panel device
US8742882B2 (en) Touch panel
CN103426575B (en) The manufacture method of resistance substrate and slide type variable resistor and resistance substrate
JP4901660B2 (en) Touch panel
JP2012190218A (en) Capacitance type input device
CN110364322A (en) A kind of production method of contact swept resistance piece
CN101047062B (en) Electronic component, production method of electronic component, mounted structure of electronic component, and evaluation method of electronic component
JP2005164469A (en) Resistance apparatus for detecting electric current and its manufacturing method
CN108235599A (en) A kind of carbon oil interdigital space of hand is less than the production method of 0.60mmPCB plates and outer graphics data
CN104347208A (en) A resistor manufacturing method, a resistor and an electric circuit
JP5970776B2 (en) Coordinate input panel
CN106933412A (en) The manufacturing process of touch-screen
CN209132329U (en) Four terminal current sensing component of noncontinuous electrode
JP2020047256A (en) Touch panel
TW379302B (en) Improved touch control sensor
JP2022114984A (en) Chip resistor and manufacturing method of the chip resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150723

R151 Written notification of patent or utility model registration

Ref document number: 5787362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350