JP2013159120A - Electronic control device and electric power steering device using the same - Google Patents

Electronic control device and electric power steering device using the same Download PDF

Info

Publication number
JP2013159120A
JP2013159120A JP2012019619A JP2012019619A JP2013159120A JP 2013159120 A JP2013159120 A JP 2013159120A JP 2012019619 A JP2012019619 A JP 2012019619A JP 2012019619 A JP2012019619 A JP 2012019619A JP 2013159120 A JP2013159120 A JP 2013159120A
Authority
JP
Japan
Prior art keywords
microcomputer
abnormality
cpu
motor
electronic control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012019619A
Other languages
Japanese (ja)
Other versions
JP5682861B2 (en
Inventor
Yohei Kaneda
洋平 金田
Hidetoshi Kobayashi
英敏 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012019619A priority Critical patent/JP5682861B2/en
Priority to DE201310100851 priority patent/DE102013100851A1/en
Publication of JP2013159120A publication Critical patent/JP2013159120A/en
Application granted granted Critical
Publication of JP5682861B2 publication Critical patent/JP5682861B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D5/00—Power-assisted or power-driven steering
    • B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
    • B62D5/0457—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such
    • B62D5/0481—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such monitoring the steering system, e.g. failures
    • B62D5/0493—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such monitoring the steering system, e.g. failures detecting processor errors, e.g. plausibility of steering direction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D5/00—Power-assisted or power-driven steering
    • B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
    • B62D5/0457—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such
    • B62D5/0481—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such monitoring the steering system, e.g. failures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048—Monitoring; Safety
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1654—Error detection by comparing the output of redundant processing systems where the output of only one of the redundant processing components can drive the attached hardware, e.g. memory or I/O

Abstract

PROBLEM TO BE SOLVED: To provide an electronic control device capable of surely detecting an abnormality of a microcomputer when controlling drive of a driving object.SOLUTION: A microcomputer 11 has a CPU 21 and a CPU 22 which execute computation related to drive of a motor 80, and controls the drive of the motor 80 on the basis of the computation result of the CPU 21. A comparator 16 is capable of detecting an abnormality of the microcomputer 11. The microcomputer 11 determines normality/abnormality of the comparator 16 by monitoring an output signal from the comparator 16 before the microcomputer 11 starts the drive control of the motor 80 after energization. An ECU 10 makes the microcomputer 11 generate a quasi-abnormality before the microcomputer 11 starts the drive control of the motor 80 after energization to the microcomputer 11. If the comparator 16 detects the quasi-abnormality of the microcomputer 11, the microcomputer 11 determines "The comparator 16 is in order". The microcomputer starts the drive control of the motor 80 upon the determination of "The comparator 16 is in order".

Description

本発明は、駆動対象の駆動を制御する電子制御装置、および、これを用いた電動パワーステアリング装置に関する。   The present invention relates to an electronic control device that controls driving of a drive target, and an electric power steering device using the same.

従来、マイコンに含まれる２つのＣＰＵの演算結果を比較し、ＣＰＵの異常を検出する電子制御装置が知られている。例えば特許文献１に開示された電子制御装置は、メインＣＰＵの演算結果とサブＣＰＵの演算結果とをコンパレータによって比較し、演算結果の不一致を検出した場合、メインＣＰＵまたはサブＣＰＵの異常を検知し、メインＣＰＵまたはサブＣＰＵをリセットするフェールセーフ機能を有している。   2. Description of the Related Art Conventionally, there is known an electronic control device that compares calculation results of two CPUs included in a microcomputer and detects an abnormality of the CPU. For example, the electronic control device disclosed in Patent Document 1 compares the calculation result of the main CPU and the calculation result of the sub CPU using a comparator, and detects an abnormality in the main CPU or the sub CPU when a mismatch between the calculation results is detected. And a fail-safe function for resetting the main CPU or the sub CPU.

特許第３９６２９５６号公報Japanese Patent No. 39629656

特許文献１の電子制御装置では、通電時、すなわち作動初期の時点でコンパレータが故障していた場合、作動中にＣＰＵに異常が生じても、コンパレータによって異常を検出できないおそれがある。ＣＰＵの異常を検出できない場合、電子制御装置による制御対象の制御が困難または不能になるおそれがある。
また、特許文献１の電子制御装置では、メインＣＰＵまたはサブＣＰＵの一方が、ウォッチドッグタイマによって、他方の作動異常を検出している。ここで、マイコン自体が故障している場合、メインＣＰＵまたはサブＣＰＵの作動異常を検出できないおそれがある。
また、上述したような電子制御装置を例えば電動パワーステアリング装置のモータの駆動制御のために用いる場合、ＣＰＵの異常の誤検出は、運転者の操舵に関するフィーリングに大きく影響する。 In the electronic control device disclosed in Patent Document 1, when the comparator fails at the time of energization, that is, at the time of the initial operation, even if an abnormality occurs in the CPU during the operation, the abnormality may not be detected by the comparator. If the CPU abnormality cannot be detected, the control of the control target by the electronic control device may be difficult or impossible.
In the electronic control device disclosed in Patent Document 1, either the main CPU or the sub CPU detects the other operation abnormality by the watchdog timer. Here, when the microcomputer itself is out of order, there is a possibility that an abnormal operation of the main CPU or the sub CPU cannot be detected.
Further, when the electronic control device as described above is used for, for example, driving control of a motor of an electric power steering device, erroneous detection of an abnormality of the CPU greatly affects the feeling related to the driver's steering.

本発明は、上述の問題に鑑みてなされたものであり、その目的は、駆動対象を駆動制御しているときのマイコンの異常を確実に検出可能な電子制御装置、および、これを用いた電動パワーステアリング装置を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an electronic control device capable of reliably detecting an abnormality of a microcomputer when driving an object to be driven, and an electric motor using the same. The object is to provide a power steering device.

請求項１に記載の発明は、駆動対象の駆動を制御する電子制御装置であって、マイコンとマイコン異常検出手段と初期正異常判定手段と疑似異常発生手段とを備えている。マイコンは、駆動対象の駆動に関する演算を行うＣＰＵを有し、当該ＣＰＵの演算結果に基づき駆動対象を駆動制御する。マイコン異常検出手段は、マイコンの異常を検出可能である。初期正異常判定手段は、マイコンへの通電後、マイコンが駆動対象の駆動制御を開始する前、マイコン異常検出手段からの出力信号を監視することでマイコン異常検出手段の正異常を判定する。疑似異常発生手段は、マイコンに疑似的な異常を発生させることが可能である。   The first aspect of the present invention is an electronic control device that controls the drive of a drive target, and includes a microcomputer, a microcomputer abnormality detection means, an initial normal abnormality determination means, and a pseudo abnormality generation means. The microcomputer includes a CPU that performs a calculation related to driving of the driving target, and drives and controls the driving target based on a calculation result of the CPU. The microcomputer abnormality detection means can detect abnormality of the microcomputer. The initial normal / abnormality determination means determines whether the microcomputer abnormality detection means is normal or not by monitoring an output signal from the microcomputer abnormality detection means before the microcomputer starts driving control of the drive target after energization of the microcomputer. The pseudo abnormality generating means can generate a pseudo abnormality in the microcomputer.

本発明では、電子制御装置は、マイコンへの通電後、マイコンが駆動対象の駆動制御を開始する前、疑似異常発生手段によりマイコンに疑似的な異常を発生させる。これにより、マイコン異常検出手段がマイコンの疑似的な異常を検出した場合、初期正異常判定手段により「マイコン異常検出手段は正常である」と判定する。「マイコン異常検出手段は正常である」と判定すると、マイコンにより駆動対象の駆動制御を開始する。このように、本発明では、イニシャルチェックによりマイコン異常検出手段が正常であること、すなわち、マイコン異常検出手段が正常に機能することを判定した上で、制御対象の駆動制御を開始する。そのため、電子制御装置は、駆動対象を駆動制御しているとき、マイコン異常検出手段により、マイコンの異常を確実に検出することができる。   In the present invention, the electronic control device causes the pseudo abnormality to be generated in the microcomputer by the pseudo abnormality generation means after the power supply to the microcomputer and before the microcomputer starts the drive control of the drive target. Thereby, when the microcomputer abnormality detecting means detects a pseudo abnormality of the microcomputer, the initial normal abnormality determining means determines that “the microcomputer abnormality detecting means is normal”. If it is determined that “the microcomputer abnormality detection means is normal”, the microcomputer starts the drive control of the drive target. As described above, according to the present invention, after it is determined by the initial check that the microcomputer abnormality detecting means is normal, that is, the microcomputer abnormality detecting means functions normally, drive control of the controlled object is started. Therefore, the electronic control device can reliably detect the abnormality of the microcomputer by the microcomputer abnormality detection means when the drive target is controlled.

本発明の第１実施形態による電子制御装置を適用した電動パワーステアリング装置を示す概略図。1 is a schematic diagram showing an electric power steering device to which an electronic control device according to a first embodiment of the present invention is applied. 本発明の第１実施形態による電子制御装置の概略を示す図。The figure which shows the outline of the electronic control apparatus by 1st Embodiment of this invention. 本発明の第１実施形態による電子制御装置を詳細に示す図。The figure which shows the electronic control apparatus by 1st Embodiment of this invention in detail. 本発明の第１実施形態の電子制御装置のマイコンによるイニシャルチェック処理を示すフロー図。The flowchart which shows the initial check process by the microcomputer of the electronic controller of 1st Embodiment of this invention. 本発明の第３実施形態の電子制御装置の監視ＩＣによる処理を示すフロー図。The flowchart which shows the process by the monitoring IC of the electronic controller of 3rd Embodiment of this invention. 本発明の第３実施形態の電子制御装置の監視ＩＣによるイニシャルチェック処理を示すフロー図。The flowchart which shows the initial check process by the monitoring IC of the electronic controller of 3rd Embodiment of this invention.

自動車等のハンドル操作をアシストするための電動パワーステアリング装置に本発明の電子制御装置（以下「ＥＣＵ」という）を適用した複数の実施形態を図面に基づいて説明する。なお、複数の実施形態において、実質的に同一の構成部位には同一の符号を付し、説明を省略する。   A plurality of embodiments in which an electronic control device (hereinafter referred to as “ECU”) of the present invention is applied to an electric power steering device for assisting steering operation of an automobile or the like will be described with reference to the drawings. Note that, in a plurality of embodiments, substantially the same components are denoted by the same reference numerals, and description thereof is omitted.

（第１実施形態）
図１は、電動パワーステアリング装置１を備えたステアリングシステム９０の全体構成を示すものである。電動パワーステアリング装置１には、ハンドル９１に接続されたステアリングシャフト９２にトルクセンサ９４が設けられている。トルクセンサ９４は、運転者からハンドル９１を経由してステアリングシャフト９２に入力される操舵トルクを検出する。 (First embodiment)
FIG. 1 shows an overall configuration of a steering system 90 provided with an electric power steering apparatus 1. In the electric power steering apparatus 1, a torque sensor 94 is provided on a steering shaft 92 connected to a handle 91. The torque sensor 94 detects a steering torque input to the steering shaft 92 from the driver via the handle 91.

ステアリングシャフト９２の先端にはピニオンギア９６が設けられており、ピニオンギア９６はラック軸９７に噛み合っている。ラック軸９７の両端には、タイロッド等を介して一対の車輪９８が回転可能に連結されている。
これにより、運転者がハンドル９１を回転させると、ハンドル９１に接続されたステアリングシャフト９２が回転し、ステアリングシャフト９２の回転運動は、ピニオンギア９６によってラック軸９７の直線運動に変換され、ラック軸９７の直線運動変位に応じた角度について一対の車輪９８が操舵される。 A pinion gear 96 is provided at the tip of the steering shaft 92, and the pinion gear 96 meshes with the rack shaft 97. A pair of wheels 98 are rotatably connected to both ends of the rack shaft 97 via tie rods or the like.
As a result, when the driver rotates the handle 91, the steering shaft 92 connected to the handle 91 rotates, and the rotational motion of the steering shaft 92 is converted into the linear motion of the rack shaft 97 by the pinion gear 96. The pair of wheels 98 are steered at an angle corresponding to 97 linear motion displacement.

電動パワーステアリング装置１は、操舵アシストトルクを発生するモータ８０、モータ８０の回転を減速してステアリングシャフト９２に伝える「動力伝達手段」としての減速ギア８９、および、モータ駆動装置２を備える。モータ８０は３相ブラシレスモータであり、減速ギア８９を正逆回転させる。モータ駆動装置２は、ＥＣＵ１０を備える。モータ駆動装置２は、モータ８０の回転角を検出する回転角センサ８５、上述のトルクセンサ９４、および、車速を検出する車速センサ９５を含む。
この構成により、電動パワーステアリング装置１は、ハンドル９１の操舵を補助するための操舵アシストトルクをモータ８０から発生し、ステアリングシャフト９２に伝達する。 The electric power steering apparatus 1 includes a motor 80 that generates steering assist torque, a reduction gear 89 as a “power transmission unit” that decelerates and transmits the rotation of the motor 80 to the steering shaft 92, and the motor driving apparatus 2. The motor 80 is a three-phase brushless motor, and rotates the reduction gear 89 forward and backward. The motor drive device 2 includes an ECU 10. The motor drive device 2 includes a rotation angle sensor 85 that detects the rotation angle of the motor 80, the above-described torque sensor 94, and a vehicle speed sensor 95 that detects the vehicle speed.
With this configuration, the electric power steering apparatus 1 generates a steering assist torque for assisting the steering of the handle 91 from the motor 80 and transmits the steering assist torque to the steering shaft 92.

図２にＥＣＵ１０のシステム概略図を示す。ＥＣＵ１０は、マイコン１１、駆動回路３０および監視ＩＣ４０等を備えている。
マイコン１１は、上述の回転角センサ８５、トルクセンサ９４および車速センサ９５等から入力した信号に基づいてプログラムを実行し、モータ８０を駆動するための駆動回路３０を制御する。
マイコン１１は、メインモジュール１２、サブモジュール１３、ＲＯＭ１４、ＲＡＭ１５、コンパレータ１６、メイン割り込みコントローラ１７およびサブ割り込みコントローラ１８等を備えている。 FIG. 2 shows a system schematic diagram of the ECU 10. The ECU 10 includes a microcomputer 11, a drive circuit 30, a monitoring IC 40, and the like.
The microcomputer 11 executes a program based on signals input from the rotation angle sensor 85, the torque sensor 94, the vehicle speed sensor 95, and the like, and controls the drive circuit 30 for driving the motor 80.
The microcomputer 11 includes a main module 12, a sub module 13, a ROM 14, a RAM 15, a comparator 16, a main interrupt controller 17, a sub interrupt controller 18, and the like.

図３にＥＣＵ１０のシステム詳細図を示す。メインモジュール１２は、ＣＰＵ２１等を有している。また、サブモジュール１３は、ＣＰＵ２２等を有している。ここで、ＣＰＵ２１およびＣＰＵ２２は、特許請求の範囲における「複数のＣＰＵ」に対応している。つまり、本実施形態では、「ＣＰＵ」は２つ設けられている。メインモジュール１２は、信号線により駆動回路３０に接続している。ＣＰＵ２１およびＣＰＵ２２は、それぞれ、プログラムに定義された同一の演算を所定の演算周期で実行する。ＣＰＵ２１は、演算結果に基づき、駆動回路３０を経由してモータ８０を駆動制御する。本実施形態では、ＣＰＵ２２は、ＣＰＵ２１の演算結果が正しいか否かを判別するのに用いられる。ＣＰＵ２１によるモータ８０の駆動制御は、例えば自動車のイグニッションキーがオンされることでＥＣＵ１０のマイコン１１に通電され、イニシャルチェックが完了した後、開始される。本実施形態でのイニシャルチェックについては、後に詳述する。   FIG. 3 shows a detailed system diagram of the ECU 10. The main module 12 has a CPU 21 and the like. Further, the submodule 13 has a CPU 22 and the like. Here, the CPU 21 and the CPU 22 correspond to “a plurality of CPUs” in the claims. That is, in this embodiment, two “CPUs” are provided. The main module 12 is connected to the drive circuit 30 by a signal line. Each of the CPU 21 and the CPU 22 executes the same calculation defined in the program at a predetermined calculation cycle. The CPU 21 drives and controls the motor 80 via the drive circuit 30 based on the calculation result. In the present embodiment, the CPU 22 is used to determine whether the calculation result of the CPU 21 is correct. The drive control of the motor 80 by the CPU 21 is started after the microcomputer 11 of the ECU 10 is energized by, for example, turning on the ignition key of the automobile and the initial check is completed. The initial check in this embodiment will be described in detail later.

ＲＯＭ１４は、ＣＰＵ２１およびＣＰＵ２２によって実行される演算が定義されたプログラム等を記憶している。ＲＡＭ１５は、ＣＰＵ２１およびＣＰＵ２２による演算結果等を記憶する。
コンパレータ１６は、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とを比較する。具体的には、コンパレータ１６は、バス比較部２５により、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とを比較する。 The ROM 14 stores a program in which operations executed by the CPU 21 and the CPU 22 are defined. The RAM 15 stores calculation results and the like by the CPU 21 and the CPU 22.
The comparator 16 compares the calculation result of the CPU 21 with the calculation result of the CPU 22. Specifically, the comparator 16 compares the calculation result of the CPU 21 with the calculation result of the CPU 22 by the bus comparison unit 25.

また、コンパレータ１６は、ＲＡＭ比較部２３により、ＲＡＭ１５へのＣＰＵ２１によるデータの書き込み結果とＲＡＭ１５へのＣＰＵ２２によるデータの書き込み結果とを比較し、ＲＡＭ１５からのＣＰＵ２１によるデータの読み出し結果とＲＡＭ１５からのＣＰＵ２２によるデータの読み出し結果とを比較する。
さらに、コンパレータ１６は、ＲＯＭ比較部２４により、ＲＯＭ１４からのＣＰＵ２１によるデータの読み出し結果とＲＯＭ１４からのＣＰＵ２２によるデータの読み出し結果とを比較する。 Further, the comparator 16 compares the data writing result by the CPU 21 to the RAM 15 and the data writing result by the CPU 22 to the RAM 15 by the RAM comparison unit 23, and the data reading result by the CPU 21 from the RAM 15 and the CPU 22 from the RAM 15. Compare the data read result by.
Further, the comparator 16 uses the ROM comparison unit 24 to compare the data read result by the CPU 21 from the ROM 14 with the data read result by the CPU 22 from the ROM 14.

このように、コンパレータ１６が比較する演算結果には、バス上を流れるＣＰＵ２１およびＣＰＵ２２の演算結果に限らず、ＲＡＭ１５およびＲＯＭ１４に対するＣＰＵ２１およびＣＰＵ２２の書き込み結果または読み出し結果も含まれる。
そして、コンパレータ１６は、バス比較部２５、ＲＡＭ比較部２３およびＲＯＭ比較部２４の各部で、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果との不一致を異常として検出すると、当該不一致に関する情報をフェイル情報としてエラーステータスレジスタの各項目に対し各部毎に書き込むとともに、メイン割り込みコントローラ１７およびサブ割り込みコントローラ１８に対し、不一致を検出したことを示す信号である不一致検出信号を送信する。ここで、コンパレータ１６は、特許請求の範囲における「マイコン異常検出手段」として機能する。 As described above, the calculation results compared by the comparator 16 include not only the calculation results of the CPU 21 and the CPU 22 flowing on the bus but also the writing results or reading results of the CPU 21 and the CPU 22 with respect to the RAM 15 and the ROM 14.
When the comparator 16 detects a mismatch between the calculation result of the CPU 21 and the calculation result of the CPU 22 as an abnormality in each of the bus comparison unit 25, the RAM comparison unit 23, and the ROM comparison unit 24, information regarding the mismatch is used as fail information. In addition to writing each item in the error status register for each part, a mismatch detection signal, which is a signal indicating that a mismatch has been detected, is transmitted to the main interrupt controller 17 and the sub interrupt controller 18. Here, the comparator 16 functions as “microcomputer abnormality detection means” in the claims.

メイン割り込みコントローラ１７およびサブ割り込みコントローラ１８は、コンパレータ１６から不一致検出信号を受信すると、それぞれ、ＣＰＵ２１、ＣＰＵ２２に対し割り込み発生信号を送信する。
ＣＰＵ２１およびＣＰＵ２２は、メイン割り込みコントローラ１７、サブ割り込みコントローラ１８から割り込み発生信号を受信すると、割り込み処理により、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果との不一致の回数を示す不一致回数カウント値をカウントアップ（増加）させる。本実施形態では、例えば不一致回数カウント値の初期値は０であり、カウントアップ１回あたりの増加量は１である。 When the main interrupt controller 17 and the sub interrupt controller 18 receive the mismatch detection signal from the comparator 16, they transmit an interrupt generation signal to the CPU 21 and CPU 22, respectively.
When the CPU 21 and the CPU 22 receive the interrupt generation signal from the main interrupt controller 17 and the sub interrupt controller 18, the CPU 21 and the CPU 22 count up a mismatch count value indicating the number of mismatches between the CPU 21 calculation result and the CPU 22 calculation result by interrupt processing ( increase. In the present embodiment, for example, the initial value of the mismatch count count value is 0, and the increment amount per count-up is 1.

ＣＰＵ２１およびＣＰＵ２２は、不一致回数カウント値が所定値より大きくなると、マイコン１１に対し、リセット信号を送信する。これにより、マイコン１１がリセットされる。その結果、マイコン１１が再起動する。例えばハードウェアまたはソフトウェアの本質的な故障ではなく、ノイズ等によってレジスタ値が一時的に異常値となった場合など、マイコン１１がリセットされることで、マイコン１１を正常状態に復帰させることができる場合がある。   The CPU 21 and the CPU 22 transmit a reset signal to the microcomputer 11 when the mismatch count count value becomes larger than a predetermined value. Thereby, the microcomputer 11 is reset. As a result, the microcomputer 11 is restarted. For example, when the register value temporarily becomes an abnormal value due to noise or the like instead of an essential failure of hardware or software, the microcomputer 11 can be returned to a normal state by being reset. There is a case.

また、マイコン１１は、マイコン１１のリセットの回数を例えばＥＥＰＲＯＭ等の不揮発性の記憶手段に保持しており、リセットの回数が所定回数を超えた場合、不一致回数カウント値が所定値より大きくなっても、マイコン１１に対しリセット信号を送信しない、すなわち、マイコン１１をリセットしない。この場合、ＥＣＵ１０によるモータ８０の駆動制御が停止される。これにより、電動パワーステアリング装置１による操舵のアシストが停止された、マニュアルステアの状態となる。   Further, the microcomputer 11 holds the number of resets of the microcomputer 11 in a nonvolatile storage means such as an EEPROM, and when the number of resets exceeds a predetermined number, the mismatch count count value becomes larger than the predetermined value. However, the reset signal is not transmitted to the microcomputer 11, that is, the microcomputer 11 is not reset. In this case, drive control of the motor 80 by the ECU 10 is stopped. As a result, the steering assist by the electric power steering device 1 is stopped, and a manual steer state is established.

監視ＩＣ４０は、演算回路、記憶回路等種々の電子回路を有する集積回路であり、本実施形態では、マイコン１１によりモータ８０が駆動制御されているとき、マイコン１１が暴走していないかを監視するために設けられている。   The monitoring IC 40 is an integrated circuit having various electronic circuits such as an arithmetic circuit and a memory circuit. In this embodiment, when the motor 80 is driven and controlled by the microcomputer 11, it monitors whether the microcomputer 11 has runaway. It is provided for.

次に、本実施形態におけるイニシャルチェックに関し、図４に基づき説明する。
本実施形態において、イニシャルチェックは、自動車のイグニッションキーがオンされること、または、マイコン１１がリセットされること等によりマイコン１１に通電された後、マイコン１１がモータ８０の駆動制御を開始する前に実施される。図４は、イニシャルチェックＳ１００の処理フローを示すものである。 Next, the initial check in the present embodiment will be described with reference to FIG.
In this embodiment, the initial check is performed before the microcomputer 11 starts driving control of the motor 80 after the microcomputer 11 is energized by turning on the ignition key of the automobile or resetting the microcomputer 11. To be implemented. FIG. 4 shows a processing flow of the initial check S100.

Ｓ１０１では、マイコン１１は、マイコン１１に疑似的な異常を発生させる。ここで、「疑似的な異常」とは、モータ８０の駆動制御に影響を及ぼすような真の異常ではなく、モータ８０の駆動制御に何ら影響を及ぼさない疑似的な異常のことをいう。   In S101, the microcomputer 11 causes the microcomputer 11 to generate a pseudo abnormality. Here, the “pseudo abnormality” refers to a pseudo abnormality that does not affect the drive control of the motor 80 but is a true abnormality that does not affect the drive control of the motor 80.

具体的には、意図的に、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とが異なるような演算をＣＰＵ２１およびＣＰＵ２２で実行する。これにより、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とに不一致、すなわち、ここでは疑似的な異常が生じる。ここで、マイコン１１は、特許請求の範囲における「疑似異常発生手段」として機能する。   Specifically, the CPU 21 and the CPU 22 intentionally execute a calculation in which the calculation result of the CPU 21 and the calculation result of the CPU 22 are different. As a result, the calculation result of the CPU 21 and the calculation result of the CPU 22 do not match, that is, a pseudo abnormality occurs here. Here, the microcomputer 11 functions as “pseudo abnormality generating means” in the claims.

コンパレータ１６は、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とに不一致が生じると、当該不一致に関する情報をフェイル情報としてエラーステータスレジスタの各項目に対し各部毎に書き込む。
Ｓ１０２では、マイコン１１は、所定時間待機する。 When a mismatch occurs between the calculation result of the CPU 21 and the calculation result of the CPU 22, the comparator 16 writes information about the mismatch as fail information for each item in the error status register.
In S102, the microcomputer 11 waits for a predetermined time.

Ｓ１０３では、マイコン１１は、疑似異常を検出したか否かを判別する。具体的には、エラーステータスレジスタの所定の項目、例えばバス比較部２５、ＲＡＭ比較部２３およびＲＯＭ比較部２４の各部毎の項目のいずれかにフェイル情報が書き込まれたか否かを監視する。エラーステータスレジスタの所定の項目にフェイル情報が書き込まれたことを確認した場合（Ｓ１０３：ＹＥＳ）、処理はＳ１０４へ移行する。一方、エラーステータスレジスタの所定の項目にフェイル情報は書き込まれなかったことを確認した場合（Ｓ１０３：ＮＯ）、「コンパレータ１６は異常である」と判定し、処理はＳ１０５へ移行する。   In S103, the microcomputer 11 determines whether or not a pseudo abnormality is detected. Specifically, it is monitored whether or not the fail information is written in a predetermined item of the error status register, for example, any of the items of each unit of the bus comparison unit 25, the RAM comparison unit 23, and the ROM comparison unit 24. When it is confirmed that the fail information has been written in a predetermined item of the error status register (S103: YES), the process proceeds to S104. On the other hand, when it is confirmed that fail information has not been written in a predetermined item of the error status register (S103: NO), it is determined that “the comparator 16 is abnormal”, and the process proceeds to S105.

Ｓ１０４では、マイコン１１は、全ての疑似異常を検出したか否かを判別する。具体的には、エラーステータスレジスタの全ての項目にフェイル情報が書き込まれたか否かを確認する。エラーステータスレジスタの全ての項目にフェイル情報が書き込まれたことを確認した場合（Ｓ１０４：ＹＥＳ）、「コンパレータ１６は正常である」と判定し、処理は図４の一連の処理であるイニシャルチェックＳ１００を抜ける。一方、未だエラーステータスレジスタの全ての項目にフェイル情報が書き込まれていないことを確認した場合（Ｓ１０４：ＮＯ）、処理はＳ１０１へ戻る。   In S104, the microcomputer 11 determines whether or not all pseudo abnormalities have been detected. Specifically, it is confirmed whether or not fail information has been written in all items of the error status register. When it is confirmed that the fail information has been written in all items of the error status register (S104: YES), it is determined that “the comparator 16 is normal”, and the process is an initial check S100 which is a series of processes of FIG. Exit. On the other hand, when it is confirmed that fail information has not been written in all items of the error status register (S104: NO), the process returns to S101.

Ｓ１０５では、マイコン１１は、ウォッチドッグタイマ停止によりマイコン１１をリセットする。ここで、マイコン１１は、特許請求の範囲における「リセット手段」として機能する。
マイコン１１は、Ｓ１０３およびＳ１０４で、特許請求の範囲における「初期正異常判定手段」として機能する。 In S105, the microcomputer 11 resets the microcomputer 11 by stopping the watchdog timer. Here, the microcomputer 11 functions as “reset means” in the claims.
The microcomputer 11 functions as “initial normal / abnormal determination means” in claims in S103 and S104.

上述のようにＳ１０４で初期正異常判定手段により「コンパレータ１６は正常である」と判定されると、イニシャルチェックＳ１００は終了し、マイコン１１によるモータ８０の駆動制御が開始される。
一方、Ｓ１０３で初期正異常判定手段により「コンパレータ１６は異常である」と判定された場合、Ｓ１０５でマイコン１１はリセットされる。リセットによる再起動後、マイコン１１に通電されると、イニシャルチェックＳ１００が再び実行される。例えばハードウェアまたはソフトウェアの本質的な故障ではなく、ノイズ等によってレジスタ値が一時的に異常値となった状態で、マイコン１１のリセットによりマイコン１１が正常状態に復帰した場合、Ｓ１０４で初期正異常判定手段により「コンパレータ１６は正常である」と判定され、マイコン１１によるモータ８０の駆動制御が開始される。一方、マイコン１１をリセットしてもマイコン１１が正常状態に復帰しなかった場合、Ｓ１０５でマイコン１１は再びリセットされる。 As described above, when the initial correct / abnormal determination unit determines that “the comparator 16 is normal” in S104, the initial check S100 ends and the microcomputer 11 starts driving control of the motor 80.
On the other hand, if it is determined in S103 that the initial comparator is “abnormal”, the microcomputer 11 is reset in S105. After the restart by reset, when the microcomputer 11 is energized, the initial check S100 is executed again. For example, when the microcomputer 11 returns to a normal state by resetting the microcomputer 11 in a state where the register value temporarily becomes an abnormal value due to noise or the like instead of an essential failure of hardware or software, an initial normal abnormality is obtained in S104. The determination means determines that “the comparator 16 is normal” and the microcomputer 11 starts driving control of the motor 80. On the other hand, if the microcomputer 11 does not return to the normal state even after the microcomputer 11 is reset, the microcomputer 11 is reset again in S105.

本実施形態では、マイコン１１は、マイコン１１のリセット回数を例えばＥＥＰＲＯＭ等の不揮発性の記憶手段に保持している。すなわち、マイコン１１は、マイコン１１のリセット回数をカウントしている。そして、リセット回数が所定回数を超えた場合、マイコン１１は、モータ８０の駆動制御を停止する。この場合、マイコン１１は、イニシャルチェックＳ１００の後、モータ８０の駆動制御を開始しない。これにより、自動車はマニュアルステアの状態となる。ここで、マイコン１１は、特許請求の範囲における「制御停止手段」として機能する。   In the present embodiment, the microcomputer 11 holds the number of resets of the microcomputer 11 in a nonvolatile storage means such as an EEPROM. That is, the microcomputer 11 counts the number of resets of the microcomputer 11. If the number of resets exceeds the predetermined number, the microcomputer 11 stops the drive control of the motor 80. In this case, the microcomputer 11 does not start the drive control of the motor 80 after the initial check S100. As a result, the automobile is in a manual steer state. Here, the microcomputer 11 functions as “control stop means” in the claims.

以上説明したように、（１）本実施形態では、マイコン１１は、モータ８０の駆動に関する演算を行う複数のＣＰＵとしてＣＰＵ２１およびＣＰＵ２２を有し、当該ＣＰＵの演算結果に基づきモータ８０を駆動制御する。コンパレータ１６は、マイコン１１の異常を検出可能である。マイコン１１は、通電後、マイコン１１がモータ８０の駆動制御を開始する前、コンパレータ１６からの出力信号を監視することでコンパレータ１６の正異常を判定する。マイコン１１は、マイコン１１に疑似的な異常を発生させることが可能である。   As described above, (1) In the present embodiment, the microcomputer 11 has the CPU 21 and the CPU 22 as a plurality of CPUs that perform calculations related to the driving of the motor 80, and drives and controls the motor 80 based on the calculation results of the CPUs. . The comparator 16 can detect an abnormality of the microcomputer 11. The microcomputer 11 determines whether the comparator 16 is normal or not by monitoring the output signal from the comparator 16 before the microcomputer 11 starts driving control of the motor 80 after energization. The microcomputer 11 can cause the microcomputer 11 to generate a pseudo abnormality.

本実施形態では、ＥＣＵ１０は、マイコン１１への通電後、マイコン１１がモータ８０の駆動制御を開始する前、マイコン１１に疑似的な異常を発生させる。これにより、コンパレータ１６がマイコン１１の疑似的な異常を検出した場合、マイコン１１により「コンパレータ１６は正常である」と判定する。「コンパレータ１６は正常である」と判定すると、マイコン１１によりモータ８０の駆動制御を開始する。このように、本実施形態では、イニシャルチェックによりコンパレータ１６が正常であること、すなわち、コンパレータ１６が正常に機能することを判定した上で、制御対象であるモータ８０の駆動制御を開始する。そのため、ＥＣＵ１０は、モータ８０を駆動制御しているとき、コンパレータ１６により、マイコン１１の異常を確実に検出することができる。   In this embodiment, after energizing the microcomputer 11, the ECU 10 causes the microcomputer 11 to generate a pseudo abnormality before the microcomputer 11 starts driving control of the motor 80. Thereby, when the comparator 16 detects a pseudo abnormality of the microcomputer 11, the microcomputer 11 determines that “the comparator 16 is normal”. When it is determined that “the comparator 16 is normal”, the microcomputer 11 starts driving control of the motor 80. As described above, in the present embodiment, after it is determined by the initial check that the comparator 16 is normal, that is, the comparator 16 functions normally, drive control of the motor 80 to be controlled is started. Therefore, the ECU 10 can reliably detect an abnormality in the microcomputer 11 by the comparator 16 when the motor 80 is driven and controlled.

（２）また、本実施形態では、マイコン１１は、同一の演算を行う複数のＣＰＵとしてＣＰＵ２１およびＣＰＵ２２を有している。コンパレータ１６は、複数のＣＰＵの演算結果が不一致であった場合、マイコン１１の異常を検出する。本実施形態では、複数のＣＰＵが同一の演算を行うため、モータ８０の制御に関する信頼性を高めることができる。   (2) Moreover, in this embodiment, the microcomputer 11 has CPU21 and CPU22 as several CPU which performs the same calculation. The comparator 16 detects an abnormality of the microcomputer 11 when the calculation results of the plurality of CPUs do not match. In the present embodiment, since a plurality of CPUs perform the same calculation, the reliability related to the control of the motor 80 can be improved.

（３）また、本実施形態では、マイコン１１は、リセット手段として機能することで、コンパレータ１６の異常の回数をカウントし、異常の回数が所定値、例えば本実施形態では０回を超えた場合、マイコン１１をリセットする。本実施形態では、マイコン１１をリセットすることにより、例えばハードウェアまたはソフトウェアの本質的な故障ではなく、ノイズ等によってレジスタ値が一時的に異常値となった場合など、ＥＣＵ１０のマイコン１１を正常状態に復帰させることができる場合がある。   (3) In the present embodiment, the microcomputer 11 functions as a reset unit to count the number of abnormalities of the comparator 16, and the number of abnormalities exceeds a predetermined value, for example, 0 in the present embodiment. Then, the microcomputer 11 is reset. In the present embodiment, resetting the microcomputer 11 causes the microcomputer 11 of the ECU 10 to be in a normal state when, for example, a register value temporarily becomes an abnormal value due to noise or the like rather than an essential failure of hardware or software. You may be able to return to

（４）また、本実施形態では、マイコン１１は、制御停止手段として機能することで、マイコン１１のリセットの回数をカウントし、リセットの回数が所定回数を超えた場合、マイコン１１によるモータ８０の駆動制御を停止する。このように、本実施形態では、例えばハードウェアまたはソフトウェアの本質的な故障等により電子制御装置が異常となっていて、リセットによってもマイコン１１を正常状態に復帰させることができない場合等、マイコン１１によるモータ８０の駆動制御を停止する。これにより、モータ８０がＥＣＵ１０によって異常に制御されるのを防ぐことができる。   (4) In the present embodiment, the microcomputer 11 functions as a control stop unit, thereby counting the number of resets of the microcomputer 11. If the number of resets exceeds a predetermined number, Stop drive control. As described above, in the present embodiment, the microcomputer 11 becomes abnormal when the electronic control device is abnormal due to, for example, an essential failure of hardware or software, and the microcomputer 11 cannot be returned to the normal state even by resetting. The drive control of the motor 80 is stopped. Thereby, it is possible to prevent the motor 80 from being abnormally controlled by the ECU 10.

（５）また、本実施形態による電動パワーステアリング装置１は、上述のＥＣＵ１０と、当該ＥＣＵ１０によって駆動制御されるモータ８０と、当該モータ８０の回転をステアリングシャフト９２に伝達する減速ギア８９と、を備え、ステアリングシャフト９２に入力される操舵トルクをアシストする。すなわち、本実施形態において、ＥＣＵ１０の駆動対象はモータ８０である。   (5) The electric power steering apparatus 1 according to the present embodiment includes the ECU 10 described above, the motor 80 that is driven and controlled by the ECU 10, and the reduction gear 89 that transmits the rotation of the motor 80 to the steering shaft 92. The steering torque input to the steering shaft 92 is assisted. That is, in the present embodiment, the driving target of the ECU 10 is the motor 80.

ところで、電子制御装置が電動パワーステアリング装置のモータの駆動制御に用いられる場合、電子制御装置によりモータが異常に駆動制御されると、運転者の操舵に関するフィーリングに大きく影響する。本実施形態では、ＥＣＵ１０は、イニシャルチェックによりコンパレータ１６が正常であること、すなわち、コンパレータ１６が正常に機能することを判定した上でモータ８０の駆動制御を開始するため、モータ８０を駆動制御しているときのマイコン１１の異常をコンパレータ１６によって確実に検出することができる。これにより、モータ８０がＥＣＵ１０によって異常に制御されるのを防ぐことができる。例えば、正常状態に復帰しない異常がマイコン１１に生じた場合、ＥＣＵ１０によるモータ８０の駆動制御を停止し、以降、マニュアルステア、すなわち、アシスト無しの操舵に変更するといった対応をとることができる。   By the way, when the electronic control device is used for driving control of the motor of the electric power steering device, if the motor is abnormally driven and controlled by the electronic control device, the feeling related to the steering of the driver is greatly affected. In this embodiment, the ECU 10 controls the drive of the motor 80 in order to start the drive control of the motor 80 after determining that the comparator 16 is normal by the initial check, that is, the comparator 16 functions normally. The abnormality of the microcomputer 11 during the detection can be reliably detected by the comparator 16. Thereby, it is possible to prevent the motor 80 from being abnormally controlled by the ECU 10. For example, when an abnormality that does not return to the normal state occurs in the microcomputer 11, it is possible to stop the drive control of the motor 80 by the ECU 10 and then change to manual steering, that is, steering without assistance.

（第２実施形態）
本発明の第２実施形態によるＥＣＵ１０について説明する。第２実施形態は、物理的な構成は第１実施形態と同様であるものの、イニシャルチェックの仕方が第１実施形態と異なる。 (Second Embodiment)
The ECU 10 according to the second embodiment of the present invention will be described. In the second embodiment, the physical configuration is the same as that of the first embodiment, but the method of initial check is different from that of the first embodiment.

第２実施形態では、マイコン１１は、第１実施形態と同様、イニシャルチェックＳ１００（図４参照）において、Ｓ１０１でマイコン１１に疑似的な異常を発生させる。
コンパレータ１６は、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とに疑似的な異常である不一致が生じると、当該不一致に関する情報をフェイル情報としてエラーステータスレジスタの各項目に対し各部毎に書き込むとともに、メイン割り込みコントローラ１７、サブ割り込みコントローラ１８に対し、不一致を検出したことを示す信号である不一致検出信号を送信する。メイン割り込みコントローラ１７およびサブ割り込みコントローラ１８は、コンパレータ１６から不一致検出信号を受信すると、それぞれ、ＣＰＵ２１、ＣＰＵ２２に対し割り込み発生信号を送信する。 In the second embodiment, similarly to the first embodiment, the microcomputer 11 causes the microcomputer 11 to generate a pseudo abnormality in S101 in the initial check S100 (see FIG. 4).
When a mismatch that is a pseudo abnormality occurs between the calculation result of the CPU 21 and the calculation result of the CPU 22, the comparator 16 writes information regarding the mismatch as fail information for each item of the error status register for each part and A mismatch detection signal that is a signal indicating that a mismatch has been detected is transmitted to the controller 17 and the sub interrupt controller 18. When the main interrupt controller 17 and the sub interrupt controller 18 receive the mismatch detection signal from the comparator 16, they transmit an interrupt generation signal to the CPU 21 and CPU 22, respectively.

Ｓ１０２でマイコン１１が待機しているとき、ＣＰＵ２１およびＣＰＵ２２は、メイン割り込みコントローラ１７、サブ割り込みコントローラ１８から割り込み発生信号を受信すると、割り込み処理により、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果との不一致の回数をカウントする。そして、ＣＰＵ２１およびＣＰＵ２２は、不一致の回数が所定回数を超えるとマイコン１１のエラーステータスの所定の項目に関し疑似異常を検出する。   When the microcomputer 11 is waiting in S102, when the CPU 21 and the CPU 22 receive an interrupt generation signal from the main interrupt controller 17 and the sub interrupt controller 18, the CPU 21 and the CPU 22 do not agree with each other due to the interrupt processing. Count the number of times. Then, when the number of mismatches exceeds a predetermined number, the CPU 21 and the CPU 22 detect a pseudo abnormality regarding a predetermined item of the error status of the microcomputer 11.

Ｓ１０３では、マイコン１１は、疑似異常を検出したか否かを判定する。具体的には、エラーステータスの所定の項目、例えばバス比較部２５、ＲＡＭ比較部２３およびＲＯＭ比較部２４の各部毎の項目のいずれかで疑似異常を検出したか否かを確認する。エラーステータスの所定の項目で疑似異常を検出したことを確認した場合（Ｓ１０３：ＹＥＳ）、処理はＳ１０４へ移行する。一方、エラーステータスの所定の項目で疑似異常を検出しなかったことを確認した場合（Ｓ１０３：ＮＯ）、「コンパレータ１６は異常である」と判定し、処理はＳ１０５へ移行する。   In S103, the microcomputer 11 determines whether a pseudo abnormality has been detected. Specifically, it is confirmed whether or not a pseudo-abnormality has been detected in any one of the predetermined items of the error status, for example, items for each unit of the bus comparison unit 25, the RAM comparison unit 23, and the ROM comparison unit 24. If it is confirmed that a pseudo abnormality is detected in a predetermined item of the error status (S103: YES), the process proceeds to S104. On the other hand, when it is confirmed that no pseudo-abnormality is detected in a predetermined item of the error status (S103: NO), it is determined that “the comparator 16 is abnormal”, and the process proceeds to S105.

Ｓ１０４では、マイコン１１は、全ての疑似異常を検出したか否かを判別する。具体的には、エラーステータスの全ての項目で疑似異常を検出したか否かを確認する。エラーステータスの全ての項目にフェイル情報が書き込まれたことを確認した場合（Ｓ１０４：ＹＥＳ）、「コンパレータ１６は正常である」と判定し、処理は図４の一連の処理（イニシャルチェックＳ１００）を抜ける。一方、未だエラーステータスの全ての項目で疑似異常を検出していないことを確認した場合（Ｓ１０４：ＮＯ）、処理はＳ１０１へ戻る。   In S104, the microcomputer 11 determines whether or not all pseudo abnormalities have been detected. Specifically, it is confirmed whether or not a pseudo abnormality is detected in all items of the error status. When it is confirmed that the fail information has been written in all items of the error status (S104: YES), it is determined that “the comparator 16 is normal”, and the process is a series of processes (initial check S100) of FIG. Exit. On the other hand, when it is confirmed that the pseudo abnormality has not been detected in all items of the error status (S104: NO), the process returns to S101.

Ｓ１０５では、マイコン１１は、ウォッチドッグタイマ停止によりマイコン１１をリセットする。
以上説明したように、（１）本実施形態では、マイコン１１は、第１実施形態と異なり、割り込み処理により、コンパレータ１６でＣＰＵ２１およびＣＰＵ２２の疑似的な異常、すなわち、演算結果の不一致を検出する。 In S105, the microcomputer 11 resets the microcomputer 11 by stopping the watchdog timer.
As described above, (1) In this embodiment, unlike the first embodiment, the microcomputer 11 detects a pseudo abnormality of the CPU 21 and the CPU 22, that is, a mismatch between the calculation results, by the comparator 16 by interrupt processing. .

（第３実施形態）
本発明の第３実施形態によるＥＣＵ１０について、図５および６に基づき説明する。第３実施形態は、物理的な構成は第１実施形態と同様であるものの、モータ８０の駆動制御時のマイコン１１のリセット等の仕方、および、イニシャルチェックの仕方等が第１実施形態と異なる。 (Third embodiment)
An ECU 10 according to a third embodiment of the present invention will be described with reference to FIGS. Although the third embodiment has the same physical configuration as that of the first embodiment, the method of resetting the microcomputer 11 during the drive control of the motor 80, the method of initial check, and the like are different from those of the first embodiment. .

第３実施形態では、ＣＰＵ２１によるモータ８０の駆動制御時、監視ＩＣ４０によって、コンパレータ１６の正異常を判定し、マイコン１１のリセット等を行う。ＣＰＵ２１によるモータ８０の駆動制御は、例えば自動車のイグニッションキーがオンされることでＥＣＵ１０のマイコン１１に通電され、イニシャルチェックが完了した後、開始される。本実施形態でのイニシャルチェックについては、後に詳述する。   In the third embodiment, during the driving control of the motor 80 by the CPU 21, the monitoring IC 40 determines whether the comparator 16 is normal or abnormal, and resets the microcomputer 11 or the like. The drive control of the motor 80 by the CPU 21 is started after the microcomputer 11 of the ECU 10 is energized by, for example, turning on the ignition key of the automobile and the initial check is completed. The initial check in this embodiment will be described in detail later.

図５は、本実施形態の監視ＩＣ４０において実行される一連の処理を示すものである。処理Ｓ２００は、監視ＩＣ４０に通電されている間、すなわち、ＥＣＵ１０の起動中、繰り返し実行される処理である。
Ｓ２０１では、監視ＩＣ４０は、コンパレータ１６から不一致検出信号を受信したか否かを判別する。ここで、前記不一致検出信号は、マイコン異常検出手段としてのコンパレータ１６が、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果との不一致を異常として検出したときに監視ＩＣ４０に対し送信する信号である。 FIG. 5 shows a series of processes executed in the monitoring IC 40 of this embodiment. The process S200 is a process that is repeatedly executed while the monitoring IC 40 is energized, that is, while the ECU 10 is activated.
In S <b> 201, the monitoring IC 40 determines whether a mismatch detection signal is received from the comparator 16. Here, the mismatch detection signal is a signal transmitted to the monitoring IC 40 when the comparator 16 as the microcomputer abnormality detection means detects a mismatch between the calculation result of the CPU 21 and the calculation result of the CPU 22 as an abnormality.

コンパレータ１６から不一致検出信号を受信した場合（Ｓ２０１：ＹＥＳ）、処理はＳ２０２へ移行する。一方、コンパレータ１６から不一致検出信号を受信しない場合（Ｓ２０１：ＮＯ）、処理は図５の一連の処理Ｓ２００を抜ける。
Ｓ２０２では、監視ＩＣ４０は、カウンタの値を１増大させる。当該カウンタは、本実施形態では、例えばＲＡＭ等の記憶手段に記憶された値であり、初期値は例えば０である。その後、処理はＳ２０３へ移行する。 When a mismatch detection signal is received from the comparator 16 (S201: YES), the process proceeds to S202. On the other hand, when the mismatch detection signal is not received from the comparator 16 (S201: NO), the process exits the series of processes S200 of FIG.
In S202, the monitoring IC 40 increases the counter value by one. In the present embodiment, the counter is a value stored in a storage unit such as a RAM, and the initial value is, for example, 0. Thereafter, the process proceeds to S203.

Ｓ２０３では、監視ＩＣ４０は、カウンタの値が所定値より大きいか否かを判定する。カウンタの値が所定値より大きい場合（Ｓ２０３：ＹＥＳ）、処理はＳ２０４へ移行する。一方、カウンタの値が所定値以下の場合（Ｓ２０３：ＮＯ）、処理は図５の一連の処理Ｓ２００を抜ける。   In S203, the monitoring IC 40 determines whether or not the counter value is greater than a predetermined value. When the value of the counter is larger than the predetermined value (S203: YES), the process proceeds to S204. On the other hand, when the value of the counter is equal to or smaller than the predetermined value (S203: NO), the process exits the series of processes S200 in FIG.

Ｓ２０４では、監視ＩＣ４０は、マイコン１１のリセット回数が所定回数より多いか否かを判定する。本実施形態では、監視ＩＣ４０は、マイコン１１のリセット回数を例えばＥＥＰＲＯＭ等の不揮発性の記憶手段に保持している。すなわち、監視ＩＣ４０は、マイコン１１のリセット回数をカウントしている。マイコン１１のリセット回数が所定回数より多い場合（Ｓ２０４：ＹＥＳ）、処理はＳ２０６へ移行する。一方、マイコン１１のリセット回数が所定回数以下の場合（Ｓ２０４：ＮＯ）、処理はＳ２０５へ移行する。   In S204, the monitoring IC 40 determines whether the number of resets of the microcomputer 11 is greater than a predetermined number. In the present embodiment, the monitoring IC 40 holds the number of resets of the microcomputer 11 in a nonvolatile storage means such as an EEPROM. That is, the monitoring IC 40 counts the number of resets of the microcomputer 11. If the number of resets of the microcomputer 11 is greater than the predetermined number (S204: YES), the process proceeds to S206. On the other hand, when the number of resets of the microcomputer 11 is less than or equal to the predetermined number (S204: NO), the process proceeds to S205.

Ｓ２０５では、監視ＩＣ４０は、マイコン１１に対しリセット信号を送信する。その後、処理は図５の一連の処理Ｓ２００を抜ける。マイコン１１に対しリセット信号が送信されると、マイコン１１がリセットされる。その結果、マイコン１１が再起動する。例えばハードウェアまたはソフトウェアの本質的な故障ではなく、ノイズ等によってレジスタ値が一時的に異常値となった場合など、マイコン１１がリセットされることで、マイコン１１を正常状態に復帰させることができる場合がある。   In S <b> 205, the monitoring IC 40 transmits a reset signal to the microcomputer 11. Thereafter, the process exits the series of processes S200 in FIG. When a reset signal is transmitted to the microcomputer 11, the microcomputer 11 is reset. As a result, the microcomputer 11 is restarted. For example, when the register value temporarily becomes an abnormal value due to noise or the like instead of an essential failure of hardware or software, the microcomputer 11 can be returned to a normal state by being reset. There is a case.

Ｓ２０６では、監視ＩＣ４０は、マイコン１１に対しリセット信号を送信することなく、ＥＣＵ１０によるモータ８０の駆動制御が停止される。これにより、電動パワーステアリング装置１による操舵のアシストが停止された、マニュアルステアの状態となる。   In S206, the monitoring IC 40 stops the drive control of the motor 80 by the ECU 10 without transmitting a reset signal to the microcomputer 11. As a result, the steering assist by the electric power steering device 1 is stopped, and a manual steer state is established.

上述のようにＳ２０１の後、Ｓ２０３でＮＯと判定された後、および、Ｓ２０５の後、処理は図５の一連の処理Ｓ２００を抜けるが、監視ＩＣ４０の通電中は、再びＳ２００が開始される。   As described above, after S201, after NO is determined in S203, and after S205, the process exits the series of processes S200 of FIG. 5, but S200 is started again while the monitoring IC 40 is energized.

このように、本実施形態では、ＣＰＵ２１によるモータ８０の駆動制御時、マイコン１１から独立して設けられている監視ＩＣ４０により、コンパレータ１６からの不一致検出信号に基づきマイコン１１をリセットする。   As described above, in this embodiment, the microcomputer 11 is reset based on the mismatch detection signal from the comparator 16 by the monitoring IC 40 provided independently of the microcomputer 11 when the CPU 21 controls the driving of the motor 80.

次に、本実施形態におけるイニシャルチェックに関し、図６に基づき説明する。
本実施形態において、イニシャルチェックは、第１実施形態と同様、自動車のイグニッションキーがオンされること、または、マイコン１１がリセットされること等によりマイコン１１に通電された後、マイコン１１がモータ８０の駆動制御を開始する前に実施される。図６は、マイコン１１によるイニシャルチェックＳ３００の処理フローを示すものである。
図６に示すイニシャルチェックＳ３００は、マイコン１１に通電されることにより開始される。 Next, the initial check in the present embodiment will be described with reference to FIG.
In the present embodiment, as in the first embodiment, the initial check is performed after the microcomputer 11 is energized by turning on the ignition key of the automobile or resetting the microcomputer 11, and then the microcomputer 11 is moved to the motor 80. This is performed before starting the drive control. FIG. 6 shows a processing flow of the initial check S300 by the microcomputer 11.
The initial check S300 shown in FIG. 6 is started when the microcomputer 11 is energized.

Ｓ３０１では、マイコン１１は、「チェック状態」が「チェック」であるか否かを判定する。ここで、「チェック状態」とは、イニシャルチェックに関する状態を示す値（データ）であり、本実施形態では例えばＥＥＰＲＯＭ等の不揮発性の記憶手段に記憶されている。   In S301, the microcomputer 11 determines whether or not the “check state” is “check”. Here, the “check state” is a value (data) indicating a state related to the initial check, and is stored in a nonvolatile storage unit such as an EEPROM in the present embodiment.

「チェック状態」は「チェック」でないと判定した場合（Ｓ３０１：ＮＯ）、処理はＳ３０２へ移行する。一方、「チェック状態」は「チェック」であると判定した場合（Ｓ３０１：ＹＥＳ）、処理はＳ３０８へ移行する。
Ｓ３０２では、「チェック状態」を「チェック」とする。具体的には、不揮発性の記憶手段に記憶された「チェック状態」の値を「チェック」に書き換える。その後、処理はＳ３０３へ移行する。 If it is determined that the “check state” is not “check” (S301: NO), the process proceeds to S302. On the other hand, when it is determined that the “check state” is “check” (S301: YES), the process proceeds to S308.
In S302, the “check state” is set to “check”. Specifically, the “check state” value stored in the nonvolatile storage means is rewritten to “check”. Thereafter, the process proceeds to S303.

Ｓ３０３では、マイコン１１は、疑似異常発生手段として機能し、マイコン１１に疑似的な異常を発生させる。具体的には、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とが異なるような演算をＣＰＵ２１およびＣＰＵ２２で実行する。これにより、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とに不一致が生じる。   In S303, the microcomputer 11 functions as a pseudo abnormality generating unit, and causes the microcomputer 11 to generate a pseudo abnormality. Specifically, the CPU 21 and the CPU 22 execute a calculation in which the calculation result of the CPU 21 is different from the calculation result of the CPU 22. As a result, a mismatch occurs between the calculation result of the CPU 21 and the calculation result of the CPU 22.

コンパレータ１６は、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果とに疑似的な異常である不一致が生じると、当該不一致に関する情報をフェイル情報としてエラーステータスレジスタの各項目に対し各部毎に書き込むとともに、監視ＩＣ４０に対し不一致検出信号を送信する。これにより、監視ＩＣ４０は、Ｓ２０１でＹＥＳと判定される。
Ｓ３０４では、マイコン１１は、所定時間待機する。 When a mismatch, which is a pseudo abnormality, occurs between the calculation result of the CPU 21 and the calculation result of the CPU 22, the comparator 16 writes information regarding the mismatch as fail information for each item of the error status register for each unit, and the monitoring IC 40. A mismatch detection signal is transmitted. Thereby, the monitoring IC 40 determines YES in S201.
In S304, the microcomputer 11 waits for a predetermined time.

Ｓ３０５では、マイコン１１は、全ての疑似異常を検出したか否かを判別する。具体的には、エラーステータスレジスタの全ての項目にフェイル情報が書き込まれたか否かを確認する。エラーステータスレジスタの全ての項目にフェイル情報が書き込まれたことを確認した場合（Ｓ３０５：ＹＥＳ）、処理はＳ３０６へ移行する。一方、未だエラーステータスレジスタの全ての項目にフェイル情報が書き込まれていないことを確認した場合（Ｓ３０５：ＮＯ）、処理はＳ３０３へ戻る。
Ｓ３０６では、マイコン１１は、所定時間待機する。 In S305, the microcomputer 11 determines whether or not all pseudo abnormalities have been detected. Specifically, it is confirmed whether or not fail information has been written in all items of the error status register. If it is confirmed that the fail information has been written in all items of the error status register (S305: YES), the process proceeds to S306. On the other hand, when it is confirmed that fail information has not yet been written in all items of the error status register (S305: NO), the process returns to S303.
In S306, the microcomputer 11 waits for a predetermined time.

Ｓ３０７では、マイコン１１は、ウォッチドッグタイマ停止によりマイコン１１をリセットする。
Ｓ３０８では、マイコン１１は、イニシャルチェックは完了したと判断する。その後、処理は図６の一連の処理であるイニシャルチェックＳ３００を抜ける。
Ｓ３０８の後、Ｓ３００を抜けると、マイコン１１のＣＰＵ２１によるモータ８０の駆動制御が開始される。 In S307, the microcomputer 11 resets the microcomputer 11 by stopping the watchdog timer.
In S308, the microcomputer 11 determines that the initial check has been completed. Thereafter, the process exits the initial check S300, which is a series of processes in FIG.
After step S308, when step S300 is exited, drive control of the motor 80 by the CPU 21 of the microcomputer 11 is started.

上述のように、本実施形態では、Ｓ３０３での疑似異常発生後、Ｓ２０５で監視ＩＣ４０からリセット信号が送信されてマイコン１１がリセットされた場合、Ｓ３０１でＹＥＳと判定され、マイコン１１によるモータ８０の駆動制御が開始される。つまり、Ｓ２００で、監視ＩＣ４０により不一致検出信号をカウント、すなわち、監視し、「コンパレータ１６は正常である」と判定した結果、モータ８０の駆動制御を開始する。   As described above, in this embodiment, after the pseudo abnormality occurs in S303, when the reset signal is transmitted from the monitoring IC 40 in S205 and the microcomputer 11 is reset, it is determined YES in S301, and the motor 80 of the microcomputer 11 Drive control is started. That is, in S200, the mismatch detection signal is counted, that is, monitored by the monitoring IC 40, and as a result of determining that “the comparator 16 is normal”, the drive control of the motor 80 is started.

一方、Ｓ３０３での疑似異常発生後、監視ＩＣ４０においてＳ２０４でＹＥＳと判定された場合、Ｓ２０６でマイコン１１によるモータ８０の駆動制御が停止される。つまり、Ｓ２００で、監視ＩＣ４０により不一致検出信号をカウント、すなわち、監視し、「コンパレータ１６は異常である」と判定した結果、モータ８０の駆動制御を停止する。よって、この場合、マイコン１１によるモータ８０の駆動制御は開始されない。
このように、本実施形態では、監視ＩＣ４０が、特許請求の範囲における「初期正異常判定手段」、「リセット手段」および「制御停止手段」として機能している。 On the other hand, if the monitoring IC 40 determines YES in S204 after the occurrence of the pseudo abnormality in S303, the drive control of the motor 80 by the microcomputer 11 is stopped in S206. That is, in S200, the mismatch detection signal is counted, that is, monitored by the monitoring IC 40, and as a result of determining that “the comparator 16 is abnormal”, the drive control of the motor 80 is stopped. Therefore, in this case, drive control of the motor 80 by the microcomputer 11 is not started.
Thus, in the present embodiment, the monitoring IC 40 functions as “initial normal / abnormal determination means”, “reset means”, and “control stop means” in the claims.

なお、Ｓ３０５でＹＥＳ（全ての疑似異常を検出）と判定されたにもかかわらず、所定時間経過してもマイコン１１がリセットされない場合、監視ＩＣ４０の異常とみなすとともに、Ｓ３０７でウォッチドッグタイマ停止によりマイコン１１をリセットする。これにより、Ｓ３０１でＹＥＳと判定され、マイコン１１によるモータ８０の駆動制御が開始される。   If the microcomputer 11 is not reset even after a predetermined time elapses even though it is determined as YES (detected all pseudo-abnormalities) in S305, it is regarded as an abnormality of the monitoring IC 40 and the watchdog timer is stopped in S307. The microcomputer 11 is reset. Thereby, it determines with YES by S301, and drive control of the motor 80 by the microcomputer 11 is started.

以上説明したように、（１）本実施形態では、ＥＣＵ１０は、マイコン１１への通電後、マイコン１１がモータ８０の駆動制御を開始する前、マイコン１１に疑似的な異常を発生させる。これにより、コンパレータ１６がマイコン１１の疑似的な異常を検出した場合、監視ＩＣ４０により不一致検出信号をカウントし、「コンパレータ１６は正常である」と判定する。「コンパレータ１６は正常である」と判定すると、マイコン１１によりモータ８０の駆動制御を開始する。このように、本実施形態では、イニシャルチェックによりコンパレータ１６が正常であること、すなわち、コンパレータ１６が正常に機能することを判定した上で、制御対象であるモータ８０の駆動制御を開始する。そのため、ＥＣＵ１０は、モータ８０を駆動制御しているとき、コンパレータ１６により、マイコン１１の異常を確実に検出することができる。   As described above, (1) in the present embodiment, the ECU 10 causes the microcomputer 11 to generate a pseudo abnormality after the microcomputer 11 is energized and before the microcomputer 11 starts driving control of the motor 80. Thereby, when the comparator 16 detects a pseudo abnormality of the microcomputer 11, the monitoring IC 40 counts the mismatch detection signal and determines that “the comparator 16 is normal”. When it is determined that “the comparator 16 is normal”, the microcomputer 11 starts driving control of the motor 80. As described above, in the present embodiment, after it is determined by the initial check that the comparator 16 is normal, that is, the comparator 16 functions normally, drive control of the motor 80 to be controlled is started. Therefore, the ECU 10 can reliably detect an abnormality in the microcomputer 11 by the comparator 16 when the motor 80 is driven and controlled.

また、（２）本実施形態では、初期正異常判定手段としての監視ＩＣ４０は、マイコン１１から独立して設けられている。そのため、マイコン１１に異常が生じていても、マイコン１１とは別に設けられている監視ＩＣ４０により、コンパレータ１６の正異常を正しく判定することができる。   (2) In the present embodiment, the monitoring IC 40 as the initial normal / abnormality determination means is provided independently of the microcomputer 11. Therefore, even if an abnormality occurs in the microcomputer 11, the monitoring IC 40 provided separately from the microcomputer 11 can correctly determine whether the comparator 16 is normal or abnormal.

（他の実施形態）
上述の第３実施形態では、監視ＩＣ４０によりコンパレータ１６からの不一致検出信号を監視し、コンパレータ１６の正異常を判定する例を示した。これに対し、本発明の他の実施形態では、第３実施形態において、第２実施形態で示した割り込み処理によりコンパレータ１６の正異常を判定することとしてもよい。 (Other embodiments)
In the third embodiment described above, the monitoring IC 40 monitors the mismatch detection signal from the comparator 16 to determine whether the comparator 16 is normal or abnormal. On the other hand, in another embodiment of the present invention, in the third embodiment, whether the comparator 16 is normal or not may be determined by the interrupt processing shown in the second embodiment.

また、上述の実施形態では、コンパレータ１６が、バス比較部２５、ＲＡＭ比較部２３およびＲＯＭ比較部２４の各部で、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果との不一致を異常として検出する例を示した。これに対し、本発明の他の実施形態では、コンパレータ１６は、バス比較部２５、ＲＡＭ比較部２３およびＲＯＭ比較部２４のうち特定の部位、または、それら以外の部位で、ＣＰＵ２１の演算結果とＣＰＵ２２の演算結果との不一致を異常として検出することとしてもよい。   In the above-described embodiment, an example is shown in which the comparator 16 detects an inconsistency between the calculation result of the CPU 21 and the calculation result of the CPU 22 as an abnormality in each of the bus comparison unit 25, the RAM comparison unit 23, and the ROM comparison unit 24. It was. On the other hand, in another embodiment of the present invention, the comparator 16 is connected to the calculation result of the CPU 21 at a specific part of the bus comparison part 25, the RAM comparison part 23, and the ROM comparison part 24 or other parts. A mismatch with the calculation result of the CPU 22 may be detected as an abnormality.

また、本発明の他の実施形態では、マイコンのＣＰＵは１つ、または、３つ以上であってもよい。
また、上述の実施形態では、コンパレータ１６を「マイコン異常検出手段」として用いる例を示した。これに対し、本発明の他の実施形態では、マイコン１１の異常を検出可能なコンパレータ１６以外の電子部品を「マイコン異常検出手段」として用いてもよい。 In another embodiment of the present invention, the number of CPUs of the microcomputer may be one or three or more.
In the above-described embodiment, the example in which the comparator 16 is used as the “microcomputer abnormality detection unit” has been described. On the other hand, in another embodiment of the present invention, an electronic component other than the comparator 16 capable of detecting an abnormality of the microcomputer 11 may be used as the “microcomputer abnormality detection means”.

また、上述の実施形態では、マイコン１１または監視ＩＣ４０を「初期正異常判定手段」として用いる例を示した。これに対し、本発明の他の実施形態では、マイコン１１または監視ＩＣ４０以外の電子部品を「初期正異常判定手段」として用いることとしてもよい。
また、上述の実施形態では、メインモジュール１２のみが駆動回路３０に接続する例を示した。これに対し、本発明の他の実施形態では、メインモジュール１２に加え、サブモジュール１３も駆動回路３０に接続する構成としてもよい。 Further, in the above-described embodiment, an example in which the microcomputer 11 or the monitoring IC 40 is used as “initial normal / abnormality determination means” has been described. On the other hand, in another embodiment of the present invention, an electronic component other than the microcomputer 11 or the monitoring IC 40 may be used as the “initial normal / abnormal determination unit”.
In the above-described embodiment, an example in which only the main module 12 is connected to the drive circuit 30 has been described. On the other hand, in another embodiment of the present invention, the sub module 13 may be connected to the drive circuit 30 in addition to the main module 12.

本発明の電子制御装置は、電動パワーステアリング装置の他、例えば、ギア比可変ステアリング（ＶＧＲＳ）、アクティブリアステアリング（ＡＲＳ）等、様々な用途に適用することができる。また、自動車に搭載されるモータだけでなく、自動車以外に用いられるモータを駆動制御するのに用いてもよい。さらに、モータ以外の機器を駆動制御するのに用いてもよい。
このように、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の形態で実施可能である。 The electronic control device of the present invention can be applied to various uses such as a variable gear ratio steering (VGRS) and an active rear steering (ARS) in addition to the electric power steering device. Moreover, you may use not only the motor mounted in a motor vehicle but drive-controlling the motor used other than a motor vehicle. Further, it may be used to drive and control devices other than the motor.
Thus, the present invention is not limited to the above-described embodiment, and can be implemented in various forms without departing from the gist thereof.

１０ ・・・・・・ＥＣＵ（電子制御装置）
８０ ・・・・・・モータ（駆動対象）
２１、２２ ・・・ＣＰＵ
１１ ・・・・・・マイコン（初期正異常判定手段、疑似異常発生手段）
１６ ・・・・・・コンパレータ（マイコン異常検出手段）
４０ ・・・・・・監視ＩＣ（初期正異常判定手段） 10 ・ ・ ・ ・ ・ ・ ECU (Electronic Control Unit)
80 ・ ・ ・ ・ ・ ・ Motor (Drive target)
21, 22 ... CPU
11 ···· Microcomputer (initial positive / abnormal determination means, pseudo-abnormality generation means)
16 ······ Comparator (microcomputer abnormality detection means)
40 ········ Monitoring IC (initial positive / abnormal judgment means)

Claims (6)

駆動対象（８０）の駆動を制御する電子制御装置（１０）であって、
前記駆動対象の駆動に関する演算を行うＣＰＵ（２１、２２）を有し、当該ＣＰＵの演算結果に基づき前記駆動対象を駆動制御するマイコン（１１）と、
前記マイコンの異常を検出可能なマイコン異常検出手段（１６）と、
前記マイコンへの通電後、前記マイコンが前記駆動対象の駆動制御を開始する前、前記マイコン異常検出手段からの出力信号を監視することで前記マイコン異常検出手段の正異常を判定する初期正異常判定手段（１１、４０）と、
前記マイコンに疑似的な異常を発生させる疑似異常発生手段（１１）と、を備え、
前記マイコンへの通電後、前記マイコンが前記駆動対象の駆動制御を開始する前、前記疑似異常発生手段により前記マイコンに疑似的な異常を発生させ、前記マイコン異常検出手段が前記マイコンの異常を検出した場合、前記初期正異常判定手段により前記マイコン異常検出手段は正常であると判定し、その後、前記マイコンにより前記駆動対象の駆動制御を開始することを特徴とする電子制御装置。 An electronic control device (10) for controlling driving of a drive target (80),
A microcomputer (11) having a CPU (21, 22) for performing a calculation related to the driving of the driving target, and driving and controlling the driving target based on a calculation result of the CPU;
Microcomputer abnormality detecting means (16) capable of detecting abnormality of the microcomputer;
After the power supply to the microcomputer, before the microcomputer starts driving control of the drive target, an initial normal / abnormal determination is performed by monitoring the output signal from the microcomputer abnormality detection unit to determine whether the microcomputer abnormality detection unit is normal or abnormal Means (11, 40);
A pseudo-abnormality generating means (11) for generating a pseudo-abnormality in the microcomputer,
After energization of the microcomputer, before the microcomputer starts driving control of the drive target, the pseudo abnormality generating means generates a pseudo abnormality in the microcomputer, and the microcomputer abnormality detecting means detects the abnormality of the microcomputer. In this case, the electronic control device is characterized in that the initial normal abnormality determination unit determines that the microcomputer abnormality detection unit is normal, and thereafter starts the drive control of the drive target by the microcomputer. 前記初期正異常判定手段（４０）は、前記マイコンから独立して設けられていることを特徴とする請求項１に記載の電子制御装置。   The electronic control unit according to claim 1, wherein the initial normal / abnormality determination means (40) is provided independently of the microcomputer. 前記マイコンは、同一の演算を行う複数の前記ＣＰＵを有し、
前記マイコン異常検出手段は、複数の前記ＣＰＵの演算結果が不一致であった場合、前記マイコンの異常を検出することを特徴とする請求項１または２に記載の電子制御装置。 The microcomputer has a plurality of the CPUs that perform the same calculation,
3. The electronic control device according to claim 1, wherein the microcomputer abnormality detection unit detects an abnormality of the microcomputer when calculation results of the plurality of CPUs do not match. 4. 前記初期正異常判定手段により判定した前記マイコン異常検出手段の異常の回数をカウントし、異常の回数が所定回数を超えた場合、前記マイコンをリセットするリセット手段（１１、４０）をさらに備えることを特徴とする請求項１〜３のいずれか一項に記載の電子制御装置。   It further comprises reset means (11, 40) for counting the number of abnormalities of the microcomputer abnormality detecting means determined by the initial normal abnormality determining means, and resetting the microcomputer when the number of abnormalities exceeds a predetermined number. The electronic control unit according to claim 1, wherein the electronic control unit is characterized in that 前記リセット手段による前記マイコンのリセットの回数をカウントし、リセットの回数が所定回数を超えた場合、前記マイコンによる前記駆動対象の駆動制御を停止する制御停止手段（１１、４０）をさらに備えることを特徴とする請求項４に記載の電子制御装置。   Control stop means (11, 40) for counting the number of resets of the microcomputer by the reset means and stopping the drive control of the drive target by the microcomputer when the number of resets exceeds a predetermined number of times. The electronic control device according to claim 4, wherein 請求項１〜５のいずれか一項に記載の電子制御装置と、
前記電子制御装置によって駆動制御されるモータ（８０）と、
前記モータの回転をステアリングシャフト（９２）に伝達する動力伝達手段（８９）と、を備え、
前記ステアリングシャフトに入力される操舵トルクをアシストすることを特徴とする電動パワーステアリング装置（１）。 Electronic control device according to any one of claims 1 to 5,
A motor (80) driven and controlled by the electronic control unit;
Power transmission means (89) for transmitting rotation of the motor to a steering shaft (92),
An electric power steering device (1) characterized by assisting a steering torque input to the steering shaft.
JP2012019619A 2012-02-01 2012-02-01 Electronic control device and electric power steering device using the same Active JP5682861B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012019619A JP5682861B2 (en) 2012-02-01 2012-02-01 Electronic control device and electric power steering device using the same
DE201310100851 DE102013100851A1 (en) 2012-02-01 2013-01-29 Electronic control device for controlling control object e.g. motor, has initial test unit which determines that abnormality detecting unit is normal, and enables microcomputer to commence control operation for actuating control object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019619A JP5682861B2 (en) 2012-02-01 2012-02-01 Electronic control device and electric power steering device using the same

Publications (2)

Publication Number Publication Date
JP2013159120A true JP2013159120A (en) 2013-08-19
JP5682861B2 JP5682861B2 (en) 2015-03-11

Family

ID=48783865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019619A Active JP5682861B2 (en) 2012-02-01 2012-02-01 Electronic control device and electric power steering device using the same

Country Status (2)

Country Link
JP (1) JP5682861B2 (en)
DE (1) DE102013100851A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015136948A (en) * 2014-01-20 2015-07-30 株式会社ジェイテクト electric power steering device
WO2015186647A1 (en) * 2014-06-06 2015-12-10 日立オートモティブシステムズ株式会社 Obstacle-information-managing device
CN105738130A (en) * 2014-12-08 2016-07-06 联创汽车电子有限公司 Electric power steering controller hardware function test board
EP3095674A1 (en) 2015-05-21 2016-11-23 Jtekt Corporation Vehicular control apparatus
KR20170114521A (en) * 2016-04-05 2017-10-16 현대모비스 주식회사 Apparatus and method for MDPS MCU core fault detection
JP2018161927A (en) * 2017-03-24 2018-10-18 日立オートモティブシステムズ株式会社 Automobile electronic control device
JP2019125250A (en) * 2018-01-18 2019-07-25 株式会社デンソーテン Power source management device and power source management method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06174599A (en) * 1992-12-02 1994-06-24 Nec Corp Fault diagnosing method
JP2004227346A (en) * 2003-01-23 2004-08-12 Denso Corp Electronic control device
JP3962956B2 (en) * 2005-01-25 2007-08-22 横河電機株式会社 Information processing apparatus and information processing method
JP2008299767A (en) * 2007-06-04 2008-12-11 Hitachi Ltd Diagnostic device and diagnostic method
JP2009029172A (en) * 2007-07-24 2009-02-12 Nsk Ltd Electric power steering system
JP2009274569A (en) * 2008-05-14 2009-11-26 Denso Corp Vehicle controlling device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06174599A (en) * 1992-12-02 1994-06-24 Nec Corp Fault diagnosing method
JP2004227346A (en) * 2003-01-23 2004-08-12 Denso Corp Electronic control device
JP3962956B2 (en) * 2005-01-25 2007-08-22 横河電機株式会社 Information processing apparatus and information processing method
JP2008299767A (en) * 2007-06-04 2008-12-11 Hitachi Ltd Diagnostic device and diagnostic method
JP2009029172A (en) * 2007-07-24 2009-02-12 Nsk Ltd Electric power steering system
JP2009274569A (en) * 2008-05-14 2009-11-26 Denso Corp Vehicle controlling device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015136948A (en) * 2014-01-20 2015-07-30 株式会社ジェイテクト electric power steering device
US9990851B2 (en) 2014-06-06 2018-06-05 Hitachi Automotive Systems, Ltd. Obstacle-information-managing device
WO2015186647A1 (en) * 2014-06-06 2015-12-10 日立オートモティブシステムズ株式会社 Obstacle-information-managing device
CN106463059B (en) * 2014-06-06 2019-04-19 日立汽车系统株式会社 Obstacle information managing device
JP2015230665A (en) * 2014-06-06 2015-12-21 日立オートモティブシステムズ株式会社 Obstacle information management device
CN106463059A (en) * 2014-06-06 2017-02-22 日立汽车系统株式会社 Obstacle-information-managing device
CN105738130A (en) * 2014-12-08 2016-07-06 联创汽车电子有限公司 Electric power steering controller hardware function test board
JP2016215875A (en) * 2015-05-21 2016-12-22 株式会社ジェイテクト Control device for vehicle
US9914474B2 (en) 2015-05-21 2018-03-13 Jtekt Corporation Vehicular control apparatus
EP3095674A1 (en) 2015-05-21 2016-11-23 Jtekt Corporation Vehicular control apparatus
KR20170114521A (en) * 2016-04-05 2017-10-16 현대모비스 주식회사 Apparatus and method for MDPS MCU core fault detection
KR102475879B1 (en) 2016-04-05 2022-12-08 현대모비스 주식회사 Apparatus and method for MDPS MCU core fault detection
JP2018161927A (en) * 2017-03-24 2018-10-18 日立オートモティブシステムズ株式会社 Automobile electronic control device
JP2019125250A (en) * 2018-01-18 2019-07-25 株式会社デンソーテン Power source management device and power source management method
JP7000172B2 (en) 2018-01-18 2022-01-19 株式会社デンソーテン Power management device and power management method

Also Published As

Publication number Publication date
JP5682861B2 (en) 2015-03-11
DE102013100851A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5682861B2 (en) Electronic control device and electric power steering device using the same
JP6350723B2 (en) Control device and control method for in-vehicle electronic device
JPH1153207A (en) Controller for vehicle
JP4379793B2 (en) Electronic control device for vehicle
US9221492B2 (en) Method for operating an electrical power steering mechanism
JP2009113618A (en) Electric power steering device
JP2009029172A (en) Electric power steering system
WO2013137059A1 (en) Abnormality diagnosis device and abnormality diagnosis method for torque sensor
JP5477654B2 (en) Electronic control device and electric power steering device using the same
CN108701069B (en) Abnormality monitoring device and electric power steering device using same
JP6461327B2 (en) Electric power steering device
JP6540227B2 (en) Vehicle control device
US9896125B2 (en) Control apparatus and control method of on-vehicle electronic equipment
JP5569752B2 (en) Electronic control device and electric power steering device using the same
JP2013079003A (en) Vehicle steering device
JP6311693B2 (en) Control device and control method for in-vehicle electronic device
US20190077451A1 (en) External watchdog with integrated backward regeneration support
JPH06329042A (en) Rear wheel steering system
JP5975015B2 (en) Electronic control device and electric power steering device using the same
JP2012110072A (en) Information processor, motor drive device using same, and information processing method
JP2003291837A (en) Computation monitoring method for electric power steering controller and electric power steering controller
JP2010184609A (en) Electric power steering device
US20230391347A1 (en) Device and method for detecting short-circuit between sub-systems in distribution system, and distribution system including the same
JP2003175846A (en) Steering control device
JP2015082234A (en) Electronic control device and electric power steering device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141222

R151 Written notification of patent or utility model registration

Ref document number: 5682861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150104

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250