JP2013153002A - Substrate and manufacturing method of the same - Google Patents

Substrate and manufacturing method of the same Download PDF

Info

Publication number
JP2013153002A
JP2013153002A JP2012012016A JP2012012016A JP2013153002A JP 2013153002 A JP2013153002 A JP 2013153002A JP 2012012016 A JP2012012016 A JP 2012012016A JP 2012012016 A JP2012012016 A JP 2012012016A JP 2013153002 A JP2013153002 A JP 2013153002A
Authority
JP
Japan
Prior art keywords
insulating layer
substrate
nickel plating
porous nickel
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012012016A
Other languages
Japanese (ja)
Inventor
Takayuki Hirose
貴之 廣瀬
Yeon-Hee Kim
連姫 金
Keiko Ikuta
敬子 生田
Toshiyuki Kojima
俊之 小島
Norito Tsukahara
法人 塚原
Koichi Handa
耕一 反田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012012016A priority Critical patent/JP2013153002A/en
Publication of JP2013153002A publication Critical patent/JP2013153002A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a substrate which reduces heat stress applied to an insulation layer and inhibits the occurence of cracks on the insulation layer.SOLUTION: A substrate mounting electronic components includes: a heat sink 2; a porous nickel plating layer 1 formed on a surface of the heat sink 2; and an insulation layer 3 formed on a surface of the porous nickel plating layer 1 which is the opposite side of the heat sink 2. Even if the heat sink 2 is significantly expanded by temperature changes occurring in a temperature cycle, heat stress induced on the insulation layer 3 is relaxed as the elastic modulus of the porous nickel plating layer 1 is small.

Description

本発明は、基板およびその製造方法に関するものである。   The present invention relates to a substrate and a manufacturing method thereof.

パワー半導体素子を実装するためのリードフレームを放熱板表面の絶縁層に固定したパワー半導体装置が知られている（例えば、特許文献１参照）。   A power semiconductor device is known in which a lead frame for mounting a power semiconductor element is fixed to an insulating layer on the surface of a heat sink (see, for example, Patent Document 1).

このような構成の従来のパワー半導体装置の構造を示した模式断面図を図５（ａ）に示す。   A schematic cross-sectional view showing the structure of a conventional power semiconductor device having such a configuration is shown in FIG.

放熱板３０１表面に絶縁層３０２が直接形成され、リードフレーム３０４の一方の面が、接着層３０７ａを介して、絶縁層３０２上に固定されている。リードフレーム３０４の他方の面は、はんだ層３０３またはワイヤ３０６を介して、パワー半導体素子３０５に接合されている。   An insulating layer 302 is directly formed on the surface of the heat sink 301, and one surface of the lead frame 304 is fixed on the insulating layer 302 via an adhesive layer 307a. The other surface of the lead frame 304 is bonded to the power semiconductor element 305 via the solder layer 303 or the wire 306.

絶縁層３０２は、リードフレーム３０４と放熱板３０１間を絶縁するためのものである。また、放熱板３０１は、パワー半導体素子３０５の駆動（発熱）に伴い、パワー半導体素子３０５に接するリードフレーム３０４に伝わる熱を、放熱するためのものである。   The insulating layer 302 is for insulating between the lead frame 304 and the heat sink 301. The heat radiating plate 301 is for radiating the heat transmitted to the lead frame 304 in contact with the power semiconductor element 305 when the power semiconductor element 305 is driven (heat generation).

図５（ｂ）は、従来の基板の配置構造を示した模式断面図であり、図５（ａ）に示すパワー半導体装置のＡ部の拡大図である。   FIG. 5B is a schematic cross-sectional view showing a conventional substrate arrangement structure, and is an enlarged view of a portion A of the power semiconductor device shown in FIG.

このように、従来、放熱板３０１表面に絶縁層３０２が直接形成されていた。   Thus, conventionally, the insulating layer 302 has been directly formed on the surface of the heat sink 301.

特開平５−２１８２３３号公報Japanese Patent Laid-Open No. 5-218233 特開２００２−２３７５５６号公報JP 2002-237556 A

しかしながら、従来の放熱板表面に絶縁層が直接形成されている構成の基板では、絶縁層に大きな熱応力が繰り返し印加されると、放熱板表面の絶縁性を維持できなくなるという問題があった。   However, the conventional substrate having an insulating layer directly formed on the surface of the heat sink has a problem in that the insulation of the surface of the heat sink cannot be maintained when a large thermal stress is repeatedly applied to the insulating layer.

すなわち、図５（ｂ）の従来の構成の基板では、放熱板３０１と絶縁層３０２の線膨張係数が大きく相違していることから、温度サイクルで生じる温度変化により、絶縁層３０２に大きな熱応力が繰り返し印加されることになる。その熱応力により、絶縁層３０２にクラックが発生、拡大進展し、最終的に放熱板３０１表面の絶縁性を維持できなくなってしまう。   That is, in the substrate having the conventional configuration shown in FIG. 5B, the linear expansion coefficients of the heat radiation plate 301 and the insulating layer 302 are greatly different. Is repeatedly applied. Due to the thermal stress, a crack is generated in the insulating layer 302 and expands and eventually the insulation of the surface of the heat sink 301 cannot be maintained.

一方、部材間の線膨張係数の差によって発生する熱応力を低減するために、線膨張係数の差が大きい部材間にポーラス金属板を設ける構造が提案されている（例えば、特許文献２参照）。   On the other hand, in order to reduce the thermal stress generated by the difference in linear expansion coefficient between members, a structure in which a porous metal plate is provided between members having a large difference in linear expansion coefficient has been proposed (for example, see Patent Document 2). .

そこで本願の発明者は、図５（ｂ）に示す従来の構造の基板において、絶縁層３０２に印加される熱応力を低減するために、放熱板３０１表面に絶縁層３０２を直接形成するのではなく、特許文献２で提案されている構造を適用することを考えた。すなわち、絶縁層３０２と放熱板３０１の間に、温度サイクルで生じる温度変化により絶縁層３０２に発生する熱応力を緩和するための応力緩和層として、絶縁層３０２よりも線膨張係数が大きく、放熱板３０１よりも線膨張係数が小さい、ポーラス金属板３０８を設けることを考えた。   Therefore, the inventor of the present application does not directly form the insulating layer 302 on the surface of the heat sink 301 in order to reduce the thermal stress applied to the insulating layer 302 in the substrate having the conventional structure shown in FIG. Instead, it was considered to apply the structure proposed in Patent Document 2. That is, a linear expansion coefficient is larger than that of the insulating layer 302 as a stress relaxation layer for relaxing the thermal stress generated in the insulating layer 302 due to a temperature change that occurs in the temperature cycle between the insulating layer 302 and the heat radiating plate 301. It was considered to provide a porous metal plate 308 having a smaller linear expansion coefficient than the plate 301.

図５（ｂ）に示した従来の基板にポーラス金属板３０８を設けた構成とした場合の、基板の配置構造を示した模式断面図を図６に示す。   FIG. 6 is a schematic cross-sectional view showing the substrate arrangement structure in the case where the porous metal plate 308 is provided on the conventional substrate shown in FIG.

線膨張係数の差が大きい絶縁層３０２と放熱板３０１の間に、ポーラス金属板３０８を設けている。絶縁層３０２とポーラス金属板３０８、および放熱板３０１とポーラス金属板３０８は、それぞれ接着層３０７ｂおよび３０７ｃで接合されている。   A porous metal plate 308 is provided between the insulating layer 302 and the heat sink 301 having a large difference in linear expansion coefficient. The insulating layer 302 and the porous metal plate 308, and the heat radiating plate 301 and the porous metal plate 308 are joined by adhesive layers 307b and 307c, respectively.

放熱板３０１と絶縁層３０２間に設ける応力緩和層としては、その線膨張係数が、放熱板３０１の線膨張係数よりも小さく、絶縁層３０２の線膨張係数よりも大きい場合に、絶縁層３０２へ印加される熱応力を効果的に低減することが可能となる。しかし、図６に示すポーラス金属板３０８を設けた構成では、放熱板３０１と絶縁層３０２間にポーラス金属板３０８を固定するために、必然的に、ポーラス金属板３０８よりも線膨張係数が大きい接着層３０７ｂおよび３０７ｃで接合される構成になる。このため、絶縁層３０２に発生する熱応力に対して、ポーラス金属板３０８による熱応力低減の効果が低下し、十分に熱応力の低減ができない。   As a stress relaxation layer provided between the heat sink 301 and the insulating layer 302, when the linear expansion coefficient is smaller than the linear expansion coefficient of the heat sink 301 and larger than the linear expansion coefficient of the insulating layer 302, It is possible to effectively reduce the applied thermal stress. However, in the configuration in which the porous metal plate 308 shown in FIG. 6 is provided, the linear expansion coefficient is necessarily larger than that of the porous metal plate 308 in order to fix the porous metal plate 308 between the heat dissipation plate 301 and the insulating layer 302. It becomes the structure joined by the adhesive layers 307b and 307c. For this reason, the effect of thermal stress reduction by the porous metal plate 308 is reduced with respect to the thermal stress generated in the insulating layer 302, and the thermal stress cannot be sufficiently reduced.

本発明は、上記課題を考慮して、絶縁層に発生する熱応力を低減し、絶縁層のクラックの発生を抑制できる、基板およびその製造方法を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a substrate and a method for manufacturing the same that can reduce the thermal stress generated in the insulating layer and suppress the generation of cracks in the insulating layer.

上述した課題を解決するために、第１の本発明は、
電子部品を実装する基板において、
放熱板と、
前記放熱板の表面に形成されたポーラスニッケルめっき層と、
前記ポーラスニッケルめっき層の、前記放熱板とは反対側の表面に形成された絶縁層とを備えた基板である。 In order to solve the above-described problem, the first aspect of the present invention provides:
In the substrate on which electronic components are mounted,
A heat sink,
A porous nickel plating layer formed on the surface of the heat sink;
It is a board | substrate provided with the insulating layer formed in the surface on the opposite side to the said heat sink of the said porous nickel plating layer.

また、第２の本発明は、
前記ポーラスニッケルめっき層は、厚さが１０〜１００μｍで、空孔率が２０〜６０％である、第１の本発明の基板である。 The second aspect of the present invention
The porous nickel plating layer is the substrate according to the first aspect of the present invention having a thickness of 10 to 100 μm and a porosity of 20 to 60%.

また、第３の本発明は、
前記ポーラスニッケルめっき層の線膨張係数は、前記絶縁層の線膨張係数よりも大きく、前記放熱板の線膨張係数よりも小さい、第２の本発明の基板である。 The third aspect of the present invention
In the substrate according to the second aspect of the present invention, the linear expansion coefficient of the porous nickel plating layer is larger than the linear expansion coefficient of the insulating layer and smaller than the linear expansion coefficient of the heat sink.

また、第４の本発明は、
前記ポーラスニッケルめっき層の、前記絶縁層が形成されている側の前記表面に位置する空孔に、ナノダイヤが充填された、第１〜第３のいずれかの本発明の基板である。 The fourth aspect of the present invention is
The substrate according to any one of the first to third aspects of the present invention, wherein pores located on the surface of the porous nickel plating layer on the side where the insulating layer is formed are filled with nanodiamonds.

また、第５の本発明は、
前記絶縁層は、コーティングにより前記ポーラスニッケルめっき層の前記表面に形成された層である、第１の本発明の基板である。 The fifth aspect of the present invention provides
The insulating layer is the substrate according to the first aspect of the present invention, which is a layer formed on the surface of the porous nickel plating layer by coating.

また、第６の本発明は、
電子部品を実装する基板の製造方法において、
放熱板にポーラスニッケルめっきを施してポーラスニッケルめっき層を形成するめっき工程と、
前記ポーラスニッケルめっき層の上に絶縁層を形成する絶縁層形成工程とを備えた、基板の製造方法である。 The sixth aspect of the present invention provides
In a method for manufacturing a substrate on which electronic components are mounted,
A plating step of forming a porous nickel plating layer by applying porous nickel plating to the heat sink;
An insulating layer forming step of forming an insulating layer on the porous nickel plating layer.

また、第７の本発明は、
前記めっき工程の後、前記ポーラスニッケルめっき層の表面に位置する空孔にナノダイヤを充填するナノダイヤ充填工程を備えた、第６の本発明の基板の製造方法である。 The seventh aspect of the present invention
It is the manufacturing method of the board | substrate of the 6th this invention provided with the nano diamond filling process of filling the nanopore in the void | hole located in the surface of the said porous nickel plating layer after the said plating process.

また、第８の本発明は、
前記絶縁層形成工程では、コーティングにより前記絶縁層を前記ポーラスニッケルめっき層の上に形成する、第６の本発明の基板の製造方法である。 In addition, the eighth aspect of the present invention
In the insulating layer forming step, the insulating layer is formed on the porous nickel plating layer by coating.

本発明により、絶縁層に発生する熱応力を低減し、絶縁層のクラックの発生を抑制できる、基板およびその製造方法を提供できる。   According to the present invention, it is possible to provide a substrate and a method for manufacturing the same that can reduce the thermal stress generated in the insulating layer and suppress the generation of cracks in the insulating layer.

本発明の実施の形態の基板の配置構造を示す模式断面図Schematic sectional view showing a substrate arrangement structure according to an embodiment of the present invention 本発明の実施の形態の基板の製造工程におけるめっき工程を示す図The figure which shows the plating process in the manufacturing process of the board | substrate of embodiment of this invention 本発明の実施の形態の、他の構成の基板の配置構造を示す模式断面図Schematic sectional view showing an arrangement structure of a substrate of another configuration according to an embodiment of the present invention 本発明の実施の形態の基板の製造工程におけるナノダイヤ充填工程を示す図The figure which shows the nano diamond filling process in the manufacturing process of the board | substrate of embodiment of this invention （ａ）従来のパワー半導体装置の配置構造を示す模式断面図、（ｂ）従来の基板の配置構造を示す模式断面図(A) Schematic cross-sectional view showing a conventional power semiconductor device arrangement structure, (b) Schematic cross-sectional view showing a conventional substrate arrangement structure 従来の基板に熱伝導性ポーラス金属板を設けた場合の、基板の配置構造を示す模式断面図Schematic cross-sectional view showing the substrate arrangement structure when a thermally conductive porous metal plate is provided on a conventional substrate

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（実施の形態）
図１は、本発明の実施の形態における基板の配置構造を示す模式断面図である。図５（ａ）に示した従来のパワー半導体装置のＡ部に相当する部分の拡大図である。 (Embodiment)
FIG. 1 is a schematic cross-sectional view showing a substrate arrangement structure in an embodiment of the present invention. FIG. 6 is an enlarged view of a portion corresponding to part A of the conventional power semiconductor device shown in FIG.

本実施の形態の基板は、パワー半導体素子等の電子部品を実装する基板であり、図１に示すように、放熱板２の一方の面にポーラスニッケルめっき１が施されており、そのポーラスニッケルめっき１の放熱板２とは反対側の表面に絶縁層３が形成されている。   The substrate of the present embodiment is a substrate on which electronic components such as power semiconductor elements are mounted. As shown in FIG. 1, one surface of a heat radiating plate 2 is provided with porous nickel plating 1, and the porous nickel An insulating layer 3 is formed on the surface of the plating 1 opposite to the heat radiating plate 2.

ポーラスニッケルめっき１は、例えば、図２の工程で放熱板２の表面に施される。   For example, the porous nickel plating 1 is applied to the surface of the heat sink 2 in the process of FIG.

図２は、本実施の形態の基板の製造工程における、ポーラスニッケルめっき１を施すめっき工程を示している。   FIG. 2 shows a plating process for applying the porous nickel plating 1 in the manufacturing process of the substrate of the present embodiment.

ポーラスニッケルめっき１は、例えば、発泡剤を入れたニッケルめっき槽５に、放熱板２を浸けて、電気めっきを施すことで得られる。図２では、放熱板２にマスク９を付して、絶縁層３が形成される側の面のみに選択的にポーラスニッケルめっき１を施すようにしている。このとき、放熱板２に流す電流密度とめっき時間を調節することで、ポーラスニッケルめっき１の厚みと空孔率を制御することが出来る。   The porous nickel plating 1 is obtained, for example, by immersing the heat sink 2 in a nickel plating tank 5 containing a foaming agent and performing electroplating. In FIG. 2, a mask 9 is attached to the heat radiating plate 2 so that the porous nickel plating 1 is selectively applied only to the surface on which the insulating layer 3 is formed. At this time, the thickness and porosity of the porous nickel plating 1 can be controlled by adjusting the current density and the plating time passed through the heat sink 2.

なお、放熱板２の表面に施されたポーラスニッケルめっき１が、本発明のポーラスニッケルめっき層の一例にあたる。   In addition, the porous nickel plating 1 given to the surface of the heat sink 2 corresponds to an example of the porous nickel plating layer of the present invention.

ポーラスニッケルめっき１の空孔４は高さ１０〜１５μｍの針状であり、空孔率が大きくなればなるほど、空孔４の直径が大きくなる。   The holes 4 of the porous nickel plating 1 are needle-shaped with a height of 10 to 15 μm, and the diameter of the holes 4 increases as the porosity increases.

ポーラスニッケルめっき１は、図２に示すように放熱板２にマスク９を付して、絶縁層３が形成される側の面のみに選択的に施すのに限らず、放熱板２の表面全体に施すようにしても良い。   The porous nickel plating 1 is not limited to the mask 9 attached to the heat sink 2 and selectively applied only to the surface on which the insulating layer 3 is formed, as shown in FIG. It may be applied to.

なお、ポーラスニッケルめっき１は、その線膨張係数が、放熱板２の線膨張係数よりも小さく、絶縁層３の線膨張係数よりも大きい場合に、絶縁層３へ印加される熱応力を効果的に低減することが可能となる。ポーラスニッケルめっき１の線膨張係数は、ニッケルの線膨張係数（１２．８ｐｐｍ）に（１００−空孔率）％を乗じた値と同等と考えられる。絶縁層３の線膨張係数は、４〜５ｐｐｍ程度なので、ポーラスニッケルめっき１の空孔率は、６０％以下である必要がある。   Note that the porous nickel plating 1 effectively applies the thermal stress applied to the insulating layer 3 when the linear expansion coefficient is smaller than the linear expansion coefficient of the heat sink 2 and larger than the linear expansion coefficient of the insulating layer 3. It becomes possible to reduce it. The linear expansion coefficient of the porous nickel plating 1 is considered to be equivalent to a value obtained by multiplying the linear expansion coefficient (12.8 ppm) of nickel by (100−porosity)%. Since the linear expansion coefficient of the insulating layer 3 is about 4 to 5 ppm, the porosity of the porous nickel plating 1 needs to be 60% or less.

また、ポーラスニッケルめっき１の空孔率が２０％よりも小さいと、単位体積あたりの空孔数に偏りが発生し、均一な空孔率のポーラスニッケルめっき層を得ることが出来ない。   On the other hand, if the porosity of the porous nickel plating 1 is smaller than 20%, the number of pores per unit volume is biased, and a porous nickel plating layer having a uniform porosity cannot be obtained.

これらより、ポーラスニッケルめっき１の空孔率は２０％〜６０％であることが好ましい。   From these, it is preferable that the porosity of the porous nickel plating 1 is 20% to 60%.

さらに、ポーラスニッケルめっき１の空孔４の形状は、高さ１０〜１５μｍの針状であることから、厚みを１０μｍよりも小さくすると、めっき厚みがバラつき、均一なポーラスニッケルめっき層を得ることが出来ない。また、厚みを１００μｍよりも厚くしようとすると、ポーラスニッケルめっき層の熱抵抗が大きくなり、また、めっき時間が長くなるため生産性が悪くなる。   Furthermore, since the shape of the pores 4 of the porous nickel plating 1 is a needle shape having a height of 10 to 15 μm, if the thickness is made smaller than 10 μm, the plating thickness varies and a uniform porous nickel plating layer can be obtained. I can't. On the other hand, if the thickness is made larger than 100 μm, the thermal resistance of the porous nickel plating layer increases, and the plating time becomes longer, resulting in poor productivity.

これより、ポーラスニッケルめっき１の厚みは、１０〜１００μｍであることが好ましいが、ポーラスニッケルめっき１に、ある程度の厚みを持たせることで、絶縁層３に誘起される歪みが減少し、熱応力が緩和されることから、絶縁層３への応力低減がより効果的な、２５〜１００μｍとするのがより好ましい。   Accordingly, the thickness of the porous nickel plating 1 is preferably 10 to 100 μm. However, by giving the porous nickel plating 1 a certain thickness, the strain induced in the insulating layer 3 is reduced and the thermal stress is reduced. Therefore, the stress reduction to the insulating layer 3 is more effective, and is more preferably 25 to 100 μm.

次に、ポーラスニッケルめっき１を施した放熱板２にセラミック絶縁層３をコーティングし、図１に示す本実施の形態の基板の配置構造を構成する。   Next, the ceramic insulating layer 3 is coated on the heat radiating plate 2 to which the porous nickel plating 1 is applied, and the substrate arrangement structure of the present embodiment shown in FIG. 1 is configured.

なお、このポーラスニッケルめっき１を施した放熱板２に絶縁層３をコーティングする工程が、本発明の絶縁層形成工程の一例にあたる。   In addition, the process of coating the insulating layer 3 on the heat sink 2 to which the porous nickel plating 1 has been applied corresponds to an example of the insulating layer forming process of the present invention.

本実施の形態の基板の構成によれば、ポーラスニッケルめっき１を施すことにより、放熱板２と絶縁層３の間に、線膨張係数と弾性率の小さい層が介在することになる。これより、温度サイクルで生じる温度変化により、放熱板２が大きく膨張し、ポーラスニッケルめっき層に歪みが生じても、ポーラスニッケルめっき層の弾性率が小さいために、絶縁層３に誘起される熱応力は緩和される。   According to the configuration of the substrate of the present embodiment, by applying porous nickel plating 1, a layer having a small linear expansion coefficient and elastic modulus is interposed between the heat sink 2 and the insulating layer 3. As a result, even if the heat dissipation plate 2 expands greatly due to a temperature change caused by the temperature cycle and the porous nickel plating layer is distorted, the heat induced in the insulating layer 3 because the elastic modulus of the porous nickel plating layer is small. Stress is relieved.

また、ポーラスニッケルめっき層と絶縁層３との線膨張係数の差によって、絶縁層３に熱応力が誘起されるが、その差が小さいため、絶縁層３にかかる熱応力は、ポーラスニッケルめっき層が介在しない場合よりも小さくなる。   In addition, a thermal stress is induced in the insulating layer 3 due to a difference in coefficient of linear expansion between the porous nickel plating layer and the insulating layer 3, but since the difference is small, the thermal stress applied to the insulating layer 3 is reduced by the porous nickel plating layer. It becomes smaller than the case where no intervenes.

また、本実施の形態の基板においては、放熱板２に直接、ポーラスニッケルめっき１を施して、絶縁層３を形成するので、線膨張係数の大きい接着層が介在せず、より効果的に絶縁層３の熱応力を低減できる。   Further, in the substrate of the present embodiment, since the insulating layer 3 is formed by directly applying the porous nickel plating 1 to the heat radiating plate 2, an adhesive layer having a large linear expansion coefficient is not interposed and insulation is more effectively performed. The thermal stress of the layer 3 can be reduced.

図３は、本実施の形態における他の構成の基板の配置構造を示す模式断面図である。図１と同じ構成部分には、同じ符号を用いている。   FIG. 3 is a schematic cross-sectional view showing an arrangement structure of a substrate having another configuration in the present embodiment. The same reference numerals are used for the same components as in FIG.

図３に示す基板は、放熱板２上に形成したポーラスニッケルめっき１の最表層の空孔４にナノダイヤ６を充填し、その上に絶縁層３を形成する配置構造としている。   The substrate shown in FIG. 3 has an arrangement structure in which nano-diamonds 6 are filled in the outermost surface holes 4 of the porous nickel plating 1 formed on the heat sink 2 and the insulating layer 3 is formed thereon.

ナノダイヤ６は、例えば、図４の工程でポーラスニッケルめっき１の最表層の空孔４に充填される。   For example, the nanodiamond 6 is filled into the outermost surface holes 4 of the porous nickel plating 1 in the process of FIG.

図４は、本実施の形態の基板の製造工程における、放熱板２上に形成したポーラスニッケルめっき１の最表層の空孔４にナノダイヤ６を充填するナノダイヤ充填工程を示している。   FIG. 4 shows a nano diamond filling step of filling the nano diamond 6 in the outermost layer holes 4 of the porous nickel plating 1 formed on the heat sink 2 in the substrate manufacturing process of the present embodiment.

ナノダイヤ充填工程では、放熱板２上に形成したポーラスニッケルめっき１の最表層の空孔４にナノダイヤ６を５〜１０μｍ充填する。   In the nano diamond filling step, 5 to 10 μm of nano diamond 6 is filled into the outermost surface holes 4 of the porous nickel plating 1 formed on the heat sink 2.

図４に示すナノダイヤ充填工程では、ナノダイヤ６を一定量混ぜたナノダイヤ混合溶液８を入れた超音波洗浄槽７に、ポーラスニッケルめっき１を施した放熱板２を浸けて、超音波振動を与える。その後、放熱板２を超音波洗浄槽７から取り出し、減圧または微加熱することにより溶媒を蒸発させることで、ポーラスニッケルめっき１の最表層の空孔４にナノダイヤ６が充填された放熱板２が得られる。   In the nanodiamond filling step shown in FIG. 4, the heat sink 2 to which the porous nickel plating 1 is applied is immersed in an ultrasonic cleaning tank 7 containing a nanodiamond mixed solution 8 in which a predetermined amount of nanodiamond 6 is mixed, and ultrasonic vibration is applied. Thereafter, the heat radiating plate 2 is taken out from the ultrasonic cleaning tank 7 and the solvent is evaporated by depressurizing or slightly heating, whereby the heat radiating plate 2 filled with the nanodiamonds 6 in the outermost surface holes 4 of the porous nickel plating 1 is obtained. can get.

ナノダイヤ混合溶液８は、例えば、表面張力の小さいエタノール溶液などにナノダイヤ６を混合したものである。図４に示すナノダイヤ充填工程において、ナノダイヤ混合溶液８の濃度と超音波振動を与える時間を調整することによって、ポーラスニッケルめっき１の最表層の空孔４に充填するナノダイヤ６の厚みを制御することができる。   The nano diamond mixed solution 8 is, for example, a mixture of the nano diamond 6 in an ethanol solution having a small surface tension. In the nanodiamond filling step shown in FIG. 4, the thickness of the nanodiamond 6 filled in the outermost surface pores 4 of the porous nickel plating 1 is controlled by adjusting the concentration of the nanodiamond mixed solution 8 and the time for applying ultrasonic vibration. Can do.

次に、最表層の空孔４にナノダイヤ６を充填したポーラスニッケルめっき１を施した放熱板２に、セラミック絶縁層３をコーティングし、図３に示す本実施の形態の他の構成の基板の配置構造を構成する。   Next, the ceramic insulating layer 3 is coated on the heat sink 2 on which the porous nickel plating 1 in which the outermost pores 4 are filled with the nanodiamond 6 is applied, and the substrate of another configuration of the present embodiment shown in FIG. Configure the arrangement structure.

この基板の構成によれば、ポーラスニッケルめっき１の空孔４に高熱伝導率を有するナノダイヤ６が充填されるため、基板の熱抵抗値を大きく低減できるという効果がある。   According to the structure of this substrate, since the nanodiameter 6 having high thermal conductivity is filled in the holes 4 of the porous nickel plating 1, there is an effect that the thermal resistance value of the substrate can be greatly reduced.

以上より、図１や図３に示した本実施の形態の基板の配置構造とすることにより、絶縁層３に発生する熱応力を低減し、絶縁層３のクラックの発生を抑制することが可能となる。   As described above, the substrate arrangement structure of the present embodiment shown in FIGS. 1 and 3 can reduce the thermal stress generated in the insulating layer 3 and suppress the generation of cracks in the insulating layer 3. It becomes.

次に、本発明の実施例を比較例と比較することにより、本発明の効果について説明する。   Next, the effects of the present invention will be described by comparing the examples of the present invention with comparative examples.

以下に、本発明の実施例をシミュレーションを用いて説明するが、本発明は、この実施例に限定されるものではない。   Examples of the present invention will be described below using simulations, but the present invention is not limited to these examples.

シミュレーションを行うにあたり、実施例１〜実施例７、比較例１および比較例２に共通する、ポーラスニッケルめっき層以外の構成部材の寸法や材料物性値は、全て同じものとした。   In performing the simulation, the dimensions and material property values of the constituent members other than the porous nickel plating layer common to Examples 1 to 7, Comparative Example 1 and Comparative Example 2 were all the same.

図１に、本発明の実施例１〜実施例６、および比較例２で使用した基板の配置構造を示す模式断面図を示す。また、図３に、本発明の実施例７で使用した基板の配置構造を示す模式断面図を示し、図５（ｂ）に、比較例１で使用した基板の配置構造を示す模式断面図を示す。   FIG. 1 is a schematic cross-sectional view showing the arrangement structure of the substrates used in Examples 1 to 6 and Comparative Example 2 of the present invention. 3 is a schematic cross-sectional view showing the arrangement structure of the substrate used in Example 7 of the present invention, and FIG. 5B is a schematic cross-sectional view showing the arrangement structure of the substrate used in Comparative Example 1. Show.

また、本願の発明者が検討した図６に示す配置構造の基板についても、比較例３〜比較例８としてシミュレーションを行なった。   Further, simulations were performed as Comparative Examples 3 to 8 for the substrate having the arrangement structure shown in FIG.

なお、実施例１〜実施例７および比較例２では、放熱板２にめっきを施す際、図２のようにマスク９を用いて絶縁層３が形成される側の面のみにめっきを施した。   In Examples 1 to 7 and Comparative Example 2, when plating was performed on the heat radiating plate 2, plating was performed only on the surface on the side where the insulating layer 3 was formed using the mask 9 as shown in FIG. 2. .

また、実施例７では、図４のナノダイヤ充填工程において、ポーラスニッケルめっき１の最表層の空孔４にナノダイヤ６の厚みが５μｍになるようにナノダイヤ６を充填した。   Further, in Example 7, in the nano diamond filling step of FIG. 4, the nano diamond 6 was filled into the outermost pores 4 of the porous nickel plating 1 so that the thickness of the nano diamond 6 became 5 μm.

（実施例１）
実施例１の基板は、図１に示すように、厚み１０μｍ、空孔率２０％のポーラスニッケルめっき１（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率７２．８Ｗ／ｍ／Ｋ）が施された、縦１０ｍｍ×横１０ｍｍ×厚み１．５ｍｍの放熱板２（アルミ、弾性率７６ＧＰａ、線膨張係数２３ｐｐｍ）上に、縦１０ｍｍ×横１０ｍｍ×厚み０．１ｍｍの絶縁層３（窒化アルミ、弾性率３２０ＧＰａ、線膨張係数４．５ｐｐｍ）が形成されている。 Example 1
As shown in FIG. 1, the substrate of Example 1 is a porous nickel plating 1 having a thickness of 10 μm and a porosity of 20% (elastic modulus 168 GPa, linear expansion coefficient 10.2 ppm, thermal conductivity 72.8 W / m / K). On a heat sink 2 (aluminum, elastic modulus 76 GPa, linear expansion coefficient 23 ppm) having a length of 10 mm, a width of 10 mm, and a thickness of 1.5 mm. Aluminum, elastic modulus 320 GPa, linear expansion coefficient 4.5 ppm).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM).

なお、ポーラスニッケルめっき１の弾性率、線膨張係数および熱伝導率は、ニッケルの弾性率（２１０ＧＰａ）、線膨張係数（１２．８ｐｐｍ）および熱伝導率（９１Ｗ／ｍ／Ｋ）に、それぞれ（１００−空孔率）％を乗じたものとした。実施例２〜実施例６、および比較例２のポーラスニッケルめっきの弾性率と線膨張係数も同様に定義した。   The elastic modulus, linear expansion coefficient, and thermal conductivity of the porous nickel plating 1 are respectively equal to the elastic modulus (210 GPa), linear expansion coefficient (12.8 ppm), and thermal conductivity (91 W / m / K) of nickel. 100-porosity)%. The elastic modulus and linear expansion coefficient of the porous nickel plating in Examples 2 to 6 and Comparative Example 2 were defined in the same manner.

また、ポーラスニッケルめっき１の熱抵抗と絶縁層３の熱抵抗を合計したものを、基板の熱抵抗値として算出した。   Further, the sum of the thermal resistance of the porous nickel plating 1 and the thermal resistance of the insulating layer 3 was calculated as the thermal resistance value of the substrate.

（実施例２）
実施例２の基板は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを１０μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３６．４Ｗ／ｍ／Ｋ）とした。 (Example 2)
The substrate of Example 2 has a porous nickel plating 1 thickness of 10 μm and a porosity of 60% (elastic modulus 84 GPa, linear expansion coefficient 5.1 ppm, thermal conductivity 36.4 W / m) in the configuration of Example 1. / K).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the first embodiment.

また、ポーラスニッケルめっき１の熱抵抗と絶縁層３の熱抵抗を合計したものを、基板の熱抵抗値として算出した。   Further, the sum of the thermal resistance of the porous nickel plating 1 and the thermal resistance of the insulating layer 3 was calculated as the thermal resistance value of the substrate.

（実施例３）
実施例３の基板は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを２５μｍ、空孔率を２０％（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率７２．８Ｗ／ｍ／Ｋ）とした。 (Example 3)
The substrate of Example 3 has a porous nickel plating 1 thickness of 25 μm and a porosity of 20% (elastic modulus 168 GPa, linear expansion coefficient 10.2 ppm, thermal conductivity 72.8 W / m) in the configuration of Example 1. / K).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the first embodiment.

また、ポーラスニッケルめっき１の熱抵抗と絶縁層３の熱抵抗を合計したものを、基板の熱抵抗値として算出した。   Further, the sum of the thermal resistance of the porous nickel plating 1 and the thermal resistance of the insulating layer 3 was calculated as the thermal resistance value of the substrate.

（実施例４）
実施例４の基板は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを２５μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３６．４Ｗ／ｍ／Ｋ）とした。 Example 4
The substrate of Example 4 has a porous nickel plating 1 thickness of 25 μm and a porosity of 60% (elastic modulus 84 GPa, linear expansion coefficient 5.1 ppm, thermal conductivity 36.4 W / m) in the configuration of Example 1. / K).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the first embodiment.

また、ポーラスニッケルめっき１の熱抵抗と絶縁層３の熱抵抗を合計したものを、基板の熱抵抗値として算出した。   Further, the sum of the thermal resistance of the porous nickel plating 1 and the thermal resistance of the insulating layer 3 was calculated as the thermal resistance value of the substrate.

（実施例５）
実施例５の基板は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを１００μｍ、空孔率を２０％（弾性率１６８ＧＰａ、線膨張係数１０．２ｐｐｍ、熱伝導率７２．８Ｗ／ｍ／Ｋ）とした。 (Example 5)
The substrate of Example 5 has a porous nickel plating 1 thickness of 100 μm and a porosity of 20% (elastic modulus 168 GPa, linear expansion coefficient 10.2 ppm, thermal conductivity 72.8 W / m) in the configuration of Example 1. / K).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the first embodiment.

また、ポーラスニッケルめっき１の熱抵抗と絶縁層３の熱抵抗を合計したものを、基板の熱抵抗値として算出した。   Further, the sum of the thermal resistance of the porous nickel plating 1 and the thermal resistance of the insulating layer 3 was calculated as the thermal resistance value of the substrate.

（実施例６）
実施例６の基板は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを１００μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３６．４Ｗ／ｍ／Ｋ）とした。 (Example 6)
The substrate of Example 6 has a porous nickel plating 1 thickness of 100 μm and a porosity of 60% (elasticity 84 GPa, linear expansion coefficient 5.1 ppm, thermal conductivity 36.4 W / m) in the configuration of Example 1. / K).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the first embodiment.

また、ポーラスニッケルめっき１の熱抵抗と絶縁層３の熱抵抗を合計したものを、基板の熱抵抗値として算出した。   Further, the sum of the thermal resistance of the porous nickel plating 1 and the thermal resistance of the insulating layer 3 was calculated as the thermal resistance value of the substrate.

（実施例７）
実施例７の基板は、図３に示すように、ナノダイヤ６（熱伝導率２０００Ｗ／ｍ／Ｋ）が充填された厚み１００μｍ、空孔率６０％のポーラスニッケルめっき１（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率９６．４Ｗ／ｍ／Ｋ）が施された、放熱板２上に、絶縁層３が形成されている。なお、ポーラスニッケルめっき１の熱伝導率は、ニッケルの熱伝導率（９１Ｗ／ｍ／Ｋ）に（１００−空孔率）％を乗じたものに、ナノダイヤの熱伝導率（２０００Ｗ／ｍ／Ｋ）に（ナノダイヤの充填厚み／ポーラスニッケルめっきの厚み）と空孔率％を乗じたものを足したものとした。 (Example 7)
As shown in FIG. 3, the substrate of Example 7 is a porous nickel plating 1 (elastic modulus 84 GPa, linear expansion) filled with nanodiameter 6 (thermal conductivity 2000 W / m / K) and having a thickness of 100 μm and a porosity of 60%. The insulating layer 3 is formed on the heat sink 2 on which a coefficient of 5.1 ppm and a thermal conductivity of 96.4 W / m / K have been applied. The thermal conductivity of the porous nickel plating 1 is obtained by multiplying the thermal conductivity of nickel (91 W / m / K) by (100−porosity)% and the thermal conductivity of nanodiamond (2000 W / m / K). ) Multiplied by (nanodiameter filling thickness / porous nickel plating thickness) and porosity%.

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the first embodiment.

また、ポーラスニッケルめっき１の熱抵抗と絶縁層３の熱抵抗を合計したものを、基板の熱抵抗値として算出した。   Further, the sum of the thermal resistance of the porous nickel plating 1 and the thermal resistance of the insulating layer 3 was calculated as the thermal resistance value of the substrate.

（比較例１）
比較例１の基板は、図５（ｂ）に示すように、ポーラスニッケルめっきを施さずに、放熱板３０１に、直接、絶縁層３０２を形成した。 (Comparative Example 1)
As shown in FIG. 5B, the substrate of Comparative Example 1 was formed by directly forming the insulating layer 302 on the heat radiating plate 301 without performing porous nickel plating.

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the first embodiment.

また、絶縁層３０２の熱抵抗を、基板の熱抵抗値として算出した。   Further, the thermal resistance of the insulating layer 302 was calculated as the thermal resistance value of the substrate.

（比較例２）
比較例２の基板は、実施例１の構成のうち、ポーラスニッケルめっき１の厚みを２００μｍ、空孔率を６０％（弾性率８４ＧＰａ、線膨張係数５．１ｐｐｍ、熱伝導率３６．４Ｗ／ｍ／Ｋ）とした。 (Comparative Example 2)
The substrate of Comparative Example 2 has a porous nickel plating 1 thickness of 200 μm and a porosity of 60% (elastic modulus 84 GPa, linear expansion coefficient 5.1 ppm, thermal conductivity 36.4 W / m) in the configuration of Example 1. / K).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、実施例１と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 3 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the first embodiment.

また、ポーラスニッケルめっき１の熱抵抗と絶縁層３の熱抵抗を合計したものを、基板の熱抵抗値として算出した。   Further, the sum of the thermal resistance of the porous nickel plating 1 and the thermal resistance of the insulating layer 3 was calculated as the thermal resistance value of the substrate.

（比較例３）
比較例３の基板は、図６に示すように、縦１０ｍｍ×横１０ｍｍ×厚み１．５ｍｍ（アルミ、弾性率７６ＧＰａ、線膨張係数２３ｐｐｍ）の放熱板３０１と、縦１０ｍｍ×横１０ｍｍ×厚み１０μｍ（銅、弾性率９６ＧＰａ、線膨張係数１３．６ｐｐｍ）の空孔率２０％のポーラス金属板３０８が、縦１０ｍｍ×横１０ｍｍ×厚み０．１ｍｍ（はんだ、弾性率４１．６ＧＰａ、線膨張係数２３．６ｐｐｍ）の接着層３０７ｃで接合され、ポーラス金属板３０８の放熱板３０１とは反対側の面と、縦１０ｍｍ×横１０ｍｍ×厚み０．１ｍｍ（窒化アルミ、弾性率３２０ＧＰａ、線膨張係数４．５ｐｐｍ）の絶縁層３０２が、縦１０ｍｍ×横１０ｍｍ×厚み０．１ｍｍ（はんだ、弾性率４１．６ＧＰａ、線膨張係数２３．６ｐｐｍ）の接着層３０７ｂで接合されている。 (Comparative Example 3)
As shown in FIG. 6, the substrate of Comparative Example 3 is 10 mm long × 10 mm wide × 1.5 mm thick (aluminum, elastic modulus 76 GPa, linear expansion coefficient 23 ppm), heat sink 301, 10 mm long × 10 mm wide × 10 μm thick. A porous metal plate 308 having a porosity of 20% (copper, elastic modulus 96 GPa, linear expansion coefficient 13.6 ppm) is 10 mm long × 10 mm wide × 0.1 mm thick (solder, elastic modulus 41.6 GPa, linear expansion coefficient 23 .6 ppm) of the adhesive layer 307c, the surface of the porous metal plate 308 opposite to the heat dissipation plate 301, 10 mm long × 10 mm wide × 0.1 mm thick (aluminum nitride, elastic modulus 320 GPa, linear expansion coefficient 4. 5 ppm) of the insulating layer 302 is in contact with the adhesive layer 307b of 10 mm long × 10 mm wide × 0.1 mm thick (solder, elastic modulus 41.6 GPa, coefficient of linear expansion 23.6 ppm). Are combined.

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３０２に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。   In the structure of this substrate, the thermal stress applied to the insulating layer 302 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM).

なお、ポーラス金属板３０８の弾性率および線膨張係数は、銅の弾性率（１２０ＧＰａ）および線膨張係数（１７ｐｐｍ）に、それぞれ（１００−空孔率）％を乗じたものとした。比較例４〜比較例８のポーラス金属板３０８の弾性率と線膨張係数も同様に定義した。   The elastic modulus and linear expansion coefficient of the porous metal plate 308 were obtained by multiplying the elastic modulus (120 GPa) and linear expansion coefficient (17 ppm) of copper by (100−porosity)%, respectively. The elastic modulus and linear expansion coefficient of the porous metal plate 308 of Comparative Examples 4 to 8 were similarly defined.

（比較例４）
比較例４の基板は、比較例３の構成のうち、ポーラス金属板３０８の厚みを１０μｍ、空孔率を６０％（弾性率４８ＧＰａ、線膨張係数６．８ｐｐｍ）とした。 (Comparative Example 4)
In the substrate of Comparative Example 4, in the configuration of Comparative Example 3, the thickness of the porous metal plate 308 was 10 μm, and the porosity was 60% (elastic modulus 48 GPa, linear expansion coefficient 6.8 ppm).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３０２に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、比較例３と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 302 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the third comparative example.

（比較例５）
比較例５の基板は、比較例３の構成のうち、ポーラス金属板３０８の厚みを２５μｍ、空孔率を２０％（弾性率９６ＧＰａ、線膨張係数１３．６ｐｐｍ）とした。 (Comparative Example 5)
In the substrate of Comparative Example 5, in the configuration of Comparative Example 3, the thickness of the porous metal plate 308 was 25 μm, and the porosity was 20% (elastic modulus 96 GPa, linear expansion coefficient 13.6 ppm).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３０２に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、比較例３と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 302 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the third comparative example.

（比較例６）
比較例６の基板は、比較例３の構成のうち、ポーラス金属板３０８の厚みを２５μｍ、空孔率を６０％（弾性率４８ＧＰａ、線膨張係数６．８ｐｐｍ）とした。 (Comparative Example 6)
In the substrate of Comparative Example 6, in the configuration of Comparative Example 3, the thickness of the porous metal plate 308 was 25 μm, and the porosity was 60% (elastic modulus 48 GPa, linear expansion coefficient 6.8 ppm).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３０２に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、比較例３と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 302 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the third comparative example.

（比較例７）
比較例７の基板は、比較例３の構成のうち、ポーラス金属板３０８の厚みを１００μｍ、空孔率を２０％（弾性率９６ＧＰａ、線膨張係数１３．６ｐｐｍ）とした。 (Comparative Example 7)
In the substrate of Comparative Example 7, in the configuration of Comparative Example 3, the thickness of the porous metal plate 308 was 100 μm, and the porosity was 20% (elastic modulus 96 GPa, linear expansion coefficient 13.6 ppm).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３０２に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、比較例３と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 302 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the third comparative example.

（比較例８）
比較例８の基板は、比較例３の構成のうち、ポーラス金属板３０８の厚みを１００μｍ、空孔率を６０％（弾性率４８ＧＰａ、線膨張係数６．８ｐｐｍ）とした。 (Comparative Example 8)
In the substrate of Comparative Example 8, in the configuration of Comparative Example 3, the thickness of the porous metal plate 308 was 100 μm, and the porosity was 60% (elastic modulus 48 GPa, linear expansion coefficient 6.8 ppm).

この基板の構造において、構成部材の温度が、２５℃から２５０℃まで変化したときの、絶縁層３０２に印加される熱応力を、線形構造解析（ＦＥＭ）による計算によって求めた。その他の構成は、比較例３と同一である。   In the structure of this substrate, the thermal stress applied to the insulating layer 302 when the temperature of the constituent member changed from 25 ° C. to 250 ° C. was obtained by calculation by linear structural analysis (FEM). Other configurations are the same as those of the third comparative example.

（評価）
表１に、実施例１〜実施例７、比較例１および比較例２の各絶縁層に印加される最大熱応力と基板の熱抵抗値を示す。 (Evaluation)
Table 1 shows the maximum thermal stress applied to each insulating layer of Examples 1 to 7, Comparative Example 1 and Comparative Example 2 and the thermal resistance value of the substrate.

Figure 2013153002
Figure 2013153002

表１より、実施例１〜実施例６において、絶縁層３に印加される熱応力は、比較例１と比べて約７〜２４％低減している。   From Table 1, in Examples 1 to 6, the thermal stress applied to the insulating layer 3 is reduced by about 7 to 24% compared to Comparative Example 1.

繰り返しの熱応力の印加による絶縁層３のクラックの発生を防止するためには、絶縁層３に印加される熱応力が９０５ＭＰａ以下であることが要求されるが、実施例１〜実施例６のいずれの構成においてもこの条件を満たしており、熱応力による絶縁層３のクラックの発生を防止できることがわかる。   In order to prevent the occurrence of cracks in the insulating layer 3 due to repeated application of thermal stress, the thermal stress applied to the insulating layer 3 is required to be 905 MPa or less. It can be seen that in any configuration, this condition is satisfied, and the occurrence of cracks in the insulating layer 3 due to thermal stress can be prevented.

パワー半導体素子等の電子部品を実装する基板として適切な熱抵抗値の範囲は、実装されるパワー半導体素子の面積により変化するが、本シミュレーションで想定したパワー半導体素子（縦４ｍｍ×横６ｍｍ）に対する基板としての熱抵抗値としては、０．２Ｋ／Ｗ以下が適切であり、０．１５Ｋ／Ｗ以下であれば、より好ましい。   The range of the thermal resistance value suitable as a substrate for mounting an electronic component such as a power semiconductor element varies depending on the area of the power semiconductor element to be mounted, but for the power semiconductor element (4 mm length × 6 mm width) assumed in this simulation. As a thermal resistance value as a substrate, 0.2 K / W or less is appropriate, and 0.15 K / W or less is more preferable.

比較例２では、熱応力については５６７ＭＰａと十分に小さいものの、熱抵抗値が０．２１５Ｋ／Ｗと大きい値になっており、パワー半導体素子等の電子部品を実装する基板としては適切ではない。   In Comparative Example 2, although the thermal stress is sufficiently small as 567 MPa, the thermal resistance value is as large as 0.215 K / W, which is not suitable as a substrate for mounting electronic components such as power semiconductor elements.

また、ポーラスニッケルめっき１の厚みが１０μｍである実施例１および実施例２では、熱応力の低減は比較例１と比べて約７％以下であるが、ポーラスニッケルめっき１の厚みが２５μｍ以上である実施例３〜実施例６では、絶縁層３に印加される熱応力は、比較例１と比べて約１０％以上低減しており、より効果的な応力低減が見られた。   Further, in Examples 1 and 2 in which the thickness of the porous nickel plating 1 is 10 μm, the reduction of the thermal stress is about 7% or less as compared with the comparative example 1, but the thickness of the porous nickel plating 1 is 25 μm or more. In certain Examples 3 to 6, the thermal stress applied to the insulating layer 3 was reduced by about 10% or more as compared with Comparative Example 1, and more effective stress reduction was observed.

さらに、実施例７では、絶縁層３に印加される熱応力は、比較例１と比べて約２４％低減している。また、熱抵抗値は、比較例１の場合の２．９倍に抑えられており、熱抵抗値の抑制効果も見られた。   Furthermore, in Example 7, the thermal stress applied to the insulating layer 3 is reduced by about 24% compared to Comparative Example 1. Moreover, the thermal resistance value was suppressed to 2.9 times that of Comparative Example 1, and the effect of suppressing the thermal resistance value was also observed.

表２に、比較例３〜比較例８の各絶縁層３０２に印加される最大熱応力の値を示す。   Table 2 shows the value of the maximum thermal stress applied to each insulating layer 302 of Comparative Examples 3 to 8.

Figure 2013153002
Figure 2013153002

表２より、比較例３〜比較例６において、絶縁層３０２に印加される熱応力は、比較例１と比べて増加している。比較例７および比較例８では、絶縁層３０２に印加される熱応力は、比較例１の場合より低減しているものの、約６％以下しか低減されていない。   From Table 2, in Comparative Examples 3 to 6, the thermal stress applied to the insulating layer 302 is increased as compared with Comparative Example 1. In Comparative Example 7 and Comparative Example 8, although the thermal stress applied to the insulating layer 302 is reduced as compared with the case of Comparative Example 1, it is reduced by about 6% or less.

この結果より、図６に示すような、放熱板３０１と絶縁層３０２間にポーラス金属板３０８を設ける構成としても、絶縁層３０２へ印加される熱応力を効果的に低減できないことがわかる。   From this result, it can be seen that the thermal stress applied to the insulating layer 302 cannot be effectively reduced even when the porous metal plate 308 is provided between the heat dissipation plate 301 and the insulating layer 302 as shown in FIG.

これは、放熱板３０１と絶縁層３０２間にポーラス金属板３０８を固定するために用いた接着層３０７ｂおよび３０７ｃの線膨張係数が、ポーラス金属板３０８の線膨張係数よりも大きいために、絶縁層３０２へ印加される熱応力を十分に低減できなかったと考えられる。   This is because the linear expansion coefficient of the adhesive layers 307b and 307c used to fix the porous metal plate 308 between the heat dissipation plate 301 and the insulating layer 302 is larger than the linear expansion coefficient of the porous metal plate 308. It is considered that the thermal stress applied to 302 could not be sufficiently reduced.

本発明にかかる基板およびその製造方法は、絶縁層に発生する熱応力を低減し、絶縁層のクラックの発生を抑制できる効果を有し、電気自動車のモーター用インバーター基板や、屋内外で使用する発電システムのパワーコンディショナーなど、自動車、環境、住宅、インフラ分野へ利用することが出来る。   INDUSTRIAL APPLICABILITY The substrate and the manufacturing method thereof according to the present invention have the effect of reducing the thermal stress generated in the insulating layer and suppressing the generation of cracks in the insulating layer, and are used for inverter boards for motors of electric vehicles and indoors and outdoors. It can be used in the automotive, environmental, residential, and infrastructure fields, such as power conditioners for power generation systems.

１ ポーラスニッケルめっき
２ 放熱板
３ 絶縁層
４ 空孔
５ ニッケルめっき槽
６ ナノダイヤ
７ 超音波洗浄層
８ ナノダイヤ混合溶液
９ マスク
３０１ 放熱板
３０２ 絶縁層
３０３ はんだ層
３０４ リードフレーム
３０５ パワー半導体素子
３０６ ワイヤ
３０７ａ、３０７ｂ、３０７ｃ 接着層
３０８ ポーラス金属板 DESCRIPTION OF SYMBOLS 1 Porous nickel plating 2 Heat sink 3 Insulating layer 4 Hole 5 Nickel plating tank 6 Nano diamond 7 Ultrasonic cleaning layer 8 Nano diamond mixed solution 9 Mask 301 Heat sink 302 Insulating layer 303 Solder layer 304 Lead frame 305 Power semiconductor element 306 Wire 307a, 307b, 307c Adhesion layer 308 Porous metal plate

Claims (8)

電子部品を実装する基板において、
放熱板と、
前記放熱板の表面に形成されたポーラスニッケルめっき層と、
前記ポーラスニッケルめっき層の、前記放熱板とは反対側の表面に形成された絶縁層とを備えた基板。 In the substrate on which electronic components are mounted,
A heat sink,
A porous nickel plating layer formed on the surface of the heat sink;
The board | substrate provided with the insulating layer formed in the surface on the opposite side to the said heat sink of the said porous nickel plating layer. 前記ポーラスニッケルめっき層は、厚さが１０〜１００μｍで、空孔率が２０〜６０％である、請求項１に記載の基板。   2. The substrate according to claim 1, wherein the porous nickel plating layer has a thickness of 10 to 100 μm and a porosity of 20 to 60%. 前記ポーラスニッケルめっき層の線膨張係数は、前記絶縁層の線膨張係数よりも大きく、前記放熱板の線膨張係数よりも小さい、請求項２に記載の基板。   The substrate according to claim 2, wherein a linear expansion coefficient of the porous nickel plating layer is larger than a linear expansion coefficient of the insulating layer and smaller than a linear expansion coefficient of the heat sink. 前記ポーラスニッケルめっき層の、前記絶縁層が形成されている側の前記表面に位置する空孔に、ナノダイヤが充填された、請求項１〜３のいずれかに記載の基板。   The board | substrate in any one of Claims 1-3 with which the nano diamond was filled in the void | hole located in the said surface by the side of the said insulating layer being formed of the said porous nickel plating layer. 前記絶縁層は、コーティングにより前記ポーラスニッケルめっき層の前記表面に形成された層である、請求項１に記載の基板。   The substrate according to claim 1, wherein the insulating layer is a layer formed on the surface of the porous nickel plating layer by coating. 電子部品を実装する基板の製造方法において、
放熱板にポーラスニッケルめっきを施してポーラスニッケルめっき層を形成するめっき工程と、
前記ポーラスニッケルめっき層の上に絶縁層を形成する絶縁層形成工程とを備えた、基板の製造方法。 In a method for manufacturing a substrate on which electronic components are mounted,
A plating step of forming a porous nickel plating layer by applying porous nickel plating to the heat sink;
An insulating layer forming step of forming an insulating layer on the porous nickel plating layer. 前記めっき工程の後、前記ポーラスニッケルめっき層の表面に位置する空孔にナノダイヤを充填するナノダイヤ充填工程を備えた、請求項６に記載の基板の製造方法。   The manufacturing method of the board | substrate of Claim 6 provided with the nano diamond filling process which fills the void | hole located in the surface of the said porous nickel plating layer with the nano diamond after the said plating process. 前記絶縁層形成工程では、コーティングにより前記絶縁層を前記ポーラスニッケルめっき層の上に形成する、請求項６に記載の基板の製造方法。   The substrate manufacturing method according to claim 6, wherein in the insulating layer forming step, the insulating layer is formed on the porous nickel plating layer by coating.
JP2012012016A 2012-01-24 2012-01-24 Substrate and manufacturing method of the same Pending JP2013153002A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012012016A JP2013153002A (en) 2012-01-24 2012-01-24 Substrate and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012012016A JP2013153002A (en) 2012-01-24 2012-01-24 Substrate and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013153002A true JP2013153002A (en) 2013-08-08

Family

ID=49049156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012012016A Pending JP2013153002A (en) 2012-01-24 2012-01-24 Substrate and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013153002A (en)

Similar Documents

Publication Publication Date Title
JP5579928B2 (en) Semiconductor device and manufacturing method thereof
JP5662565B2 (en) Pressure contact type semiconductor device and manufacturing method thereof
JP6551909B2 (en) Electrode connection method and electrode connection structure
JP4053478B2 (en) Method for manufacturing metal-based circuit board
JPWO2007026547A1 (en) Circuit board, semiconductor module using the same, and circuit board manufacturing method
JP2010263003A (en) Heat-conducting structure of printed board
JP5889488B2 (en) Electronic circuit equipment
JP2014212182A (en) Thermal conductive bonding material, and semiconductor device using the same
JP2007194442A (en) Semiconductor device
JP2017524248A (en) COOLING DEVICE, COOLING DEVICE MANUFACTURING METHOD, AND POWER CIRCUIT
JP6550477B2 (en) Electrical contact method of parts by galvanic bonding of open-pored contact pieces and corresponding part modules
JP2016051778A (en) Metal-ceramic bonded substrate
US20100051323A1 (en) Printed wiring board and conductive wiring layer
JP4407521B2 (en) Insulated heat transfer structure and power module substrate
JP2012212788A (en) Metal base substrate and manufacturing method of the same
JP6904094B2 (en) Manufacturing method of insulated circuit board
JP2006261505A (en) Insulating heat transfer sheet
TWI463612B (en) Heat dissipation structure
JP2013153002A (en) Substrate and manufacturing method of the same
JP7299672B2 (en) Ceramic circuit board and its manufacturing method
JP2017139325A (en) Semiconductor module and manufacturing method for semiconductor module
JP2013070011A (en) Semiconductor device
WO2014136175A1 (en) Heat-dissipating substrate and method for producing same
JP2019140321A (en) Electronic component mounting substrate and electronic device
JP7298988B2 (en) Ceramic circuit board and its manufacturing method