JP2013152483A - Signal processing device, liquid crystal display device, electronic apparatus and signal processing method - Google Patents

Signal processing device, liquid crystal display device, electronic apparatus and signal processing method Download PDF

Info

Publication number
JP2013152483A
JP2013152483A JP2013059663A JP2013059663A JP2013152483A JP 2013152483 A JP2013152483 A JP 2013152483A JP 2013059663 A JP2013059663 A JP 2013059663A JP 2013059663 A JP2013059663 A JP 2013059663A JP 2013152483 A JP2013152483 A JP 2013152483A
Authority
JP
Japan
Prior art keywords
voltage
pixel
liquid crystal
video signal
applied voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013059663A
Other languages
Japanese (ja)
Other versions
JP5574000B2 (en
Inventor
Hiroyuki Hosaka
宏行 保坂
Hideto Iizaka
英仁 飯坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013059663A priority Critical patent/JP5574000B2/en
Publication of JP2013152483A publication Critical patent/JP2013152483A/en
Application granted granted Critical
Publication of JP5574000B2 publication Critical patent/JP5574000B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To suppress reduction in display quality affected by a transverse electric field.SOLUTION: A liquid crystal panel 100 has a liquid crystal element in which a liquid crystal 105 is held between a pixel electrode 118 provided at an element substrate 100a and a common electrode 108 provided at a counter substrate 100b. A video processing circuit 30 detects a boundary between a dark pixel in which in a normally black mode, voltage to be applied to the liquid crystal element corresponding to a gradation level designated by a video signal Vid-in is less than threshold Vth1 and a bright pixel in which the threshold is Vth2 or more, and the video processing circuit changes, if voltage to be applied to the dark pixel in contact with the boundary detected is less than voltage Vc, the voltage to be applied to the dark pixel from voltage to be applied corresponding to a gradation level designated by the video signal to the voltage Vc.

Description

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。   The present invention relates to a technique for reducing display defects in a liquid crystal panel.

液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコモン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、これにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すなわち、基板面に対して垂直方向（縦方向）の成分だけが、表示制御に寄与する、ということができる。   The liquid crystal panel has a configuration in which the liquid crystal is sandwiched between a pair of substrates held in a certain gap. Specifically, the liquid crystal panel is provided such that pixel electrodes are arranged in a matrix for each pixel on one substrate, and a common electrode is provided on the other substrate so as to be common to each pixel. It is the structure which clamped. When a voltage corresponding to the gradation level is applied and held between the pixel electrode and the common electrode, the alignment state of the liquid crystal is defined for each pixel, and thereby the transmittance or reflectance is controlled. Therefore, in the above configuration, only the component of the electric field acting on the liquid crystal molecules in the direction from the pixel electrode to the common electrode (or the opposite direction), that is, the vertical direction (vertical direction) with respect to the substrate surface is displayed control. It can be said that it contributes to.

ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶に対して、横電界が加わると、液晶の配向不良（リバースチルトドメイン）が発生し、表示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照）などが提案されている。 By the way, when the pixel pitch is narrowed for miniaturization and high definition as in recent years, an electric field generated between adjacent pixel electrodes, that is, an electric field parallel to the substrate surface (transverse direction) is generated. The impact is becoming impossible to ignore. For example, when a horizontal electric field is applied to a liquid crystal to be driven by a vertical electric field, such as the VA (Vertical Alignment) method or the TN (Twisted Nematic) method, liquid crystal alignment failure (reverse tilt domain) occurs. However, there has been a problem that a display defect occurs.
In order to reduce the influence of the reverse tilt domain, a technique for devising the structure of the liquid crystal panel by defining the shape of the light shielding layer (opening) according to the pixel electrode (see, for example, Patent Document 1), video signal A technique (for example, refer to Patent Document 2) that clips a video signal that is equal to or greater than a set value by determining that a reverse tilt domain occurs when the average luminance value calculated from the above is below a threshold value has been proposed.

特開平６−３４９６５号公報（図１）JP-A-6-34965 (FIG. 1) 特開２００９−６９６０８号公報（図２）Japanese Patent Laying-Open No. 2009-69608 (FIG. 2)

しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用することができない、という欠点がある。一方、設定値以上の映像信号をクリップする技術では、表示される画像の明るさが設定値に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を解消しつつ、リバースチルトドメインを低減する技術を提供することにある。 However, the technique of reducing the reverse tilt domain depending on the structure of the liquid crystal panel has a drawback that the aperture ratio is liable to be lowered, and it cannot be applied to a liquid crystal panel that has already been manufactured without devising the structure. On the other hand, the technique of clipping a video signal equal to or higher than a set value has a drawback that the brightness of the displayed image is limited to the set value.
The present invention has been made in view of the above-described circumstances, and one of its purposes is to provide a technique for reducing the reverse tilt domain while eliminating these drawbacks.

上記目的を達成するために、本発明に係る映像処理回路にあっては、画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、入力した映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出する境界検出部と、前記境界に接する第１画素に対し、入力した映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回る場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第３電圧に補正する補正部と、を備えることを特徴とする。本発明によれば、液晶パネル１００の構造を変更する必要がないので、開口率の低下を招くことはない。また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、検出した境界に接する第１画素に対し、入力した映像信号で指定される印加電圧が第３電圧を下回る場合、当該第１画素に対応する液晶素子への印加電圧を、第３電圧に補正するので、他の画素について補正の影響が及ばない。このため、表示される画像の明るさが設定値に制限されてしまうこともない。   In order to achieve the above object, in the video processing circuit according to the present invention, a video signal designating an application voltage of the liquid crystal element is input for each pixel, and the application of the liquid crystal element is performed based on the processed video signal. A video processing circuit for defining each voltage, wherein the applied voltage specified by the input video signal is lower than the first voltage, and the applied voltage is greater than or equal to the second voltage greater than the first voltage. When the applied voltage specified by the input video signal is lower than the third voltage lower than the first voltage with respect to the boundary detection unit for detecting the boundary with the second pixel and the first pixel in contact with the boundary, And a correction unit that corrects an applied voltage to the liquid crystal element corresponding to the first pixel from the applied voltage specified by the input video signal to the third voltage. According to the present invention, since it is not necessary to change the structure of the liquid crystal panel 100, the aperture ratio is not reduced. Further, the present invention can be applied to a liquid crystal panel already manufactured without devising the structure. Further, when the applied voltage specified by the input video signal is lower than the third voltage for the first pixel in contact with the detected boundary, the applied voltage to the liquid crystal element corresponding to the first pixel is changed to the third voltage. Since correction is performed, the influence of the correction is not exerted on other pixels. For this reason, the brightness of the displayed image is not limited to the set value.

本発明において、前記補正部は、検出された境界に接する第１画素の印加電圧が前記第３電圧以上である場合に、当該第１画素に対応する液晶素子への印加電圧を、前記映像信号で指定される印加電圧とすることが好ましい。これにより、リバースチルトドメインが発生しやすい画素について、補正による明るさの変化を知覚されにくくすることが可能となる。
また、本発明において、前記境界検出部は、前記第１画素と前記第２画素とが水平方向に隣接するときを前記境界として検出する構成が好ましい。垂直または水平方向に隣接するときを境界として検出する構成の方が確実にリバースチルトドメインを低減することができるが、回路規模が複雑化を招きやすい。このため、映像信号の供給順序を考慮すると、水平方向に隣接するときを境界として検出する構成の方が回路規模の複雑化を抑えやすくなる。特に、前記境界検出部は、入力した映像信号と、当該入力した映像信号を１画素分遅延した信号との比較によって前記境界を検出する構成とするのが好ましい。
本発明において、前記補正部は、前記境界に接する第１画素に対して前記境界とは反対側に位置する１以上の画素について、その印加電圧が前記第３電圧を下回る場合に、当該画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第３電圧に補正することが好ましい。第３電圧に補正される第３電圧の印加期間が長くなるので、より確実にリバースチルトドメインの発生を低減させることが可能となる。前記第３電圧としては１．５ボルト以下であることが好ましい。補正による明るさの変化をほとんど知覚させず、かつ、横電界の影響を受けにくくなるためである。
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。 In the present invention, when the applied voltage of the first pixel in contact with the detected boundary is equal to or higher than the third voltage, the correction unit converts the applied voltage to the liquid crystal element corresponding to the first pixel to the video signal. It is preferable to set the applied voltage specified by. As a result, it is possible to make it difficult to perceive a change in brightness due to correction for a pixel in which a reverse tilt domain is likely to occur.
In the present invention, it is preferable that the boundary detection unit detects the boundary when the first pixel and the second pixel are adjacent in the horizontal direction. Although the reverse tilt domain can be surely reduced in the configuration in which the detection is performed with the boundary in the vertical or horizontal direction as a boundary, the circuit scale tends to be complicated. For this reason, in consideration of the supply order of the video signals, it is easier to suppress the complexity of the circuit size in the configuration in which the detection is performed with the boundary in the horizontal direction as a boundary. In particular, the boundary detection unit is preferably configured to detect the boundary by comparing an input video signal with a signal obtained by delaying the input video signal by one pixel.
In the present invention, when the applied voltage is lower than the third voltage for one or more pixels located on the opposite side of the boundary with respect to the first pixel in contact with the boundary, the correction unit applies the pixel to the pixel. It is preferable that the applied voltage to the corresponding liquid crystal element is corrected from the applied voltage specified by the input video signal to the third voltage. Since the application period of the third voltage corrected to the third voltage becomes longer, the occurrence of the reverse tilt domain can be more reliably reduced. The third voltage is preferably 1.5 volts or less. This is because a change in brightness due to correction is hardly perceived and is less susceptible to the influence of a lateral electric field.
In addition to the video processing circuit, the present invention can be conceptualized as a video processing method, a liquid crystal display device, and an electronic device including the liquid crystal display device.

第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図である。It is a figure which shows the liquid crystal display device to which the video processing circuit which concerns on 1st Embodiment is applied. 同液晶表示装置における液晶素子の等価回路を示す図である。It is a figure which shows the equivalent circuit of the liquid crystal element in the liquid crystal display device. 同映像処理回路の構成を示す図である。It is a figure which shows the structure of the video processing circuit. 同液晶表示装置における表示特性を示す図である。It is a figure which shows the display characteristic in the liquid crystal display device. 同液晶表示装置における表示動作を示す図である。It is a figure which shows the display operation in the liquid crystal display device. 同映像処理回路における補正処理を示す図である。It is a figure which shows the correction process in the video processing circuit. 同映像処理回路における別の補正処理を示す図である。It is a figure which shows another correction process in the video processing circuit. 第２実施形態に係る映像処理回路の構成を示す図である。It is a figure which shows the structure of the video processing circuit which concerns on 2nd Embodiment. 同映像処理回路における補正処理の内容を示す図である。It is a figure which shows the content of the correction process in the video processing circuit. 同映像処理回路における補正動作を示す図である。It is a figure which shows the correction | amendment operation | movement in the video processing circuit. 同映像処理回路における補正動作を示す図である。It is a figure which shows the correction | amendment operation | movement in the video processing circuit. 同映像処理回路における補正動作を示す図である。It is a figure which shows the correction | amendment operation | movement in the video processing circuit. 同映像処理回路における補正動作を示す図である。It is a figure which shows the correction | amendment operation | movement in the video processing circuit. 液晶表示装置を適用したプロジェクターを示す図である。It is a figure which shows the projector to which a liquid crystal display device is applied. 横電界の影響による表示上の不具合等を示す図である。It is a figure which shows the malfunction on a display etc. by the influence of a horizontal electric field.

＜第１実施形態＞
以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。
この図に示されるように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを有する。
このうち、制御回路１０には、映像信号Ｖid-inが上位装置から同期信号Ｓyncに同期して供給される。映像信号Ｖid-inは、液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号およびドットクロック信号（図１ではいずれも図示省略）にしたがった走査の順番で供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差し支えない。 <First Embodiment>
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing an overall configuration of a liquid crystal display device to which a video processing circuit according to this embodiment is applied.
As shown in this figure, the liquid crystal display device 1 includes a control circuit 10, a liquid crystal panel 100, a scanning line driving circuit 130, and a data line driving circuit 140.
Among these, the video signal Vid-in is supplied to the control circuit 10 from the host device in synchronization with the synchronization signal Sync. The video signal Vid-in is digital data that designates the gradation level of each pixel in the liquid crystal panel 100, and includes a vertical scanning signal, a horizontal scanning signal, and a dot clock signal (all shown in FIG. 1) included in the synchronization signal Sync. Supplied in the order of scanning according to (omitted).
The video signal Vid-in designates the gradation level, but since the applied voltage of the liquid crystal element is determined according to the gradation level, the video signal Vid-in can be said to designate the applied voltage of the liquid crystal element. Absent.

制御回路１０は、走査制御回路２０と映像処理回路３０とにより構成され、このうち、走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓyncに同期して各部を制御する。映像処理回路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナログのデータ信号Ｖxを出力するものである。   The control circuit 10 includes a scanning control circuit 20 and a video processing circuit 30. Among these, the scanning control circuit 20 generates various control signals and controls each unit in synchronization with the synchronization signal Sync. Although the details will be described later, the video processing circuit 30 processes the digital video signal Vid-in and outputs an analog data signal Vx.

液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成となっている。
素子基板１００ａのうち、対向基板１００ｂとの対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、本実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼び方をする場合がある。 In the liquid crystal panel 100, an element substrate (first substrate) 100a and a counter substrate (second substrate) 100b are bonded to each other while maintaining a certain gap, and a liquid crystal 105 driven by a vertical electric field is placed in the gap. It is a sandwiched configuration.
In the element substrate 100a, a surface facing the counter substrate 100b is provided with a plurality of m rows of scanning lines 112 along the X (horizontal) direction in the figure, while a plurality of n columns of data lines 114 are provided with Y (vertical). ) Along the direction and so as to be electrically insulated from each scanning line 112.
In the present embodiment, in order to distinguish the scanning lines 112, there are cases where they are referred to as 1, 2, 3,. Similarly, in order to distinguish the data lines 114, there are cases where they are referred to as 1, 2, 3,.

素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。
一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。そして、コモン電極１０８には、図示省略した回路によって電圧ＬＣcomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８については、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。 In the element substrate 100a, a set of an n-channel TFT 116 and a pixel electrode 118 having a rectangular shape and transparency is provided corresponding to each intersection of the scanning line 112 and the data line 114. The TFT 116 has a gate electrode connected to the scanning line 112, a source electrode connected to the data line 114, and a drain electrode connected to the pixel electrode 118.
On the other hand, a transparent common electrode 108 is provided on the entire surface of the counter substrate 100b facing the element substrate 100a. A voltage LCcom is applied to the common electrode 108 by a circuit not shown.
In FIG. 1, since the facing surface of the element substrate 100a is the back side of the drawing, the scanning lines 112, the data lines 114, the TFTs 116, and the pixel electrodes 118 provided on the facing surface should be indicated by broken lines. Each line is shown as a solid line because it becomes difficult

液晶パネル１００における等価回路は、図２に示される通りとなり、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成となる。
また、図１では省略したが、液晶パネル１００における等価回路では、実際には図２に示されるように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。この補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、当該走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供給すると、当該データ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。
液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域が表示領域１０１となる。なお、本実施形態において、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。 The equivalent circuit in the liquid crystal panel 100 is as shown in FIG. 2, and the liquid crystal element 120 in which the liquid crystal 105 is sandwiched between the pixel electrode 118 and the common electrode 108 is arranged corresponding to the intersection of the scanning line 112 and the data line 114. It becomes the composition which did.
Although omitted in FIG. 1, in the equivalent circuit in the liquid crystal panel 100, an auxiliary capacitor (storage capacitor) 125 is actually provided in parallel to the liquid crystal element 120 as shown in FIG. The auxiliary capacitor 125 has one end connected to the pixel electrode 118 and the other end commonly connected to the capacitor line 115. The capacitor line 115 is maintained at a constant voltage over time.
Here, when the scanning line 112 becomes H level, the TFT 116 having the gate electrode connected to the scanning line is turned on, and the pixel electrode 118 is connected to the data line 114. For this reason, when a data signal having a voltage corresponding to the gradation is supplied to the data line 114 when the scanning line 112 is at the H level, the data signal is applied to the pixel electrode 118 via the turned-on TFT 116. When the scanning line 112 becomes L level, the TFT 116 is turned off, but the voltage applied to the pixel electrode is held by the capacitive element of the liquid crystal element 120 and the auxiliary capacitor 125.
In the liquid crystal element 120, the molecular alignment state of the liquid crystal 105 changes according to the electric field generated by the pixel electrode 118 and the common electrode 108. For this reason, if the liquid crystal element 120 is a transmission type, it has a transmittance corresponding to the applied / holding voltage.
In the liquid crystal panel 100, since the transmittance varies for each liquid crystal element 120, the liquid crystal element 120 corresponds to a pixel. The pixel array area is the display area 101. In the present embodiment, the liquid crystal 105 is a VA system, and a normally black mode in which the liquid crystal element 120 is in a black state when no voltage is applied.

走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙctrにしたがって、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、図５の（ａ）に示されるように、走査線１１２をフレームにわたって１、２、３、…、ｍ行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧ＶH（Ｈレベル）とし、それ以外の走査線への走査信号を非選択電圧ＶL（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいい、同期信号Ｓyncに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。 The scanning line driving circuit 130 supplies scanning signals Y1, Y2, Y3,..., Ym to the scanning lines 112 in the 1, 2, 3,..., M-th row in accordance with the control signal Yctr from the scanning control circuit 20. Specifically, as shown in FIG. 5A, the scanning line driving circuit 130 selects the scanning line 112 in the order of the first, second, third,. The scanning signal to the line is set to the selection voltage V H (H level), and the scanning signal to the other scanning lines is set to the non-selection voltage V L (L level).
The frame means a period required to display one frame of an image by driving the liquid crystal panel 100. If the frequency of the vertical scanning signal included in the synchronization signal Sync is 60 Hz, the frame is the reciprocal thereof. It is 16.7 milliseconds.

データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査制御回路２０による制御信号Ｘctrにしたがって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差であり、他の電圧と区別するためである。 The data line driving circuit 140 samples the data signal Vx supplied from the video processing circuit 30 as data signals X1 to Xn on the data lines 114 in the 1st to nth columns according to the control signal Xctr from the scanning control circuit 20.
It should be noted that in this description, with respect to the voltage, except for the voltage applied to the liquid crystal element 120, the ground potential not shown is used as a reference for zero voltage unless otherwise specified. The voltage applied to the liquid crystal element 120 is a potential difference between the voltage LCcom of the common electrode 108 and the pixel electrode 118, and is for distinguishing from other voltages.

さて、本実施形態において、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、図４の（ａ）に示されるようなＶ−Ｔ特性で表される。このため、液晶素子１２０を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、当該階調レベルに応じた電圧を、該液晶素子に印加すれば良いはずである。
しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生してしまう場合がある。 In the present embodiment, the relationship between the applied voltage and the transmittance of the liquid crystal element 120 is represented by a VT characteristic as shown in FIG. 4A in the normally black mode. For this reason, in order to make the liquid crystal element 120 have a transmittance corresponding to the gradation level specified by the video signal Vid-in, a voltage corresponding to the gradation level should be applied to the liquid crystal element. is there.
However, if the voltage applied to the liquid crystal element 120 is simply defined in accordance with the gradation level specified by the video signal Vid-in, a display defect due to the reverse tilt domain may occur.

この不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるときに、横電界の影響を受けて乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因の１つとして考えられている。
液晶素子１２０への印加電圧が、ノーマリーブラックモードにおける黒レベルの電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにあると、縦電界による規制
力が配向膜による規制力よりもわずかに上回る程度であるため、液晶分子の配向状態が乱れやすい。これが、液晶分子が不安定な状態にあるときである。
便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液晶素子の透過率範囲（階調範囲）を「ａ」とする。 This defect is caused when the liquid crystal molecules sandwiched in the liquid crystal element 120 are in an unstable state and are disturbed by the influence of the transverse electric field, so that the alignment state according to the applied voltage is less likely to occur thereafter. It is considered as one.
When the voltage applied to the liquid crystal element 120 is equal to or higher than the black level voltage Vbk in the normally black mode and is in the voltage range A lower than the threshold value Vth1 (first voltage), the regulating force by the vertical electric field is regulated by the alignment film. Therefore, the alignment state of the liquid crystal molecules tends to be disturbed. This is when the liquid crystal molecules are in an unstable state.
For convenience, the transmittance range (gradation range) of the liquid crystal element in which the voltage applied to the liquid crystal element is in the voltage range A is “a”.

一方、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルまたは黒レベルに近い暗画素と、白レベルまたは白レベルに近い明画素と、が隣接する場合である。
このような暗画素および明画素のうち、暗画素とは、図４の（ａ）のようなノーマリーブラックモードでは、印加電圧が電圧範囲Ａにある液晶素子１２０である。この暗画素に対して横電界を与えるのが明画素である。この明画素を特定するため、明画素を、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリーブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）を「ｂ」とする。
なお、ノーマリーブラックモードにおいて、閾値Ｖth1は、液晶素子の相対透過率を１０％とさせる光学的閾値電圧であり、閾値Ｖth2は、液晶素子の相対透過率を９０％とさせる光学的飽和電圧と考えてよい。 On the other hand, the case of being affected by a lateral electric field is a case where the potential difference between adjacent pixel electrodes becomes large. This is because a dark pixel close to a black level or a black level in an image to be displayed and a white level or This is a case where a bright pixel close to the white level is adjacent.
Among such dark pixels and bright pixels, the dark pixel is the liquid crystal element 120 in which the applied voltage is in the voltage range A in the normally black mode as shown in FIG. A bright pixel applies a lateral electric field to the dark pixel. In order to specify this bright pixel, the bright pixel is the liquid crystal element 120 in the voltage range B in which the applied voltage is not less than the threshold value Vth2 (second voltage) and not more than the white level voltage Vwt in the normally black mode. For convenience, the transmittance range (gradation range) of the liquid crystal element in which the applied voltage of the liquid crystal element is in the voltage range B is “b”.
In the normally black mode, the threshold value Vth1 is an optical threshold voltage that makes the relative transmittance of the liquid crystal element 10%, and the threshold value Vth2 is an optical saturation voltage that makes the relative transmittance of the liquid crystal element 90%. You can think about it.

印加電圧が電圧範囲Ａにある液晶素子は、電圧範囲Ｂにある液晶素子に隣接したときに、横電界を受けてリバースチルトドメインが発生しやすい状況にあるということができる。ただし、確実にリバースチルトドメインが発生するということまではいえない。
なお逆に、電圧範囲Ｂにある液晶素子は、電圧範囲Ａにある液晶素子に隣接しても、縦電界の影響が支配的であるために安定状態にあるので、電圧範囲Ａの液晶素子のようにリバースチルトドメインが発生することはない。 It can be said that when the applied voltage is in the voltage range A, the liquid crystal element is likely to generate a reverse tilt domain due to a lateral electric field when adjacent to the liquid crystal element in the voltage range B. However, it cannot be said that the reverse tilt domain is surely generated.
Conversely, the liquid crystal element in the voltage range B is in a stable state because the influence of the vertical electric field is dominant even if it is adjacent to the liquid crystal element in the voltage range A. Thus, the reverse tilt domain does not occur.

リバースチルトドメインに起因する表示上の不具合の例について説明すると、映像信号Ｖid-inで示される画像が例えば図１５の（ａ）に示されるように、白画素を背景として黒画素の領域がフレーム毎に１画素ずつ例えば左方向に移動する場合、黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にはならない、という一種の尾引き現象として顕在化する。同図においては、説明の便宜上、フレーム画像のうち、１ラインの境界付近を抜き出している。
この現象の原因の１つとしては、白画素と黒画素とが隣接したときに、これらの画素同士の横電界が強くなって、当該黒画素においてリバースチルトドメインが発生しやすい状態になるとともに、この状態の領域が、黒画素の移動に伴って連続的となるためである考えられる。
なお、白画素を背景として黒画素の領域がフレーム毎に２画素以上ずつ移動する場合、この尾引き現象は顕在化しない、または、視認されにくい。この理由は、次のように考えられる。あるフレームにおいて、白画素と黒画素とが隣接したときに、該黒画素においてリバースチルトドメインが発生しやすい状態にはなるが、この状態の領域は、黒画素が２画素以上移動するので、非連続となるためである、と考えられる。 An example of a display defect caused by the reverse tilt domain will be described. As shown in FIG. 15A, for example, an image indicated by the video signal Vid-in has a black pixel area as a frame with a white pixel as a background. When the pixel moves one pixel at a time, for example, in the left direction, a pixel that should change from a black pixel to a white pixel is manifested as a kind of tailing phenomenon in which a reverse tilt domain does not become a white pixel. In the figure, for convenience of explanation, the vicinity of the boundary of one line is extracted from the frame image.
One of the causes of this phenomenon is that when a white pixel and a black pixel are adjacent to each other, the lateral electric field between these pixels becomes strong, and a reverse tilt domain easily occurs in the black pixel. This is considered to be because the region in this state becomes continuous as the black pixel moves.
Note that when the black pixel region moves by two or more pixels for each frame with the white pixel as the background, this tailing phenomenon does not become apparent or is hardly visible. The reason is considered as follows. When a white pixel and a black pixel are adjacent to each other in a certain frame, a reverse tilt domain is likely to occur in the black pixel. However, in this state, the black pixel moves by two or more pixels. This is considered to be continuous.

このようなリバースチルトドメインに起因する表示上の不具合の発生を抑えるためには、第１に、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接するときであっても、液晶パネル１００では、暗画素と明画素とが隣接しないようにすることが重要となる。
液晶パネル１００において暗画素と明画素とが隣接しないようにするためには、ノーマリーブラックモードにおいて暗画素に対応する液晶素子の印加電圧を高くすれば良いが、これは、映像信号Ｖid-inで規定される階調レベルを無視して、明画素に隣接する暗画素の黒レベルを明るくすることを意味する。このため、第２に、明画素に隣接する暗画素に対応する液晶素子の印加電圧については、黒レベルの変化ができるだけ知覚されないように補正することが重要となる。
一方、印加電圧が電圧範囲Ａにある液晶素子（暗画素）が、電圧範囲Ｂにある液晶素子（明画素）に隣接しても、リバースチルトドメインが確実に発生するということまではいえない。 In order to suppress the occurrence of display defects caused by the reverse tilt domain, first, even when dark pixels and bright pixels are adjacent to each other in the image indicated by the video signal Vid-in, In the liquid crystal panel 100, it is important that dark pixels and bright pixels are not adjacent to each other.
In order to prevent the dark pixel and the bright pixel from being adjacent to each other in the liquid crystal panel 100, the voltage applied to the liquid crystal element corresponding to the dark pixel in the normally black mode may be increased. This is because the video signal Vid-in This means that the black level of the dark pixel adjacent to the bright pixel is brightened while ignoring the gradation level defined by. Therefore, secondly, it is important to correct the applied voltage of the liquid crystal element corresponding to the dark pixel adjacent to the bright pixel so that the change in the black level is not perceived as much as possible.
On the other hand, even if the liquid crystal element (dark pixel) whose applied voltage is in the voltage range A is adjacent to the liquid crystal element (bright pixel) in the voltage range B, it cannot be said that the reverse tilt domain is surely generated.

そこで、本実施形態では、リバースチルトドメインに起因する表示上の不具合の発生を抑えるためには、まず、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接する場合に、リバースチルトドメインが発生しやすい状況である、として当該暗画素を補正候補に挙げ、次に、補正候補として挙げた当該暗画素において液晶素子の印加電圧がＶcを下回るような階調レベルであるときに、当該暗画素における液晶素子に電圧Ｖcを強制的に印加する構成、詳細には後述するように当該暗画素の階調レベルを印加電圧Ｖcに相当する階調レベルｃに補正する（置換する）構成とした。
ここで、ＶＡ方式における液晶分子は、液晶素子の印加電圧がゼロのときに基板面に対して垂直方向となるが、電圧Ｖcは、閾値Ｖth1よりも低く、液晶分子に初期傾斜角を与える程度の電圧であって、電圧Ｖc付近での電圧変化に対して、透過率の変化をほとんど知覚させない程度の電圧である。
なお、電圧Ｖcは、ノーマリーブラックモードの黒レベル近傍において透過率変化をほとんど知覚させないという観点からいえば、０〜１．５ボルトの範囲であるが、液晶分子が傾斜し始める電圧という観点からいえば、１．５ボルトである。したがって、電圧Ｖcとしては、１．５ボルト以下であることが好ましい。 Therefore, in the present embodiment, in order to suppress the occurrence of display defects caused by the reverse tilt domain, first, when the dark pixel and the bright pixel are adjacent to each other in the image indicated by the video signal Vid-in, the reverse is performed. The dark pixel is listed as a correction candidate as a situation in which a tilt domain is likely to occur. Next, when the applied voltage of the liquid crystal element is lower than Vc in the dark pixel listed as the correction candidate. The configuration in which the voltage Vc is forcibly applied to the liquid crystal element in the dark pixel, more specifically, the gradation level of the dark pixel is corrected (replaced) to the gradation level c corresponding to the applied voltage Vc as described later. The configuration.
Here, the liquid crystal molecules in the VA mode are perpendicular to the substrate surface when the voltage applied to the liquid crystal element is zero, but the voltage Vc is lower than the threshold value Vth1 and gives an initial tilt angle to the liquid crystal molecules. The voltage is such that almost no change in transmittance is perceived with respect to a voltage change near the voltage Vc.
The voltage Vc is in the range of 0 to 1.5 volts from the viewpoint of hardly perceiving a change in transmittance in the vicinity of the black level of the normally black mode, but from the viewpoint of a voltage at which liquid crystal molecules start to tilt. In other words, it is 1.5 volts. Therefore, the voltage Vc is preferably 1.5 volts or less.

本実施形態において、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接する場合を検出するとともに、当該暗画素における液晶素子の印加電圧を電圧がＶcを下回らせる階調レベルであるときに該暗画素の階調レベルを階調レベルｃに補正する構成が、図１における映像処理回路３０である。   In the present embodiment, a case where a dark pixel and a bright pixel are adjacent to each other in the image indicated by the video signal Vid-in is detected, and the applied voltage of the liquid crystal element in the dark pixel is at a gradation level at which the voltage falls below Vc. The video processing circuit 30 in FIG. 1 is a configuration that corrects the gradation level of the dark pixel to the gradation level c at some time.

そこで次に、映像処理回路３０の詳細について図３を参照して説明する。
この図に示されるように、映像処理回路３０は、境界検出部３０２、遅延回路３１２、補正部３１４およびＤ／Ａ変換器３１６を有する。
このうち、遅延回路３１２は、上位装置から供給される映像信号Ｖid-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして出力するものであり、ＦＩＦＯ（FastIn Fast Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成される。なお、遅延回路３１２における蓄積および読出は、走査制御回路２０によって制御される。 Next, details of the video processing circuit 30 will be described with reference to FIG.
As shown in this figure, the video processing circuit 30 includes a boundary detection unit 302, a delay circuit 312, a correction unit 314, and a D / A converter 316.
Among these, the delay circuit 312 accumulates the video signal Vid-in supplied from the host device, reads out the video signal Vid-d after a predetermined time, and outputs it as a video signal Vid-d. FIFO (FastIn Fast Out) Consists of a memory and multi-stage latch circuit. The accumulation and reading in the delay circuit 312 are controlled by the scanning control circuit 20.

境界検出部３０２は、本実施形態においては、検出部３０４と判別部３０６とを有する。このうち、検出部３０４は、第１に、映像信号Ｖid-inで示されるフレーム画像を解析して、階調範囲ａにある画素と階調範囲ｂにある画素とが垂直または水平方向で隣接する部分があるか否かを判別し、第２に、隣接する部分があると判別したとき、その隣接部分である境界（エッジ）を検出する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分をいう。このため、例えば階調範囲ａにある画素と、階調範囲ａでもなく階調範囲ｂでもない別の階調範囲ｄにある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｄにある画素とが隣接する部分については、境界として扱わない。 The boundary detection unit 302 includes a detection unit 304 and a determination unit 306 in the present embodiment. Among these, the detection unit 304 first analyzes the frame image indicated by the video signal Vid-in, and the pixels in the gradation range a and the pixels in the gradation range b are adjacent in the vertical or horizontal direction. It is determined whether or not there is a part to be processed. Secondly, when it is determined that there is an adjacent part, a boundary (edge) that is the adjacent part is detected.
Note that the boundary here refers to a portion where a dark pixel in the gradation range a and a bright pixel in the gradation range b are adjacent to each other. Therefore, for example, a portion where a pixel in the gradation range a and a pixel in another gradation range d that is neither the gradation range a nor the gradation range b are adjacent, or a pixel in the gradation range b A portion adjacent to a pixel in the adjustment range d is not treated as a boundary.

判別部３０６は、遅延して出力された映像信号Ｖid-dで示される画素が検出部３０４で検出された境界に接している暗画素であるか否かを判別して、その判別結果が「Ｙｅｓ」である場合に出力信号のフラグＱを例えば「１」とし、その判別結果が「Ｎｏ」であれば「０」とする。
なお、検出部３０４は、ある程度の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。このため、上位装置からの映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３１２が設けられている。
上位装置から供給される映像信号Ｖid-inのタイミングと、遅延回路３１２から供給される映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、検出部３０４において供給を検出するための映像信号Ｖid-inの蓄積は、走査制御回路２０によって制御される。 The determination unit 306 determines whether or not the pixel indicated by the video signal Vid-d output with delay is a dark pixel in contact with the boundary detected by the detection unit 304, and the determination result is “ If “Yes”, the flag Q of the output signal is set to “1”, for example, and “0” if the determination result is “No”.
Note that the detection unit 304 cannot detect the boundary in the vertical or horizontal direction in the image to be displayed unless a certain amount of video signals are accumulated. Therefore, a delay circuit 312 is provided in order to adjust the supply timing of the video signal Vid-in from the host device.
Since the timing of the video signal Vid-in supplied from the host device and the timing of the video signal Vid-d supplied from the delay circuit 312 are different, strictly speaking, the horizontal scanning periods of the two do not match. However, the following description will be made with no particular distinction.
Further, the scanning control circuit 20 controls the accumulation of the video signal Vid-in for detecting the supply in the detection unit 304.

補正部３１４は、判別部３０６から供給されるフラグＱが「１」である場合に、映像信号Ｖid-dで指定される階調レベルがｃよりも暗いレベルを指定していれば、階調レベルｃの映像信号に置換して、映像信号Ｖid-outとして出力するものである。
なお、補正部３１４は、判別部３０６から供給されるフラグＱが「１」である場合であっても、映像信号Ｖid-dで指定される階調レベルがｃ以上の明るいレベルを指定しているとき、および、フラグＱが「０」であるとき、映像信号Ｖid-dで指定される階調レベルを補正することなく映像信号Ｖid-outとして出力する。 When the flag Q supplied from the determination unit 306 is “1”, the correction unit 314 specifies the gray level if the gray level specified by the video signal Vid-d is darker than c. It is replaced with a video signal of level c and output as a video signal Vid-out.
Even if the flag Q supplied from the determination unit 306 is “1”, the correction unit 314 specifies a bright level in which the gradation level specified by the video signal Vid-d is c or higher. And when the flag Q is “0”, the gradation level specified by the video signal Vid-d is output as the video signal Vid-out without correction.

Ｄ／Ａ変換器３１６は、デジタルデータである映像信号Ｖid-outを、アナログのデータ信号Ｖxに変換する。
液晶１０５に直流成分が印加されるのを防止するため、データ信号Ｖxの電圧は、ビデオ振幅中心である電圧Ｖcntに対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
なお、コモン電極１０８に印加される電圧ＬＣcomは、電圧Ｖcntとほぼ同電圧と考えてよいが、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧Ｖcntよりも低位となるように調整されることがある。 The D / A converter 316 converts the video signal Vid-out, which is digital data, into an analog data signal Vx.
In order to prevent the DC component from being applied to the liquid crystal 105, the voltage of the data signal Vx is, for example, frame-by-frame, with respect to the voltage Vcnt, which is the center of video amplitude, between a high-side positive voltage and a low-side negative voltage. Can be switched alternately.
Note that the voltage LCcom applied to the common electrode 108 may be considered to be substantially the same voltage as the voltage Vcnt, but is adjusted to be lower than the voltage Vcnt in consideration of off-leakage of the n-channel TFT 116 and the like. Sometimes.

この映像処理回路３０によれば、映像信号Ｖid-dで示される画素が境界に接する暗画素であって、かつ、その階調レベルが、ｃよりも暗いレベルを指定している場合に、本実施形態では、フラグＱが「１」となるので、当該映像信号Ｖid-dで示される画素の階調レベルは、ｃに置換されて、映像信号Ｖid-outとして出力される。
一方、映像信号Ｖid-dで示される画素が境界に接している暗画素でない場合、または、接している場合であっても、その階調レベルがｃ以上の明るいレベルを指定している場合に、本実施形態ではフラグＱが「０」となるので、階調レベルが補正されることなく、映像信号Ｖid-dが、映像信号Ｖid-outとして出力される。 According to the video processing circuit 30, when the pixel indicated by the video signal Vid-d is a dark pixel in contact with the boundary and the gradation level specifies a level darker than c, this video processing circuit 30 In the embodiment, since the flag Q is “1”, the gradation level of the pixel indicated by the video signal Vid-d is replaced with c and output as the video signal Vid-out.
On the other hand, when the pixel indicated by the video signal Vid-d is not a dark pixel that is in contact with the boundary, or even when it is in contact with the pixel, the gradation level specifies a bright level of c or higher. In this embodiment, since the flag Q is “0”, the video signal Vid-d is output as the video signal Vid-out without correcting the gradation level.

液晶表示装置１の表示動作について説明すると、上位装置からは、映像信号Ｖid-inが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖid-inを遅延・置換等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa）でみたときに、処理された映像信号は、Ｄ／Ａ変換器３１６によって、図５の（ｂ）で示されるように正極性または負極性のデータ信号Ｖxに、ここでは例えば正極性に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介して画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３１６によって正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリングされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。 The display operation of the liquid crystal display device 1 will be described. From the host device, the video signal Vid-in is transmitted from the first row and the first column to the first row and the n column, the second row and the first column, the second row and the first column, the third row and the first column, from the first row. Supplied in the order of pixels of 3 rows and n columns,..., M rows and 1 columns to m rows and n columns. The video processing circuit 30 performs processing such as delay and replacement on the video signal Vid-in and outputs it as the video signal Vid-out.
Here, when viewed in the horizontal effective scanning period (Ha) in which the video signal Vid-out of the 1st row and 1st column to the 1st row and the nth column is output, the processed video signal is processed by the D / A converter 316. 5B, the data signal Vx is converted into a positive or negative data signal Vx, for example, positive polarity here. The data signal Vx is sampled as data signals X1 to Xn on the data lines 114 in the 1st to nth columns by the data line driving circuit 140.
On the other hand, in the horizontal scanning period in which the video signal Vid-out of 1 row 1 column to 1 row n column is output, the scanning control circuit 20 controls the scanning line driving circuit 130 so that only the scanning signal Y1 becomes H level. To do. If the scanning signal Y1 is at the H level, the TFT 116 in the first row is turned on, so that the data signal sampled on the data line 114 is applied to the pixel electrode 118 via the TFT 116 in the on state. As a result, the positive voltage corresponding to the gradation level specified by the video signal Vid-out is written in the liquid crystal elements in the first row and first column to the first row and n column, respectively.
Subsequently, the video signal Vid-in in the 2nd row and the 1st column to the 2nd row and the nth column is similarly processed by the video processing circuit 30 and is output as the video signal Vid-out, and the D / A converter 316 has a positive polarity. Then, the data line driving circuit 140 samples the data line 114 in the 1st to nth columns.
In the horizontal scanning period in which the video signal Vid-out of the 2nd row and the 1st column to the 2nd row and the nth column is output, only the scanning signal Y2 is set to the H level by the scanning line driving circuit 130. Is applied to the pixel electrode 118 via the TFT 116 in the second row in the on state. As a result, the positive voltage corresponding to the gradation level designated by the video signal Vid-out is written in the liquid crystal elements in the 2nd row and the 1st column to the 2nd row and the nth column.
Thereafter, a similar writing operation is executed for the third, fourth,..., M-th rows, whereby a voltage corresponding to the gradation level specified by the video signal Vid-out is written to each liquid crystal element. A transmission image defined by the video signal Vid-in is created.
In the next frame, a similar writing operation is executed except that the video signal Vid-out is converted into a negative polarity data signal by polarity inversion of the data signal.

図５の（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベルに応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電圧Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)から黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だけ偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５の（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、図５の（ｂ）におけるデータ信号の電圧の縦スケールは、（ａ）における走査信号等の電圧波形と比較して拡大してある。 FIG. 5B shows a voltage indicating an example of the data signal Vx when the video signal Vid-out of 1 row 1 column to 1 row n column is output from the video processing circuit 30 over the horizontal scanning period (H). It is a waveform diagram. In the present embodiment, since the normally black mode is used, if the data signal Vx is positive, the voltage higher than the reference voltage Vcnt by the amount corresponding to the gradation level processed by the video processing circuit 30. In the case of negative polarity, the voltage is lower than the reference voltage Vcnt by the amount corresponding to the gradation level (indicated by ↓ in the figure).
Specifically, if the voltage of the data signal Vx is positive, the voltage ranges from the voltage Vw (+) corresponding to white to the voltage Vb (+) corresponding to black. In the range from the voltage Vw (−) corresponding to 1 to the voltage Vb (−) corresponding to black, the voltages are shifted from the reference voltage Vcnt by the amount corresponding to the gradation.
The voltage Vw (+) and the voltage Vw (−) are in a symmetric relationship with respect to the voltage Vcnt. The voltages Vb (+) and Vb (−) are also in a symmetrical relationship with respect to the voltage Vcnt.
5B shows the voltage waveform of the data signal Vx, which is different from the voltage applied to the liquid crystal element 120 (potential difference between the pixel electrode 118 and the common electrode 108). Further, the vertical scale of the voltage of the data signal in FIG. 5B is enlarged as compared with the voltage waveform of the scanning signal or the like in FIG.

第１実施形態に係る映像処理回路３０による処理の具体例について説明する。
映像信号Ｖid-inで示されるフレーム画像（の一部）が例えば図６の（１）に示されるように、白画素を背景として黒画素の窓領域を表示した画像である場合、検出される境界は、図６の（２）に示される。
映像処理回路３０は、検出した境界に接する暗画素に対して階調レベルｃよりも暗いレベルが指定されていたときに、階調レベルｃの映像信号に置換する。したがって、図６の（１）で示される画像は、映像処理回路３０によって図６の（３）に示されるように補正される。 A specific example of processing by the video processing circuit 30 according to the first embodiment will be described.
Detected when the frame image (part of) indicated by the video signal Vid-in is an image displaying a window area of black pixels with white pixels as the background, as shown in FIG. 6 (1), for example. The boundary is shown in (2) of FIG.
The video processing circuit 30 replaces the video signal with the gradation level c when a darker level than the gradation level c is designated for the dark pixel in contact with the detected boundary. Accordingly, the image shown in (1) of FIG. 6 is corrected by the video processing circuit 30 as shown in (3) of FIG.

このため、黒画素の窓領域がいずれの方向に１画素移動しても、白画素に隣接した黒画素が白画素へと直接的に変化する部分は存在しないことになる。例えば図１５の（ｂ）に示されるように、黒画素の窓領域が左方向に１画素移動しても、映像信号Ｖid-inにおいて白画素に隣接する黒画素は、一旦階調レベルｃ（印加電圧Ｖc）に変化した後に、白画素に変化する。
したがって、本実施形態によれば、リバースチルトドメインが発生しやすい状態の領域が、黒画素の移動に伴って連続的となることを防止することが可能となる。さらに、映像信号Ｖid-inで規定される画像のうち、境界に接する暗画素の階調レベルが局所的に置換されるので、当該置換による表示画像の補正がユーザーに知覚される可能性も小さい。くわえて、本実施形態では、液晶パネル１００の構造を変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。 For this reason, even if the window region of the black pixel moves by one pixel in any direction, there is no portion where the black pixel adjacent to the white pixel directly changes to the white pixel. For example, as shown in FIG. 15B, even if the window area of the black pixel moves one pixel in the left direction, the black pixel adjacent to the white pixel in the video signal Vid-in once has the gradation level c ( After changing to the applied voltage Vc), it changes to a white pixel.
Therefore, according to the present embodiment, it is possible to prevent the region in which the reverse tilt domain is likely to occur from becoming continuous as the black pixel moves. Further, in the image defined by the video signal Vid-in, since the gradation level of the dark pixel in contact with the boundary is locally replaced, the possibility that the correction of the display image by the replacement is perceived by the user is small. . In addition, in this embodiment, since it is not necessary to change the structure of the liquid crystal panel 100, the aperture ratio does not decrease, and it is also possible to apply to an already manufactured liquid crystal panel without devising the structure. It is.

＜第１実施形態の応用・変形例＞
上述した第１実施形態では、種々の応用・変形が可能である。 <Application / Modification of First Embodiment>
In the first embodiment described above, various applications and modifications are possible.

＜その１＞
第１実施形態では、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接するとき、これら２つの画素のうち、印加電圧Ｖcが下回る方の１画素（ノーマリーブラックモードでは暗画素）を、階調レベルｃに補正して電圧Ｖcを印加する構成としたが、置換する画素については２以上であってもよい。
例えば、映像信号Ｖid-inで示される画像が例えば図６の（１）に示されるような場合であって、検出される境界が、図６の（２）に示されるような場合に、境界に接する暗画素と、当該暗画素に対し境界とは反対方向に隣接する暗画素とが、それぞれ階調レベルｃよりも暗いレベルが指定されていたとき、図７の（ａ）に示されるように、階調レベルｃの映像信号に置換してもよい。 <Part 1>
In the first embodiment, when a dark pixel and a bright pixel are adjacent to each other in the image indicated by the video signal Vid-in, one of the two pixels whose applied voltage Vc is lower (dark in the normally black mode) The pixel) is corrected to the gradation level c and applied with the voltage Vc. However, the pixel to be replaced may be two or more.
For example, when the image indicated by the video signal Vid-in is as shown in (1) of FIG. 6, for example, and the detected boundary is as shown in (2) of FIG. As shown in FIG. 7A, when a darker pixel than the gradation level c is designated for each dark pixel in contact with the dark pixel and a dark pixel adjacent to the dark pixel in the direction opposite to the boundary, respectively. Alternatively, it may be replaced with a video signal of gradation level c.

このように２つの画素の階調レベルを置換する構成とした場合、黒画素の窓領域がいずれの方向に１画素移動したときに、階調レベルｃとなる期間が２フレームとなる。
例えば図１５の（ｃ）に示されるように、黒画素の窓領域が左方向に１画素移動したとき、映像信号Ｖi d-inにおいて白画素に隣接する黒画素は、フレーム毎に（黒レベル）→階調レベルｃ→階調レベルｃ→白レベルという順序で遷移する。このため、液晶分子に初期傾斜角が与えられる期間が２フレームとなり、第１実施形態と比較して倍になるので、リバースチルトドメインを抑制する効果を大きくすることが可能となる。
また、置換する画素の候補数については、「２」に限られず、「３」以上であっても良い。例えば後述する第２実施形態のように「６」でも良い。 When the gradation levels of the two pixels are replaced in this way, when the window area of the black pixel moves by one pixel in any direction, the period of the gradation level c is 2 frames.
For example, as shown in FIG. 15C, when the window area of the black pixel moves one pixel to the left, the black pixel adjacent to the white pixel in the video signal Vi d-in is changed to the black level for each frame. ) → gradation level c → gradation level c → white level. For this reason, the period during which the initial tilt angle is given to the liquid crystal molecules is two frames, which is doubled compared to the first embodiment, so that the effect of suppressing the reverse tilt domain can be increased.
Further, the number of candidate pixels to be replaced is not limited to “2”, and may be “3” or more. For example, “6” may be used as in a second embodiment described later.

＜その２＞
第１実施形態では、暗画素と明画素とが垂直または水平方向で隣接する部分を境界として検出したが、この理由は、黒画素の領域の移動方向がいずれであっても良いように対処するためである。
ただし、例えばカーソルのような移動を考えると、黒（暗）画素領域の移動方向として、水平（Ｘ）方向のみを想定すれば十分である場合がある。特に、映像信号Ｖid-inは、１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で供給されるので、移動方向として水平方向のみを想定すれば、次に説明する第２実施形態のように境界検出部３０２の構成を簡易化することができる余地がある。 <Part 2>
In the first embodiment, a dark pixel and a bright pixel are detected as a boundary in a vertical or horizontal adjacent portion. The reason is that the moving direction of the black pixel region may be any. Because.
However, considering movement such as a cursor, for example, it may be sufficient to assume only the horizontal (X) direction as the moving direction of the black (dark) pixel region. In particular, the video signal Vid-in includes 1 row 1 column to 1 row n column, 2 rows 1 column to 2 rows n column, 3 rows 1 column to 3 rows n column, ..., m row 1 column to m row n column. If only the horizontal direction is assumed as the moving direction, there is room for simplifying the configuration of the boundary detection unit 302 as in the second embodiment described below.

なお、暗画素の移動方向として水平方向のみを想定するときには、第２実施形態のほかに、検出される境界のうち、垂直方向の成分に着目して、当該垂直成分の境界に接する暗画素（およびこれに隣接する暗画素）を補正候補とすればよい。
例えば映像信号Ｖid-inで示されるフレーム画像が図６の（１）に示されるような場合であって、検出される境界が、図６の（２）に示されるような場合に、垂直方向の境界に接する暗画素に対して階調レベルｃよりも暗いレベルが指定されていたときに、階調レベルｃの映像信号に置換すれば良い（図７の（ｂ）参照）。また、垂直方向の境界に接する暗画素およびこれに隣接する暗画素に対して階調レベルｃよりも暗いレベルが指定されていたときに、階調レベルｃの映像信号に置換しても良い（図７の（ｃ）参照）。 When only the horizontal direction is assumed as the moving direction of the dark pixel, in addition to the second embodiment, focusing on the vertical component among the detected boundaries, the dark pixel ( And dark pixels adjacent thereto) may be used as correction candidates.
For example, when the frame image indicated by the video signal Vid-in is as shown in (1) of FIG. 6 and the detected boundary is as shown in (2) of FIG. When a darker level than the gradation level c is designated for a dark pixel in contact with the boundary, the video signal of the gradation level c may be replaced (see FIG. 7B). Further, when a darker level than the gradation level c is designated for a dark pixel in contact with the vertical boundary and a dark pixel adjacent thereto, the image signal of the gradation level c may be replaced ( (See (c) of FIG. 7).

＜第２実施形態＞
次に、第２実施形態に係る映像処理回路について説明する。この第２実施形態では、ノーマリーブラックモードにおいて、暗画素と明画素とが水平方向に隣接する部分の境界を検出して、その境界に接する暗画素と、その暗画素とは境界に対して反対方向で連続する５つの暗画素との計６つの暗画素を補正候補とするものである。 Second Embodiment
Next, a video processing circuit according to the second embodiment will be described. In the second embodiment, in the normally black mode, the boundary between the dark pixel and the bright pixel adjacent to each other in the horizontal direction is detected, and the dark pixel in contact with the boundary and the dark pixel are A total of six dark pixels including five dark pixels continuous in the opposite direction are set as correction candidates.

図８は、第２実施形態に係る映像処理回路３０の構成を示すブロック図であり、境界検出部３０２について、境界の検出について特化するように変更したものである。
この図において、遅延回路（Ｄ）３０８は、上位装置から供給される映像信号Ｖid-inを、ドットクロック信号Ｃlkの１周期分だけ、すなわち１画素分だけ遅延させた映像信号Ｄ1を出力するものである。遅延回路（Ｄ）３０９は、映像信号Ｄ1を、ドットクロック信号Ｃlkの１周期分だけ遅延させた映像信号Ｄ2を出力するものである。したがって、映像信号Ｄ1は、映像信号Ｄ2に対して時間的に１画素分だけ先行する関係となる。
なお、本例において、遅延回路３１２は、映像信号Ｖid-inをドットクロック信号Ｃlkの８周期分（８画素分）だけ遅延させた映像信号Ｄ8を出力する。 FIG. 8 is a block diagram showing the configuration of the video processing circuit 30 according to the second embodiment, in which the boundary detection unit 302 is changed to specialize the detection of the boundary.
In this figure, a delay circuit (D) 308 outputs a video signal D1 obtained by delaying the video signal Vid-in supplied from the host device by one period of the dot clock signal Clk, that is, by one pixel. It is. The delay circuit (D) 309 outputs a video signal D2 obtained by delaying the video signal D1 by one period of the dot clock signal Clk. Therefore, the video signal D1 has a relationship that precedes the video signal D2 by one pixel in time.
In this example, the delay circuit 312 outputs a video signal D8 obtained by delaying the video signal Vid-in by eight periods (eight pixels) of the dot clock signal Clk.

判別部３１０は、映像信号Ｄ1の階調レベルと映像信号Ｄ2の階調レベルとを比較して、（１）映像信号Ｄ1の階調レベルが階調範囲ａにあり、かつ、映像信号Ｄ2の階調レベルが階調範囲ｂにある第１の場合、または、その反対に、
（２）映像信号Ｄ1の階調レベルが階調範囲ｂにあり、かつ、映像信号Ｄ2の階調レベルが階調範囲ａにある第２の場合、
をそれぞれ境界であると判別して、Ｈレベルの判別信号Ｊdgを出力するものである。
なお、判別部３１０は、第２の場合を判別すると、判別信号Ｊdgをその検出時からＨレベルとするが、第１の場合を検出したときには、判別信号Ｊdgを、その判別時からドットクロック信号Ｃlkの６周期分（補正候補とする画素数）だけ遅延させてＨレベルとする。 The determination unit 310 compares the gradation level of the video signal D1 with the gradation level of the video signal D2, and (1) the gradation level of the video signal D1 is in the gradation range a and the video signal D2 In the first case where the gradation level is in the gradation range b, or vice versa,
(2) In the second case where the gradation level of the video signal D1 is in the gradation range b and the gradation level of the video signal D2 is in the gradation range a,
Are determined to be boundaries, and an H level determination signal Jdg is output.
When the determination unit 310 determines the second case, the determination signal Jdg is set to the H level from the time of detection. However, when the first case is detected, the determination signal Jdg is changed to the dot clock signal from the time of determination. The H level is delayed by 6 cycles of Clk (the number of pixels to be corrected).

カウンター３１１は、判別信号ＪdgがＨからＬレベルの立ち下がったときにカウント値Ｐcを「０」にリセットし、その後、カウント値ＰcをドットクロックＣlkでアップカウントするものである。
補正部３１５は、カウント値Ｐcが有効値である場合であって、映像信号Ｄ8の階調レベルが階調レベルｃを下回っているときに、階調レベルｃに置換するものである。なお、補正部３１５は、カウント値Ｐcの有効値を、この例では「０」から「５」までとする。 The counter 311 resets the count value Pc to “0” when the determination signal Jdg falls from H to L level, and then counts up the count value Pc with the dot clock Clk.
The correction unit 315 replaces the gradation level c with the gradation level c when the count value Pc is an effective value and the gradation level of the video signal D8 is lower than the gradation level c. The correction unit 315 sets the valid value of the count value Pc from “0” to “5” in this example.

次に、第２実施形態に係る映像処理回路の動作について図９乃至図１１を参照して説明する。ここでは、映像信号Ｖid-inで示される画像のうち、あるラインの表示内容が図９の（１）で示される内容、詳細には、ａからｄまでの列で白画素であり、ｅからｖまでの列で黒画素、ｗからｚまでの列で白画素であるものとする。なお、図９では省略しているが、ａ列の左側でも白画素が連続し、ｍおよびｎ列の間においても黒画素が連続し、ｚ列の右側でも黒画素が連続しているものとする。
このような画像では、境界が、ｄおよびｅ列の間と、ｖおよびｗ列の間との２箇所で検出される。このため、補正候補となる画素は、時間的な供給順序でみたときに、ｄおよびｅ列の間の境界では後側（空間的な配列でみると境界の右側）となるに対し、ｖおよびｗ列の間の境界では前側（空間的な配列でみると境界の左側）とになる。
そして、この例では、図９の（２）に示されるように、境界から補正候補とする画素数を「６」としたものである。 Next, the operation of the video processing circuit according to the second embodiment will be described with reference to FIGS. Here, in the image indicated by the video signal Vid-in, the display content of a certain line is the content indicated by (1) in FIG. 9, more specifically, white pixels in the columns from a to d. Assume that black pixels are in the columns up to v and white pixels are in the columns from w to z. Although omitted in FIG. 9, white pixels continue on the left side of the a column, black pixels continue between the m and n columns, and black pixels continue on the right side of the z column. To do.
In such an image, boundaries are detected at two locations, between the d and e columns and between the v and w columns. For this reason, when viewed in the temporal supply order, the pixel that is a correction candidate is on the rear side (right side of the boundary in the spatial arrangement) at the boundary between the d and e columns, whereas v and The boundary between the w columns is the front side (left side of the boundary in terms of spatial arrangement).
In this example, as shown in (2) of FIG. 9, the number of pixels that are candidates for correction from the boundary is set to “6”.

図１０は、境界の後側が補正候補となる場合の動作を示す図であり、図１１は、境界の前側が補正候補となる場合の動作を示す図である。
まず、図１０を参照して、境界の後側が補正候補となる場合の動作について説明する。
映像信号Ｖid-inは、ドットクロック信号Ｃlkにしたがって、ａ、ｂ、ｃ、…、列の順で供給される。
映像信号Ｄ1は、遅延回路３０８によって映像信号Ｖid-inに対してドットクロック信号Ｃlkの１周期分（１画素分）だけ遅延し、映像信号Ｄ2は、遅延回路３０９によって当該映像信号Ｄ1に対し、さらに１画素分だけ遅延する。
このように遅延した映像信号Ｄ1、Ｄ2において、映像信号Ｄ1のｅ列は階調範囲ａにあり、映像信号Ｄ2のｄ列は階調範囲ｂにあるので、判別部３１０は、これを第１の場合の境界と判別する。したがって、判別信号Ｊdgは、この境界を判別したタイミングから６画素分遅延したタイミング、すなわち、映像信号Ｄ8で示される画素が境界の前側で接するｄ列となるタイミングにてＨレベルとなる。カウンター３１１は、 判別信号ＪdgがＬレベルにたち下がってから、補正候補とする６画素分の期間においてカウント値Ｐcを「０」から「５」までアップカウントする。 FIG. 10 is a diagram illustrating an operation when the rear side of the boundary is a correction candidate, and FIG. 11 is a diagram illustrating an operation when the front side of the boundary is a correction candidate.
First, with reference to FIG. 10, the operation when the rear side of the boundary is a correction candidate will be described.
The video signal Vid-in is supplied in the order of a, b, c,..., In accordance with the dot clock signal Clk.
The video signal D1 is delayed by one period (one pixel) of the dot clock signal Clk with respect to the video signal Vid-in by the delay circuit 308, and the video signal D2 is delayed from the video signal D1 by the delay circuit 309. Furthermore, it is delayed by one pixel.
In the video signals D1 and D2 thus delayed, the e column of the video signal D1 is in the gradation range a, and the d column of the video signal D2 is in the gradation range b. It is determined that this is the boundary. Therefore, the discrimination signal Jdg becomes H level at a timing delayed by 6 pixels from the timing at which the boundary is discriminated, that is, at a timing at which the pixel indicated by the video signal D8 is in the d column where the pixel contacts the front side. The counter 311 up-counts the count value Pc from “0” to “5” during a period of 6 pixels as correction candidates after the determination signal Jdg falls to the L level.

このため、補正部３１５では、映像信号Ｄ8のうち、ｄ列の次のｅ列からｊ列までの６画素が補正候補となる。補正候補となったｅ列からｊ列までの６画素において階調レベルがｃを下回れば、階調レベルｃに置き換わり、ｃ以上であれば、映像信号Ｄ8の階調レベルが置き換わることはない。
なお、補正部３１５から出力される映像信号Ｖid-outは、置換を考慮して映像信号Ｄ8に対して１画素分だけ遅延して出力される。 Therefore, in the correction unit 315, six pixels from the e column to the j column next to the d column in the video signal D8 are correction candidates. If the gradation level is lower than c in the six pixels from the e column to the j column that are candidates for correction, the gradation level is replaced with c, and if it is greater than or equal to c, the gradation level of the video signal D8 is not replaced.
The video signal Vid-out output from the correction unit 315 is output with a delay of one pixel with respect to the video signal D8 in consideration of replacement.

次に、図１１を参照して、境界の前側が補正候補となる場合の動作について説明する。
映像信号Ｖid-inは、ドットクロック信号Ｃlkにしたがって、…、ｘ、ｙ、ｚ列の順で供給される。
映像信号Ｄ1は、映像信号Ｖid-inに対して１画素分だけ遅延し、映像信号Ｄ2は、遅延回路３０９によって当該映像信号Ｄ1に対し、さらに１画素分だけ遅延する。このように遅延した映像信号Ｄ1、Ｄ2において、映像信号Ｄ1のｗ列は階調範囲ｂにあり、映像信号Ｄ2のｖ列は階調範囲ａにあるので、判別部３１０は、これを第２の場合の境界と判別する。したがって、判別信号Ｊdgは、この境界を判別したタイミング、すなわち、映像信号Ｄ8で示される画素が第２の場合の境界から７画素前のｐ列となるタイミングにてＨレベルとなる。
カウンター３１１は、 判別信号ＪdgがＬレベルにたち下がってから、補正候補とする６画素分の期間においてカウント値Ｐcを「０」から「５」までアップカウントするので、補正部３１５では、映像信号Ｄ8のうち、ｐ列の次のｑ列からｖ列までの６画素が補正候補となる。補正候補となったｑ列からｖ列までの６画素において階調レベルがｃを下回れば、階調レベルｃに置き換わり、ｃ以上であれば、映像信号Ｄ8の階調レベルが置き換わることはない。 Next, an operation when the front side of the boundary is a correction candidate will be described with reference to FIG.
The video signal Vid-in is supplied in the order of..., X, y, z columns in accordance with the dot clock signal Clk.
The video signal D1 is delayed by one pixel with respect to the video signal Vid-in, and the video signal D2 is further delayed by one pixel with respect to the video signal D1 by the delay circuit 309. In the video signals D1 and D2 thus delayed, the w column of the video signal D1 is in the gradation range b and the v column of the video signal D2 is in the gradation range a. It is determined that this is the boundary. Therefore, the discrimination signal Jdg becomes H level at the timing when this boundary is discriminated, that is, at the timing when the pixel indicated by the video signal D8 becomes the p column 7 pixels before the border in the second case.
The counter 311 up-counts the count value Pc from “0” to “5” during a period of 6 pixels that are candidates for correction after the determination signal Jdg falls to the L level. Among D8, 6 pixels from the q column to the v column next to the p column are correction candidates. If the gradation level is lower than c in the six pixels from the q column to the v column that are correction candidates, it is replaced with the gradation level c, and if it is greater than or equal to c, the gradation level of the video signal D8 is not replaced.

第１実施形態のように暗画素と明画素とが水平または垂直方向に隣接する部分を境界として検出する構成では、同行で隣接する画素同士、および、同列で隣接する画素同士で比較するので、特に境界検出部３０２の回路規模が大きくなりやすい。また、遅延回路３１２の遅延量もについても複数ライン分だけ必要となる。
これに対して、第２実施形態のように暗画素と明画素とが水平方向に隣接する部分を境界として検出する構成では、同行で隣接する画素同士を比較すればよく、遅延量もこの例では８画素分で済むので、回路規模を小さくすることが容易となる。 In the configuration in which the dark pixel and the bright pixel are detected as a boundary in the horizontal or vertical direction as in the first embodiment, the pixels adjacent in the same row and the pixels adjacent in the same column are compared. In particular, the circuit scale of the boundary detection unit 302 tends to increase. Further, the delay amount of the delay circuit 312 is also required for a plurality of lines.
On the other hand, in the configuration in which the portion where the dark pixel and the bright pixel are adjacent in the horizontal direction is detected as a boundary as in the second embodiment, the adjacent pixels in the same row may be compared, and the delay amount is also an example of this. Since only 8 pixels are required, the circuit scale can be easily reduced.

＜第２実施形態の応用・変形例＞
上述した第２実施形態では、補正候補とする画素数を「６」としたが、これに限られず、例えば図９の（３）に示されるように「１」としても良い。補正候補とする画素数を「１」とする場合、例えば補正部３１５では、カウント値Ｐcの有効値を「０」のみとし、判別部３１０では、第２の場合の境界を判別したときに、判別信号Ｊdgを、その判別時からドットクロック信号Ｃlkの５周期分だけ遅延させてＨレベルとする構成とする。
このような構成において、境界の後側が補正候補となる場合、図１２に示されるように、判別信号Ｊdgは、映像信号Ｄ8がｄ列となるタイミングにてＨレベルとなるので、カウント値Ｐcは、映像信号Ｄ8が境界の後側で接するｅ列となるタイミングにて「０」となる。このため、補正部３１５では、映像信号Ｄ8のうち、ｄ列の次のｅ列の画素のみが補正候補となる。
一方、境界の前側が補正候補となる場合、図１３に示されるように、判別信号Ｊdgは、映像信号Ｄ8がｕ列となるタイミングにてＨレベルとなるので、カウント値Ｐcは、映像信号Ｄ8が境界の前側で接するｖ列となるタイミングにて「０」となる。このため、補正部３１５では、映像信号Ｄ8のうち、ｕ列の次のｖ列の画素のみが補正候補となる。
なお、補正候補となったｅまたはｖ列は、その階調レベルがｃを下回れば、階調レベルｃに置き換わり、ｃ以上であれば、映像信号Ｄ8の階調レベルが置き換わることはない。
補正候補とする画素数については「１」、「６」以外に適宜設定可能である。 <Application / Modification of Second Embodiment>
In the second embodiment described above, the number of pixels to be corrected is set to “6”, but is not limited thereto, and may be set to “1” as illustrated in (3) of FIG. When the number of pixels to be corrected is set to “1”, for example, the correction unit 315 sets the effective value of the count value Pc to “0” only, and the determination unit 310 determines the boundary in the second case. The discrimination signal Jdg is set to the H level by delaying the dot clock signal Clk by five cycles from the discrimination time.
In such a configuration, when the rear side of the boundary is a correction candidate, as shown in FIG. 12, the discrimination signal Jdg becomes H level at the timing when the video signal D8 becomes the d-th column, so the count value Pc is The video signal D8 becomes “0” at the timing when the video signal D8 is in the e column that contacts the rear side of the boundary. Therefore, in the correction unit 315, only the pixel in the e column next to the d column in the video signal D8 is a correction candidate.
On the other hand, when the front side of the boundary is a correction candidate, as shown in FIG. 13, the discrimination signal Jdg is at the H level at the timing when the video signal D8 becomes the u row, so that the count value Pc is the video signal D8. Becomes “0” at the timing when becomes the v-th line that contacts the front side of the boundary. Therefore, in the correction unit 315, only the pixels in the v column next to the u column in the video signal D8 are candidates for correction.
Note that the e or v column that is a correction candidate is replaced with the gradation level c if the gradation level is lower than c, and the gradation level of the video signal D8 is not replaced if it is greater than or equal to c.
The number of pixels to be corrected can be set as appropriate other than “1” and “6”.

上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしても良い。映像信号Ｖid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすれば良い。   In each of the embodiments described above, the video signal Vid-in designates the gradation level of the pixel, but it may also designate the voltage applied to the liquid crystal element directly. When the video signal Vid-in designates the applied voltage of the liquid crystal element, the boundary may be determined based on the designated applied voltage to correct the voltage.

各実施形態において、液晶素子１２０は、透過型に限られず、反射型であっても良い。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしてもよい。ノーマリーホワイトモードとしたとき、液晶素子１２０の印加電圧と透過率との関係は、図４の（ｂ）に示されるようなＶ−Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。横電界の影響を受ける画素は、印加電圧が低い方の画素であることに変わりはないので、電圧Ｖcを下回る画素への印加電圧をＶcに置換する点は同様である。   In each embodiment, the liquid crystal element 120 is not limited to a transmissive type, and may be a reflective type. Furthermore, the liquid crystal element 120 is not limited to the normally black mode, but may be a normally white mode in which the liquid crystal element 120 is in a white state when no voltage is applied, for example, as a TN method. In the normally white mode, the relationship between the applied voltage and the transmittance of the liquid crystal element 120 is expressed by a VT characteristic as shown in FIG. 4B, and the transmittance increases as the applied voltage increases. Decrease. Since the pixel affected by the lateral electric field is the pixel having the lower applied voltage, the applied voltage to the pixel lower than the voltage Vc is replaced with Vc.

＜電子機器＞
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図１４は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。 <Electronic equipment>
Next, a projection display device (projector) using the liquid crystal panel 100 as a light valve will be described as an example of an electronic apparatus using the liquid crystal display device according to the above-described embodiment. FIG. 14 is a plan view showing the configuration of the projector.
As shown in this figure, a projector 2100 is provided with a lamp unit 2102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 2102 is provided with three primary colors of R (red), G (green), and B (blue) by three mirrors 2106 and two dichroic mirrors 2108 disposed therein. And led to the light valves 100R, 100G and 100B corresponding to the respective primary colors. Note that B light has a longer optical path than other R and G colors, and therefore, in order to prevent the loss, B light passes through a relay lens system 2121 including an incident lens 2122, a relay lens 2123, and an exit lens 2124. Led.

このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４によってカラー画像が投射されることとなる。   In the projector 2100, three sets of liquid crystal display devices including the liquid crystal panel 100 are provided corresponding to each of R color, G color, and B color. The configuration of the light valves 100R, 100G, and 100B is the same as that of the liquid crystal panel 100 described above. In order to specify the gradation levels of the primary color components of R color, G color, and B color, video signals are supplied from the external higher-level circuits, and the light valves 100R, 100G, and 100 are driven. . The lights modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 2112 from three directions. In the dichroic prism 2112, the R and B light beams are refracted at 90 degrees, while the G light beam travels straight. Therefore, after the images of the respective primary colors are combined, a color image is projected onto the screen 2120 by the projection lens group 2114.

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。   Since light corresponding to each of R color, G color, and B color is incident on the light valves 100R, 100G, and 100B by the dichroic mirror 2108, it is not necessary to provide a color filter. In addition, the transmission images of the light valves 100R and 100B are projected after being reflected by the dichroic prism 2112, whereas the transmission image of the light valve 100G is projected as it is, so the horizontal scanning direction by the light valves 100R and 100B is The image is reversed in the horizontal scanning direction by the light valve 100G and displayed in an inverted image.

電子機器としては、図１４を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。   As electronic devices, in addition to the projector described with reference to FIG. 14, a television, a viewfinder type / monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation Video phones, POS terminals, digital still cameras, mobile phones, devices equipped with touch panels, and the like. Needless to say, the liquid crystal display device can be applied to these various electronic devices.

１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液晶素子、３０２…境界検出部、３１４、３１５…補正部、３１６…Ｄ／Ａ変換器、２１００…プロジェクター DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device, 30 ... Video processing circuit, 100 ... Liquid crystal panel, 100a ... Element substrate, 100b ... Opposite substrate, 105 ... Liquid crystal, 108 ... Common electrode, 118 ... Pixel electrode, 120 ... Liquid crystal element, 302 ... Boundary detection Units, 314, 315 ... correction unit, 316 ... D / A converter, 2100 ... projector

上記目的を達成するために、本発明に係る信号処理装置にあっては、複数の画素のそれぞれで表示する階調レベルを制御する信号に基いて、第１の画素に第１の基準階調レベルよりも低い第１の階調レベルを表示する第１の信号と、前記第１の画素に隣り合う第２の画素に第２の基準階調レベルよりも高い第２の階調レベルを表示する第２の信号とを検出する検出部と、前記第１の階調レベルが、前記第１の基準階調レベルよりも低い第３の基準階調レベルを下回る場合、前記第１の信号を前記第３の基準階調レベルを表示する第３の信号に補正する補正部とを備えることを特徴とする。本発明によれば、液晶パネル１００の構造を変更する必要がないので、開口率の低下を招くことはない。また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、検出した第１の画素に対し、第１の階調レベルが、第３の階調レベルが、第１の基準階調レベルよりも低い第３の基準階調レベルを下回る場合、第１の信号を前記第３の基準階調レベルを表示する第３の信号に補正するので、他の画素について補正の影響が及ばない。このため、表示される画像の明るさが設定値に制限されてしまうこともない。 In order to achieve the above object, in the signal processing device according to the present invention , the first reference gradation is assigned to the first pixel based on the signal for controlling the gradation level displayed in each of the plurality of pixels. A first signal for displaying a first gradation level lower than the first level, and a second gradation level higher than a second reference gradation level on a second pixel adjacent to the first pixel. A detection unit that detects a second signal to be detected, and when the first gradation level is lower than a third reference gradation level that is lower than the first reference gradation level, the first signal is And a correction unit that corrects the third reference gradation level to a third signal that displays the third reference gradation level . According to the present invention, since it is not necessary to change the structure of the liquid crystal panel 100, the aperture ratio is not reduced. Further, the present invention can be applied to a liquid crystal panel already manufactured without devising the structure. Further, with respect to the first pixel it detects, when the first gray level, a third gradation level is below the lower third reference gradation level than the first reference gradation level, the Since the 1 signal is corrected to the third signal for displaying the third reference gradation level , the other pixels are not affected by the correction. For this reason, the brightness of the displayed image is not limited to the set value.

本発明において、信号処理装置のほか、信号処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。 In the present invention, in addition to the signal processing device, it can be conceptualized as an electronic apparatus including a signal processing method, a liquid crystal display device and the liquid crystal display device.

Claims (9)

画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力した映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出する境界検出部と、
前記境界に接する第１画素に対し、入力した映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回る場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第３電圧に補正する補正部と、
を備えることを特徴とする映像処理回路。 A video processing circuit that inputs a video signal designating an applied voltage of a liquid crystal element for each pixel and defines an applied voltage of the liquid crystal element based on the processed video signal,
A boundary detection unit that detects a boundary between a first pixel in which an applied voltage specified by an input video signal is lower than the first voltage and a second pixel in which the applied voltage is greater than or equal to a second voltage greater than the first voltage. When,
When the applied voltage specified by the input video signal is lower than the third voltage lower than the first voltage for the first pixel in contact with the boundary, the applied voltage to the liquid crystal element corresponding to the first pixel is A correction unit that corrects the applied voltage specified by the input video signal to the third voltage;
A video processing circuit comprising: 前記補正部は、
検出された境界に接する第１画素の印加電圧が前記第３電圧以上である場合に、当該第１画素に対応する液晶素子への印加電圧を、前記映像信号で指定される印加電圧とする
ことを特徴とする請求項１に記載の映像処理回路。 The correction unit is
When the applied voltage of the first pixel in contact with the detected boundary is equal to or higher than the third voltage, the applied voltage to the liquid crystal element corresponding to the first pixel is set to the applied voltage specified by the video signal. The video processing circuit according to claim 1. 前記境界検出部は、
前記第１画素と前記第２画素とが水平方向に隣接するときを前記境界として検出する
ことを特徴とする請求項１または２に記載の映像処理回路。 The boundary detection unit
The video processing circuit according to claim 1, wherein the boundary is detected when the first pixel and the second pixel are adjacent to each other in the horizontal direction. 前記境界検出部は、
入力した映像信号と、当該入力した映像信号を１画素分遅延した信号との比較によって前記境界を検出する
ことを特徴とする請求項３に記載の映像処理回路。 The boundary detection unit
The video processing circuit according to claim 3, wherein the boundary is detected by comparing an input video signal with a signal obtained by delaying the input video signal by one pixel. 前記補正部は、
前記境界に接する第１画素に対して前記境界とは反対側に位置する１以上の画素について、その印加電圧が前記第３電圧を下回る場合に、当該画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第３電圧に補正する
ことを特徴とする請求項１に記載の映像処理回路。 The correction unit is
When the applied voltage is lower than the third voltage with respect to one or more pixels located on the opposite side of the first pixel in contact with the boundary, the applied voltage to the liquid crystal element corresponding to the pixel is The video processing circuit according to claim 1, wherein the applied voltage specified by the input video signal is corrected to the third voltage. 前記第３電圧は、１．５ボルト以下であることを特徴とする
請求項１乃至５のいずれかに記載の映像処理回路。 The video processing circuit according to claim 1, wherein the third voltage is 1.5 volts or less. 画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力した映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出し、
前記境界に接する第１画素に対し、入力した映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回る場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第３電圧に補正する
ことを特徴とする映像処理方法。 A video processing method for inputting a video signal designating an applied voltage of a liquid crystal element for each pixel and defining an applied voltage of the liquid crystal element based on the processed video signal,
Detecting a boundary between a first pixel in which an applied voltage specified by an input video signal is lower than a first voltage and a second pixel in which the applied voltage is greater than or equal to a second voltage greater than the first voltage;
When the applied voltage specified by the input video signal is lower than the third voltage lower than the first voltage for the first pixel in contact with the boundary, the applied voltage to the liquid crystal element corresponding to the first pixel is A video processing method, wherein the applied voltage specified by the input video signal is corrected to the third voltage. 第１基板に複数の画素の各々に対応して設けられた画素電極と第２基板に設けられたコモン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
画素毎に前記液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを、有し、
前記映像処理回路は、
入力した映像信号で規定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出する境界検出部と、
前記境界に接する第１画素に対し、入力した映像信号で指定される印加電圧が前記第１電圧よりも低い第３電圧を下回る場合、当該第１画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第３電圧に補正する補正部と、
を備えることを特徴とする液晶表示装置。 A liquid crystal panel having a liquid crystal element in which a liquid crystal is sandwiched between a pixel electrode provided corresponding to each of the plurality of pixels on the first substrate and a common electrode provided on the second substrate;
A video processing circuit that inputs a video signal designating an applied voltage of the liquid crystal element for each pixel and defines an applied voltage of the liquid crystal element based on the processed video signal;
The video processing circuit includes:
A boundary detection unit that detects a boundary between a first pixel in which an applied voltage defined by an input video signal is lower than the first voltage and a second pixel in which the applied voltage is equal to or greater than a second voltage that is greater than the first voltage. When,
When the applied voltage specified by the input video signal is lower than the third voltage lower than the first voltage for the first pixel in contact with the boundary, the applied voltage to the liquid crystal element corresponding to the first pixel is A correction unit that corrects the applied voltage specified by the input video signal to the third voltage;
A liquid crystal display device comprising: 請求項８に記載された液晶表示装置を有することを特徴とする電子機器。   An electronic apparatus comprising the liquid crystal display device according to claim 8.
JP2013059663A 2013-03-22 2013-03-22 Signal processing device, liquid crystal display device, electronic device, and signal processing method Active JP5574000B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013059663A JP5574000B2 (en) 2013-03-22 2013-03-22 Signal processing device, liquid crystal display device, electronic device, and signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059663A JP5574000B2 (en) 2013-03-22 2013-03-22 Signal processing device, liquid crystal display device, electronic device, and signal processing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009201675A Division JP5233920B2 (en) 2009-09-01 2009-09-01 VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014137469A Division JP2014219686A (en) 2014-07-03 2014-07-03 Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2013152483A true JP2013152483A (en) 2013-08-08
JP5574000B2 JP5574000B2 (en) 2014-08-20

Family

ID=49048803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059663A Active JP5574000B2 (en) 2013-03-22 2013-03-22 Signal processing device, liquid crystal display device, electronic device, and signal processing method

Country Status (1)

Country Link
JP (1) JP5574000B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138149A (en) * 2014-01-22 2015-07-30 セイコーエプソン株式会社 Video processing circuit, video processing method, electro-optical device, and electronic apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10105108A (en) * 1996-10-01 1998-04-24 Sharp Corp Color image display device
JP2002041025A (en) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp Image display device and image display method
JP2007316460A (en) * 2006-05-29 2007-12-06 Epson Imaging Devices Corp Electro-optical device and electronic device
JP2008046613A (en) * 2006-07-18 2008-02-28 Sony Corp Liquid crystal display elements, liquid crystal display device and method of driving liquid crystal display elements
JP2008281947A (en) * 2007-05-14 2008-11-20 Toshiba Corp Liquid crystal display device
JP2009104053A (en) * 2007-10-25 2009-05-14 Seiko Epson Corp Driving device, driving method, electro-optical device, and electronic apparatus
JP2009237366A (en) * 2008-03-27 2009-10-15 Sony Corp Video signal processing circuit, display apparatus, liquid crystal display apparatus, projection type display apparatus, and video signal processing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10105108A (en) * 1996-10-01 1998-04-24 Sharp Corp Color image display device
JP2002041025A (en) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp Image display device and image display method
JP2007316460A (en) * 2006-05-29 2007-12-06 Epson Imaging Devices Corp Electro-optical device and electronic device
JP2008046613A (en) * 2006-07-18 2008-02-28 Sony Corp Liquid crystal display elements, liquid crystal display device and method of driving liquid crystal display elements
JP2008281947A (en) * 2007-05-14 2008-11-20 Toshiba Corp Liquid crystal display device
JP2009104053A (en) * 2007-10-25 2009-05-14 Seiko Epson Corp Driving device, driving method, electro-optical device, and electronic apparatus
JP2009237366A (en) * 2008-03-27 2009-10-15 Sony Corp Video signal processing circuit, display apparatus, liquid crystal display apparatus, projection type display apparatus, and video signal processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138149A (en) * 2014-01-22 2015-07-30 セイコーエプソン株式会社 Video processing circuit, video processing method, electro-optical device, and electronic apparatus
US10109254B2 (en) 2014-01-22 2018-10-23 Seiko Epson Corporation Video processing circuit, video processing method, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP5574000B2 (en) 2014-08-20

Similar Documents

Publication Publication Date Title
JP5233920B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP5229162B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP5381807B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP5598014B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP5370169B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP5707973B2 (en) Video processing method, video processing circuit, liquid crystal display device, and electronic apparatus
JP5556234B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP5370214B2 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
JP5304684B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP5454092B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
US8081284B2 (en) Video processing circuit, liquid crystal display device, electronic apparatus, and video processing method
JP5217734B2 (en) Electro-optical device, driving method, and electronic apparatus
JP6078965B2 (en) Video processing circuit, video processing method, and electronic device
JP6083111B2 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
JP5370021B2 (en) Liquid crystal display device, driving method, and electronic apparatus
JP5574000B2 (en) Signal processing device, liquid crystal display device, electronic device, and signal processing method
JP2010026281A (en) Electrooptical apparatus, driving method and electronic device
JP5510580B2 (en) Signal processing device, signal processing method, liquid crystal display device, and electronic apparatus
JP2014219686A (en) Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus
JP2013156368A (en) Video processing circuit, video processing method, liquid crystal display device and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5574000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350