JP2013148488A - Detection circuit, sensor device, and electronic apparatus - Google Patents

Detection circuit, sensor device, and electronic apparatus Download PDF

Info

Publication number
JP2013148488A
JP2013148488A JP2012009693A JP2012009693A JP2013148488A JP 2013148488 A JP2013148488 A JP 2013148488A JP 2012009693 A JP2012009693 A JP 2012009693A JP 2012009693 A JP2012009693 A JP 2012009693A JP 2013148488 A JP2013148488 A JP 2013148488A
Authority
JP
Japan
Prior art keywords
type transistor
power supply
circuit
potential power
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012009693A
Other languages
Japanese (ja)
Inventor
Mitsuhiro Yamamura
光宏 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012009693A priority Critical patent/JP2013148488A/en
Publication of JP2013148488A publication Critical patent/JP2013148488A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Radiation Pyrometers (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a detection circuit capable of reducing a variation in output voltage caused by a variation in element characteristics, a sensor device, and an electronic apparatus.SOLUTION: A detection circuit comprises: a pyroelectric element 10; a first P-type transistor TP1 that is provided between an output node NQ and a low potential power source node of the detection circuit, and in which a detection signal from the pyroelectric element 10 is input to a gate; and a second P-type transistor TP2 that is provided between a high potential power source node and the output node NQ, and in which the gate is set to a reference voltage VR. When a voltage of the high potential power source node is Vcc, and a voltage of the low potential power source node is GND, the reference voltage is set to Vcc/2.

Description

本発明は、検出回路、センサーデバイス及び電子機器等に関する。   The present invention relates to a detection circuit, a sensor device, an electronic device, and the like.

従来、焦電素子等を用いた赤外線の検出回路が知られている。例えば人体からは、波長が10μm付近の赤外線が輻射されており、これを検出することで人体の存在や温度の情報を非接触で取得できる。従って、このような赤外線の検出回路を利用することで、侵入検知や物理量計測を実現できる。   Conventionally, an infrared detection circuit using a pyroelectric element or the like is known. For example, infrared rays having a wavelength in the vicinity of 10 μm are radiated from the human body, and by detecting this, information on the presence and temperature of the human body can be acquired without contact. Therefore, intrusion detection and physical quantity measurement can be realized by using such an infrared detection circuit.

赤外線の検出回路の従来技術としては例えば非特許文献1、特許文献1に開示される技術が知られている。非特許文献1の従来技術では、直列接続されたトランジスター(JFET)と抵抗とから構成されるソースフォロワー回路により、焦電素子の焦電流を検出している。   As conventional techniques of infrared detection circuits, for example, techniques disclosed in Non-Patent Document 1 and Patent Document 1 are known. In the prior art of Non-Patent Document 1, the pyroelectric current of a pyroelectric element is detected by a source follower circuit including a transistor (JFET) and a resistor connected in series.

また特許文献1の従来技術では、負荷素子として機能するP型トランジスターと増幅素子として機能するN型トランジスターが直列接続されることで、ソース接地増幅回路が構成され、このソース接地増幅回路により焦電素子の焦電流を検出している。   In the prior art of Patent Document 1, a P-type transistor that functions as a load element and an N-type transistor that functions as an amplifying element are connected in series to form a common-source amplifier circuit. The pyroelectric current of the element is detected.

特開2009−68863号公報JP 2009-68863 A

Daisuke Akai et al. , “Pyroelectric infrared sensors with fast response time and high sensitivity using epitaxial PbZr, TiO3 films on epitaxial γ-Al2O3/Si substrates”, Sensors and Actuators A: Physical, Volumes 130-131, 14 August 2006, Pages 111-115, Elsevier Science B.V.Daisuke Akai et al., “Pyroelectric infrared sensors with fast response time and high sensitivity using epitaxial PbZr, TiO3 films on epitaxial γ-Al2O3 / Si substrates”, Sensors and Actuators A: Physical, Volumes 130-131, 14 August 2006, Pages 111-115, Elsevier Science BV

しかしながら、これらの従来技術では、検出回路を構成する抵抗やトランジスターなどの回路素子の特性バラツキが原因で、検出回路の出力電圧のバラツキが非常に大きくなってしまうという課題があった。   However, these conventional techniques have a problem that the variation in output voltage of the detection circuit becomes very large due to variations in characteristics of circuit elements such as resistors and transistors constituting the detection circuit.

本発明の幾つかの態様によれば、素子特性バラツキを原因とする出力電圧のバラツキを低減できる検出回路、センサーデバイス及び電子機器等を提供できる。   According to some aspects of the present invention, it is possible to provide a detection circuit, a sensor device, an electronic apparatus, and the like that can reduce variations in output voltage caused by variations in element characteristics.

(1)本発明の一態様は、焦電素子と、検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第1のP型トランジスターと、高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第2のP型トランジスターとを有し、前記高電位電源ノードの電圧をVccとし、前記低電位電源ノードの電圧をGNDとしたとき、前記基準電圧はVcc/2に設定される検出回路に関係する。   (1) In one embodiment of the present invention, a pyroelectric element is provided between an output node of a detection circuit and a low-potential power supply node, and a detection signal from the pyroelectric element is input to a gate. And a second P-type transistor provided between a high-potential power supply node and the output node and having a gate set to a reference voltage, the voltage of the high-potential power supply node being Vcc, When the voltage of the low potential power supply node is GND, the reference voltage relates to a detection circuit set to Vcc / 2.

本発明の一態様によれば、焦電素子と、焦電素子からの検出信号がゲートに入力される第1のP型トランジスターと、ゲートが基準電圧に設定される第2のP型トランジスターが設けられる。そして第1、第2のP型トランジスターによりソースフォロワー回路が構成され、第1のP型トランジスターのゲートに入力される検出信号に対応する出力電圧が、出力ノードに出力される。このような構成の検出回路によれば、第1、第2のP型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、素子特性のバラツキを原因とする出力電圧のバラツキの低減が可能になる。   According to one aspect of the present invention, there are a pyroelectric element, a first P-type transistor in which a detection signal from the pyroelectric element is input to a gate, and a second P-type transistor in which the gate is set to a reference voltage. Provided. The first and second P-type transistors constitute a source follower circuit, and an output voltage corresponding to the detection signal input to the gate of the first P-type transistor is output to the output node. According to the detection circuit having such a configuration, the influence of the characteristic variation such as the threshold voltage of the first and second P-type transistors on the output voltage can be suppressed. The variation in output voltage can be reduced.

しかも、第1、第2のP型トランジスターのしきい値電圧が実質的に等しい条件では、焦電素子と接続される第1のP型トランジスターのゲート電圧をSDとし、検出回路の出力ノードの電圧をVQとすると、VQ=Vcc/2+SDとなり、焦電素子での焦電流に伴う変動電圧SDは、第1のP型トランジスターのゲート電圧である基準電圧Vcc/2と比較することで検出し易くなる。   Moreover, under the condition that the threshold voltages of the first and second P-type transistors are substantially equal, the gate voltage of the first P-type transistor connected to the pyroelectric element is SD, and the output node of the detection circuit When the voltage is VQ, VQ = Vcc / 2 + SD, and the fluctuation voltage SD accompanying the pyroelectric current in the pyroelectric element is detected by comparing with the reference voltage Vcc / 2 which is the gate voltage of the first P-type transistor. It becomes easy.

(2)本発明の一態様では、前記出力ノードの電圧と、前記基準電圧Vcc/2とが入力されて差動増幅する差動増幅回路をさらに有することができる。   (2) In one aspect of the present invention, it may further include a differential amplifier circuit that receives the voltage of the output node and the reference voltage Vcc / 2 and performs differential amplification.

差動増幅回路の比較電圧は、第2のP型トランジスターのゲート電圧である基準電圧Vcc/2とすることができ、焦電素子での焦電流に伴う変動電圧SDを差動増幅回路の出力として正確に取得することができる。なお、この差動増幅回路は他の焦電素子の検出回路に共用して設けることができる。   The comparison voltage of the differential amplifier circuit can be the reference voltage Vcc / 2, which is the gate voltage of the second P-type transistor, and the fluctuation voltage SD accompanying the pyroelectric current in the pyroelectric element is output from the differential amplifier circuit. As accurately as you can get. This differential amplifier circuit can be provided in common with other pyroelectric element detection circuits.

(3)本発明の一態様では、前記出力ノードを前記第2のP型トランジスターのゲートに接続することができる。   (3) In one aspect of the present invention, the output node can be connected to the gate of the second P-type transistor.

焦電素子の定常状態では焦電流に伴う電圧SDは0Vに近く、その場合VQ≒VCC/2となり、第2のP型トランジスターのゲートにVcc/2を供給することができる。しかも、この場合には別個に基準電圧生成回路を設けることが必要ないので、検出回路を小型化できる。   In the steady state of the pyroelectric element, the voltage SD accompanying the pyroelectric current is close to 0 V, in which case VQ≈VCC / 2, and Vcc / 2 can be supplied to the gate of the second P-type transistor. In addition, in this case, it is not necessary to provide a separate reference voltage generation circuit, so that the detection circuit can be reduced in size.

(4)本発明の一態様では、前記基準電圧を発生する基準電圧生成回路をさらに有し、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第3のP型トランジスターと第4のP型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第3のP型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第4のP型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第3のP型トランジスターは、前記低電源ノードがゲートに接続され、
前記第4のP型トランジスターは、前記基準電圧発生回路の出力ノードをゲートに接続することができる。
(4) In one mode of the present invention, it further has a reference voltage generation circuit which generates the above-mentioned reference voltage,
The reference voltage generation circuit includes a third P-type transistor and a fourth P-type transistor connected in series between the high-potential power supply node and the low-potential power supply node,
A connection node between the source of the third P-type transistor with the low-potential power supply node connected to the drain and the drain of the fourth P-type transistor with the high-potential power supply node connected to the source is the reference The output node of the voltage generator circuit,
In the third P-type transistor, the low power supply node is connected to a gate,
The fourth P-type transistor can connect an output node of the reference voltage generation circuit to a gate.

このように、基準電圧Vcc/2を生成する基準電圧発生回路の第3,第4のP型トランジスターは、ソースフォロワー回路の第1,第2のP型トランジスターと同じ構成となり、プロセスばらつきがあっても第1,第2のP型トランジスターと同じ傾向でばらつくので、相対的なばらつきが解消されて、プロセス変動への依存が少ない出力を確保することができる。特に、第1〜第4のP型トランジスターのサイズを同一にすれば、プロセスばらつきの影響を最小にすることができる。   As described above, the third and fourth P-type transistors of the reference voltage generation circuit that generates the reference voltage Vcc / 2 have the same configuration as the first and second P-type transistors of the source follower circuit, and there is a process variation. However, since it varies in the same tendency as the first and second P-type transistors, the relative variation is eliminated, and an output with less dependence on process variation can be secured. In particular, if the first to fourth P-type transistors have the same size, the influence of process variations can be minimized.

(5)本発明の他の態様は、
焦電素子と、
検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第1のP型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第2のP型トランジスターと、
前記基準電圧を生成する基準電圧発生回路と、
を有し、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第3のP型トランジスターと第4のP型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第3のP型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第4のP型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第3のP型トランジスターは、前記低電位電源ノードがゲートに接続され、
前記第4のP型トランジスターは、前記基準電圧発生回路の出力ノードがゲートに接続される検出回路に関する。
(5) Another aspect of the present invention is:
A pyroelectric element;
A first P-type transistor provided between an output node of the detection circuit and a low-potential power supply node, wherein a detection signal from the pyroelectric element is input to a gate;
A second P-type transistor provided between a high-potential power supply node and the output node and having a gate set to a reference voltage;
A reference voltage generating circuit for generating the reference voltage;
Have
The reference voltage generation circuit includes a third P-type transistor and a fourth P-type transistor connected in series between the high-potential power supply node and the low-potential power supply node,
A connection node between the source of the third P-type transistor with the low-potential power supply node connected to the drain and the drain of the fourth P-type transistor with the high-potential power supply node connected to the source is the reference The output node of the voltage generator circuit,
In the third P-type transistor, the low-potential power supply node is connected to the gate,
The fourth P-type transistor relates to a detection circuit in which an output node of the reference voltage generation circuit is connected to a gate.

本発明の他の態様では、第1、第2のP型トランジスターのしきい値電圧等の特性バラツキの影響が出力電圧に及ぶのを抑制できるため、素子特性のバラツキを原因とする出力電圧のバラツキの低減が可能になる。加えて、基準電圧発生回路の第3,第4のP型トランジスターは、ソースフォロワー回路の第1,第2のP型トランジスターと同じ構成となり、プロセスばらつきがあっても第1,第2のP型トランジスターと同じ傾向となるので、相対的にばらつきが解消されて、プロセス変動への依存が少ない出力を確保することができる。   In another aspect of the present invention, the influence of the characteristic variation such as the threshold voltage of the first and second P-type transistors on the output voltage can be suppressed, so that the output voltage caused by the variation in the element characteristic can be reduced. Variations can be reduced. In addition, the third and fourth P-type transistors of the reference voltage generating circuit have the same configuration as the first and second P-type transistors of the source follower circuit, and the first and second P-type transistors can be used even if there are process variations. Since the tendency is the same as that of the type transistor, the variation is relatively eliminated, and an output with less dependence on process variation can be secured.

(6)本発明の他の態様では、前記第1のP型トランジスターの基板電位は、前記第1のP型トランジスターのソースの電位に設定され、前記第2のP型トランジスターの基板電位は、前記第2のP型トランジスターのソースの電位に設定されてもよい。   (6) In another aspect of the present invention, the substrate potential of the first P-type transistor is set to the source potential of the first P-type transistor, and the substrate potential of the second P-type transistor is The potential of the source of the second P-type transistor may be set.

このようにすれば、基板バイアス効果による第1、第2のP型トランジスターのしきい値電圧の変動を防止できるため、出力電圧のばらつきを更に低減できる。   In this way, fluctuations in the threshold voltage of the first and second P-type transistors due to the substrate bias effect can be prevented, so that variations in output voltage can be further reduced.

(7)本発明の他の態様では、前記第1のP型トランジスターの基板電位は、前記基準電圧発生回路の出力ノードの電位に設定され、前記第2のP型トランジスターの基板電位は、前記第2のP型トランジスターのソースの電位に設定されてもよい。   (7) In another aspect of the invention, the substrate potential of the first P-type transistor is set to the potential of the output node of the reference voltage generation circuit, and the substrate potential of the second P-type transistor is It may be set to the source potential of the second P-type transistor.

こうすると、第1のP型トランジスターは、焦電素子での焦電流に伴う電圧SDを利得1に近づけて出力することができる。   Thus, the first P-type transistor can output the voltage SD accompanying the pyroelectric current in the pyroelectric element close to the gain of 1.

(8)本発明の他の態様では、前記基準電圧発生回路は、他の焦電素子の検出回路との間で共用されてもよい。   (8) In another aspect of the present invention, the reference voltage generation circuit may be shared with a detection circuit of another pyroelectric element.

このように基準電圧発生回路を共用すれば、トランジスターのレイアウト面積の縮小化等を図れる。   Thus, if the reference voltage generation circuit is shared, the layout area of the transistor can be reduced.

(9)本発明のさらに他の態様は、
焦電素子と、
高電位電源ノードと低電位電源ノードとの間に直列接続された第1のP型トランジスター及び第2のP型トランジスターと、
を有する検出回路であって、
前記低電位電源ノードがドレインに接続された前記第1のP型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第2のP型トランジスターのドレインとの接続ノードが、前記検出回路の出力ノードとされ、
前記第1のP型トランジスターは、前記焦電素子からの検出信号がゲートに入力され、
前記第2のP型トランジスターは、前記検出回路の出力ノードがゲートに接続される検出回路に関する。
(9) Still another aspect of the present invention provides:
A pyroelectric element;
A first P-type transistor and a second P-type transistor connected in series between a high potential power supply node and a low potential power supply node;
A detection circuit comprising:
A connection node between the source of the first P-type transistor with the low-potential power supply node connected to the drain and the drain of the second P-type transistor with the high-potential power supply node connected to the source is the detection The output node of the circuit,
In the first P-type transistor, a detection signal from the pyroelectric element is input to a gate,
The second P-type transistor relates to a detection circuit in which an output node of the detection circuit is connected to a gate.

本発明のさらに他の態様では、第1、第2のP型トランジスターのしきい値電圧が実質的に等しい条件では、焦電素子と接続される第1のP型トランジスターのゲート電圧をSDとし、検出回路の出力ノードの電圧をVQとすると、VQ=(Vcc+SD)/2となる。焦電素子の定常状態では焦電流に伴う電圧SDは0Vに近く、その場合VQ≒VCC/2となり、本発明の一態様と同じく、第1のP型トランジスターのゲートにVcc/2を供給することができる。   In still another aspect of the present invention, the gate voltage of the first P-type transistor connected to the pyroelectric element is SD under the condition that the threshold voltages of the first and second P-type transistors are substantially equal. When the voltage at the output node of the detection circuit is VQ, VQ = (Vcc + SD) / 2. In the steady state of the pyroelectric element, the voltage SD accompanying the pyroelectric current is close to 0 V, in which case VQ≈VCC / 2, and Vcc / 2 is supplied to the gate of the first P-type transistor, as in one embodiment of the present invention. be able to.

(10)本発明のさらに他の態様では、前記第1のP型トランジスターの基板電位は、前記第1のP型トランジスターのソースの電位に設定され、前記第2のP型トランジスターの基板電位は、前記第2のP型トランジスターのソースの電位に設定されてもよい。   (10) In still another aspect of the present invention, the substrate potential of the first P-type transistor is set to the source potential of the first P-type transistor, and the substrate potential of the second P-type transistor is The potential of the source of the second P-type transistor may be set.

このようにすれば、基板バイアス効果による第1、第2のP型トランジスターのしきい値電圧の変動を防止できるため、出力電圧のバラツキを更に低減できる。   In this way, fluctuations in the threshold voltage of the first and second P-type transistors due to the substrate bias effect can be prevented, so that variations in output voltage can be further reduced.

また本発明の上述した各態様では、前記第1のP型トランジスターと前記第2のP型トランジスターとは、ゲート長及びゲート幅の少なくとも一方が同一であってもよい。   In each of the above aspects of the present invention, the first P-type transistor and the second P-type transistor may have the same gate length or gate width.

このようにすれば、第1、第2のP型トランジスターのしきい値電圧等の素子特性を近づけることが可能になり、出力電圧のバラツキを更に低減できる。   In this way, it becomes possible to make the device characteristics such as the threshold voltage of the first and second P-type transistors close to each other, and the variation in output voltage can be further reduced.

また本発明の上述した各態様では、前記第1のP型トランジスターと前記第2のP型トランジスターは隣接してレイアウト配置されてもよい。   In each of the above aspects of the present invention, the first P-type transistor and the second P-type transistor may be laid out adjacent to each other.

このようにレイアウト配置すれば、製造プロセス変動等による第1、第2のP型トランジスターの素子特性のバラツキを低減できるため、出力電圧のバラツキを更に低減できる。   If the layout is arranged in this way, variations in element characteristics of the first and second P-type transistors due to manufacturing process variations and the like can be reduced, and variations in output voltage can be further reduced.

(11)また本発明のさらに他の態様は、上記のいずれかの検出回路を含むセンサーデバイスに関係する。   (11) Still another embodiment of the present invention relates to a sensor device including any one of the detection circuits described above.

(12)また本発明のさらに他の態様は、複数のセンサーセルが配列されるセンサーアレイと、複数の行線と、1又は複数の列線と、前記複数の行線に接続される行選択回路と、前記1又は複数の列線に接続される読み出し回路とを含み、前記複数のセンサーセルの各センサーセルは焦電素子と、前記各センサーセルに対応する対応列線への出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第1のP型トランジスターと、高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第2のP型トランジスターと、を含み、記高電位電源ノードの電圧をVccとし、前記低電位電源ノードの電圧をGNDとしたとき、前記基準電圧はVcc/2に設定されるセンサーデバイスに関係する。   (12) Still another aspect of the present invention provides a sensor array in which a plurality of sensor cells are arranged, a plurality of row lines, one or a plurality of column lines, and a row selection connected to the plurality of row lines. A readout circuit connected to the one or more column lines, each sensor cell of the plurality of sensor cells is a pyroelectric element, and an output node to a corresponding column line corresponding to each sensor cell; A first P-type transistor provided between a low-potential power supply node and a detection signal from the pyroelectric element is input to a gate; and provided between a high-potential power supply node and the output node; A second P-type transistor set to a reference voltage, where the reference voltage is set to Vcc / 2 when the voltage of the high potential power supply node is Vcc and the voltage of the low potential power supply node is GND. Sensor Related to the device.

本発明のさらに他の態様によれば、本発明の一態様と同様にしてセンサーセルからの出力電圧のバラツキの低減が可能になる。   According to still another aspect of the present invention, variation in output voltage from the sensor cell can be reduced in the same manner as in one aspect of the present invention.

(13)また本発明の他の態様は、複数のセンサーセルが配列されるセンサーアレイと、複数の行線と、1又は複数の列線と、前記複数の行線に接続される行選択回路と、前記1又は複数の列線に接続される読み出し回路と、前記1又は複数の列線に接続される電流源回路とを含み、前記複数のセンサーセルの各センサーセルは、焦電素子と、前記各センサーセルに対応する対応列線への出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第1のP型トランジスターとを含み、前記電流源回路は、高電位電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第2のP型トランジスターを含み、前記高電位電源ノードの電圧をVccとし、前記低電位電源ノードの電圧をGNDとしたとき、前記基準電圧はVcc/2に設定されるセンサーデバイスに関係する。   (13) According to another aspect of the present invention, a sensor array in which a plurality of sensor cells are arranged, a plurality of row lines, one or a plurality of column lines, and a row selection circuit connected to the plurality of row lines. A readout circuit connected to the one or more column lines, and a current source circuit connected to the one or more column lines, each sensor cell of the plurality of sensor cells comprising a pyroelectric element A first P-type transistor provided between an output node to a corresponding column line corresponding to each sensor cell and a low-potential power supply node and receiving a detection signal from the pyroelectric element at a gate. The current source circuit is provided between a high potential power supply node and the corresponding column line, a gate is set to a reference voltage, and a current is supplied to each sensor cell via the corresponding column line. Including a P-type transistor, The voltage of the node and Vcc, said when the voltage GND to the low-potential power supply node, said reference voltage is related to the sensor device that is set to Vcc / 2.

本発明の他の態様によれば、各センサーセルの第1のP型トランジスターと電流源回の第2のP型トランジスターによりソースフォロワー回路が構成され、本発明の一態様と同様にして検出回路からの出力電圧のバラツキの低減が可能になる。   According to another aspect of the present invention, a source follower circuit is configured by the first P-type transistor of each sensor cell and the second P-type transistor of the current source circuit. It is possible to reduce variations in output voltage from the.

(14)また本発明のさらに他の態様では、前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されてもよい。   (14) In still another aspect of the invention, each sensor cell is provided between the output node and the corresponding column line, and a corresponding row line corresponding to each sensor cell is connected to a gate. Each sensor cell of a plurality of sensor cells including a row selection transistor and provided corresponding to the corresponding column line may be connected to the corresponding column line via the row selection transistor.

このようにすれば、対応行線により行選択トランジスターのオン・オフ制御を行うことで、各センサーセルが行選択トランジスターを介して対応列線に接続されて出力電圧を読み出すことが可能になる。   In this way, by performing on / off control of the row selection transistor by the corresponding row line, each sensor cell is connected to the corresponding column line via the row selection transistor, and the output voltage can be read out.

(15)また本発明の他の態様は、上記のいずれかに記載の検出回路を含む電子機器に関係する。   (15) Another aspect of the invention relates to an electronic apparatus including the detection circuit according to any one of the above.

(16)また本発明の他の態様は、上記のいずれかに記載のセンサーデバイスを含む電子機器に関係する。   (16) Moreover, the other aspect of this invention is related with the electronic device containing the sensor device in any one of said.

比較例の検出回路の説明図である。It is explanatory drawing of the detection circuit of a comparative example. 比較例の検出回路の被写体温度−出力電圧の特性図である。It is a characteristic figure of subject temperature-output voltage of a detection circuit of a comparative example. 本実施形態の検出回路の構成図である。It is a block diagram of the detection circuit of this embodiment. 焦電素子のヒステリシスループを示す図である。It is a figure which shows the hysteresis loop of a pyroelectric element. 本実施形態の検出回路の被写体温度−出力電圧の特性図である。It is a characteristic diagram of subject temperature-output voltage of the detection circuit of the present embodiment. 本実施形態の検出回路の変形例を示す図である。It is a figure which shows the modification of the detection circuit of this embodiment. 本実施形態の検出回路の他の変形例を示す図である。It is a figure which shows the other modification of the detection circuit of this embodiment. 変形例の検出回路の被写体温度−出力電圧の特性図である。It is a characteristic figure of subject temperature-output voltage of a detection circuit of a modification. 図9(A)、図9(B)はセンサーデバイスの構成図である。9A and 9B are configuration diagrams of the sensor device. センサーデバイスの詳細な第1の構成図である。It is a detailed 1st lineblock diagram of a sensor device. センサーデバイスの詳細な第2の構成図である。It is a 2nd detailed block diagram of a sensor device. 本実施形態の電子機器のブロック図である。It is a block diagram of the electronic device of this embodiment. テラヘルツカメラを含む体温測定装置(電子機器)を示す図である。It is a figure which shows the body temperature measuring apparatus (electronic device) containing a terahertz camera. テラヘルツカメラの斜視図である。It is a perspective view of a terahertz camera. テラヘルツカメラのブロック図である。It is a block diagram of a terahertz camera.

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。   Hereinafter, preferred embodiments of the present invention will be described in detail. The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not necessarily.

1.比較例
図1に、前述した非特許文献1の従来技術の回路構成を比較例として示す。この比較例の検出回路は、焦電素子10と、N型のデプレッション・トランジスターTNと、抵抗Rを含む。
1. Comparative Example FIG. 1 shows a conventional circuit configuration of Non-Patent Document 1 described above as a comparative example. The detection circuit of this comparative example includes a pyroelectric element 10, an N-type depletion transistor TN, and a resistor R.

CPは焦電素子10の容量であり、RPは焦電素子10の抵抗である。焦電素子10には赤外線が入射されており、焦電素子10の焦電体(強誘電体)11には、焦電素子10の温度に応じた自発分極が発生している。そして電極12、13の表面電荷と電気的に中性を保っている。   CP is the capacitance of the pyroelectric element 10, and RP is the resistance of the pyroelectric element 10. Infrared light is incident on the pyroelectric element 10, and spontaneous polarization corresponding to the temperature of the pyroelectric element 10 is generated in the pyroelectric body (ferroelectric material) 11 of the pyroelectric element 10. And it is electrically neutral with the surface charges of the electrodes 12 and 13.

N型のデプレッション・トランジスターTNと抵抗Rは、VCCのノード(広義には高電位電源ノード)とGNDのノード(広義には低電位電源ノード)の間に直列に設けられ、ソースフォロワー回路が構成されている。   An N-type depletion transistor TN and a resistor R are provided in series between a VCC node (high-potential power supply node in a broad sense) and a GND node (low-potential power supply node in a broad sense) to form a source follower circuit. Has been.

N型トランジスターTNのゲートには、焦電素子10からの検出信号SD(検出電圧)が入力され、N型トランジスターTNのソースは、抵抗Rの一端に接続される。これらのトランジスターTNと抵抗Rによりソースフォロワー回路が構成され、そのゲインはほぼ1になる。そしてN型トランジスターTNのソースに対応する出力ノードNQから、検出信号SDの電圧変化に伴い変化する出力電圧VQが出力される。   The detection signal SD (detection voltage) from the pyroelectric element 10 is input to the gate of the N-type transistor TN, and the source of the N-type transistor TN is connected to one end of the resistor R. These transistors TN and resistors R constitute a source follower circuit, and its gain is almost 1. An output voltage VQ that changes with a change in voltage of the detection signal SD is output from the output node NQ corresponding to the source of the N-type transistor TN.

ここで、比較例の検出回路をIC基板上に製造するにあたり、特にソースフォロワー回路の出力特性のバラツキの要因となる項目としては、以下のような製造バラツキが存在する。例えば、トランジスターTNの電流供給能力のバラツキ、しきい値のバラツキ、形状のバラツキ、抵抗Rのシート抵抗値のバラツキ、抵抗Rの形状のバラツキなどである。   Here, when manufacturing the detection circuit of the comparative example on the IC substrate, the following manufacturing variations exist as items that cause variations in the output characteristics of the source follower circuit. For example, there are variations in the current supply capability of the transistor TN, variations in threshold values, variations in shape, variations in sheet resistance value of the resistor R, variations in the shape of the resistor R, and the like.

そして、一般にIC基板上に製造される抵抗の特性バラツキは、トランジスターの特性バラツキに比べて変動が大きい。また製造条件の変動に依存した抵抗の特性変動とトランジスターの特性変動とは、連動しない。このため、図1の比較例の検出回路の出力電圧VQの特性バラツキは非常に大きくなる。   In general, the characteristic variation of the resistance manufactured on the IC substrate varies more than the characteristic variation of the transistor. In addition, the characteristic variation of the resistance depending on the variation of the manufacturing conditions and the characteristic variation of the transistor are not linked. For this reason, the characteristic variation of the output voltage VQ of the detection circuit of the comparative example of FIG. 1 becomes very large.

例えば図2に、比較例の検出回路を赤外線検出回路として用いた場合の被写体温度−出力電圧の特性例を示す。図2において横軸は被写体温度であり、縦軸は被写体から発生した赤外線を受光した際の検出回路の出力電圧VQである。図2のA1、A2、A3、A4は、トランジスターTNや抵抗Rの特性が一般的なICの製造規格内でばらついた場合の検出回路の出力電圧特性を4通りプロットしたものである。   For example, FIG. 2 shows a characteristic example of subject temperature-output voltage when the detection circuit of the comparative example is used as an infrared detection circuit. In FIG. 2, the horizontal axis represents the subject temperature, and the vertical axis represents the output voltage VQ of the detection circuit when infrared rays generated from the subject are received. A1, A2, A3, and A4 in FIG. 2 are four plots of output voltage characteristics of the detection circuit when the characteristics of the transistor TN and the resistance R vary within a general IC manufacturing standard.

具体的には、図2のA1、A2、A3、A4は、各々、ケース1、2、3、4での被写体温度−出力電圧の特性例である。ここでケース1は、抵抗Rの抵抗値RVが高くなり、トランジスターTNのゲート幅Wが大きくなり、ゲート長Lが小さくなり、しきい値電圧Vthが低くなり、ゲート膜厚FTCが薄くなった場合の特性である。ケース2は、RVが低くなり、Wが小さくなり、Lが大きくなり、Vthが低くなり、FTCが薄くなった場合の特性である。ケース3は、RVが高くなり、Wが大きくなり、Lが小さくなり、Vthが高くなり、FTCが厚くなった場合の特性である。ケース4は、RVが低くなり、Wが小さくなり、Lが大きくなり、Vthが高くなり、FTCが厚くなった場合の特性である。   Specifically, A1, A2, A3, and A4 in FIG. 2 are examples of subject temperature-output voltage characteristics in cases 1, 2, 3, and 4, respectively. Here, in case 1, the resistance value RV of the resistor R is increased, the gate width W of the transistor TN is increased, the gate length L is decreased, the threshold voltage Vth is decreased, and the gate film thickness FTC is decreased. The case characteristics. Case 2 has characteristics when RV is low, W is small, L is large, Vth is low, and FTC is thin. Case 3 has characteristics when RV is increased, W is increased, L is decreased, Vth is increased, and FTC is increased. Case 4 has characteristics when RV is low, W is small, L is large, Vth is high, and FTC is thick.

図2のA1、A2、A3、A4に示すように、比較例の検出回路では、出力電圧VQの被写体温度依存性よりも、各検出回路の素子特性のバラツキに起因する出力電圧VQの変動の方がはるかに大きい。このため検出回路の検出精度を維持できないという問題がある。   As shown by A1, A2, A3, and A4 in FIG. 2, in the detection circuit of the comparative example, the variation in the output voltage VQ due to the variation in the element characteristics of each detection circuit is more than the subject temperature dependence of the output voltage VQ. Is much bigger. For this reason, there is a problem that the detection accuracy of the detection circuit cannot be maintained.

特に、焦電素子をマトリクス状に配置してFPA(Focal Plane Array:焦点面アレイ)を構成した場合には、図1の検出回路がIC基板上に複数個配置される。そして、各検出回路の出力は行選択トランジスター等を介して束ねられ、増幅回路やA/D変換器に接続される。その際に、検出回路の出力電圧の被写体温度依存性よりも、各検出回路の特性バラツキに起因する出力電圧の変化の方が大きいと、複数の検出回路の出力を束ねて増幅回路で信号を増幅したり、A/D変換器で出力電圧をデジタルデータに変換したりすることが困難になる。即ち、複数の検出回路が1つの増幅回路やA/D変換器に接続された場合に、出力電圧の特性がばらついた全ての検出回路に対して、増幅回路やA/D変換器が安定して動作するように設計することは、極めて困難である。また、個々の焦電素子10に照射された赤外線の強度や、当該赤外線を放射した被写体の温度を判定することも極めて難しい。   In particular, when an FPA (Focal Plane Array) is configured by arranging pyroelectric elements in a matrix, a plurality of detection circuits shown in FIG. 1 are arranged on the IC substrate. The outputs of the detection circuits are bundled through a row selection transistor or the like and connected to an amplifier circuit or an A / D converter. At this time, if the change in the output voltage due to the characteristic variation of each detection circuit is larger than the object temperature dependence of the output voltage of the detection circuit, the signals from the amplification circuits are bundled by combining the outputs of the plurality of detection circuits. It becomes difficult to amplify or convert the output voltage to digital data by an A / D converter. That is, when a plurality of detection circuits are connected to a single amplifier circuit or A / D converter, the amplifier circuit or A / D converter is stable with respect to all the detection circuits whose output voltage characteristics vary. It is very difficult to design to work. In addition, it is extremely difficult to determine the intensity of infrared rays applied to each pyroelectric element 10 and the temperature of the subject that has emitted the infrared rays.

また図1のトランジスターTNと抵抗Rから構成されるソースフォロワー回路が動作するためには、トランジスターTNが安定的にオンしている必要がある。そしてトランジスターTNのゲート電圧はほぼ0Vである。従って、トランジスターTNがオンするためにはトランジスターTNのソース電圧、即ち検出回路の出力電圧VQが、トランジスターTNのしきい値の絶対値よりも十分低い電圧となるように設計する必要がある。   In addition, in order for the source follower circuit including the transistor TN and the resistor R in FIG. 1 to operate, the transistor TN needs to be stably turned on. The gate voltage of the transistor TN is approximately 0V. Therefore, in order to turn on the transistor TN, it is necessary to design the source voltage of the transistor TN, that is, the output voltage VQ of the detection circuit, to be a voltage sufficiently lower than the absolute value of the threshold value of the transistor TN.

一方、IC基板上にセンサーアレイを形成する場合、検出回路の出力を受ける増幅回路やA/D変換器は、CMOSプロセスにて、検出回路のGND端子と同一電位のGND端子に接続された小型の回路を設計することになる。この場合に、これらの回路の入力電圧が0V(=GND端子電位)に近づくと、回路の能力が低下したり、動作しなくなったりするなどの問題が発生する。   On the other hand, when a sensor array is formed on an IC substrate, an amplifier circuit and an A / D converter that receive the output of the detection circuit are connected to a GND terminal having the same potential as the GND terminal of the detection circuit in a CMOS process. The circuit will be designed. In this case, when the input voltage of these circuits approaches 0V (= GND terminal potential), problems such as a reduction in circuit capability or a failure of operation occur.

2.検出回路の構成、動作
以上のような問題を解決する本実施形態の検出回路の構成例を図3に示す。この検出回路は焦電素子10とソースフォロワー回路12を含む画素回路20を有する。ソースフォロワー回路12は、高電位電源VCCと低電位電源GNDの間に直列に設けられた第1のP型トランジスターTP1と第2のP型トランジスターTP2を含む。ソースフォロワー回路15は、検出信号SDの小信号振幅変化に対して、ゲインがほぼ0.5となる振幅の電圧が出力電圧VQとして出力される。
2. Configuration and Operation of Detection Circuit FIG. 3 shows a configuration example of the detection circuit of this embodiment that solves the above problems. This detection circuit has a pixel circuit 20 including a pyroelectric element 10 and a source follower circuit 12. The source follower circuit 12 includes a first P-type transistor TP1 and a second P-type transistor TP2 provided in series between the high potential power supply VCC and the low potential power supply GND. The source follower circuit 15 outputs a voltage having an amplitude with a gain of approximately 0.5 as the output voltage VQ with respect to a small signal amplitude change of the detection signal SD.

焦電素子10(熱検出素子、赤外線検出素子、センサー素子)は容量CPと抵抗RPによりその等価回路が構成され、焦電素子10の焦電体11には、赤外線の入射による温度の変化に応じた自発分極が発生している。   The equivalent circuit of the pyroelectric element 10 (heat detection element, infrared detection element, sensor element) is configured by a capacitance CP and a resistance RP, and the pyroelectric body 11 of the pyroelectric element 10 is subject to a change in temperature due to incidence of infrared rays. Corresponding spontaneous polarization has occurred.

第1のP型トランジスターTP1(P型MOSトランジスター)は、検出回路の出力ノードNQとGNDノード(低電位電源ノード)との間に設けられる。例えば図3ではTP1のソースが出力ノードNQに接続され、ドレインがGNDノードに接続され、焦電素子10からの検出信号SDがゲートに入力される。   The first P-type transistor TP1 (P-type MOS transistor) is provided between the output node NQ and the GND node (low potential power supply node) of the detection circuit. For example, in FIG. 3, the source of TP1 is connected to the output node NQ, the drain is connected to the GND node, and the detection signal SD from the pyroelectric element 10 is input to the gate.

第2のP型トランジスターTP2(P型MOSトランジスター)は、VCCノード(高電位電源ノード)と出力ノードNQとの間に設けられる。例えば図3ではTP2のソースがVCCノードに接続され、ドレインが出力ノードNQに接続され、ゲートが出力ノードNQと接続されて、そのゲートは基準電圧Vcc/2に設定される。ここでVccは、高電位電源VCCの電圧を表している。   The second P-type transistor TP2 (P-type MOS transistor) is provided between the VCC node (high potential power supply node) and the output node NQ. For example, in FIG. 3, the source of TP2 is connected to the VCC node, the drain is connected to the output node NQ, the gate is connected to the output node NQ, and the gate is set to the reference voltage Vcc / 2. Here, Vcc represents the voltage of the high potential power supply VCC.

なお、P型トラジスターTP1とTP2の間に他の回路素子(例えば行選択トランジスター等)が設けられていてもよい。   Note that another circuit element (for example, a row selection transistor) may be provided between the P-type transistors TP1 and TP2.

また、P型トランジスターTP1の基板電位はTP1のソースの電位に設定される。例えば図3ではTP1の基板電位は出力ノードNQに接続される。またP型トランジスターTP2の基板電位はTP2のソースの電位に設定される。例えば図3ではTP2の基板電位はVCCノードに接続される。このようにP型トランジスターTP1、TP2の基板電位をそのソース電位に設定することで、基板バイアス効果によるTP1、TP2のしきい値電圧の変動を防止できるため、TP1とTP2のしきい値電圧を、より近づけることが可能になる。なおP型トランジスターTP1、TP2の基板電位を共にVCCの電位に設定する変形実施も可能である。   Further, the substrate potential of the P-type transistor TP1 is set to the potential of the source of TP1. For example, in FIG. 3, the substrate potential of TP1 is connected to the output node NQ. The substrate potential of the P-type transistor TP2 is set to the potential of the source of TP2. For example, in FIG. 3, the substrate potential of TP2 is connected to the VCC node. Since the substrate potentials of the P-type transistors TP1 and TP2 are set to their source potentials in this way, fluctuations in the threshold voltages of TP1 and TP2 due to the substrate bias effect can be prevented. , Can be closer. It is also possible to perform a modification in which the substrate potentials of the P-type transistors TP1 and TP2 are both set to the VCC potential.

またP型トランジスターTP1とTP2とは、そのゲート長及びゲート幅の少なくとも一方が同一になっている。更に望ましくはTP1とTP2は、そのゲート長及びゲート幅の両方が同一になっている。このようにすれば、P型トランジスターTP1、TP2のしきい値電圧等の素子特性を近づけることが可能になり、製造プロセス変動等に起因する出力電圧VQの変動を抑制できる。   The P-type transistors TP1 and TP2 have the same gate length and / or gate width. More preferably, TP1 and TP2 have the same gate length and gate width. In this way, it is possible to make the device characteristics such as the threshold voltages of the P-type transistors TP1 and TP2 close to each other, and the fluctuation of the output voltage VQ due to the manufacturing process fluctuation or the like can be suppressed.

また、後述するようにP型トランジスターTP1とTP2は隣接してレイアウト配置されていることが望ましい。このようにすれば、P型トランジスターTP1とTP2のしきい値電圧等の素子特性のバラツキを低減できるため、出力電圧VQのバラツキを更に低減できる。   In addition, as will be described later, it is desirable that the P-type transistors TP1 and TP2 are arranged adjacent to each other. In this way, variations in element characteristics such as threshold voltages of the P-type transistors TP1 and TP2 can be reduced, so that variations in the output voltage VQ can be further reduced.

なお、隣接してレイアウト配置とは、例えばその間に他の回路素子(トランジスター、抵抗等)が配置されずにTP1とTP2が配置されることである。また第1のP型トランジスターTP1は、他の焦電素子の検出回路が有する第1のP型トランジスターと隣接して配置されていてもよい。同様に第2のP型トランジスターTP2は、他の焦電素子の検出回路が有する第2のP型トランジスターと隣接して配置されていてもよい。   Note that the layout arrangement adjacently means that TP1 and TP2 are arranged without any other circuit elements (transistors, resistors, etc.) arranged therebetween. Further, the first P-type transistor TP1 may be disposed adjacent to the first P-type transistor included in the detection circuit of another pyroelectric element. Similarly, the second P-type transistor TP2 may be disposed adjacent to a second P-type transistor included in another pyroelectric element detection circuit.

またP型トランジスターTP2は、後述するように、他の焦電素子の検出回路との間で共用されていてよい。即ち、P型トランジスターTP2が複数の検出回路の共通の電流源として共用されてもよい。このようにすることで、第2のP型トランジスターのレイアウト占有面積を最小限に抑えることが可能になる。   Further, as will be described later, the P-type transistor TP2 may be shared with other pyroelectric element detection circuits. That is, the P-type transistor TP2 may be shared as a common current source for a plurality of detection circuits. By doing so, it is possible to minimize the layout occupation area of the second P-type transistor.

次に本実施形態の検出回路の動作について更に詳細に説明する。図3に示すようにトランジスターTP2のゲートは出力ノードNDと接続されてほぼ基準電圧Vcc/2に設定されている。従って、トランジスターTP2のゲート・ソース間電圧はほとんどVcc/2であり、TP2は飽和領域で動作するため、TP2には、ほとんどゲート・ソース間電圧Vcc/2としきい値電圧だけで決まる電流I1が流れる。   Next, the operation of the detection circuit of this embodiment will be described in more detail. As shown in FIG. 3, the gate of the transistor TP2 is connected to the output node ND and is set to substantially the reference voltage Vcc / 2. Accordingly, since the gate-source voltage of the transistor TP2 is almost Vcc / 2 and TP2 operates in the saturation region, the current I1 almost determined only by the gate-source voltage Vcc / 2 and the threshold voltage is present in TP2. Flowing.

一方、トランジスターTP1はトランジスターTP2に直列接続されているため、TP1には同じ電流I1が流れる。そしてトランジスターTP1の基板電位は、トランジスターTP2と同様にソース電位に設定されている。従って、トランジスターTP1のしきい値電圧とトランジスターTP2のしきい値電圧を等しくできる。更にトランジスターTP1は飽和領域で動作し、トランジスターTP1とTP2が同一のトランジスタサイズ(ゲート幅、ゲート長が同一)であるとすると、TP1のゲート・ソース間電圧は、TP2のゲート・ソース間電圧であるVcc/2とほぼ同じ電圧になる。また、トランジスターTP1のゲートは焦電素子10に接続され、TP1のゲートのノードNDとGNDの間には焦電素子10の抵抗RPが存在するため、ノードNDは定常的には0Vに設定される。従って、トランジスターTP1のソースノードである検出回路の出力ノードNQの電圧VQは、定常的にはVcc/2とほぼ同じ電圧に設定される。   On the other hand, since the transistor TP1 is connected in series to the transistor TP2, the same current I1 flows through TP1. The substrate potential of the transistor TP1 is set to the source potential similarly to the transistor TP2. Therefore, the threshold voltage of the transistor TP1 and the threshold voltage of the transistor TP2 can be made equal. Further, if the transistor TP1 operates in a saturation region and the transistors TP1 and TP2 have the same transistor size (the same gate width and gate length), the gate-source voltage of TP1 is the gate-source voltage of TP2. The voltage is almost the same as a certain Vcc / 2. In addition, since the gate of the transistor TP1 is connected to the pyroelectric element 10, and the resistance RP of the pyroelectric element 10 exists between the node ND and GND of the gate of TP1, the node ND is constantly set to 0V. The Therefore, the voltage VQ of the output node NQ of the detection circuit, which is the source node of the transistor TP1, is constantly set to substantially the same voltage as Vcc / 2.

この状態で焦電素子10に赤外線が照射されて焦電素子10の温度が変化すると、発生した焦電流によりトランジスターTP1のゲート(ゲート容量)が過渡的に充電され、電圧がΔVだけ変動する。このとき、トランジスターTP1とトランジスターTP2には等しい電流が流れるため、トランジスターTP1とトランジスターTP2のゲート・ソース間電圧が等しくなるようにノードNQの電圧が変化する。これにより、トランジスターTP1とトランジスターTP2のゲート・ソース間電圧は共にVcc/2−ΔV/2となり、このとき、TP1のソース電圧であるVQは、VQ=Vcc/2+ΔV/2となる。即ち、トランジスターTP1、TP2からなる回路はゲイン=0.5のソースフォロワー回路として動作する。   In this state, when the pyroelectric element 10 is irradiated with infrared rays and the temperature of the pyroelectric element 10 changes, the gate (gate capacitance) of the transistor TP1 is transiently charged by the generated pyroelectric current, and the voltage fluctuates by ΔV. At this time, since equal currents flow through the transistors TP1 and TP2, the voltage at the node NQ changes so that the gate-source voltages of the transistors TP1 and TP2 become equal. As a result, the gate-source voltages of the transistors TP1 and TP2 are both Vcc / 2−ΔV / 2. At this time, VQ which is the source voltage of TP1 is VQ = Vcc / 2 + ΔV / 2. That is, the circuit composed of the transistors TP1 and TP2 operates as a source follower circuit with a gain = 0.5.

このことは、以下の式からも明らかである。第1,第2のP型トランジスターTP1,TP2に流れる電流I1は、
I1=βTP2 (Vcc-VQ-|VthTP2|)2/2=βTP1 (VQ-SD-|Vth TP1|)2/2
となる。
This is also clear from the following equation. The current I1 flowing through the first and second P-type transistors TP1 and TP2 is
I1 = β TP2 (Vcc-VQ- | Vth TP2 |) 2/2 = β TP1 (VQ-SD- | Vth TP1 |) 2/2
It becomes.

ここで第1,第2のP型トランジスターTP1,TP2のサイズを等しくすると、
βTP2=βTP1、Vth TP2=Vth TP1
より、
VQ=(Vcc+SD)/2
となり、出力VQはトランジスター特性、すなわちプロセス変動に依存しない値となる。
Here, if the sizes of the first and second P-type transistors TP1 and TP2 are made equal,
β TP2 = β TP1 , Vth TP2 = Vth TP1
Than,
VQ = (V cc + SD) / 2
Thus, the output VQ is a value that does not depend on transistor characteristics, that is, process variation.

以上のように本実施形態では、高電位電源電圧としてVccが供給される場合に、出力ノードNQに接続されるP型トランジスターTP2のゲートは、基準電圧Vcc/2に設定される。そしてP型トランジスターTP1は、Vcc/2に対応する設定電圧を基準として、焦電素子10からの検出信号SDの電圧変化に伴い変化する電圧を、そのソースに出力する。例えば、焦電素子10の温度が変化して検出信号SDの電圧が0VからΔVだけ変化すると、出力電圧VQも、Vcc/2に対応する設定電圧を基準としてΔV/2だけ変化する。   As described above, in this embodiment, when Vcc is supplied as the high potential power supply voltage, the gate of the P-type transistor TP2 connected to the output node NQ is set to the reference voltage Vcc / 2. The P-type transistor TP1 outputs, to the source thereof, a voltage that changes with the voltage change of the detection signal SD from the pyroelectric element 10 with reference to the set voltage corresponding to Vcc / 2. For example, when the temperature of the pyroelectric element 10 changes and the voltage of the detection signal SD changes from 0 V by ΔV, the output voltage VQ also changes by ΔV / 2 with reference to the set voltage corresponding to Vcc / 2.

そこで、図3に示すように、画素回路20の出力である出力電圧VQと参照電圧Vcc/2とを差動増幅する差動増幅回路OPを設け、差動増幅回路OPの出力として、検出信号SDに比例した変動電圧A・ΔV/2を得ることができる。ここでAは差動増幅回路OPの利得であり、A=C1/C2である。なお、図3では差動増幅回路OPの参照電圧Vcc/2は電源電圧Vccを2つの抵抗Rで抵抗分割して得ているが、後述する基準電圧生成回路からの基準電圧Vcc/2を用いてもよい。   Therefore, as shown in FIG. 3, a differential amplifier circuit OP that differentially amplifies the output voltage VQ that is the output of the pixel circuit 20 and the reference voltage Vcc / 2 is provided, and the detection signal is output as the output of the differential amplifier circuit OP. A fluctuation voltage A · ΔV / 2 proportional to SD can be obtained. Here, A is the gain of the differential amplifier circuit OP, and A = C1 / C2. In FIG. 3, the reference voltage Vcc / 2 of the differential amplifier circuit OP is obtained by dividing the power supply voltage Vcc by two resistors R. However, a reference voltage Vcc / 2 from a reference voltage generation circuit described later is used. May be.

またP型トランジスターTP2(TP1)のしきい値電圧をVthとした場合に、Vth<Vcc/2<Vccが満足される。即ち、このような関係が成り立つ基準電圧Vcc/2を、P型トランジスターTP2のゲートに入力する。このようにすれば、トランジスターTP1、TP2を飽和領域で動作させることが可能になる。また出力電圧VQの設定電圧となるVcc/2がしきい値電圧Vth以上になるため、後段の増幅回路やA/D変換器に対して、しきい値電圧Vth以上の電圧を定常的に入力できるようになる。従って、後段の増幅回路やA/D変換器の設計を容易化でき、増幅回路やA/D変換器としてコンパクトで簡素な回路を使用することも可能になる。   Further, when the threshold voltage of the P-type transistor TP2 (TP1) is Vth, Vth <Vcc / 2 <Vcc is satisfied. That is, the reference voltage Vcc / 2 that satisfies this relationship is input to the gate of the P-type transistor TP2. In this way, the transistors TP1 and TP2 can be operated in the saturation region. In addition, since Vcc / 2, which is the set voltage of the output voltage VQ, is equal to or higher than the threshold voltage Vth, a voltage higher than the threshold voltage Vth is steadily input to the subsequent amplifier circuit and A / D converter. become able to. Therefore, the design of the subsequent stage amplifier circuit and A / D converter can be facilitated, and a compact and simple circuit can be used as the amplifier circuit and A / D converter.

図4に強誘電体の焦電素子10のヒステリシスループの例を示す。E1は低温の場合のヒステリシスループであり、E2は高温の場合のヒステリシスループである。図4に示すように、高温の場合のヒステリシスループでの自発分極PR2(残留分極)は、低温の場合の自発分極PR1よりも小さくなる。   FIG. 4 shows an example of a hysteresis loop of the ferroelectric pyroelectric element 10. E1 is a hysteresis loop when the temperature is low, and E2 is a hysteresis loop when the temperature is high. As shown in FIG. 4, the spontaneous polarization PR2 (residual polarization) in the hysteresis loop at a high temperature is smaller than the spontaneous polarization PR1 at a low temperature.

赤外線が照射され、焦電素子10の温度が変化すると、温度変化量に応じて焦電素子10の自発分極が変化する。このとき焦電素子10の自発分極と電気的な中性状態を保つように電極12、13の表面電荷の移動が起こり、これにより焦電流が発生する。従って、焦電流の大きさは焦電素子10の温度変化量に依存する。発生した焦電流によりトランジスターTP1のゲート(ゲート容量)が充電され、焦電素子10の検出信号SDの到達電圧(ΔV)が変化する。従って、この到達電圧を、図3のトランジスターTP1、TP2からなるソースフォロワー回路を介して出力電圧VQとして出力することで、赤外線の照射による焦電素子10の温度の変化を検出できるようになる。   When infrared rays are irradiated and the temperature of the pyroelectric element 10 changes, the spontaneous polarization of the pyroelectric element 10 changes according to the amount of temperature change. At this time, movement of the surface charges of the electrodes 12 and 13 occurs so as to maintain the spontaneous polarization and the electrical neutral state of the pyroelectric element 10, thereby generating a pyroelectric current. Therefore, the magnitude of the pyroelectric current depends on the temperature change amount of the pyroelectric element 10. The gate (gate capacitance) of the transistor TP1 is charged by the generated pyroelectric current, and the ultimate voltage (ΔV) of the detection signal SD of the pyroelectric element 10 changes. Therefore, by outputting this reached voltage as the output voltage VQ via the source follower circuit composed of the transistors TP1 and TP2 in FIG. 3, it becomes possible to detect a change in the temperature of the pyroelectric element 10 due to the irradiation of infrared rays.

以上のように本実施形態の赤外線の検出回路のソースフォロワー回路では、図1の比較例のような特性バラツキが大きい抵抗を負荷素子として使用していない。また、ソースフォロワー回路を構成する2つの素子は共にP型のMOSトランジスターであるため、製造条件の変動に依存した2つの素子の特性変動は連動し、検出回路の出力電圧VQの特性バラツキは小さくなる。   As described above, in the source follower circuit of the infrared detection circuit of the present embodiment, a resistor having a large characteristic variation as in the comparative example of FIG. 1 is not used as a load element. In addition, since the two elements constituting the source follower circuit are both P-type MOS transistors, the characteristic variation of the two elements depending on the variation of the manufacturing conditions is linked, and the characteristic variation of the output voltage VQ of the detection circuit is small. Become.

またトランジスターTP1、TP2の基板電位は、その各々のソース端子に接続されている。従って、トランジスターTP1、TP2のしきい値電圧はほぼ等しくなるため、検出回路の出力電圧VQの特性バラツキを更に小さくできる。   The substrate potentials of the transistors TP1 and TP2 are connected to their source terminals. Therefore, since the threshold voltages of the transistors TP1 and TP2 are substantially equal, the variation in characteristics of the output voltage VQ of the detection circuit can be further reduced.

更にトランジスターTP1、TP2は同一のトランジスターサイズ(ゲート長、ゲート幅)に設定され、直列接続されたトランジスターTP1、TP2には同一の電流I1が流れ、共に飽和領域で動作する。またトランジスターサイズが同一に設定されることで、しきい値電圧の微小な差は更に小さくなる。このため、これらのトランジスターTP1、TP2は、例えばソース・ドレイン間電圧以外の全てのパラメーターがほぼ等しい状態で動作する。従って、検出回路の出力電圧VQの特性バラツキは更に小さくなる。   Further, the transistors TP1 and TP2 are set to the same transistor size (gate length and gate width), and the same current I1 flows through the transistors TP1 and TP2 connected in series, and both operate in the saturation region. In addition, since the transistor sizes are set to be the same, the minute difference in threshold voltage is further reduced. For this reason, these transistors TP1 and TP2 operate in a state in which all parameters other than the source-drain voltage are substantially equal. Therefore, the characteristic variation of the output voltage VQ of the detection circuit is further reduced.

例えば図5に、本実施形態の検出回路を赤外線検出回路として用いた場合の被写体温度−出力電圧の特性例を示す。図5のB1、B2、B3、B4は、トランジスターTP1、TP2の特性が一般的なICの製造規格内でばらついた場合の検出回路の出力電圧特性を4通りプロットしたものである。図5のB1、B2、B3、B4は図2のA1、A2、A3、A4のケース1、2、3、4に相当する。   For example, FIG. 5 shows an example of subject temperature-output voltage characteristics when the detection circuit of the present embodiment is used as an infrared detection circuit. B1, B2, B3, and B4 in FIG. 5 are four plots of output voltage characteristics of the detection circuit when the characteristics of the transistors TP1 and TP2 vary within a general IC manufacturing standard. B1, B2, B3, and B4 in FIG. 5 correspond to cases 1, 2, 3, and 4 of A1, A2, A3, and A4 in FIG.

図5から理解されるように、本実施形態の検出回路では、出力電圧の被写体温度依存性に対し、個々の検出回路の特性バラツキによる出力電圧の変化は十分に小さい。従って、本実施形態の検出回路の出力を入力とする増幅回路やA/D変換器などの回路が、接続された複数の全ての検出回路(特性がばらついた回路)に対して、安定して動作するように設計可能になる。従って、設計の容易化を図れ、増幅回路やA/D変換器としてコンパクトで簡素な回路を採用できるようになる。   As understood from FIG. 5, in the detection circuit of this embodiment, the change in the output voltage due to the characteristic variation of each detection circuit is sufficiently small with respect to the subject temperature dependence of the output voltage. Therefore, circuits such as an amplifier circuit and an A / D converter that use the output of the detection circuit of the present embodiment as an input are more stable than a plurality of connected detection circuits (circuits with different characteristics). It can be designed to work. Therefore, the design can be facilitated, and a compact and simple circuit can be adopted as an amplifier circuit or an A / D converter.

また赤外線の検出回路の出力電圧を安定してデジタルデータとして取得できれば、個々の検出回路の出力電圧のバラツキは、十分にソフトウエアで補正できる範囲内になるため、個々の焦電素子10に照射された赤外線の強度や、当該赤外線を放射した被写体の温度を高精度で判定することが可能になる。   If the output voltage of the infrared detection circuit can be stably acquired as digital data, the variation in the output voltage of each detection circuit is within a range that can be sufficiently corrected by software. It is possible to determine the intensity of the infrared rays and the temperature of the subject that has emitted the infrared rays with high accuracy.

更に、後述するようにトランジスターTP1、TP2は隣接してレイアウト配置されるため、2つのトランジスターTP1、TP2の特性バラツキは更に小さくなり、検出回路の出力電圧の特性バラツキも更に小さくなる。   Further, since the transistors TP1 and TP2 are laid out adjacent to each other as will be described later, the characteristic variation of the two transistors TP1 and TP2 is further reduced, and the characteristic variation of the output voltage of the detection circuit is further reduced.

なお前述した特許文献1の検出回路では、直列接続されたP型トランジスターとN型トランジスターによりソース接地回路が構成される。しかしながら、このような構成のソース接地回路では、P型トランジスターとN型トランジスターのしきい値電圧が相殺することはなく、これらのP型トランジスターとN型トランジスターの特性バラツキが原因で検出回路の出力電圧が変動してしまう。   In the detection circuit of Patent Document 1 described above, a source grounding circuit is configured by a P-type transistor and an N-type transistor connected in series. However, in the source ground circuit having such a configuration, the threshold voltages of the P-type transistor and the N-type transistor do not cancel each other, and the output of the detection circuit is caused by the characteristic variation of the P-type transistor and the N-type transistor. The voltage will fluctuate.

これに対して本実施形態の検出回路では、P型トランジスターTP1とTP2のしきい値電圧等が相殺されて、これらのしきい値電圧等の特性バラツキが出力電圧のバラツキとして現れることを抑制できる。従って、特許文献1の検出回路に比べて、出力電圧のバラツキを低減でき、赤外線の検出精度等を向上できる。   On the other hand, in the detection circuit of this embodiment, the threshold voltages of the P-type transistors TP1 and TP2 are canceled out, and it is possible to suppress the occurrence of characteristic variations such as the threshold voltages as variations in output voltage. . Therefore, as compared with the detection circuit disclosed in Patent Document 1, variations in output voltage can be reduced, and infrared detection accuracy and the like can be improved.

3.基準電圧生成回路を有する検出回路
本実施形態の検出回路は図3の構成に限定されず、種々の変形実施が可能である。例えば図6及び図7に本実施形態の検出回路の変形例を示す。この変形例では、ソースフォロア回路とは別に基準電圧生成回路が設けられている。
3. Detection Circuit Having Reference Voltage Generation Circuit The detection circuit of the present embodiment is not limited to the configuration shown in FIG. 3, and various modifications can be made. For example, FIG.6 and FIG.7 shows the modification of the detection circuit of this embodiment. In this modification, a reference voltage generation circuit is provided separately from the source follower circuit.

図6及び図7において、図3と異なる点は、第2のP型トランジスターTP2のゲートを出力ノードNQと接続することに代えて、そのゲートに基準電圧Vcc/2を供給する基準電圧生成回路30を設けている点である。   6 and 7 are different from FIG. 3 in that a reference voltage generating circuit for supplying a reference voltage Vcc / 2 to the gate of the second P-type transistor TP2 instead of connecting the gate to the output node NQ. 30 is provided.

基準電圧生成回路30は、高電位電源ノードと低電位電源ノードとの間に直列接続された第3のP型トランジスターTP3と第4のP型トランジスターTP4とを有する。低電位電源ノードがドレインに接続された第3のP型トランジスターTP3のソースと、高電位電源ノードがソースに接続された第4のP型トランジスターTP4のドレインとの接続ノードNRが、基準電圧発生回路30の出力ノードとされる。   The reference voltage generation circuit 30 includes a third P-type transistor TP3 and a fourth P-type transistor TP4 connected in series between a high potential power supply node and a low potential power supply node. The connection node NR between the source of the third P-type transistor TP3 whose low-potential power supply node is connected to the drain and the drain of the fourth P-type transistor TP4 whose high-potential power supply node is connected to the source is the reference voltage generation The output node of the circuit 30 is used.

第3のP型トランジスターTP3は低電源ノードがゲートに接続され、第4のP型トランジスターTP4は、基準電圧発生回路30の出力ノードNRがゲートに接続される。   The third P-type transistor TP3 has a low power supply node connected to the gate, and the fourth P-type transistor TP4 has the output node NR of the reference voltage generation circuit 30 connected to the gate.

つまり、基準電圧生成回路30の第3,第4のP型トランジスターTP3,TP4の構成は、焦電素子10に接続される第1,第2のP型トランジスターTP1,TP2と実質的に同じ構成である。第3のP型トランジスターTP3のゲートは低電位電源ノードの電圧0Vが供給されるが、焦電素子10の定常状態では第1のP型トランジスターTP1のゲート電圧SDは上述の通り0Vだからである。   That is, the configuration of the third and fourth P-type transistors TP3 and TP4 of the reference voltage generation circuit 30 is substantially the same as the configuration of the first and second P-type transistors TP1 and TP2 connected to the pyroelectric element 10. It is. This is because the gate of the third P-type transistor TP3 is supplied with the voltage 0V of the low potential power supply node, but the gate voltage SD of the first P-type transistor TP1 is 0V as described above in the steady state of the pyroelectric element 10. .

ここで、基準電圧発生回路30の出力ノードNRの電圧は、焦電素子10が定常状態の時の第1,第2のP型トランジスターTP1,TP2と同様に第3,第4のトランジスターTP3,TP4が動作することで、Vcc/2の定電圧となる。よって、第2のP型トランジスターTP2のゲートに、基準電圧Vcc/2を供給することができる。   Here, the voltage at the output node NR of the reference voltage generating circuit 30 is the same as that of the first and second P-type transistors TP1 and TP2 when the pyroelectric element 10 is in a steady state. When TP4 operates, a constant voltage of Vcc / 2 is obtained. Therefore, the reference voltage Vcc / 2 can be supplied to the gate of the second P-type transistor TP2.

このように、基準電圧発生回路30の第3,第4のP型トランジスターTP3,TP4は、焦電素子10に接続される第1,第2のP型トランジスターTP1,TP2のソースフォロワー回路と同じ構成となり、プロセスばらつきがあっても第1,第2のP型トランジスターと同じ傾向となるので、プロセス変動への依存が少ない出力を確保することができる。特に、第1〜第4のP型トランジスターのサイズを同一にすれば、プロセスばらつきの影響を最小にすることができる。   Thus, the third and fourth P-type transistors TP3 and TP4 of the reference voltage generating circuit 30 are the same as the source follower circuit of the first and second P-type transistors TP1 and TP2 connected to the pyroelectric element 10. Even if there is a process variation, the same tendency as that of the first and second P-type transistors is obtained, so that it is possible to ensure an output with less dependence on process variations. In particular, if the first to fourth P-type transistors have the same size, the influence of process variations can be minimized.

図6に示す第1,第2のP型トランジスターTP1,TP2に流れる電流I1は、焦電素子10の検出信号の電圧をSDとすると、
I1=βTP2 (Vcc/2-|Vth TP2|)2/2 = βTP1 (VQ-SD-|VthTP1|)2/2
となる。ここで第1,第2のP型トランジスターTP1,TP2のサイズが等しいとすると、βTP1=βTP2、 Vth TP1=Vth TP2より、VQ=Vcc/2+SDとなり、ソースフォロワー回路15の利得は1で、しかもトランジスター特性、すなわちプロセス変動に依存しない出力となる。
The current I1 flowing through the first and second P-type transistors TP1 and TP2 shown in FIG. 6 has a detection signal voltage of the pyroelectric element 10 as SD.
I1 = β TP2 (Vcc / 2- | Vth TP2 |) 2/2 = β TP1 (VQ-SD- | Vth TP1 |) 2/2
It becomes. If the sizes of the first and second P-type transistors TP1 and TP2 are equal, βTP1 = βTP2 , VthTP1 = Vth TP2 , VQ = Vcc / 2 + SD, and the source follower circuit 15 gain is 1 and the output is independent of transistor characteristics, that is, process variations.

図8に、図6の検出回路を採用した場合の被写体温度−出力電圧の特性例を示す。図8は、図2、図5と同様に、トランジスターTP1、TP2等の特性が一般的なICの製造規格内でばらついた場合の検出回路の出力電圧特性を4通りプロット(ケース1〜4)したものである。   FIG. 8 shows an example of subject temperature-output voltage characteristics when the detection circuit of FIG. 6 is employed. FIG. 8 plots the output voltage characteristics of the detection circuit in four ways (cases 1 to 4) when the characteristics of the transistors TP1, TP2, and the like vary within general IC manufacturing standards, as in FIGS. It is a thing.

図6のような基準電圧発生回路30を設ければ、図8と図5を比較すれば明らかなように、ソースフォロア回路の利得を0.5から1に向上させることが可能になり、検出回路による温度検出等の検出精度を更に向上できる。   If the reference voltage generating circuit 30 as shown in FIG. 6 is provided, the gain of the source follower circuit can be improved from 0.5 to 1 as apparent from a comparison between FIG. 8 and FIG. Detection accuracy such as temperature detection by a circuit can be further improved.

図7は、第1のP型トランジスターTP1の基板電位に基準電圧生成回路30の出力Vcc/2を供給している点が図6と異なる。   FIG. 7 differs from FIG. 6 in that the output Vcc / 2 of the reference voltage generation circuit 30 is supplied to the substrate potential of the first P-type transistor TP1.

図7に示す第1,第2のP型トランジスターTP1,TP2に流れる電流I1は、
I1 = βTP2 (VCC/2-|Vth TP2|)2/2 = βTP1 (VQ-SD-|VthTP1|)2/2
ここで第1,第2のP型トランジスターTP1,TP2のサイズを等しくすると、
βTP1=βTP2、 Vth TP1≒Vth TP2
より、
VQ=Vcc/2+SD-|Vth TP2|+|VthTP1| ただしVth TP1≒Vth TP2
となる。
The current I1 flowing through the first and second P-type transistors TP1 and TP2 shown in FIG.
I1 = β TP2 (V CC / 2- | Vth TP2 |) 2/2 = β TP1 (VQ-SD- | Vth TP1 |) 2/2
Here, if the sizes of the first and second P-type transistors TP1 and TP2 are made equal,
β TP1 = β TP2 , Vth TP1 ≒ Vth TP2
Than,
VQ = Vcc / 2 + SD- | Vth TP2 | + | Vth TP1 | However, Vth TP1 ≒ Vth TP2
It becomes.

ここで|Vth TP1|-|Vth TP2|ではプロセス変動の影響がほぼ相殺されるため、VQはトランジスター特性、すなわちプロセス変動にほぼ依存しない出力となる。 Here, since | Vth TP1 |-| Vth TP2 | substantially cancels out the influence of process variation, VQ is an output that is substantially independent of transistor characteristics, that is, process variation.

図7において、第1のP型トランジスターTP1の基板電位を基準電圧生成回路30の基準電圧Vcc/2としているのは、図6よりもパターン面積を縮小するためである。   In FIG. 7, the substrate potential of the first P-type transistor TP1 is set to the reference voltage Vcc / 2 of the reference voltage generation circuit 30 in order to reduce the pattern area as compared with FIG.

ただし、そのためにバックゲート効果によりVthM1の値はVQに依存してVthM2よりずれる。
このとき、ずれ量|Vth TP1|-|Vth TP2|は(Vcc/2-VQ)1/2に比例するが、本回路の動作範囲ではVcc/2-VQに比例すると近似してよい。
However, the value of Vth M1 shifts from Vth M2 depending on VQ due to the back gate effect.
At this time, the deviation amount | Vth TP1 | − | Vth TP2 | is proportional to (Vcc / 2−VQ) 1/2 , but may be approximated to be proportional to Vcc / 2−VQ in the operation range of this circuit.

このため、
VQ≒Vcc/2+SD+α(Vcc/2-SD)≒Vcc/2+SD/(1+α)
となり(ただしαは正の比例係数)、図6よりも利得は小さくなる。
For this reason,
VQ ≒ Vcc / 2 + SD + α (Vcc / 2-SD) ≒ Vcc / 2 + SD / (1 + α)
(Where α is a positive proportionality coefficient), and the gain is smaller than in FIG.

4.センサーデバイス
図9(A)に本実施形態のセンサーデバイスの構成例を示す。このセンサーデバイスは、センサーアレイ100と、行選択回路(行ドライバー)110と、読み出し回路120を含む。またA/D変換部130、制御回路150を含むことができる。このセンサーデバイスを用いることで、例えばナイトビジョン機器などに用いられる赤外線カメラなどを実現できる。
4). Sensor Device FIG. 9A shows a configuration example of the sensor device of this embodiment. The sensor device includes a sensor array 100, a row selection circuit (row driver) 110, and a readout circuit 120. An A / D converter 130 and a control circuit 150 can be included. By using this sensor device, for example, an infrared camera used in a night vision device or the like can be realized.

センサーアレイ100(焦点面アレイ)には、複数のセンサーセルが配列(配置)される。また複数の行線(ワード線、走査線)と複数の列線(データ線)が設けられる。なお列線の本数が1本であってもよい。列線が1本である場合には、列線に沿った方向(縦方向)に複数のセンサーセルが配列されたラインセンサーが構成される。   A plurality of sensor cells are arranged (arranged) in the sensor array 100 (focal plane array). A plurality of row lines (word lines, scanning lines) and a plurality of column lines (data lines) are provided. The number of column lines may be one. When the number of column lines is one, a line sensor in which a plurality of sensor cells are arranged in a direction (vertical direction) along the column line is configured.

センサーアレイ100の各センサーセルは、各行線と各列線の交差位置に対応する場所に配置(形成)される。例えば図9(B)のセンサーセルは、行線WL1と列線DL1の交差位置に対応する場所に配置されている。他のセンサーセルも同様である。   Each sensor cell of the sensor array 100 is arranged (formed) at a location corresponding to the intersection position of each row line and each column line. For example, the sensor cell of FIG. 9B is disposed at a location corresponding to the intersection position of the row line WL1 and the column line DL1. The same applies to other sensor cells.

行選択回路110は、1又は複数の行線に接続される。そして各行線の選択動作を行う。例えば図9(B)のようなQVGA(320×240画素)のセンサーアレイ100(焦点面アレイ)を例にとれば、行線WL0、WL1、WL2・・・・WL239を順次選択(走査)する動作を行う。即ちこれらの行線を選択する信号(ワード選択信号)をセンサーアレイ100に出力する。   The row selection circuit 110 is connected to one or a plurality of row lines. Then, each row line is selected. For example, taking a QVGA (320 × 240 pixel) sensor array 100 (focal plane array) as shown in FIG. 9B as an example, row lines WL0, WL1, WL2,... WL239 are sequentially selected (scanned). Perform the action. That is, a signal (word selection signal) for selecting these row lines is output to the sensor array 100.

読み出し回路120は、複数の列線に接続される。そして各列線の読み出し動作を行う。QVGAのセンサーアレイ100を例にとれば、列線DL0、DL1、DL2・・・・DL319からの検出信号(検出電流、検出電荷)を読み出す動作を行う。例えば読み出し回路120には、複数の列線の各列線に対応して各増幅回路が設けられる。そして、各増幅回路は、対応する列線の信号の増幅処理を行う。   The read circuit 120 is connected to a plurality of column lines. Then, a read operation for each column line is performed. Taking the QVGA sensor array 100 as an example, an operation of reading detection signals (detection current, detection charge) from the column lines DL0, DL1, DL2,. For example, the read circuit 120 is provided with each amplifier circuit corresponding to each column line of a plurality of column lines. Each amplifier circuit amplifies the signal of the corresponding column line.

A/D変換部130は、読み出し回路120において取得された検出電圧(測定電圧、到達電圧)をデジタルデータにA/D変換する処理を行う。そしてA/D変換後のデジタルデータDOUTを出力する。具体的には、A/D変換部130には、複数の列線の各列線に対応して各A/D変換器が設けられる。そして、各A/D変換器は、対応する列線において読み出し回路120により取得された検出電圧のA/D変換処理を行う。なお、複数の列線に対応して1つのA/D変換器を設け、この1つのA/D変換器を用いて、複数の列線の検出電圧を時分割にA/D変換してもよい。また読み出し回路120の増幅回路を設けないで、各列線の信号を直接にA/D変換部130の各A/D変換器に入力するようにしてもよい。   The A / D conversion unit 130 performs a process of A / D converting the detection voltage (measurement voltage, ultimate voltage) acquired in the readout circuit 120 into digital data. Then, the digital data DOUT after A / D conversion is output. Specifically, the A / D converter 130 is provided with each A / D converter corresponding to each of the plurality of column lines. Each A / D converter performs A / D conversion processing of the detection voltage acquired by the reading circuit 120 in the corresponding column line. Note that one A / D converter is provided corresponding to a plurality of column lines, and the detection voltage of the plurality of column lines can be A / D converted in a time division manner using this one A / D converter. Good. Further, the signal of each column line may be directly input to each A / D converter of the A / D converter 130 without providing the amplifier circuit of the readout circuit 120.

制御回路150(タイミング生成回路)は、各種の制御信号を生成して、行選択回路110、読み出し回路120、A/D変換部130に出力する。例えば、各回路のタイミングを制御する信号などを生成して出力する。   The control circuit 150 (timing generation circuit) generates various control signals and outputs them to the row selection circuit 110, the readout circuit 120, and the A / D conversion unit 130. For example, a signal for controlling the timing of each circuit is generated and output.

図10に本実施形態のセンサーデバイスの詳細な第1の構成例を示す。図10では主にセンサーアレイ100の詳細な構成が示されている。   FIG. 10 shows a detailed first configuration example of the sensor device of the present embodiment. FIG. 10 mainly shows a detailed configuration of the sensor array 100.

図10において、SC00〜SCnmはアレイ状に配置されたセンサーセルである。またWL0〜WLmは行線(行選択線)であり、DL0〜DLnは列線(列データ線)である。またQC0〜QCnは、列線DL0〜DLnに接続される増幅回路であり、列線DL0〜DLnの電圧を増幅した信号をDQ0〜DQnとして出力する。なお、QC0〜QCnは、列線DL0〜DLnの電圧を直接にA/D変換するA/D変換器であってもよい。   In FIG. 10, SC00 to SCnm are sensor cells arranged in an array. WL0 to WLm are row lines (row selection lines), and DL0 to DLn are column lines (column data lines). QC0 to QCn are amplifier circuits connected to the column lines DL0 to DLn, and output signals obtained by amplifying the voltages of the column lines DL0 to DLn as DQ0 to DQn. QC0 to QCn may be A / D converters that directly A / D convert the voltages of the column lines DL0 to DLn.

複数のセンサーセルSC00〜SCnmの各センサーセルは、焦電素子10と、第1、第2のP型トランジスターTP1、TP2を含む。また行選択トランジスターTSを含む。   Each sensor cell of the plurality of sensor cells SC00 to SCnm includes a pyroelectric element 10 and first and second P-type transistors TP1 and TP2. A row selection transistor TS is also included.

第1のP型トランジスターTP1は、各センサーセルに対応する対応列線への出力ノードNQとGNDノード(低電位電源ノード)との間に設けられる。そして焦電素子10からの検出信号がTP1のゲートに入力される。   The first P-type transistor TP1 is provided between the output node NQ to the corresponding column line corresponding to each sensor cell and the GND node (low potential power supply node). A detection signal from the pyroelectric element 10 is input to the gate of TP1.

第2のP型トランジスターTP2は、VCCノード(高電位電源ノード)と出力ノードNQとの間に設けられる。そしてTP2のゲートが基準電Vcc/2に設定される。この基準電圧Vcc/2は基準電圧生成回路30により生成されて、センサーセルSC00〜SCnmに供給される。   The second P-type transistor TP2 is provided between the VCC node (high potential power supply node) and the output node NQ. The gate of TP2 is set to the reference voltage Vcc / 2. The reference voltage Vcc / 2 is generated by the reference voltage generation circuit 30 and supplied to the sensor cells SC00 to SCnm.

行選択トランジスターTSは、出力ノードNQと各センサーセルの対応列線との間に設けられる。そして各センサーセルに対応する対応行線がTSのゲートに接続される。そして対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、行選択トランジスターTSを介して対応列線に接続される。即ち、各センサーセルの行選択トランジスターTSは、行線WL0〜WLmのうち、そのセンサーセルに対応する対応行線が接続される。そして、その対応行線が例えばHレベルになることで、行選択トランジスターTSがオンになり、そのセンサーセルの出力ノードNQとそのセンサーセルの対応列線が接続されるようになる。   The row selection transistor TS is provided between the output node NQ and the corresponding column line of each sensor cell. The corresponding row line corresponding to each sensor cell is connected to the gate of TS. Each sensor cell of the plurality of sensor cells provided corresponding to the corresponding column line is connected to the corresponding column line via the row selection transistor TS. That is, the row selection transistor TS of each sensor cell is connected to the corresponding row line corresponding to the sensor cell among the row lines WL0 to WLm. Then, when the corresponding row line becomes H level, for example, the row selection transistor TS is turned on, and the output node NQ of the sensor cell and the corresponding column line of the sensor cell are connected.

例えばセンサーセルSC00〜SC0mは、SC00〜SC0mの対応列線DL0に接続される。具体的には、SC00〜SC0mの各センサーセルの出力ノードNQは行選択トランジスターTSを介して対応列線DL0に接続される。同様にセンサーセルSC10〜SC1mは、SC10〜SC1mの対応列線DL1に接続される。具体的には、SC10〜SC1mの各センサーセルの出力ノードNQは行選択トランジスターTSを介して対応列線DL1に接続される。他のセンサーセルSCn0〜SCnm等も同様である。   For example, sensor cells SC00 to SC0m are connected to corresponding column line DL0 of SC00 to SC0m. Specifically, the output node NQ of each sensor cell of SC00 to SC0m is connected to the corresponding column line DL0 via the row selection transistor TS. Similarly, sensor cells SC10 to SC1m are connected to corresponding column line DL1 of SC10 to SC1m. Specifically, the output node NQ of each sensor cell of SC10 to SC1m is connected to the corresponding column line DL1 via the row selection transistor TS. The same applies to the other sensor cells SCn0 to SCnm.

また行線WL0に対応して設けられるセンサーセルSC00、SC10・・・SCn0の行選択トランジスターTSは、行線WL0がHレベルになるとオンになる。すると、センサーセルSC00、SC10・・・SCn0の出力ノードNQは、各々の対応列線DL0、DL1・・・DLnに接続される。これによりセンサーセルSC00、SC10・・・SCn0からの信号が読み出されて、対応列線DL0、DL1・・・DLnに出力され、図3に示す差動増幅回路OPで構成できる増幅回路QC0〜QCnにより増幅されて、信号DQ0〜DQnとして出力される。   The row selection transistors TS of the sensor cells SC00, SC10... SCn0 provided corresponding to the row line WL0 are turned on when the row line WL0 becomes H level. Then, output nodes NQ of sensor cells SC00, SC10... SCn0 are connected to the corresponding column lines DL0, DL1. As a result, signals from the sensor cells SC00, SC10... SCn0 are read out and output to the corresponding column lines DL0, DL1... DLn, and can be configured by the differential amplifier circuit OP shown in FIG. Amplified by QCn and output as signals DQ0 to DQn.

また行線WL1に対応して設けられるセンサーセルSC01、SC11・・・SCn1の行選択トランジスターTSは、行線WL1がHレベルになるとオンになる。これにより、センサーセルSC01、SC11・・・SCn1の出力ノードNQは、各々の対応列線DL0、DL1・・・DLnに接続される。これによりセンサーセルSC01、SC11・・・SCn1からの信号が読み出されて、対応列線DL0、DL1・・・DLnに出力され、増幅回路QC0〜QCnにより増幅されて、信号DQ0〜DQnとして出力される。他の行線WLm等に接続されるセンサーセルの動作も同様である。   Further, the row selection transistors TS of the sensor cells SC01, SC11... SCn1 provided corresponding to the row line WL1 are turned on when the row line WL1 becomes H level. Thereby, output nodes NQ of sensor cells SC01, SC11... SCn1 are connected to corresponding column lines DL0, DL1. As a result, signals from the sensor cells SC01, SC11,..., SCn1, are read out and output to the corresponding column lines DL0, DL1,. Is done. The operation of sensor cells connected to other row lines WLm and the like is the same.

図10の第1の構成例によれば、各センサーセルに対して2つのP型トランジスターTP1、TP2が設けられるため、各センサーセルにおけるトランジスターの占有面積は増加する。しかしながら、例えば、強誘電体膜等により構成される焦電素子10の下方等にトランジスターが形成され、トランジスターの占有面積よりも焦電素子10の占有面積の方が大きい場合がある。このような場合には、図10のように各センサーセルにP型トランジスターTP1、TP2を設けても、それほど問題は生じない。   According to the first configuration example of FIG. 10, since two P-type transistors TP1 and TP2 are provided for each sensor cell, the area occupied by the transistors in each sensor cell increases. However, for example, a transistor is formed below the pyroelectric element 10 formed of a ferroelectric film or the like, and the occupied area of the pyroelectric element 10 may be larger than the occupied area of the transistor. In such a case, even if the P-type transistors TP1 and TP2 are provided in each sensor cell as shown in FIG.

一方、図10のように各センサーセルにP型トランジスターTP1、TP2を設ける手法によれば、P型トランジスターTP1、TP2の製造条件等を均等にできるため、TP1、TP2のしきい値電圧等の回路特性をほぼ同じにすることができ、出力電圧のバラツキを、より低減できるという利点がある。   On the other hand, according to the method of providing the P-type transistors TP1 and TP2 in each sensor cell as shown in FIG. 10, the manufacturing conditions of the P-type transistors TP1 and TP2 can be made uniform. The circuit characteristics can be made substantially the same, and there is an advantage that variation in output voltage can be further reduced.

図11に本実施形態のセンサーデバイスの詳細な第2の構成例を示す。図11の第2の構成例は、図10の第1の構成例とセンサーセルの構成が異なる。また図11では列線DL0〜DLnに接続される電流源回路40が更に設けられている。   FIG. 11 shows a detailed second configuration example of the sensor device of the present embodiment. The second configuration example in FIG. 11 is different from the first configuration example in FIG. 10 in the configuration of the sensor cell. In FIG. 11, a current source circuit 40 connected to the column lines DL0 to DLn is further provided.

SC00〜SCnmの各センサーセルは、焦電素子10と第1のP型トランジスターTP1を含む。第1のP型トランジスターTP1は、各センサーセルに対応する対応列線への出力ノードNQとGNDノードとの間に設けられ、焦電素子10からの検出信号がゲートに入力される。   Each sensor cell of SC00 to SCnm includes a pyroelectric element 10 and a first P-type transistor TP1. The first P-type transistor TP1 is provided between the output node NQ and the GND node to the corresponding column line corresponding to each sensor cell, and the detection signal from the pyroelectric element 10 is input to the gate.

またSC00〜SCnmの各センサーセルは、行選択トランジスターTSを含む。行選択トランジスターTSは、出力ノードNQと各センサーセルの対応列線との間に設けられる。そして各センサーセルに対応する対応行線がTSのゲートに接続される。即ち、各センサーセルの行選択トランジスターTSは、行線WL0〜WLmのうち、そのセンサーセルに対応する対応行線が接続される。そして、その対応行線が例えばHレベルになることで、その行選択トランジスターTSがオンになり、そのセンサーセルの出力ノードNQとそのセンサーセルの対応列線が接続されるようになる。   Each sensor cell of SC00 to SCnm includes a row selection transistor TS. The row selection transistor TS is provided between the output node NQ and the corresponding column line of each sensor cell. The corresponding row line corresponding to each sensor cell is connected to the gate of TS. That is, the row selection transistor TS of each sensor cell is connected to the corresponding row line corresponding to the sensor cell among the row lines WL0 to WLm. Then, when the corresponding row line becomes H level, for example, the row selection transistor TS is turned on, and the output node NQ of the sensor cell and the corresponding column line of the sensor cell are connected.

電流源回路40は、第2のP型トランジスターTPC0〜TPCnを含む。この第2のP型トランジスターTPC0〜TPCnは、図6の第2のP型トランジスターTP2に対応するものである。即ち図11では、TPC0〜TPCnの各P型トランジスターが、対応列線に接続されるセンサーセルの第2のP型トランジスターとして共用されており、電流源回路40のTPC0〜TPCnの各P型トランジスターとセンサーセルのP型トランジスターTP1とによりソースフォロワー回路が構成される。   The current source circuit 40 includes second P-type transistors TPC0 to TPCn. The second P-type transistors TPC0 to TPCn correspond to the second P-type transistor TP2 of FIG. That is, in FIG. 11, the P-type transistors TPC0 to TPCn are shared as the second P-type transistors of the sensor cells connected to the corresponding column lines, and the P-type transistors TPC0 to TPCn of the current source circuit 40 are used. And a P-type transistor TP1 of the sensor cell constitute a source follower circuit.

なお図11では、電流源回路40に、複数のP型トランジスターTPC0〜TPCnが設けられているが、列線の本数が1本であるラインセンサーの場合には、その1本の列線に接続される1つの第2のP型トランジスターを設ければよい。   In FIG. 11, the current source circuit 40 is provided with a plurality of P-type transistors TPC0 to TPCn. In the case of a line sensor having one column line, the current source circuit 40 is connected to the one column line. One second P-type transistor may be provided.

TPC0〜TPCnの各P型トランジスターは、VCCノードと対応列線との間に設けられる。そしてゲートが基準電圧Vcc/2に設定され、対応列線を介してSC00〜SCnmの各センサーセルに電流(定電流)を供給する。例えばP型トランジスターTPC0は、VCCノードと対応列線DL0との間に設けられ、対応列線DL0のセンサーセルSC00〜SC0mに電流を供給する。P型トランジスターTPC1は、VCCノードと対応列線DL1との間に設けられ、対応列線DL1のセンサーセルSC10〜SC1mに電流を供給する。他のP型トランジスターTPCn等も同様である。   Each P-type transistor of TPC0 to TPCn is provided between the VCC node and the corresponding column line. The gate is set to the reference voltage Vcc / 2, and current (constant current) is supplied to each sensor cell of SC00 to SCnm via the corresponding column line. For example, the P-type transistor TPC0 is provided between the VCC node and the corresponding column line DL0, and supplies current to the sensor cells SC00 to SC0m of the corresponding column line DL0. P-type transistor TPC1 is provided between the VCC node and corresponding column line DL1, and supplies current to sensor cells SC10 to SC1m of corresponding column line DL1. The same applies to other P-type transistors TPCn and the like.

例えば行線WL0に対応して設けられるセンサーセルSC00、SC10・・・SCn0の行選択トランジスターTSは、行線WL0がHレベルになるとオンになる。すると、センサーセルSC00、SC10・・・SCn0の出力ノードNQは、各々の対応列線DL0、DL1・・・DLnに接続される。これにより、電流源回路40のP型トランジスターTPC0〜TPCnからの定電流がセンサーセルSC00、SC10・・・SCn0のP型トランジスターTP1に流れ、図6の検出回路と同様の動作が実現される。そして、センサーセルSC00、SC10・・・SCn0からの信号が読み出されて、対応列線DL0、DL1・・・DLnに出力され、増幅回路QC0〜QCnにより増幅されて、信号DQ0〜DQnとして出力される。行線WL1〜WLmに接続されるセンサーセルSC01〜SCnmの動作も同様である。   For example, the row selection transistors TS of the sensor cells SC00, SC10... SCn0 provided corresponding to the row line WL0 are turned on when the row line WL0 becomes H level. Then, output nodes NQ of sensor cells SC00, SC10... SCn0 are connected to the corresponding column lines DL0, DL1. Thereby, the constant current from the P-type transistors TPC0 to TPCn of the current source circuit 40 flows to the P-type transistors TP1 of the sensor cells SC00, SC10... SCn0, and the same operation as that of the detection circuit of FIG. Then, signals from the sensor cells SC00, SC10... SCn0 are read out and output to the corresponding column lines DL0, DL1... DLn, amplified by the amplifier circuits QC0 to QCn, and output as signals DQ0 to DQn. Is done. The operation of the sensor cells SC01 to SCnm connected to the row lines WL1 to WLm is the same.

図11の第2の構成例によれば、第2のP型トランジスターTPC0〜TPCnが、複数の検出回路で共用される。従って、各センサーセルに対して1つのP型トランジスターTP1だけを設ければ済むため、各センサーセルにおけるトランジスターの占有面積を図10の第1の構成例に比べて小さくできる。但し、P型トランジスターTP1とTPC0〜TPCnが、図10の第1の構成例に比べて離れた位置にレイアウト配置される。このためP型トランジスターTP1とTPC0〜TPCnの製造条件等がばらつき、図10の第1の構成例よりも出力電圧のバラツキが増えてしまうおそれもある。   According to the second configuration example of FIG. 11, the second P-type transistors TPC0 to TPCn are shared by a plurality of detection circuits. Therefore, since only one P-type transistor TP1 needs to be provided for each sensor cell, the area occupied by the transistors in each sensor cell can be reduced compared to the first configuration example of FIG. However, the P-type transistor TP1 and TPC0 to TPCn are laid out at positions distant from each other as compared with the first configuration example of FIG. For this reason, the manufacturing conditions and the like of the P-type transistor TP1 and TPC0 to TPCn vary, and the variation in output voltage may increase compared to the first configuration example of FIG.

5.電子機器
図12に本実施形態のセンサーデバイスや検出回路を含む電子機器の構成例を示す。この電子機器は、光学系200、センサーデバイス210(検出回路)、画像処理部220、処理部230、記憶部240、操作部250、表示部260を含む。なお本実施形態の電子機器は図14の構成に限定されず、その構成要素の一部(例えば光学系、操作部、表示部等)を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。
5. Electronic Device FIG. 12 shows a configuration example of an electronic device including the sensor device and detection circuit of this embodiment. The electronic apparatus includes an optical system 200, a sensor device 210 (detection circuit), an image processing unit 220, a processing unit 230, a storage unit 240, an operation unit 250, and a display unit 260. Note that the electronic apparatus of the present embodiment is not limited to the configuration shown in FIG. 14, and some of the components (for example, an optical system, an operation unit, a display unit, etc.) are omitted, or other components are added. Various modifications of the above are possible.

光学系200は、例えば1又は複数のレンズや、これらのレンズを駆動する駆動部などを含む。そしてセンサーデバイス210への物体像の結像などを行う。また必要であればフォーカス調整なども行う。   The optical system 200 includes, for example, one or a plurality of lenses and a driving unit that drives these lenses. Then, an object image is formed on the sensor device 210. If necessary, focus adjustment is also performed.

センサーデバイス210は、図9(A)〜図11等で説明したものであり、物体像の撮像処理を行う。画像処理部220は、センサーデバイス210からのデジタルの画像データ(画素データ)に基づいて、画像補正処理などの各種の画像処理を行う。なおイメージセンサーとなるセンサーデバイス210の代わりに、図3、図6〜図7等で説明した検出回路を用いてもよい。   The sensor device 210 has been described with reference to FIGS. 9A to 11 and the like, and performs an object image capturing process. The image processing unit 220 performs various image processing such as image correction processing based on digital image data (pixel data) from the sensor device 210. Instead of the sensor device 210 serving as an image sensor, the detection circuit described with reference to FIGS. 3 and 6 to 7 may be used.

処理部230は、電子機器の全体の制御を行ったり、電子機器内の各ブロックの制御を行ったりする。この処理部230は、例えばCPU等により実現される。記憶部240は、各種の情報を記憶するものであり、例えば処理部230や画像処理部220のワーク領域として機能する。操作部250は、ユーザが電子機器を操作するためのインターフェースとなるものであり、例えば各種ボタンやGUI(Graphical User Interface)画面などにより実現される。表示部260は、例えばセンサーデバイス210により取得された画像やGUI画面などを表示するものであり、液晶ディスプレイや有機ELディスプレイなどの各種のディスプレイや投写型表示装置などにより実現される。   The processing unit 230 controls the entire electronic device or controls each block in the electronic device. The processing unit 230 is realized by a CPU or the like, for example. The storage unit 240 stores various types of information, and functions as a work area for the processing unit 230 and the image processing unit 220, for example. The operation unit 250 is an interface for a user to operate an electronic device, and is realized by various buttons, a GUI (Graphical User Interface) screen, and the like. The display unit 260 displays, for example, an image acquired by the sensor device 210 or a GUI screen, and is realized by various displays such as a liquid crystal display and an organic EL display, a projection display device, and the like.

なお本実施形態は、FPA(Focal Plane Array:焦点面アレイ)を用いた赤外線カメラや赤外線カメラを用いた電子機器に適用できる。赤外線カメラを適用した電子機器としては、例えば夜間の物体像を撮像するナイトビジョン機器、物体の温度分布を取得するサーモグラフィー機器、人の侵入を検知する侵入検知機器、物体の物理情報の解析(測定)を行う解析機器(測定機器)、火や発熱を検知するセキュリティー機器、工場などに設けられるFA(Factory Automation)機器などが想定できる。ナイトビジョン機器を車載機器に適用すれば、車の走行時に夜間の人等の姿を検知して表示することができる。またサーモグラフィー機器に適用すれば、インフルエンザ検疫等に利用することができる。   The present embodiment can be applied to an infrared camera using an FPA (Focal Plane Array) and an electronic device using the infrared camera. Electronic devices to which infrared cameras are applied include, for example, night vision devices that capture night-time object images, thermographic devices that acquire the temperature distribution of objects, intrusion detection devices that detect human intrusions, and analysis (measurement of physical information on objects) Analysis equipment (measuring equipment), security equipment that detects fire and heat generation, FA (Factory Automation) equipment installed in factories, etc. can be assumed. If a night vision device is applied to an in-vehicle device, it is possible to detect and display the appearance of a person at night when the vehicle is running. If applied to a thermographic device, it can be used for influenza quarantine.

図13に本実施形態の焦電型光検出器または焦電型光検出装置を含む電子機器の例として、前述のセンサーデバイス110の焦電型光検出器の光吸収材の吸収波長をテラヘルツ域としたセンサーデバイスをテラヘルツ光センサーデバイスとして用い、テラヘルツ光照射ユニットと組み合わせて特定物質探知装置1000を構成した例を示す。   FIG. 13 shows an example of an electronic apparatus including the pyroelectric detector or the pyroelectric detector according to the present embodiment. An example in which the specific substance detection apparatus 1000 is configured using the sensor device described above as a terahertz light sensor device in combination with a terahertz light irradiation unit.

特定物質探知装置1000は、制御ユニット1010と、照射光ユニット1020と、光学フィルター1030と、撮像ユニット1040と、表示部1050とを備えて構成されている。撮像ユニット1040は、図示しないレンズなどの光学系と前述の焦電型光検出器の光吸収材の吸収波長をテラヘルツ域としたセンサーデバイスを含んで構成されている。   The specific substance detection apparatus 1000 includes a control unit 1010, an irradiation light unit 1020, an optical filter 1030, an imaging unit 1040, and a display unit 1050. The imaging unit 1040 includes an optical system such as a lens (not shown) and a sensor device in which the absorption wavelength of the light absorbing material of the pyroelectric detector described above is in the terahertz range.

制御ユニット1010は、本装置全体を制御するシステムコントローラーを含み、該システムコントローラーは制御ユニットに含まれる光源駆動部および画像処理ユニットを制御する。照射光ユニット1020は、テラヘルツ光(波長が100μm〜1000μmの範囲にある電磁波を指す。)出射するレーザー装置と光学系を含み、テラヘルツ光を検査対象の人物1060に照射する。人物1060からの反射テラヘルツ光は、探知対象である特定物質1070の分光スペクトルのみを通過させる光学フィルター1030を介して撮像ユニット1040に受光される。撮像ユニット1040で生成された画像信号は、制御ユニット1010の画像処理ユニットで所定の画像処理が施され、その画像信号が表示部1050へ出力される。そして人物1060の衣服内等に特定物質1070が存在するか否かにより受光信号の強度が異なるので特定物質1070の存在が判別できる。   The control unit 1010 includes a system controller that controls the entire apparatus, and the system controller controls the light source driving unit and the image processing unit included in the control unit. The irradiation light unit 1020 includes a laser device that emits terahertz light (an electromagnetic wave having a wavelength in the range of 100 μm to 1000 μm) and an optical system, and irradiates the person 1060 to be inspected with terahertz light. The reflected terahertz light from the person 1060 is received by the imaging unit 1040 through the optical filter 1030 that allows only the spectral spectrum of the specific substance 1070 to be detected to pass. The image signal generated by the imaging unit 1040 is subjected to predetermined image processing by the image processing unit of the control unit 1010, and the image signal is output to the display unit 1050. The presence of the specific substance 1070 can be determined because the intensity of the received light signal varies depending on whether or not the specific substance 1070 is present in the clothes of the person 1060.

図14は、周波数がテラヘルツの光を受信して撮像するテラヘルツカメラ1100を示している。テラヘルツカメラ1100は、筐体1110にスリット1120とレンズ1130を有する。   FIG. 14 shows a terahertz camera 1100 that receives and images light having a frequency of terahertz. The terahertz camera 1100 includes a slit 1120 and a lens 1130 in a housing 1110.

図15に示すように、筐体1110内には、テラヘルツ光源1200と、光源駆動回路1210とが設けられ、スリット1120を介して対象物に向けてテラヘルツ光を出射する。   As shown in FIG. 15, a terahertz light source 1200 and a light source driving circuit 1210 are provided in the housing 1110, and emits terahertz light toward an object through a slit 1120.

対象物からの反射光はレンズ1130にて集光され、上述した実施形態に係るセンサーデバイス(焦電型光検出装置)1220にて検出される。センサーデバイス1220からのデジタル信号は、演算処理装置1230にて演算処理され、描画処理回路1240で描画処理されて、記憶装置1250に記憶され、あるいは表示装置1260に表示される。   The reflected light from the object is collected by the lens 1130 and detected by the sensor device (pyroelectric detection device) 1220 according to the above-described embodiment. A digital signal from the sensor device 1220 is subjected to arithmetic processing by the arithmetic processing device 1230, drawn by the drawing processing circuit 1240, stored in the storage device 1250, or displayed on the display device 1260.

テラヘルツカメラの用途は様々であり、上述した以外の分野例えば薬剤検査の分野では、製薬時には決勝投薬多形の混入、薬効成分の偏り、空洞または異物の有無が検査される。調剤時には、薬の種類や分量のチェックや異物混合が検査される。投薬時には、投薬すべき薬剤の種類や成分が正しいかがチェックされる。この他、テラヘルツカメラを各種工場ラインに組み込めば、製品の全数チェックが可能となる。   Applications of the terahertz camera are various, and in fields other than those described above, for example, in the field of drug inspection, the pharmaceutical is inspected for the inclusion of the final dosage polymorph, the bias of the medicinal component, the presence of cavities or foreign substances. At the time of dispensing, the type and amount of medicine and foreign matter mixing are inspected. At the time of medication, it is checked whether the type and components of the medication to be administered are correct. In addition, if terahertz cameras are incorporated into various factory lines, it will be possible to check the total number of products.

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは、当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(高電位電源ノード、低電位電源ノード等)と共に記載された用語(VCCノード、GNDノード)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また検出回路、センサーデバイス、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。   Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. . Accordingly, all such modifications are intended to be included in the scope of the present invention. For example, in the specification or drawings, terms (VCC node, GND node) described together with different terms (high potential power supply node, low potential power supply node, etc.) in a broader sense or the same meaning at least once It can also be replaced with the different terminology. Further, the configurations and operations of the detection circuit, sensor device, and electronic device are not limited to those described in this embodiment, and various modifications can be made.

TP1 第1のP型トランジスター、
TP2、TPC0〜TPCn 第2のP型トランジスター、
TP3 第3のP型トランジスター、
TP4 第4のP型トランジスター、
CP 容量、RP、R 抵抗、SD 検出信号、VQ 出力電圧、
ND 検出信号のノード、NQ 検出回路の出力ノード、
NR 基準電圧生成回路の出力ノード、WL0〜WLm 行線、
DL0〜DLn 列線、
10 焦電素子、15 ソースフォロワー回路、20 画素回路、
30 基準電圧生成回路、40 電流源回路、
100 センサーアレイ、110 行選択回路、120 読み出し回路、
130 A/D変換部、150 制御回路
TP1 first P-type transistor,
TP2, TPC0 to TPCn Second P-type transistor,
TP3 Third P-type transistor,
TP4 Fourth P-type transistor,
CP capacity, RP, R resistance, SD detection signal, VQ output voltage,
ND detection signal node, NQ detection circuit output node,
NR reference voltage generation circuit output node, WL0 to WLm row lines,
DL0 to DLn column lines,
10 pyroelectric elements, 15 source follower circuit, 20 pixel circuit,
30 reference voltage generation circuit, 40 current source circuit,
100 sensor array, 110 row selection circuit, 120 readout circuit,
130 A / D converter, 150 control circuit

Claims (16)

焦電素子と、
検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第1のP型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第2のP型トランジスターと、
を有し、
前記高電位電源ノードの電圧をVccとし、前記低電位電源ノードの電圧をGNDとしたとき、前記基準電圧はVcc/2に設定されることを特徴とする検出回路。
A pyroelectric element;
A first P-type transistor provided between an output node of the detection circuit and a low-potential power supply node, wherein a detection signal from the pyroelectric element is input to a gate;
A second P-type transistor provided between a high-potential power supply node and the output node and having a gate set to a reference voltage;
Have
2. A detection circuit according to claim 1, wherein the reference voltage is set to Vcc / 2 when the voltage of the high potential power supply node is Vcc and the voltage of the low potential power supply node is GND.
請求項1において、
前記出力ノードの電圧と、前記基準電圧Vcc/2とが入力されて差動増幅する差動増幅回路をさらに有することを特徴とする検出回路。
In claim 1,
A detection circuit further comprising a differential amplifier circuit for differentially amplifying the voltage of the output node and the reference voltage Vcc / 2.
請求項1または2において、
前記出力ノードを前記第2のP型トランジスターのゲートに接続することを特徴とする検出回路。
In claim 1 or 2,
A detection circuit, wherein the output node is connected to a gate of the second P-type transistor.
請求項1または2において、
前記基準電圧を発生する基準電圧生成回路をさらに有し、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第3のP型トランジスターと第4のP型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第3のP型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第4のP型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第3のP型トランジスターは、前記低電源ノードがゲートに接続され、
前記第4のP型トランジスターは、前記基準電圧発生回路の出力ノードがゲートに接続されることを特徴とする検出回路。
In claim 1 or 2,
A reference voltage generating circuit for generating the reference voltage;
The reference voltage generation circuit includes a third P-type transistor and a fourth P-type transistor connected in series between the high-potential power supply node and the low-potential power supply node,
A connection node between the source of the third P-type transistor with the low-potential power supply node connected to the drain and the drain of the fourth P-type transistor with the high-potential power supply node connected to the source is the reference The output node of the voltage generator circuit,
In the third P-type transistor, the low power supply node is connected to a gate,
In the fourth P-type transistor, an output node of the reference voltage generation circuit is connected to a gate.
焦電素子と、
検出回路の出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第1のP型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第2のP型トランジスターと、
前記基準電圧を生成する基準電圧発生回路と、
を有し、
前記基準電圧生成回路は、前記高電位電源ノードと前記低電位電源ノードとの間に直列接続された第3のP型トランジスターと第4のP型トランジスターとを有し、
前記低電位電源ノードがドレインに接続された前記第3のP型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第4のP型トランジスターのドレインとの接続ノードが、前記基準電圧発生回路の出力ノードとされ、
前記第3のP型トランジスターは、前記低電源ノードがゲートに接続され、
前記第4のP型トランジスターは、前記基準電圧発生回路の出力ノードがゲートに接続されることを特徴とする検出回路。
A pyroelectric element;
A first P-type transistor provided between an output node of the detection circuit and a low-potential power supply node, wherein a detection signal from the pyroelectric element is input to a gate;
A second P-type transistor provided between a high-potential power supply node and the output node and having a gate set to a reference voltage;
A reference voltage generating circuit for generating the reference voltage;
Have
The reference voltage generation circuit includes a third P-type transistor and a fourth P-type transistor connected in series between the high-potential power supply node and the low-potential power supply node,
A connection node between the source of the third P-type transistor with the low-potential power supply node connected to the drain and the drain of the fourth P-type transistor with the high-potential power supply node connected to the source is the reference The output node of the voltage generator circuit,
In the third P-type transistor, the low power supply node is connected to a gate,
In the fourth P-type transistor, an output node of the reference voltage generation circuit is connected to a gate.
請求項4または5において、
前記第1のP型トランジスターの基板電位は、前記第1のP型トランジスターのソースの電位に設定され、
前記第2のP型トランジスターの基板電位は、前記第2のP型トランジスターのソースの電位に設定されることを特徴とする検出回路。
In claim 4 or 5,
The substrate potential of the first P-type transistor is set to the source potential of the first P-type transistor,
A detection circuit, wherein a substrate potential of the second P-type transistor is set to a source potential of the second P-type transistor.
請求項4または5において、
前記第1のP型トランジスターの基板電位は、前記基準電圧発生回路の出力ノードの電位に設定され、
前記第2のP型トランジスターの基板電位は、前記第2のP型トランジスターのソースの電位に設定されることを特徴とする検出回路。
In claim 4 or 5,
The substrate potential of the first P-type transistor is set to the potential of the output node of the reference voltage generation circuit,
A detection circuit, wherein a substrate potential of the second P-type transistor is set to a source potential of the second P-type transistor.
請求項4乃至7のいずれかにおいて、
前記基準電圧発生回路は、他の焦電素子の検出回路との間で共用されることを特徴とする検出回路。
In any of claims 4 to 7,
2. The detection circuit according to claim 1, wherein the reference voltage generation circuit is shared with a detection circuit of another pyroelectric element.
焦電素子と、
高電位電源ノードと低電位電源ノードとの間に直列接続された第1のP型トランジスターと第2のP型トランジスターと、
を有する検出回路であって、
前記低電位電源ノードがドレインに接続された前記第1のP型トランジスターのソースと、前記高電位電源ノードがソースに接続された前記第2のP型トランジスターのドレインとの接続ノードが、前記検出回路の出力ノードとされ、
前記第1のP型トランジスターは、前記焦電素子からの検出信号がゲートに入力され、
前記第2のP型トランジスターは、前記検出回路の出力ノードがゲートに接続されることを特徴とする検出回路。
A pyroelectric element;
A first P-type transistor and a second P-type transistor connected in series between a high potential power supply node and a low potential power supply node;
A detection circuit comprising:
A connection node between the source of the first P-type transistor with the low-potential power supply node connected to the drain and the drain of the second P-type transistor with the high-potential power supply node connected to the source is the detection The output node of the circuit,
In the first P-type transistor, a detection signal from the pyroelectric element is input to a gate,
In the detection circuit, the second P-type transistor has an output node of the detection circuit connected to a gate.
請求項9において、
前記第1のP型トランジスターの基板電位は、前記第1のP型トランジスターのソースの電位に設定され、
前記第2のP型トランジスターの基板電位は、前記第2のP型トランジスターのソースの電位に設定されることを特徴とする検出回路。
In claim 9,
The substrate potential of the first P-type transistor is set to the source potential of the first P-type transistor,
A detection circuit, wherein a substrate potential of the second P-type transistor is set to a source potential of the second P-type transistor.
請求項1乃至10のいずれかの検出回路を含むことを特徴とするセンサーデバイス。   A sensor device comprising the detection circuit according to claim 1. 複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
1又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記1又は複数の列線に接続される読み出し回路と、
を含み、
前記複数のセンサーセルの各センサーセルは、
焦電素子と、
前記各センサーセルに対応する対応列線への出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第1のP型トランジスターと、
高電位電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第2のP型トランジスターと、
を含み、
前記高電位電源ノードの電圧をVccとし、前記低電位電源ノードの電圧をGNDとしたとき、前記基準電圧はVcc/2に設定されることを特徴とするセンサーデバイス。
A sensor array in which a plurality of sensor cells are arranged;
Multiple row lines,
One or more column lines;
A row selection circuit connected to the plurality of row lines;
A readout circuit connected to the one or more column lines;
Including
Each sensor cell of the plurality of sensor cells is
A pyroelectric element;
A first P-type transistor provided between an output node to a corresponding column line corresponding to each sensor cell and a low-potential power supply node, and a detection signal from the pyroelectric element is input to a gate;
A second P-type transistor provided between a high-potential power supply node and the output node and having a gate set to a reference voltage;
Including
The sensor device according to claim 1, wherein the reference voltage is set to Vcc / 2 when the voltage of the high potential power supply node is Vcc and the voltage of the low potential power supply node is GND.
複数のセンサーセルが配列されるセンサーアレイと、
複数の行線と、
1又は複数の列線と、
前記複数の行線に接続される行選択回路と、
前記1又は複数の列線に接続される読み出し回路と、
前記1又は複数の列線に接続される電流源回路と、
を含み、
前記複数のセンサーセルの各センサーセルは、
焦電素子と、
前記各センサーセルに対応する対応列線への出力ノードと低電位電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第1のP型トランジスターとを含み、
前記電流源回路は、
高電位電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第2のP型トランジスターを含み、
前記高電位電源ノードの電圧をVccとし、前記低電位電源ノードの電圧をGNDとしたとき、前記基準電圧はVcc/2に設定されることを特徴とするセンサーデバイス。
A sensor array in which a plurality of sensor cells are arranged;
Multiple row lines,
One or more column lines;
A row selection circuit connected to the plurality of row lines;
A readout circuit connected to the one or more column lines;
A current source circuit connected to the one or more column lines;
Including
Each sensor cell of the plurality of sensor cells is
A pyroelectric element;
A first P-type transistor provided between an output node to a corresponding column line corresponding to each sensor cell and a low-potential power supply node, and a detection signal from the pyroelectric element is input to a gate;
The current source circuit is:
A second P-type transistor provided between a high potential power supply node and the corresponding column line, having a gate set to a reference voltage, and supplying a current to each sensor cell via the corresponding column line;
The sensor device according to claim 1, wherein the reference voltage is set to Vcc / 2 when the voltage of the high potential power supply node is Vcc and the voltage of the low potential power supply node is GND.
請求項12又は13において、
前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、
前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されることを特徴とするセンサーデバイス。
In claim 12 or 13,
Each sensor cell includes a row selection transistor provided between the output node and the corresponding column line, and a corresponding row line corresponding to each sensor cell is connected to a gate;
Each sensor cell of a plurality of sensor cells provided corresponding to the corresponding column line is connected to the corresponding column line via the row selection transistor.
請求項1乃至10のいずれかに記載の検出回路を含むことを特徴とする電子機器。   An electronic device comprising the detection circuit according to claim 1. 請求項11乃至14のいずれかに記載のセンサーデバイスを含むことを特徴とする電子機器。   An electronic device comprising the sensor device according to claim 11.
JP2012009693A 2012-01-20 2012-01-20 Detection circuit, sensor device, and electronic apparatus Pending JP2013148488A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012009693A JP2013148488A (en) 2012-01-20 2012-01-20 Detection circuit, sensor device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012009693A JP2013148488A (en) 2012-01-20 2012-01-20 Detection circuit, sensor device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013148488A true JP2013148488A (en) 2013-08-01

Family

ID=49046109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012009693A Pending JP2013148488A (en) 2012-01-20 2012-01-20 Detection circuit, sensor device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013148488A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804032B2 (en) 2014-09-04 2017-10-31 Seiko Epson Corporation Detecting device and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804032B2 (en) 2014-09-04 2017-10-31 Seiko Epson Corporation Detecting device and electronic apparatus

Similar Documents

Publication Publication Date Title
US9222839B2 (en) Detection circuit, sensor device and electronic apparatus
US7700919B2 (en) Device for detecting electromagnetic radiation, especially infrared radiation
JP5760406B2 (en) Detection circuit, sensor device and electronic device
US10345458B2 (en) X-ray sensor and pixel circuit of X-ray sensor
TW201310006A (en) Sensing device and sensing method
JP5747498B2 (en) Sensor device and electronic equipment
TWI480526B (en) Infrared detection circuit, sensor device, and electronic instrument
JP6483150B2 (en) Radiation detector
JP5533638B2 (en) Detection apparatus, sensor device, and electronic apparatus
JP5578045B2 (en) Detection apparatus, sensor device, and electronic apparatus
JP2011174919A (en) Detection circuit for thermal sensor, thermal sensor device, and electronic device
US9146160B2 (en) Sensor device and electronic apparatus
JP5264418B2 (en) Thermal infrared detector
JP2013148488A (en) Detection circuit, sensor device, and electronic apparatus
JP2013217824A (en) Terahertz camera and electronic apparatus
Bonholzer et al. First tests of large prototype DEPFET detectors for ATHENA's wide field imager
JP2012134415A (en) Detector, sensor device and electronic apparatus
JP6513378B2 (en) Radiation detector
JP6003179B2 (en) Terahertz camera, sensor device, and electronic device
JP2012251776A (en) Detection device, sensor device, and electronic apparatus
JP2013174501A (en) Detection circuit, sensor device and electronic apparatus