JP2013145831A - Diode, semiconductor module and power circuit - Google Patents

Diode, semiconductor module and power circuit Download PDF

Info

Publication number
JP2013145831A
JP2013145831A JP2012006157A JP2012006157A JP2013145831A JP 2013145831 A JP2013145831 A JP 2013145831A JP 2012006157 A JP2012006157 A JP 2012006157A JP 2012006157 A JP2012006157 A JP 2012006157A JP 2013145831 A JP2013145831 A JP 2013145831A
Authority
JP
Japan
Prior art keywords
region
semiconductor
main surface
diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012006157A
Other languages
Japanese (ja)
Other versions
JP5993150B2 (en
Inventor
Masaki Inada
正樹 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP2012006157A priority Critical patent/JP5993150B2/en
Publication of JP2013145831A publication Critical patent/JP2013145831A/en
Application granted granted Critical
Publication of JP5993150B2 publication Critical patent/JP5993150B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a diode which can inhibit a surge voltage and an EMI noise; and provide a power circuit which operates at high speed and with low loss while achieving downsizing by using the diode.SOLUTION: In a diode, a capacitor structure area in which a dielectric is included is formed in a rectifier area of the diode. A low-concentration player is formed under the dielectric so as to exhibit characteristics in which capacity of a capacitor becomes lower with the increase of a voltage when a low-voltage is applied and exhibit characteristics in which capacity degradation of the capacitor is saturated when a high-voltage such as a power source voltage is applied. A ratio between an area of a capacitor structure region and an area of a rectifier region and a thickness of a dielectric film are adjusted so as to obtain predetermined characteristics.

Description

本発明は、サージ電圧の抑制、EMIノイズの抑制をすることができ、電源回路上でスナバ回路、フィルタ回路の外部回路を簡易化、あるいは無用化し、スナバ損失を低減して省エネルギー化するとともに、高速動作化可能なダイオードおよび、当該ダイオードが使用される電源回路に関する。   The present invention can suppress surge voltage and EMI noise, simplify or eliminate the snubber circuit and external circuit of the filter circuit on the power supply circuit, reduce the snubber loss, and save energy. The present invention relates to a diode capable of high-speed operation and a power supply circuit using the diode.

近年、エネルギー安定供給、CO等の温暖化ガスに起因する地球温暖化への対応といった地球規模の喫緊の問題に対して、経済産業省から再生可能エネルギー特別措置法が国会に提出されており、2011年8月に日本国の国会にて可決されている。これに伴い、従来コスト高で市場への普及が難しかった太陽光、風力、水力、バイオマス、地熱、太陽熱といった分散型電源の普及が促進される事が日本国では期待されている。 Recently, stable energy supply for urgent problems on a global scale, such as response to global warming due to greenhouse gases such as CO 2, and renewable energy Special Measures Law METI is submitted to the Diet , Passed in August 2011 by the Japanese Diet. Along with this, it is expected in Japan that the spread of distributed power sources such as sunlight, wind power, hydropower, biomass, geothermal heat, and solar heat, which has been difficult to spread in the market due to high cost, is promoted.

一方、米国に於いても、同じ様にグリーン・ニューディール政策によって分散型電源の普及が期待されつつある。これらの太陽電池、風力発電といった分散型電源が電力系統に大量に導入される傾向にあるため、生産した電力を調整する電力変換器、それに使用される電源回路の需要は必然と高まる。再生可能エネルギーで生産した電力を高効率に変換して使用する事は、エネルギー政策上極めて重要な課題となっている。   On the other hand, in the United States, the spread of distributed power sources is also expected due to the Green New Deal policy. Since distributed power sources such as these solar cells and wind power generation tend to be introduced in large quantities into the power system, the demand for power converters for adjusting the produced power and power supply circuits used for it inevitably increases. The conversion of electric power produced from renewable energy to high efficiency is an extremely important issue in energy policy.

分散型電源を市場に定着させるためには、省エネルギー化の観点から、電源回路を構成するMOSFET、IGBT、ダイオードといった能動素子に導通損失の低減が求められる他、電力変換器のダウンサイジングの観点から、電源回路を高速動作させ、キャパシタンス、インダクタンス、抵抗といった受動素子を小型化、電力損失を削減し冷却機構を小型化する事が求められている。   In order to establish the distributed power supply in the market, from the viewpoint of energy saving, active elements such as MOSFETs, IGBTs, and diodes constituting the power supply circuit are required to reduce conduction loss, and from the viewpoint of downsizing of the power converter. Therefore, it is required to operate the power supply circuit at high speed, downsize passive elements such as capacitance, inductance, and resistance, reduce power loss, and downsize the cooling mechanism.

また分散型電源の市場への浸透と同時に、ワイヤレス給電を用いる電子機器或いは電気自動車が増加する傾向にある。この様な電子機器は高周波出力が高いため、用いられる電子部品、特にダイオードを含む半導体素子にはEMC(電磁両立性)が求められている。   At the same time as the spread of the distributed power source into the market, electronic devices or electric vehicles using wireless power supply tend to increase. Since such an electronic device has a high high-frequency output, EMC (electromagnetic compatibility) is required for electronic components used, particularly semiconductor elements including diodes.

ダイオードに於いては、電源回路を高速動作させて小型化するために、600V以上の耐圧の高い領域での動作に於いて、炭化珪素(シリコンカーバイド)や窒化ガリウム(ガリウムナイトライド)、ダイヤモンド等のワイドギャップ半導体を用いたSBDといった能動素子が開発されている段階にある。これらの素子が高速動作する作用は、PNダイオードがバイポーラで動作する事に対して、SBDはモノポーラで動作する事で説明される。この様に能動素子の一つであるダイオードは、電源回路に於いては重要な構成部品の一つとなっており、DC−DCコンバータ、AC−DCコンバータの整流、IGBT素子の転流の用途に使用されている。   For diodes, silicon carbide, gallium nitride, gallium nitride, etc. in operation in a high withstand voltage region of 600 V or higher in order to reduce the size of the power supply circuit by operating at high speed. Active devices such as SBDs using wide-gap semiconductors are being developed. The effect that these elements operate at high speed is explained by the fact that the SBD operates monopolarly, whereas the PN diode operates bipolar. As described above, the diode, which is one of the active elements, is one of the important components in the power supply circuit, and is used for rectification of DC-DC converters, AC-DC converters, and commutation of IGBT elements. It is used.

電源回路に於いては先述した通り高速動作させると、回路上の消費電力の低損失化、電源回路を含む電力変換器の小型化をする事ができる。しかしながら、電源回路を小型化した上で高速動作させると、高いdi/dt,dv/dtと回路上に寄生するインダクタンスによって次の様な2つの問題点がでてくる。   When the power supply circuit is operated at a high speed as described above, the power consumption on the circuit can be reduced and the power converter including the power supply circuit can be downsized. However, when the power supply circuit is miniaturized and operated at high speed, the following two problems arise due to high di / dt and dv / dt and the parasitic inductance on the circuit.

第1の問題点として、高いdi/dtと寄生インダクタンスの積によって算出される高いサージ電圧が発生し、ダイオード素子に電源電圧以上、更には逆阻止電圧の定格以上の電圧が印加され、素子の破壊の原因となる事がある。   As a first problem, a high surge voltage calculated by the product of high di / dt and parasitic inductance is generated, and a voltage higher than the power supply voltage and further higher than the reverse blocking voltage rating is applied to the diode element. May cause destruction.

第2の問題点として、回路の過密化や信号の高周波化のため、微弱な電磁ノイズがダイオードより発生する。特にダイオードのオフ動作時にハードリカバリするために寄生インダクタンスとキャパシタンスがLC共振し、高調波のEMI(電磁障害)ノイズがダイオード素子から発生する。このノイズは、電力損失の増大、周辺回路の誤動作の原因となる。   As a second problem, weak electromagnetic noise is generated from the diode due to circuit overcrowding and signal high frequency. In particular, in order to perform hard recovery during the OFF operation of the diode, parasitic inductance and capacitance undergo LC resonance, and harmonic EMI (electromagnetic interference) noise is generated from the diode element. This noise causes an increase in power loss and malfunction of peripheral circuits.

電源回路を用いる電力変換器は、ダウンサイジングと高効率化を達成させるため、各電子部品の欠点を補完しながら回路トポロジーを改善するという傾向にある。しかしながら、ダイオードを一とするEMIノイズ源となる電子部品の数は増加して必然と電子部品の密度も高くなるため、電子部品からのEMIノイズの削減が理想である。   Power converters using power supply circuits tend to improve circuit topology while complementing the drawbacks of each electronic component in order to achieve downsizing and higher efficiency. However, since the number of electronic components that serve as EMI noise sources with a single diode increases and the density of electronic components inevitably increases, it is ideal to reduce EMI noise from the electronic components.

また一例として、50Hz/60Hzの商用電源の整流回路においての、ブリッジ整流器に用いられている一般整流ダイオードに於いてもEMI(電磁障害)ノイズが観測されている。電気機器の小型化が急速に進んできている昨今では、EMIノイズ対策は電子部品レベルで対応していく事が必要になっている。
これらの2点について、従来技術では次の様な改善を当業者等は試みてきた。
As an example, EMI (electromagnetic interference) noise is also observed in a general rectifier diode used in a bridge rectifier in a rectifier circuit of a commercial power supply of 50 Hz / 60 Hz. In recent years, when the miniaturization of electrical equipment is progressing rapidly, it is necessary to cope with EMI noise countermeasures at the electronic component level.
With respect to these two points, those skilled in the art have attempted the following improvements in the prior art.

第1の問題点であるサージ電圧の発生の問題については、例えば特許文献1に、ダイオードのドリフト層の濃度プロファイルを接合から浅い領域では薄く、深い領域では濃くする技術が開示されている。これにより、ダイオードに逆方向電圧が印加されて空乏層が延伸する過程で、空乏層が延伸する速度は、濃度が薄い領域では速く、濃い領域では遅くなる。その結果、di/dtは、逆方向電圧が低い領域では早く、逆方向電圧が高い領域では遅くなる。サージ電圧は、di/dtに比例するため、その値が小さくなる。この様な濃度プロファイルを用いて、サージ電圧を抑制するという作用効果を奏する事を特許文献1では開示している。   Regarding the problem of surge voltage generation, which is the first problem, for example, Patent Document 1 discloses a technique for reducing the concentration profile of the drift layer of a diode in a region shallow from the junction and increasing it in a deep region. As a result, in the process in which the reverse voltage is applied to the diode and the depletion layer extends, the speed at which the depletion layer extends is high in the low concentration region and slow in the high concentration region. As a result, di / dt is early in the region where the reverse voltage is low and is slow in the region where the reverse voltage is high. Since the surge voltage is proportional to di / dt, its value becomes small. Patent Document 1 discloses that there is an effect of suppressing a surge voltage using such a concentration profile.

また、サージ電圧を抑制する技術として電源回路にスナバ回路を備える手段、寄生インダクタンスを低減する手段等があるが、これらは周知の技術として認知されていた。例えば、半導体装置でスナバ回路を作成した技術が特許文献2に開示されている。特許文献2は、半導体装置の1チップ上にダイオード領域とスナバ領域を作りこみ、等価的にダイオードとスナバ回路を並列に結合したダイオードを開示している。   Further, as a technique for suppressing a surge voltage, there are means for providing a snubber circuit in a power supply circuit, means for reducing parasitic inductance, and the like, which have been recognized as well-known techniques. For example, Patent Document 2 discloses a technique for creating a snubber circuit using a semiconductor device. Patent Document 2 discloses a diode in which a diode region and a snubber region are formed on one chip of a semiconductor device and equivalently a diode and a snubber circuit are coupled in parallel.

また問題点2を解決する手段として、電源回路のダイオードに対して並列に例えばセラミックスコンデンサ等のキャパシタンスのフィルタ回路を設置するとノイズを解消する事ができる事も当業者に於いて周知の技術である。   Further, as a means for solving the problem 2, it is a well-known technique in the art that noise can be eliminated by installing a filter circuit having a capacitance such as a ceramic capacitor in parallel with the diode of the power supply circuit. .

特開2008−251679号公報JP 2008-251679 A 特開2010−206109号公報JP 2010-206109 A

以上に述べてきた様に、従来技術において、ダイオードを高速動作させた際のサージ電圧の抑制、EMIノイズの抑制という課題を解決し、更には電源回路上に於ける部品点数の削減といった課題を解決してきているが、依然、次の様な問題点が電源回路及びダイオードに内在している。   As described above, the conventional technology solves the problems of suppressing the surge voltage and EMI noise when the diode is operated at high speed, and further reducing the number of components on the power supply circuit. Although it has been solved, the following problems still exist in the power supply circuit and the diode.

電源回路上でダイオードをオフするためには、ダイオードのオフするための電荷を充電させなければならないうえに、ダイオードに並列に配置されているコンデンサ、又はダイオードチップに集積化されたコンデンサを充電しなければならない。   In order to turn off the diode on the power supply circuit, a charge for turning off the diode must be charged, and a capacitor arranged in parallel with the diode or a capacitor integrated on the diode chip is charged. There must be.

このため、電源回路を高速化させる程、ダイオードオフ時間が、ダイオードのオフさせるための充電時間よりもコンデンサを充電するための時間に律速されてしまう。   For this reason, the higher the speed of the power supply circuit, the more the diode off time is limited to the time for charging the capacitor than the charging time for turning off the diode.

つまり、ダイオード単体で高速動作を実現する事ができても、回路に組み込んだ段階ではスナバ回路のキャパシタンスが起因して高速動作できないという問題点がある。
また、高速で電源回路を動作させると、単位時間当たりのオンオフする回数が増える事になり、これによって、コンデンサで消費する電力が増加する。
That is, there is a problem that even if the diode can realize high-speed operation, it cannot be operated at high speed due to the capacitance of the snubber circuit when it is incorporated in the circuit.
Further, when the power supply circuit is operated at a high speed, the number of times of turning on / off per unit time increases, thereby increasing the power consumed by the capacitor.

ダイオードの消費電力を抑えたとしても、コンデンサで消費する電力が大きくなる事になり、ダイオードの省エネルギー化の向上をコンデンサが打ち消してしまうという問題がある。   Even if the power consumption of the diode is suppressed, the power consumed by the capacitor increases, and there is a problem that the capacitor cancels the improvement in energy saving of the diode.

即ち、スナバ回路を入れ、高速動作をする事によって、電源回路は消費電力を増加させてしまうという課題がある。この様な、回路の高速動作の阻害、スナバ損失の増大といったデメリットがサージ電圧の解消とのトレードオフの関係で出てくる。   That is, there is a problem that the power supply circuit increases the power consumption by inserting a snubber circuit and operating at high speed. Such disadvantages of hindering the high-speed operation of the circuit and increasing the snubber loss appear in a trade-off relationship with the elimination of the surge voltage.

また、引用文献2の様に1チップ上の電気的にアイソレーションされた別々の領域にそれぞれダイオードとコンデンサを設けるという手法をとると、ダイオードのアノード電極パッドとコンデンサの電極パッドの間で配線の引き回しが必要になるため、寄生インダクタンスが発生し、ESL(等価直列インダクタンス)成分ができるため、コンデンサが高周波領域で作用しない。   Further, when a method of providing a diode and a capacitor in different electrically isolated regions on one chip as in the cited document 2, wiring between the anode electrode pad of the diode and the electrode pad of the capacitor is used. Since routing is required, parasitic inductance is generated and an ESL (equivalent series inductance) component is generated, so that the capacitor does not act in a high frequency region.

つまり、高速動作で電流波形を平滑する機能をしないという問題があり、全ての課題を一つの技術で解決する事ができなかった。また、高価であるチップ上に、ダイオード用の領域とスナバ回路用の領域の2つの領域を別々に配置する事になり、素子面積を大きくする必要があり、コストメリットがでない。更には、引用文献2の図19のグラフに示される様に、コンデンサ容量比を上げるとノイズが低減される代わりに過渡損失が増大するというトレードオフが現れている。   That is, there is a problem that the function of smoothing the current waveform at high speed is not performed, and all the problems cannot be solved by one technique. In addition, two regions, a diode region and a snubber circuit region, are separately arranged on an expensive chip, so that it is necessary to increase the element area and there is no cost merit. Furthermore, as shown in the graph of FIG. 19 of the cited document 2, there is a trade-off in which, when the capacitor capacitance ratio is increased, transient loss increases instead of reducing noise.

またEMIノイズを抑制するだけであるならば、ダイオード素子に於いてはソフトスイッチングするという手法もとられるが、高速動作ではない事とスイッチング損失の増大というデメリットが現れて、根本的な解決にならなかった。   If only EMI noise is to be suppressed, a method of soft switching in the diode element can be used, but the disadvantages of not being a high-speed operation and an increase in switching loss appear, and it will be a fundamental solution. There wasn't.

また更に、近年はSBDに於いて半導体基板にSiCを用いると高耐圧を実現できるが、高耐圧においての高速のオンオフによって、EMIノイズが顕著になってきている。   Furthermore, in recent years, when SiC is used for a semiconductor substrate in SBD, a high breakdown voltage can be realized, but EMI noise has become prominent due to high-speed on / off at a high breakdown voltage.

近年、電力変換器が小型化、つまり電源回路が小型化する傾向にあり、電源回路上で主回路と制御回路は近接している場合が多い。例えば、SiCを用いたFWD(フリーホイールダイオード)は、スイッチング素子であるIGBTと一緒にモールドされて、一つのモジュールとして電源回路の主回路に利用されている。制御回路としては、スイッチング素子を制御する回路であるドライブICが有り、比較的低電流で作動している。この様な状態であると、SiCのダイオードから放射されるEMIノイズによってドライブICが誤動作をし、結果的にIGBTを誤点弧させる事が有り、深刻な問題となる。   In recent years, power converters tend to be downsized, that is, power supply circuits are downsized, and the main circuit and the control circuit are often close to each other on the power supply circuit. For example, FWD (free wheel diode) using SiC is molded together with an IGBT which is a switching element and used as a main module of a power supply circuit as one module. As a control circuit, there is a drive IC which is a circuit for controlling a switching element, and it operates at a relatively low current. In such a state, the drive IC may malfunction due to EMI noise radiated from the SiC diode, resulting in erroneous ignition of the IGBT, which is a serious problem.

本発明は、前記問題点に着目してなされたもので、サージ電圧の抑制、EMIノイズの抑制をした上で、電源回路上でスナバ回路、フィルタ回路等の外部回路を簡易化、無用化し、高速動作化することができ、スナバ損失を低減して省エネルギー化するダイオード及び半導体モジュール及び電源回路を提供することを目的としている。   The present invention was made paying attention to the above problems, and after suppressing surge voltage and EMI noise, simplification and useless external circuits such as snubber circuits and filter circuits on the power supply circuit, An object of the present invention is to provide a diode, a semiconductor module, and a power supply circuit that can operate at high speed and reduce energy consumption by reducing snubber loss.

上記課題を達成するために、請求項1の発明は、
第1の主面および前記第1の主面に対向する第2の主面を有する半導体基板と、
第1の主面側に第1の金属であるアノード電極と、
第2の主面側に第2の金属であるカソード電極と、
前記第2の主面に面して前記半導体基板内に形成された高濃度である第1導電型の第1の半導体層と、
該第1の半導体層に面して第1の主面方向の該半導体基板内から第1の主面まで積層された低濃度の第1導電型である第2の半導体層と、
第1の主面から該第1の半導体層に形成させた電界を緩和するための終端構造を作成した略リング状である第1の構造領域と、
前記第1の構造領域の内側に形成されたアノード電極からカソード電極に負の電圧を印加すると空乏層が該第2の半導体層の中で該第1の主面側から該第2の主面側に伸張する事を特徴とした第2の構造領域と、
を備えたショットキバリアダイオードに於いて、
前記第2の構造領域中の該半導体基板内の該第2の半導体層に形成された第2導電型であり且つ該第2の半導体層中に位置する第3の半導体領域と、
前記第2の構造領域中で少なくとも該第3の半導体領域の外縁の一部を囲む様に位置し第2導電型のドーパント濃度が該第3の半導体領域より濃く深さが該第3の半導体領域より深く且つ該第2半導体層中に位置する第4の半導体領域と、
前記第3の半導体領域と該第3の半導体領域を取り囲む該第4の半導体領域の内縁で囲まれる領域と内縁を含む部分の前記第1の主面上と前記第1の金属との間に介在する第1の誘電体と、で構成されたキャパシタとして機能する第3の構造領域を具備したことを特徴とするダイオードである。
In order to achieve the above object, the invention of claim 1
A semiconductor substrate having a first main surface and a second main surface opposite to the first main surface;
An anode electrode which is a first metal on the first main surface side;
A cathode electrode which is a second metal on the second main surface side;
A first semiconductor layer of a first conductivity type having a high concentration and formed in the semiconductor substrate facing the second main surface;
A second semiconductor layer having a low concentration of the first conductivity type, which is laminated from the semiconductor substrate in the first main surface direction to the first main surface facing the first semiconductor layer;
A first structure region having a substantially ring shape in which a termination structure for relaxing an electric field formed in the first semiconductor layer from the first main surface is formed;
When a negative voltage is applied from the anode electrode formed inside the first structure region to the cathode electrode, a depletion layer is formed on the second main surface from the first main surface side in the second semiconductor layer. A second structural region characterized by extending to the side;
In a Schottky barrier diode with
A third semiconductor region of a second conductivity type formed in the second semiconductor layer in the semiconductor substrate in the second structure region and located in the second semiconductor layer;
The third semiconductor is located in the second structure region so as to surround at least a part of the outer edge of the third semiconductor region, and has a second conductivity type dopant concentration deeper than the third semiconductor region and a depth of the third semiconductor region. A fourth semiconductor region deeper than the region and located in the second semiconductor layer;
The region surrounded by the inner edge of the third semiconductor region and the fourth semiconductor region surrounding the third semiconductor region and the portion including the inner edge between the first main surface and the first metal. A diode comprising a third structure region functioning as a capacitor composed of an intervening first dielectric.

請求項2の発明は、
第1の主面および前記第1の主面に対向する第2の主面を有する半導体基板と、
第1の主面側に第1の金属であるアノード電極と、
第2の主面側に第2の金属であるカソード電極と、
前記第2の主面に面して前記半導体基板内に形成された高濃度である第1導電型の第1の半導体層と、
該第1の半導体層に面して第1の主面方向の該半導体基板内から第1の主面まで積層された低濃度の第1導電型である第2の半導体層と、
第1の主面から該第1の半導体層に形成させた電界を緩和するための終端構造を作成した略リング状である第1の構造領域と、
前記第1の構造領域の内側に形成されたアノード電極からカソード電極に負の電圧を印加すると空乏層が該第2の半導体層の中で該第1の主面側から該第2の主面側に伸張する事を特徴とした第2の構造領域と、
を備えたショットキバリアダイオードに於いて、
前記第2の構造領域中の該半導体基板内の該第2の半導体層に形成された第2導電型であり且つ該第2の半導体層中に位置する第3の半導体領域と、
前記第2の構造領域中で少なくとも該第3の半導体領域の外縁の一部を囲む様に位置し第2導電型のドーパント濃度が該第3の半導体領域より濃く深さが該第3の半導体領域より深く且つ該第2の半導体層中に位置する第4の半導体領域と、
前記第3の半導体領域と該第3の半導体領域を取り囲む該第4の半導体領域の内縁で囲まれる領域と内縁を含む部分の前記第1の主面上と前記第1の金属との間に介在する第1の誘電体と、で構成された第3の構造領域、
を具備し、
{(1−α)/α}×(ε1/ε2)×E<V/Tox<Eox
α<0.9
α=S1/S2
S1=第4の半導体領域の内縁で囲まれる領域の面積
S2=第2の構造領域の面積
α:第2の構造領域中の第3の半導体領域の面積の比率
ε1:半導体基板材料の誘電率
ε2:第1の誘電体膜の誘電率
Tox:第1の誘電体膜の膜厚
:半導体基板材料の絶縁破壊電界強度
ox:第1の誘電体膜の絶縁破壊電界強度
:ダイオードのブレークダウン電圧
を満たす事を特徴とするダイオードである。
The invention of claim 2
A semiconductor substrate having a first main surface and a second main surface opposite to the first main surface;
An anode electrode which is a first metal on the first main surface side;
A cathode electrode which is a second metal on the second main surface side;
A first semiconductor layer of a first conductivity type having a high concentration and formed in the semiconductor substrate facing the second main surface;
A second semiconductor layer having a low concentration of the first conductivity type, which is laminated from the semiconductor substrate in the first main surface direction to the first main surface facing the first semiconductor layer;
A first structure region having a substantially ring shape in which a termination structure for relaxing an electric field formed in the first semiconductor layer from the first main surface is formed;
When a negative voltage is applied from the anode electrode formed inside the first structure region to the cathode electrode, a depletion layer is formed on the second main surface from the first main surface side in the second semiconductor layer. A second structural region characterized by extending to the side;
In a Schottky barrier diode with
A third semiconductor region of a second conductivity type formed in the second semiconductor layer in the semiconductor substrate in the second structure region and located in the second semiconductor layer;
The third semiconductor is located in the second structure region so as to surround at least a part of the outer edge of the third semiconductor region, and has a second conductivity type dopant concentration deeper than the third semiconductor region and a depth of the third semiconductor region. A fourth semiconductor region deeper than the region and located in the second semiconductor layer;
The region surrounded by the inner edge of the third semiconductor region and the fourth semiconductor region surrounding the third semiconductor region and the portion including the inner edge between the first main surface and the first metal. A third structural region composed of an intervening first dielectric,
Comprising
{(1-α) / α} × (ε1 / ε2) × E B <V B / Tox <Eox
α <0.9
α = S1 / S2
S1 = area of the region surrounded by the inner edge of the fourth semiconductor region S2 = area of the second structure region α: ratio of the area of the third semiconductor region in the second structure region ε1: dielectric constant of the semiconductor substrate material ε2: dielectric constant Tox of the first dielectric film: film thickness E B of the first dielectric film: dielectric breakdown electric field strength E ox of the semiconductor substrate material: dielectric breakdown electric field strength V B of the first dielectric film: The diode satisfies the breakdown voltage of the diode.

これにより、ダイオード素子のオフ損失の低減、及びサージ電圧の抑制、EMIノイズの除去をした上で、ダイオード素子の高速動作、導通損失の低減を実現が可能になる。   As a result, it is possible to reduce the off-loss of the diode element, suppress the surge voltage, remove the EMI noise, and realize the high-speed operation of the diode element and the reduction of the conduction loss.

なお、第1の構造領域は、例えばガードリング(GR)、フィールドリミッティングリング(FLR)、トレンチ耐圧構造、フィールドプレート(FP)構造等の周知の終端構造を用いれば良い。
又、第2の構造領域は、例えばSBD、JBS、TMBS、の整流作用する領域の周知の構造を採用すれば良い。
更に、第1の誘電体は、例えばSiO2、Si3N4、TiBaO3等の周知の誘電体を用いれば良い。または、これらの積層構造を用いてもよい。
又、2つの異なる誘電体の積層構造を用いた際は一つの誘電体膜とみなし、全体の誘電体の誘電率、膜厚は次の様に換算する。
誘電体1の誘電率をε3、膜厚をt3とし、誘電体2の誘電率をε4、膜厚をt4とする。
ε2=ε3ε4(t3+t4)/(ε3t4+ε4t3)
Tox=t3+t4
又、3つの異なる誘電体の積層構造を用いた際は一つの誘電体膜とみなし、全体の誘電体の誘電率、膜厚は次の様に換算する。
誘電体1の誘電率をε3、膜厚をt3とし、誘電体2の誘電率をε4、膜厚をt4とし、誘電体3の誘電率をε5、膜厚をt5とする。
ε2=ε3ε4ε5(t3+t4+t5)/(ε3ε5t4+ε4ε5t3+ε3ε4t5)
Tox=t3+t4+t5
更に、半導体基板は、Si、SiC、GaNを適宜選択すれば良い。
For the first structure region, for example, a well-known termination structure such as a guard ring (GR), a field limiting ring (FLR), a trench breakdown voltage structure, or a field plate (FP) structure may be used.
For the second structure region, for example, a well-known structure of the region where the rectifying action of SBD, JBS, and TMBS is performed may be adopted.
Further, a known dielectric such as SiO2, Si3N4, TiBaO3, etc. may be used as the first dielectric. Alternatively, a stacked structure of these may be used.
When a laminated structure of two different dielectrics is used, it is regarded as one dielectric film, and the dielectric constant and film thickness of the whole dielectric are converted as follows.
The dielectric constant of the dielectric 1 is ε3, the film thickness is t3, the dielectric constant of the dielectric 2 is ε4, and the film thickness is t4.
ε2 = ε3ε4 (t3 + t4) / (ε3t4 + ε4t3)
Tox = t3 + t4
When a laminated structure of three different dielectrics is used, it is regarded as one dielectric film, and the dielectric constant and film thickness of the whole dielectric are converted as follows.
The dielectric constant of the dielectric 1 is ε3, the film thickness is t3, the dielectric constant of the dielectric 2 is ε4, the film thickness is t4, the dielectric constant of the dielectric 3 is ε5, and the film thickness is t5.
ε2 = ε3ε4ε5 (t3 + t4 + t5) / (ε3ε5t4 + ε4ε5t3 + ε3ε4t5)
Tox = t3 + t4 + t5
Furthermore, Si, SiC, and GaN may be appropriately selected as the semiconductor substrate.

更に請求項3に記載の発明は、請求項1または2に記載のダイオードに於いて、前記第3の構造領域の第1の主面から第2の主面に向かう深さ方向に対して、前記第3の半導体領域中で前記第2の半導体層の不純物量Nを領域中の前記半導体基板の深さ方向に対して積分した値が、前記第2の半導体層の前記第1の半導体層の不純物量Nを領域中の前記半導体基板の深さ方向に対して前記第4の半導体領域の底面に相当する深さから前記第1の半導体層の上面まで積分した値に対して、1/3倍以上0.9倍以下である事を特徴とする発明である。
これにより、特に電源電圧以上のサージ電圧を抑制した上で高速動作するダイオードを実現する。
Furthermore, the invention according to claim 3 is the diode according to claim 1 or 2, in the depth direction from the first main surface to the second main surface of the third structure region, integrated value with respect to the depth direction of the semiconductor substrate in a region with an impurity amount N a of the second semiconductor layer in said third semiconductor region, the first semiconductor of said second semiconductor layer against the integrated value from a depth corresponding amount of impurity N D of the layer to the bottom surface of the fourth semiconductor region in the depth direction of the semiconductor substrate in the region to an upper surface of said first semiconductor layer, The invention is characterized in that it is 1/3 to 0.9 times.
This realizes a diode that operates at a high speed while suppressing a surge voltage that is higher than the power supply voltage.

更に請求項4に記載の発明は、請求項1,2または3に記載のダイオードにおいて、ショットキバリアダイオードはユニポーラ動作する事を特徴とする。   Further, the invention described in claim 4 is characterized in that, in the diode described in claim 1, 2, or 3, the Schottky barrier diode performs a unipolar operation.

更に請求項5に記載の発明は、請求項1〜4に記載のダイオードに於いて、半導体基板は、シリコンカーバイドである事を特徴とするものである。
これにより、ダイオードの耐圧を高くできる事と高温で動作できる事の特長が実現する。
Furthermore, a fifth aspect of the present invention is the diode according to the first to fourth aspects, characterized in that the semiconductor substrate is silicon carbide.
This realizes the features that the withstand voltage of the diode can be increased and that it can operate at a high temperature.

更に請求項6に記載の発明は、半導体モジュールであって、請求項1〜5に記載したダイオードと、アノード電極、カソード電極から電気的に接続された外部端子と、を備えた半導体モジュールである事を特徴とする。   The invention described in claim 6 is a semiconductor module comprising the diode described in claims 1 to 5 and an external terminal electrically connected from the anode electrode and the cathode electrode. It is characterized by things.

例えば、全波整流用のブリッジダイオードモジュール、IGBTに逆並列に繋がれた転流ダイオードと一体化したIGBTモジュール、カソードコモンダイオードモジュール、アノードコモンダイオードモジュール、ダブラー型ダイオードモジュールである半導体モジュールに、前記記載したダイオードを使用すれば良い。
これにより、特に請求項6の半導体モジュールに位置的に近くに配置される(例えば、IGBTの制御回路)低電流で駆動する集積回路に対して誤動作を起こさせる可能性が低減する。
For example, a bridge diode module for full-wave rectification, an IGBT module integrated with a commutation diode connected in reverse parallel to the IGBT, a cathode common diode module, an anode common diode module, a semiconductor module which is a doubler diode module, The described diode may be used.
This reduces the possibility of malfunctioning in an integrated circuit that is driven with a low current (for example, an IGBT control circuit) that is particularly positioned close to the semiconductor module of claim 6.

更に請求項7に記載の発明は、電源回路であって、前記に記載した半導体モジュールを使用した事を特徴とする。
これにより、AC−DCコンバータ,DC−DCコンバータ,インバータの電源回路に前記半導体モジュールを使用し、スナバ回路、フィルタ回路といった回路を簡略化する事ができ、電源回路を小型化する事ができる。
Furthermore, the invention described in claim 7 is a power supply circuit, wherein the semiconductor module described above is used.
Accordingly, the semiconductor module can be used for the power circuit of the AC-DC converter, the DC-DC converter, and the inverter, circuits such as a snubber circuit and a filter circuit can be simplified, and the power circuit can be reduced in size.

前記本発明は次のように作用する。
ダイオードに逆電圧をかけると通常のドリフト層に濃度勾配がないSBDでは電圧の−1/2乗に比例して容量が低下していく。半導体基板のドーパントプロファイルを改善した基板を使用したSBD或いは他のダイオードに於いても、n−層の空乏層が逆電圧と伴に厚くなるため、容量の電圧変化は、低下していく傾向の特性を持つ。この特性は逆阻止電圧が印加されるまで続く。
実際に回路上で使用する際はダイオードを逆阻止電圧まで印加する事はなく、サージ電圧を見越して定格逆電圧はこれより低く設定されている。
The present invention operates as follows.
When a reverse voltage is applied to the diode, the capacitance decreases in proportion to the -1/2 power of the voltage in an SBD in which a normal drift layer has no concentration gradient. Even in an SBD or other diode using a substrate with an improved dopant profile of the semiconductor substrate, the depletion layer of the n-layer becomes thicker with the reverse voltage, so that the capacitance voltage change tends to decrease. Has characteristics. This characteristic continues until a reverse blocking voltage is applied.
When actually used on a circuit, the diode is not applied up to the reverse blocking voltage, and the rated reverse voltage is set lower than this in anticipation of the surge voltage.

ダイオードに設定した値の逆電圧を印加するとサージ電圧によって設定値の電圧をオーバーシュートする。電圧がオーバーシュートするとダイオードの容量は小さくなる。容量が小さくなると、高調波域にてLC共振をしやすくなる。電圧値が高い方向にシフトするためには、少ない電荷の充電で済むため、dv/dtが高くなる。電圧の振動過程で、電圧が低い側にシフトする際にはこれと逆の現象が起こり、振動が収束する作用をする。   When the reverse voltage of the set value is applied to the diode, the set value voltage is overshooted by the surge voltage. When the voltage overshoots, the capacitance of the diode decreases. When the capacity is reduced, LC resonance is easily performed in the harmonic region. In order to shift the voltage value in the higher direction, charging with a small amount of charge is required, so dv / dt increases. In the process of voltage oscillation, when the voltage shifts to the lower side, the opposite phenomenon occurs and the vibration converges.

本発明は、電圧容量特性に於いて、電圧が高電圧にシフトする際にも容量を大きくする事で、より早く電圧振動が収束する。特に電圧容量曲線に於いて容量が極小となる電圧値をサージ電圧値が超える場合に、この振動抑制効果が顕著になる。
この特性を実現するための構造が図1になる。
According to the present invention, in the voltage capacity characteristic, the voltage oscillation converges earlier by increasing the capacity even when the voltage shifts to a high voltage. In particular, when the surge voltage value exceeds the voltage value at which the capacity becomes minimum in the voltage capacity curve, this vibration suppression effect becomes significant.
A structure for realizing this characteristic is shown in FIG.

誘電体が形成されている領域に於いて低電圧を印加した場合では、p層とn層の界面から空乏層が拡がる。空乏層が拡がっている間は、容量は減少していく。空乏層がp層の全ての領域に拡がりp層のキャリアが全て掃きだされると空乏層はp層、n層ともに拡がらなくなり、キャパシタの電荷を保つために酸化膜とp層界面にキャリアが溜まる。界面にキャリアが溜まると空乏層は後退していき形成された空乏層容量が等価的に短絡する事になり、誘電体膜容量が全体の容量成分を占め、誘電体領域の容量が増加する。 When a low voltage is applied in the region where the dielectric is formed, the depletion layer spreads from the interface between the p layer and the n layer. While the depletion layer is expanding, the capacity decreases. Depletion p - depletion and the carrier layer are swept all p - - all spread in the area p of layer layers, n - can not spread in the layer both oxide film in order to keep the electric charge of the capacitor and p - the carrier is accumulated in the layer interface. When carriers accumulate at the interface, the depletion layer recedes and the formed depletion layer capacitance is equivalently short-circuited, so that the dielectric film capacitance occupies the entire capacitance component and the capacitance of the dielectric region increases.

ダイオード素子に於いて、逆阻止電圧以下で容量が極小値を持つために、逆阻止電圧印加時に於ける誘電体領域の容量が他の領域の容量よりも大きくする事が本発明の手段である。このために、誘電体領域の整流面積に占める比率と、誘電体膜の膜厚、誘電体の種類、半導体基板の誘電率を鑑みて、段落0029の式を満たす事が必要である。誘電体膜下のp層が全て空乏化された後は、空乏層が後退していき再び空乏層容量が電圧に対して極大を持つ電圧が印加される状態では、電界の殆どが誘電体膜にかかってくる。誘電体膜は薄い傾向の方がスナバ機能を有しやすいが、前述の理由のために誘電体の膜厚の最低値が設定されている。 In the diode element, since the capacitance has a minimum value below the reverse blocking voltage, it is a means of the present invention that the capacitance of the dielectric region when the reverse blocking voltage is applied is larger than the capacitance of other regions. . For this reason, it is necessary to satisfy the equation in paragraph 0029 in view of the ratio of the dielectric region to the rectifying area, the thickness of the dielectric film, the type of dielectric, and the dielectric constant of the semiconductor substrate. After the p - layer under the dielectric film is completely depleted, the depletion layer recedes and when a voltage having a depletion layer capacitance maximum with respect to the voltage is applied again, most of the electric field is dielectric. Comes on the membrane. A thin dielectric film tends to have a snubber function, but the minimum value of the dielectric film thickness is set for the reason described above.

また容量の極小値が逆阻止電圧以下になる様にしなければならないが、これは誘電体領域直下のp層のp型不純物の正味チャージ量がその下n層のn型不純物の正味チャージ量より少なければ、n層まで全て空乏化する状態にならない。これにより容量の極小値を調節する事ができる。ダイオードの実使用電圧は、定格電圧よりも低く使われる事が多く、好ましくはn層のn型不純物の正味チャージ量は、p層のp型不純物の正味チャージ量の1/3〜0.9が良い。 Although must be as minimum value of the capacity is less than the reverse blocking voltage, which is p immediately under the dielectric region - net charge of the n-type impurity layer - p-type net charge amount below the n impurity layer If it is less than the amount, the entire n - layer is not depleted. Thereby, the minimum value of the capacity can be adjusted. The actual operating voltage of the diode is often used lower than the rated voltage. Preferably, the net charge amount of the n-type impurity in the n layer is 1/3 to 0 of the net charge amount of the p-type impurity in the p layer. .9 is good.

本発明により、ダイオードに逆方向電圧を印加していくと、誘電体下の薄いp層が完全に空乏化した後、p層、n層に形成されたキャパシタが短絡状態になるため、誘電体がキャパシタとして働き出し、高い電圧を印加した際には等価のスナバ回路としての特性を示し、一方、低い電圧を印加した際には従来通りのダイオードとしての高速動作をする。 According to the present invention, when a reverse voltage is applied to the diode, after the thin p layer under the dielectric is completely depleted, the capacitors formed in the p layer and the n layer are short-circuited. The dielectric works as a capacitor, and exhibits an equivalent snubber circuit characteristic when a high voltage is applied. On the other hand, when a low voltage is applied, it operates as a conventional diode at high speed.

このため、ダイオードのオフ時のサージ電圧を抑制すると伴に、EMI(電磁妨害)ノイズを低減させた上で、高速動作させる事ができる。また本発明は、ダイオードのみでスナバ素子の機能を有しており、配線の引き回しがないため、ESL(等価直列インダクタンス)が少なくキャパシタンスが高速で電流波形を平滑する機能を有する。更に、半導体基板1チップにダイオードを作成する領域と別にキャパシタの領域を作成した引用文献2の場合と比較して、スナバ領域の素子面積をダイオード領域に割り当てる事ができるため、ダイオードのn層で構成されるドリフト抵抗が少なくなり、ダイオードのスイッチングに対する損失のみならず導通損失も少なくする事ができる。更に、素子面積が大きくなる事により発熱密度が薄くなり放熱性が高くなる。
更に、半導体をSiC等のワイドギャップ半導体とする事によって、高温での動作が可能になる。
この様なダイオードにて半導体モジュールを構成すると、EMIノイズが少ない半導体モジュールを構成する事ができる。
For this reason, it is possible to operate at high speed while suppressing the surge voltage when the diode is off and reducing EMI (electromagnetic interference) noise. In addition, the present invention has a function of a snubber element with only a diode, and has no function of wiring, and thus has a function of smoothing a current waveform with a small ESL (equivalent series inductance) and a high capacitance. Furthermore, since the element area of the snubber region can be allocated to the diode region as compared with the case of the cited reference 2 in which the capacitor region is created separately from the region for creating the diode on the semiconductor substrate 1 chip, the n layer of the diode Thus, not only the loss due to switching of the diode but also the conduction loss can be reduced. In addition, the heat generation density is reduced and the heat dissipation is increased by increasing the element area.
Furthermore, by using a wide gap semiconductor such as SiC as the semiconductor, it is possible to operate at a high temperature.
When a semiconductor module is configured with such a diode, a semiconductor module with less EMI noise can be configured.

また、この様な半導体モジュールは高速で動作し、放熱機構とスナバ回路、フィルタ回路を簡略化する事ができるため、電源回路を小型化、高密度化する事ができる。   In addition, such a semiconductor module operates at high speed and can simplify the heat dissipation mechanism, the snubber circuit, and the filter circuit, so that the power supply circuit can be downsized and densified.

更に、この様な半導体モジュールを電源回路に適用すると、EMIノイズが少ないため、例えば電源回路は制御回路の近くに配置する事ができるため、パワーコンディショナー装置を小型化する事ができる。   Further, when such a semiconductor module is applied to a power supply circuit, since EMI noise is small, for example, the power supply circuit can be arranged near the control circuit, so that the power conditioner device can be downsized.

本発明の一実施の形態に係るダイオードの部分縦断面図である。It is a fragmentary longitudinal cross-sectional view of the diode which concerns on one embodiment of this invention. 本発明の一実施の形態に係るダイオードの横断面図である。It is a cross-sectional view of a diode according to an embodiment of the present invention. 本発明の一実施の形態に係るダイオードの模式図である。It is a schematic diagram of the diode which concerns on one embodiment of this invention. 本発明の一実施の形態に係るダイオードの特性を示すグラフである。It is a graph which shows the characteristic of the diode which concerns on one embodiment of this invention. 本発明の一実施の形態に係るダイオードのターンオフ速度特性を示すグラフである。It is a graph which shows the turn-off speed characteristic of the diode which concerns on one embodiment of this invention. 本発明の一実施の形態に係るダイオードを用いた電源回路である。1 is a power supply circuit using a diode according to an embodiment of the present invention. 整流面積に対するp層に囲まれている領域の面積比の一例を示す図表である。It is a graph which shows an example of the area ratio of the area | region enclosed by p + layer with respect to a rectification | straightening area.

以下、本発明の実施の形態について図を参照しながら説明する。なお、実施の形態中では、第1導電型をn型とし、第2導電型をp型とし説明するが、両者を入れ替えて実施することも可能である。n型不純物層として、n、n、nの記号を用いる場合は、その層中のn型不純物濃度は、n<n<nの順に高いものとする。p型不純物層に関しても同様である。さらに、特に断りがない限り不純物濃度とは、それぞれの導電型の補償後の正味の不純物濃度を指すものとする。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the embodiment, the first conductivity type is assumed to be n-type, and the second conductivity type is assumed to be p-type. When the symbols n , n, and n + are used as the n-type impurity layer, the n-type impurity concentration in the layer is assumed to be higher in the order of n <n <n + . The same applies to the p-type impurity layer. Further, unless otherwise specified, the impurity concentration refers to the net impurity concentration after compensation of each conductivity type.

また、実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らない。さらに、本発明の効果が得られる範囲内での、形状、寸法、大小関係、不純物濃度、及び材料等の変更は可能である。   In addition, the drawings used in the description in the embodiments are schematic for ease of description, and the shape, dimensions, magnitude relationship, etc. of each element in the drawings are not necessarily shown in the drawings in actual implementation. It is not always the case. Furthermore, it is possible to change the shape, dimensions, magnitude relationship, impurity concentration, material, and the like within a range where the effects of the present invention can be obtained.

また、半導体基板とは特に断りがない限りは、一例としてSi(シリコン)からなる半導体基板を示すものとするが、その他の例えばSiC(炭化珪素)やGaN(窒化ガリウム)などによる半導体基板でも可能である。   Unless otherwise specified, a semiconductor substrate made of Si (silicon) is shown as an example unless otherwise noted, but other semiconductor substrates such as SiC (silicon carbide) or GaN (gallium nitride) are also possible. It is.

また、ダイオードとは、アノード電極とカソード電極を有し、アノード電極からカソード電極へ正の電圧を印加すると抵抗が低くなり、アノード電極からカソード電極へ負の電圧を印加すると抵抗が高くなる半導体で構成させる能動素子を示す。   A diode is a semiconductor that has an anode electrode and a cathode electrode. The resistance decreases when a positive voltage is applied from the anode electrode to the cathode electrode, and the resistance increases when a negative voltage is applied from the anode electrode to the cathode electrode. The active elements to be configured are shown.

課題を解決するための手段で記載される第2の構造領域とは、所謂、整流領域であり、ショットキバリア接合、PN接合といったバンド障壁形成させる機能を持つ一般的な構造を設けた領域を示し、例えば、PN接合、JBS構造、MPS構造、TMBS構造、という一般的な構造を採用すると良い。ここでは、特に断りがない限り、ショットキバリアダイオード(SBD)構造とする。   The second structural region described in the means for solving the problem is a so-called rectifying region, and indicates a region provided with a general structure having a function of forming a band barrier such as a Schottky barrier junction or a PN junction. For example, a general structure such as a PN junction, a JBS structure, an MPS structure, or a TMBS structure may be employed. Here, unless otherwise specified, a Schottky barrier diode (SBD) structure is employed.

また、請求項で示す第1の構造領域は、電界を接合面の終端部分に集中させないための電界緩和構造を示し、一般的にはガードリング、フィールドリミティッドリング、トレンチ耐圧構造、フィールドプレート等がある。ここでは、特に断りがない限り、ガードリング構造とする。   The first structural region shown in the claims shows an electric field relaxation structure for preventing the electric field from concentrating on the terminal portion of the junction surface. Generally, a guard ring, a field limited ring, a trench breakdown voltage structure, a field plate, etc. is there. Here, unless otherwise specified, the guard ring structure is adopted.

なお、以上に述べた第1の構造領域、第2の構造領域の構成要件は、本発明の特別な技術的特徴ではなく、本発明の課題を解決するための必要な構成であり、周知の構造を用いれば良い。   The constituent requirements of the first structural region and the second structural region described above are not special technical features of the present invention, but are necessary configurations for solving the problems of the present invention. A structure may be used.

本発明の技術的特徴は第3の構造領域を用いたダイオードによって、開示した課題を解決できるため、発明を実施するための形態は第3の構造領域を中心に述べる。
図1および図2は、本発明を適用した半導体装置であるショットキバリアダイオードの一実施の形態を示し、図1は部分縦断面図、図2は横断面図である。
The technical feature of the present invention is that the disclosed problem can be solved by the diode using the third structure region, and therefore, the mode for carrying out the invention will be described focusing on the third structure region.
1 and 2 show an embodiment of a Schottky barrier diode which is a semiconductor device to which the present invention is applied. FIG. 1 is a partial longitudinal sectional view, and FIG. 2 is a transverse sectional view.

図に示すように、シリコンの高濃度n型半導体層である第1の半導体層15と、第1の半導体層15よりもドナーが低濃度であるn型半導体層(ドリフト層)である第2の半導体層20により半導体基板10が構成されている。n型の第2の半導体層20側の第1の主面21にアノード電極30が接合され、第1の半導体層15側の第2の主面16にカソード電極31が接合されている。 As shown in the figure, there are a first semiconductor layer 15 that is a high-concentration n + -type semiconductor layer of silicon, and an n -type semiconductor layer (drift layer) that has a donor concentration lower than that of the first semiconductor layer 15. The semiconductor substrate 10 is constituted by the second semiconductor layer 20. An anode electrode 30 is bonded to the first main surface 21 on the n -type second semiconductor layer 20 side, and a cathode electrode 31 is bonded to the second main surface 16 on the first semiconductor layer 15 side.

層である第2の半導体層20の表面側には、終端構造として略リング状に耐圧構造(第1の構造領域40)が形成されている。第1の構造領域40は、pのガードリング41、酸化膜42、n層で構成されている。 A breakdown voltage structure (first structure region 40) is formed in a substantially ring shape as a termination structure on the surface side of the second semiconductor layer 20 which is an n layer. The first structure region 40 includes a p + guard ring 41, an oxide film 42, and an n + layer.

耐圧構造のガードリング41に囲まれた領域を整流領域(第2の構造領域50)と呼び、整流領域の面積を整流面積と定義する。整流領域(第2の構造領域50)では、第1の構造領域40の内側に形成されたアノード電極30からカソード電極31に負の電圧を印加すると空乏層が該第2の半導体層20の中で該第1の主面21側から該第2の主面16側に伸張する。   A region surrounded by the guard ring 41 having a breakdown voltage structure is referred to as a rectification region (second structure region 50), and an area of the rectification region is defined as a rectification area. In the rectifying region (second structural region 50), when a negative voltage is applied from the anode electrode 30 formed inside the first structural region 40 to the cathode electrode 31, the depletion layer is in the second semiconductor layer 20. Thus, the first main surface 21 side extends to the second main surface 16 side.

ダイオードの整流領域(第2の構造領域50)に第3の半導体領域60が設けられており、第2の構造領域50中で、少なくとも該第3の半導体領域60の外縁の一部を囲む様に位置し第2導電型のドーパント濃度が該第3の半導体領域60より濃く深さが該第3の半導体領域60より深く且つ該第2の半導体層20中に位置する第4の半導体領域70が設けられている。   A third semiconductor region 60 is provided in the rectifying region (second structural region 50) of the diode, and surrounds at least a part of the outer edge of the third semiconductor region 60 in the second structural region 50. A fourth semiconductor region 70 located in the second semiconductor layer 20 and having a second conductivity type dopant concentration deeper than the third semiconductor region 60 and deeper than the third semiconductor region 60. Is provided.

前記第3の半導体領域60と、該第3の半導体領域60を取り囲む該第4の半導体領域70の内縁で囲まれる領域と内縁を含む部分の該第1の主面21上と第1の金属であるアノード電極30との間に誘電体80が介装されている。   The third semiconductor region 60, the region surrounded by the inner edge of the fourth semiconductor region 70 surrounding the third semiconductor region 60, the first main surface 21 on the portion including the inner edge, and the first metal A dielectric 80 is interposed between the anode electrode 30 and the anode electrode 30.

第3の半導体領域60は、アノード電極30―誘電体80―p層である第3の半導体領域60―n層である第2の半導体層20―n層である第1の半導体層15―カソード電極31の積層構造を有する領域であり、p層である該第3の半導体領域60の周りをp層である第4の半導体領域70で囲んだ構造を有している。 The third semiconductor region 60, anode electrode 30 to the dielectric 80-p - third semiconductor region 60-n is a layer - a first semiconductor layer as the second semiconductor layer 20-n + layer is a layer This is a region having a laminated structure of 15-cathode electrode 31 and has a structure in which the third semiconductor region 60 which is a p layer is surrounded by a fourth semiconductor region 70 which is a p + layer.

これにより、整流領域(第2の構造領域50)中に誘電体80を挟み込んだキャパシタンスが組み込まれたことになり、図3の等価回路に示すように、回路上のイメージとしては、小さな逆電圧が掛かっている状態では、ダイオードは高抵抗として働き、定格の逆電圧以上では、高抵抗とキャパシタの直列接続した回路、すなわちスナバ回路状となって働く。
第1の実施形態に係るダイオードは80VのSBDであり、n層20(ドリフト層)の濃度は2e15atms/cmで厚さが6.5umとする。
As a result, a capacitance sandwiching the dielectric 80 is incorporated in the rectifying region (second structure region 50), and as shown in the equivalent circuit of FIG. The diode acts as a high resistance in the state where the voltage is applied. Above the rated reverse voltage, the diode acts as a circuit in which a high resistance and a capacitor are connected in series, that is, a snubber circuit.
The diode according to the first embodiment is an 80 V SBD, and the concentration of the n layer 20 (drift layer) is 2e15 atms / cm 3 and the thickness is 6.5 μm.

耐圧構造は、GRを用いている。GRに囲まれたn層20の表面(整流領域)に選択的にp層70が略リング状に拡散されている。p層70の濃度は1e18atms/cmとして、拡散深さは2.5umである。p層70に囲まれたn層20の表面領域(第4の半導体領域70の内縁で囲まれる領域の面積)に選択的にp層60が拡散されている。p層60は2e16atms/cmで拡散深さを0.5umとする。少なくともp層70に囲まれた領域の表面をp層70の拡散深さの0.8倍以上に値する距離以上離れたp層70上の外縁までSiO2で覆う事が望ましい。SiO2の膜厚は1000Åとする。 The breakdown voltage structure uses GR. The p + layer 70 is selectively diffused in a substantially ring shape on the surface (rectification region) of the n layer 20 surrounded by the GR. The concentration of the p + layer 70 is 1e18 atms / cm 3 and the diffusion depth is 2.5 μm. The p layer 60 is selectively diffused in the surface region of the n layer 20 surrounded by the p + layer 70 (area of the region surrounded by the inner edge of the fourth semiconductor region 70). The p layer 60 has a diffusion depth of 0.5 μm at 2e16 atms / cm 3 . It is desirable to cover at least p + surface of the region surrounded by the layer 70 to the outer edge of the p + layer 70 apart distance above worthy of more than 0.8 times the diffusion depth of the p + layer 70 SiO2. The film thickness of SiO2 is 1000 mm.

または、現行プロセスに即した600Å〜1000Åの膜厚が望ましい。600Å以下にすると電界が誘電体に集中的に印加され絶縁破壊するため、誘電体膜厚を耐圧に応じた膜厚に設定しないと素子として機能を発しないので注意を要する。整流領域全体に、Moのバリアメタルと、それを覆うAl電極メタルで構成されるアノードメタルを積層する。バリアメタルはp層に囲まれていない領域を少なくとも覆う。整流面積に対するp層に囲まれている領域の面積比は12%以上程度が良い。その範囲は、図7に例示するハッチングの範囲内とする。 Alternatively, a film thickness of 600 to 1000 mm in accordance with the current process is desirable. If the thickness is less than 600 mm, an electric field is intensively applied to the dielectric to cause dielectric breakdown. Therefore, care must be taken since the device does not function unless the dielectric film thickness is set to a film thickness corresponding to the withstand voltage. An anode metal composed of a Mo barrier metal and an Al electrode metal covering the Mo barrier metal is laminated on the entire rectifying region. The barrier metal covers at least a region not surrounded by the p + layer. The area ratio of the region surrounded by the p + layer relative to the rectified area is preferably about 12% or more. The range is within the hatching range illustrated in FIG.

不純物濃度については、p層が形成された領域の深さ方向のp層とn層のチャージ量であるQpとQnの比(Qp/Qn)が1/3から0.9以下に設計するとブレークダウン電圧より下の値にて容量の値が極小値を持つ事になり望ましい。好ましくは電源電圧の電圧値より下の値にて容量の値が極小値を持つ事が望ましい。 The impurity concentration, p - the depth direction of the layers are formed region p - layer and n - the ratio of Qp and Qn is the amount of charge in the layer (Qp / Qn) is 1/3 to 0.9 In designing, it is desirable that the capacitance value has a minimum value below the breakdown voltage. Preferably, the capacitance value has a minimum value at a value lower than the voltage value of the power supply voltage.

この極小値をブレークダウン電圧以下とする事で電圧−容量特性を示す事で本発明の効果を奏する事ができる。その様子を図4に示す。図中に矢印で示すように、低電圧側から高電圧側の定格電圧を超える辺りまでにかけて、従来通りに負の傾きを持ち、定格電圧を超えて尚且つサージ電圧より低い所から、容量曲線が正の傾きになる。また、図5に示すように、ターンオフ速度が向上する。   The effect of the present invention can be achieved by showing the voltage-capacitance characteristics by setting the minimum value to be equal to or lower than the breakdown voltage. This is shown in FIG. As indicated by the arrows in the figure, from the low voltage side to around the rated voltage on the high voltage side, the capacity curve has a negative slope as before, exceeds the rated voltage and is lower than the surge voltage. Has a positive slope. Further, as shown in FIG. 5, the turn-off speed is improved.

他の実施形態にて、耐圧と基板材料を変更した上で、主な条件を下記に簡略的に示す。
600VのSiダイオードに於いては、酸化膜の膜厚が5000Åにて、整流面積に対するp層に囲まれている領域の面積比を10%以上にすれば良い。
600VのSiCダイオードに於いては、酸化膜の膜厚が5000Åにて、整流面積に対するp層に囲まれている領域の面積比を50%以上にすれば良い。
In other embodiments, after changing the pressure resistance and the substrate material, main conditions are simply shown below.
In the 600V Si diode, the oxide film thickness is 5000 mm, and the area ratio of the region surrounded by the p + layer relative to the rectified area may be 10% or more.
In a 600 V SiC diode, the oxide film thickness is 5000 mm, and the area ratio of the region surrounded by the p + layer to the rectified area may be 50% or more.

次に作用を説明する。
層に囲まれている領域は、低い逆阻止電圧を印加すると、整流領域と同じ様にp層60とn層20の接合面から空乏層が延伸する。空乏層によって形成させるキャパシタの容量は、印加電圧の−1/2乗に比例するため、逆阻止電圧を大きくする程、容量は小さくなる特性を持っている。
Next, the operation will be described.
When a low reverse blocking voltage is applied to the region surrounded by the p + layer, the depletion layer extends from the junction surface between the p layer 60 and the n layer 20 in the same manner as the rectification region. Since the capacitance of the capacitor formed by the depletion layer is proportional to the -1/2 power of the applied voltage, the capacitance decreases as the reverse blocking voltage is increased.

特徴的作用としては、逆阻止電圧を更に大きくした場合にその作用が現れる。逆阻止電圧を更に大きくした場合、ダイオードの主な作用としてのn層20の空乏化と同じ様にp層60が空乏化されていく。 As a characteristic action, the action appears when the reverse blocking voltage is further increased. When the reverse blocking voltage is further increased, the p layer 60 is depleted similarly to the depletion of the n layer 20 as the main function of the diode.

そして、誘電体を積層している領域の周囲側のp層70からの電気力線に引かれ、完全に多数キャリアが掃き出される。その後、p層60と酸化膜界面に少数キャリアが溜まった反転層ができると、p層60とn層20の接合でできた空乏層のキャパシタ容量は等価回路上短絡され、その上の誘電体で構成させるMIS構造によって誘電体を積層している領域のキャパシタが残る。 The majority carriers are completely swept out by the lines of electric force from the p + layer 70 on the peripheral side of the region where the dielectric is laminated. After that, when an inversion layer in which minority carriers are accumulated at the interface between the p layer 60 and the oxide film is formed, the capacitor capacity of the depletion layer formed by the junction of the p layer 60 and the n layer 20 is short-circuited on the equivalent circuit. The capacitor in the region where the dielectric is laminated is left by the MIS structure composed of the dielectric.

誘電体で構成されるキャパシタが電界の向きに対して並列に配置されているため、ダイオードの全体でみたキャパシタの容量は、逆阻止電圧を大きくする程、大容量になる。   Since the capacitor composed of the dielectric is arranged in parallel with the direction of the electric field, the capacity of the capacitor as viewed from the whole diode increases as the reverse blocking voltage increases.

一般的にキャパシタの容量が小さい程高調波でLC共振するが、従来のダイオードでは、逆阻止電圧を高くするとキャパシタが小さくなる傾向にあったため、寄生のインダクタンスと高調波でLC共振し、ノイズを発生していた。一方、今回のダイオードは、所定の電圧を起点にして逆阻止電圧を高くするとキャパシタの容量が大きくなるため、寄生のインダクタンスと高調波でLC共振をする事なく、ノイズを抑制する事ができる。   In general, the smaller the capacitance of the capacitor, the higher the LC resonance with the harmonics. However, with the conventional diode, the capacitor tends to become smaller when the reverse blocking voltage is increased. It has occurred. On the other hand, in the diode of this time, when the reverse blocking voltage is increased with a predetermined voltage as the starting point, the capacitance of the capacitor increases. Therefore, noise can be suppressed without causing LC resonance with parasitic inductance and harmonics.

即ち、ダイオードの逆阻止電圧を大きくしていくと、等価回路でみた抵抗と容量の大きいキャパシタとの直列接続になり、これは高調波のフィルタ回路としても働くため、外付けのフィルタ回路の省略、簡略化をする事が可能になる。   That is, when the reverse blocking voltage of the diode is increased, a resistor and a capacitor having a large capacity as seen in the equivalent circuit are connected in series, and this also functions as a harmonic filter circuit, so the external filter circuit is omitted. It becomes possible to simplify.

また、所定の電圧を過ぎるとキャパシタの容量が増えるため、逆阻止電圧を高くするために使用される電荷は増えることになる。そのため、dV/dt、di/dtは遅くなり、寄生インダクタンス成分とdi/dtの積に相当するサージ電圧が抑制される事になる。   In addition, since the capacitance of the capacitor increases after a predetermined voltage, the charge used for increasing the reverse blocking voltage increases. Therefore, dV / dt and di / dt are delayed, and a surge voltage corresponding to the product of the parasitic inductance component and di / dt is suppressed.

即ち、ダイオードの逆阻止電圧を大きくしていった逆回復時は、等価回路でみた抵抗と容量の大きいキャパシタとの直列接続になり、これはスナバ回路としても働くため、外付けのスナバ回路の省略、簡略化による部品点数の削減、スナバ損失の削減が可能になる。   That is, during reverse recovery when the reverse blocking voltage of the diode is increased, a resistor and a capacitor having a large capacity as seen in the equivalent circuit are connected in series, and this also functions as a snubber circuit. Omission and simplification can reduce the number of parts and reduce snubber loss.

また、p層を誘電体の下に作成した構造と比較すると、今回はp層とn層の接合があるため、逆阻止電圧が低電圧の領域は、キャパシタの容量が電圧の増加と伴に減少していくために、ダイオードに充電する電荷が少量で済み、高速動作と低損失動作を実現できる。特に高周波動作させると、ダイオードの充放電回数が増加して行くため、1回当たりの充電電荷が減るとダイオード素子は飛躍的に消費する電力が減る事になる。 Compared with a structure in which the p - layer is formed under the dielectric, this time there is a junction between the p - layer and the n - layer, so that the capacitance of the capacitor increases in the region where the reverse blocking voltage is low. Therefore, a small amount of charge is required to charge the diode, and high speed operation and low loss operation can be realized. Particularly, when the high-frequency operation is performed, the number of times of charging / discharging of the diode is increased, so that the power consumed by the diode element is drastically reduced when the charged charge per one time is reduced.

他の実施の形態として、シリコンカーバイド基板を用いたSBDがある。SBDの整流領域にアノード電極―誘電体―p層―n層−n層―カソードメタルの積層構造を有し、p層の周りをp層で囲んだ構造を有している。 As another embodiment, there is an SBD using a silicon carbide substrate. The rectification region of the SBD has a laminated structure of anode electrode-dielectric-p - layer-n - layer-n + layer-cathode metal, and has a structure in which the p - layer is surrounded by a p + layer. .

この領域は、低い逆阻止電圧を印加すると、整流領域と同じ様にp層とn層の接合面から空乏層が延伸する。空乏層によって形成させるキャパシタの容量は、印加電圧の−1/2乗に比例するため、逆阻止電圧を大きくする程、容量は小さくなる特性を有している。 In this region, when a low reverse blocking voltage is applied, the depletion layer extends from the junction surface of the p layer and the n layer as in the rectification region. Since the capacitance of the capacitor formed by the depletion layer is proportional to the -1/2 power of the applied voltage, the capacitance decreases as the reverse blocking voltage is increased.

シリコンカーバイドを用いた事により、次の様な特徴を持つ。シリコンカーバイドは高温動作が可能なため、電源回路に用いた際に放熱機構、及び冷却機構を簡略化する事ができる。   By using silicon carbide, it has the following characteristics. Since silicon carbide can operate at a high temperature, the heat dissipation mechanism and the cooling mechanism can be simplified when used in a power supply circuit.

電源回路に使用されているスナバ回路、フィルタ回路等は、コンデンサと抵抗の直列回路になるがこれらを等価的にダイオードと一体化して作成する事により、Tjが200℃程の市販のコンデンサが動作しない温度領域での動作が可能になる。   The snubber circuit, filter circuit, etc. used in the power supply circuit are a series circuit of a capacitor and a resistor. By making these equivalently integrated with a diode, a commercially available capacitor with a Tj of about 200 ° C operates. It becomes possible to operate in the temperature range that does not.

図6は、整流回路であるダイオードブリッジを示しており、図で×印を付しているスナバ回路を設けることなくダイオードブリッジを構成している。電源回路上に於いてしばしばEMIノイズが大きいトランス近くに配置されるが、本発明のダイオードを用いる事によって、EMS(電磁気妨害感受)対策を実現する事ができる。   FIG. 6 shows a diode bridge which is a rectifier circuit, and the diode bridge is configured without providing a snubber circuit marked with a cross in the drawing. On the power supply circuit, it is often arranged near the transformer where the EMI noise is large. By using the diode of the present invention, it is possible to realize EMS (Electromagnetic Interference Sensation) countermeasures.

また、素子を転流ダイオードとして、IGBT,MOSFET等のスイッチング素子と一緒に半導体モジュールとして用いると、スイッチング素子のドライブ回路ICに対してのEMI(電磁気妨害)ノイズの影響による誤作動を抑制する事ができる。   Further, when the element is used as a commutation diode and a semiconductor module together with a switching element such as an IGBT or MOSFET, malfunction due to the influence of EMI (electromagnetic interference) noise on the drive circuit IC of the switching element is suppressed. Can do.

本発明に係るダイオードは上記のような構成であるから、電力変換器の高周波化、省エネ化、小型化、更にノイズフリー化というメリットを有し、パワーコンディショナーの普及に伴って、再生可能エネルギーを電源とした分散型電源を普及させる事ができる。これをもって、所謂スマートグリッドによる省エネ社会、低炭素社会を実現する事を期待できる。   Since the diode according to the present invention is configured as described above, the power converter has the advantages of high frequency, energy saving, miniaturization, and noise-free. With the widespread use of power conditioners, renewable energy can be reduced. A distributed power source can be used as a power source. With this, it can be expected to realize an energy-saving society and a low-carbon society by so-called smart grid.

10…半導体基板
15…第1の半導体層
16…第2の主面
20…第2の半導体層
21…第1の主面
30…アノード電極
31…カソード電極
40…第1の構造領域
41…ガードリング
42…酸化膜
50…第2の構造領域
60…第3の半導体領域
70…第4の半導体領域
80…誘電体
DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate 15 ... 1st semiconductor layer 16 ... 2nd main surface 20 ... 2nd semiconductor layer 21 ... 1st main surface 30 ... Anode electrode 31 ... Cathode electrode 40 ... 1st structure area 41 ... Guard Ring 42 ... oxide film 50 ... second structure region 60 ... third semiconductor region 70 ... fourth semiconductor region 80 ... dielectric

Claims (7)

第1の主面および前記第1の主面に対向する第2の主面を有する半導体基板と、
第1の主面側に第1の金属であるアノード電極と、
第2の主面側に第2の金属であるカソード電極と、
前記第2の主面に面して前記半導体基板内に形成された高濃度である第1導電型の第1の半導体層と、
該第1の半導体層に面して第1の主面方向の該半導体基板内から第1の主面まで積層された低濃度の第1導電型である第2の半導体層と、
第1の主面から該第1の半導体層に形成させた電界を緩和するための終端構造を作成した略リング状である第1の構造領域と、
前記第1の構造領域の内側に形成されたアノード電極からカソード電極に負の電圧を印加すると空乏層が該第2の半導体層の中で該第1の主面側から該第2の主面側に伸張する事を特徴とした第2の構造領域と、
を備えたショットキバリアダイオードに於いて、
前記第2の構造領域中の該半導体基板内の該第2の半導体層に形成された第2導電型であり且つ該第2の半導体層中に位置する第3の半導体領域と、
前記第2の構造領域中で少なくとも該第3の半導体領域の外縁の一部を囲む様に位置し第2導電型のドーパント濃度が該第3の半導体領域より濃く深さが該第3の半導体領域より深く且つ該第2の半導体層中に位置する第4の半導体領域と、
前記第3の半導体領域と該第3の半導体領域を取り囲む該第4の半導体領域の内縁で囲まれる領域と内縁を含む部分の前記第1の主面上と前記第1の金属との間に介在する第1の誘電体と、で構成されたキャパシタとして機能する第3の構造領域を具備したことを特徴とするダイオード。
A semiconductor substrate having a first main surface and a second main surface opposite to the first main surface;
An anode electrode which is a first metal on the first main surface side;
A cathode electrode which is a second metal on the second main surface side;
A first semiconductor layer of a first conductivity type having a high concentration and formed in the semiconductor substrate facing the second main surface;
A second semiconductor layer having a low concentration of the first conductivity type, which is laminated from the semiconductor substrate in the first main surface direction to the first main surface facing the first semiconductor layer;
A first structure region having a substantially ring shape in which a termination structure for relaxing an electric field formed in the first semiconductor layer from the first main surface is formed;
When a negative voltage is applied from the anode electrode formed inside the first structure region to the cathode electrode, a depletion layer is formed on the second main surface from the first main surface side in the second semiconductor layer. A second structural region characterized by extending to the side;
In a Schottky barrier diode with
A third semiconductor region of a second conductivity type formed in the second semiconductor layer in the semiconductor substrate in the second structure region and located in the second semiconductor layer;
The third semiconductor is located in the second structure region so as to surround at least a part of the outer edge of the third semiconductor region, and has a second conductivity type dopant concentration deeper than the third semiconductor region and a depth of the third semiconductor region. A fourth semiconductor region deeper than the region and located in the second semiconductor layer;
The region surrounded by the inner edge of the third semiconductor region and the fourth semiconductor region surrounding the third semiconductor region and the portion including the inner edge between the first main surface and the first metal. A diode comprising a third structure region functioning as a capacitor composed of an intervening first dielectric.
第1の主面および前記第1の主面に対向する第2の主面を有する半導体基板と、
第1の主面側に第1の金属であるアノード電極と、
第2の主面側に第2の金属であるカソード電極と、
前記第2の主面に面して前記半導体基板内に形成された高濃度である第1導電型の第1の半導体層と、
該第1の半導体層に面して第1の主面方向の該半導体基板内から第1の主面まで積層された低濃度の第1導電型である第2の半導体層と、
第1の主面から該第1の半導体層に形成させた電界を緩和するための終端構造を作成した略リング状である第1の構造領域と、
前記第1の構造領域の内側に形成されたアノード電極からカソード電極に負の電圧を印加すると空乏層が該第2の半導体層の中で該第1の主面側から該第2の主面側に伸張する事を特徴とした第2の構造領域と、
を備えたショットキバリアダイオードに於いて、
前記第2の構造領域中の該半導体基板内の該第2の半導体層に形成された第2導電型であり且つ該第2の半導体層中に位置する第3の半導体領域と、
前記第2の構造領域中で少なくとも該第3の半導体領域の外縁の一部を囲む様に位置し第2導電型のドーパント濃度が該第3の半導体領域より濃く深さが該第3の半導体領域より深く且つ該第2の半導体層中に位置する第4の半導体領域と、
前記第3の半導体領域と該第3の半導体領域を取り囲む該第4の半導体領域の内縁で囲まれる領域と内縁を含む部分の前記第1の主面上と前記第1の金属との間に介在する第1の誘電体と、で構成された第3の構造領域、
を具備し、
{(1−α)/α}×(ε1/ε2)×E<V/Tox<Eox
α<0.9
α=S1/S2
S1=第4の半導体領域の内縁で囲まれる領域の面積
S2=第2の構造領域の面積
α:第2の構造領域中の第3の半導体領域の面積の比率
ε1:半導体基板材料の誘電率
ε2:第1の誘電体膜の誘電率
Tox:第1の誘電体膜の膜厚
:半導体基板材料の絶縁破壊電界強度
ox:第1の誘電体膜の絶縁破壊電界強度
:ダイオードのブレークダウン電圧
を満たす事を特徴とするダイオード。
A semiconductor substrate having a first main surface and a second main surface opposite to the first main surface;
An anode electrode which is a first metal on the first main surface side;
A cathode electrode which is a second metal on the second main surface side;
A first semiconductor layer of a first conductivity type having a high concentration and formed in the semiconductor substrate facing the second main surface;
A second semiconductor layer having a low concentration of the first conductivity type, which is laminated from the semiconductor substrate in the first main surface direction to the first main surface facing the first semiconductor layer;
A first structure region having a substantially ring shape in which a termination structure for relaxing an electric field formed in the first semiconductor layer from the first main surface is formed;
When a negative voltage is applied from the anode electrode formed inside the first structure region to the cathode electrode, a depletion layer is formed on the second main surface from the first main surface side in the second semiconductor layer. A second structural region characterized by extending to the side;
In a Schottky barrier diode with
A third semiconductor region of a second conductivity type formed in the second semiconductor layer in the semiconductor substrate in the second structure region and located in the second semiconductor layer;
The third semiconductor is located in the second structure region so as to surround at least a part of the outer edge of the third semiconductor region, and has a second conductivity type dopant concentration deeper than the third semiconductor region and a depth of the third semiconductor region. A fourth semiconductor region deeper than the region and located in the second semiconductor layer;
The region surrounded by the inner edge of the third semiconductor region and the fourth semiconductor region surrounding the third semiconductor region and the portion including the inner edge between the first main surface and the first metal. A third structural region composed of an intervening first dielectric,
Comprising
{(1-α) / α} × (ε1 / ε2) × E B <V B / Tox <Eox
α <0.9
α = S1 / S2
S1 = area of the region surrounded by the inner edge of the fourth semiconductor region S2 = area of the second structure region α: ratio of the area of the third semiconductor region in the second structure region ε1: dielectric constant of the semiconductor substrate material ε2: dielectric constant Tox of the first dielectric film: film thickness E B of the first dielectric film: dielectric breakdown electric field strength E ox of the semiconductor substrate material: dielectric breakdown electric field strength V B of the first dielectric film: A diode characterized by satisfying the breakdown voltage of the diode.
該第3の構造領域の第1の主面から第2の主面に向かう深さ方向に対して、該第3の半導体領域中で該第2導電体の不純物量を領域中の該半導体基板の深さ方向に対して積分した値が、該第2半導体層の該第1導電体の不純物量を領域中の該半導体基板の深さ方向に対して該第4の半導体領域の底面に相当する深さから該第1半導体層の上面まで積分した値に対して、1/3倍以上0.9倍未満である事を特徴とする、請求項1または2に記載のダイオード。   With respect to the depth direction from the first main surface to the second main surface of the third structure region, the impurity amount of the second conductor in the third semiconductor region is changed to the semiconductor substrate in the region. The value integrated with respect to the depth direction of the second semiconductor layer corresponds to the bottom surface of the fourth semiconductor region with respect to the depth direction of the semiconductor substrate in the region. 3. The diode according to claim 1, wherein the diode is not less than 1/3 times and less than 0.9 times with respect to a value integrated from a depth to the upper surface of the first semiconductor layer. ショットキバリアダイオードはユニポーラ動作する事を特徴とする請求項1、2または3に記載のダイオード。   4. The diode according to claim 1, 2, or 3, wherein the Schottky barrier diode operates unipolarly. 前記半導体基板は、シリコンカーバイドである事を特徴とする請求項1,2,3または4に記載のダイオード。   The diode according to claim 1, 2, 3, or 4, wherein the semiconductor substrate is made of silicon carbide. 請求項1〜5に記載したダイオードと、アノード電極、カソード電極から電気的に接続された外部端子と、
を備えた半導体モジュール。
The diode according to claim 1 and an external terminal electrically connected from an anode electrode and a cathode electrode,
A semiconductor module comprising:
回路上に請求項6に記載した半導体モジュールを使用した電源回路。 A power supply circuit using the semiconductor module according to claim 6 on a circuit.
JP2012006157A 2012-01-16 2012-01-16 Diode, semiconductor module and power supply circuit Active JP5993150B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012006157A JP5993150B2 (en) 2012-01-16 2012-01-16 Diode, semiconductor module and power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012006157A JP5993150B2 (en) 2012-01-16 2012-01-16 Diode, semiconductor module and power supply circuit

Publications (2)

Publication Number Publication Date
JP2013145831A true JP2013145831A (en) 2013-07-25
JP5993150B2 JP5993150B2 (en) 2016-09-14

Family

ID=49041474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012006157A Active JP5993150B2 (en) 2012-01-16 2012-01-16 Diode, semiconductor module and power supply circuit

Country Status (1)

Country Link
JP (1) JP5993150B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039193A (en) * 2014-08-06 2016-03-22 三菱電機株式会社 Silicon carbide semiconductor device
CN111989850A (en) * 2018-06-15 2020-11-24 株式会社村田制作所 CR snubber element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251679A (en) * 2007-03-29 2008-10-16 Hitachi Ltd Diode
JP2010206109A (en) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd Semiconductor device and power conversion device
JP2011233614A (en) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp Silicon carbide semiconductor device and manufacturing method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251679A (en) * 2007-03-29 2008-10-16 Hitachi Ltd Diode
JP2010206109A (en) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd Semiconductor device and power conversion device
JP2011233614A (en) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp Silicon carbide semiconductor device and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039193A (en) * 2014-08-06 2016-03-22 三菱電機株式会社 Silicon carbide semiconductor device
CN111989850A (en) * 2018-06-15 2020-11-24 株式会社村田制作所 CR snubber element
CN111989850B (en) * 2018-06-15 2023-09-15 株式会社村田制作所 CR buffer element

Also Published As

Publication number Publication date
JP5993150B2 (en) 2016-09-14

Similar Documents

Publication Publication Date Title
JP5044065B2 (en) converter
JP2009159184A (en) Circuit device having freewheel diode, circuit device using diode, and electric power converter using the circuit device
US7880174B2 (en) Circuit arrangement having a free-wheel diode
EP2634907B1 (en) Inverter
CN111418071B (en) Semiconductor device and power conversion device
JP2013045974A (en) Semiconductor module
JP2010045144A (en) Semiconductor device and power converting device using the same
CN107112362B (en) Semiconductor device and method for manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
JP5967153B2 (en) Semiconductor device
KR20060045894A (en) Semiconductor device
TW201424230A (en) Power system, power module therein and method for fabricating power module
CN112420633B (en) Semiconductor device and inverter
US9287765B2 (en) Power system, power module therein and method for fabricating power module
JP2022121395A (en) Semiconductor device, and related module, circuit, and manufacturing method
CN116110959A (en) Semiconductor device, power conversion device, and method for driving semiconductor device
JP2010206012A (en) Semiconductor device
JP5993150B2 (en) Diode, semiconductor module and power supply circuit
Abuishmais et al. SiC devices for renewable and high performance power conversion applications
JP5678407B2 (en) Semiconductor device
Hudgins et al. Power semiconductor devices: For variable speed drives
JP6268038B2 (en) Semiconductor device and power conversion device using the same
JP2010205845A (en) Semiconductor device and power conversion device
WO2018066496A1 (en) Power module and electric power converter
JP5572962B2 (en) Semiconductor device
CN116936573A (en) Semiconductor device, related circuit, chip, electronic equipment and preparation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160819

R150 Certificate of patent or registration of utility model

Ref document number: 5993150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350