JP2013138338A - Synchronization circuit and synchronization system - Google Patents

Synchronization circuit and synchronization system Download PDF

Info

Publication number
JP2013138338A
JP2013138338A JP2011288289A JP2011288289A JP2013138338A JP 2013138338 A JP2013138338 A JP 2013138338A JP 2011288289 A JP2011288289 A JP 2011288289A JP 2011288289 A JP2011288289 A JP 2011288289A JP 2013138338 A JP2013138338 A JP 2013138338A
Authority
JP
Japan
Prior art keywords
input
output signal
frequency converter
input terminal
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011288289A
Other languages
Japanese (ja)
Inventor
Nobuhiko Ando
暢彦 安藤
Kenji Kawakami
憲司 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011288289A priority Critical patent/JP2013138338A/en
Publication of JP2013138338A publication Critical patent/JP2013138338A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To obtain a synchronization circuit and a synchronization system that are capable of establishing signal synchronization between a plurality of devices.SOLUTION: A synchronization circuit includes: a first frequency converter that squares a waveform of a signal inputted from an input terminal; first, second, and third band-pass filters into which an output signal of the first frequency converter is inputted: a second frequency converter into which an output signal of the first band-pass filter and an output signal of the second band-pass filter are inputted; a phase detector into which the output signal of the first band-pass filter and an output signal of the second frequency converter are inputted; a phase conjugate circuit into which the output signal of the first band-pass filter is inputted; a multiplier into which an output signal of the phase conjugate circuit is inputted; a third frequency converter into which an output signal of third band-pass filter and an output signal of the multiplier are inputted; and a phase shifter into whose control terminal an output signal of the phase detector is inputted and into whose input terminal an output signal of the third frequency converter is inputted.

Description

本発明は、複数の装置間の周波数および位相を同期させる同期回路および同期システムに関するものである。   The present invention relates to a synchronization circuit and a synchronization system for synchronizing frequencies and phases between a plurality of devices.

従来複数の装置やモジュール間において信号の同期をとる方法として周波数が数MHz〜数百MHz程度の参照信号を用いる方法が利用されてきた。例えば、非特許文献1にはある計測器から出力された10MHzの信号を他方の計測器に入力することで周波数の同期を行い、トリガ発生器から出力されるトリガ信号を用いることで2台の計測器の位相を同期させる方法について記載されている。   Conventionally, a method using a reference signal having a frequency of about several MHz to several hundreds of MHz has been used as a method of synchronizing signals between a plurality of devices and modules. For example, in Non-Patent Document 1, frequency synchronization is performed by inputting a 10 MHz signal output from one measuring instrument to the other measuring instrument, and two trigger signals are output by using a trigger signal output from a trigger generator. A method for synchronizing the phase of the instrument is described.

“MIMOのための多信号源の同期化”、アプリケーションノート、アンリツ社、2007年9月。“Synchronization of multiple signal sources for MIMO”, application note, Anritsu, September 2007.

しかしながら、従来構成ではトリガ発生器と各装置間の距離が同一ではない場合、距離に応じてトリガ信号の到達時間が異なるため、各装置間での信号のタイミングがばらつき、同期の精度が劣化する問題があった。
また、同軸ケーブル等を用いることができない装置間の距離が離れているシステム(例えば、宇宙太陽光発電システム)には従来技術を適用できず、信号の同期がとれない問題があった。
However, in the conventional configuration, when the distance between the trigger generator and each device is not the same, the arrival time of the trigger signal differs depending on the distance, so the timing of the signal varies between devices, and the synchronization accuracy deteriorates. There was a problem.
In addition, the conventional technology cannot be applied to a system (for example, a space solar power generation system) in which a distance between devices that cannot use a coaxial cable or the like is long, and there is a problem that signals cannot be synchronized.

本発明は上記の課題を鑑みてなされたものであり、周波数の異なる3つの正弦波信号を1つの基準信号送信機から出力し、3つの正弦波を各装置に搭載された同期回路で受信し、受信した3波の周波数差を抽出し、抽出された3波の信号のうち2波の位相差を検出し、検出した位相差情報を用いて残りの1波の位相を調整することにより、基準信号送信機からの距離が異なる装置間で同一の周波数および位相の信号を得ることができ、複数の装置間で信号の同期を取ることが可能となる。   The present invention has been made in view of the above problems, and outputs three sine wave signals having different frequencies from one reference signal transmitter, and receives the three sine waves by a synchronous circuit mounted in each device. By extracting the frequency difference of the received three waves, detecting the phase difference of two waves among the extracted three wave signals, and adjusting the phase of the remaining one wave using the detected phase difference information, Signals having the same frequency and phase can be obtained between devices having different distances from the reference signal transmitter, and signals can be synchronized among a plurality of devices.

この発明に係る同期回路は、
入力端子と、
前記入力端子から入力した信号の波形を二乗する第1の周波数変換器と、
前記第1の周波数変換器の出力信号が入力される第1の帯域通過フィルタと、
前記第1の周波数変換器の出力信号が入力される第2の帯域通過フィルタと、
前記第1の周波数変換器の出力信号が入力される第3の帯域通過フィルタと、
前記第1の帯域通過フィルタの出力信号が第1の入力端子に入力され、前記第2の帯域通過フィルタの出力信号が第2の入力端子に入力される第2の周波数変換器と、
前記第1の帯域通過フィルタの出力信号が第1の入力端子に入力され、前記第2の周波数変換器の出力信号が第2の入力端子に入力される位相検出器と、
前記第1の帯域通過フィルタの出力信号が入力される位相共役回路と、
前記位相共役回路の出力信号が入力される逓倍器と、
前記第3の帯域通過フィルタの出力信号が第1の入力端子に入力され、前記逓倍器の出力信号が第2の入力端子に入力される第3の周波数変換器と、
前記位相検出器の出力信号が制御端子に入力され、前記第3の周波数変換器の出力信号が入力端子に入力される移相器と、
前記移相器の出力信号を出力する出力端子と、
を備えたことを特徴とするものである。
The synchronization circuit according to the present invention includes:
An input terminal;
A first frequency converter that squares the waveform of the signal input from the input terminal;
A first bandpass filter to which an output signal of the first frequency converter is input;
A second bandpass filter to which an output signal of the first frequency converter is input;
A third bandpass filter to which the output signal of the first frequency converter is input;
A second frequency converter in which an output signal of the first bandpass filter is input to a first input terminal, and an output signal of the second bandpass filter is input to a second input terminal;
A phase detector in which an output signal of the first bandpass filter is input to a first input terminal, and an output signal of the second frequency converter is input to a second input terminal;
A phase conjugate circuit to which an output signal of the first bandpass filter is input;
A multiplier to which an output signal of the phase conjugate circuit is input;
A third frequency converter in which an output signal of the third bandpass filter is input to a first input terminal, and an output signal of the multiplier is input to a second input terminal;
A phase shifter in which an output signal of the phase detector is input to a control terminal, and an output signal of the third frequency converter is input to an input terminal;
An output terminal for outputting an output signal of the phase shifter;
It is characterized by comprising.

この発明によれば、複数の装置間で信号の同期を取ることが可能な同期回路および同期システムを得られるという効果がある。   According to the present invention, there is an effect that a synchronization circuit and a synchronization system capable of synchronizing signals between a plurality of devices can be obtained.

この発明の実施の形態1による同期システムを示す構成図The block diagram which shows the synchronous system by Embodiment 1 of this invention この発明の実施の形態1による同期回路を示す構成図Configuration diagram showing a synchronizing circuit according to a first embodiment of the present invention. この発明の実施の形態1による同期システムの動作を説明するための図The figure for demonstrating operation | movement of the synchronous system by Embodiment 1 of this invention. この発明の実施の形態1による同期システムの動作を説明するための図The figure for demonstrating operation | movement of the synchronous system by Embodiment 1 of this invention. この発明の実施の形態2による同期システムを示す構成図The block diagram which shows the synchronous system by Embodiment 2 of this invention

実施の形態1.
図1は、この発明の実施の形態1に係わる同期システムを示す構成図である。図中、100_0は基準信号送信機、100_1〜100_Lは同期回路である。
基準信号を送信する基準信号送信機100_0と、全ては図示されていないL台(Lは1以上の整数)の装置から構成され、L台の装置にL個の同期回路100_1〜100_Lが、それぞれ1つずつ搭載され、基準信号送信機100_0の出力端子と同期回路100_1〜100_Lの入力端子が接続されている。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a synchronization system according to Embodiment 1 of the present invention. In the figure, 100_0 is a reference signal transmitter, and 100_1 to 100_L are synchronization circuits.
A reference signal transmitter 100_0 that transmits a reference signal and all L devices (L is an integer equal to or greater than 1) (not shown), and L synchronization circuits 100_1 to 100_L are respectively connected to the L devices. The output terminals of the reference signal transmitter 100_0 and the input terminals of the synchronization circuits 100_1 to 100_L are connected one by one.

図2は、図1における同期回路100_1の詳細な構成を示している図である。図中、100_1は同期回路、11は第1の周波数変換器、12、13、14は帯域通過フィルタ、15は第2の周波数変換器、16は位相検出器、17は位相共役回路、18は逓倍器、19は第3の周波数変換器、20は移相器である。なお、図1における同期回路100_1〜100_Lはすべて図2に示したものと同じ構成としている。したがって、ここでは図2の同期回路100_1についてのみ説明する。   FIG. 2 is a diagram showing a detailed configuration of the synchronization circuit 100_1 in FIG. In the figure, 100_1 is a synchronous circuit, 11 is a first frequency converter, 12, 13, and 14 are bandpass filters, 15 is a second frequency converter, 16 is a phase detector, 17 is a phase conjugate circuit, and 18 is A multiplier, 19 is a third frequency converter, and 20 is a phase shifter. Note that all of the synchronization circuits 100_1 to 100_L in FIG. 1 have the same configuration as that shown in FIG. Therefore, only the synchronization circuit 100_1 in FIG. 2 will be described here.

図2において、周波数変換器11は、第1の入力端子と第2の入力端子と出力端子を有する。位相検出器16は第1の入力端子と第2の入力端子と出力端子を有する。第2の周波数変換器15は、第1の入力端子と第2の入力端子と出力端子を有する。第3の周波数変換器19は、第1の入力端子と第2の入力端子と出力端子を有する。移相器20は入力端子と制御端子と出力端子を有する。   In FIG. 2, the frequency converter 11 has a first input terminal, a second input terminal, and an output terminal. The phase detector 16 has a first input terminal, a second input terminal, and an output terminal. The second frequency converter 15 has a first input terminal, a second input terminal, and an output terminal. The third frequency converter 19 has a first input terminal, a second input terminal, and an output terminal. The phase shifter 20 has an input terminal, a control terminal, and an output terminal.

また、同期回路100_1の入力端子は周波数変換器11の第1の入力端子と第2の入力端子に接続され、周波数変換器11の出力端子は帯域通過フィルタ12〜14の入力端子に接続され、帯域通過フィルタ12の出力端子は位相検出器16の第1の入力端子および第2の周波数変換回路15の第1の入力端子および位相共役回路17の入力端子に接続され、帯域通過フィルタ13の出力端子は第2の周波数変換器15の第2の入力端子に接続され、第2の周波数変換器15の出力端子は位相検出器16の第2の入力端子に接続され、位相検出器16の出力端子は移相器20の制御端子に接続され、帯域通過フィルタ14の出力端子は第3の周波数変換器19の第1の入力端子に接続され、位相共役回路17の出力端子は逓倍器18の入力端子に接続され、逓倍器18の出力端子は第3の周波数変換器19の第2の入力端子に接続され、第3の周波数変換器19の出力端子は移相器20の入力端子に接続され、移相器20の出力端子は同期回路100_1の出力端子に接続されている。   The input terminal of the synchronization circuit 100_1 is connected to the first input terminal and the second input terminal of the frequency converter 11, and the output terminal of the frequency converter 11 is connected to the input terminals of the bandpass filters 12-14. The output terminal of the band pass filter 12 is connected to the first input terminal of the phase detector 16, the first input terminal of the second frequency conversion circuit 15, and the input terminal of the phase conjugate circuit 17. The terminal is connected to the second input terminal of the second frequency converter 15, the output terminal of the second frequency converter 15 is connected to the second input terminal of the phase detector 16, and the output of the phase detector 16 The terminal is connected to the control terminal of the phase shifter 20, the output terminal of the band pass filter 14 is connected to the first input terminal of the third frequency converter 19, and the output terminal of the phase conjugate circuit 17 is the multiplier 18. input The output terminal of the multiplier 18 is connected to the second input terminal of the third frequency converter 19, and the output terminal of the third frequency converter 19 is connected to the input terminal of the phase shifter 20. The output terminal of the phase shifter 20 is connected to the output terminal of the synchronization circuit 100_1.

次に動作について説明する。上記したように同期回路100_1〜100_Lは同じ構成であるため、ここでは同期回路100_1の動作についてのみ説明を行う。
基準信号送信機100_0から出力される信号 s(t) の周波数関係を次式のように設定する。
s(t)=A cos{2π(f-f)t}+B cos{2πft}+C cos{2π(f+f)t} (1)
ここでA、B、Cは各周波数成分の振幅値を、tは時間を、f、f、fは周波数を表している。また、f=N×f(Nは2以上の整数)および、f≦f<<fの関係がある。すなわち、基準信号送信機100_0から出力される基準信号の異なる3つのキャリア周波数であるf−f、f、f+fに対して、fおよびfは十分低い周波数になっている。
Next, the operation will be described. Since the synchronization circuits 100_1 to 100_L have the same configuration as described above, only the operation of the synchronization circuit 100_1 will be described here.
The frequency relationship of the signal s (t) output from the reference signal transmitter 100_0 is set as follows:
s (t) = A cos {2π (f 0 −f 1 ) t} + B cos {2πf 0 t} + C cos {2π (f 0 + f 2 ) t} (1)
Here, A, B, and C represent amplitude values of frequency components, t represents time, and f 0 , f 1 , and f 2 represent frequencies. Further, there is a relationship of f 2 = N × f 1 (N is an integer of 2 or more) and f 1 ≦ f 2 << f 0 . That is, f 1 and f 2 are sufficiently lower than f 0 −f 1 , f 0 , f 0 + f 2 which are three different carrier frequencies of the reference signal output from the reference signal transmitter 100_0. Yes.

ここでは、説明の簡単化のため A=B=C=1、N=2とする。なお、A、B、Cは、0以外の任意の実数であればよく、A=B=C=1としたことによる以下の本発明の説明への影響は無い。   Here, for simplification of explanation, it is assumed that A = B = C = 1 and N = 2. A, B, and C may be arbitrary real numbers other than 0, and A = B = C = 1 does not affect the following description of the present invention.

基準信号送信機100_0から距離Dだけ離れた同期回路100_1に入力される信号を s'(t) とすると、s'(t) は
s'(t)=cos{2π(f-f)t+φ}+cos{2πft+φ}+cos{2π(f+f)t+φ}
(2)
となる。ここで、φ、φ、φは、距離Dによる各周波数成分の位相回転量を表しており、
Assuming that a signal input to the synchronization circuit 100_1 separated from the reference signal transmitter 100_0 by a distance D is s '(t), s' (t) is
s ′ (t) = cos {2π (f 0 −f 1 ) t + φ 1 } + cos {2πf 0 t + φ 2 } + cos {2π (f 0 + f 2 ) t + φ 3 }
(2)
It becomes. Here, φ 1 , φ 2 , and φ 3 represent the amount of phase rotation of each frequency component depending on the distance D,

φ = 2π× mod{D(f-f)/c,1} (3)
φ = 2π× mod{Df/c,1} (4)
φ = 2π× mod{D(f+f)/c,1} (5)
と表される。ここでcは光速(伝搬路が誘電体である等、遅波効果がある場合は実際の伝搬速度)を表し、mod(X,Y) はXをYで割った余りを表す。
φ 1 = 2π × mod {D (f 0 -f 1) / c, 1} (3)
φ 2 = 2π × mod {Df 0 / c, 1} (4)
φ 3 = 2π × mod {D (f 0 + f 2) / c, 1} (5)
It is expressed. Here, c represents the speed of light (the actual propagation speed when there is a slow wave effect such as a propagation path is a dielectric), and mod (X, Y) represents the remainder of X divided by Y.

同期回路100_1に入力された信号 s'(t) は第1の周波数変換器11の第1の入力端子と第2の入力端子に入力される。したがって、周波数変換器11に入力した信号の波形は二乗されて出力されることから、周波数変換器11の出力信号 s''(t) は
s''(t)=s'(t)×s'(t)
=[cos{2π(f-f)t+φ}+cos{2πft+φ}+cos{2π(f+f)t+φ}]
=α+β
+cos(2πft+φ21)+cos(2πft+φ)+cos(2πft+φ)
(6)
となる。
The signal s ′ (t) input to the synchronization circuit 100_1 is input to the first input terminal and the second input terminal of the first frequency converter 11. Therefore, since the waveform of the signal input to the frequency converter 11 is squared and output, the output signal s '' (t) of the frequency converter 11 is
s '' (t) = s '(t) × s' (t)
= [cos {2π (f 0 −f 1 ) t + φ 1 } + cos {2πf 0 t + φ 2 } + cos {2π (f 0 + f 2 ) t + φ 3 }] 2
= α + β
+ cos (2πf 1 t + φ 2 −φ 1 ) + cos (2πf 2 t + φ 2 −φ 3 ) + cos (2πf 3 t + φ 3 −φ 1 )
(6)
It becomes.

ここで
α=[cos{4π(f-f)t+φ}+cos{4πft+φ}
+cos{4π(f+f)t+φ}+3]/2 (7)
β=cos{2π(2f-f)t+φ}+cos{2π(2f+f)t+φ}
+cos{2π(2f-f+f)t+φ} (8)
=f+f (9)
である。
Where α = [cos {4π (f 0 −f 1 ) t + φ 1 } + cos {4πf 0 t + φ 2 }
+ cos {4π (f 0 + f 2 ) t + φ 3 } +3] / 2 (7)
β = cos {2π (2f 0 −f 1 ) t + φ 1 + φ 2 } + cos {2π (2f 0 + f 2 ) t + φ 2 + φ 3 }
+ cos {2π (2f 0 -f 1 + f 2 ) t + φ 1 + φ 3 } (8)
f 3 = f 1 + f 2 (9)
It is.

信号 s''(t) は3分岐され、そのうち一つは帯域通過フィルタ12の入力端子へ入力される。
帯域通過フィルタ12の特性は中心周波数 f であり通過帯域幅 BW の通過帯域をもつ特性とし、BW を BW≦0.5×f とすると、式(6)における第3項以外の成分は阻止されるため、帯域通過フィルタ12の出力信号 s(t) は
s(t)=cos(2πft+φ21) (10)
となる。
The signal s ″ (t) is branched into three, one of which is input to the input terminal of the bandpass filter 12.
When characteristics of the band-pass filter 12 is a characteristic with a passband center frequency f 1 a and pass bandwidth BW 1, the BW 1 and BW 1 ≦ 0.5 × f 1, components other than the third term in equation (6) Is blocked, the output signal s 1 (t) of the bandpass filter 12 is
s 1 (t) = cos (2πf 1 t + φ 2 −φ 1 ) (10)
It becomes.

3分岐された信号 s''(t) の残りの2波のうち一つは帯域通過フィルタ13の入力端子へ入力される。
帯域通過フィルタ13の特性は中心周波数 f であり通過帯域幅 BW の通過帯域をもつ特性とし、BW を BW≦0.5×f とすると、式(6)における第4項以外の成分は阻止されるため、帯域通過フィルタ13の出力信号 s(t) は
s(t)=cos(2πft+φ) (11)
となる。
One of the remaining two waves of the three-branched signal s ″ (t) is input to the input terminal of the bandpass filter 13.
The characteristics of the band pass filter 13 are those having a center frequency f 2 and a pass band having a pass band width BW 2 , where BW 2 is BW 2 ≦ 0.5 × f 1. Is blocked, the output signal s 2 (t) of the bandpass filter 13 is
s 2 (t) = cos (2πf 2 t + φ 3 −φ 2 ) (11)
It becomes.

3分岐された信号 s''(t) の残りの1波は帯域通過フィルタ14の入力端子へ入力される。
帯域通過フィルタ14の特性は中心周波数 f であり通過帯域幅 BW の通過帯域をもつ特性とし、BW を BW≦0.5×f とすると、式(6)における第5項以外の成分は阻止されるため、帯域通過フィルタ14の出力信号 s(t) は
s(t)=cos(2πft+φ) (12)
となる。
The remaining one wave of the three-branched signal s ″ (t) is input to the input terminal of the bandpass filter 14.
When the characteristics of the band pass filter 14 is a characteristic with a passband center frequency f 3 a and pass bandwidth BW 3, the BW 3 and BW 3 ≦ 0.5 × f 1, components other than the fifth term in equation (6) Is blocked, the output signal s 3 (t) of the bandpass filter 14 is
s 3 (t) = cos (2πf 3 t + φ 3 −φ 1 ) (12)
It becomes.

帯域通過フィルタ12の出力信号 s(t) は位相検出器16の第1の入力端子に入力されるとともに、第2の周波数変換器15の第1の入力端子に入力される。 The output signal s 1 (t) of the band pass filter 12 is input to the first input terminal of the phase detector 16 and also input to the first input terminal of the second frequency converter 15.

帯域通過フィルタ13の出力信号 s(t) は第2の周波数変換器15の第2の入力端子に入力される。 The output signal s 2 (t) of the band pass filter 13 is input to the second input terminal of the second frequency converter 15.

したがって、第2の周波数変換器15の出力信号 s'(t) は
s'(t)=cos(2πf1t+φ-2φ1) (13)
となる。
Therefore, the output signal s 2 ′ (t) of the second frequency converter 15 is
s 2 '(t) = cos (2πf 1 t + φ 3 −2φ 2 + φ 1 ) (13)
It becomes.

図3は位相検出器16の特性の一例である。図3の横軸は位相検出器16の第1の入力端子と第2の入力端子に入力される信号の位相差であり、図3の縦軸は位相検出器16の出力端子から出力される電圧である。位相検出器16では、入力信号の位相差に応じて出力電圧が変化し、2つの入力信号の位相差がゼロの時出力電圧がゼロとなる。   FIG. 3 is an example of the characteristics of the phase detector 16. The horizontal axis in FIG. 3 is the phase difference between the signals input to the first input terminal and the second input terminal of the phase detector 16, and the vertical axis in FIG. 3 is output from the output terminal of the phase detector 16. Voltage. In the phase detector 16, the output voltage changes according to the phase difference between the input signals, and when the phase difference between the two input signals is zero, the output voltage becomes zero.

位相検出器16の第1の入力端子の信号と第2の入力端子の信号の位相差は、式(10)と式(13)より (φ-2φ) - (φ21) =φ-3φ2+2φ となる。このとき、位相検出器16の出力端子からはある一定の電圧 V
= X×(φ-3φ2+2φ) (14)
が出力される。ここで X は係数を表す。
The phase difference between the signal at the first input terminal and the signal at the second input terminal of the phase detector 16 is (φ 3 −2φ 2 + φ 1 ) − (φ 2 − φ 1 ) = φ 3 −3φ 2 + 2φ 1 At this time, a certain voltage V 0 is output from the output terminal of the phase detector 16.
V 0 = X × (φ 3 -3φ 2 + 2φ 1 ) (14)
Is output. Where X is a coefficient.

帯域通過フィルタ14の出力信号 s(t) は第3の周波数変換器19の第1の入力端子に入力される。 The output signal s 3 (t) of the band pass filter 14 is input to the first input terminal of the third frequency converter 19.

帯域通過フィルタ12の出力信号 s(t) は位相共役回路17の入力端子に入力されるため、位相共役回路17の出力信号 s'(t) は
s'(t) = cos(2πft -φ21) (15)
となる。
Since the output signal s 1 (t) of the band pass filter 12 is input to the input terminal of the phase conjugate circuit 17, the output signal s 1 ′ (t) of the phase conjugate circuit 17 is
s 1 '(t) = cos (2πf 1 t -φ 2 + φ 1 ) (15)
It becomes.

位相共役回路17の出力信号は逓倍器18の入力端子に入力される。ここで、逓倍器18の逓倍数をN+1、即ち3逓倍器とすると、逓倍器18の出力信号 s''(t) は
s''(t) = cos(6πft -3φ2 +3φ1)
= cos(2πft -3φ2 +3φ1) (16)
となる。
The output signal of the phase conjugate circuit 17 is input to the input terminal of the multiplier 18. Here, when the multiplication number of the multiplier 18 is N + 1, that is, a tripler, the output signal s 1 ″ (t) of the multiplier 18 is
s 1 ″ (t) = cos (6πf 1 t −3φ 2 + 3φ 1 )
= cos (2πf 3 t -3φ 2 + 3φ 1 ) (16)
It becomes.

第3の周波数変換器19の第1の入力端子に信号 s(t) が入力され、第3の周波数変換器19の第2の入力端子に信号 s''(t) が入力されるので、第3の周波数変換回路19の出力信号 s'(t) は式(12)および式(16)より
s'(t) = cos(4πft +φ3 -3φ2 +2φ1) (17)
となる。
The signal s 3 (t) is input to the first input terminal of the third frequency converter 19, and the signal s 1 ″ (t) is input to the second input terminal of the third frequency converter 19. Therefore, the output signal s 3 ′ (t) of the third frequency conversion circuit 19 is obtained from the equations (12) and (16).
s 3 '(t) = cos (4πf 3 t + φ 3 -3φ 2 + 2φ 1 ) (17)
It becomes.

ここで、式(3)、式(4)より、
φ2 = 2π×[ mod{Df/c,1} - mod{D(f-f)/c,1} ]
= 2π× mod{Df1/c,1} (18)
となる。式(4)、式(5)より、
φ32 = 2π×[mod{D(f+f)/c,1} - mod{Df/c,1} ]
= 2π×mod{Df2/c,1}
= 4π×mod{Df1/c,1} (19)
となる。式(3)、式(5)より、
φ3 = 2π×[mod{D(f+f)/c,1} - mod{D(f-f)/c,1} ]
= 2π×mod{D(f+f1)/c,1}
= 6π× mod{Df1/c,1} (20)
となる。
Here, from Equation (3) and Equation (4),
φ 2 −φ 1 = 2π × [mod {Df 0 / c, 1} −mod {D (f 0 −f 1 ) / c, 1}]
= 2π × mod {Df 1 / c, 1} (18)
It becomes. From Equation (4) and Equation (5),
φ 3 −φ 2 = 2π × [mod {D (f 0 + f 2 ) / c, 1} − mod {Df 0 / c, 1}]
= 2π × mod {Df 2 / c, 1}
= 4π × mod {Df 1 / c, 1} (19)
It becomes. From Equation (3) and Equation (5),
φ 3 −φ 1 = 2π × [mod {D (f 0 + f 2 ) / c, 1} − mod {D (f 0 −f 1 ) / c, 1}]
= 2π × mod {D (f 2 + f 1 ) / c, 1}
= 6π × mod {Df 1 / c, 1} (20)
It becomes.

図4は 移相器20の特性の一例である。図4の横軸は制御電圧であり、図4の縦軸は移相器20の位相変化量である。位相検出器16から出力された電圧Voで移相器20の位相を制御すると位相量が φ3-3φ2+2φ1 だけ変化する。したがって、このとき移相器20の出力信号 s(t) は
s(t) = cos(6πf1t) (21)
となる。この信号は、同期回路100_1の出力端子から出力される。
FIG. 4 is an example of the characteristics of the phase shifter 20. The horizontal axis in FIG. 4 is the control voltage, and the vertical axis in FIG. 4 is the phase change amount of the phase shifter 20. When the phase of the phase shifter 20 is controlled by the voltage Vo output from the phase detector 16, the phase amount changes by φ 3 −3φ 2 + 2φ 1 . Therefore, at this time, the output signal s 0 (t) of the phase shifter 20 is
s 0 (t) = cos (6πf 1 t) (21)
It becomes. This signal is output from the output terminal of the synchronization circuit 100_1.

以上同期回路100_1の動作について説明を行ったが、同期回路100_1から100_Lはすべて同じ構成であるため、すべての同期回路の出力信号が s(t) となる。この信号 s(t) を用いることで、例えば信号 s(t) のゼロクロス点を基準とするトリガ信号を生成することなどにより、すべての同期回路100_1〜100_Lにおいて同一タイミングのトリガ信号を得ることが可能である。 The operation of the synchronization circuit 100_1 has been described above. Since the synchronization circuits 100_1 to 100_L have the same configuration, the output signals of all the synchronization circuits are s 0 (t). By using this signal s 0 (t), for example, by generating a trigger signal based on the zero cross point of the signal s 0 (t), trigger signals having the same timing are obtained in all the synchronization circuits 100_1 to 100_L. It is possible.

以上より、基準信号送信機100_0と同期回路100_1〜100_Lの距離に関係なく、周波数および位相さらにタイミングが同一の信号がすべての同期回路100_1〜100_Lから出力されるため、本同期回路を用いることで、複数の装置間で信号の同期を取ることが可能となる。   As described above, signals having the same frequency, phase and timing are output from all the synchronization circuits 100_1 to 100_L regardless of the distance between the reference signal transmitter 100_0 and the synchronization circuits 100_1 to 100_L. It becomes possible to synchronize signals between a plurality of devices.

なお、本実施の形態1では、f=2fとしたが、本発明はこれに限られるものではなく、f=N×fとし、Nを2以上の整数とすれば良い。
また、本実施の形態1では基準信号送信機100_0と同期回路100_1〜100_Lを別の装置として説明を行ったが、基準信号送信機100_0は同期回路100_1〜100_Lを含むいずれかの装置に搭載されていても良い。
In the first embodiment, f 2 = 2f 1 is set, but the present invention is not limited to this, and f 2 = N × f 1 and N may be an integer of 2 or more.
In Embodiment 1, the reference signal transmitter 100_0 and the synchronization circuits 100_1 to 100_L are described as separate devices. However, the reference signal transmitter 100_0 is mounted on any device including the synchronization circuits 100_1 to 100_L. May be.

実施の形態2.
図5は、この発明の実施の形態2に係わる同期システムを示す構成図であり、図中、図1、図2と同一符号は同一又は相当部分を示し説明を省略する。図5において、101_0および101_1〜101_Lはアンテナである。図7において、基準信号送信機100_0にはアンテナ101_0が、同期回路100_1〜100_Lにはそれぞれアンテナ101_1〜101_Lが接続されており、基準信号送信機100_0とL個の同期回路100_1はアンテナ101_0とアンテナ101_1〜101_Lを介して無線によって接続されている。
Embodiment 2. FIG.
FIG. 5 is a block diagram showing a synchronization system according to Embodiment 2 of the present invention. In the figure, the same reference numerals as those in FIGS. 1 and 2 denote the same or corresponding parts, and the description thereof is omitted. In FIG. 5, 101_0 and 101_1 to 101_L are antennas. In FIG. 7, the antenna 101_0 is connected to the reference signal transmitter 100_0, and the antennas 101_1 to 101_L are connected to the synchronization circuits 100_1 to 100_L. The reference signal transmitter 100_0 and the L synchronization circuits 100_1 are the antenna 101_0 and the antenna. 101_1 to 101_L are connected wirelessly.

同期回路100_1の構成および動作については実施の形態1と同様のため、ここでは説明を省略する。   Since the structure and operation of the synchronization circuit 100_1 are the same as those in Embodiment 1, description thereof is omitted here.

本実施の形態2によれば基準信号送信機100_0と同期回路100_1〜100_Lの間を同軸ケーブル等の有線を用いず、無線接続にした場合でも動作させることが可能である。従って、同期用ケーブルを使用することが困難な装置間の距離が離れているシステムにおいても、本同期システムおよび同期回路を用いることにより、複数の装置間で信号の周波数と位相の同期をとることが可能となる。   According to the second embodiment, the reference signal transmitter 100_0 and the synchronization circuits 100_1 to 100_L can be operated even when they are wirelessly connected without using a cable such as a coaxial cable. Therefore, even in systems where the distance between devices that make it difficult to use a synchronization cable is long, the frequency and phase of signals can be synchronized between multiple devices by using this synchronization system and synchronization circuit. Is possible.

100_0 基準信号送信機、100_1〜100_L 同期回路、101_0、101_1〜101_L アンテナ、11、15、19 周波数変換器、12、13、14 帯域通過フィルタ、16 位相検出器、17 位相共役回路、18 逓倍器、20 移相器 100_0 reference signal transmitter, 100_1 to 100_L synchronization circuit, 101_0, 101_1 to 101_L antenna, 11, 15, 19 frequency converter, 12, 13, 14 band pass filter, 16 phase detector, 17 phase conjugate circuit, 18 multiplier 20 Phase shifter

Claims (6)

入力端子と、
前記入力端子から入力した信号の波形を二乗する第1の周波数変換器と、
前記第1の周波数変換器の出力信号が入力される第1の帯域通過フィルタと、
前記第1の周波数変換器の出力信号が入力される第2の帯域通過フィルタと、
前記第1の周波数変換器の出力信号が入力される第3の帯域通過フィルタと、
前記第1の帯域通過フィルタの出力信号が第1の入力端子に入力され、前記第2の帯域通過フィルタの出力信号が第2の入力端子に入力される第2の周波数変換器と、
前記第1の帯域通過フィルタの出力信号が第1の入力端子に入力され、前記第2の周波数変換器の出力信号が第2の入力端子に入力される位相検出器と、
前記第1の帯域通過フィルタの出力信号が入力される位相共役回路と、
前記位相共役回路の出力信号が入力される逓倍器と、
前記第3の帯域通過フィルタの出力信号が第1の入力端子に入力され、前記逓倍器の出力信号が第2の入力端子に入力される第3の周波数変換器と、
前記位相検出器の出力信号が制御端子に入力され、前記第3の周波数変換器の出力信号が入力端子に入力される移相器と、
前記移相器の出力信号を出力する出力端子と、
を備えたことを特徴とする同期回路。
An input terminal;
A first frequency converter that squares the waveform of the signal input from the input terminal;
A first bandpass filter to which an output signal of the first frequency converter is input;
A second bandpass filter to which an output signal of the first frequency converter is input;
A third bandpass filter to which the output signal of the first frequency converter is input;
A second frequency converter in which an output signal of the first bandpass filter is input to a first input terminal, and an output signal of the second bandpass filter is input to a second input terminal;
A phase detector in which an output signal of the first bandpass filter is input to a first input terminal, and an output signal of the second frequency converter is input to a second input terminal;
A phase conjugate circuit to which an output signal of the first bandpass filter is input;
A multiplier to which an output signal of the phase conjugate circuit is input;
A third frequency converter in which an output signal of the third bandpass filter is input to a first input terminal, and an output signal of the multiplier is input to a second input terminal;
A phase shifter in which an output signal of the phase detector is input to a control terminal, and an output signal of the third frequency converter is input to an input terminal;
An output terminal for outputting an output signal of the phase shifter;
A synchronization circuit comprising:
異なる3つの周波数の正弦波の合成信号を送信する基準信号送信機と、
前記基準信号送信機から送信された前記合成信号を受信する少なくとも1つ以上の請求項1に記載の同期回路と、
を備えたことを特徴とする同期システム。
A reference signal transmitter for transmitting a composite signal of sine waves of three different frequencies;
At least one synchronization circuit according to claim 1 for receiving the composite signal transmitted from the reference signal transmitter;
A synchronization system characterized by comprising:
前記基準信号送信機と前記同期システムが有線で接続されていることを特徴とする請求項2に記載の同期システム。   The synchronization system according to claim 2, wherein the reference signal transmitter and the synchronization system are connected by wire. 前記基準信号送信機と前記同期システムが無線で接続されていることを特徴とする請求項2に記載の同期システム。   The synchronization system according to claim 2, wherein the reference signal transmitter and the synchronization system are connected wirelessly. 、f、fを周波数として、前記基準信号送信機から出力される前記異なる3つの周波数が、それぞれf−f、f、f+fであり、f=N×f(Nは2以上の整数)であることを特徴とする請求項2から請求項4のいずれかに記載の同期システム。 The three different frequencies output from the reference signal transmitter with f 0 , f 1 , and f 2 as frequencies are respectively f 0 −f 1 , f 0 , and f 0 + f 2 , and f 2 = N × 5. The synchronization system according to claim 2, wherein the synchronization system is f 1 (N is an integer of 2 or more). 前記移相器の出力信号をトリガ信号とすることを特徴とする請求項1から請求項5のいずれかに記載の同期回路または同期システム。   6. The synchronization circuit or the synchronization system according to claim 1, wherein an output signal of the phase shifter is used as a trigger signal.
JP2011288289A 2011-12-28 2011-12-28 Synchronization circuit and synchronization system Pending JP2013138338A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011288289A JP2013138338A (en) 2011-12-28 2011-12-28 Synchronization circuit and synchronization system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011288289A JP2013138338A (en) 2011-12-28 2011-12-28 Synchronization circuit and synchronization system

Publications (1)

Publication Number Publication Date
JP2013138338A true JP2013138338A (en) 2013-07-11

Family

ID=48913723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288289A Pending JP2013138338A (en) 2011-12-28 2011-12-28 Synchronization circuit and synchronization system

Country Status (1)

Country Link
JP (1) JP2013138338A (en)

Similar Documents

Publication Publication Date Title
EP2840734B1 (en) Method and system for multi-point signal generation with phase synchronized local carriers
EP3130930A1 (en) Synchronization of unstable signal sources for use in a phase stable instrument
Comoretto et al. The signal processing firmware for the low frequency aperture array
JP4450749B2 (en) Partial discharge position locator
RU2495449C2 (en) Apparatus for forming active phased antenna array beam pattern
JP2010216980A (en) Radar device
CN105785225B (en) The compensation method of receiving end signal delay estimation error
JP2007067987A (en) Multi-rate clock signal extracting method and multi-rate clock signal extracting apparatus
JP2013138338A (en) Synchronization circuit and synchronization system
KR20180119931A (en) Height simulator capable of implementing doppler signal and method for simulating height
CN115001491B (en) Synchronous sampling method and device for multiple ADC sampling clock arrays
Chaudhary et al. Characterization and calibration techniques for multi-channel phase-coherent systems
US10158395B2 (en) Wireless system, and elevator control system and substation monitoring system including same
CN102545893A (en) Test and measurement instrument with oscillator phase dejitter
CN109407057B (en) Signal source of S-band wave-measuring radar
KR101864837B1 (en) Clock generator of receiver
Nikfal et al. Low-complexity and frequency-scalable analog real-time fdm receiver based on a dispersive delay structure
CN102590613A (en) Method and device for measuring arrival time difference of radio-frequency signal
CN102545885A (en) Radiofrequency signal delay line
US1754882A (en) Polyphase broadcast distribution
Chattopadhyay et al. Microwave FM/AM signal separator: Design and analysis
RU2290662C1 (en) Analog-digital converter module
Li et al. Research and implementation of an IEEE 1588 PTP-based time synchronization system for Chinese experimental ocean observatory network
CN109617632B (en) Device for testing ionized layer scattering signal level based on FFT
JP6088391B2 (en) Signal processing apparatus, signal analysis system, signal generation system, signal analysis method, and signal generation method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326