JP2013126939A - Group iii nitride semiconductor substrate - Google Patents

Group iii nitride semiconductor substrate Download PDF

Info

Publication number
JP2013126939A
JP2013126939A JP2012273017A JP2012273017A JP2013126939A JP 2013126939 A JP2013126939 A JP 2013126939A JP 2012273017 A JP2012273017 A JP 2012273017A JP 2012273017 A JP2012273017 A JP 2012273017A JP 2013126939 A JP2013126939 A JP 2013126939A
Authority
JP
Japan
Prior art keywords
surface
gan
substrate
crystal
direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012273017A
Other languages
Japanese (ja)
Inventor
Yuichi Oshima
祐一 大島
Original Assignee
Hitachi Cable Ltd
日立電線株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, 日立電線株式会社 filed Critical Hitachi Cable Ltd
Priority to JP2012273017A priority Critical patent/JP2013126939A/en
Publication of JP2013126939A publication Critical patent/JP2013126939A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a nitride semiconductor substrate whose surface roughness is isotropic.SOLUTION: The group III nitride semiconductor substrate is composed of a group III nitride semiconductor single crystal containing one crystal plane and another crystal plane having a smaller hardness than the one crystal plane. The substrate surface has an absolute value of a surface roughness difference of ≤10 nm between the substrate surface in one direction parallel with the substrate surface and the substrate surface in a direction different from the one direction.

Description

本発明は、III族窒化物半導体基板に関する。 The present invention relates to a group III nitride semiconductor substrate.

従来、基板の上にGaN単結晶を気相成長させてGaN単結晶のインゴットを製造する工程と、形成されたGaN単結晶のインゴットを成長方向に平行な方向にスライス加工してGaN基板を作成するスライス工程とを備えるGaN基板の製造方法が知られている(例えば、特許文献1参照)。 Conventionally, creation and process for manufacturing an ingot of GaN single crystal GaN single crystal is vapor phase grown on the substrate, the GaN substrate was sliced ​​in a direction parallel to ingot formed GaN single crystal in the growth direction method of manufacturing a GaN substrate and a slicing step of the known (e.g., see Patent Document 1).

特許文献1に記載の製造方法によれば、GaN単結晶の結晶成長方向に転位は伸びており、転位が伸びている方向に平行にインゴットをスライスするので、スライスして得られる基板の表面に転位が平行に存在することとなり、低転位密度の表面を有したGaN基板を得ることができる。 According to the production method described in Patent Document 1, dislocations in the crystal growth direction of the GaN single crystal is growing, because slicing the ingot parallel to the direction in which dislocations extend on the surface of the substrate obtained by slicing will be dislocations in parallel, it is possible to obtain a GaN substrate having a surface of low dislocation density.

特開2007−84435号公報 JP 2007-84435 JP

しかし、特許文献1に記載のGaN基板の製造方法においては、スライスする時間を低減させることを目的としてスライスする速度を上げると、スライスによる結晶欠陥の深さ(ダメージ層の深さ)が増大すると共に、スライスに用いるワイヤソーのワイヤの走行に平行な方向に沿ってスライスにより露出する面(スライス面)に形成されるソーマークに起因して、スライス面を研磨した後においても表面粗さにばらつきが生じる場合がある。 However, in the manufacturing method of the GaN substrate according to Patent Document 1, increasing the speed of slicing for the purpose of reducing the time slicing, the depth of the crystal defects due to the slice (the depth of the damaged layer) is increased together, due to the saw mark formed on the surface exposed by slicing along a direction parallel to the travel of the wire wire saw used for slicing (slice plane), variation also surface roughness after the polishing the slice plane it may occur.

したがって、本発明の目的は、基板の表面粗さが等方的である窒化物半導体基板を提供することにある。 Accordingly, an object of the present invention is to provide a nitride semiconductor substrate surface roughness of the substrate is isotropic.

本発明は、上記目的を達成するため、一の結晶面と一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなり、基板表面を有するIII族窒化物半導体基板であって、基板表面は、基板表面に平行な一の方向に沿った基板表面の一の表面粗さと、一の方向とは異なる他の方向に沿った基板表面の他の表面粗さとの差の絶対値が、10nm以下であるIII族窒化物半導体基板が提供される。 The present invention, in order to achieve the above object, made of a Group III nitride semiconductor single crystals containing the other crystal face of the smaller hardness than the hardness of the one crystal plane one crystal plane, the group III nitride having a substrate surface a sEMICONDUCTOR substrate, the substrate surface, other surface roughness of the first surface roughness of the substrate surface along the one direction parallel to the substrate surface, the substrate surface along the other different direction to the one direction the absolute value of Satono differences, group III nitride semiconductor substrate is 10nm or less is provided.

また、上記前記基板表面内における結晶方位分布が、中心値±0.05°以下であってもよい。 Further, the crystal orientation distribution in the said substrate surface, may be less than the center value ± 0.05 °.

また、前記III族窒化物半導体基板中の鉄濃度が1×10 16 cm -3以下であってもよい。 Also, the iron concentration of the group III nitride semiconductor substrate may be not more than 1 × 10 16 cm -3.

本発明によれば、基板の表面粗さが等方的である窒化物半導体基板を提供できる。 The present invention can provide a nitride semiconductor substrate surface roughness of the substrate is isotropic.

GaN単結晶における極性面のビッカース硬度の面方位依存性を示す図である。 It is a diagram showing a plane orientation dependence of the Vickers hardness of the polar surface of the GaN single crystal. 本発明の実施の形態に係るIII族窒化物半導体基板の製造フローの一例を示す図である。 Is a diagram illustrating an example of a flow of manufacturing the group III nitride semiconductor substrate according to an embodiment of the present invention. 実施例1に係るアズスライスウエハの顕微ラマン分光測定の結果を示す図である。 It shows the results of Raman spectroscopy of as-sliced ​​wafer in Example 1. 実施例1に係る研磨済GaN基板の表面粗さ測定の結果を示す図である。 It shows the results of surface roughness measurement of the polished GaN substrate in Example 1. 実施例2に係る研磨済GaN基板の表面粗さ測定の結果を示す図である。 It shows the results of surface roughness measurement of the polished GaN substrate in Example 2. 比較例1に係る研磨済GaN基板の表面粗さ測定の結果を示す図である。 It shows the results of surface roughness of the polished GaN substrate in Comparative Example 1 measured. 比較例2に係る研磨済GaN基板の表面粗さ測定の結果を示す図である。 It shows the results of surface roughness of the polished GaN substrate in Comparative Example 2 measurements.

III族窒化物半導体(例えば、窒化ホウ素(BN)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)等)の結晶は、ウルツ鉱(WZ)型、閃亜鉛鉱(ZB)型、又は岩塩(RS)型のいずれかの結晶構造をとる。 Group III nitride semiconductor (e.g., boron nitride (BN), aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), or the like) crystals of wurtzite (WZ) type, sphalerite (ZB) type, or take one of the crystal structure of rock salt (RS) type. ここで、WZ型の結晶構造をとるIII族窒化物半導体において、[0001]方向(c軸方向)において、III族元素の電気陰性度とV族元素の電気陰性度との差により分極が生じる。 Here, in the group III nitride semiconductor has a crystalline structure of the WZ type, in [0001] direction (c-axis direction), is polarized by the difference between the electronegativity of the electronegativity and group V elements of III group element occurs . 例えば、c軸方向に垂直な面は、V族極性面とIII族極性面とに分類される。 For example, a plane perpendicular to the c-axis direction is classified into a group V polar face and the group III-polar face. そして、一例として、III族窒化物半導体であるGaNは、Ga極性面とN極性面とを有しているが、N極性面の方がGa極性面よりもエッチングされやすい特性を有する。 Then, as an example, GaN is a Group III nitride semiconductor is and a Ga-polar face and N-polar face, towards the N-polar surface has a sensitive characteristics that are etched than Ga-polar surface.

ここで、本発明者は、GaNについて以下の知見を得た。 Here, the present inventors obtained the following knowledge for GaN. すなわち、本発明者は、Ga極性面及びN極性面それぞれのビッカース硬さを測定したところ、N極性面のビッカース硬さがGa極性面のビッカース硬さに比べてはるかに軟らかいことを発見した。 That is, the present inventors, measured the Ga polar face and N-polar face respectively Vickers hardness, Vickers hardness of the N-polar surface is found much softer than the Vickers hardness of the Ga-polar surface. その結果を図1に示す。 The results are shown in Figure 1.

図1は、GaN単結晶における極性面のビッカース硬度の面方位依存性を示す。 Figure 1 shows a plane orientation dependence of the Vickers hardness of the polar surface of the GaN single crystal.

図1を参照すると分かるように、GaN単結晶において、(000−1)面、すなわちN極性面におけるビッカース硬度は4.4GPa程度であるが、(000−1)面からの傾きが180°である(0001)面、すなわち、Ga極性面におけるビッカース硬度は7.9GPa程度でありN極性面より硬い。 As seen with reference to FIG. 1, the GaN single crystal, (000-1) plane, that is, Vickers hardness at N-polar plane is about 4.4 GPa, in inclination of 180 ° from a (000-1) plane there (0001) plane, i.e., the Vickers hardness at Ga-polar surface is harder than is N-polar plane about 7.9 GPa. そして、(000−1)面からの傾きが大きくなると、ビッカース硬度が増加する。 When the inclination is increased from (000-1) plane, Vickers hardness increases. 具体的には、(000−1)面からの傾きが30°を超え、傾きが45°程度まで略単調にビッカース硬度は増加し、傾きが45°を超えると増加の程度が増す。 Specifically, beyond the slope 30 ° from a (000-1) plane, the gradient is increased substantially monotonically Vickers hardness up to about 45 °, the inclination increases the degree of increase exceeds 45 °. そして、傾きが150°から180°に至るにしたがって、ビッカース硬度が飽和することが示された。 The slope accordance reaches the 180 ° from 0.99 °, Vickers hardness was shown to saturate. なお、例えば(000−1)のようなミラー指数の表記において−n(n:自然数)は、所定の座標軸と負の方向で交差することを意味する。 Incidentally, for example -n in notation Miller indices, such as (000-1) (n: natural number) it is meant to intersect at a predetermined coordinate axis and the negative direction.

このように、GaNにおいてGa極性面及びN極性面の機械的な硬さが結晶方位に依存しているという事実を、本発明者は初めて見出した。 Thus, the fact that the mechanical hardness of the Ga-polar face and N-polar face in GaN is dependent on the crystal orientation, the present inventors have first found. この機械的な硬さが結晶方位に依存する機構は未解明であるが、この事実に基づいて本発明者は、GaN単結晶をはじめとするIII族窒化物半導体において、機械的に軟らかい結晶面(一例として、GaNの場合、N極性面)側から機械的に硬い結晶面(一例として、GaNの場合、Ga極性面)側に向けたスライスが容易であるという知見を得た。 This mechanism mechanical stiffness depends on the crystal orientation is unclear, the present inventors on the basis of this fact, in the group III nitride semiconductor including GaN single crystal, mechanically soft crystalline plane (as an example, the case of GaN, N-polar surface) (as an example, the case of GaN, Ga polar face) mechanically rigid crystal surface from side to obtain a finding that slices toward the side is easy.

すなわち、本発明者は、一の結晶面と一の結晶面の硬度より小さな硬度を有する他の結晶面とを含むIII族窒化物半導体において、他の結晶面(機械的に柔らかい結晶面)から一の結晶面(機械的に硬い結晶面)に向けたスライスが容易であるという知見を得た。 That is, the inventors have found that, in the group III nitride semiconductor containing other crystal surface having a smaller hardness than the hardness of the one crystal plane one crystal plane, the other crystal planes (mechanically softer crystal face) to obtain a finding that slices toward one of crystal plane (mechanically rigid crystal plane) is easy. また、本発明者は、III族窒化物半導体単結晶からなるバルク結晶をスライスして、無極性基板、又は半極性基板を作製する場合においても、機械的に軟らかい結晶面側から機械的に硬い結晶面側に向けたスライスが容易であるという知見を得た。 Further, the present inventors, by slicing a bulk crystal composed of III nitride semiconductor single crystal, a nonpolar substrate, or even in the case of manufacturing a semipolar substrate, mechanically stiff from mechanically soft crystal surface slices toward the crystal surface was obtained a finding that it is easy.

[実施の形態] [Embodiment]
(III族窒化物半導体基板の製造方法) (Method for producing a group III nitride semiconductor substrate)
図2は、本発明の実施の形態に係るIII族窒化物半導体基板の製造フローの一例を示す。 Figure 2 shows an example of a flow of manufacturing the group III nitride semiconductor substrate according to an embodiment of the present invention.

本実施の形態に係るIII族窒化物半導体基板の製造においては、一の結晶面と一の結晶面の機械的な硬度より小さい硬度を有する他の結晶面とを含むIII族窒化物半導体単結晶からなるバルク結晶を準備するバルク結晶準備工程と、準備したバルク結晶中の他の結晶面側から一の結晶面側に向けてバルク結晶を切断して、表面処理が施されていないIII族窒化物半導体基板を得る切断工程と、切断して得られたIII族窒化物半導体基板の切断面(以下、スライス面ということがある)である表面及び裏面を研磨する研磨工程とを経て本実施の形態に係るIII族窒化物半導体基板が製造される。 In the production of the group III nitride semiconductor substrate according to the present embodiment, III-nitride semiconductor single crystals containing and another crystalline surface having a smaller hardness than the mechanical hardness of one crystal face and one crystal plane a bulk crystal preparation step of preparing a bulk crystal composed of, by cutting a bulk crystal toward the other crystal face of the bulk in crystals prepared in one crystal surface, the surface treatment is not applied III nitride things a cutting step to obtain a semiconductor substrate, the cut surface of the group III nitride semiconductor substrate obtained by cutting (hereinafter, sometimes referred slice plane) at which the front and back surfaces through the polishing step of polishing the present group III nitride semiconductor substrate according to embodiment is manufactured.

以下、III族窒化物半導体基板としてGaN基板を製造する例を、一例として説明する。 Hereinafter, an example of manufacturing a GaN substrate as a Group III nitride semiconductor substrate will be described as an example.

(GaNインゴット準備工程) (GaN ingot preparation step)
まず、一例として、c面を有するGaN単結晶基板のGa極性面又はN極性面上に、Hydride Vapor Phase Epitaxy(HVPE)法を用いてGaNの厚膜を形成することにより、GaN単結晶のGaNインゴットを製造する(ステップ100。以下、ステップを「S」とする)。 First, as an example, on the Ga polar face or an N-polar surface of the GaN single crystal substrate having a c-plane, by forming a thick film of GaN using a Hydride Vapor Phase Epitaxy (HVPE) method, the GaN single crystal GaN to produce an ingot (step 100. below, the step as "S"). また、サファイア基板表面にEpitaxial Lateral Overgrowth(ELO)法等を用いて前処理を施してもよい。 It may also be pretreated with Epitaxial Lateral Overgrowth (ELO) method or the like on the surface of the sapphire substrate. そして、HVPE法により窒化物半導体としてのGaNの厚膜を形成する。 Then, a GaN thick film as the nitride semiconductor by the HVPE method. 次に、機械研磨又はレーザー剥離法によりサファイア基板を除去する。 Then, removing the sapphire substrate by mechanical polishing or laser separation method. これにより、GaN単結晶からなるバルク結晶としてのGaNインゴットを製造することもできる。 Accordingly, it is possible to produce a GaN ingot as a bulk crystal of GaN single crystal.

(切断工程) (Cutting step)
次に、得られたGaNインゴットを、切断(以下、「スライス」ということがある)する。 Next, the GaN ingot obtained, cut (hereinafter, sometimes referred to as "slices") to. 具体的には、第1の硬度を有する一の結晶面としての第1の結晶面と、第1の硬度より小さな第2の硬度を有する他の結晶面としての第2の結晶面とをGaNインゴットは含んでおり、本実施の形態においては、第2の結晶面の側から第1の結晶面の側に向けてスライスする(S110)。 Specifically, GaN and a first crystal face as a crystal surface having a first hardness and a second crystal face as another crystal surface having a small second hardness than the first hardness ingot contains, in this embodiment, slices toward the side of the second crystal face on the side of the first crystal plane (S110). 例えば、本実施の形態においては、GaNインゴットのN極性面からGa極性面に向けてスライスする。 For example, in this embodiment, slices toward the Ga-polar surface of N-polar surface of the GaN ingot. スライスは、例えば、ピアノ線(鋼線)等のワイヤを備えるワイヤソーにより実施することができる。 Slices, for example, can be carried out by a wire saw comprising a wire such as piano wire (steel wire). また、スライスは、2mm/h以上のスライス速度で実施することができる。 Further, the slice can be performed at 2 mm / h or more slices speed. これにより、スライスされたGaN基板(以下、「アズスライスウエハ」と呼ぶことがある。)が作製される。 Thus, sliced ​​GaN substrate (hereinafter sometimes referred to as "as-sliced ​​wafer".) Is prepared.

なお、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてスライスする限り、N極性面からGa極性面に向けて切断する場合に限られない。 Incidentally, the other crystal planes, as long as slicing toward one of crystal surface having a greater hardness than the hardness of the other crystal planes, not limited to the case of cutting toward the N-polar surface Ga polar face. 例えば、切断方向(スライス方向)と+c軸方向、すなわち[0001]方向とのなす角度が0度以上90度未満、好ましくは0度以上45度以下の角度でGaNインゴットをスライスすることもできる。 For example, the cutting direction (slice direction) and the + c-axis direction, that is, [0001] direction and the angle is less than 0 degrees or 90 degrees, preferably can be sliced ​​GaN ingot at an angle less than 45 degrees 0 degrees.

(研磨工程) (Polishing process)
続いて、アズスライスウエハの両面、すなわち、アズスライスウエハの表面及び裏面を鏡面研磨する(S120)。 Subsequently, both surfaces of the as-sliced ​​wafer, i.e., the front and back surfaces of the as-sliced ​​wafer to mirror polishing (S120). この研磨工程においては、アズスライスウエハの表面からアズスライスウエハの内部に向かって切断工程により生じた結晶欠陥等のダメージを含む層であるダメージ層を除去する。 In this polishing step, removing the damaged layer is a layer containing a damages such as crystal defects caused by the cutting process towards the surface of the as-sliced ​​wafers inside the as-sliced ​​wafers. ダメージ層の深さは、本実施の形態において50μm以下であるので、研磨工程においては少なくともアズスライスウエハの表面から50μm程度の深さまでを研磨、除去する。 The depth of the damaged layer, since in the present embodiment is 50 [mu] m or less, in the polishing step polishing from the surface of at least as-sliced ​​wafer to a depth of approximately 50 [mu] m, are removed. これにより、ダメージ層が除去されて露出した研磨面を有する本実施の形態に係る研磨済GaN基板が作製される。 Thus, polished GaN substrate according to the present embodiment having a polishing surface damage layer is exposed is removed is produced.

なお、III族窒化物半導体としてはGaNに限られず、AlN等、GaNと同様の極性構造を有する他のIII族窒化物半導体を用いることもできる。 As the group III nitride semiconductor is not limited to GaN, AlN and the like, it can also be used other Group III nitride semiconductor having the same polarity structure and GaN. また、本実施の形態に係るGaNインゴットは、有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOVPE)法、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、Naフラックス法、アモノサーマル法等を用いて製造することもできる。 Further, GaN ingot according to the present embodiment, the metal organic vapor phase epitaxy (Metal Organic Chemical Vapor Deposition: MOVPE) method, a molecular beam epitaxy (Molecular Beam Epitaxy: MBE) method, Na flux method, the ammonothermal method It can also be produced using.

(実施の形態の効果) (Effect of Embodiment)
本実施の形態に係るIII族窒化物半導体基板の製造方法によれば、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてバルク結晶をスライスするので、スライスされた基板のダメージ層の厚さ、すなわち、基板表面からの結晶欠陥が生じた部分を含む領域端部までの深さを低減できる。 According to the manufacturing method of a group III nitride semiconductor substrate according to the present embodiment, the other crystal planes, because slicing bulk crystals toward one of crystal surface having a greater hardness than the hardness of the other crystal planes, sliced ​​substrate damaged layer thickness, i.e., can be reduced depth up area end portion including a portion crystal defect occurs from the substrate surface. 例えば、Si、GaAs等の半導体結晶に比べて硬くて脆いGaN単結晶からなるバルク結晶を用いてスライス速度を高めたとしても、ダメージ層の厚さを低減することができる。 For example, Si, even enhanced slice rate using the bulk crystal composed of a hard and brittle GaN single crystal as compared with a semiconductor crystal such as GaAs, it is possible to reduce the thickness of the damaged layer. これにより、ダメージ層の厚さを低減できると共に、スライス速度を向上させることができる。 Thus, it is possible to it is possible to reduce the thickness of the damaged layer, to improve the slice rate.

そして、ダメージ層の厚さを低減することができるので、研磨工程において研磨する量を低減できる。 Then, it is possible to reduce the thickness of the damaged layer can be reduced the amount of polishing in the polishing step. したがって、研磨工程を経て製造されるIII族窒化物半導体基板の厚さに、切断工程において生じるダメージ層の厚さをスライス時におけるマージンとして加えた場合に、当該マージンの厚さを低減できることになる。 Therefore, the thickness of the group III nitride semiconductor substrate which is manufactured through a polishing process, when added to the thickness of the damaged layer generated in the cutting step as a margin at the time of slicing, becomes possible to reduce the thickness of the margin . これにより、1つのインゴットから切り出すことのできる基板の枚数を増加させることができる。 Thus, it is possible to increase the number of substrates that can be cut from a single ingot.

更に、スライス速度を、一例として、2mm/h以上のスライス速度に高めてもダメージ層の厚さの増加を抑制できるので、バルク結晶をスライスしてIII族窒化物半導体基板を製造する時間を大幅に短縮することができる。 Further, a slice rate, as an example, since the increase in the thickness of the damaged layer may be increased to a slice rate of more than 2 mm / h can be suppressed significantly the time for producing a group III nitride semiconductor substrate by slicing a bulk crystal it can be shortened to. 例えば、従来は、スライス速度は高々1mm/hであったので、直径2インチ(50.8mm)のバルク結晶をスライスすることに要する時間は2日以上であったところ、本実施の形態に係る製造方法によれば、スライス速度を2倍上に高めることができるので、直径2インチのバルク結晶をスライスすることに要する時間を1/2以下にすることができる。 For example, conventionally, since the slice rate was at most 1 mm / h, where the time required for slicing the bulk crystal of 2-inch diameter (50.8 mm) was more than 2 days, according to the embodiment According to the manufacturing method, it is possible to increase the slicing speed doubles, it is possible to the time required for slicing the bulk crystal having a diameter of 2 inches less than 1/2.

また、従来、ワイヤソーで切断したGaN結晶には、ワイヤの走行方向と平行な方向にスジ状の凹凸が形成されることがある。 Conventionally, the cut GaN crystal wire saw, sometimes streaky irregularities in the running direction and parallel to the direction of the wire is formed. これは、ソーマークと呼ばれており、目視においても確認できる。 This has been referred to as the saw marks, it can be confirmed in the visual. GaN結晶は硬度が高いので、GaNインゴットの切断中にワイヤの撓みが発生したり、ワイヤがぶれやすく、ソーマークが発生しやすい。 Since GaN crystal has a high hardness, or deflection of the wire occurs during the cleavage of the GaN ingot, the wire is easily shake, saw marks are likely to occur. また、ソーマークは、スライス速度が速くなるほどより顕著に発生する。 Also, saw marks is significantly generated from more slice speed increases. そして、ソーマークが著しいGaN基板は研磨加工後もその痕跡を研磨面に残留させやすいので、研磨面に表面粗さの違いに起因する縞模様ができたり、研磨面に縞状の浅い凹凸が残留しやすく、研磨面の表面粗さが等方的ではない(非等方的)ことがある。 Since easy significant GaN substrate saw marks are allowed to remain on the polished surface that traces even after polishing, or can striped pattern due to the difference in surface roughness in the polishing surface, shallow unevenness stripes on the polishing surface residual easily, there is the surface roughness of the polished surface is not isotropic (anisotropic). しかしながら、本実施の形態に係るIII族窒化物半導体基板の製造方法によれば、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてバルク結晶であるGaNインゴットをスライスするので、スライスして得られたGaN基板のスライス面を研磨しても、研磨面の表面粗さを等方的にすることができる。 However, according to the manufacturing method of a group III nitride semiconductor substrate according to the present embodiment, it is from other crystal faces, bulk crystals toward one of crystal surface having a greater hardness than the hardness of the other crystal plane GaN since slicing the ingot can be polished slice plane GaN substrate obtained by slicing, to isotropic surface roughness of the polished surface.

また、本実施の形態に係るIII族窒化物半導体基板の製造方法によれば、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてバルク結晶をスライスする。 According to the manufacturing method of a group III nitride semiconductor substrate according to the present embodiment, the other crystal planes, slicing bulk crystals toward one of crystal surface having a greater hardness than the hardness of the other crystal planes . すなわち、機械的に柔らかい面から硬い面に向けてバルク結晶をスライスするので、バルク結晶が硬い場合であっても、スライスする時間を低減できる。 That is, since the slicing bulk crystals toward a hard surface from mechanical soft surface, even if the bulk crystal is hard, it is possible to reduce the time of slicing. これにより、ワイヤソーのワイヤの摩耗を低減することができ、ワイヤの摩耗によって生じたワイヤを構成する材料がスライスした結晶の表面、つまり、アズスライスウエハの表面近傍を汚染することを抑制できる。 Thus, it is possible to reduce the wear of the wire wire saw, the surface of the material constituting the wire caused by wear of the wire is sliced ​​crystal, that is, possible to suppress the contamination of the vicinity of the surface of the as-sliced ​​wafers. したがって、高純度のIII族窒化物半導体基板を製造することができる。 Therefore, it is possible to produce a high-purity Group III nitride semiconductor substrate.

また、例えば、エピタキシャル成長の下地基板に用いるGaN基板の表面のオフ角度は、InGaN、AlGaN等のエピタキシャル成長層の組成に大きな影響を与える。 Further, for example, off-angle of the surface of the GaN substrate used in the underlying substrate of the epitaxial growth, giving InGaN, a significant impact on the composition of the epitaxial growth layer of AlGaN. したがって、GaN基板表面のオフ角は、精密な制御、管理を要する。 Thus, the off angle of the GaN substrate surface, precise control, requiring management. しかしながら、従来、GaN結晶のように硬い結晶をスライスする場合、高速で無理にスライスすると、ワイヤが撓んだり、ワイヤがGaNインゴットの所期の位置からずれることがある。 However, conventionally, when slicing the hard crystals as GaN crystal, when forcibly sliced ​​at a high speed, the wire flexes, the wire may deviate from the intended position of the GaN ingot. この場合、スライス面の結晶方位分布が大きくなることがある。 In this case, there is the crystal orientation distribution in the slice plane is increased. この結晶方位分布が大きいスライス面は、スライス面を斜めに研磨することにより修正できるものの、所定の仕上がり厚さを確保するためには、当初の切り出しを厚くすることを要する。 Slice plane crystal orientation distribution is large, although can be corrected by polishing the slice plane at an angle, in order to ensure a predetermined finished thickness is required to increase the initial cut. 一方、本実施の形態に係るIII族窒化物半導体基板の製造方法によれば、他の結晶面から、他の結晶面の硬度より大きな硬度を有する一の結晶面に向けてバルク結晶をスライスするので、GaNインゴットの所期の位置において適切にスライスできる。 On the other hand, according to the manufacturing method of a group III nitride semiconductor substrate according to the present embodiment, the other crystal planes, slicing bulk crystals toward one of crystal surface having a greater hardness than the hardness of the other crystal planes so it can be properly sliced ​​in its intended position of GaN ingot. これにより、面精度がよい基板、すなわち高精度のGaN基板を製造することができる。 Thus, good substrate surface precision, i.e. a high accuracy of the GaN substrate can be manufactured.

まず、2インチのc面GaN基板を準備した。 First, it was prepared a c-plane GaN substrate of 2 inches. 続いて、準備したGaN基板のGa極性面に、HVPE法によりGaNを更に成長させた。 Subsequently, the Ga-polar surface of the GaN substrate prepared was further grown GaN by HVPE. これにより、厚さが20mmであるGaNインゴットを製造した。 As a result, the thickness is to produce a GaN ingot is 20mm.

次に、ワイヤソーを用いて製造したGaNインゴットをc軸に平行な方向に沿ってスライスした。 It was then sliced ​​along a direction parallel to the c-axis of GaN ingot produced using the wire saw. すなわち、スライスは、N極性面側からGa極性面側に向かう方向、つまり、[0001]方向であって、N極性面からGa極性面に向かう方向に沿って実施した。 That is, slice, direction from N-polar face to Ga-polar surface, i.e., a [0001] direction was performed along the direction from the N-polar surface Ga polar face. ここで、ワイヤソーのワイヤは、直径0.16mmのピアノ線を用いた。 Here, the wire of the wire saw was used piano wire having a diameter of 0.16 mm. また、平均粒径5μmのダイヤモンド遊離砥粒をオイルスラリに分散させた塗布剤を準備し、ワイヤソーによるGaNインゴットのスライス(切断)部分にこの塗布剤を供給しつつスライスした。 Further, the diamond free abrasive grains having an average grain size of 5μm to prepare a coating material dispersed in the oil slurry was sliced ​​while supplying the coating material to the slice (cut) portion of the GaN ingot by a wire saw. なお、オイルスラリの温度は30℃に設定した。 The temperature of the oil slurry was set at 30 ° C.. また、切断速度は4mm/hに設定した。 In addition, the cutting speed was set to 4mm / h.

これにより、GaNインゴットから、スライスによって露出したスライス面を両面に有するGaNのアズスライスウエハが得られた。 Thus, the GaN ingot slice surface exposed by slicing GaN as-sliced ​​wafer having on both surfaces was obtained. 得られたアズスライスウエハは、M面、すなわち、(10−10)面を主表面とするGaN基板であり、サイズが20mm×40mmであり、厚さが0.6mmであった。 The resulting as-sliced ​​wafers, M plane, i.e., a GaN substrate whose main surface is a (10-10) plane, the size is 20 mm × 40 mm, it had a thickness of 0.6 mm. なお、切断に要した時間は約5時間であった。 The time required for cutting was about 5 hours. また、GaNインゴットのスライス中にワイヤの撓みは発生しなかった。 Also, deflection of the wire during slicing the GaN ingot did not occur. ここで、アズスライスウエハの切断面、すなわち、スライスによって外部に露出した基板表面を目視で観察したところ、ソーマークは観察されなかった。 Here, the cut surface of the as-sliced ​​wafer, i.e., observation of the substrate surface exposed to the outside by the slice visually, saw marks were observed.

得られたアズスライスウエハの表面のダメージ層の深さを、顕微ラマン分光により算出した。 The depth of the damaged layer of the surface of the resulting as-sliced ​​wafer was calculated by microscopic Raman spectroscopy. ここで、ラマンスペクトルのピーク位置であるラマンピーク位置は、被測定物中に発生した応力により結晶格子が歪むとシフトする。 Here, the Raman peak position is a peak position of the Raman spectrum is shifted when the crystal lattice is distorted by stress generated in the measurement object. したがって、アズスライスウエハの劈開断面をアズスライスウエハの表面側から内部に向かって顕微ラマン分光測定して、表面からの深さに対するラマンピーク位置のシフト量を測定することによって、ダメージ層の深さを算出できる。 Thus, by measuring Raman microspectroscopy toward the inside of the cleavage section of the as-sliced ​​wafer from the surface of the as-sliced ​​wafers, by measuring the shift amount of the Raman peak positions with respect to depth from the surface, the damaged layer depth It can be calculated.

図3は、実施例1に係るアズスライスウエハの顕微ラマン分光測定の結果を示す。 Figure 3 shows the results of Raman spectroscopy of as-sliced ​​wafer in Example 1.

図3を参照すると、アズスライスウエハのスライス面の近傍、すなわち、スライス面表面(図3中、深さが0μmの位置)から10μm程度の深さまでの領域では、結晶欠陥等のダメージによりラマンピーク位置は低波数側にシフトしていた。 Referring to Figure 3, near the slice plane as-sliced ​​wafer, i.e., (in FIG. 3, the position of the depth 0 .mu.m) slice plane surface area from a depth of about 10μm is Raman peak by damages such as crystal defects position had been shifted to the low frequency side. そして、スライス面表面からの深さが深くなるにしたがって、ラマンピーク位置は徐々に高波数側に変化して、深さが40μm以上では、波数6.95cm -1程度で飽和した。 Then, according to the depth from the slice plane surface becomes deep, the Raman peak position gradually changes to high wave number side, in the 40μm or more deep, saturated at about wavenumber 6.95cm -1. この結果、実施例1に係るアズスライスウエハのダメージ層の深さは、40μm以下であると考えられた。 As a result, the depth of the damaged layer of the as-sliced ​​wafer in Example 1, was considered to be 40μm or less.

続いて、実施例1に係るアズスライスウエハの両面を、50μmずつ研磨して鏡面化した。 Subsequently, both surfaces of the as-sliced ​​wafer in Example 1, was mirror-polished by 50 [mu] m. これにより、厚さが0.5mmであり、研磨面が鏡面である研磨済GaN基板を得た。 Accordingly, a is 0.5mm thick, polished surface to obtain a polished GaN substrate is mirror surface. 実施例1に係る研磨済GaN基板は、GaNインゴットを[0001]方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面はM面、すなわち、(10−10)面である。 The polished GaN substrate in Example 1 was sliced ​​along the GaN ingot in the [0001] direction, so formed by polishing the sliced ​​surface, the main surface is M-plane, i.e., (10-10) it is a surface.

実施例1に係る研磨済GaN基板の表面粗さ(RMS値)を原子間力顕微鏡(Atomic Force Microscope:AFM)によって測定した。 Exemplary surface roughness of the polished GaN substrate according to Example 1 among (RMS value) atomic force microscope was measured by (Atomic Force Microscope AFM). 表面粗さの測定は、ワイヤソーのワイヤの走行方向を基準として、この基準から45°ずつ傾けた4方向について実施した。 Measurement of surface roughness, based on the traveling direction of the wire of the wire saw, were carried out on four directions tilted from the reference one by 45 °.

図4は、実施例1に係る研磨済GaN基板の表面粗さ測定の結果を示す。 Figure 4 shows the results of surface roughness measurement of the polished GaN substrate in Example 1.

図4を参照すると、研磨済GaN基板の表面のRMS値は、測定方向によらず略一定値を示した。 Referring to FIG. 4, RMS value of the surface of the polished GaN substrate showed a substantially constant value regardless of the measurement direction. 具体的には、ワイヤの走行方向に沿って測定したRMS値を基準値(図4中、角度が0°の測定値)とすると、この基準値と、ワイヤの走行方向から45°傾いた方向における表面のRMS値、90°傾いた方向における表面のRMS値、及び135°傾いた方向における表面のRMS値との差の絶対値は、10nm以下の範囲内であった。 Direction Specifically, based on the RMS value measured along the running direction of the wire value (in FIG. 4, the angle 0 measured value of °) When, inclined and the reference value, 45 ° from the running direction of the wire RMS value of the surface at, RMS value of the surface at 90 ° tilted direction, and the absolute value of the difference between the RMS value of the surface at 135 ° inclined direction was in the range below 10 nm. これにより、実施例1に係る研磨済GaN基板の表面の表面粗さが等方的であること、すなわち、ワイヤソーのワイヤの走行方向によってスライス面を研磨した後の研磨面に表面粗さの縞模様が発生すること、縞状の凹凸が残留すること等、特定の方向に沿ってのみ凹凸が生じるような現象(以下、「ソーマークによる影響」ということがある)が発生していないことが確認された。 Accordingly, the surface roughness of the surface of the polished GaN substrate in Example 1 is isotropic, i.e., the surface roughness of the stripes on the polished surface after polishing the slice plane by the running direction of the wire of the wire saw the pattern generated, that striped unevenness remains such a phenomenon such as unevenness occurs only along a particular direction (hereinafter sometimes referred to as "effects of saw mark") is confirmed that not occurred It has been.

また、実施例1に係る研磨済GaN基板の表面中の100μm×100μmの領域での表面粗さのRMS値は5nmであった。 Also, RMS value of the surface roughness in the region of 100 [mu] m × 100 [mu] m in the surface of the polished GaN substrate in Example 1 was 5 nm. 更に、研磨済GaN基板の表面内における結晶方位分布のばらつきをX線回折法により測定した。 Furthermore, the variation of the crystal orientation distribution in the surface of the polished GaN substrate was measured by X-ray diffraction method. その結果、実施例1に係る研磨済GaN基板の表面内における結晶方位分布のばらつきは中心値±0.01°と小さく高精度でGaNインゴットをスライスできたことが確認された。 As a result, the variation of the crystal orientation distribution in the surface of the polished GaN substrate according to the first embodiment that was sliced ​​GaN ingot in small precision centering value ± 0.01 ° was confirmed.

次に、研磨済GaN基板の表面に、MOVPE法を用いて厚さが3μmのGaNをエピタキシャル成長させ、エピタキシャル層付GaN基板を得た。 Next, the surface of the polished GaN substrate thickness by MOVPE is a 3 [mu] m GaN of epitaxially grown, yielding a GaN substrate with an epitaxial layer. エピタキシャル層付GaN基板の鉄(Fe)不純物濃度の深さ方向プロファイルを、SIMS分析によって測定した。 Iron (Fe) impurity concentration of the GaN substrate with an epitaxial layer in the depth direction profile was measured by SIMS analysis. その結果、Fe濃度は、GaN層中、界面及びGaN基板中のいずれにおいても検出下限値(2×10 15 cm -3 )以下であることが確認された。 As a result, Fe concentration in the GaN layer, the detection limit in both the interface and the GaN substrate that is (2 × 10 15 cm -3) or less has been confirmed.

まず、実施例1と同様にして厚さが20mmのGaNインゴットを製造した。 First, thickness were produced 20 mm GaN ingot in the same manner as in Example 1. 次に、実施例1と同様の条件を用いて、GaNインゴットを(11−22)面に平行な方向に沿って、N極性面側からGa極性面側に向かってスライスした。 Next, using the same conditions as in Example 1, GaN ingot (11-22) along a direction parallel to the surface and sliced ​​toward the N-polar surface of Ga-polar face. 但し、実施例2においてはスライス速度を2mm/hに設定した。 However, in the embodiment 2 was set slice speed 2 mm / h. これにより、実施例2に係るGaNのアズスライスウエハ(サイズ:23.5mm×40mm、厚さ:0.6mm)が得られた。 Thus, GaN as-sliced ​​wafer in Example 2 (Size: 23.5 mm × 40 mm, thickness: 0.6 mm) was obtained. なお、切断に要した時間は約12時間であり、GaNインゴットのスライス中にワイヤの撓みは発生しなかった。 The time required for the cutting is about 12 hours, the deflection of the wire during slicing the GaN ingot did not occur. また、アズスライスウエハの切断面を目視で観察したところ、ソーマークは観察されなかった。 Further, observation of the cut surface of the as-sliced ​​wafers visually, saw marks were observed.

実施例2に係るアズスライスウエハの表面のダメージ層の深さを、実施例1と同様にして顕微ラマン分光により算出した。 The depth of the damaged layer of the surface of the as-sliced ​​wafer in Example 2, was calculated by microscopic Raman spectroscopy in the same manner as in Example 1. その結果、スライスによって生じたダメージ層の深さは50μm以下であると考えられた。 As a result, the depth of the generated by the slice damage layer was considered to be 50μm or less.

続いて、実施例2に係るアズスライスウエハの両面を、70μmずつ研磨して鏡面化した。 Subsequently, both surfaces of the as-sliced ​​wafer in Example 2, was mirror-polished by 70 [mu] m. これにより、厚さが0.46mmであり、研磨面が鏡面である研磨済GaN基板を得た。 Accordingly, a thickness of 0.46 mm, polished surface to obtain a polished GaN substrate is mirror surface. 実施例2に係る研磨済GaN基板は、GaNインゴットを(11−22)面に平行な方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面は半極性の(11−22)面である。 The polished GaN substrate in Example 2, was sliced ​​along a direction parallel to the GaN ingot (11-22) plane, because it was formed by polishing the sliced ​​surface, the main surface is semipolar ( 11-22) is a surface.

実施例2に係る研磨済GaN基板の表面粗さ(RMS値)を原子間力顕微鏡(AFM)によって測定した。 The surface roughness of the polished GaN substrate according to Example 2 (RMS value) was measured by an atomic force microscope (AFM). 表面粗さの測定は、ワイヤソーのワイヤの走行方向を基準として、この基準から45°ずつ傾けた4方向について実施した。 Measurement of surface roughness, based on the traveling direction of the wire of the wire saw, were carried out on four directions tilted from the reference one by 45 °.

図5は、実施例2に係る研磨済GaN基板の表面粗さ測定の結果を示す。 Figure 5 shows the results of surface roughness measurement of the polished GaN substrate in Example 2.

図5を参照すると、研磨済GaN基板の表面のRMS値は、測定方向によらず略一定値を示した。 Referring to FIG. 5, RMS value of the surface of the polished GaN substrate showed a substantially constant value regardless of the measurement direction. 具体的には、ワイヤの走行方向に沿って測定したRMS値を基準値(図5中、角度が0°の測定値)とすると、この基準値と、ワイヤの走行方向から45°傾いた方向における表面のRMS値、90°傾いた方向における表面のRMS値、及び135°傾いた方向における表面のRMS値との差の絶対値は、10nm以下の範囲内であった。 Direction Specifically, based on the RMS value measured along the running direction of the wire value (in FIG. 5, the angle is 0 the measured value of °) When, inclined and the reference value, 45 ° from the running direction of the wire RMS value of the surface at, RMS value of the surface at 90 ° tilted direction, and the absolute value of the difference between the RMS value of the surface at 135 ° inclined direction was in the range below 10 nm. これにより、実施例2に係る研磨済GaN基板の表面の表面粗さが等方的であること、ソーマークによる影響がないことが確認された。 Accordingly, the surface roughness of the surface of the polished GaN substrate in Example 2 is isotropic, that there is no influence of the saw marks were observed.

また、実施例2に係る研磨済GaN基板の表面内における結晶方位分布のばらつきをX線回折法により測定した。 Further, the variation of the crystal orientation distribution in the surface of the polished GaN substrate in Example 2 was measured by X-ray diffraction method. その結果、実施例2に係る研磨済GaN基板の表面内における結晶方位分布のばらつきは中心値±0.02°と小さく高精度でGaNインゴットをスライスできたことが確認された。 As a result, the variation of the crystal orientation distribution in the surface of the polished GaN substrate according to the second embodiment that was sliced ​​GaN ingot in small precision centering value ± 0.02 ° was confirmed.

次に、実施例2に係る研磨済GaN基板の表面に、MOVPE法を用いて厚さが3μmのGaNをエピタキシャル成長させ、エピタキシャル層付GaN基板を得た。 Next, the surface of the polished GaN substrate in Example 2, the thickness by MOVPE is a 3 [mu] m GaN of epitaxially grown, yielding a GaN substrate with an epitaxial layer. エピタキシャル層付GaN基板のFe不純物濃度の深さ方向プロファイルを、SIMS分析によって測定した。 Of Fe impurity concentration of the GaN substrate with an epitaxial layer in the depth direction profile was measured by SIMS analysis. その結果、Fe濃度は、GaN層中、界面及びGaN基板中のいずれにおいても検出下限値(2×10 15 cm -3 )以下であることが確認された。 As a result, Fe concentration in the GaN layer, the detection limit in both the interface and the GaN substrate that is (2 × 10 15 cm -3) or less has been confirmed.

(比較例1) (Comparative Example 1)
まず、実施例1と同様にして厚さが20mmのGaNインゴットを製造した。 First, thickness were produced 20 mm GaN ingot in the same manner as in Example 1. 次に、GaNインゴットをc軸に平行な方向、すなわち、[000−1]方向に沿って、Ga極性面側からN極性面側に向かってスライスした。 Then, the direction parallel to GaN ingot in the c-axis, i.e., along the [000-1] direction, and sliced ​​toward the Ga-polar surface on N-polar surface. その他のスライス条件は実施例1と同様にした。 Other slices conditions were the same as in Example 1. 但し、GaNインゴットのスライス中にワイヤが大きく撓んだことに起因して20mmの厚さのGaNインゴットを完全に切断するまでに約10時間を要した。 However, it took about 10 hours to completely cut the GaN ingot with a thickness of 20mm due to the wire is bent largely in slices of GaN ingot. すなわち、比較例1においては、スライス速度が実質的には2mm/hであった。 That is, in Comparative Example 1, slice rate is substantially was 2 mm / h. これにより、比較例1に係るGaNのアズスライスウエハ(サイズ:20mm×40mm、厚さ:0.6mm)が得られた。 Thus, GaN as-sliced ​​wafer in Comparative Example 1 (Size: 20 mm × 40 mm, thickness: 0.6 mm) was obtained. なお、アズスライスウエハの切断面を目視で観察したところ、ソーマークが明瞭に観察された。 Incidentally, observation of the cut surface of the as-sliced ​​wafers visually, saw marks were clearly observed.

比較例1に係るアズスライスウエハの表面のダメージ層の深さを、実施例1と同様にして顕微ラマン分光により算出した。 The depth of the damaged layer of the surface of the as-sliced ​​wafer in Comparative Example 1 was calculated by microscopic Raman spectroscopy in the same manner as in Example 1. その結果、スライスによって生じたダメージ層の深さは150μm程度であると考えられた。 As a result, the depth of the generated by the slice damage layer was considered to be about 150 [mu] m.

続いて、比較例1に係るアズスライスウエハの両面を、170μmずつ研磨して鏡面化した。 Subsequently, both surfaces of the as-sliced ​​wafer in Comparative Example 1 were mirror-polished by 170 [mu] m. これにより、厚さが0.26mmであり、研磨面が鏡面である研磨済GaN基板を得た。 Accordingly, a thickness of 0.26 mm, polished surface to obtain a polished GaN substrate is mirror surface. 比較例1に係る研磨済GaN基板は、GaNインゴットをc軸方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面はM(10−10)面である。 Polished GaN substrate in Comparative Example 1, after slicing along the GaN ingot in the c-axis direction, because it was formed by polishing the sliced ​​surface, the main surface is M (10-10) plane. 比較例1においては、ダメージ層の深さが150μmと実施例1に比較して深いことにより、ダメージ層を除去することに要する研磨量も多く、最終的に得られる研磨済GaN基板の厚さも0.26mmと薄いものであった。 In Comparative Example 1, since the depth of the damaged layer is deep in comparison with Example 1 and 150 [mu] m, the polishing amount required for removing the damaged layer much, eventually also the thickness of the polished GaN substrate obtained were those 0.26mm and thin.

比較例1に係る研磨済GaN基板の表面粗さ(RMS値)を原子間力顕微鏡(AFM)によって測定した。 The surface roughness of the polished GaN substrate in Comparative Example 1 (RMS value) was measured by an atomic force microscope (AFM). 表面粗さの測定は、ワイヤソーのワイヤの走行方向を基準として、この基準から45°ずつ傾けた4方向について実施した。 Measurement of surface roughness, based on the traveling direction of the wire of the wire saw, were carried out on four directions tilted from the reference one by 45 °.

図6は、比較例1に係る研磨済GaN基板の表面粗さ測定の結果を示す。 Figure 6 shows the results of surface roughness measurement of the polished GaN substrate in Comparative Example 1.

図6を参照すると、研磨済GaN基板の表面のRMS値は、ソーマークと垂直な方向(90°)ではソーマークと平行な方向(45°、135°)に比べて大きな値となる傾向が観察された。 Referring to FIG. 6, RMS value of the surface of the polished GaN substrate, saw marks perpendicular direction (90 °) the saw marks parallel to the direction (45 °, 135 °) tends to be a larger value as compared with the observed It was. 具体的には、ワイヤの走行方向に沿って測定したRMS値は50nm程度であり、(図6中、角度が0°の測定値)ワイヤの走行方向から45°傾いた方向における表面のRMS値は170nm程度であり、90°傾いた方向における表面のRMS値は330nm程度であり、135°傾いた方向における表面のRMS値は190°程度であった。 Specifically, RMS value measured along the running direction of the wire is about 50 nm, (in FIG. 6, the measured value of the angle is 0 °) RMS values ​​of the surface at 45 ° tilted direction from the running direction of the wire It is about 170 nm, the RMS value of the surface at 90 ° tilted direction is about 330 nm, the RMS value of the surface at 135 ° inclined direction was about 190 °. これにより、比較例1に係る研磨済GaN基板の表面の表面粗さが非等方的であること、ソーマークによる影響があることが確認された。 Accordingly, the surface roughness of the surface of the polished GaN substrate in Comparative Example 1 is anisotropic, that is affected by the saw marks were observed.

また、比較例1に係る研磨済GaN基板の表面内における結晶方位分布のばらつきをX線回折法により測定した。 Further, the variation of the crystal orientation distribution in the surface of the polished GaN substrate in Comparative Example 1 were measured by X-ray diffraction method. その結果、比較例1に係る研磨済GaN基板の表面内における結晶方位分布のばらつきは中心値±0.15°と実施例1及び2に比べて大きかった。 As a result, the variation of the crystal orientation distribution in the surface of the polished GaN substrate in Comparative Example 1 was greater than the central value ± 0.15 ° in Example 1 and 2. これは、高速で無理にGaNインゴットを切断しようとしたことに起因して、ワイヤが撓み、スライス面が乱れたためと考えられる。 This is due to the fast forcibly by an attempt to cut the GaN ingot, the wire is bent, presumably because the slice plane is disturbed.

次に、比較例1に係る研磨済GaN基板の表面に、MOVPE法を用いて厚さが3μmのGaNをエピタキシャル成長させ、エピタキシャル層付GaN基板を得た。 Next, the surface of the polished GaN substrate in Comparative Example 1, the thickness by MOVPE is a 3 [mu] m GaN of epitaxially grown, yielding a GaN substrate with an epitaxial layer. エピタキシャル層付GaN基板のFe不純物濃度の深さ方向プロファイルを、SIMS分析によって測定した。 Of Fe impurity concentration of the GaN substrate with an epitaxial layer in the depth direction profile was measured by SIMS analysis. その結果、Fe濃度は、エピタキシャル成長させたGaN膜中と、GaN基板中とでは検出下限値(2×10 15 cm -3 )以下であった。 As a result, Fe concentration, a GaN film epitaxially grown, was below the detection limit in the in the GaN substrate (2 × 10 15 cm -3) . しかしながら、GaN基板とエピタキシャル成長させたGaN膜との界面では2.2×10 17 cm -3であり、光デバイス等の電子デバイスに応用するに際して無視できない濃度のFeが検出された。 However, a 2.2 × 10 17 cm -3 at the interface between the GaN film obtained by GaN substrate and the epitaxial growth, Fe concentrations that can not be ignored when applied to an electronic device of the optical device or the like is detected.

(比較例2) (Comparative Example 2)
まず、実施例1と同様にして厚さが24.5mmのGaNインゴットを製造した。 First, the thickness in the same manner as in Example 1 were produced GaN ingot 24.5 mm. 次に、GaNインゴットを(11−22)面に平行な方向に沿って、Ga極性面側からN極性面側に向かってスライスした。 Next, GaN ingot (11-22) along a direction parallel to the surface and sliced ​​toward the Ga-polar surface on N-polar surface. その他のスライス条件は実施例1と同様にした。 Other slices conditions were the same as in Example 1. 但し、ワイヤソーのスライス速度は、2mm/hに設定した。 However, slice speed of the wire saw, was set to 2mm / h. 但し、GaNインゴットのスライス中にワイヤが大きく撓んだことに起因して24.5mmの厚さのGaNインゴットを完全に切断するまでに約20時間を要した。 However, it took about 20 hours to completely cut the GaN ingot with a thickness of 24.5mm due to the wire is bent largely in slices of GaN ingot. すなわち、比較例2においては、実質的にスライス速度が1.2mm/hであったことになる。 That is, in Comparative Example 2 will be substantially slicing speed was 1.2 mm / h. これにより、比較例2に係るGaNのアズスライスウエハ(サイズ:23.5mm×40mm、厚さ:0.6mm)が得られた。 Thus, GaN as-sliced ​​wafer in Comparative Example 2 (Size: 23.5 mm × 40 mm, thickness: 0.6 mm) was obtained. なお、アズスライスウエハの切断面を目視で観察したところ、ソーマークが明瞭に観察された。 Incidentally, observation of the cut surface of the as-sliced ​​wafers visually, saw marks were clearly observed.

比較例2に係るアズスライスウエハの表面のダメージ層の深さを、実施例1と同様にして顕微ラマン分光により算出した。 The depth of the damaged layer of the surface of the as-sliced ​​wafer in Comparative Example 2 was calculated by microscopic Raman spectroscopy in the same manner as in Example 1. その結果、スライスによって生じたダメージ層の深さは100μm程度であると考えられた。 As a result, the depth of the generated by the slice damage layer was considered to be about 100 [mu] m.

続いて、比較例2に係るアズスライスウエハの両面を、120μmずつ研磨して鏡面化した。 Subsequently, both surfaces of the as-sliced ​​wafer in Comparative Example 2 was mirror-polished by 120 [mu] m. これにより、厚さが0.36mmであり、研磨面が鏡面である研磨済GaN基板を得た。 Accordingly, a thickness of 0.36 mm, polished surface to obtain a polished GaN substrate is mirror surface. 比較例2に係る研磨済GaN基板は、GaNインゴットを(11−22)面に平行な方向に沿ってスライスした後、スライス面を研磨して形成されたので、その主面は(11−22)面である。 Polished GaN substrate in Comparative Example 2, after slicing in a direction parallel to the GaN ingot (11-22) plane, because it was formed by polishing the slice plane, the primary surface (11-22 ) is a surface. 比較例2においては、ダメージ層の深さが120μmと実施例2に比較して深いことにより、ダメージ層を除去することに要する研磨量も多く、最終的に得られる研磨済GaN基板の厚さも0.36mmと薄いものであった。 In Comparative Example 2, by the depth of the damaged layer is deep in comparison with Example 2 and 120 [mu] m, the polishing amount required for removing the damaged layer much, eventually also the thickness of the polished GaN substrate obtained were those 0.36mm and thin.

比較例2に係る研磨済GaN基板の表面粗さ(RMS値)を原子間力顕微鏡(AFM)によって測定した。 The surface roughness of the polished GaN substrate in Comparative Example 2 (RMS value) was measured by an atomic force microscope (AFM). 表面粗さの測定は、ワイヤソーのワイヤの走行方向を基準として、この基準から45°ずつ傾けた4方向について実施した。 Measurement of surface roughness, based on the traveling direction of the wire of the wire saw, were carried out on four directions tilted from the reference one by 45 °.

図7は、比較例2に係る研磨済GaN基板の表面粗さ測定の結果を示す。 Figure 7 shows the results of surface roughness measurement of the polished GaN substrate in Comparative Example 2.

図7を参照すると、研磨済GaN基板の表面のRMS値は、ソーマークと垂直な方向ではソーマークと平行な方向に比べて大きな値となる傾向が観察された。 Referring to FIG. 7, RMS value of the surface of the polished GaN substrate, the saw marks and the direction perpendicular tends to be a larger value as compared with the saw mark direction parallel was observed. 具体的には、ワイヤの走行方向に沿って測定したRMS値は50nm程度であり、(図7中、角度が0°の測定値)ワイヤの走行方向から45°傾いた方向における表面のRMS値は160nm程度であり、90°傾いた方向における表面のRMS値は280nm程度であり、135°傾いた方向における表面のRMS値は160°程度であった。 Specifically, RMS value measured along the running direction of the wire is about 50 nm, (in FIG. 7, the measured value of the angle is 0 °) RMS values ​​of the surface at 45 ° tilted direction from the running direction of the wire It is about 160 nm, the RMS value of the surface at 90 ° tilted direction is about 280 nm, the RMS value of the surface at 135 ° inclined direction was about 160 °. これにより、比較例2に係る研磨済GaN基板の表面の表面粗さが非等方的であること、ソーマークによる影響があることが確認された。 Accordingly, the surface roughness of the surface of the polished GaN substrate in Comparative Example 2 is anisotropic, that is affected by the saw marks were observed.

また、比較例2に係る研磨済GaN基板の表面内における結晶方位分布のばらつきをX線回折法により測定した。 Further, the variation of the crystal orientation distribution in the surface of the polished GaN substrate in Comparative Example 2 were measured by X-ray diffraction method. その結果、比較例1に係る研磨済GaN基板の表面内における結晶方位分布のばらつきは中心値±0.15°と実施例1及び2に比べて大きかった。 As a result, the variation of the crystal orientation distribution in the surface of the polished GaN substrate in Comparative Example 1 was greater than the central value ± 0.15 ° in Example 1 and 2. これは、高速で無理にGaNインゴットを切断しようとしたことに起因して、ワイヤが撓み、スライス面が乱れたためと考えられる。 This is due to the fast forcibly by an attempt to cut the GaN ingot, the wire is bent, presumably because the slice plane is disturbed.

次に、比較例2に係る研磨済GaN基板の表面に、MOVPE法を用いて厚さが3μmのGaNをエピタキシャル成長させ、エピタキシャル層付GaN基板を得た。 Next, the surface of the polished GaN substrate in Comparative Example 2, the thickness by MOVPE is a 3 [mu] m GaN of epitaxially grown, yielding a GaN substrate with an epitaxial layer. エピタキシャル層付GaN基板のFe不純物濃度の深さ方向プロファイルを、SIMS分析によって測定した。 Of Fe impurity concentration of the GaN substrate with an epitaxial layer in the depth direction profile was measured by SIMS analysis. その結果、Fe濃度は、エピタキシャル成長させたGaN膜中と、GaN基板中とでは検出下限値(2×10 15 cm -3 )以下であった。 As a result, Fe concentration, a GaN film epitaxially grown, was below the detection limit in the in the GaN substrate (2 × 10 15 cm -3) . しかしながら、GaN基板とエピタキシャル成長させたGaN膜との界面では5.8×10 16 cm -3であり、無視できない濃度のFeが検出された。 However, a 5.8 × 10 16 cm -3 at the interface between the GaN film obtained by GaN substrate and the epitaxial growth, Fe of not negligible concentration was detected.

以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。 Having described the embodiments and examples of the present invention, embodiments and examples described above are not intended to limit the scope of the appended claims. また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 Further, it should be noted that not necessarily essential to means for all combinations of the features described in the embodiments and examples to solve the problem of the invention.

Claims (3)

  1. 一の結晶面と前記一の結晶面の硬度より小さい硬度の他の結晶面とを含むIII族窒化物半導体単結晶からなり、基板表面を有するIII族窒化物半導体基板であって、 Made of a Group III nitride semiconductor single crystals containing the other crystal planes is smaller than the hardness of the one crystal face and the one crystal plane hardness, a group III nitride semiconductor substrate having a substrate surface,
    前記基板表面は、前記基板表面に平行な一の方向に沿った前記基板表面の一の表面粗さと、前記一の方向とは異なる他の方向に沿った前記基板表面の他の表面粗さとの差の絶対値が、10nm以下であるIII族窒化物半導体基板。 The substrate surface includes a first surface roughness of the substrate surface along the one direction parallel to the substrate surface, the other surface roughness of the along different other direction to the one direction the substrate surface absolute value, III-nitride semiconductor substrate is 10nm or less of the difference.
  2. 前記基板表面内における結晶方位分布が、中心値±0.05°以下である請求項1に記載のIII族窒化物半導体基板。 Crystal orientation distribution, III-nitride semiconductor substrate according to claim 1 center value ± is 0.05 ° or less in the substrate surface.
  3. 前記III族窒化物半導体基板中の鉄濃度が1×10 16 cm -3以下である請求項2に記載のIII族窒化物半導体基板。 The III-nitride Group III nitride semiconductor substrate according to claim 2 iron concentration in the semiconductor substrate is 1 × 10 16 cm -3 or less.
JP2012273017A 2012-12-14 2012-12-14 Group iii nitride semiconductor substrate Pending JP2013126939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012273017A JP2013126939A (en) 2012-12-14 2012-12-14 Group iii nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012273017A JP2013126939A (en) 2012-12-14 2012-12-14 Group iii nitride semiconductor substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008307377 Division 2008-12-02

Publications (1)

Publication Number Publication Date
JP2013126939A true JP2013126939A (en) 2013-06-27

Family

ID=48777697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012273017A Pending JP2013126939A (en) 2012-12-14 2012-12-14 Group iii nitride semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2013126939A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003527296A (en) * 2000-03-13 2003-09-16 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド Iii-v nitride substrate bowl, and iii-v nitride substrate bowl preparation and use
JP2004530306A (en) * 2001-06-08 2004-09-30 アドバンスト テクノロジー マテリアルズ,インコーポレイテッド High surface quality GaN wafer and manufacturing method thereof
JP2007294518A (en) * 2006-04-21 2007-11-08 Hitachi Cable Ltd Nitride semiconductor substrate and its manufacturing method and epitaxial substrate for nitride semiconductor light-emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003527296A (en) * 2000-03-13 2003-09-16 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド Iii-v nitride substrate bowl, and iii-v nitride substrate bowl preparation and use
JP2004530306A (en) * 2001-06-08 2004-09-30 アドバンスト テクノロジー マテリアルズ,インコーポレイテッド High surface quality GaN wafer and manufacturing method thereof
JP2007294518A (en) * 2006-04-21 2007-11-08 Hitachi Cable Ltd Nitride semiconductor substrate and its manufacturing method and epitaxial substrate for nitride semiconductor light-emitting device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6008014537; KAROUTA F, et al.: 'Final Polishing of Ga-Polar GaN Substrates using Reactive Ion Etching' J Electron Mater Vol.28 No.12, 199912, 1448-1451 *

Similar Documents

Publication Publication Date Title
US8872309B2 (en) Composite of III-nitride crystal on laterally stacked substrates
US8465588B2 (en) Ammonothermal method for growth of bulk gallium nitride
KR100810554B1 (en) METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY SURFACE TEXTURE AND DEFECT DENSITY ON FREE-STANDING ALUMINUM, INDIUM, GALLIUM NITRIDE Al,In,GaN SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES
JP4720125B2 (en) Iii-v nitride semiconductor substrate manufacturing method thereof, and iii-v nitride semiconductor
Fujito et al. High‐quality nonpolar m‐plane GaN substrates grown by HVPE
JP6067801B2 (en) Vicinal GaN substrates for high-quality homoepitaxy
US7390359B2 (en) Nitride semiconductor wafer
CN101719483B (en) The substrate for growing a wurtzite type crystal, and a method for manufacturing a semiconductor device
US8110482B2 (en) Miscut semipolar optoelectronic device
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
JP4849296B2 (en) GaN substrate
US9263266B2 (en) Group III nitride articles and methods for making same
US20050274976A1 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP4277826B2 (en) Nitride crystal, a nitride crystal substrate, nitride crystal substrate with an epitaxial layer and a semiconductor device and a manufacturing method thereof,
US20170198407A1 (en) Methods for producing improved crystallinity group iii-nitride crystals from initial group iii-nitride seed by ammonothermal growth
EP1258544A1 (en) Compound crystal and method of manufacturing same
JP4915128B2 (en) Nitride semiconductor wafer and a manufacturing method thereof
KR101488545B1 (en) Method for manufacturing semiconductor crystal of nitride of element belonging to group-iii, semiconductor substrate formed of nitride of element belonging to group-iii, and semiconductor light emission device
US7964477B2 (en) Method of manufacturing III nitride crystal, III nitride crystal substrate, and semiconductor device
US9915011B2 (en) Low resistivity single crystal silicon carbide wafer
US9404197B2 (en) Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US7253499B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
Fujito et al. Development of bulk GaN crystals and nonpolar/semipolar substrates by HVPE
CN102149857A (en) Substrate, epitaxial layer provided substrate, method for producing substrate, and method for producing epitaxial layer provided substrate
JP4696935B2 (en) Iii-v nitride semiconductor substrate and iii-v nitride-based light emitting device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140930