JP2013125813A - Manufacturing method for photoelectric conversion device - Google Patents

Manufacturing method for photoelectric conversion device Download PDF

Info

Publication number
JP2013125813A
JP2013125813A JP2011273070A JP2011273070A JP2013125813A JP 2013125813 A JP2013125813 A JP 2013125813A JP 2011273070 A JP2011273070 A JP 2011273070A JP 2011273070 A JP2011273070 A JP 2011273070A JP 2013125813 A JP2013125813 A JP 2013125813A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
photoelectric conversion
lower electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011273070A
Other languages
Japanese (ja)
Inventor
Toshikazu Ninomiya
寿一 二宮
Tokuichi Yamaji
徳一 山地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011273070A priority Critical patent/JP2013125813A/en
Publication of JP2013125813A publication Critical patent/JP2013125813A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the photoelectric conversion efficiency of a photoelectric conversion device.SOLUTION: A manufacturing method for a photoelectric conversion device 11 comprises: forming a plurality of lower electrode layers 2 on a substrate 1; forming a coating layer C in a part of the respective principal surfaces of the plurality of lower electrode layers 2 in a belt like shape; forming a first semiconductor layer 3 on the plurality of lower electrode layers 2 and on the substrate 1; forming a second semiconductor layer 4 on the first semiconductor layer 3; forming a groove P2 in the first semiconductor layer 3 by removing the coating layer C; forming a connection conductor 7 for electrically connecting the lower electrode layer 2 and the second semiconductor layer 4 in the groove P2; and forming a plurality of photoelectric conversion cells 10 electrically connected with each other by separating the first semiconductor layer 3 and the second semiconductor layer 4.

Description

本発明は、複数の光電変換セルが接続されてなる光電変換装置の製造方法に関する。   The present invention relates to a method for manufacturing a photoelectric conversion device in which a plurality of photoelectric conversion cells are connected.

太陽光発電などに使用される光電変換装置として、光吸収係数が高いCIGSなどのカルコパイライト系のI−III−VI族化合物半導体を光電変換層として用いたものがある(
例えば、特許文献1および特許文献2参照)。CIGSは光吸収係数が高く、光電変換装置の薄膜化や大面積化や低コスト化に適しており、これを用いた次世代太陽電池の研究開発が進められている。
As a photoelectric conversion device used for photovoltaic power generation or the like, there is one using a chalcopyrite-based I-III-VI group compound semiconductor such as CIGS having a high light absorption coefficient as a photoelectric conversion layer (
For example, see Patent Literature 1 and Patent Literature 2). CIGS has a high light absorption coefficient and is suitable for reducing the thickness, area, and cost of photoelectric conversion devices, and research and development of next-generation solar cells using the photoelectric conversion device is being promoted.

係るカルコパイライト系の光電変換装置は、ガラスなどの基板の上に、金属電極などの下部電極層と、光電変換層と、透明電極や金属電極などの上部電極層とを、この順に積層した光電変換セルを、平面的に複数並設した構成を有することによって構成される。複数の光電変換セルは、隣り合う一方の光電変換セルの上部電極層と他方の下部電極層とを、接続導体で接続することで、電気的に直列接続されている。   Such a chalcopyrite photoelectric conversion device includes a photoelectric conversion device in which a lower electrode layer such as a metal electrode, a photoelectric conversion layer, and an upper electrode layer such as a transparent electrode and a metal electrode are stacked in this order on a substrate such as glass. It is configured by having a configuration in which a plurality of conversion cells are arranged in a plane. The plurality of photoelectric conversion cells are electrically connected in series by connecting the upper electrode layer of one adjacent photoelectric conversion cell and the other lower electrode layer with a connecting conductor.

また、Si系など他の材料を光吸収層(光電変換層)に用いた光電変換装置にも、同様の構成を有するものがある。   Some photoelectric conversion devices using other materials such as Si-based for the light absorption layer (photoelectric conversion layer) have the same configuration.

特開2000−299486号公報JP 2000-299486 A 特開2002−373995号公報JP 2002-37395 A

このような接続導体は、下部電極層上に形成された光電変換層をメカニカルスクライブ法によって除去した後、この除去部に導体を設けることによって作製される。この接続導体と下部電極層との接続部における電気抵抗が小さいほど電流値の損失が低減されるため、光電変換装置の光電変換効率は高くなる。   Such a connection conductor is produced by removing the photoelectric conversion layer formed on the lower electrode layer by a mechanical scribing method, and then providing a conductor at the removal portion. Since the loss of the current value is reduced as the electrical resistance at the connection portion between the connection conductor and the lower electrode layer is reduced, the photoelectric conversion efficiency of the photoelectric conversion device is increased.

しかしながら、上述したメカニカルスクライブ法では、光電変換層を下部電極層から除去しきれず、下部電極層上に光電変換層が残存する場合があった。このような場合、この残存部分で接触抵抗が高くなり、光電変換効率を高めることが困難であった。   However, in the mechanical scribing method described above, the photoelectric conversion layer cannot be completely removed from the lower electrode layer, and the photoelectric conversion layer sometimes remains on the lower electrode layer. In such a case, the contact resistance is increased at the remaining portion, and it is difficult to increase the photoelectric conversion efficiency.

本発明は、上記課題に鑑みてなされたものであり、光電変換装置における接続導体と下部電極層との電気的な接続を良好にして光電変換効率を向上することを目的とする。   This invention is made | formed in view of the said subject, and it aims at improving the photoelectric conversion efficiency by making the electrical connection of the connection conductor and lower electrode layer in a photoelectric conversion apparatus favorable.

本発明の一実施形態に係る光電変換装置の製造方法は、複数の光電変換セルが互いに電気的に接続されてなる光電変換装置の製造方法であって、基板上に、間隙をあけて平面配置された複数の下部電極層を形成する工程と、複数の前記下部電極層のそれぞれの主面の一部に被覆層を帯状に形成する工程と、複数の前記下部電極層上および前記基板上に、第1導電型の第1の半導体層を形成する工程と、該第1の半導体層上に前記第1導電型とは異なる導電型である第2導電型の第2の半導体層を形成する工程と、前記被覆層を除去して、前記第1の半導体層内に前記下部電極層が露出した溝部を形成する工程と、前記溝部において前記下部電極層と前記第2の半導体層とを電気的に接続するための接続導体を形
成する工程と、複数の前記下部電極層上において前記第1の半導体層および前記第2の半導体層を分断することによって、互いに電気的に接続された複数の前記光電変換セルを形成する工程とを具備する。
A method for manufacturing a photoelectric conversion device according to an embodiment of the present invention is a method for manufacturing a photoelectric conversion device in which a plurality of photoelectric conversion cells are electrically connected to each other, and is arranged in a plane with a gap on a substrate. Forming a plurality of lower electrode layers formed, forming a coating layer in a part of a main surface of each of the plurality of lower electrode layers, forming the plurality of lower electrode layers on the plurality of lower electrode layers and the substrate Forming a first conductive type first semiconductor layer, and forming a second conductive type second semiconductor layer having a different conductivity type from the first conductive type on the first semiconductor layer. Removing the covering layer to form a groove in which the lower electrode layer is exposed in the first semiconductor layer; electrically connecting the lower electrode layer and the second semiconductor layer in the groove; Forming a connecting conductor for connecting to a plurality of parts, and a plurality of the lower parts By dividing the first semiconductor layer and the second semiconductor layer on the electrode layer, and a step of forming a plurality of said photoelectric conversion cells are electrically connected to each other.

本発明によれば、光電変換装置における光電変換効率が向上する。   According to the present invention, the photoelectric conversion efficiency in the photoelectric conversion device is improved.

光電変換装置の実施の形態の一例を示す斜視図である。It is a perspective view which shows an example of embodiment of a photoelectric conversion apparatus. 図1の光電変換装置の断面図である。It is sectional drawing of the photoelectric conversion apparatus of FIG. 光電変換装置の製造途中の様子を示す断面図である。It is sectional drawing which shows the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を示す断面図である。It is sectional drawing which shows the mode in the middle of manufacture of a photoelectric conversion apparatus.

以下に本発明の一実施形態に係る光電変換装置の製造方法について、図面を参照しながら詳細に説明する。   Hereinafter, a method for producing a photoelectric conversion device according to an embodiment of the present invention will be described in detail with reference to the drawings.

<光電変換装置の構成>
図1は、本発明の一実施形態に係る光電変換装置の製造方法を用いて作製した光電変換装置の一例を示す斜視図であり、図2はその断面図である。光電変換装置11は、基板1上に複数の光電変換セル10が並べられて互いに電気的に接続されている。なお、図1においては図示の都合上、2つの光電変換セル10a、10bのみを示しているが、実際の光電変換装置11においては、図面左右方向、あるいはさらにこれに垂直な方向に、多数の光電変換セル10が平面的に(二次元的に)配設されていてもよい。
<Configuration of photoelectric conversion device>
FIG. 1 is a perspective view illustrating an example of a photoelectric conversion device manufactured using the method for manufacturing a photoelectric conversion device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view thereof. In the photoelectric conversion device 11, a plurality of photoelectric conversion cells 10 are arranged on the substrate 1 and are electrically connected to each other. In FIG. 1, only two photoelectric conversion cells 10a and 10b are shown for convenience of illustration. However, in the actual photoelectric conversion device 11, there are many photoelectric conversion cells in the horizontal direction of the drawing or in a direction perpendicular thereto. The photoelectric conversion cells 10 may be arranged in a plane (two-dimensionally).

図1、図2において、基板1上に複数の下部電極層2が平面配置されている。図1、図2において、複数の下部電極層2は、一方向に間隔をあけて並べられた下部電極層2a〜2cを具備している。この下部電極層2a上から基板1上を経て下部電極層2b上にかけて、第1の半導体層3aが設けられている。また、第1の半導体層3a上には、第1の半導体層3aとは異なる導電型の第2の半導体層4aが設けられている。さらに、下部電極層2b上において、接続導体7aが、第1の半導体層3aの表面(側面)に沿って、または第1の半導体層3aを貫通して設けられている。この接続導体7aは、第2の半導体層4aと下部電極層2bとを電気的に接続している。これら、下部電極層2a、下部電極層2b、第1の半導体層3a、第2の半導体層4aおよび接続導体7aによって、1つの光電変換セル10aを構成している。   1 and 2, a plurality of lower electrode layers 2 are arranged in a plane on a substrate 1. 1 and 2, the plurality of lower electrode layers 2 include lower electrode layers 2 a to 2 c that are arranged at intervals in one direction. A first semiconductor layer 3a is provided from the lower electrode layer 2a through the substrate 1 to the lower electrode layer 2b. In addition, a second semiconductor layer 4a having a conductivity type different from that of the first semiconductor layer 3a is provided on the first semiconductor layer 3a. Further, on the lower electrode layer 2b, the connection conductor 7a is provided along the surface (side surface) of the first semiconductor layer 3a or through the first semiconductor layer 3a. The connection conductor 7a electrically connects the second semiconductor layer 4a and the lower electrode layer 2b. The lower electrode layer 2a, the lower electrode layer 2b, the first semiconductor layer 3a, the second semiconductor layer 4a, and the connection conductor 7a constitute one photoelectric conversion cell 10a.

同様に、別の光電変換セル10bが光電変換セル10aに隣接するように設けられている。つまり、下部電極層2b上から下部電極2cにかけて第1の半導体層3bおよび第2の半導体層4bが設けられている。さらに下部電極2c上において、第2の半導体層4bと下部電極層2cとを電気的に接続する接続導体7bが設けられている。これら、下部電極層2b、下部電極層2c、第1の半導体層3b、第2の半導体層4bおよび接続導体7bによって、1つの光電変換セル10bを構成している。   Similarly, another photoelectric conversion cell 10b is provided adjacent to the photoelectric conversion cell 10a. That is, the first semiconductor layer 3b and the second semiconductor layer 4b are provided from the lower electrode layer 2b to the lower electrode 2c. Further, on the lower electrode 2c, a connection conductor 7b for electrically connecting the second semiconductor layer 4b and the lower electrode layer 2c is provided. The lower electrode layer 2b, the lower electrode layer 2c, the first semiconductor layer 3b, the second semiconductor layer 4b, and the connection conductor 7b constitute one photoelectric conversion cell 10b.

そして、光電変換セル10aおよび光電変換セル10bは、下部電極2bをともに利用しており、このような構成によって、光電変換セル10aおよび光電変換セル10bが直列接続された、高出力の光電変換装置11となる。   The photoelectric conversion cell 10a and the photoelectric conversion cell 10b both use the lower electrode 2b. With such a configuration, the photoelectric conversion cell 10a and the photoelectric conversion cell 10b are connected in series, and the high-output photoelectric conversion device. 11

なお、本実施形態における光電変換装置11は、第2の半導体層4側から光が入射されるものを想定しているが、これに限定されず、基板1側から光が入射されるものであってもよい。   In addition, although the photoelectric conversion apparatus 11 in this embodiment assumes what enters light from the 2nd semiconductor layer 4 side, it is not limited to this, Light enters from the board | substrate 1 side. There may be.

基板1は、光電変換セル10を支持するためのものである。基板1に用いられる材料としては、例えば、ガラス、セラミックス、樹脂および金属等が挙げられる。基板1としては、例えば、厚さ1〜3mm程度の青板ガラス(ソーダライムガラス)を用いることができる。   The substrate 1 is for supporting the photoelectric conversion cell 10. Examples of the material used for the substrate 1 include glass, ceramics, resin, and metal. As the substrate 1, for example, blue plate glass (soda lime glass) having a thickness of about 1 to 3 mm can be used.

下部電極層2(下部電極層2a、2b、2c)は、基板1上に設けられた、Mo、Al、TiまたはAu等の導電体である。下部電極層2は、スパッタリング法または蒸着法などの公知の薄膜形成手法を用いて、0.2μm〜1μm程度の厚みに形成される。   The lower electrode layer 2 (lower electrode layers 2a, 2b and 2c) is a conductor such as Mo, Al, Ti or Au provided on the substrate 1. The lower electrode layer 2 is formed to a thickness of about 0.2 μm to 1 μm using a known thin film forming method such as sputtering or vapor deposition.

第1の半導体層3(第1の半導体層3a、3b)は第1導電型の半導体層である。第1の半導体層3は、例えば1μm〜3μm程度の厚みを有する。第1の半導体層3としては、シリコン、II−VI族化合物、I−III−VI族化合物およびI−II−IV−VI族化合物等が
挙げられる。
The first semiconductor layer 3 (first semiconductor layers 3a and 3b) is a first conductivity type semiconductor layer. The first semiconductor layer 3 has a thickness of about 1 μm to 3 μm, for example. Examples of the first semiconductor layer 3 include silicon, II-VI group compounds, I-III-VI group compounds, and I-II-IV-VI group compounds.

II−VI族化合物とは、II−B族(12族元素ともいう)とVI−B族元素(16族元素ともいう)との化合物半導体である。II−VI族化合物としては、例えば、CdTe等が挙げられる。   The II-VI group compound is a compound semiconductor of a II-B group (also referred to as a group 12 element) and a VI-B group element (also referred to as a group 16 element). Examples of II-VI group compounds include CdTe.

I−III−VI族化合物とは、I−B族元素(11族元素ともいう)とIII−B族元素(13族元素ともいう)とVI-B族元素との化合物である。I−III−VI族化合物としては、例えば、CuInSe(二セレン化銅インジウム、CISともいう)、Cu(In,Ga)Se(二セレン化銅インジウム・ガリウム、CIGSともいう)、Cu(In,Ga)(Se,S)(二セレン・イオウ化銅インジウム・ガリウム、CIGSSともいう)が挙げられる。あるいは、第1の半導体層3は、薄膜の二セレン・イオウ化銅インジウム・ガリウム層を表面層として有する二セレン化銅インジウム・ガリウム等の多元化合物半導体薄膜にて構成されていてもよい。 The I-III-VI group compound is a compound of a group IB element (also referred to as a group 11 element), a group III-B element (also referred to as a group 13 element), and a group VI-B element. Examples of the I-III-VI group compound include CuInSe 2 (also referred to as copper indium selenide, CIS), Cu (In, Ga) Se 2 (also referred to as copper indium selenide / gallium, CIGS), Cu ( In, Ga) (Se, S) 2 (also referred to as diselene / copper indium / gallium / CIGSS). Alternatively, the first semiconductor layer 3 may be composed of a multi-component compound semiconductor thin film such as copper indium selenide / gallium having a thin film of selenite / copper indium sulfide / gallium layer as a surface layer.

I−II−IV−VI族化合物とは、I−B族元素とII−B族元素とIV−B族元素(14族元素ともいう)とVI−B族元素との化合物である。I−II−IV−VI族化合物としては、例えば、CuZnSnS(CZTSともいう)、CuZnSn(S,Se)(CZTSSeともいう)、およびCuZnSnSe(CZTSeともいう)が挙げられる。 The I-II-IV-VI group compound is a compound of a group IB element, a group II-B element, a group IV-B element (also referred to as a group 14 element), and a group VI-B element. Examples of the I-II-IV-VI group compound include Cu 2 ZnSnS 4 (also referred to as CZTS), Cu 2 ZnSn (S, Se) 4 (also referred to as CZTSSe), and Cu 2 ZnSnSe 4 (also referred to as CZTSe). Can be mentioned.

第1の半導体層3は、スパッタリング法、蒸着法などのいわゆる真空プロセスによって形成可能であるほか、いわゆる塗布法あるいは印刷法と称されるプロセスによって形成することもできる。塗布法あるいは印刷法と称されるプロセスは、第1の半導体層3の構成元素の錯体溶液を下部電極層2の上に塗布し、その後、乾燥・熱処理を行うプロセスである。   The first semiconductor layer 3 can be formed by a so-called vacuum process such as a sputtering method or an evaporation method, or can be formed by a process called a coating method or a printing method. A process referred to as a coating method or a printing method is a process in which a complex solution of constituent elements of the first semiconductor layer 3 is applied onto the lower electrode layer 2 and then dried and heat-treated.

第2の半導体層4(第2の半導体層4a、4b)は、第1の半導体層3とは異なる第2導電を有する半導体層である。第1の半導体層3および第2の半導体層4が電気的に接合することにより、電荷を良好に取り出すことが可能な光電変換層が形成される。例えば、第1の半導体層3がp型であれば、第2の半導体層4はn型である。第1の半導体層3がn型で、第2の半導体層4がp型であってもよい。なお、第1の半導体層3と第2の半導体層4との間に高抵抗のバッファ層が介在していてもよい。   The second semiconductor layer 4 (second semiconductor layers 4 a and 4 b) is a semiconductor layer having a second conductivity different from that of the first semiconductor layer 3. When the first semiconductor layer 3 and the second semiconductor layer 4 are electrically joined to each other, a photoelectric conversion layer from which charges can be favorably extracted is formed. For example, if the first semiconductor layer 3 is p-type, the second semiconductor layer 4 is n-type. The first semiconductor layer 3 may be n-type and the second semiconductor layer 4 may be p-type. A high-resistance buffer layer may be interposed between the first semiconductor layer 3 and the second semiconductor layer 4.

第2の半導体層4は、第1の半導体層3とは異なる材料が第1の半導体層3上に積層されたものであってもよく、あるいは第1の半導体層3の表面部が他の元素のドーピングによって改質されたものであってもよい。   The second semiconductor layer 4 may be formed by stacking a material different from that of the first semiconductor layer 3 on the first semiconductor layer 3, or the surface portion of the first semiconductor layer 3 may be other than the first semiconductor layer 3. It may be modified by elemental doping.

第2の半導体層4としては、CdS、ZnS、ZnO、In、InSe、In(OH,S)、(Zn,In)(Se,OH)、および(Zn,Mg)O等が挙げられる。この場合、第2の半導体層4は、例えばケミカルバスデポジション(CBD)法等で10〜200nmの厚みで形成される。なお、In(OH,S)とは、InとOHとSとを主に含む化合物をいう。(Zn,In)(Se,OH)は、ZnとInとSeとOHとを主に含む化合物をいう。(Zn,Mg)Oは、ZnとMgとOとを主に含む化合物をいう。 The second semiconductor layer 4 includes CdS, ZnS, ZnO, In 2 S 3 , In 2 Se 3 , In (OH, S), (Zn, In) (Se, OH), and (Zn, Mg) O. Etc. In this case, the second semiconductor layer 4 is formed with a thickness of 10 to 200 nm by, for example, a chemical bath deposition (CBD) method. In (OH, S) refers to a compound mainly containing In, OH, and S. (Zn, In) (Se, OH) refers to a compound mainly containing Zn, In, Se, and OH. (Zn, Mg) O refers to a compound mainly containing Zn, Mg and O.

図1、図2のように、第2の半導体層4上にさらに上部電極層5が設けられていてもよい。上部電極層5は、第2の半導体層4よりも抵抗率の低い層であり、第1の半導体層3および第2の半導体層4で生じた電荷を良好に取り出すことが可能となる。光電変換効率をより高めるという観点からは、上部電極層5の抵抗率が1Ω・cm未満でシート抵抗が50Ω/□以下であってもよい。   As shown in FIGS. 1 and 2, an upper electrode layer 5 may be further provided on the second semiconductor layer 4. The upper electrode layer 5 is a layer having a lower resistivity than the second semiconductor layer 4, and it is possible to take out charges generated in the first semiconductor layer 3 and the second semiconductor layer 4 satisfactorily. From the viewpoint of further increasing the photoelectric conversion efficiency, the resistivity of the upper electrode layer 5 may be less than 1 Ω · cm and the sheet resistance may be 50 Ω / □ or less.

上部電極層5は、例えばITO、ZnO等の0.05〜3μmの透明導電膜である。透光性および導電性を高めるため、上部電極層5は第2の半導体層4と同じ導電型の半導体で構成されてもよい。上部電極層5は、スパッタリング法、蒸着法または化学的気相成長(CVD)法等で形成され得る。   The upper electrode layer 5 is a 0.05 to 3 μm transparent conductive film such as ITO or ZnO. In order to improve translucency and conductivity, the upper electrode layer 5 may be composed of a semiconductor having the same conductivity type as the second semiconductor layer 4. The upper electrode layer 5 can be formed by sputtering, vapor deposition, chemical vapor deposition (CVD), or the like.

また、図1、図2に示すように、上部電極層5上にさらに集電電極8が形成されていてもよい。集電電極8は、第1の半導体層3および第2の半導体層4で生じた電荷をさらに良好に取り出すためのものである。集電電極8は、例えば、図1に示すように、光電変換セル10の一端から接続導体7にかけて線状に形成されている。これにより、第1の半導体層3および第4の半導体層4で生じた電流が上部電極層5を介して集電電極8に集電され、接続導体7を介して隣接する光電変換セル10に良好に導電される。   Further, as shown in FIGS. 1 and 2, a collecting electrode 8 may be further formed on the upper electrode layer 5. The current collecting electrode 8 is for taking out charges generated in the first semiconductor layer 3 and the second semiconductor layer 4 more satisfactorily. For example, as shown in FIG. 1, the collector electrode 8 is formed in a linear shape from one end of the photoelectric conversion cell 10 to the connection conductor 7. As a result, the current generated in the first semiconductor layer 3 and the fourth semiconductor layer 4 is collected to the current collecting electrode 8 via the upper electrode layer 5, and to the adjacent photoelectric conversion cell 10 via the connection conductor 7. Good conductivity.

集電電極8は、第1の半導体層3への光透過率を高めるとともに良好な導電性を有するという観点から、50〜400μmの幅を有していてもよい。また、集電電極8は、枝分かれした複数の分岐部を有していてもよい。   The collector electrode 8 may have a width of 50 to 400 μm from the viewpoint of increasing the light transmittance to the first semiconductor layer 3 and having good conductivity. The current collecting electrode 8 may have a plurality of branched portions.

集電電極8は、例えば、Ag等の金属粉を樹脂バインダー等に分散させた金属ペーストがパターン状に印刷され、これが硬化されることによって形成される。   The collector electrode 8 is formed, for example, by printing a metal paste in which a metal powder such as Ag is dispersed in a resin binder or the like in a pattern and curing it.

図1、図2において、接続導体7(接続導体7a、7b)は、第1の半導体層3、第2の半導体層4および第2の電極層5を貫通する溝内に設けられた導体である。接続導体7は、金属や導電ペースト等が用いられ得る。図1、図2においては、集電電極8を延伸して接続導体7が形成されているが、これに限定されない。例えば、上部電極層5が延伸したものであってもよい。   1 and 2, the connection conductor 7 (connection conductors 7 a and 7 b) is a conductor provided in a groove that penetrates the first semiconductor layer 3, the second semiconductor layer 4, and the second electrode layer 5. is there. The connection conductor 7 can be made of metal, conductive paste, or the like. In FIG. 1 and FIG. 2, the collector electrode 8 is extended to form the connection conductor 7, but this is not limitative. For example, the upper electrode layer 5 may be stretched.

<光電変換装置の製造方法>
次に、光電変換装置11の製造プロセスについて説明する。図3(a)〜(d)および図4(e)〜(f)は、光電変換装置11の製造途中の様子を示す断面図である。なお、図3および図4で示される断面図は、図2で示される断面に対応する部分の製造途中の様子を示す。
<Method for Manufacturing Photoelectric Conversion Device>
Next, a manufacturing process of the photoelectric conversion device 11 will be described. FIGS. 3A to 3D and FIGS. 4E to 4F are cross-sectional views illustrating a state during the manufacture of the photoelectric conversion device 11. The cross-sectional views shown in FIGS. 3 and 4 show a state in the middle of manufacturing a portion corresponding to the cross-section shown in FIG.

まず、図3(a)で示されるように、洗浄された基板1の略全面に、スパッタリング法などが用いられて、Moなどからなる下部電極層2が成膜される。そして、下部電極層2の一部に第1溝部P1が形成される。第1溝部P1は、YAGレーザーその他のレーザー光が走査されつつ形成対象位置に照射されることで溝加工が行われる、レーザースクライブ加工によって形成されてもよい。図3(a)は、第1溝部P1が形成された後の状態を
示す図である。
First, as shown in FIG. 3A, the lower electrode layer 2 made of Mo or the like is formed on substantially the entire surface of the cleaned substrate 1 using a sputtering method or the like. Then, the first groove portion P <b> 1 is formed in a part of the lower electrode layer 2. The first groove portion P1 may be formed by laser scribe processing in which groove processing is performed by irradiating a formation target position while scanning with a YAG laser or other laser light. FIG. 3A is a diagram illustrating a state after the first groove portion P1 is formed.

第1溝部P1が形成された後、下部電極層2の上の接続導体7が形成される位置、すなわち、下部電極層2の上の第1溝部P1から少しずれた位置に、第1溝部P1に沿った帯状の被覆部Cが形成される。被覆部Cは有機材料、無機材料、またはこれらの混合体が用いられ得る。第1の半導体層3が形成される工程においては、高温の結晶化温度(例えば、500〜600℃)に昇温されるため、被覆層Cはそのような温度に耐え得る耐熱性の材料が用いられる。そのような耐熱性の材料として、例えば有機材料であれば、ポリイミドやシリコーン樹脂等の熱分解温度が500℃以上のものが用いられ得る。また、無機材料であれば、第1の半導体層3が形成される際の結晶化温度では焼結し難いものが用いられ得る。このような無機材料としては、アルミナ、シリカ、チタニア等が挙げられる。   After the first groove portion P1 is formed, the first groove portion P1 is located at a position where the connection conductor 7 on the lower electrode layer 2 is formed, that is, at a position slightly shifted from the first groove portion P1 on the lower electrode layer 2. A band-shaped covering portion C along the line is formed. For the covering portion C, an organic material, an inorganic material, or a mixture thereof can be used. In the step of forming the first semiconductor layer 3, the temperature is raised to a high crystallization temperature (for example, 500 to 600 ° C.), so that the covering layer C is made of a heat resistant material that can withstand such a temperature. Used. As such a heat-resistant material, for example, an organic material having a thermal decomposition temperature of 500 ° C. or higher, such as polyimide or silicone resin, can be used. Moreover, if it is an inorganic material, what cannot be sintered easily at the crystallization temperature when the 1st semiconductor layer 3 is formed may be used. Examples of such inorganic materials include alumina, silica, titania and the like.

被覆層Cは、上記有機材料や無機材料が、例えばアクリル樹脂等のバインダーや、アルコール等の溶剤等を用いてペースト状にされ、このペーストがスクリーン印刷等で下部電極層2上に所望のパターンに印刷されることにより形成される。図3(b)は、被覆層Cが形成された後の状態を示す図である。   The covering layer C is formed by pasting the organic material or the inorganic material into a desired pattern on the lower electrode layer 2 by screen printing or the like, for example, using a binder such as acrylic resin or a solvent such as alcohol. It is formed by printing. FIG. 3B is a diagram illustrating a state after the coating layer C is formed.

被覆層Cが形成された後、下部電極層2の上の被覆層C以外の部位および第1溝部P1における基板上に、第1の半導体層3と成る前駆体層3PRが、スパッタリング法や塗布法等によって形成される。前駆体層3PRは第1の半導体層3を構成する化合物の原料を含む層であってもよく、第1の半導体層3を構成する化合物の微粒子を含む層であってもよい。例えば、第1の半導体層3がCIGSであれば、被覆層はCu元素、In元素およびGa元素を単体あるいは化合物として含んでいる。図3(c)は、前駆体層3PRが形成された後の状態を示す図である。   After the coating layer C is formed, the precursor layer 3PR that becomes the first semiconductor layer 3 is formed on the substrate other than the coating layer C on the lower electrode layer 2 and the substrate in the first groove P1, by sputtering or coating. It is formed by law. The precursor layer 3PR may be a layer containing a raw material of a compound constituting the first semiconductor layer 3, or a layer containing fine particles of a compound constituting the first semiconductor layer 3. For example, when the first semiconductor layer 3 is CIGS, the coating layer contains Cu element, In element, and Ga element as a simple substance or a compound. FIG. 3C is a diagram showing a state after the precursor layer 3PR is formed.

前駆体層3PRが形成された後、前駆体層3PRが例えば500〜600℃に加熱されて結晶化され、第1の半導体層3となる。なお、前駆体層3PRの加熱において、第1の半導体層3を構成する化合物に含まれる元素が雰囲気中に含まれていても良い。図3(d)は、第1の半導体層3が形成された後の状態を示す図である。   After the precursor layer 3PR is formed, the precursor layer 3PR is heated to, for example, 500 to 600 ° C. and crystallized to become the first semiconductor layer 3. In addition, in the heating of the precursor layer 3PR, an element included in the compound constituting the first semiconductor layer 3 may be included in the atmosphere. FIG. 3D shows a state after the first semiconductor layer 3 is formed.

第1の半導体層層3が形成された後、第1の半導体層3の上に、第2の半導体層4および上部電極層5が、CBD法やスパッタリング法等で順次形成される。図4(e)は、第2の半導体層4および上部電極層5が形成された後の状態を示す図である。   After the first semiconductor layer 3 is formed, the second semiconductor layer 4 and the upper electrode layer 5 are sequentially formed on the first semiconductor layer 3 by a CBD method, a sputtering method, or the like. FIG. 4E is a diagram showing a state after the second semiconductor layer 4 and the upper electrode layer 5 are formed.

第2の半導体層4および上部電極層5が形成された後、被覆層Cがエッチング、剥離、レーザースクライブ加工、メカニカルスクライブ加工またはブラスト加工等によって除去され、第1の半導体層3内に下部電極層2が露出した第2溝部P2が形成される。図4(f)は第2溝部P2が形成された後の状態を示す図である。なお、メカニカルスクライブ加工は、例えば、40μm〜50μm程度のスクライブ幅のスクライブ針やドリルを用いたスクライビングによって、被覆層Cが下部電極層2から除去される加工をいう。また、ブラスト加工は、水、無機粒子または有機粒子が叩きつけられることによって、被覆層Cが下部電極層2から除去される加工をいう。   After the second semiconductor layer 4 and the upper electrode layer 5 are formed, the coating layer C is removed by etching, peeling, laser scribe processing, mechanical scribe processing, blast processing, or the like, and the lower electrode is formed in the first semiconductor layer 3. A second groove portion P2 where the layer 2 is exposed is formed. FIG. 4F shows a state after the second groove portion P2 is formed. The mechanical scribe process refers to a process in which the coating layer C is removed from the lower electrode layer 2 by, for example, scribing using a scribe needle or drill having a scribe width of about 40 μm to 50 μm. Blasting is processing in which the coating layer C is removed from the lower electrode layer 2 by hitting water, inorganic particles, or organic particles.

被覆層Cは有機材料または未焼結の無機材料を含むため、強度が弱く、非常に容易に除去され得る。従来のように結晶化した第1の半導体層3がメカニカルスクライブ加工で除去される場合は、下部電極層2上に第1の半導体層3が残存して接続導体7と下部電極層2との接続部における電気抵抗が高くなる傾向があったが、上記のような被覆層Cを用いた製造方法が用いられることにより、接続導体7と下部電極層2との電気的な接続が良好となる。その結果、光電変換装置11の光電変換効率が向上する。   Since the coating layer C includes an organic material or a non-sintered inorganic material, the coating layer C has a low strength and can be removed very easily. When the crystallized first semiconductor layer 3 is removed by mechanical scribing as in the prior art, the first semiconductor layer 3 remains on the lower electrode layer 2 so that the connection conductor 7 and the lower electrode layer 2 Although there was a tendency that the electrical resistance in the connection portion was increased, the electrical connection between the connection conductor 7 and the lower electrode layer 2 is improved by using the manufacturing method using the coating layer C as described above. . As a result, the photoelectric conversion efficiency of the photoelectric conversion device 11 is improved.

被覆層Cを良好に除去するという観点から、被覆層Cとして複数の無機粒子を含んだものが用いられ、これらの無機粒子は第1の半導体層3の結晶化温度で焼結し難いものであってもよい。この場合、被覆層Cが下部電極層2から容易に剥離しやすくなる。   From the viewpoint of satisfactorily removing the coating layer C, the coating layer C includes a plurality of inorganic particles, and these inorganic particles are difficult to sinter at the crystallization temperature of the first semiconductor layer 3. There may be. In this case, the coating layer C is easily peeled off from the lower electrode layer 2.

また、被覆層Cは導電性を有する材料を含んでいてもよい。この場合、被覆層Cの除去の際、被覆層Cが下部電極層2上に残存したとしても、導電性の材料を含んでいるため、抵抗が高くなり難い。このような被覆層Cとしては、例えば、金、銀、白金、パラジウム、銅等の金属粒子を含んだものや、チタニア等の半導体粒子を含んだもの等が用いられ得る。   Further, the coating layer C may include a conductive material. In this case, even when the covering layer C remains on the lower electrode layer 2 when the covering layer C is removed, the resistance is unlikely to increase because it contains a conductive material. As such a coating layer C, for example, a layer containing metal particles such as gold, silver, platinum, palladium, copper, or a layer containing semiconductor particles such as titania can be used.

第2溝部P2が形成された後、上部電極層5上および第2溝部P2内に、例えば、Agなどの金属粉を樹脂バインダーなどに分散させた導電ペーストをパターン状に印刷し、これを加熱硬化することで、集電電極8および接続導体7が形成される。図4(g)は、集電電極8および接続導体7が形成された後の状態を示す図である。   After the second groove P2 is formed, a conductive paste in which a metal powder such as Ag is dispersed in a resin binder, for example, is printed in a pattern on the upper electrode layer 5 and in the second groove P2, and this is heated. Curing electrode 8 and connecting conductor 7 are formed by curing. FIG. 4G is a diagram showing a state after the collecting electrode 8 and the connecting conductor 7 are formed.

最後に第2溝部P2からずれた位置で、第1の半導体層3〜集電電極8をメカニカルスクライブ加工により除去することで、複数の光電変換セルに分割され、図1および図2で示された光電変換装置11が得られたことになる。   Finally, the first semiconductor layer 3 to the current collecting electrode 8 are removed by mechanical scribing at a position shifted from the second groove P2, and are divided into a plurality of photoelectric conversion cells, which are shown in FIG. 1 and FIG. Thus, the photoelectric conversion device 11 is obtained.

<光電変換装置の製造方法の変形例>
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。
<Modification of Method for Manufacturing Photoelectric Conversion Device>
The present invention is not limited to the above-described embodiment, and various changes and improvements can be made without departing from the scope of the present invention.

例えば、第1の半導体層3がCIGSのようなカルコパイライト系化合物の場合、被覆層Cにアルカリ金属元素が含められてもよい。カルコパイライト系化合物は結晶化の際、アルカリ金属元素の存在により、結晶化が促進するため、被覆層Cからアルカリ金属元素が提供されることにより、特に第2溝部P2の近傍において第1の半導体層3の結晶化が促進されやすくなる。その結果、第2溝部P2の近傍の第1の半導体層3の剥離が有効に低減される。   For example, when the first semiconductor layer 3 is a chalcopyrite compound such as CIGS, an alkali metal element may be included in the coating layer C. Since the chalcopyrite compound is crystallized at the time of crystallization due to the presence of the alkali metal element, the alkali metal element is provided from the coating layer C, so that the first semiconductor particularly in the vicinity of the second groove portion P2. The crystallization of the layer 3 is easily promoted. As a result, peeling of the first semiconductor layer 3 in the vicinity of the second groove portion P2 is effectively reduced.

アルカリ金属元素は、例えばNaClO、KClOのようなアルカリ金属塩等の化合物の状態で被覆層Cに添加されてもよい。 The alkali metal element may be added to the coating layer C in the state of a compound such as an alkali metal salt such as NaClO 4 or KClO 4 .

また、第1の半導体層3がCIGSやCZTS、CdTe等のような金属カルコゲナイドの場合、被覆層Cにカルコゲン元素が含められてもよい。なお、カルコゲン元素とはVI−B族元素(16族元素ともいう)のうち、S、Se、Teをいう。これにより、被覆層Cからカルコゲン元素が提供されることとなり、第2溝部P2の近傍において第1の半導体層3の結晶化が促進されやすくなる。その結果、第2溝部P2の近傍の第1の半導体層3の剥離が有効に低減される。   Further, when the first semiconductor layer 3 is a metal chalcogenide such as CIGS, CZTS, CdTe, or the like, a chalcogen element may be included in the coating layer C. The chalcogen element is S, Se, or Te among VI-B group elements (also referred to as group 16 elements). Thereby, the chalcogen element is provided from the coating layer C, and the crystallization of the first semiconductor layer 3 is easily promoted in the vicinity of the second groove portion P2. As a result, peeling of the first semiconductor layer 3 in the vicinity of the second groove portion P2 is effectively reduced.

カルコゲン元素は、例えばフェニルセレノール、チオフェノール等のようなカルコゲン元素含有有機化合物の状態で被覆層Cに添加されてもよい。   The chalcogen element may be added to the coating layer C in the state of a chalcogen element-containing organic compound such as phenyl selenol or thiophenol.

また、上記実施形態においては、第2の半導体層4および上部電極層5が形成された後に被覆層Cが除去されたが、先に被覆層Cが除去された後、第2の半導体層4および上部電極層5が形成されてもよい。あるいは、被覆層Cが除去された後、接続導体7が形成され、その後、第2の半導体層4および上部電極層5が形成されてもよい。   In the above embodiment, the coating layer C is removed after the second semiconductor layer 4 and the upper electrode layer 5 are formed. However, after the coating layer C is removed first, the second semiconductor layer 4 is removed. And the upper electrode layer 5 may be formed. Alternatively, the connection conductor 7 may be formed after the covering layer C is removed, and then the second semiconductor layer 4 and the upper electrode layer 5 may be formed.

1:基板
2、2a、2b:下部電極層
3、3a、3b:第1の半導体層
4、4a、4b:第2の半導体層
7、7a、7b:接続導体
10、10a、10b:光電変換セル
11:光電変換装置
C:被覆層
1: substrate 2, 2a, 2b: lower electrode layer 3, 3a, 3b: first semiconductor layer 4, 4a, 4b: second semiconductor layer 7, 7a, 7b: connection conductor 10, 10a, 10b: photoelectric conversion Cell 11: Photoelectric conversion device C: Coating layer

Claims (5)

複数の光電変換セルが互いに電気的に接続されてなる光電変換装置の製造方法であって、
基板上に、間隙をあけて平面配置された複数の下部電極層を形成する工程と、
複数の前記下部電極層のそれぞれの主面の一部に被覆層を帯状に形成する工程と、
複数の前記下部電極層上および前記基板上に、第1導電型の第1の半導体層を形成する工程と、
該第1の半導体層上に前記第1導電型とは異なる導電型である第2導電型の第2の半導体層を形成する工程と、
前記被覆層を除去して、前記第1の半導体層内に前記下部電極層が露出した溝部を形成する工程と、
前記溝部において前記下部電極層と前記第2の半導体層とを電気的に接続するための接続導体を形成する工程と、
複数の前記下部電極層上において前記第1の半導体層および前記第2の半導体層を分断することによって、互いに電気的に接続された複数の前記光電変換セルを形成する工程と
を具備することを特徴とする光電変換装置の製造方法。
A method for manufacturing a photoelectric conversion device in which a plurality of photoelectric conversion cells are electrically connected to each other,
Forming a plurality of lower electrode layers arranged in a plane with a gap on the substrate;
Forming a coating layer in a part of a main surface of each of the plurality of lower electrode layers,
Forming a first conductive type first semiconductor layer on the plurality of lower electrode layers and the substrate;
Forming a second semiconductor layer of a second conductivity type having a conductivity type different from the first conductivity type on the first semiconductor layer;
Removing the covering layer to form a groove in which the lower electrode layer is exposed in the first semiconductor layer;
Forming a connection conductor for electrically connecting the lower electrode layer and the second semiconductor layer in the groove,
Forming the plurality of photoelectric conversion cells electrically connected to each other by dividing the first semiconductor layer and the second semiconductor layer on the plurality of lower electrode layers. A method for manufacturing a photoelectric conversion device.
前記被覆層として複数の無機粒子を含んだものを用い、前記第1の半導体層を形成する工程における前記被覆層の温度を、前記無機粒子の焼結温度よりも低い温度に維持することを特徴とする請求項1に記載の光電変換装置の製造方法。   A material containing a plurality of inorganic particles is used as the coating layer, and the temperature of the coating layer in the step of forming the first semiconductor layer is maintained at a temperature lower than the sintering temperature of the inorganic particles. The manufacturing method of the photoelectric conversion apparatus of Claim 1. 前記被覆層として導電性材料を含んだものを用いることを特徴とする請求項1または2に記載の光電変換装置の製造方法。   The method for manufacturing a photoelectric conversion device according to claim 1, wherein the coating layer includes a conductive material. 前記第1の半導体層にカルコパイライト系化合物を用い、前記被覆層にアルカリ金属元素を含めることを特徴とする請求項1乃至3のいずれかに記載の光電変換装置の製造方法。   4. The method for manufacturing a photoelectric conversion device according to claim 1, wherein a chalcopyrite compound is used for the first semiconductor layer, and an alkali metal element is included in the coating layer. 5. 前記第1の半導体層に金属カルコゲナイドを用い、前記被覆層にカルコゲン元素を含めることを特徴とする請求項1乃至4のいずれかに記載の光電変換装置の製造方法。
5. The method of manufacturing a photoelectric conversion device according to claim 1, wherein a metal chalcogenide is used for the first semiconductor layer, and a chalcogen element is included in the coating layer.
JP2011273070A 2011-12-14 2011-12-14 Manufacturing method for photoelectric conversion device Pending JP2013125813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011273070A JP2013125813A (en) 2011-12-14 2011-12-14 Manufacturing method for photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011273070A JP2013125813A (en) 2011-12-14 2011-12-14 Manufacturing method for photoelectric conversion device

Publications (1)

Publication Number Publication Date
JP2013125813A true JP2013125813A (en) 2013-06-24

Family

ID=48776906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011273070A Pending JP2013125813A (en) 2011-12-14 2011-12-14 Manufacturing method for photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP2013125813A (en)

Similar Documents

Publication Publication Date Title
JP5860062B2 (en) Photoelectric conversion device
JP5837196B2 (en) Method for manufacturing photoelectric conversion device
JP2016103582A (en) Photoelectric conversion device
JP5705989B2 (en) Photoelectric conversion device
JP5813139B2 (en) Photoelectric conversion device
JP2013125813A (en) Manufacturing method for photoelectric conversion device
JP2013201179A (en) Solution for semiconductor layer formation, semiconductor layer manufacturing method and photoelectric conversion device manufacturing method
JP5902592B2 (en) Method for manufacturing photoelectric conversion device
JP2013125815A (en) Manufacturing method for photoelectric conversion device
JP2013125814A (en) Manufacturing method for photoelectric conversion device
JP2014127508A (en) Photoelectric conversion device and method of manufacturing the same
JP2013225641A (en) Method for manufacturing photoelectric conversion device
JP5988373B2 (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
JP2015191931A (en) Method of manufacturing photoelectric conversion device
JP6162592B2 (en) Method for manufacturing photoelectric conversion device
JP2015153950A (en) Method for manufacturing photoelectric conversion device
JP2014022562A (en) Method for manufacturing photoelectric conversion device
JP6039695B2 (en) Photoelectric conversion device
JP6189604B2 (en) Photoelectric conversion device
JP2011138837A (en) Method of manufacturing semiconductor layer, and method of manufacturing photoelectric conversion device
JP2013135091A (en) Raw material for forming semiconductor layer and method for manufacturing photoelectric conversion device
WO2013111498A1 (en) Photoelectric conversion apparatus
JP2014017450A (en) Photoelectric conversion device
JP2014216332A (en) Photoelectric conversion device
JP2013149650A (en) Photoelectric conversion device