JP2013121129A - Interference wave suppression device - Google Patents
Interference wave suppression device Download PDFInfo
- Publication number
- JP2013121129A JP2013121129A JP2011269170A JP2011269170A JP2013121129A JP 2013121129 A JP2013121129 A JP 2013121129A JP 2011269170 A JP2011269170 A JP 2011269170A JP 2011269170 A JP2011269170 A JP 2011269170A JP 2013121129 A JP2013121129 A JP 2013121129A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- frequency characteristic
- capacitance
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
- Noise Elimination (AREA)
Abstract
Description
本発明は、送信アンテナから空間を伝搬して受信アンテナに妨害波として回り込む干渉波を抑制する干渉波抑制装置に関するものである。 The present invention relates to an interference wave suppressing device that suppresses an interference wave that propagates through a space from a transmitting antenna and wraps around as a disturbing wave in a receiving antenna.
従来、送信アンテナと受信アンテナとが接続される無線通信装置において、送信アンテナへ信号を出力する送信部の出力信号を方向性結合器で分岐し、アンテナ間の空間伝搬によって回りこむ電波(空間伝搬波)と、同振幅かつ逆位相に調整した信号(干渉抑制波)を減衰器及び移相器にて生成し、受信アンテナの給電線上に挿入することで、送信アンテナから回り込む電波を打ち消し、良好な受信性能を得る技術がある。さらに、空間伝搬波と干渉抑制波間の位相−周波数特性の違いを補正するため、共振インダクタンスL、共振容量Cおよびダンプ抵抗Rを並列接続したLCR並列共振回路により構成された補償回路を干渉抑制波の後段に設け、この補償回路の出力信号を受信アンテナの受信信号と方向性結合器で結合させるようにして、送信アンテナから空間を伝搬して受信アンテナに回り込む妨害波を打ち消すことができる周波数帯域を拡大するようにしたものがある(例えば、特許文献1参照)。 Conventionally, in a wireless communication apparatus in which a transmission antenna and a reception antenna are connected, an output signal of a transmission unit that outputs a signal to the transmission antenna is branched by a directional coupler, and a radio wave (spatial propagation) Wave) and a signal (interference suppression wave) adjusted to the same amplitude and opposite phase is generated by an attenuator and phase shifter, and inserted on the power supply line of the receiving antenna to cancel the radio wave that wraps around from the transmitting antenna. There is a technology to obtain a good reception performance. Furthermore, in order to correct the difference in the phase-frequency characteristics between the spatial propagation wave and the interference suppression wave, the compensation circuit constituted by the LCR parallel resonance circuit in which the resonance inductance L, the resonance capacitor C and the dump resistor R are connected in parallel is used as the interference suppression wave. A frequency band that is provided in the latter stage and can cancel out the interference wave that propagates through the space from the transmitting antenna and enters the receiving antenna by combining the output signal of this compensation circuit with the received signal of the receiving antenna by a directional coupler. Is enlarged (see, for example, Patent Document 1).
上記特許文献1に示されているようなインダクタンスL、容量Cおよびダンプ抵抗Rを並列接続したLCR並列共振回路の構成を図11に示す。このようなLCR並列共振回路により構成された補償回路は、通過損失の低減と位相調整量の最適化の両立が難しいといった問題がある。図12(a)に、共振周波数を720メガヘルツ(MHz)、715〜725メガヘルツにおける位相調整量を50°とするため、インダクタンスL=0.1マイクロヘンリー(μH)、容量C=489ピコファラド(pF)、ダンプ抵抗R=1メガオーム(MΩ)とした場合の補償回路の通過損失−周波数特性のシミュレーション結果を示す。また、図12(b)に、LCR並列共振回路により構成された補償回路の位相−周波数特性のシミュレーション結果を示す。
FIG. 11 shows a configuration of an LCR parallel resonance circuit in which an inductance L, a capacitance C, and a dump resistor R are connected in parallel as shown in
上記した構成の補償回路は、所望の周波数帯域(例えば、715MHz〜725MHz)において、図12(b)に示すような位相−周波数特性を有しており、送信アンテナから空間を伝搬して受信アンテナに回り込む空間伝搬波に対し、広い周波数範囲で逆位相の状態の干渉抑制波に調整することが可能である。 The compensation circuit having the above configuration has phase-frequency characteristics as shown in FIG. 12B in a desired frequency band (for example, 715 MHz to 725 MHz), and propagates through the space from the transmission antenna to receive antenna. It is possible to adjust to the interference suppression wave having the opposite phase in the wide frequency range with respect to the spatial propagation wave that wraps around.
しかし、上記した構成の補償回路では、図12(a)に示すように、所望の周波数帯域(例えば、715MHz〜725MMz)における通過損失の変動が大きいため、送信アンテナから空間を伝搬して受信アンテナに回り込む妨害波を打ち消すことができる周波数帯を十分広くすることができないといった問題がある。すなわち、送信アンテナからの空間伝搬波の中心周波数にて、同振幅、逆位相となるように干渉抑制波を調整し、本LCR並列共振回路にて位相−周波数特性を補償しても、干渉抑制すべき対象帯域における振幅−周波数特性が一致しないため、広い周波数範囲での干渉抑制ができないという問題が生じる。 However, in the compensation circuit having the above-described configuration, as shown in FIG. 12 (a), the fluctuation of the pass loss in a desired frequency band (for example, 715 MHz to 725 MMz) is large. There is a problem that the frequency band capable of canceling the interference wave that wraps around cannot be sufficiently widened. In other words, even if the interference suppression wave is adjusted to have the same amplitude and opposite phase at the center frequency of the spatially propagated wave from the transmitting antenna, and the phase-frequency characteristics are compensated for by this LCR parallel resonance circuit, interference suppression Since the amplitude-frequency characteristics in the target band to be matched do not match, there arises a problem that interference cannot be suppressed in a wide frequency range.
本発明は上記問題に鑑みたもので、より広い周波数帯で送信アンテナから空間を伝搬して受信アンテナに回り込む妨害波を打ち消すようにすることを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to cancel an interference wave that propagates through a space from a transmitting antenna in a wider frequency band and wraps around the receiving antenna.
上記目的を達成するため、請求項1に記載の発明は、送信アンテナから空間を伝搬して受信アンテナに妨害波として回り込む干渉波を抑制する干渉波抑制装置(50)であって、送信アンテナ(10)へ出力する信号を分離する分配器(20)と、分配器(20)により分離された信号を減衰させる減衰器(30)と、減衰器(30)の出力信号の位相を調整する移相器(40)と、移相器(40)からの出力信号の位相・周波数特性を補償する位相周波数特性補償回路(50)と、位相周波数特性補償回路(50)の出力信号を受信アンテナ(11)の受信信号と結合させる結合器(60)と、を備え、位相周波数特性補償回路(50)は、移相器(40)からの出力信号を入力する入力端子と出力端子との間に、第1のインダクタンス(51a)および第1のキャパシタンス(51b)を直列配置するように構成された第1の回路(51)と、第1のキャパシタンス(51b)と出力端子の接続点と接地間に、第2のインダクタンス(52a)および第2のキャパシタンス(52b)を並列配置するように構成された第2の回路(52)と、を有する回路を用いて構成されていることを特徴としている。
In order to achieve the above object, an invention according to
このように、位相周波数特性補償回路(50)は、移相器(40)からの出力信号を入力する入力端子と出力端子との間に、第1のインダクタンス(51a)および第1のキャパシタンス(51b)を直列配置するように構成された第1の回路(51)と、第1のキャパシタンス(51b)と出力端子の接続点と接地間に、第2のインダクタンス(52a)および第2のキャパシタンス(52b)を並列配置するように構成された第2の回路(52)と、を有する回路を用いて構成されている。 Thus, the phase frequency characteristic compensation circuit (50) includes the first inductance (51a) and the first capacitance (between the input terminal and the output terminal for inputting the output signal from the phase shifter (40). 51b) between the connection point of the first circuit (51) arranged in series with the first capacitance (51b) and the output terminal and the ground, and the second inductance (52a) and the second capacitance. (52b) and a second circuit (52) configured to be arranged in parallel.
このような構成の位相周波数特性補償回路(50)は、比較的広い周波数帯域で通過損失の変動を低減しつつ、所望の位相補償量を確保することが可能であるため、より広い周波数帯で送信アンテナから空間を伝搬して受信アンテナに回り込む妨害波を打ち消すようにすることができる。 The phase frequency characteristic compensation circuit (50) having such a configuration can secure a desired phase compensation amount while reducing fluctuations in the passage loss in a relatively wide frequency band, and therefore in a wider frequency band. The interference wave that propagates through the space from the transmitting antenna and goes around to the receiving antenna can be canceled out.
また、請求項2に記載の発明は、位相周波数特性補償回路(50)は、更に、第1の回路(51)と出力端子との間に、第3のインダクタンス(53a)および第3のキャパシタンス(53b)を直列配置するように構成された第3の回路(53)を有する回路を用いて構成されていることを特徴としている。
In the invention according to
このように、更に、第1の回路(51)と出力端子との間に、第3のインダクタンス(53a)および第3のキャパシタンス(53b)を直列配置するように構成された第3の回路(53)を有する分布定数回路を用いて位相周波数特性補償回路(50)を構成することもできる。 In this way, a third circuit (a third circuit (53a) and a third capacitance (53b) arranged in series between the first circuit (51) and the output terminal is further provided. The phase frequency characteristic compensation circuit (50) can also be configured using a distributed constant circuit having (53).
また、請求項3に記載の発明のように、周波数が高くなるにつれて位相が進むように第1〜第3の回路(51〜53)のインダクタンスおよびキャパシタンスの各値を設定することもでき、請求項4に記載の発明のように、周波数が高くなるにつれて位相が遅れるように第1〜第3の回路(51〜53)のインダクタンスおよびキャパシタンスの各値を設定することもできる。
In addition, as in the invention described in
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.
(第1実施形態)
本発明の第1実施形態に係る干渉波抑制装置のブロック構成を図1に示す。本干渉波抑制装置は、送信アンテナ10から空間を伝搬して受信アンテナ11に妨害波として回り込む干渉波を抑制するものである。本干渉波抑制装置は、方向性結合器20、減衰器30、移相器40、位相周波数特性補償回路50および方向性結合器60を備えている。また、本干渉波抑制装置には、端子P1を介して送信部12が接続され、端子P2を介して受信部13が接続されている。また、本干渉波抑制装置には、端子P3を介して整合回路10aおよび送信アンテナ10が接続されるとともに、端子P4を介して整合回路11aおよび受信アンテナ11が接続されている。
(First embodiment)
FIG. 1 shows a block configuration of the interference wave suppressing device according to the first embodiment of the present invention. The interference wave suppressing device suppresses an interference wave that propagates through the space from the
本干渉波抑制装置、送信部12、受信部13、整合回路10a、送信アンテナ10、整合回路11aおよび受信アンテナ11により無線通信装置が構成されている。
The interference wave suppression device, the
本実施形態における送信アンテナ10は、自車両と他車両との間でデータ通信を行う車車間通信用の無線機として使用されるもので、周波数帯域は720±5メガヘルツ(MHz)となっている。また、受信アンテナ11は、自車両と公衆回線用無線基地局との間で通信を行う携帯電話機として使用されるもので、周波数帯域は730〜760メガヘルツ(MHz)となっている。
The
送信アンテナ10と受信アンテナ11とが近接して配置され、かつ、送信アンテナ10の送信電波の周波数と受信アンテナ11の受信電波の周波数が近い場合、送信アンテナ10から空間を伝搬して受信アンテナ11に干渉波が回り込み、S/N比(信号対雑音比)が低下する。
When the
本干渉波抑制装置は、送信アンテナ10の周波数帯域と受信アンテナ11の周波数帯域が最小で5メガヘルツ(MHz)しか離れていないために、送信アンテナ10から空間を伝搬して受信アンテナ11に妨害波として回り込む干渉波を抑制するものである。
The interference wave suppressing apparatus propagates the space from the transmitting
方向性結合器20は、端子P1を介して送信部(図示せず)より入力される送信信号を分離するものである。具体的には、送信部(図示せず)から入力される送信信号を、整合回路20aを介して送信アンテナ20へ送出するものと、減衰器30へ送出するものに分離する。
The
減衰器30は、方向性結合器20により分離された信号を減衰させるものである。本実施形態において、位相周波数特性補償回路50から方向性結合器60へ入力される信号の振幅が、方向性結合器60を介して受信アンテナ11より入力される受信信号の振幅と同じになるように、方向性結合器20により分離された信号を減衰させる。
The
移相器40は、減衰器30の出力信号の位相を調整するものである。本実施形態において、移相器40から出力される信号の位相が、方向性結合器20により分離された信号に対して逆位相となるように、減衰器30の出力信号の位相を180度シフトさせる。
The
位相周波数特性補償回路50は、移相器40の出力信号の位相・周波数特性を補償するものである。送信アンテナ10から空間を伝搬して受信アンテナ11に回り込む干渉波は、周波数が高くなるにつれて位相が遅れるといった特性を有している。本位相周波数特性補償回路50は、送信アンテナ10から空間を伝搬して受信アンテナ11に回り込む干渉波の位相・周波数特性と一致させるように、移相器40の出力信号の位相・周波数特性を補償する。
The phase frequency
方向性結合器60は、整合回路11aを介して受信アンテナ11より入力される受信信号と、位相周波数特性補償回路50より出力され信号とを合成するものである。
The
位相周波数特性補償回路50より出力される信号は、送信アンテナ10から空間を伝搬して受信アンテナ11に回り込む干渉波と、同振幅、逆位相で、かつ、位相・周波数特性が同様となっている。
The signal output from the phase frequency
方向性結合器60により、整合回路11aを介して受信アンテナ11より入力される受信信号と、位相周波数特性補償回路50より出力される信号とを合成することで、送信アンテナ10から空間を伝搬して受信アンテナ11に妨害波が回り込む干渉波が抑制され、S/N比(信号対雑音比)が向上するようになっている。
The
図2に、位相周波数特性補償回路50の回路構成を示す。位相周波数特性補償回路50は、第1のインダクタンス51aおよび第1のキャパシタンス51bを直列接続して成る第1の回路51と、第2のインダクタンス52aおよび第2のキャパシタンス52bを並列接続して成る第2の回路52とを有する分布定数回路を、多段接続して構成されている。本実施形態における位相周波数特性補償回路50は、5つの上記した分布定数回路を多段接続して構成されている。図2では、2〜5段目の分布定数回路の詳細について省略してあるが、初段の分布定数回路と同じである。
FIG. 2 shows a circuit configuration of the phase frequency
このような構成の分布定数回路は、所謂、左手系伝送線路と呼ばれ、位相−周波数特性の傾きを任意に調整することが可能となっている。すなわち、高周波のなるにつれて位相を遅らせることも位相を進めることも可能となっている。また、分布定数を最適化することで、通過損失の低減と位相補償量の最適化の両立を図ることが可能である。 The distributed constant circuit having such a configuration is called a so-called left-handed transmission line and can arbitrarily adjust the slope of the phase-frequency characteristic. That is, it is possible to delay the phase or advance the phase as the frequency increases. Also, by optimizing the distribution constant, it is possible to achieve both reduction of the passage loss and optimization of the phase compensation amount.
ここで、第1の回路51のインダクタンス51aのインダクタンス値をLR、キャパシタンス51bの容量値をCLとすると、第1の回路51のインピーダンスZは、数式1のように表すことができる。
Here, the inductance value of the
また、特性インピーダンスZ0は、数式7のように表される。 Further, the characteristic impedance Z 0 is expressed as Equation 7.
次に、周波数毎の位相を計算する。具体的には、伝搬定数γの実数部をreal(γ)、虚数部をimag(γ)、アークタンジェントをATANとすると、位相θは、数式9を用いて算出することができる。
Next, the phase for each frequency is calculated. Specifically, when the real part of the propagation constant γ is real (γ), the imaginary part is imag (γ), and the arc tangent is ATAN, the phase θ can be calculated using
図4に、インダクタンス51aのインダクタンス値を45ナノヘンリー(nH)、キャパシタンス51bの容量値を82ピコファラド(pF)、インダクタンス52aのインダクタンス値を27ナノヘンリー(nH)、キャパシタンス52bの容量値を4ピコファラド(pF)とした場合の位相周波数特性補償回路50の通過損失−周波数特性のシミュレーション結果を示す。また、図5に、位相周波数特性補償回路50の位相−周波数特性のシミュレーション結果を示す。
In FIG. 4, the inductance value of the
図4に示したように、715〜725メガヘルツの周波数帯域における通過損失を1デシベル未満(0.7デシベル(dB))としつつ、図5に示したように、715〜725メガヘルツの周波数帯域における位相補償量を50°以上(53°)とすることができる。 As shown in FIG. 4, while passing loss in the frequency band of 715 to 725 megahertz is less than 1 decibel (0.7 decibel (dB)), in the frequency band of 715 to 725 megahertz as shown in FIG. The phase compensation amount can be set to 50 ° or more (53 °).
上記した構成において、送信アンテナ10への信号が送信部から送出されると、送信アンテナ10へ信号を出力する送信部の出力信号が方向性結合器20で分岐され、この方向性結合器20で分岐した信号が減衰器30で減衰され、この減衰器30の出力信号の位相が可変移相器40で調整され、この可変移相器40の出力信号の位相・周波数特性が、位相周波数特性補償回路50で補償され、この位相周波数特性補償回路50の出力信号が受信アンテナ11の受信信号と方向性結合器60で結合され、送信アンテナ10から空間を伝搬して受信アンテナ11に妨害波として回り込む干渉波が打ち消される。
In the configuration described above, when a signal to the
上記した構成によれば、位相周波数特性補償回路50は、移相器40からの出力信号を入力する入力端子と出力端子との間に、第1のインダクタンス51aおよび第1のキャパシタンス51bを直列配置するように構成された第1の回路51と、第1のキャパシタンス51bと出力端子の接続点と接地間に、第2のインダクタンス52aおよび第2のキャパシタンス52bを並列配置するように構成された第2の回路52と、を有する分布定数回路を用いて構成されている。
According to the configuration described above, in the phase frequency
このような構成の位相周波数特性補償回路50は、比較的広い周波数帯域で通過損失の変動を低減しつつ、所望の位相補償量を確保することが可能であるため、より広い周波数帯で送信アンテナから空間を伝搬して受信アンテナに回り込む妨害波を打ち消すようにすることができる。
Since the phase frequency
(第2実施形態)
本発明の第2実施形態に係る干渉波抑制装置で用いられる位相周波数特性補償回路50の回路構成を図6に示す。本実施形態に係る干渉波抑制装置で用いられる位相周波数特性補償回路50は、第1実施形態に用いられる第1の回路51と出力端子との間に、更に、第3のインダクタンス53aおよび第3のキャパシタンス53bが直列接続されるように構成された第3の回路53を備えた点が異なる。なお、上記第1実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分を中心に説明する。
(Second Embodiment)
FIG. 6 shows a circuit configuration of the phase frequency
図7に、位相周波数特性補償回路50の基板パターンを示す。図7中の黒塗り部分が導電パターンである。図に示すように、第1の回路51、第2の回路52および第3の回路53が各パターンにより形成されている。
FIG. 7 shows a substrate pattern of the phase frequency
各回路51〜53におけるインダクタンス、キャパシタンスの各値は、パターンの長さ、パターンの幅、ギャップ、基板の誘電率等により調整することが可能となっている。
The inductance and capacitance values in the
図8に、インダクタンス51aのインダクタンス値LRを2ナノヘンリー、キャパシタンス51bの容量値CLを10ピコファラド、インダクタンス52aのインダクタンス値LRを24ナノヘンリー、キャパシタンス51bの容量値CLを30ピコファラド、インダクタンス53aのインダクタンス値LRを2ナノヘンリー、キャパシタンス53bの容量値CLを10ピコファラドとした場合の位相周波数特性補償回路50の周波数特性を示す。図8(a)は、電圧定在波比(VSWR:Voltage Standing Wave Ratio)の周波数特性であり、図8(b)は、位相周波数特性である。
8, 2 nano henry inductance L R of
図8(b)に示すように、周波数が高くなるにつれて、位相が遅れるように、第1〜第3の回路51〜53の定数が設定されている。
As shown in FIG. 8B, the constants of the first to
また、図8(a)に示すように、電圧定在波比を低くしつつ、図8(b)に示すような、位相周波数特性を有する位相周波数特性補償回路50が構成されている。
Further, as shown in FIG. 8A, a phase frequency
図9に、インダクタンス51aのインダクタンス値LRを5ナノヘンリー、キャパシタンス51bの容量値CLを2ピコファラド、インダクタンス52aのインダクタンス値LRを2ナノヘンリー、キャパシタンス51bの容量値CLを18ピコファラド、インダクタンス53aのインダクタンス値LRを2ナノヘンリー、キャパシタンス53bの容量値CLを5ピコファラドとした場合の位相周波数特性補償回路50の周波数特性を示す。図9(a)は、電圧定在波比(VSWR:Voltage Standing Wave Ratio)の周波数特性であり、図9(b)は、位相周波数特性である。
9, the inductance value L R five nanohenries of
図9(b)に示すように、周波数が高くなるにつれて、位相が進むように、第1〜第3の回路51〜53の定数が設定されている。
As shown in FIG. 9B, the constants of the first to
また、図9(a)に示すように、電圧定在波比を低くしつつ、図9(b)に示すような、位相周波数特性を有する位相周波数特性補償回路50が構成されている。
Further, as shown in FIG. 9A, a phase frequency
上記したように、第1〜第3の回路51〜53の各パラメータを調整することで、位相−周波数特性の傾きを任意に変更することが可能である。
As described above, the slope of the phase-frequency characteristic can be arbitrarily changed by adjusting each parameter of the first to
図10に、図1における端子1と端子2間の通過損失の周波数特性を示す。この図には、位相周波数特性補償回路50がない場合(位相周波数特性補償回路なし)と、位相周波数特性補償回路50がある場合(位相周波数特性補償回路あり)の通過損失の周波数特性が示されている。また、参考のため、干渉波抑制装置がない場合(干渉抑制なし)についても示してある。
FIG. 10 shows the frequency characteristics of the passage loss between the terminal 1 and the
通過損失が−30デシベル(dB)以下となる周波数帯域は、位相周波数特性補償回路50がない場合には8メガヘルツ(MHz)となっているのに対し、位相周波数特性補償回路50がある場合には12メガヘルツ(MHz)となっている。
The frequency band in which the passage loss is −30 decibels (dB) or less is 8 megahertz (MHz) when the phase frequency
上記した構成の位相周波数特性補償回路50は、比較的広い周波数帯域で通過損失の変動を低減しつつ、所望の位相補償量を確保することが可能であるため、より広い周波数帯で送信アンテナから空間を伝搬して受信アンテナに回り込む妨害波を打ち消すようにすることができる。
The phase frequency
上記したように、第1実施形態に示した位相周波数特性補償回路50に対し、更に、第1の回路51と出力端子との間に、第3のインダクタンス53aおよび第3のキャパシタンス53bを直列配置するように構成された第3の回路53を有する分布定数回路を用いて位相周波数特性補償回路50を構成することもできる。
As described above, the
また、周波数が高くなるにつれて位相が進むように第1〜第3の回路51〜53のインダクタンスおよびキャパシタンスの各値を設定することもでき、反対に、周波数が高くなるにつれて位相が遅れるように第1〜第3の回路51〜53のインダクタンスおよびキャパシタンスの各値を設定することもできる。
Also, the inductance and capacitance values of the first to
(その他の実施形態)
上記第1、第2実施形態では、自車両と他車両との間でデータ通信を行う車車間通信用の無線機として使用される送信アンテナ10と、自車両と公衆回線用無線基地局との間で通信を行う携帯電話機として使用される受信アンテナ11が接続される構成を示したが、各アンテナの用途および周波数帯域等は、上記実施形態に示したものに限定されるものではない。
(Other embodiments)
In the first and second embodiments, the
また、上記第1実施形態では、第1の回路51および第2の回路52を有する分布定数回路を5段多段接続したもので位相周波数特性補償回路50を構成したが、段数は1段〜4段としても6段以上としてもよい。第2実施形態についても同様である。
In the first embodiment, the phase frequency
10 送信アンテナ
11 受信アンテナ
12 送信部
13 受信部
20 方向性結合器
30 減衰器
40 減衰器
50 位相周波数特性補償器
51a、52a、53a インダクタンス
51b、52b、53b キャパシタンス
60 方向性結合器
DESCRIPTION OF
Claims (4)
前記送信アンテナ(10)へ出力する信号を分離する分配器(20)と、
前記分配器(20)により分離された信号を減衰させる減衰器(30)と、
前記減衰器(30)の出力信号の位相を調整する移相器(40)と、
前記移相器(40)からの出力信号の位相・周波数特性を補償する位相周波数特性補償回路(50)と、
前記位相周波数特性補償回路(50)の出力信号を受信アンテナ(11)の受信信号と結合させる結合器(60)と、を備え、
前記位相周波数特性補償回路(50)は、前記移相器(40)からの出力信号を入力する入力端子と出力端子との間に、第1のインダクタンス(51a)および第1のキャパシタンス(51b)を直列配置するように構成された第1の回路(51)と、前記第1のキャパシタンス(51b)と前記出力端子の接続点と接地間に、第2のインダクタンス(52a)および第2のキャパシタンス(52b)を並列配置するように構成された第2の回路(52)と、を有する回路を用いて構成されていることを特徴とする干渉波抑制装置。 An interference wave suppression device (50) that suppresses an interference wave that propagates through a space from a transmission antenna and circulates as a disturbance wave to a reception antenna,
A distributor (20) for separating a signal to be output to the transmission antenna (10);
An attenuator (30) for attenuating the signal separated by the distributor (20);
A phase shifter (40) for adjusting the phase of the output signal of the attenuator (30);
A phase frequency characteristic compensation circuit (50) for compensating a phase / frequency characteristic of an output signal from the phase shifter (40);
A coupler (60) for coupling the output signal of the phase frequency characteristic compensation circuit (50) with the received signal of the receiving antenna (11);
The phase frequency characteristic compensation circuit (50) includes a first inductance (51a) and a first capacitance (51b) between an input terminal and an output terminal for inputting an output signal from the phase shifter (40). Between the connection point of the first circuit (51), the first capacitance (51b) and the output terminal and the ground, and the second inductance (52a) and the second capacitance. An interference wave suppressing device comprising: a second circuit (52) configured to arrange (52b) in parallel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011269170A JP2013121129A (en) | 2011-12-08 | 2011-12-08 | Interference wave suppression device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011269170A JP2013121129A (en) | 2011-12-08 | 2011-12-08 | Interference wave suppression device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013121129A true JP2013121129A (en) | 2013-06-17 |
Family
ID=48773565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011269170A Pending JP2013121129A (en) | 2011-12-08 | 2011-12-08 | Interference wave suppression device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013121129A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015052838A1 (en) * | 2013-10-11 | 2015-04-16 | 三菱電機株式会社 | Decoupling circuit |
JP2015173306A (en) * | 2014-03-11 | 2015-10-01 | 三菱電機株式会社 | Electronic circuit |
CN116111551A (en) * | 2023-04-10 | 2023-05-12 | 深圳核心医疗科技股份有限公司 | Antistatic parameter determination method and device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6398225A (en) * | 1986-10-14 | 1988-04-28 | Fujitsu Ltd | Equalizing circuit |
JP2000183781A (en) * | 1998-12-16 | 2000-06-30 | Antenna Giken Kk | Broad band interference wave elimination device |
JP2004274177A (en) * | 2003-03-05 | 2004-09-30 | Shimada Phys & Chem Ind Co Ltd | Group delay time regulation apparatus and control circuit |
-
2011
- 2011-12-08 JP JP2011269170A patent/JP2013121129A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6398225A (en) * | 1986-10-14 | 1988-04-28 | Fujitsu Ltd | Equalizing circuit |
JP2000183781A (en) * | 1998-12-16 | 2000-06-30 | Antenna Giken Kk | Broad band interference wave elimination device |
JP2004274177A (en) * | 2003-03-05 | 2004-09-30 | Shimada Phys & Chem Ind Co Ltd | Group delay time regulation apparatus and control circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015052838A1 (en) * | 2013-10-11 | 2015-04-16 | 三菱電機株式会社 | Decoupling circuit |
JP2015173306A (en) * | 2014-03-11 | 2015-10-01 | 三菱電機株式会社 | Electronic circuit |
CN116111551A (en) * | 2023-04-10 | 2023-05-12 | 深圳核心医疗科技股份有限公司 | Antistatic parameter determination method and device |
CN116111551B (en) * | 2023-04-10 | 2023-07-11 | 深圳核心医疗科技股份有限公司 | Antistatic parameter determination method and device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10128815B2 (en) | Branching device | |
US8723619B2 (en) | Filter arrangement having first and second duplex filters | |
JP4510832B2 (en) | Method and system for antenna interference cancellation | |
US10666304B2 (en) | Apparatuses and methods for compensating interfering signals in electric circuits | |
US20140235190A1 (en) | Methods and devices for reducing radio frequency interference | |
CN110692200A (en) | Antenna isolation enhancement | |
JP2008005182A (en) | Band-pass filter circuit | |
WO2009113307A1 (en) | Signal branching filter, electronic device using the same, antenna apparatus, and signal transmission system used in all of the above | |
JP4910586B2 (en) | Transmission / reception device and electronic apparatus using the same | |
WO2013008117A1 (en) | Electronic duplexer | |
TW201409951A (en) | Transceiver front-end | |
US20190081612A1 (en) | Signal Filtering Using Magnetic Coupling | |
JP2013121129A (en) | Interference wave suppression device | |
US11258426B2 (en) | Extractor | |
US10298278B2 (en) | Delay circuit for a radio signal with filter circuitry to linearize a phase shift of an output signal relative to an input | |
CN111030625B (en) | Self-adaptive multi-element orthogonal wave trap and wave trapping method thereof | |
JP2016015673A (en) | Module | |
US6924716B2 (en) | Method and apparatus for reduction of electromagnetic feed through in a SAW filter | |
US20040251958A1 (en) | Active filter | |
JP4728696B2 (en) | Antenna for information terminal | |
JP6590019B2 (en) | High frequency front end circuit | |
JP2013030904A (en) | Directional coupler and wireless communication device | |
JP2014138381A (en) | Radio transmission circuit, control method thereof, and information apparatus | |
WO2022195789A1 (en) | Canceler device and wireless device | |
JP2003188604A (en) | Variable phase shifter, wireless device using the same, and phase adjusting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150623 |